JP2013257695A - コンピュータシステム - Google Patents
コンピュータシステム Download PDFInfo
- Publication number
- JP2013257695A JP2013257695A JP2012132871A JP2012132871A JP2013257695A JP 2013257695 A JP2013257695 A JP 2013257695A JP 2012132871 A JP2012132871 A JP 2012132871A JP 2012132871 A JP2012132871 A JP 2012132871A JP 2013257695 A JP2013257695 A JP 2013257695A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- virtual cpu
- virtual
- error
- vcpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 description 31
- 230000008569 process Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0712—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a virtual computing platform, e.g. logically partitioned systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1438—Restarting or rejuvenating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1479—Generic software techniques for error detection or fault masking
- G06F11/1482—Generic software techniques for error detection or fault masking by means of middleware or OS functionality
- G06F11/1484—Generic software techniques for error detection or fault masking by means of middleware or OS functionality involving virtual machines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Computer Security & Cryptography (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
【解決手段】VCPU#0〜#2は、それぞれ異なるOSを稼働する。VCPU#0は、他のOSを管理する管理OSを稼働する。仮想CPU実行部201は、バスエラー発生の通知を受けたときに、スケジュールレジスタAの実行順序によらずに、VCPU#0のみを動作させ。VCPU#0は、エラーが発生したバスを再初期化する。
【選択図】図2
Description
[第1の実施形態]
(ハードウエア構成)
図1は、第1の実施形態のコンピュータシステムのハードウエア構成図である。
バス113は、バスブリッジ122、IO133〜135を接続するバスである。
図2は、第1の実施形態のコンピュータシステムのソフトウエア構成を説明するための図である。
割込み通知部251は、各IO130〜135やバスブリッジ120〜122、主記憶102から、それらのエラー発生時に割込み要求を受け取り、マルチスレッドプロセッサ100へ割込み要求を伝える。
割込み通知先設定部240は、割込み通知部251からの割込みに対する設定を行なう。
VCPU#1は、RT(Real time)OS231を稼働する。VCPU#1は、RTOS231の下で動作するプログラムを実行することによって、複数の制御アプリケーション255、デバイス再初期化部241として機能する。
デバイス再初期化部241は、VCPU#1が利用するデバイスを再初期化するための処理を行なう。
デバイス再初期化部242は、VCPU#2が利用するIOを再初期化するための処理が行なわれる。
次に、第1の実施の形態のコンピュータシステムの動作について説明する。
図4は、第1の実施形態において、バス113においてエラーが発生した際の復旧手順を表わすフローチャートである。
(効果)
以上のように、本実施の形態によれば、バスを再初期化する際に、全てのOSを停止させるので、バスエラーを安全に取り除くことができる。さらにに、各OSへIO再初期化を要求することによって、各OSにおいてIOへの要求手順が途中(DMA完了待ちなど)であっても、再度IOへの要求手順を踏むことができ、安全に再開できる。
(ハードウエア構成)
本実施の形態のコンピュータシステムのハードウエア構成は、第1の実施の形態のハードウエア構成と同じであるため、説明、図示を省略する。ただし、本実施の形態のコンピュータシステムのハードウエア構成は、RTOSが利用するIO(デバイス)が、残りのIO(デバイス)と別のバスに接続してあるものとして説明する。
図5は、第2の実施形態のコンピュータシステムのソフトウエア構成を説明するための図である。
各IO(列601)が接続されている接続バス(列602)と、該IOを利用するOS(列603)の関連が示されている。本実施の形態では、接続の有無を空欄と○、利用の有無を空欄と●で図示しているが、数字(例えば、0と1)で管理しても良い。
(動作)
次に、第2の実施形態のコンピュータシステムの動作を説明する。
(効果)
以上のように、本実施の形態によれば、バスを再初期化する際に、該バスに関連のあるOSを全て停止させているため、安全にバスエラーを取り除くことができる。加えて、該バスに関連のないOSは動作を継続できるため、リアルタイム処理を第1の実施形態よりも早く再開することが出来る。さらに、該バスに関連のあるOSへIO再初期化を要求することで、該バスに関連のあるOSにおいてIOへの要求手順が途中(DMA完了待ちなど)であっても、再度IOへの要求手順を踏むことができ、安全に再開できる。
(ハードウエア構成)
本実施の形態のコンピュータシステムのハードウエア構成は、第1の実施の形態のハードウエア構成と同じであるため、説明、図示を省略する。ただし、本実施の形態のコンピュータシステムのハードウエア構成は、RTOSが利用するIO(デバイス)が、残りのIO(デバイス)と別のバスに接続してあるものとして説明する。
図8は、第3の実施形態のコンピュータシステムのソフトウエア構成を説明するための図である。
(動作)
次に、第3の実施の形態のコンピュータシステムの動作について説明する。
図10は、第3の実施形態において、バスエラー割込み発生時のスケジュールを生成する手順を表わすフローチャートである。以下の説明は1例であり、スケジュールの生成アルゴリズムは範囲を逸脱しない範囲で異なっていても実現できる。
(効果)
以上のように、本実施の形態によれば、バスを再初期化する際に、該バスに関連のあるOSを全て停止させているため、安全にバスエラーを取り除くことができる。更に、該バスに関連のあるOSへIO再初期化を要求することで、該バスに関連のあるOSにおいてIOへの要求手順が途中(DMA完了待ちなど)であっても、再度IOへの要求手順を踏むことができ、安全に再開できる。加えて、該バスに関連のないOSは動作を継続するため、リアルタイム処理を止めずに復旧処理を行うことが出来る。
Claims (6)
- バスエラーの発生を通知する割込みコントローラと
マルチスレッドプロセッサとを備え、
前記マルチスレッドプロセッサは、
複数の仮想CPUの実行順序を定め、実行する複数の仮想CPUのデータを保持するスケジュールレジスタと、
前記スケジュールレジスタに設定された順序にしたがって、仮想CPUを実行する仮想CPU実行部とを含み、
複数の仮想CPUは、それぞれ異なるOSを稼働し、複数の仮想CPUは、他のOSを管理する管理OSを稼働する第1の仮想CPUを含み、
前記仮想CPU実行部は、バスエラー発生の通知を受けたときに、前記スケジュールレジスタの実行順序によらずに、前記第1の仮想CPUのみを動作させ、
前記第1の仮想CPUは、エラーが発生したバスを再初期化する、コンピュータシステム。 - 前記第1の仮想CPUは、バスの再初期化後に、前記他の仮想CPUに対して、利用するデバイスの再初期化を要求し、さらに前記仮想CPU実行部に、前記スケジュールレジスタに設定された順序にしたがって仮想CPUを実行させ、
前記他の仮想CPUは、利用するデバイスを再初期化する、請求項1記載のコンピュータシステム。 - 前記第1の仮想CPUは、前記バスの再初期化前に、前記第1の仮想CPUと、エラーが発生したバスに接続されていないデバイスを利用する第2の仮想CPUのみが動作するように、前記実行順序を変更する、請求項1記載のコンピュータシステム。
- 前記第1の仮想CPUは、バスの再初期化後に、エラーが発生したバスに接続されているデバイスを利用する第3の仮想CPUに対して、利用するデバイスの再初期化を要求し、さらに、前記実行順序を元に復元し、
前記第3の仮想CPUは、利用するデバイスを再初期化する、請求項3記載のコンピュータシステム。 - バスエラーの発生を通知する割込みコントローラと
マルチスレッドプロセッサとを備え、
前記マルチスレッドプロセッサは、
各々が、複数の仮想CPUの実行順序を定め、実行する複数の仮想CPUのデータを保持する複数のスケジュールレジスタと、
前記複数のスケジュールレジスタのうち、選択したスケジュールレジスタに設定された順序にしたがって、仮想CPUを実行する仮想CPU実行部とを含み、
複数の仮想CPUは、それぞれ異なるOSを稼働し、複数の仮想CPUは、他のOSを管理する管理OSを稼働する第1の仮想CPUを含み、
前記仮想CPU実行部は、バスエラー発生の通知を受ける前は、すべての仮想CPUを実行する仮想CPUとして含む第1のスケジュールレジスタを選択し、
前記仮想CPU実行部は、バスエラー発生の通知を受けたときに、前記エラーが発生したバスに接続されているデバイスを利用する第2の仮想CPUを実行する仮想CPUとして含まないスケジュールレジスタを選択し、
前記第1の仮想CPUは、エラーが発生したバスを再初期化する、コンピュータシステム。 - 前記第1の仮想CPUは、バスの再初期化後に、前記第2の仮想CPUに対して、利用するデバイスの再初期化を要求し、さらに選択するスケジュールレジスタを前記第1のスケジュールレジスタに戻し、
前記第2の仮想CPUは、利用するデバイスを再初期化する、請求項5記載のコンピュータシステム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132871A JP5933356B2 (ja) | 2012-06-12 | 2012-06-12 | コンピュータシステム |
US13/901,482 US9176756B2 (en) | 2012-06-12 | 2013-05-23 | Computer system |
US14/887,662 US9612909B2 (en) | 2012-06-12 | 2015-10-20 | Computer system |
US15/450,197 US10379931B2 (en) | 2012-06-12 | 2017-03-06 | Computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132871A JP5933356B2 (ja) | 2012-06-12 | 2012-06-12 | コンピュータシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013257695A true JP2013257695A (ja) | 2013-12-26 |
JP2013257695A5 JP2013257695A5 (ja) | 2015-04-09 |
JP5933356B2 JP5933356B2 (ja) | 2016-06-08 |
Family
ID=49716350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012132871A Expired - Fee Related JP5933356B2 (ja) | 2012-06-12 | 2012-06-12 | コンピュータシステム |
Country Status (2)
Country | Link |
---|---|
US (3) | US9176756B2 (ja) |
JP (1) | JP5933356B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10871994B2 (en) | 2017-07-31 | 2020-12-22 | Mitsubishi Electric Corporation | Information processing device and information processing method |
US10908973B2 (en) | 2017-07-31 | 2021-02-02 | Mitsubishi Electric Corporation | Information processing device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160110277A1 (en) * | 2014-10-16 | 2016-04-21 | Siemens Aktiengesellshaft | Method for Computer-Aided Analysis of an Automation System |
US10462161B2 (en) * | 2017-06-21 | 2019-10-29 | GM Global Technology Operations LLC | Vehicle network operating protocol and method |
CN109582467A (zh) * | 2018-12-18 | 2019-04-05 | 广东浪潮大数据研究有限公司 | 一种存储***中io请求的处理方法、***及相关装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008097173A (ja) * | 2006-10-10 | 2008-04-24 | Renesas Technology Corp | データプロセッサ |
JP2009176139A (ja) * | 2008-01-25 | 2009-08-06 | Mitsubishi Electric Corp | Os優先度変更装置及びos優先度変更プログラム |
JP2010086129A (ja) * | 2008-09-30 | 2010-04-15 | Nec Electronics Corp | マルチスレッドプロセッサ |
JP2011022934A (ja) * | 2009-07-17 | 2011-02-03 | Toyota Motor Corp | 電子制御ユニット、異常検出方法 |
JP2011216004A (ja) * | 2010-04-01 | 2011-10-27 | Toyota Motor Corp | マイクロプロセッサ、電子制御ユニット、実行比率切り替え方法 |
JP2012018452A (ja) * | 2010-07-06 | 2012-01-26 | Fujitsu Ltd | 計算機装置およびリセット制御プログラム |
JP2012018453A (ja) * | 2010-07-06 | 2012-01-26 | Fujitsu Ltd | 計算機装置,障害復旧制御プログラムおよび障害復旧制御方法 |
JP2013535745A (ja) * | 2010-07-30 | 2013-09-12 | シマンテック コーポレーション | 高可用性仮想機械環境におけるアプリケーションの高可用性の提供 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0554975B1 (en) * | 1992-02-03 | 1999-03-31 | Hewlett-Packard Company | Device independent interface for graphics display devices |
US6715016B1 (en) * | 2000-06-01 | 2004-03-30 | Hitachi, Ltd. | Multiple operating system control method |
US6643727B1 (en) * | 2000-06-08 | 2003-11-04 | International Business Machines Corporation | Isolation of I/O bus errors to a single partition in an LPAR environment |
US7085866B1 (en) * | 2002-02-19 | 2006-08-01 | Hobson Richard F | Hierarchical bus structure and memory access protocol for multiprocessor systems |
US6920587B2 (en) * | 2002-04-25 | 2005-07-19 | International Business Machines Corporation | Handling multiple operating system capabilities in a logical partition data processing system |
JP4554874B2 (ja) | 2002-05-14 | 2010-09-29 | 日本電気株式会社 | 冗長化バス接続装置と冗長化バス接続デバイスの冗長化方法 |
US7496045B2 (en) * | 2005-07-28 | 2009-02-24 | International Business Machines Corporation | Broadcast of shared I/O fabric error messages in a multi-host environment to all affected root nodes |
JP2007206955A (ja) * | 2006-02-01 | 2007-08-16 | Sony Corp | 情報処理装置および方法、プログラム、並びに記録媒体 |
US20070239965A1 (en) * | 2006-03-31 | 2007-10-11 | Saul Lewites | Inter-partition communication |
JP2007323142A (ja) | 2006-05-30 | 2007-12-13 | Toshiba Corp | 情報処理装置およびその制御方法 |
US7594144B2 (en) * | 2006-08-14 | 2009-09-22 | International Business Machines Corporation | Handling fatal computer hardware errors |
WO2008077628A2 (en) * | 2006-12-22 | 2008-07-03 | Virtuallogix Sa | System for enabling multiple execution environments to share a device |
JP4969258B2 (ja) * | 2007-01-30 | 2012-07-04 | 株式会社日立製作所 | 仮想計算機システムのi/oデバイス障害処理方法 |
US7610439B2 (en) * | 2007-02-09 | 2009-10-27 | Broadcom Corporation | Method and system for hardware implementation of resetting an external two-wired EEPROM |
US7865762B2 (en) * | 2007-12-04 | 2011-01-04 | Intel Corporation | Methods and apparatus for handling errors involving virtual machines |
US8209459B2 (en) * | 2008-03-31 | 2012-06-26 | Dell Products L.P. | System and method for increased system availability in virtualized environments |
US9417914B2 (en) * | 2008-06-02 | 2016-08-16 | Microsoft Technology Licensing, Llc | Regaining control of a processing resource that executes an external execution context |
US9367350B2 (en) * | 2008-10-03 | 2016-06-14 | Microsoft Technology Licensing, Llc | Meta-scheduler with meta-contexts |
JP5411587B2 (ja) * | 2009-06-09 | 2014-02-12 | トヨタ自動車株式会社 | マルチスレッド実行装置、マルチスレッド実行方法 |
US8713350B2 (en) * | 2009-12-08 | 2014-04-29 | Hewlett-Packard Development Company, L.P. | Handling errors in a data processing system |
US8489789B2 (en) * | 2010-02-05 | 2013-07-16 | Advanced Micro Devices, Inc. | Interrupt virtualization |
JP5585219B2 (ja) * | 2010-06-03 | 2014-09-10 | 富士通株式会社 | スイッチング装置および仮想lan構築方法 |
JP5458308B2 (ja) * | 2010-06-11 | 2014-04-02 | 株式会社日立製作所 | 仮想計算機システム、仮想計算機システムの監視方法及びネットワーク装置 |
US8510599B2 (en) * | 2010-06-23 | 2013-08-13 | International Business Machines Corporation | Managing processing associated with hardware events |
US9292248B2 (en) * | 2011-06-22 | 2016-03-22 | Microsoft Technology Licensing, Llc | Span out load balancing model |
US9448879B2 (en) * | 2011-12-22 | 2016-09-20 | Intel Corporation | Apparatus and method for implement a multi-level memory hierarchy |
US9026865B2 (en) * | 2012-06-11 | 2015-05-05 | Unisys Corporation | Software handling of hardware error handling in hypervisor-based systems |
-
2012
- 2012-06-12 JP JP2012132871A patent/JP5933356B2/ja not_active Expired - Fee Related
-
2013
- 2013-05-23 US US13/901,482 patent/US9176756B2/en active Active
-
2015
- 2015-10-20 US US14/887,662 patent/US9612909B2/en active Active
-
2017
- 2017-03-06 US US15/450,197 patent/US10379931B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008097173A (ja) * | 2006-10-10 | 2008-04-24 | Renesas Technology Corp | データプロセッサ |
JP2009176139A (ja) * | 2008-01-25 | 2009-08-06 | Mitsubishi Electric Corp | Os優先度変更装置及びos優先度変更プログラム |
JP2010086129A (ja) * | 2008-09-30 | 2010-04-15 | Nec Electronics Corp | マルチスレッドプロセッサ |
JP2011022934A (ja) * | 2009-07-17 | 2011-02-03 | Toyota Motor Corp | 電子制御ユニット、異常検出方法 |
JP2011216004A (ja) * | 2010-04-01 | 2011-10-27 | Toyota Motor Corp | マイクロプロセッサ、電子制御ユニット、実行比率切り替え方法 |
JP2012018452A (ja) * | 2010-07-06 | 2012-01-26 | Fujitsu Ltd | 計算機装置およびリセット制御プログラム |
JP2012018453A (ja) * | 2010-07-06 | 2012-01-26 | Fujitsu Ltd | 計算機装置,障害復旧制御プログラムおよび障害復旧制御方法 |
JP2013535745A (ja) * | 2010-07-30 | 2013-09-12 | シマンテック コーポレーション | 高可用性仮想機械環境におけるアプリケーションの高可用性の提供 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10871994B2 (en) | 2017-07-31 | 2020-12-22 | Mitsubishi Electric Corporation | Information processing device and information processing method |
US10908973B2 (en) | 2017-07-31 | 2021-02-02 | Mitsubishi Electric Corporation | Information processing device |
Also Published As
Publication number | Publication date |
---|---|
US20130332925A1 (en) | 2013-12-12 |
US20160041883A1 (en) | 2016-02-11 |
US9176756B2 (en) | 2015-11-03 |
US20170177431A1 (en) | 2017-06-22 |
US9612909B2 (en) | 2017-04-04 |
JP5933356B2 (ja) | 2016-06-08 |
US10379931B2 (en) | 2019-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5405320B2 (ja) | 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム | |
US8381032B2 (en) | System-directed checkpointing implementation using a hypervisor layer | |
US10379931B2 (en) | Computer system | |
WO2016165304A1 (zh) | 一种实例节点管理的方法及管理设备 | |
JP5742410B2 (ja) | フォールトトレラント計算機システム、フォールトトレラント計算機システムの制御方法、及びフォールトトレラント計算機システムの制御プログラム | |
US7574627B2 (en) | Memory dump method, memory dump program and computer system | |
JP2014503904A (ja) | 仮想計算機のクラスタを操作するための方法、装置、コンピュータ・プログラム、およびコンピュータ・プログラム製品 | |
JP2007219757A (ja) | 仮想計算機システムを機能させるためのプログラム | |
US9195553B2 (en) | Redundant system control method | |
US20100332722A1 (en) | Virtual machine system and control method thereof | |
JP2008186209A (ja) | 仮想計算機システムのi/oデバイス障害処理方法 | |
WO2016033755A1 (zh) | 任务处理装置、电子设备及方法 | |
JP4957765B2 (ja) | ソフトウェアプログラム実行装置、ソフトウェアプログラム実行方法、及びプログラム | |
US20120030504A1 (en) | High reliability computer system and its configuration method | |
JP2000222376A (ja) | 計算機システムとその運用方法 | |
US9880888B2 (en) | Executing an operating system in a multiprocessor computer system | |
JP2005316679A (ja) | 並列演算処理装置 | |
JP2010015364A (ja) | マルチプロセッサシステム及び情報処理装置 | |
JP6007532B2 (ja) | 仮想化システム、仮想化サーバ、マイグレーション方法、マイグレーションプログラム | |
JP2013254354A (ja) | コンピュータ装置及びソフトウェア管理方法及びプログラム | |
JP2008077388A (ja) | マルチプロセッサ制御システム、方法、およびプログラム | |
US10528391B1 (en) | Execution manager for binary objects operating across private address spaces | |
JP2022055002A (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
JP2013130999A (ja) | マルチコアプロセッサ | |
JP2014078186A (ja) | 多重化装置、多重化方法および多重化プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5933356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |