JP2013257679A - 情報処理装置および方法、並びに、プログラム - Google Patents

情報処理装置および方法、並びに、プログラム Download PDF

Info

Publication number
JP2013257679A
JP2013257679A JP2012132557A JP2012132557A JP2013257679A JP 2013257679 A JP2013257679 A JP 2013257679A JP 2012132557 A JP2012132557 A JP 2012132557A JP 2012132557 A JP2012132557 A JP 2012132557A JP 2013257679 A JP2013257679 A JP 2013257679A
Authority
JP
Japan
Prior art keywords
address
conversion table
address conversion
storage area
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012132557A
Other languages
English (en)
Inventor
Tomohiro Katori
知浩 香取
Hiroki Nagahama
弘樹 長濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012132557A priority Critical patent/JP2013257679A/ja
Priority to CN201310220579.8A priority patent/CN103488586A/zh
Priority to US13/910,425 priority patent/US20130332662A1/en
Publication of JP2013257679A publication Critical patent/JP2013257679A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】所望のタイミングで簡単にメモリの記憶内容を復元することができるようにする。
【解決手段】メモリの第１の記憶領域に記憶されたアドレス変換テーブルを、第１の記憶領域以外の記憶領域にコピーして保存するテーブル保存部と、保存されたアドレス変換テーブルをメモリの第１の記憶領域にコピーすることで、保存時点のアドレス変換テーブルを復旧させるテーブル復旧部と、アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に書き換え後のデータを記憶させる書き換え制御部とを備える。
【選択図】図２

Description

本技術は、情報処理装置および方法、並びに、プログラムに関し、特に、所望のタイミングで簡単にメモリの記憶内容を復元することができる情報処理装置および方法、並びに、プログラムに関する。
近年、不揮発性メモリの開発が進んでいる。
例えば、ＭＲＡＭ（Magnetoresistive Random Access Memory）は、記憶媒体にハードディスクなどと同じ磁性体を用いたメモリ技術である。ＭＲＡＭは、原子数個程度の厚さの絶縁体薄膜を２層の磁性体薄膜で挟み、両側から加える磁化方向を変化させることで抵抗値が変化するＴＭＲ効果を応用している。
ＭＲＡＭは、アドレスアクセスタイムが約１０ns、サイクルタイムが約２０nsであり、ＤＲＡＭの５倍程度高速な読み書きが可能である。また、フラッシュメモリの１０分の１程度の低消費電力、高集積性が可能などの長所がある。
また、ＲｅＲＡＭ（Resistance Random Access Memory）は、電圧印加による電気抵抗の大きな変化（電界誘起巨大抵抗変化、ＣＥＲ（Colossal Electro-Resistance ）効果）を利用している。
ＲｅＲＡＭは、比較的単純な構造のためセル面積が小さく、高密度化（=低コスト化）が可能ある。また、電気抵抗の変化率が数十倍にものぼり、多値化も容易であるため、大容量化が期待できる。
例えば、不揮発性メモリにメインメモリの内容を記憶させるようにすれば、処理途中のデータを保存し、再度利用することも可能となる。
また、ある時点でのメインメモリの内容をスワップ領域に書きだして保存しておき、スワップに保存したページが更新された際、保存が行われた時点のままのデータを残したいところはスワップ内の別の領域に書き出されるようにする技術が提案されている（例えば、特許文献１参照）。
特開平２−１６６５５号公報
しかしながら、特許文献１の技術は、外部ストレージなどのスワップ領域を得ることが可能なデバイスの存在を前提としている。
また、特許文献１の技術の場合、ページイン、ページアウトをきっかけとして動作するため、これらが発生しない状況下では利用することができない。
本技術はこのような状況に鑑みて開示するものであり、所望のタイミングで簡単にメモリの記憶内容を復元することができるようにするものである。
本技術の一側面は、メモリの第１の記憶領域に記憶されたアドレス変換テーブルを、前記第１の記憶領域以外の記憶領域にコピーして保存するテーブル保存部と、前記保存されたアドレス変換テーブルを前記メモリの第１の記憶領域にコピーすることで、保存時点の前記アドレス変換テーブルを復旧させるテーブル復旧部と、前記アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、前記仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に前記書き換え後のデータを記憶させる書き換え制御部とを備える情報処理装置である。
前記アドレス変換テーブルは、アプリケーションプログラム毎に生成され、実行されるアプリケーションプログラムを特定して前記テーブル復旧部に通知するプログラム通知部をさらに備え、前記テーブル復旧部は、アプリケーションプログラムが実行される時点で、前記アプリケーションプログラムに対応する前記アドレス変換テーブルが保存されている場合、前記保存時点の前記アドレス変換テーブルを復旧させるようにすることができる。
前記プログラム通知部は、さらに、前記アプリケーションプログラムの実行の終了を検知して前記書き換え制御部に通知し、前記書き換え制御部は、前記アプリケーションプログラムの実行の終了が通知された場合、前記変更後の物理アドレスに対応する記憶領域に記憶された前記書き換え後のデータを消去するようにすることができる。
アプリケーションプログラムが実行されるとき、前記アプリケーションプログラムが過去に実行されたか否かを表す情報を、前記テーブル復旧部に通知する実行有無情報通知部をさらに備え、前記テーブル復旧部は、前記アプリケーションプログラムが過去に実行されたか否かを表す情報が通知された場合、前記アドレス変換テーブルを復旧させるようにすることができる。
前記メモリが不揮発性メモリであるようにすることができる。
前記メモリに電力を供給するメモリ保持部をさらに備え、前記メモリが揮発性メモリであるようにすることができる。
前記テーブル保存部は、前記アドレス変換テーブルを所定の時間間隔で保存するようにすることができる。
前記テーブル保存部は、アプリケーションプログラムの実行中に発生する所定のイベントが発生したとき、前記アドレス変換テーブルを保存するようにすることができる。
前記テーブル保存部は、複数の時点において、前記アドレス変換テーブルを保存し、前記テーブル復旧部は、前記複数の時点のアドレス変換テーブルのうち、指定された時点のアドレス変換テーブルを復旧させるようにすることができる。
前記アドレス復旧部は、ユーザの操作に基づいて指定された時点のアドレス変換テーブルを復旧させ、前記指定された時点のアドレス変換テーブルが保存されていない場合、前記アドレス変換テーブルの復旧ができない旨を前記ユーザに通知するメッセージの表示を制御するようにすることができる。
本技術の一側面は、テーブル保存部が、メモリの第１の記憶領域に記憶されたアドレス変換テーブルを、前記第１の記憶領域以外の記憶領域にコピーして保存し、テーブル復旧部が、前記保存されたアドレス変換テーブルを前記メモリの第１の記憶領域にコピーすることで、保存時点の前記アドレス変換テーブルを復旧させ、前記アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、書き換え制御部が、前記仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に前記書き換え後のデータを記憶させるステップを含む情報処理方法である。
本技術の一側面は、コンピュータを、メモリの第１の記憶領域に記憶されたアドレス変換テーブルを、前記第１の記憶領域以外の記憶領域にコピーして保存するテーブル保存部と、前記保存されたアドレス変換テーブルを前記メモリの第１の記憶領域にコピーすることで、保存時点の前記アドレス変換テーブルを復旧させるテーブル復旧部と、前記アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、前記仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に前記書き換え後のデータを記憶させる書き換え制御部とを備える情報処理装置として機能させるプログラムである。
本技術の一側面においては、メモリの第１の記憶領域に記憶されたアドレス変換テーブルが、前記第１の記憶領域以外の記憶領域にコピーされて保存され、前記保存されたアドレス変換テーブルを前記メモリの第１の記憶領域にコピーすることで、保存時点の前記アドレス変換テーブルが復旧させられ、前記アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、前記仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に前記書き換え後のデータが記憶される。
本技術によれば、所望のタイミングで簡単にメモリの記憶内容を復元することができる。
本技術の一実施の形態に係る演算処理システムの構成例を示すブロック図である。 図１のＣＰＵ、ＭＭＵ、およびＲＡＭの機能的構成例を示すブロック図である。 仮想アドレスと物理アドレスの対応づけを説明する図である。 本技術におけるデータ書き換え後の仮想アドレスと物理アドレスの対応づけを説明する図である。 従来技術におけるデータ書き換え後の仮想アドレスと物理アドレスの対応づけを説明する図である。 従来技術におけるデータ書き込み後の仮想アドレスと物理アドレスの対応づけを説明する図である。 図１のＣＰＵ、ＭＭＵ、およびＲＡＭの別の機能的構成例を示すブロック図である。 アドレス変換テーブル管理処理の例を説明するフローチャートである。 テーブル保存制御処理の例を説明するフローチャートである。 テーブル復旧制御処理の例を説明するフローチャートである。 サービス起動制御処理の例を説明するフローチャートである。 図１のＣＰＵ、ＭＭＵ、およびＲＡＭのさらに別の機能的構成例を示すブロック図である。 パーソナルコンピュータの構成例を示すブロック図である。
以下、図面を参照して、ここで開示する技術の実施の形態について説明する。
図１は、本技術の一実施の形態に係る演算処理システムの構成例を示すブロック図である。
同図に示される演算処理システム１０は、ＣＰＵ２１、ＭＭＵ(Memory Management Unit)２２、およびＲＡＭ２３を有する構成とされている。演算処理システム１０は、例えば、携帯電話機やスマートフォンなどに実装され、ダウンロードされたアプリケーションプログラムなどを実行するようになされている。
ここで、例えば、ＭＲＡＭ（Magnetoresistive Random Access Memory）などの不揮発性メモリとして構成される。
ＲＡＭ２３は、ＣＰＵ２１に対応する主記憶装置（メインメモリ）として設けられており、ＭＭＵ２２の制御に基づいてデータの書き込みまたは読み出しが行われるようになされている。ＭＭＵ２２は、仮想アドレスと物理アドレスとの変換、メモリ保護などに係る機能を有し、ＣＰＵ２１のメモリアクセス制御に係る処理を実行する機能ブロックとされる。ＭＭＵ２２は、例えば、ＣＰＵ２１の一部として構成されるようにしてもよい。
図２は、図１のＣＰＵ２１、ＭＭＵ２２、およびＲＡＭ２３の機能的構成例を示すブロック図である。この例では、ＣＰＵ２１、ＲＡＭ２３の他、アドレス変換テーブル管理部５１、アドレス変換部５２、およびメモリ割り当て管理部５３が記載されている。
アドレス変換部５２は、ＣＰＵ２１から供給された仮想アドレスを、アドレス変換テーブルに基づいて物理アドレスに変換する。これによりＣＰＵ２１は、当該データに係る物理アドレスを取得し、メモリ割り当て管理部５３に、その物理アドレスへのアクセス要求を出力する。
ここで、アドレス変換テーブルは、仮想空間アドレスと、ＲＡＭ２３の物理空間アドレスとを対応付けるテーブルとされ、ＲＡＭ２３の一部の記憶領域に記憶される。
また、アドレス変換テーブル管理部５１は、所定の時点におけるアドレス変換テーブルの内容をＲＡＭ２３の別の一部の記憶領域に記憶させる。
例えば、アドレス変換部５２が参照するアドレス変換テーブルは、ＲＡＭ２３の記憶領域の一部であって、ワークエリアとして利用される記憶領域に記憶されている。一方、アドレス変換テーブル管理部５１は、ワークエリアとは異なる記憶領域に、所定の時点におけるアドレス変換テーブルをコピーする。
アドレス変換テーブル管理部５１は、例えば、ＣＰＵ２１により実行されるアプリケーションプログラムに係るデータなどがＲＡＭ２３にロードされた時点におけるアドレス変換テーブルをワークエリアとは異なる記憶領域にコピーする。
図２においてＣＰＵ２１は、アプリケーションプログラムなどを実行し、処理中に必要となるデータなどの読み出し、書き込みなどの指令をメモリ割り当て管理部５３に出力する。メモリ割り当て管理部５３は、ＲＡＭ２３へのアクセスを制御し、ＣＰＵ２１の要求に応じてデータの読み出し、または、書き込みを制御する。
例えば、ＣＰＵ２１が、処理中に必要となるデータを、ＲＡＭ２３から読み出す場合、アドレス変換部５２に当該データの格納位置を特定する仮想アドレスを供給し、仮想アドレスの物理アドレスへの変換を要求する。アドレス変換部５２は、仮想アドレスを物理アドレスに変換し、ＣＰＵ２１に供給する。
ＣＰＵ２１は、上述のように取得した物理アドレスに基づいて、メモリ割り当て管理部５３にデータの読み出しを要求する。
メモリ割り当て管理部５３は、ＣＰＵ２１から供給された物理アドレスに対応する記憶領域であって、ＲＡＭ２３の所定の記憶領域からのデータの読み出しを制御する。
また、例えば、ＣＰＵ２１がアプリケーションプログラムを実行中にＲＡＭ２３から読み出したデータを書き換える場合、アドレス変換部５２に当該データの格納位置を特定する仮想アドレスを供給し、仮想アドレスの物理アドレスへの変換を要求する。そして、ＣＰＵ２１は、メモリ割り当て管理部５３にデータの書き込みを要求する。
この際、アドレス変換部５２は、既に仮想アドレスに対応づけられた物理アドレスへの書き込みであることを、メモリ割り当て管理部５３に通知する。
いまの場合、メモリ割り当て管理部５３は、アドレス変換テーブルに基づいて取得した物理アドレスに対応する記憶領域を書き換えず、ＲＡＭ２３の新たな記憶領域に当該データを記憶させるように制御する。そして、メモリ割り当て管理部５３は、新たに割り当てられた記憶領域に対応する物理アドレスを、アドレス変換部５２に通知する。
アドレス変換部５２は、上述のように通知された新たな物理アドレスを仮想アドレスと対応づけるように、アドレス変換テーブルの情報を更新する。
例えば、図３に示されるように、アドレス変換テーブルにおいて、既に仮想アドレスと物理アドレスが対応づけられていたものとする。同図の例では、仮想アドレスＶ１と物理アドレスＰ２が対応づけられている。同様に、仮想アドレスＶ３、Ｖ５、Ｖ６、およびＶ７が、それぞれ物理アドレスＰ３、Ｐ４、Ｐ５、およびＰ６と対応づけられている。
いま、ＣＰＵ２１が実行中のアプリケーションプログラムの処理によって、仮想アドレスＶ６に対応するデータの書き換え要求があったものとする。なお、この時点で、既にアドレス変換テーブル管理部５１によって、図３に示される状態のアドレス変換テーブルがコピーされていたものとする。
このとき、上述したように、アドレス変換部５２は、既に仮想アドレスに対応づけられた物理アドレスへの書き込みであることを、メモリ割り当て管理部５３に通知する。
メモリ割り当て管理部５３は、アドレス変換テーブルに基づいて取得した物理アドレスに対応する記憶領域を書き換えず、ＲＡＭ２３の新たな記憶領域に当該データを記憶させるように制御する。例えば、物理アドレスＰ７に対応する記憶領域を、書き換えられたデータを記憶するための記憶領域として新たに割り当てる。
そして、メモリ割り当て管理部５３は、新たに割り当てられた記憶領域に対応する物理アドレスＰ７を、アドレス変換部５２に通知する。
アドレス変換部５２は、上述のように通知された新たな物理アドレスＰ７を仮想アドレスＶ６と対応づけるように、アドレス変換テーブルの情報を更新する。
これにより、例えば、図４に示されるように、アドレス変換テーブルによる仮想アドレスと物理アドレスの対応づけが変更される。図４の例では、図３において物理アドレスＰ５に対応づけられていた仮想アドレスＶ６が、新たに物理アドレスＰ７に対応づけられるように変更されている。
また、図４において、物理アドレスＰ５に記憶されたデータは、元のままとされ、消去されたり、変更されたりしていない。
従来の技術の場合、データを書き換えるときは、図５に示されるように物理アドレスＰ５に記憶されたデータが書き換えられ、仮想アドレスＶ６は物理アドレスＰ５に対応づけられたままとされる。
また、従来の技術の場合、新たなデータを書き込むときは、図６に示されるように、例えば、ＲＡＭ２３の新たな記憶領域として物理アドレスＰ７に対応する記憶領域が割り当てられ、ここに新たなデータが書き込まれる。そして、物理アドレスＰ７は、例えば、新たな仮想アドレスＶ８と対応づけられる。
これに対して、本技術では、アドレス変換テーブル管理部５１によって、アドレス変換テーブルがコピーされた後で、既に仮想アドレスに対応づけられた物理アドレスへの書き込み要求が発生した場合、書き換えられたデータを記憶するための新たな物理アドレスが割り当てられる。また、本技術では、上述のように新たに割り当てられた物理アドレスに書き換えられたデータを記憶させた場合、元の物理アドレスに対応する記憶領域の内容を元のままとする。
例えば、スマートフォンなどでゲームを起動させる場合、アプリケーションプログラムに係るデータをＲＡＭにロードする必要がある。この場合、ＲＡＭの物理アドレスと仮想アドレスとを対応づけるアドレス変換テーブルを生成する必要がある。
従来、アドレス変換テーブルは、アプリケーションプログラムの実行が終了される都度、消去されていた。従来のＲＡＭ（主記憶装置）は、通常、揮発性メモリによって構成され、電源ＯＦＦなどにより記憶内容は全て消去されるため、アプリケーションプログラムに係るデータをＲＡＭにロードする都度、アドレス変換テーブルを生成することが一般的だったからである。
しかし、主記憶装置として不揮発性メモリを用いる場合、電源ＯＦＦ後も記憶内容が保持されるので、記憶領域のデータは消去せずにそのまま利用することができる。
すなわち、一旦、記憶領域にロードされたアプリケーションプログラムに係るデータは、一度アプリケーションプログラムの実行が終了され、再度アプリケーションプログラムが実行されたときに再利用することができる。
アプリケーションプログラムに係るアドレス変換テーブルは、通常、アプリケーションプログラムに係るデータをロードするとき、ワークエリアに生成される。従って、この時点でのアドレス変換テーブルをワークエリア以外の記憶領域にコピーしておけば、例えば、ゲームを起動する都度、アプリケーションプログラムに係るデータをロードする処理などを実行する必要はない。すなわち、一度起動したことのあるゲームを再度起動する場合、ワークエリア以外の記憶領域に保存されているアドレス変換テーブルをワークエリアにコピーするだけで、アプリケーションプログラムに係るデータをロードした直後の状態を復元できる。
そこで、本技術では、上述のように、アドレス変換テーブル管理部５１によって、アドレス変換テーブルがコピー（保存）された後で、既に仮想アドレスに対応づけられた物理アドレスへの書き込み要求が発生した場合、書き換えられたデータを記憶するための新たな物理アドレスが割り当てられるようにした。また、新たに割り当てられた物理アドレスに書き換えられたデータを記憶させた場合、元の物理アドレスに対応する記憶領域の内容を元のままとされるようにした。
このようにすることで、例えば、演算処理システムが実装される装置などで何らかの機能を立ち上げる際に要する時間を大幅に短縮することが可能となる。
あるいはまた、本技術により、所望の時点におけるアドレス変換テーブルが復旧されるようにすることも可能である。例えば、演算処理システムが実装される装置などで電源断が発生した際に早期に復旧させることが可能となる。
例えば、スマートフォンのユーザがゲームをプレイ中に電源断が発生した場合、従来の方式では、まずゲームに対応するアプリケーションプログラムを再び起動し、セーブデータからゲームの進行状態を復帰する。この場合、やはりアプリケーションプログラムに係るデータをロードする処理などが実行されることになり、この間ユーザは待たされることになる。
本技術では、上述のように、ワークエリア以外の記憶領域に保存されているアドレス変換テーブルをワークエリアにコピーすることで、電源断発生前の状態に復帰することが可能となる。
いまの場合、アドレス変換テーブル管理部５１は、アプリケーションプログラムに係るデータをロード時点だけでなく、例えば、一定の周期でアドレス変換テーブルを保存する。または、例えば、ゲームにおける特定のイベントなどの発生の都度、アドレス変換テーブルが保存されるようにしてもよい。
また、いまの場合、アドレス変換テーブルの保存が複数回行われるので、アドレス変換テーブル管理部５１がアドレス変換テーブルを保存する際、それまで保存されていたアドレス変換テーブルに上書きされるようにしてもよいし、複数の時点におけるアドレス変換テーブルがそれぞれ保存されるようにしてもよい。
そして、アドレス変換テーブル管理部５１は、電源断が発生して解消したとき、保存されていたアドレス変換テーブルをワークエリアにコピーする。なお、ＲＡＭ２３は、不揮発性メモリであるため、電源断が発生して記憶内容が失われることはない。また、上述のように、アドレス変換テーブルが保存された後で、既に仮想アドレスに対応づけられた物理アドレスへの書き込み要求が発生した場合、書き換えられたデータを記憶するための新たな物理アドレスが割り当てられるので、保存されていたアドレス変換テーブルに基づいて所望のデータを読み出すことが可能である。
このようにすることで、例えば、演算処理システムが実装される装置などで電源断が発生した際に早期に復旧させることが可能となる。
あるいはまた、電源断の発生の有無に関わらず、例えば、ユーザの指令などに基づいて、所定の時点におけるアドレス変換テーブルがワークエリアにコピーされるようにしてもよい。すなわち、本技術により、例えば、ゲームの進行の状態を、任意の時点の状態に復旧させることも可能である。
図７は、図１のＣＰＵ２１、ＭＭＵ２２、およびＲＡＭ２３の別の機能的構成例を示すブロック図である。この例では、ＣＰＵ２１、ＲＡＭ２３の他、アドレス変換テーブル管理部５１、アドレス変換部５２、メモリ割り当て管理部５３に加えて、アプリケーション起動管理部５４が記載されている。
図７の例の場合、演算処理システム１０が実装されるスマートフォンなどの装置に、予め複数のアプリケーションプログラムがインストールされているものとする。なお、アプリケーションプログラムは、例えば、装置の出荷時にインストール済みのもの、後からユーザがダウンロードしたものなどが含まれる。
例えば、ユーザがスマートフォンのＧＵＩなどを操作することにより、複数のアプリケーションプログラムに対応するサービス（例えば、ゲームやＳＭＳなど）が同時に提供される。この場合、例えば、ＣＰＵ２１が各アプリケーションプログラムに対応するプロセスのそれぞれを切り替えながら実行する。
図７の構成において、アプリケーション起動管理部５４は、所定のサービスの起動が指令されると、アドレス変換テーブル管理部５１に、当該サービスに対応するアプリケーションプログラムの起動通知を出力するようになされている。なお、このとき出力される起動通知には、アプリケーションプログラムの識別子、および、当該アプリケーションプログラムが過去に実行されたか否かを表す情報が含まれる。
アドレス変換テーブル管理部５１は、アプリケーション起動管理部５４からの起動通知を受けた場合、当該アプリケーションプログラムが過去に実行されたものであるか否かを判定する。
当該アプリケーションプログラムが過去に実行されたものであるとき、アドレス変換テーブル管理部５１は、当該アプリケーションプログラムの識別子に対応づけられて保存されているアドレス変換テーブルを、ＲＡＭ２３のワークエリアにコピーする。
当該アプリケーションプログラムが過去に実行されたものではないとき、アプリケーションプログラムに係るデータがＲＡＭにロードされる。そして、アドレス変換テーブル管理部５１は、アプリケーションプログラムに係るデータがロードされた時点でのアドレス変換テーブルをＲＡＭ２３のワークエリア以外の記憶領域にコピーする。ここで、コピーされたアドレス変換テーブルは、アプリケーションプログラムの識別子に対応づけられて保存される。
すなわち、図７の構成の場合、アプリケーションプログラム毎にアドレス変換テーブルを生成して保存するようにし、各種のサービスが起動される都度、それらのサービスに対応するアプリケーションプログラムの識別子に対応づけられたアドレス変換テーブルが読み出される。
このようにすることで、例えば、スマートフォンにおける各種のサービスの立ち上げ時間を大幅に短縮し、操作性を向上させることができる。
また、アプリケーション起動管理部５４は、所定のサービスの終了が指令されると、アドレス変換テーブル管理部５１に、当該サービスに対応するアプリケーションプログラムの終了通知を出力するようにしてもよい。なお、このとき出力される終了通知には、アプリケーションプログラムの識別子、および、当該アプリケーションプログラムが過去に実行されたか否かを表す情報が含まれる。
当該アプリケーションプログラムが過去に実行されたものである場合、アドレス変換テーブル管理部５１は、メモリ割り当て管理部５３に当該アプリケーションプログラムの識別子に対応づけられたアドレス変換テーブルが保存されている記憶領域のアドレスなどを通知する。
メモリ割り当て管理部５３は、サービス終了時点におけるアドレス変換テーブルと、アドレス変換テーブル管理部５１によって保存されたアドレス変換テーブルを比較することにより、アプリケーションプログラムの実行中に新たに書き込まれたデータを特定する。例えば、図３と図４を参照して上述した例の場合、物理アドレスＰ７に対応する記憶領域に記憶されたデータは、アプリケーションプログラムの実行中に新たに書き込まれたデータであると特定することができる。
メモリ割り当て管理部５３は、上述のように特定した、アプリケーションプログラムの実行中に新たに書き込まれたデータを消去する。例えば、図４において、物理アドレスＰ７に対応する記憶領域に記憶されたデータが消去される。これにより、物理アドレスＰ１乃至物理アドレスＰ１１の記憶内容は、図３の状態と同じになる。
このようにすることで、例えば、ＲＡＭ２３の記憶領域に不要なデータが蓄積されていくことを抑止することができる。
図７におけるそれ以外の部分の構成は、図２を参照して上述した場合と同様なので、詳細な説明は省略する。
次に、図８のフローチャートを参照して、本技術を適用した演算処理システム１０によるアドレス変換テーブル管理処理の例について説明する。
ステップＳ１１において、演算処理システム１０は、図９のフローチャートを参照して後述するテーブル保存制御処理を実行する。
ステップＳ１２において、演算処理システム１０は、図１０のフローチャートを参照して後述するテーブル復旧制御処理を実行する。
次に、図９のフローチャートを参照して図８のステップＳ１１のテーブル保存制御処理の詳細な例について説明する。
ステップＳ３１において、アドレス変換テーブル管理部５１は、予め設定された所定のイベントが発生したか否かを判定する。所定のイベントは、例えば、所定の時間が経過したことをトリガとして発生するようにしてもよいし、プログラムの中の所定のステップが実行されることにより発生するようにしてもよい。
ステップＳ３１において、所定のイベントが発生したと判定された場合、処理は、ステップＳ３２に進む。
ステップＳ３２において、アドレス変換テーブル管理部５１は、アドレス変換テーブルを保存する。このとき、例えば、ＲＡＭ２３のワークエリア以外の記憶領域にアドレス変換テーブルがコピーされる。なお、アドレス変換テーブルは、例えば、保存された時刻と対応づけられてＲＡＭ２３のワークエリア以外の記憶領域に記憶される。
一方、ステップＳ３１において、所定のイベントが発生しなかったと判定された場合、ステップＳ３２の処理はスキップされる。
ステップＳ３３において、ＣＰＵ２１は、例えば、実行中のプログラムの処理によるデータの書き込み要求があったか否かを判定する。
ステップＳ３３において、書き込み要求があったと判定された場合、処理は、ステップＳ３４に進む。このとき、例えば、アドレス変換部５２に当該データの格納位置を特定する仮想アドレスを供給し、仮想アドレスの物理アドレスへの変換を要求する。そして、ＣＰＵ２１は、メモリ割り当て管理部５３にデータの書き込みを要求する。
ステップＳ３４において、アドレス変換テーブル管理部５１は、既にアドレス変換テーブルが保存されているか否かを判定する。ステップＳ３４において、アドレス変換テーブルが保存されていると判定された場合、処理は、ステップＳ３５に進む。
ステップＳ３５において、アドレス変換部５２は、ステップＳ３３の処理で判定された書き込み要求は、既に仮想アドレスに対応づけられた物理アドレスへの書き込みであるか否か、すなわち、当該データの書き換えであるか否かを判定する。ステップＳ３５において、書き換えであると判定された場合、メモリ割り当て管理部５３にその旨が通知され、処理は、ステップＳ３６に進む。
ステップＳ３６において、メモリ割り当て管理部５３は、書き換えられたデータのためにＲＡＭ２３の新たな記憶領域を割り当てる。すなわち、メモリ割り当て管理部５３は、アドレス変換テーブルに基づいて取得した物理アドレスに対応する記憶領域を書き換えず、ＲＡＭ２３の新たな記憶領域に当該データを記憶させるように制御する。そして、新たに割り当てられた記憶領域に対応する物理アドレスが、アドレス変換部５２に通知される。
ステップＳ３７において、アドレス変換部５２は、ステップＳ３６の処理に伴って通知された新たな物理アドレスを仮想アドレスと対応づけるように、アドレス変換テーブルの情報を更新する。
これにより、例えば、図４を参照して上述したように、アドレス変換テーブルの情報が更新される。
一方、ステップＳ３４において、アドレス変換テーブルが保存されていないと判定された場合、または、ステップＳ３５において、書き換えではないと判定された場合、処理は、ステップＳ３８に進む。
ステップＳ３８において、メモリ割り当て管理部５３は、通常の書き込み処理を行う。すなわち、ステップＳ３３の処理で判定された書き込み要求が、新たなデータの書き込み要求であった場合、ＲＡＭ２３の新たな記憶領域が割り当てられ、その記憶領域に新たなデータが書き込まれる。また、ステップＳ３３の処理で判定された書き込み要求が、書き換えであった場合、アドレス変換テーブルに基づいて特定された物理アドレスのデータが書き換えられる。
これにより、例えば、図５と図６を参照して上述したように、アドレス変換テーブルの情報が更新される。
このようにして、テーブル保存制御処理が実行される。
次に、図１０のフローチャートを参照して、図８のステップＳ１２のテーブル復旧制御処理の詳細な例について説明する。この処理は、例えば、図８を参照して上述した処理と並行して実行される。
ステップＳ５１において、アドレス変換テーブル管理部５１は、アドレス変換テーブルの復旧の指令があったか否かを判定し、復旧の指令があったと判定されるまで待機する。
例えば、電源断が解消した後、または、ユーザが所定の操作を行ったなどの場合、ＣＰＵ２１からアドレス変換テーブルの復旧の指令が出力されることになる。ステップＳ５１において、アドレス変換テーブルの復旧の指令があったと判定された場合、処理は、ステップＳ５２に進む。
ステップＳ５２において、アドレス変換テーブル管理部５１は、保存されているアドレス変換テーブルをチェックする。
ステップＳ５３において、アドレス変換テーブル管理部５１は、ステップＳ５２の処理の結果、所望の時点でのアドレス変換テーブルが存在するか否かを判定する。
ステップＳ５３において、所望の時点でのアドレス変換テーブルが存在すると判定された場合、処理は、ステップＳ５４に進む。
ステップＳ５４において、アドレス変換テーブル管理部５１は、保存されていたアドレス変換テーブルをワークエリアにコピーする。これにより、所望の時点のアドレス変換テーブルが復旧されたことになる。例えば、演算処理システム１０が実装される装置で提供されるサービスを電源断が発生する前の状態に戻したり、ゲームの進行を、所望の時点まで戻したりすることが可能となる。
一方、ステップ５３において、所望の時点でのアドレス変換テーブルが存在しないと判定された場合、処理は、ステップＳ５５に進む。
ステップＳ５５において、アドレス変換テーブル管理部５１は、所望の時点でのアドレス変換テーブルが存在しないことをＣＰＵ２１に通知する。これにより、ＣＰＵ２１は、例えば、アプリケーションプログラムに係るデータを再度ロードする処理を実行したり、所望の時点への復旧ができないことをユーザに通知するためのメッセージの表示を制御する。
このようにして、テーブル復旧制御処理が実行される。
次に、図１１のフローチャートを参照して、本技術を適用した演算処理システム１０によるサービス起動制御処理の例について説明する。この処理は、図７を参照して上述した構成に対応する処理とされる。いまの場合、アプリケーションプログラム毎にアドレス変換テーブルが生成されて保存されるものとする。
ステップＳ７１において、ＣＰＵ２１は、所定のサービスの起動が指令されたか否かを判定し、所定のサービスの起動が指令されたと判定されるまで待機する。
ステップＳ７１において、所定のサービスの起動が指令されたと判定された場合、処理は、ステップＳ７２に進む。
ステップＳ７２において、ＣＰＵ２１は、起動されたサービスに対応するアプリケーションプログラムの識別子、および、過去の実行の有無を特定する。
ステップＳ７３において、ＣＰＵ２１は、アドレス変換テーブル管理部５１に、当該サービスに対応するアプリケーションプログラムの起動通知を出力する。なお、このとき出力される起動通知には、アプリケーションプログラムの識別子、および、当該アプリケーションプログラムが過去に実行されたか否かを表す情報が含まれる。
ステップＳ７４において、アドレス変換テーブル管理部５１は、当該アプリケーションプログラムが過去に実行されたものであるか否かを判定する。
ステップＳ７４において、当該アプリケーションプログラムが過去に実行されたものであると判定された場合、処理は、ステップＳ７５に進む。
ステップＳ７５において、アドレス変換テーブル管理部５１は、当該アプリケーションプログラムの識別子に対応づけられて保存されているアドレス変換テーブルを、ＲＡＭ２３のワークエリアにコピーする。
一方、ステップＳ７４において、当該アプリケーションプログラムが過去に実行されたものではないと判定された場合、処理は、ステップＳ７６に進む。
ステップＳ７６において、アプリケーションプログラムに係るデータがＲＡＭにロードされる。そして、アドレス変換テーブル管理部５１は、アプリケーションプログラムに係るデータがロードされた時点でのアドレス変換テーブルをＲＡＭ２３のワークエリア以外の記憶領域にコピーする。ここで、コピーされたアドレス変換テーブルは、アプリケーションプログラムの識別子に対応づけられて保存される。
このようにして、サービス起動制御処理が実行される。
以上においては、本技術が適用される演算処理システム１０における主記憶装置であるＲＡＭ２３が不揮発性メモリにより構成されることを前提として説明したが、ＲＡＭ２３を揮発性メモリとした場合であっても、本技術を適用することは可能である。
図１２は、図１のＣＰＵ２１、ＭＭＵ２２、およびＲＡＭ２３のさらに別の機能的構成例を示すブロック図である。この例では、ＣＰＵ２１、ＲＡＭ２３の他、アドレス変換テーブル管理部５１、アドレス変換部５２、メモリ割り当て管理部５３に加えて、メモリ保持部６１が記載されている。
なお、図１２の構成の場合、ＲＡＭ２３は、ＤＲＡＭなどの揮発性メモリにより構成されているものとする。
メモリ保持部６１は、例えば、演算処理システム１０への電力の供給が停止しているとき、ＲＡＭ２３に電力を供給するようになされている。このようにすることで、ＲＡＭ２３を揮発性メモリにより構成しても、不揮発性メモリと同様に機能させることができ、本技術を適用することができる。
図１２におけるそれ以外の部分の構成は、図２を参照して上述した場合と同様なので詳細な説明は省略する。
また、以上においては、アドレス変換テーブルが主記憶装置を構成するメモリ内のワークエリアから、ワークエリア以外の領域にコピーされて保存されることを前提として説明した。しかし、例えば、アドレス変換テーブルが主記憶装置を構成するメモリから、補助記憶装置やメモリ管理ユニットの内部のメモリなどにコピーされて保存されるようにしてもよい。さらに、主記憶装置以外のメモリなどに記憶されているアドレス変換テーブルが補助記憶装置やメモリ管理ユニットの内部のメモリなどにコピーされて保存されるようにしてもよい。
なお、上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば図１３に示されるような汎用のパーソナルコンピュータ７００などに、ネットワークや記録媒体からインストールされる。
図１３において、ＣＰＵ（Central Processing Unit）７０１は、ＲＯＭ（Read Only Memory）７０２に記憶されているプログラム、または記憶部７０８からＲＡＭ（Random Access Memory）７０３にロードされたプログラムに従って各種の処理を実行する。ＲＡＭ７０３にはまた、ＣＰＵ７０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
ＣＰＵ７０１、ＲＯＭ７０２、およびＲＡＭ７０３は、バス７０４を介して相互に接続されている。このバス７０４にはまた、入出力インタフェース７０５も接続されている。
入出力インタフェース７０５には、キーボード、マウスなどよりなる入力部７０６、ＬＣＤ(Liquid Crystal display)などよりなるディスプレイ、並びにスピーカなどよりなる出力部７０７、ハードディスクなどより構成される記憶部７０８、モデム、ＬＡＮカードなどのネットワークインタフェースカードなどより構成される通信部７０９が接続されている。通信部７０９は、インターネットを含むネットワークを介しての通信処理を行う。
入出力インタフェース７０５にはまた、必要に応じてドライブ７１０が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア７１１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部７０８にインストールされる。
上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、インターネットなどのネットワークや、リムーバブルメディア７１１などからなる記録媒体からインストールされる。
なお、この記録媒体は、図１３に示される、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されている磁気ディスク（フロッピディスク（登録商標）を含む）、光ディスク（CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む）、光磁気ディスク（MD（Mini-Disk）（登録商標）を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア７１１により構成されるものだけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されているＲＯＭ７０２や、記憶部７０８に含まれるハードディスクなどで構成されるものも含む。
なお、本明細書において上述した一連の処理は、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
（１）
メモリの第１の記憶領域に記憶されたアドレス変換テーブルを、前記第１の記憶領域以外の記憶領域にコピーして保存するテーブル保存部と、
前記保存されたアドレス変換テーブルを前記メモリの第１の記憶領域にコピーすることで、保存時点の前記アドレス変換テーブルを復旧させるテーブル復旧部と、
前記アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、
前記仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に前記書き換え後のデータを記憶させる書き換え制御部と
を備える情報処理装置。
（２）
前記アドレス変換テーブルは、アプリケーションプログラム毎に生成され、
実行されるアプリケーションプログラムを特定して前記テーブル復旧部に通知するプログラム通知部をさらに備え、
前記テーブル復旧部は、アプリケーションプログラムが実行される時点で、前記アプリケーションプログラムに対応する前記アドレス変換テーブルが保存されている場合、前記保存時点の前記アドレス変換テーブルを復旧させる
（１）に記載の情報処理装置。
（３）
前記プログラム通知部は、さらに、前記アプリケーションプログラムの実行の終了を検知して前記書き換え制御部に通知し、
前記書き換え制御部は、前記アプリケーションプログラムの実行の終了が通知された場合、前記変更後の物理アドレスに対応する記憶領域に記憶された前記書き換え後のデータを消去する
（２）に記載の情報処理装置。
（４）
アプリケーションプログラムが実行されるとき、前記アプリケーションプログラムが過去に実行されたか否かを表す情報を、前記テーブル復旧部に通知する実行有無情報通知部をさらに備え、
前記テーブル復旧部は、
前記アプリケーションプログラムが過去に実行されたか否かを表す情報が通知された場合、前記アドレス変換テーブルを復旧させる
（２）に記載の情報処理装置。
（５）
前記メモリが不揮発性メモリである
（１）乃至（４）のいずれかに記載の情報処理装置。
（６）
前記メモリに電力を供給するメモリ保持部をさらに備え、
前記メモリが揮発性メモリである
（１）乃至（５）のいずれかに記載の情報処理装置。
（７）
前記テーブル保存部は、
前記アドレス変換テーブルを所定の時間間隔で保存する
（１）乃至（６）のいずれかに記載の情報処理装置。
（８）
前記テーブル保存部は、
アプリケーションプログラムの実行中に発生する所定のイベントが発生したとき、前記アドレス変換テーブルを保存する
（１）乃至（７）のいずれかに記載の情報処理装置。
（９）
前記テーブル保存部は、
複数の時点において、前記アドレス変換テーブルを保存し、
前記テーブル復旧部は、
前記複数の時点のアドレス変換テーブルのうち、指定された時点のアドレス変換テーブルを復旧させる
（１）乃至（８）のいずれかに記載の情報処理装置。
（１０）
前記アドレス復旧部は、
ユーザの操作に基づいて指定された時点のアドレス変換テーブルを復旧させ、
前記指定された時点のアドレス変換テーブルが保存されていない場合、前記アドレス変換テーブルの復旧ができない旨を前記ユーザに通知するメッセージの表示を制御する
（９）に記載の情報処理装置。
（１１）
テーブル保存部が、メモリの第１の記憶領域に記憶されたアドレス変換テーブルを、前記第１の記憶領域以外の記憶領域にコピーして保存し、
テーブル復旧部が、前記保存されたアドレス変換テーブルを前記メモリの第１の記憶領域にコピーすることで、保存時点の前記アドレス変換テーブルを復旧させ、
前記アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、
書き換え制御部が、前記仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に前記書き換え後のデータを記憶させるステップ
を含む情報処理方法。
（１２）
コンピュータを、
メモリの第１の記憶領域に記憶されたアドレス変換テーブルを、前記第１の記憶領域以外の記憶領域にコピーして保存するテーブル保存部と、
前記保存されたアドレス変換テーブルを前記メモリの第１の記憶領域にコピーすることで、保存時点の前記アドレス変換テーブルを復旧させるテーブル復旧部と、
前記アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、
前記仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に前記書き換え後のデータを記憶させる書き換え制御部とを備える情報処理装置として機能させる
プログラム。
１０ 演算処理システム， ２１ ＣＰＵ， ２２ ＭＭＵ， ２３ ＲＡＭ， ５１ アドレス変換テーブル管理部， ５２ アドレス変換部， ５３ メモリ割り当て管理部， ５４ アプリケーション起動管理部， ６１ メモリ保持部

Claims (12)

  1. メモリの第１の記憶領域に記憶されたアドレス変換テーブルを、前記第１の記憶領域以外の記憶領域にコピーして保存するテーブル保存部と、
    前記保存されたアドレス変換テーブルを前記メモリの第１の記憶領域にコピーすることで、保存時点の前記アドレス変換テーブルを復旧させるテーブル復旧部と、
    前記アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、
    前記仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に前記書き換え後のデータを記憶させる書き換え制御部と
    を備える情報処理装置。
  2. 前記アドレス変換テーブルは、アプリケーションプログラム毎に生成され、
    実行されるアプリケーションプログラムを特定して前記テーブル復旧部に通知するプログラム通知部をさらに備え、
    前記テーブル復旧部は、アプリケーションプログラムが実行される時点で、前記アプリケーションプログラムに対応する前記アドレス変換テーブルが保存されている場合、前記保存時点の前記アドレス変換テーブルを復旧させる
    請求項１に記載の情報処理装置。
  3. 前記プログラム通知部は、さらに、前記アプリケーションプログラムの実行の終了を検知して前記書き換え制御部に通知し、
    前記書き換え制御部は、前記アプリケーションプログラムの実行の終了が通知された場合、前記変更後の物理アドレスに対応する記憶領域に記憶された前記書き換え後のデータを消去する
    請求項２に記載の情報処理装置。
  4. アプリケーションプログラムが実行されるとき、前記アプリケーションプログラムが過去に実行されたか否かを表す情報を、前記テーブル復旧部に通知する実行有無情報通知部をさらに備え、
    前記テーブル復旧部は、
    前記アプリケーションプログラムが過去に実行されたか否かを表す情報が通知された場合、前記アドレス変換テーブルを復旧させる
    請求項２に記載の情報処理装置。
  5. 前記メモリが不揮発性メモリである
    請求項１に記載の情報処理装置。
  6. 前記メモリに電力を供給するメモリ保持部をさらに備え、
    前記メモリが揮発性メモリである
    請求項１に記載の情報処理装置。
  7. 前記テーブル保存部は、
    前記アドレス変換テーブルを所定の時間間隔で保存する
    請求項１に記載の情報処理装置。
  8. 前記テーブル保存部は、
    アプリケーションプログラムの実行中に発生する所定のイベントが発生したとき、前記アドレス変換テーブルを保存する
    請求項１に記載の情報処理装置。
  9. 前記テーブル保存部は、
    複数の時点において、前記アドレス変換テーブルを保存し、
    前記テーブル復旧部は、
    前記複数の時点のアドレス変換テーブルのうち、指定された時点のアドレス変換テーブルを復旧させる
    請求項１に記載の情報処理装置。
  10. 前記アドレス復旧部は、
    ユーザの操作に基づいて指定された時点のアドレス変換テーブルを復旧させ、
    前記指定された時点のアドレス変換テーブルが保存されていない場合、前記アドレス変換テーブルの復旧ができない旨を前記ユーザに通知するメッセージの表示を制御する
    請求項９に記載の情報処理装置。
  11. テーブル保存部が、メモリの第１の記憶領域に記憶されたアドレス変換テーブルを、前記第１の記憶領域以外の記憶領域にコピーして保存し、
    テーブル復旧部が、前記保存されたアドレス変換テーブルを前記メモリの第１の記憶領域にコピーすることで、保存時点の前記アドレス変換テーブルを復旧させ、
    前記アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、
    書き換え制御部が、前記仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に前記書き換え後のデータを記憶させるステップ
    を含む情報処理方法。
  12. コンピュータを、
    メモリの第１の記憶領域に記憶されたアドレス変換テーブルを、前記第１の記憶領域以外の記憶領域にコピーして保存するテーブル保存部と、
    前記保存されたアドレス変換テーブルを前記メモリの第１の記憶領域にコピーすることで、保存時点の前記アドレス変換テーブルを復旧させるテーブル復旧部と、
    前記アドレス変換テーブルが保存された後、アドレス変換テーブル上で物理アドレスと対応付けられた仮想アドレスのデータの書き換え要求があった場合、
    前記仮想アドレスに対応づける物理アドレスを変更し、変更後の物理アドレスに対応する記憶領域に前記書き換え後のデータを記憶させる書き換え制御部とを備える情報処理装置として機能させる
    プログラム。
JP2012132557A 2012-06-12 2012-06-12 情報処理装置および方法、並びに、プログラム Pending JP2013257679A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012132557A JP2013257679A (ja) 2012-06-12 2012-06-12 情報処理装置および方法、並びに、プログラム
CN201310220579.8A CN103488586A (zh) 2012-06-12 2013-06-05 信息处理设备和方法以及程序
US13/910,425 US20130332662A1 (en) 2012-06-12 2013-06-05 Information processing apparatus and method and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012132557A JP2013257679A (ja) 2012-06-12 2012-06-12 情報処理装置および方法、並びに、プログラム

Publications (1)

Publication Number Publication Date
JP2013257679A true JP2013257679A (ja) 2013-12-26

Family

ID=49716222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012132557A Pending JP2013257679A (ja) 2012-06-12 2012-06-12 情報処理装置および方法、並びに、プログラム

Country Status (3)

Country Link
US (1) US20130332662A1 (ja)
JP (1) JP2013257679A (ja)
CN (1) CN103488586A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225608A (ja) * 2014-05-29 2015-12-14 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ アドレス変換テーブルを書き込む装置及び方法
JP2021092915A (ja) * 2019-12-09 2021-06-17 株式会社日立製作所 ストレージシステム及びボリューム複製方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10126962B2 (en) * 2016-04-22 2018-11-13 Microsoft Technology Licensing, Llc Adapted block translation table (BTT)
JP6874814B2 (ja) 2019-10-30 2021-05-19 株式会社安川電機 産業機器の制御装置、産業機器の制御装置の設定システム、産業機器の制御装置の設定方法、及びプログラム
CN115344244A (zh) * 2021-05-14 2022-11-15 瑞昱半导体股份有限公司 处理程序语言函数的装置及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3675851B2 (ja) * 1994-03-15 2005-07-27 富士通株式会社 計算機監視方式
US7036043B2 (en) * 2001-12-28 2006-04-25 Storage Technology Corporation Data management with virtual recovery mapping and backward moves
JP2005293774A (ja) * 2004-04-02 2005-10-20 Hitachi Global Storage Technologies Netherlands Bv ディスク装置の制御方法
US8151060B2 (en) * 2006-11-28 2012-04-03 Hitachi, Ltd. Semiconductor memory system having a snapshot function

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225608A (ja) * 2014-05-29 2015-12-14 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ アドレス変換テーブルを書き込む装置及び方法
US9710375B2 (en) 2014-05-29 2017-07-18 International Business Machines Corporation Writing an address conversion table for nonvolatile memory wear leveling
US9710378B2 (en) 2014-05-29 2017-07-18 International Business Machines Corporation Writing an address conversion table for nonvolatile memory wear leveling
JP2021092915A (ja) * 2019-12-09 2021-06-17 株式会社日立製作所 ストレージシステム及びボリューム複製方法
JP7190421B2 (ja) 2019-12-09 2022-12-15 株式会社日立製作所 ストレージシステム及びボリューム複製方法

Also Published As

Publication number Publication date
US20130332662A1 (en) 2013-12-12
CN103488586A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
KR101636870B1 (ko) 최소 부트 이미지의 생성 방법 및 장치
KR101686376B1 (ko) 메모리 시스템에서의 소거 관리
KR100672996B1 (ko) 메타 데이터가 저장되는 에프램을 포함하는 메모리 장치
JP2004362426A (ja) 情報処理システム及びその制御方法、並びにコンピュータ・プログラム
KR20100110652A (ko) 메모리 장치 및 메모리 장치의 펌웨어 업데이트 방법
JP2013257679A (ja) 情報処理装置および方法、並びに、プログラム
WO2014158156A1 (en) Storing data from cache lines to main memory based on memory addresses
US20150074336A1 (en) Memory system, controller and method of controlling memory system
JP5183662B2 (ja) メモリ制御装置及びメモリ制御方法
CN112379830A (zh) 有效数据位图的创建方法、装置、存储介质及电子设备
US9047923B1 (en) Fast shingled tracks recording
CN104808765A (zh) 一种信息处理方法以及电子设备
KR20180044095A (ko) 전자 시스템 및 그것의 동작 방법
JP2008158773A (ja) 情報処理装置およびメモリ管理方法
US20190018475A1 (en) Update memory management information to boot an electronic device from a reduced power mode
US20130326123A1 (en) Memory management device and method, and program
US10824563B2 (en) Method for processing data in in-memory database using non-volatile memory and in-memory database
JP2009258925A (ja) 計算機システムおよび計算機システムのメモリ管理方法
JP2013254403A (ja) 情報処理装置および方法、並びに、プログラム
CN108509295B (zh) 存储器***的操作方法
JP2011164759A (ja) Ｂｉｏｓアップデート方法、ｂｉｏｓアップデート装置及びｂｉｏｓアップデートプログラム
JP4182928B2 (ja) 情報処理装置、メモリ管理プログラムおよびメモリ管理方法
JP5161600B2 (ja) 情報処理装置およびデータ復旧方法
JP2011221933A (ja) 電子機器
JP6157158B2 (ja) 情報処理装置、その制御方法及びプログラム