JP2013257443A - Electro-optic device, method for manufacturing electro-optic device, and electronic equipment - Google Patents
Electro-optic device, method for manufacturing electro-optic device, and electronic equipment Download PDFInfo
- Publication number
- JP2013257443A JP2013257443A JP2012133524A JP2012133524A JP2013257443A JP 2013257443 A JP2013257443 A JP 2013257443A JP 2012133524 A JP2012133524 A JP 2012133524A JP 2012133524 A JP2012133524 A JP 2012133524A JP 2013257443 A JP2013257443 A JP 2013257443A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- electro
- pixel electrode
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、液晶装置等の電気光学装置、電気光学装置の製造方法、および当該電気光学装置を備えた電子機器に関するものである。 The present invention relates to an electro-optical device such as a liquid crystal device, a method for manufacturing the electro-optical device, and an electronic apparatus including the electro-optical device.
液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置に用いられる素子基板では、画素電極を備えた画素がマトリクス状に配置されており、画素電極は、絶縁膜に形成されたコンタクトホールを介して下層側の導電層に導通している(例えば、特許文献1参照)。かかる電気光学装置において、コンタクトホールの平面サイズが大きいと、表示品位が低下する。例えば、液晶装置において、コンタクトホールが原因で画素電極の表面に大きな凹凸が形成されると、配向膜を好適に形成できなくなり、表示品位が低下する。また、反射型の液晶装置の場合、画素電極の表面に大きな凹凸が形成されると、凹凸が発生した箇所では、光の反射方向が乱れる結果、凹凸が形成された部分は表示に寄与しなくなる。 In an element substrate used in an electro-optical device such as a liquid crystal device or an organic electroluminescence device, pixels provided with pixel electrodes are arranged in a matrix, and the pixel electrodes are arranged in a lower layer through contact holes formed in an insulating film. It is electrically connected to the conductive layer on the side (see, for example, Patent Document 1). In such an electro-optical device, when the planar size of the contact hole is large, the display quality is deteriorated. For example, in a liquid crystal device, if large irregularities are formed on the surface of the pixel electrode due to a contact hole, the alignment film cannot be suitably formed, and the display quality deteriorates. Also, in the case of a reflective liquid crystal device, if large irregularities are formed on the surface of the pixel electrode, the portions where the irregularities are formed do not contribute to display as a result of disturbing the light reflection direction at the irregularities. .
一方、層間絶縁膜のコンタクトホール内にプラグを埋め込み、かかるプラグを介して画素電極と下層側の電極とを導通させる構成が採用される場合がある(例えば、特許文献2参照)。かかる構成によれば、コンタクトホールの平面サイズが小さくて済むとともに、画素電極の表面に大きな凹凸が形成されない。 On the other hand, there is a case in which a plug is embedded in a contact hole of an interlayer insulating film and a pixel electrode and a lower layer side electrode are conducted through the plug (for example, see Patent Document 2). According to such a configuration, the planar size of the contact hole may be small, and large unevenness is not formed on the surface of the pixel electrode.
しかしながら、プラグを利用した導通構造の場合、プラグを形成するために、電気光学装置で通常、用いられていないタングステン等の金属材料を新たに準備する必要があるため、コストが増大する。また、プラグによる導通構造を採用する場合には、コンタクトホールが埋まるまでプラグ用の金属膜を厚くスパッタ成膜する工程と、化学機械研磨等の方法で層間絶縁膜を平坦化する工程とを行う必要があり、これらの工程のうち、プラグ用の金属膜を厚くスパッタ成膜するには多大な時間を必要とするため、生産性が低下する。 However, in the case of a conductive structure using a plug, since it is necessary to newly prepare a metal material such as tungsten that is not normally used in the electro-optical device in order to form the plug, the cost increases. When a conductive structure using plugs is employed, a step of forming a thick plug metal film by sputtering until the contact hole is filled and a step of planarizing the interlayer insulating film by a method such as chemical mechanical polishing are performed. Of these steps, a great amount of time is required to form the plug metal film thickly by sputtering, resulting in a decrease in productivity.
以上の問題点に鑑みて、本発明の課題は、プラグ用の特殊な金属を用いなくても、画素電極の表面に大きな凹凸を発生させずに画素電極に対する電気的な接続を行うことのできる電気光学装置、電気光学装置の製造方法、および当該電気光学装置を備えた電子機器を提供することにある。 In view of the above problems, an object of the present invention is to make electrical connection to a pixel electrode without generating large irregularities on the surface of the pixel electrode without using a special metal for plug. To provide an electro-optical device, a method for manufacturing the electro-optical device, and an electronic apparatus including the electro-optical device.
上記課題を解決するために、本発明に係る電気光学装置は、基板の一方面側に設けられた複数の画素電極と、前記基板と前記画素電極との間に設けられ、前記画素電極と平面視で重なる位置に前記画素電極に向けて突出した柱状凸部を備えた第1絶縁膜と、金属または金属化合物からなり、前記柱状凸部の先端面に設けられ、当該先端面の周囲には形成されていない金属材料層と、該金属材料層と前記画素電極との間に設けられ、前記金属材料層に重なる導通部を備えた導電層と、前記導電層と前記画素電極との間に設けられ、前記画素電極側の面で前記導通部を露出させる第2絶縁膜と、を有し、前記画素電極は、前記第2絶縁膜の当該画素電極側の面に積層されて前記導通部と導通していることを特徴とする。 In order to solve the above problems, an electro-optical device according to the present invention includes a plurality of pixel electrodes provided on one surface side of a substrate, and provided between the substrate and the pixel electrodes. A first insulating film provided with a columnar convex portion protruding toward the pixel electrode at a position overlapping in view, and a metal or a metal compound, provided on a front end surface of the columnar convex portion, around the front end surface A metal material layer that is not formed, a conductive layer that is provided between the metal material layer and the pixel electrode, and includes a conductive portion that overlaps the metal material layer, and between the conductive layer and the pixel electrode And a second insulating film that exposes the conductive portion on the surface on the pixel electrode side, and the pixel electrode is laminated on the surface of the second insulating film on the pixel electrode side to form the conductive portion. It is characterized by being electrically connected.
また、本発明に係る電気光学装置の製造方法は、基板の一方面側に第1絶縁膜を形成する第1絶縁膜形成工程と、前記第1絶縁膜上に金属または金属化合物からなる金属材料層を形成する金属材料層形成工程と、前記金属材料層の表面にレジストマスクを形成するレジストマスク形成工程と、前記レジストマスクを介して前記金属材料層をエッチングしてハードマスクを形成する第1エッチング工程と、前記ハードマスクから露出する前記第1絶縁膜の表面をエッチングして、前記第1絶縁膜の表面上で突出し、先端面に前記ハードマスクが残る柱状凸部を形成する柱状凸部形成工程と、前記柱状凸部の形成領域を含む前記第1絶縁膜上に導電層を形成する導電層形成工程と、前記導電層上に第2絶縁膜を形成する第2絶縁膜形成工程と、前記第2絶縁膜を表面側から除去して、前記導電層の前記柱状凸部に平面視で重なる部分を、導通部として前記第2絶縁膜の表面から露出させる導通部露出工程と、前記導通部の露出領域を含む前記第2絶縁膜上に画素電極を形成する画素電極形成工程と、を有していることを特徴とする。 The electro-optical device manufacturing method according to the present invention includes a first insulating film forming step of forming a first insulating film on one surface side of a substrate, and a metal material made of a metal or a metal compound on the first insulating film. A metal material layer forming step of forming a layer; a resist mask forming step of forming a resist mask on the surface of the metal material layer; and a first step of etching the metal material layer through the resist mask to form a hard mask. An etching step and a columnar convex portion that etches the surface of the first insulating film exposed from the hard mask and protrudes on the surface of the first insulating film to form a columnar convex portion where the hard mask remains on the tip surface A forming step, a conductive layer forming step of forming a conductive layer on the first insulating film including the columnar convex portion forming region, and a second insulating film forming step of forming a second insulating film on the conductive layer; ,Previous A conductive portion exposing step of removing the second insulating film from the surface side and exposing a portion of the conductive layer overlapping the columnar convex portion in plan view as a conductive portion from the surface of the second insulating film; and the conductive portion A pixel electrode forming step of forming a pixel electrode on the second insulating film including the exposed region.
本発明では、画素電極と基板との間に設けられた第1絶縁膜には、画素電極と重なる位置に画素電極に向けて突出した柱状凸部が形成されており、かかる柱状凸部の先端面には、金属材料層を介して導電層の導通部が重なっている。また、導電層と画素電極との間には第2絶縁膜が設けられているが、かかる第2絶縁膜の画素電極側の面では導通部が露出している。このため、第2絶縁膜上に画素電極を積層すると、画素電極は導通部と導通する。従って、絶縁膜に形成したコンタクトホールを利用して画素電極と導電層とを導通させる構造に比して、コンタクト部の平面サイズが小さく済むとともに、画素電極の表面に大きな凹凸が発生することもない。また、導電層や絶縁膜等といった電気光学装置に他の目的で形成されている膜を利用して画素電極の導通を行うことができ、プラグ用の特殊な金属を厚く蒸着する必要がない。さらに、柱状凸部の先端面に形成された金属材料層は、製造工程において第1絶縁膜に対するハードマスクとして機能するため、柱状凸部の先端には十分な面積を備えた先端面が形成される。このため、導通部は、金属材料層上の平坦面に形成され、それ故、導通部の表面が平坦面である。よって、画素電極と導電層の導通部とが広い面積で接続するので、接続抵抗が低い。 In the present invention, the first insulating film provided between the pixel electrode and the substrate has a columnar protrusion protruding toward the pixel electrode at a position overlapping the pixel electrode, and the tip of the columnar protrusion The conductive portion of the conductive layer overlaps the surface through the metal material layer. In addition, a second insulating film is provided between the conductive layer and the pixel electrode, and the conductive portion is exposed on the surface of the second insulating film on the pixel electrode side. For this reason, when a pixel electrode is laminated on the second insulating film, the pixel electrode is electrically connected to the conducting portion. Therefore, compared to a structure in which the pixel electrode and the conductive layer are electrically connected using the contact hole formed in the insulating film, the contact portion can have a smaller planar size and large irregularities may be generated on the surface of the pixel electrode. Absent. Further, it is possible to conduct the pixel electrode by using a film formed for another purpose in an electro-optical device such as a conductive layer or an insulating film, and it is not necessary to deposit a special metal for plug thickly. Furthermore, since the metal material layer formed on the tip surface of the columnar convex portion functions as a hard mask for the first insulating film in the manufacturing process, a tip surface having a sufficient area is formed at the tip of the columnar convex portion. The For this reason, the conduction part is formed on a flat surface on the metal material layer, and therefore the surface of the conduction part is a flat surface. Therefore, since the pixel electrode and the conductive portion of the conductive layer are connected in a wide area, the connection resistance is low.
本発明に係る電気光学装置において、前記導通部の前記画素電極側の面と前記第2絶縁膜の前記画素電極側の面とは、連続した平坦面を形成していることが好ましい。すなわち、本発明に係る電気光学装置の製造方法において、前記導通部露出工程では、研磨により、前記第2絶縁膜を表面側から除去することが好ましい。かかる構成によれば、画素電極を平坦面上に形成することができる。 In the electro-optical device according to the aspect of the invention, it is preferable that the surface on the pixel electrode side of the conducting portion and the surface on the pixel electrode side of the second insulating film form a continuous flat surface. That is, in the electro-optical device manufacturing method according to the present invention, it is preferable that the second insulating film is removed from the surface side by polishing in the conductive portion exposing step. According to this configuration, the pixel electrode can be formed on a flat surface.
本発明において、前記金属材料層は導電性を有し、前記導通部は、前記金属材料層に直接、重なっていることが好ましい。かかる構成によれば、導通部の下層には、導電性の金属材料層が重なっている。従って、導通部を露出させた際、導通部の表面が過剰に除去されても、導通部と画素電極との接続抵抗が低い。 In this invention, it is preferable that the said metal material layer has electroconductivity and the said conduction | electrical_connection part has overlapped with the said metal material layer directly. According to this configuration, the conductive metal material layer overlaps the lower layer of the conductive portion. Therefore, when the conductive portion is exposed, even if the surface of the conductive portion is excessively removed, the connection resistance between the conductive portion and the pixel electrode is low.
本発明において、前記金属材料層は光吸収性を有していることが好ましい。かかる構成によれば、柱状凸部を形成するためのレジストマスクを形成する際、下層側には、光吸収性の金属材料層が形成されている。このため、レジストマスクを形成するための露光の際、下層側からの反射がないので、レジストマスクを適正な位置に形成することができる。従って、柱状凸部を適正な位置に適正な平面形状で形成することができる。それ故、画素電極と導電層とのコンタクト部分を適正な位置に適正な平面形状で形成することができる。 In the present invention, the metal material layer preferably has a light absorption property. According to this configuration, when forming the resist mask for forming the columnar convex portions, the light-absorbing metal material layer is formed on the lower layer side. For this reason, since there is no reflection from the lower layer side in the exposure for forming the resist mask, the resist mask can be formed at an appropriate position. Therefore, it is possible to form the columnar convex portion at an appropriate position and in an appropriate plane shape. Therefore, the contact portion between the pixel electrode and the conductive layer can be formed at an appropriate position and in an appropriate plane shape.
本発明に係る電気光学装置において、前記導通部における前記導電層の層厚は、前記画素電極と平面視で重なる領域のうち、前記導通部以外の前記導電層の層厚より薄いことが好ましい。すなわち、本発明に係る電気光学装置の製造方法において、前記導通部露出工程では、前記導電層の表面が除去されるまで研磨して前記導通部を露出させることが好ましい。かかる構成によれば、導通部を確実に露出させることができる。 In the electro-optical device according to the aspect of the invention, it is preferable that a thickness of the conductive layer in the conductive portion is smaller than a thickness of the conductive layer other than the conductive portion in a region overlapping the pixel electrode in plan view. In other words, in the electro-optical device manufacturing method according to the present invention, it is preferable that in the conductive portion exposing step, the conductive portion is exposed by polishing until the surface of the conductive layer is removed. According to such a configuration, the conductive portion can be reliably exposed.
本発明において、電気光学装置を液晶装置として構成する場合、前記基板は、前記一方面側に対向配置された対向基板との間に液晶層を保持する構成となる。 In the present invention, when the electro-optical device is configured as a liquid crystal device, the substrate has a configuration in which a liquid crystal layer is held between the substrate and a counter substrate disposed to face the one surface.
本発明を適用した電気光学装置は、各種電子機器において直視型表示装置等の各種の表示装置に用いることができる。また、本発明を適用した電気光学装置は、投射型表示装置等の電子機器に用いることができる。かかる投射型表示装置は、本発明を適用した電気光学装置に照射される照明光を出射する光源部と、前記電気光学装置により変調された光を投射する投射光学系と、を有している。 The electro-optical device to which the present invention is applied can be used for various display devices such as a direct-view display device in various electronic devices. In addition, the electro-optical device to which the present invention is applied can be used in an electronic apparatus such as a projection display device. Such a projection display device includes a light source unit that emits illumination light applied to an electro-optical device to which the present invention is applied, and a projection optical system that projects light modulated by the electro-optical device. .
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、各種の電気光学装置のうち、液晶装置およびその製造方法において、画素電極9aと第2電極層7a(導電層)とを導通させる場合に本発明を適用した例を中心に説明する。また、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、画素トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、本説明では、画素電極が接続されている側(画素側ソースドレイン領域)をドレインとし、データ線が接続されている側(データ線側ソースドレイン領域)をソースとする。また、素子基板に形成される層を説明する際、上層側あるいは表面側とは素子基板の基板本体が位置する側とは反対側(対向基板が位置する側)を意味し、下層側とは素子基板の基板本体が位置する側(対向基板が位置する側とは反対側)を意味する。
Embodiments of the present invention will be described with reference to the drawings. In the following description, among various electro-optical devices, in the liquid crystal device and the manufacturing method thereof, an example in which the present invention is applied when the
[電気光学装置(液晶装置)の説明]
(全体構成)
図1は、本発明を適用した電気光学装置の電気的構成を示すブロック図である。なお、図1は、あくまで電気的な構成を示すブロック図であるため、容量電極層等が延在している方向等、レイアウトについては模式的に示してある。
[Description of electro-optical device (liquid crystal device)]
(overall structure)
FIG. 1 is a block diagram showing an electrical configuration of an electro-optical device to which the present invention is applied. Note that FIG. 1 is a block diagram showing the electrical configuration to the last, and therefore the layout, such as the direction in which the capacitor electrode layers extend, is schematically shown.
図1において、本形態の電気光学装置100(液晶装置)は、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードの液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画像表示領域10a(画素領域)を備えている。液晶パネル100pにおいて、後述する素子基板10(図2等を参照)では、画像表示領域10aの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交差に対応する位置に画素100aが構成されている。複数の画素100aの各々には、電界効果型トランジスターからなる画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線3aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。
In FIG. 1, an electro-optical device 100 (liquid crystal device) of this embodiment has a
素子基板10において、画像表示領域10aより外周側には走査線駆動回路104やデータ線駆動回路101が設けられている。データ線駆動回路101は各データ線6aに電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。
In the
各画素100aにおいて、画素電極9aは、後述する対向基板20(図2等を参照)に形成された共通電極と液晶層を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に蓄積容量55が付加されている。本形態では、蓄積容量55を構成するために、複数の画素100aに跨る第1電極層5aが容量電極層として形成されている。本形態において、第1電極層5aは、共通電位Vcomが印加された共通電位線5cに導通している。
In each
(液晶パネル100pの構成)
図2は、本発明を適用した電気光学装置100に用いた液晶パネル100pの説明図であり、図2(a)、(b)は各々、液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
(Configuration of the
FIG. 2 is an explanatory diagram of a
図2(a)、(b)に示すように、液晶パネル100pでは、素子基板10(電気光学装置用の素子基板)と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化性樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
As shown in FIGS. 2A and 2B, in the
かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれも四角形であり、液晶パネル100pの略中央には、図1を参照して説明した画像表示領域10aが四角形の領域として設けられている。かかる形状に対応して、シール材107も略四角形に設けられ、シール材107の内周縁と画像表示領域10aの外周縁との間には、略四角形の周辺領域10bが額縁状に設けられている。素子基板10において、画像表示領域10aの外側では、素子基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。なお、端子102には、フレキシブル配線基板(図示せず)が接続されており、素子基板10には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
In the
詳しくは後述するが、素子基板10の一方面10sおよび他方面10tのうち、一方面10s側では、画像表示領域10aに、図1を参照して説明した画素トランジスター30、および画素トランジスター30に電気的に接続する画素電極9aがマトリクス状に形成されており、かかる画素電極9aの上層側には配向膜16が形成されている。
As will be described in detail later, on the one
また、素子基板10の一方面10s側において、周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9b(図2(b)参照)が形成されている。ダミー画素電極9bについては、ダミーの画素トランジスターと電気的に接続された構成、ダミーの画素トランジスターが設けられずに配線に直接、電気的に接続された構成、あるいは電位が印加されていないフロート状態にある構成が採用される。かかるダミー画素電極9bは、素子基板10において配向膜16が形成される面を研磨により平坦化する際、画像表示領域10aと周辺領域10bとの高さ位置を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。また、ダミー画素電極9bを所定の電位に設定すれば、画像表示領域10aの外周側端部での液晶分子の配向の乱れを防止することができる。
Further, on the one
対向基板20において素子基板10と対向する一方面側には共通電極21が形成されており、共通電極21の上層には配向膜26が形成されている。共通電極21は、対向基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。また、対向基板20において素子基板10と対向する一方面側には、共通電極21の下層側に遮光層108が形成されている。本形態において、遮光層108は、画像表示領域10aの外周縁に沿って延在する額縁状に形成されており、見切りとして機能する。ここで、遮光層108の外周縁は、シール材107の内周縁との間に隙間を隔てた位置にあり、遮光層108とシール材107とは重なっていない。なお、対向基板20において、遮光層108は、隣り合う画素電極9aにより挟まれた画素間領域と重なる領域等にブラックマトリクス部として形成されることもある。
A
このように構成した液晶パネル100pにおいて、素子基板10には、シール材107より外側において対向基板20の角部分と重なる領域に、素子基板10と対向基板20との間で電気的導通をとるための基板間導通用電極109が形成されている。かかる基板間導通用電極109には、導電粒子を含んだ基板間導通材109aが配置されており、対向基板20の共通電極21は、基板間導通材109aおよび基板間導通用電極109を介して、素子基板10側に電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。シール材107は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられている。このため、シール材107は、略四角形である。但し、シール材107は、対向基板20の角部分と重なる領域では基板間導通用電極109を避けて内側を通るように設けられており、シール材107の角部分は略円弧状である。
In the
かかる構成の電気光学装置100において、画素電極9aおよび共通電極21をITOやIZO等の透光性の導電膜により形成すると、透過型の液晶装置を構成することができる。これに対して、共通電極21をITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)等の透光性導電膜により形成し、画素電極9aをアルミニウム等の反射性導電膜により形成すると、反射型の液晶装置を構成することができる。電気光学装置100が反射型である場合、対向基板20の側から入射した光が素子基板10の側の基板で反射して出射される間に変調されて画像を表示する。電気光学装置100が透過型である場合、素子基板10および対向基板20のうち、一方側の基板から入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。
In the electro-
電気光学装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルター(図示せず)や保護膜が形成される。また、電気光学装置100では、使用する液晶層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差フィルムや偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、電気光学装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各電気光学装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
The electro-
本形態において、電気光学装置100が、後述する投射型表示装置においてRGB用のライトバルブとして用いられる透過型の液晶装置であって、対向基板20から入射した光が素子基板10を透過して出射される場合を中心に説明する。また、本形態において、電気光学装置100は、液晶層50として、誘電異方性が負のネマチック液晶化合物を用いたVAモードの液晶パネル100pを備えている場合を中心に説明する。
In this embodiment, the electro-
(画素の具体的構成)
図3は、本発明を適用した電気光学装置100の画素の説明図であり、図3(a)、(b)は各々、素子基板10において隣り合う画素の平面図、および図3(a)のF−F′線に相当する位置で電気光学装置100を切断したときの断面図である。なお、図3(a)では、各領域を以下の線で表してある。
走査線3a=太い実線
半導体層1a=細くて短い点線
データ線6aおよびドレイン電極6b=一点鎖線
第1電極層5aおよび中継電極5b=細くて長い破線
第2電極層7a=二点鎖線
画素電極9a=太くて短い破線
(Specific pixel configuration)
3A and 3B are explanatory diagrams of pixels of the electro-
図3(a)に示すように、素子基板10には、複数の画素100aの各々に矩形状の画素電極9aが形成されており、隣り合う画素電極9aにより挟まれた縦横の画素間領域10fと重なる領域に沿ってデータ線6aおよび走査線3aが形成されている。より具体的には、画素間領域10fのうち、第1方向(X方向)に延在する第1画素間領域10gと重なる領域に沿って走査線3aが延在し、第2方向(Y方向)に延在する第2画素間領域10hと重なる領域に沿ってデータ線6aが延在している。データ線6aおよび走査線3aは各々、直線的に延びており、データ線6aと走査線3aとが交差する領域に画素トランジスター30が形成されている。素子基板10には、データ線6aと重なるように、図1を参照して説明した第1電極層5a(容量電極層)が形成されている。
As shown in FIG. 3A, a
図3(a)、(b)に示すように、素子基板10は、石英基板やガラス基板等の透光性の基板本体10w、基板本体10wの液晶層50側の表面(一方面10s側)に形成された画素電極9a、画素スイッチング用の画素トランジスター30、および配向膜16を主体として構成されている。対向基板20は、石英基板やガラス基板等の透光性の基板本体20w、その液晶層50側の表面(素子基板10と対向する一方面側)に形成された共通電極21、および配向膜26を主体として構成されている。
As shown in FIGS. 3A and 3B, the
素子基板10において、基板本体10wの一方面側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる走査線3aが形成されている。本形態において、走査線3aは、タングステンシリサイド(WSix)等の遮光性導電膜から構成されており、画素トランジスター30に対する遮光膜としても機能している。本形態において、走査線3aは、膜厚が200nm程度のタングステンシリサイドからなる。なお、基板本体10wと走査線3aとの間には、シリコン酸化膜等の絶縁膜が設けられることもある。
In the
基板本体10wの一方面10s側において、走査線3aの上層側には、シリコン酸化膜等の絶縁膜12が形成されており、かかる絶縁膜12の表面に、半導体層1aを備えた画素トランジスター30が形成されている。本形態において、絶縁膜12は、例えば、テトラエトキシシラン(Si(OC2H5)4)を用いた減圧CVD法やテトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜と、高温CVD法により形成したシリコン酸化膜(HTO(High Temperature Oxide)膜)との2層構造を有している。
An insulating
画素トランジスター30は、走査線3aとデータ線6aとの交差領域において走査線3aの延在方向に長辺方向を向けた半導体層1aと、半導体層1aの長さ方向と直交する方向に延在して半導体層1aの長さ方向の中央部分に重なるゲート電極3cとを備えている。また、画素トランジスター30は、半導体層1aとゲート電極3cとの間に透光性のゲート絶縁層2を有している。半導体層1aは、ゲート電極3cに対してゲート絶縁層2を介して対向するチャネル領域1gを備えているとともに、チャネル領域1gの両側にソース領域1bおよびドレイン領域1cを備えている。本形態において、画素トランジスター30は、LDD構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1gの両側に低濃度領域1b1、1c1を備え、低濃度領域1b1、1c1に対してチャネル領域1gとは反対側で隣接する領域に高濃度領域1b2、1c2を備えている。
The
半導体層1aは、多結晶シリコン膜等によって構成されている。ゲート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層2aと、CVD法等により形成されたシリコン酸化膜等からなる第2ゲート絶縁層2bとの2層構造からなる。ゲート電極3cは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなり、半導体層1aの両側において、第2ゲート絶縁層2bおよび絶縁膜12を貫通するコンタクトホール12a、12bを介して走査線3aに導通している。本形態において、ゲート電極3cは、膜厚が100nm程度の導電性のポリシリコン膜と、膜厚が100nm程度のタングステンシリサイド膜との2層構造を有している。
The
なお、本形態では、電気光学装置100を透過した後の光が他の部材で反射した際、かかる反射光が半導体層1aに入射して画素トランジスター30で光電流に起因する誤動作が発生することを防止することを目的に、走査線3aを遮光膜により形成してある。但し、走査線をゲート絶縁層2の上層に形成し、その一部をゲート電極3cとしてもよい。この場合、図3に示す走査線3aは、遮光のみを目的として形成されることになる。
In this embodiment, when the light after passing through the electro-
ゲート電極3cの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜41が形成されており、層間絶縁膜41の上層には、データ線6aおよびドレイン電極6bが同一種類の導電膜によって形成されている。層間絶縁膜41は、例えば、シランガス(SH4)と亜酸化窒素(N2O)とを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。
A translucent
データ線6aおよびドレイン電極6bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、データ線6aおよびドレイン電極6bは、膜厚が20nmのチタン(Ti)膜、膜厚が50nmの窒化チタン(TiN)膜、膜厚が350nmのアルミニウム(Al)膜、膜厚が150nmのTiN膜をこの順に積層してなる4層構造を有している。データ線6aは、層間絶縁膜41および第2ゲート絶縁層2bを貫通するコンタクトホール41aを介してソース領域1b(データ線側ソースドレイン領域)に導通している。ドレイン電極6bは、第1画素間領域10gと重なる領域において、半導体層1aのドレイン領域1c(画素電極側ソースドレイン領域)と一部が重なるように形成されており、層間絶縁膜41および第2ゲート絶縁層2bを貫通するコンタクトホール41bを介してドレイン領域1cに導通している。
The
データ線6aおよびドレイン電極6bの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜42が形成されている。層間絶縁膜42は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。
A translucent
層間絶縁膜42の上層側には、第1電極層5aおよび中継電極5bが同一種類の導電膜によって形成されている。第1電極層5aおよび中継電極5bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、第1電極層5aおよび中継電極5bは、膜厚が350nm程度のAl膜と、膜厚が150nm程度のTiN膜との2層構造を有している。第1電極層5aは、データ線6aと同様、第2画素間領域10hと重なる領域に沿って延在している。中継電極5bは、第1画素間領域10gと重なる領域において、ドレイン電極6bと一部が重なるように形成されており、層間絶縁膜42を貫通するコンタクトホール42aを介してドレイン電極6bに導通している。
On the upper layer side of the
第1電極層5aおよび中継電極5bの上層側にはシリコン酸化膜等の透光性の絶縁膜44(第1絶縁膜)がエッチングストッパー層として形成されており、かかる絶縁膜44には、第1電極層5aと重なる領域に開口部44bが形成されている。本形態において、絶縁膜44は、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。ここで、開口部44bは、図3(a)では図示を省略するが、データ線6aと走査線3aとの交差領域を起点として第1画素間領域10gと重なる領域に沿って延在する部分と、データ線6aと走査線3aとの交差領域を起点として第2画素間領域10hと重なる領域に沿って延在する部分とを備えたL字形状に形成されている。
A light-transmitting insulating film 44 (first insulating film) such as a silicon oxide film is formed as an etching stopper layer on the upper side of the
絶縁膜44の上層側には透光性の誘電体層40が形成されており、かかる誘電体層40の上層側には第2電極層7aが形成されている。第2電極層7aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、第2電極層7aは、膜厚が300nm程度のTiN膜からなる。誘電体層40としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。第2電極層7aは、データ線6aと走査線3aとの交差領域を起点として第1画素間領域10gと重なる領域に沿って延在する部分と、データ線6aと走査線3aとの交差領域を起点として第2画素間領域10hと重なる領域に沿って延在する部分とを備えたL字形状に形成されている。従って、第2電極層7aのうち、第2画素間領域10hと重なる領域に沿って延在する部分は、絶縁膜44の開口部44bにおいて、誘電体層40を介して第1電極層5aに重なっている。このようにして、本形態では、第1電極層5a、誘電体層40、および第2電極層7aは、第1画素間領域10gと重なる領域に蓄積容量55を構成している。
A
また、第2電極層7aにおいて、第1画素間領域10gと重なる領域に沿って延在する部分は、中継電極5bと部分的に重なっており、誘電体層40および絶縁膜44を貫通するコンタクトホール44aを介して中継電極5bに導通している。
In the
第2電極層7aの上層側には透光性の層間絶縁膜45が形成されており、層間絶縁膜45の上層側には、膜厚が20nm程度のITO膜等の透光性導電膜からなる画素電極9aが形成されている。層間絶縁膜45は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。画素電極9aは、データ線6aと走査線3aとの交差領域の近傍で第2電極層7aと部分的に重なっており、後述するコンタクト部分9tにおいて、画素電極9aと第2電極層7aとが導通している。
A translucent
画素電極9aの表面には配向膜16が形成されている。配向膜16は、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al2O3、In2O3、Sb2O3、Ta2O5等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。
An
対向基板20では、石英基板やガラス基板等の透光性の基板本体20wの液晶層50側の表面(素子基板10に対向する側の面)に、ITO膜等の透光性導電膜からなる共通電極21が形成されており、かかる共通電極21を覆うように配向膜26が形成されている。配向膜26は、配向膜16と同様、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜26は、SiOX(x<2)、SiO2、TiO2、MgO、Al2O3、In2O3、Sb2O3、Ta2O5等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。かかる配向膜16、26は、液晶層50に用いた誘電異方性が負のネマチック液晶化合物を垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作する。
The
なお、図1および図2を参照して説明したデータ線駆動回路101および走査線駆動回路104には、nチャネル型の駆動用トランジスターとpチャネル型の駆動用トランジスターとを備えた相補型トランジスター回路等が構成されている。ここで、駆動用トランジスターは、画素トランジスター30の製造工程の一部を利用して形成されたものである。このため、素子基板10においてデータ線駆動回路101および走査線駆動回路104が形成されている領域も、図3(b)に示す断面構成と略同様な断面構成を有している。
Note that the data
(画素電極9a周辺の詳細構成)
本形態の電気光学装置100において、画素電極9aと第2電極層7aとを導通させるコンタクト部分9tを形成するにあたって、まず、絶縁膜44(第1絶縁膜)において画素電極9aと重なる位置には画素電極9aに向けて突出した柱状凸部440が形成されている。
(Detailed configuration around the
In the electro-
本形態では、柱状凸部440の先端面には、金属または金属化合物からなる金属材料層8aが形成されており、かかる金属材料層8aは、柱状凸部440を形成する際にハードマスク8bとして利用された層である。このため、金属材料層8aは、柱状凸部440の先端面と同一形状をもって先端面に重なっているが、柱状凸部440の側面および柱状凸部440の先端面の周囲には重なっていない。本形態において、金属材料層8aは、TiN膜からなり、導電性を有している。本形態において、金属材料層8aは、例えば、膜厚が300nm程度である。
In this embodiment, a
第2電極層7a(導電層)は、柱状凸部440および金属材料層8aと重なる領域まで形成されており、第2電極層7aにおいて柱状凸部440および金属材料層8aに平面視で重なる部分は、画素電極9aと導通する導通部7tになっている。第2電極層7a上には層間絶縁膜45(第2絶縁膜)が形成されており、かかる層間絶縁膜45の表面450では、導通部7tの表面7sが露出している。従って、層間絶縁膜45の表面450に形成された画素電極9aは、導通部7tの表面7sと接し、第2電極層7aに導通している。
The
ここで、層間絶縁膜45の表面450は平坦面になっているとともに、層間絶縁膜45の表面450と導通部7tの表面7sとは連続した平面を形成している。このため、画素電極9aは平坦面上に形成されており、それ故、画素電極9aの表面は平坦である。従って、配向膜16は、画素電極9aの表面では平坦面上に形成されている。
Here, the
本形態では、柱状凸部440は、第1電極層5aおよびデータ線6aと平面視で重なる位置に形成されている。このため、柱状凸部440は、第1電極層5aの膜厚分、およびデータ線6aの膜厚分は上方に位置している。
In this embodiment, the columnar
また、本形態では、第1方向(X方向)で隣り合う画素電極9aの間(第2画素間領域10h)と重なる領域には、共通電位Vcomが印加された第1電極層5a、および画素電極9aと同一の電位Vsigが印加された第2電極層7aが形成されているが、第2電極層7aは、第1電極層5aより上層側(画素電極9aの側)に位置する。また、第2方向(Y方向)で隣り合う画素電極9aの間(第1画素間領域10g)と重なる領域には、走査信号が印加された走査線3a、および画素電極9aと同一の電位Vsigが印加された第2電極層7aが形成されているが、第2電極層7aは、走査線3aより上層側(画素電極9aの側)に位置する。
In the present embodiment, the
(電気光学装置100の製造方法)
図4、図5および図6は、本発明を適用した電気光学装置100の製造工程の要部を示す説明図である。なお、以下に説明する工程は、素子基板10を多数取りできる大型基板の状態で行われるが、以下の説明では、サイズにかかわらず、素子基板10として説明する。また、以下の説明では、第1電極層5aを形成するまでは周知の方法を採用することができるので、説明を省略する。
(Method of manufacturing electro-optical device 100)
4, 5, and 6 are explanatory diagrams illustrating a main part of a manufacturing process of the electro-
本形態の電気光学装置100の製造工程のうち、素子基板10を形成する工程では、周知の方法により、図4(a)に示すように、第1電極層5aおよび中継電極5bを形成した後、第1絶縁膜形成工程において、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により、膜厚が600nm程度のシリコン酸化膜からなる絶縁膜44(第1絶縁膜)を形成する。第1電極層5aは、例えば、膜厚が350nm程度のAl膜と、膜厚が150nm程度のTiN膜との2層構造を有している。
Of the manufacturing processes of the electro-
次に、図4(b)〜(e)に示す柱状凸部形成工程により、図4(e)に示すように、絶縁膜44に柱状凸部440を形成する。かかる柱状凸部形成工程において、本形態では、図4(b)に示す金属材料層形成工程において、絶縁膜44上に金属または金属化合物からなる金属材料層8を形成する。本形態では、金属材料層8としては、膜厚が300nm程度のTiN膜を形成する。
Next, columnar
次に、図4(c)に示すレジストマスク形成工程では、金属材料層8の表面のうち、画素電極9aを形成すべき領域と重なる位置にレジストマスク44rを形成する。
Next, in the resist mask formation step shown in FIG. 4C, a resist
次に、図4(d)に示す第1エッチング工程において、金属材料層8のうち、レジストマスク44rから露出している部分をエッチングし、金属材料層8をパターニングする。その結果、金属材料層8aからなるハードマスク8bが形成される。
Next, in the first etching step shown in FIG. 4D, a portion of the
次に、図4(e)に示す第2エッチング工程において、絶縁膜44の表面のうち、レジストマスク44rおよびハードマスク8bから露出している領域をエッチングし、柱状凸部440を形成する。かかるエッチングとしては、CF4(四フッ化炭素)やCHF3(三フッ化メタン)等のフッ素系のガスを用いたRIE(反応性イオンエッチング/Reactive Ion Etching)等を利用することができ、かかるエッチングは、エッチング異方性が高いとともに、エッチング量の制御が容易である。それ故、絶縁膜44に柱状凸部440を容易かつ確実に形成することができる。かかる第2エッチング工程が終了した時点では、柱状凸部440の先端面に金属材料層8aからなるハードマスク8bが残るが、金属材料層8aは柱状凸部440の側面および柱状凸部440の先端面の周囲には重なっていない。また、第2エッチング工程が終了した時点において、レジストマスク44rはハードマスク8b上から完全に除去される場合がある他、ハードマスク8b上に一部が残る場合もある。レジストマスク44rがハードマスク8b上に残った場合、第2エッチング工程の後、レジストマスク44rを除去する。
Next, in the second etching step shown in FIG. 4E, the region exposed from the resist
次に、図5(a)に示す開口部形成工程では、開口部44bを形成すべき領域で開口するマスク44sを絶縁膜44の表面に形成し、この状態で、絶縁膜44をエッチングして開口部44bを形成する。
Next, in the opening forming step shown in FIG. 5A, a
次に、図5(b)に示す誘電体層形成工程では、絶縁膜44の上層側に誘電体層40を形成する。
Next, in the dielectric layer forming step shown in FIG. 5B, the
次に、図5(c)に示すコンタクトホール形成工程では、コンタクトホール44aを形成すべき領域で開口するマスク44tを誘電体層40の表面に形成し、この状態で、誘電体層40および絶縁膜44をエッチングして、中継電極5bと重なる位置にコンタクトホール44aを形成する。
Next, in the contact hole forming step shown in FIG. 5C, a
次に、図5(d)に示す導電層形成工程では、誘電体層40の表面に導電層7を形成した後、図6(a)に示すように、第2電極層7aを形成すべき領域にマスク7rを形成し、この状態で誘電体層40および導電層7をエッチングして第2電極層7aを形成する。その際、第2電極層7aのうち、柱状凸部440および金属材料層8a(ハードマスク8b)に重なる部分が導通部7tである。かかる工程を行う際、第2電極層7aの端部と重なる位置には絶縁膜44がエッチングストッパー層として存在する。このため、誘電体層40が薄くても、第1電極層5aと第2電極層7aとの間での短絡を絶縁膜44によって防止することができる。本形態において、第2電極層7aは、例えば、膜厚が300nm程度のTiN膜からなる。
Next, in the conductive layer forming step shown in FIG. 5D, after forming the
次に、図6(b)に示す第2絶縁膜形成工程では、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により、膜厚が2000nm程度のシリコン酸化膜からなる層間絶縁膜45(第2絶縁膜)を形成する。 Next, in the second insulating film forming step shown in FIG. 6B, an interlayer insulating film 45 (made of a silicon oxide film having a thickness of about 2000 nm) is formed by plasma CVD using tetraethoxysilane and oxygen gas. A second insulating film) is formed.
次に、図6(c)に示す導通部露出工程では、層間絶縁膜45を表面450側から除去して第2電極層7aの導通部7tの表面7sを露出させる。かかる導通部露出工程では、例えば、層間絶縁膜45の表面を研磨する。かかる研磨工程においては、化学機械研磨を利用でき、化学機械研磨では、研磨液に含まれる化学成分の作用と、研磨剤と素子基板10との相対移動によって、高速で平滑な研磨面を得ることができる。より具体的には、研磨装置において、不織布、発泡ポリウレタン、多孔質フッ素樹脂等からなる研磨布(パッド)を貼り付けた定盤と、素子基板10を保持するホルダーとを相対回転させながら、研磨を行なう。その際、例えば、平均粒径が0.01〜20μmの酸化セリウム粒子、分散剤としてのアクリル酸エステル誘導体、および水を含む研磨剤を研磨布と素子基板10との間に供給する。その結果、層間絶縁膜45の表面450は平坦面になるとともに、層間絶縁膜45の表面450と導通部7tの表面7sとは連続した平面を形成する。
Next, in the conduction part exposure step shown in FIG. 6C, the
また、層間絶縁膜45を表面450側から除去して第2電極層7aの導通部7tの表面7sを露出させるにあたっては、いわゆるエッチバック法を採用してもよい。かかるエッチバック法では、層間絶縁膜45の表面に樹脂層を形成した後、導通部7tの表面7sが露出するまで、樹脂層と層間絶縁膜45とを同一のエッチング速度でドライエッチングする。
Further, when the
かかる導通部露出工程では、例えば、第2電極層7aの導通部7tの表面7sが一部除去される程度に研磨を行えば、第2電極層7aの導通部7tの表面7sを確実に露出させることができる。この場合、導通部7tにおける第2電極層7aの層厚は、導通部7t以外の第2電極層7aの層厚より薄くなる。
In this conductive part exposing step, for example, if polishing is performed to such an extent that the
次に、画素電極形成工程では、図6(d)に示すように、スパッタ法等により、層間絶縁膜45の表面450に、膜厚が20nm程度のITO膜等の画素電極用導電膜9を形成した後、図6(e)に示すように、画素電極9aを形成すべき領域にマスク9rを形成し、この状態で画素電極用導電膜9をエッチングして画素電極9aを形成する。その結果、画素電極9aは、第2電極層7aの導通部7tの表面7sに接し、第2電極層7aと導通した状態となる。
Next, in the pixel electrode forming step, as shown in FIG. 6D, a pixel electrode conductive film 9 such as an ITO film having a thickness of about 20 nm is formed on the
しかる後に、図3に示すように配向膜16を形成する。なお、それ以降の工程は、周知の方法を利用できるので、説明を省略する。
Thereafter, an
(本形態の主な効果)
以上説明したように、本形態の電気光学装置100およびその製造方法では、画素電極9aの下層側(画素電極9aと基板本体10wとの間)に設けられた絶縁膜44(第1絶縁膜)には、画素電極9aと重なる位置に画素電極9aに向けて突出した柱状凸部440が形成されており、かかる柱状凸部440の先端面には、第2電極層7a(導電層)の導通部7tが金属材料層8aを介して重なっている。また、第2電極層7aと画素電極9aとの間には層間絶縁膜45(第2絶縁膜)が設けられているが、かかる層間絶縁膜45の表面450では導通部7tが露出している。このため、層間絶縁膜45に画素電極9aを積層すると、画素電極9aは、導通部7tと導通する。このため、絶縁膜に形成したコンタクトホールを利用して画素電極と導電層とを導通させる構造に比して、コンタクト部の平面サイズが小さく済むとともに、画素電極9aの表面に大きな凹凸が発生することもない。また、第2電極層7a(TiN膜)や絶縁膜(絶縁膜44および層間絶縁膜45)等といった電気光学装置100に他の目的で形成されている膜を利用して画素電極9aの導通を行うことができる。すなわち、蓄積容量55を構成する第2電極層7aやエッチングストッパー層としての絶縁膜44を利用して画素電極9aの導通を行うことができる。それ故、本形態によれば、プラグ用の特殊な金属を厚く蒸着する必要がない等の利点がある。
(Main effects of this form)
As described above, in the electro-
また、本形態において、導通部7tの表面7sと層間絶縁膜45の表面450とは、連続した平坦面を形成しているため、画素電極9aを平坦面上に形成することができる。それ故、画素電極9aの表面は平坦である。従って、配向膜16を画素電極9aの表面では平坦面上に形成することができ、配向膜16を好適に形成することができる。また、柱状凸部440は、第1電極層5aおよびデータ線6aと平面視で重なる位置に形成されている。このため、柱状凸部440は、第1電極層5aの膜厚分、およびデータ線6aの膜厚分は上方に位置しているため、層間絶縁膜45の表面で導通部7tを露出させやすい等、画素電極9aのコンタクト部分9tを形成するのに適している。
Further, in this embodiment, the
また、図4(c)に示すレジストマスク形成工程において、レジストマスク44rを形成する際、下層側には、TiN膜からなる光吸収性の金属材料層8aが形成されている。このため、レジストマスク44rを形成するための露光の際、下層側からの反射がないので、レジストマスク44rを適正な位置に形成することができる。従って、柱状凸部440を適正な位置に適正な平面形状で形成することができる。それ故、画素電極9aと第2電極層7aとのコンタクト部分9tを適正な位置に適正な平面形状で形成することができる。さらに、本形態では、ハードマスク8bを利用して柱状凸部440を形成したため、図7を参照して説明する以下の効果を奏する。
In the resist mask formation step shown in FIG. 4C, when the resist
(ハードマスク8bによる効果)
図7は、本発明を適用した電気光学装置100およびその製造方法において、ハードマスク8bを用いたことの効果を示す説明図である。なお、図7(a−1)〜(a−3)は、本発明を適用した電気光学装置100の製造方法において、レジストマスク形成工程を行った後の状態、第2エッチング工程を行った後の状態、および画素電極形成工程を行った後の状態を模式的に拡大して示す説明図である。また、図7(b−1)〜(b−3)は、本発明の比較例に係る電気光学装置100の製造方法において、レジストマスク形成工程を行った後の状態、第2エッチング工程を行った後の状態、および画素電極形成工程を行った後の状態を模式的に拡大して示す説明図である。
(Effects of the
FIG. 7 is an explanatory diagram showing the effect of using the
本発明の上記実施の形態に係る電気光学装置100の製造方法では、図7(a−1)に示すように、レジストマスク44rの下層にハードマスク8bが形成されているため、図7(a−2)に示すように、柱状凸部440を形成した際、柱状凸部440の先端には十分な面積を備えた先端面が形成される。このため、図7(a−3)に示すように、導通部7tは、ハードマスク8bとして用いた金属材料層8a上の平坦面に形成されるので、導通部7tの表面7sが平坦面である。それ故、画素電極9aと第2電極層7a(導電層)の導通部7tとが広い面積で接続するので、接続抵抗が低い。それ故、本発明によれば、画素電極9aと第2電極層7a(導電層)との電気的な接続が確実である。
In the method of manufacturing the electro-
これに対して、図7(b−1)に示す比較例のように、レジストマスク44rの下層にハードマスク8bが形成されていない場合、図7(b−2)に示すように、柱状凸部440を形成する際にレジストマスク44rが次第に消失する結果、柱状凸部440の先端は湾曲した形状になってしまう。このため、図7(b−3)に示すように、導通部7tの表面7sが湾曲した形状となる。このため、層間絶縁膜45を表面側から除去して第2電極層7aの導通部7tの表面7sを露出させる際の除去量が少ないと、画素電極9aと第2電極層7a(導電層)の導通部7tとの接触面積が狭く、接続抵抗が高くなってしまう。
On the other hand, when the
[別の実施の形態]
図8は、本発明の別の実施の形態に係る電気光学装置100およびその製造方法において、ハードマスク8bを用いたことの効果等を示す説明図である。なお、図8(a−1)〜(a−4)は、本発明を適用した電気光学装置100の製造方法において、レジストマスク形成工程を行った後の状態、第2エッチング工程を行った後の状態、画素電極形成工程を行った後の状態、および層間絶縁膜45を研磨する量が多かった場合に画素電極形成工程を行った後の状態を模式的に拡大して示す説明図である。また、図8(b−1)〜(b−4)は、本発明の比較例に係る電気光学装置100の製造方法において、レジストマスク形成工程を行った後の状態、第2エッチング工程を行った後の状態、画素電極形成工程を行った後の状態、および層間絶縁膜45を研磨する量が多かった場合に画素電極形成工程を行った後の状態を模式的に拡大して示す説明図である。
[Another embodiment]
FIG. 8 is an explanatory diagram showing effects and the like of using the
本形態では、図8(a−1)、および図8(a−2)に示すように、柱状凸部440を形成する際、レジストマスク44rの下層にハードマスク8bが形成されている。本形態では、図8(a−3)に示すように、導通部7tとハードマスク8bとして利用した金属材料層8aとの間に誘電体層40(図3参照)が形成されておらず、導通部7tは、金属材料層8aに直接、重なっている。かかる構成でも、柱状凸部440の先端には十分な面積を備えた先端面が形成される。このため、導通部7tは、ハードマスク8bとして用いた金属材料層8a上の平坦面に形成されるので、導通部7tの表面7sが平坦面である。それ故、画素電極9aと第2電極層7a(導電層)の導通部7tとが広い面積で接続するので、接続抵抗が低い。
In this embodiment, as shown in FIGS. 8A-1 and 8A-2, when forming the columnar
本形態では、図6(c)に示す導通部露出工程において、第2電極層7aの導通部7tを露出させる際、第2電極層7aの表面7sが一部除去される程度に研磨を行い、第2電極層7aの導通部7tの表面7sを確実に露出させる。この場合、導通部7tにおける第2電極層7aの層厚は、導通部7t以外の第2電極層7aの層厚より薄くなる。
In this embodiment, in the conductive portion exposing step shown in FIG. 6C, when the
かかる構成を採用すると、層間絶縁膜45を研磨する量が多すぎて、金属材料層8aと重なる導電部7tが消失してしまうおそれがあるが、ハードマスク8bとして利用した金属材料層8aは導電性を有している。しかも、金属材料層8aおよび第2電極層7aはいずれも同一材料(TiN膜)からなる。このため、層間絶縁膜45を研磨する量が多すぎて、金属材料層8aと重なる導通部7tが消失してしまった場合でも、図8(a−4)に示す画素電極9aは、金属材料層8aを介して第2電極層7a(導電層)と接続するので、接続抵抗が低い。それ故、本発明によれば、画素電極9aと第2電極層7a(導電層)との電気的な接続が確実である。
If this configuration is adopted, the amount of polishing of the
これに対して、図8(b−1)に示す比較例のように、レジストマスク44rの下層にハードマスク8bが形成されていない場合、図8(b−2)に示すように、柱状凸部440を形成する際にレジストマスク44rが次第に消失する結果、柱状凸部440の先端は湾曲した形状になってしまう。このため、図8(b−3)に示すように、導通部7tの表面が湾曲した形状となる。このため、層間絶縁膜45を表面側から除去して第2電極層7aの導通部7tの表面を露出させる際の除去量が少ないと、画素電極9aと第2電極層7a(導電層)の導通部7tとの接触面積が狭く、接続抵抗が高くなってしまう。
On the other hand, when the
また、比較例の場合、図6(c)に示す導通部露出工程において、層間絶縁膜45を研磨する量が多すぎると、図8(b−4)に示すように、画素電極9aは、第2電極層7a(導電層)の膜厚分でしか接続しないため、画素電極9aと第2電極層7a(導電層)とが略オープン状態となってしまう。
Further, in the case of the comparative example, if the amount of polishing the
[他の実施の形態]
上記実施の形態では、金属材料層8aと第2電極層7aとが同一材料(TiN膜)であったが、金属材料層8aと第2電極層7aとが異なる材料であってもよい。
[Other embodiments]
In the above embodiment, the
上記実施の形態では、透過型の電気光学装置100に本発明を適用した例を説明したが、反射型の電気光学装置100に本発明を適用してもよい。
In the above embodiment, the example in which the present invention is applied to the transmission type electro-
また、上記実施の形態では、電気光学装置100に本発明を適用した例を説明したが、有機エレクトロルミネッセンス装置等、電気光学装置100以外の電気光学装置に本発明を適用してもよい。
In the above embodiment, the example in which the present invention is applied to the electro-
[電子機器への搭載例]
(投射型表示装置および光学ユニットの構成例)
図9は、本発明を適用した投射型表示装置(電子機器)および光学ユニットの概略構成図であり、図9(a)、(b)は各々、透過型の電気光学装置を用いた投射型表示装置の説明図、および反射型の電気光学装置を用いた投射型表示装置の説明図である。
[Example of mounting on electronic devices]
(Configuration example of projection display device and optical unit)
FIG. 9 is a schematic configuration diagram of a projection display device (electronic apparatus) and an optical unit to which the present invention is applied. FIGS. 9A and 9B are projection types using a transmission type electro-optical device, respectively. It is explanatory drawing of a display apparatus, and explanatory drawing of the projection type display apparatus using a reflection type electro-optical apparatus.
図9(a)に示す投射型表示装置110は、液晶パネルとして透過型の液晶パネルを用いた例であるのに対して、図9(b)に示す投射型表示装置1000は、液晶パネルとして反射型の液晶パネルを用いた例である。但し、以下に説明するように、投射型表示装置110、1000はいずれも、光源部130、1021と、光源部130、1021から互いに異なる波長域の光が供給される複数の電気光学装置100と、複数の電気光学装置100から出射された光を合成して出射するクロスダイクロイックプリズム119、1027(光合成光学系)と、光合成光学系により合成された光を投射する投射光学系118、1029とを有している。また、投射型表示装置110、1000においては、電気光学装置100およびクロスダイクロイックプリズム119、1027(光合成光学系)を備えた光学ユニット200が用いられている。
9A is an example in which a transmissive liquid crystal panel is used as a liquid crystal panel, whereas the
(投射型表示装置の第1例)
図9(a)に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117と、投射光学系118と、クロスダイクロイックプリズム119(合成光学系)と、リレー系120とを備えている。
(First example of projection display device)
The
光源112は、赤色光R、緑色光G、および青色光Bを含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光Rを透過させるとともに、緑色光G、および青色光Bを反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光Gおよび青色光Bのうち青色光Bを透過させるとともに緑色光Gを反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光Rと緑色光Gと青色光Bとに分離する色分離光学系を構成する。
The
ここで、ダイクロイックミラー113と光源112との間には、インテグレーター121および偏光変換素子122が光源112から順に配置されている。インテグレーター121は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子122は、光源112からの光を、例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。
Here, between the
液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の電気光学装置である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、電気光学装置100(赤色用液晶パネル100R)、および第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光Rは、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。
The liquid crystal
λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、電気光学装置100(赤色用液晶パネル100R)は、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光Rを変調し、変調した赤色光Rをクロスダイクロイックプリズム119に向けて出射する構成となっている。
The λ / 2
なお、λ/2位相差板115a、および第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a、および第1偏光板115bが発熱によって歪むのを回避することができる。
Note that the λ / 2
液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光Gを画像信号に応じて変調する透過型の電気光学装置である。かかる液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、電気光学装置100(緑色用液晶パネル100G)、および第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光Gは、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、電気光学装置100(緑色用液晶パネル100G)は、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光Gを変調し、変調した緑色光Gをクロスダイクロイックプリズム119に向けて出射する構成となっている。
The liquid crystal light valve 116 is a transmissive electro-optical device that modulates green light G reflected by the
液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光Bを画像信号に応じて変調する透過型の電気光学装置である。かかる液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、電気光学装置100(青色用液晶パネル100B)、および第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光Bは、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。
The liquid crystal
λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、電気光学装置100(青色用液晶パネル100B)は、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光Bを変調し、変調した青色光Bをクロスダイクロイックプリズム119に向けて出射する構成となっている。なお、λ/2位相差板117a、および第1偏光板117bは、ガラス板117eに接した状態で配置されている。
The λ / 2
リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光Bの光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光Bをリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光Bを液晶ライトバルブ117に向けて反射するように配置されている。
The
クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光Bを反射して緑色光Gを透過する膜であり、ダイクロイック膜119bは赤色光Rを反射して緑色光Gを透過する膜である。従って、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117の各々で変調された赤色光Rと緑色光Gと青色光Bとを合成し、投射光学系118に向けて出射するように構成されている。
The cross
なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射トランジスター特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光R、および青色光Bをs偏光とし、ダイクロイック膜119a、119bを透過する緑色光Gをp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。
Note that light incident on the cross
(投射型表示装置の第2例)
図9(b)に示す投射型表示装置1000は、光源光を発生する光源部1021と、光源部1021から出射された光源光を赤色光R、緑色光G、および青色光Bの3色の色光に分離する色分離導光光学系1023と、色分離導光光学系1023から出射された各色の光源光によって照明される光変調部1025とを有している。また、投射型表示装置1000は、光変調部1025から出射された各色の像光を合成するクロスダイクロイックプリズム1027(合成光学系)と、クロスダイクロイックプリズム1027を経た像光をスクリーン(不図示)に投射する投射光学系1029とを備えている。
(Second example of projection display device)
A
かかる投射型表示装置1000において、光源部1021は、光源1021aと、一対のフライアイ光学系1021d、1021eと、偏光変換部材1021gと、重畳レンズ1021iとを備えている。本形態においては、光源部1021は、放物面からなるリフレクタ1021fを備えており、平行光を出射する。フライアイ光学系1021d、1021eは、システム光軸と直交する面内にマトリクス状に配置された複数の要素レンズからなり、これらの要素レンズによって光源光を分割して個別に集光・発散させる。偏光変換部材1021gは、フライアイ光学系1021eから出射した光源光を、例えば図面に平行なp偏光成分のみに変換して光路下流側光学系に供給する。重畳レンズ1021iは、偏光変換部材1021gを経た光源光を全体として適宜収束させることにより、光変調部1025に設けた複数の電気光学装置100を各々均一に重畳照明可能とする。
In the
色分離導光光学系1023は、クロスダイクロイックミラー1023aと、ダイクロイックミラー1023bと、反射ミラー1023j、1023kとを備える。色分離導光光学系1023において、光源部1021からの略白色の光源光は、クロスダイクロイックミラー1023aに入射する。クロスダイクロイックミラー1023aを構成する一方の第1ダイクロイックミラー1031aで反射された赤色光Rは、反射ミラー1023jで反射されダイクロイックミラー1023bを透過して、入射側偏光板1037r、p偏光を透過させる一方、s偏光を反射するワイヤーグリッド偏光板1032r、および光学補償板1039rを介して、p偏光のまま、電気光学装置100(赤色用液晶パネル100R)に入射する。
The color separation light guide
また、第1ダイクロイックミラー1031aで反射された緑色光Gは、反射ミラー1023jで反射され、その後、ダイクロイックミラー1023bでも反射されて、入射側偏光板1037g、p偏光を透過させる一方、s偏光を反射するワイヤーグリッド偏光板1032g、および光学補償板1039gを介して、p偏光のまま、電気光学装置100(緑色用液晶パネル100G)に入射する。
Further, the green light G reflected by the first
これに対して、クロスダイクロイックミラー1023aを構成する他方の第2ダイクロイックミラー1031bで反射された青色光Bは、反射ミラー1023kで反射されて、入射側偏光板1037b、p偏光を透過する一方、s偏光を反射するワイヤーグリッド偏光板1032b、および光学補償板1039bを介して、p偏光のまま、電気光学装置100(青色用液晶パネル100B)に入射する。なお、光学補償板1039r、1039g、1039bは、電気光学装置100への入射光および出射光の偏光状態を調整することで、液晶層の特性を光学的に補償している。
On the other hand, the blue light B reflected by the other second
このように構成した投射型表示装置1000では、光学補償板1039r、1039g、1039bを経て入射した3色の光は各々、各電気光学装置100において変調される。その際、電気光学装置100から出射された変調光のうち、s偏光の成分光は、ワイヤーグリッド偏光板1032r、1032g、1032bで反射し、出射側偏光板1038r、1038g、1038bを介してクロスダイクロイックプリズム1027に入射する。クロスダイクロイックプリズム1027には、X字状に交差する第1誘電体多層膜1027aおよび第2誘電体多層膜1027bが形成されており、一方の第1誘電体多層膜1027aは赤色光Rを反射し、他方の第2誘電体多層膜1027bは青色光Bを反射する。従って、3色の光は、クロスダイクロイックプリズム1027において合成され、投射光学系1029に出射される。そして、投射光学系1029は、クロスダイクロイックプリズム1027で合成されたカラーの像光を、所望の倍率でスクリーン(図示せず。)に投射する。
In the
(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection display devices)
In addition, about a projection type display apparatus, you may comprise the LED light source etc. which radiate | emit the light of each color as a light source part, and supply each color light radiate | emitted from this LED light source to another liquid crystal device. .
(他の電子機器)
本発明を適用した電気光学装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
(Other electronic devices)
As for the electro-
7a・・第2電極層(導電層)、7s・・導通部の表面、7t・・導通部、8、8a・・金属材料層、8b・・ハードマスク、9a・・画素電極、9t・・コンタクト部分、10・・素子基板、10f・・画素間領域、10w・・基板本体、30・・画素トランジスター、44・・絶縁膜(第1絶縁膜)、44r・・レジストマスク、45・・層間絶縁膜(第2絶縁膜)、100・・電気光学装置、110、1000・・投射型表示装置、440・・柱状凸部、450・・層間絶縁膜の表面 7a ... second electrode layer (conductive layer), 7s ... conductive surface, 7t ... conductive portion, 8, 8a ... metal material layer, 8b ... hard mask, 9a ... pixel electrode, 9t ... Contact portion, 10... Element substrate, 10 f.. Inter-pixel region, 10 w... Substrate body, 30 .. Pixel transistor, 44... Insulating film (first insulating film), 44 r. Insulating film (second insulating film), 100 ... Electro-optical device, 110, 1000 ... Projection type display device, 440 ... Columnar convex part, 450 ... Interlayer insulating film surface
Claims (11)
前記基板と前記画素電極との間に設けられ、前記画素電極と平面視で重なる位置に前記画素電極に向けて突出した柱状凸部を備えた第1絶縁膜と、
金属または金属化合物からなり、前記柱状凸部の先端面に設けられ、当該先端面の周囲には形成されていない金属材料層と、
該金属材料層と前記画素電極との間に設けられ、前記金属材料層に重なる導通部を備えた導電層と、
前記導電層と前記画素電極との間に設けられ、前記画素電極側の面で前記導通部を露出させる第2絶縁膜と、
を有し、
前記画素電極は、前記第2絶縁膜の当該画素電極側の面に積層されて前記導通部と導通していることを特徴とする電気光学装置。 A plurality of pixel electrodes provided on one side of the substrate;
A first insulating film provided between the substrate and the pixel electrode, and having a columnar convex portion protruding toward the pixel electrode at a position overlapping the pixel electrode in plan view;
A metal material layer made of metal or a metal compound, provided on the tip surface of the columnar convex portion, and not formed around the tip surface;
A conductive layer provided between the metal material layer and the pixel electrode and having a conductive portion overlapping the metal material layer;
A second insulating film provided between the conductive layer and the pixel electrode and exposing the conductive portion on the surface on the pixel electrode side;
Have
The electro-optical device, wherein the pixel electrode is laminated on a surface of the second insulating film on the pixel electrode side and is electrically connected to the conductive portion.
前記導通部は、前記金属材料層に直接、重なっていることを特徴とする請求項1または2に記載の電気光学装置。 The metal material layer has conductivity,
The electro-optical device according to claim 1, wherein the conductive portion directly overlaps the metal material layer.
前記第1絶縁膜上に金属または金属化合物からなる金属材料層を形成する金属材料層形成工程と、
前記金属材料層の表面にレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクを介して前記金属材料層をエッチングしてハードマスクを形成する第1エッチング工程と、
前記ハードマスクから露出する前記第1絶縁膜の表面をエッチングして、前記第1絶縁膜の表面上で突出し、先端面に前記ハードマスクが残る柱状凸部を形成する柱状凸部形成工程と、
前記柱状凸部の形成領域を含む前記第1絶縁膜上に導電層を形成する導電層形成工程と、
前記導電層上に第2絶縁膜を形成する第2絶縁膜形成工程と、
前記第2絶縁膜を表面側から除去して、前記導電層の前記柱状凸部に平面視で重なる部分を、導通部として前記第2絶縁膜の表面から露出させる導通部露出工程と、
前記導通部の露出領域を含む前記第2絶縁膜上に画素電極を形成する画素電極形成工程と、を有していることを特徴とする電気光学装置の製造方法。 A first insulating film forming step of forming a first insulating film on one side of the substrate;
A metal material layer forming step of forming a metal material layer made of a metal or a metal compound on the first insulating film;
A resist mask forming step of forming a resist mask on the surface of the metal material layer;
A first etching step of forming a hard mask by etching the metal material layer through the resist mask;
Etching the surface of the first insulating film exposed from the hard mask, projecting on the surface of the first insulating film, and forming a columnar convex portion that forms the columnar convex portion where the hard mask remains on the tip surface; and
A conductive layer forming step of forming a conductive layer on the first insulating film including the columnar convex portion forming region;
A second insulating film forming step of forming a second insulating film on the conductive layer;
A conductive portion exposing step of removing the second insulating film from the surface side and exposing a portion overlapping the columnar convex portion of the conductive layer in plan view as a conductive portion from the surface of the second insulating film;
And a pixel electrode forming step of forming a pixel electrode on the second insulating film including the exposed region of the conductive portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133524A JP5884655B2 (en) | 2012-06-13 | 2012-06-13 | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133524A JP5884655B2 (en) | 2012-06-13 | 2012-06-13 | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013257443A true JP2013257443A (en) | 2013-12-26 |
JP5884655B2 JP5884655B2 (en) | 2016-03-15 |
Family
ID=49953925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012133524A Expired - Fee Related JP5884655B2 (en) | 2012-06-13 | 2012-06-13 | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5884655B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023065062A1 (en) * | 2021-10-18 | 2023-04-27 | Boe Technology Group Co., Ltd. | Array substrate, display apparatus, and connection pad |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007057847A (en) * | 2005-08-24 | 2007-03-08 | Seiko Epson Corp | Electrooptical device, its manufacturing method, electronic equipment and connection structure |
-
2012
- 2012-06-13 JP JP2012133524A patent/JP5884655B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007057847A (en) * | 2005-08-24 | 2007-03-08 | Seiko Epson Corp | Electrooptical device, its manufacturing method, electronic equipment and connection structure |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023065062A1 (en) * | 2021-10-18 | 2023-04-27 | Boe Technology Group Co., Ltd. | Array substrate, display apparatus, and connection pad |
Also Published As
Publication number | Publication date |
---|---|
JP5884655B2 (en) | 2016-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5849489B2 (en) | Electro-optical device, projection display device, electronic apparatus, and method of manufacturing electro-optical device | |
US8953129B2 (en) | Liquid crystal device and projection-type display apparatus | |
JP5845679B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and projection display device | |
JP5699741B2 (en) | Liquid crystal device and projection display device | |
JP5737037B2 (en) | Electro-optical device and projection display device | |
JP5708133B2 (en) | Liquid crystal device and projection display device | |
US8817220B2 (en) | Liquid crystal device and projection-type display device | |
JP2012098577A (en) | Liquid crystal device and projection type display device | |
US10162233B2 (en) | Electro-optical device and electronic apparatus | |
JP2012255960A (en) | Manufacturing method for electro-optic device | |
JP5884655B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP2012198386A (en) | Electro-optic device, projection type display device and electronic equipment | |
JP2012208294A (en) | Method for manufacturing electro-optic device, electro-optic device, projection-type display device, and electronic equipment | |
JP2012198255A (en) | Substrate and manufacturing method of electro-optical device | |
JP5828382B2 (en) | Liquid crystal device, projection display device, and method of manufacturing liquid crystal device | |
JP2012225971A (en) | Method for manufacturing liquid crystal device and liquid crystal device | |
JP2012189758A (en) | Method for manufacturing electro-optic device | |
JP5691678B2 (en) | Electro-optic device, projection display device | |
JP2012088417A (en) | Method for manufacturing electro-optic device, and electro-optic device | |
JP2013025075A (en) | Electro-optic device, projection type display device and electronic equipment | |
JP2016033680A (en) | Electro-optic device and electronic apparatus | |
JP2013025070A (en) | Electro-optic device, method for manufacturing electro-optic device, and projection type display device | |
JP2012208295A (en) | Electro-optic device, projection-type display device, electronic equipment, method for manufacturing electro-optic device | |
JP5332841B2 (en) | Electro-optical device and electronic apparatus | |
JP2013025073A (en) | Electro-optic device, method for manufacturing electro-optic device, and projection type display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5884655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |