JP2013255304A - 異常検出装置 - Google Patents
異常検出装置 Download PDFInfo
- Publication number
- JP2013255304A JP2013255304A JP2012127956A JP2012127956A JP2013255304A JP 2013255304 A JP2013255304 A JP 2013255304A JP 2012127956 A JP2012127956 A JP 2012127956A JP 2012127956 A JP2012127956 A JP 2012127956A JP 2013255304 A JP2013255304 A JP 2013255304A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- voltage
- detection
- switching element
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】スイッチング素子のオンオフ駆動に応じて誘導性負荷に通電するときに当該通電ノードの検出電圧に基づいて充分な異常検出を行うことでデバイスを保護できるようにした異常検出装置を提供する。
【解決手段】制御回路11は、MOSFET4がオフ駆動されている期間中にMOSFET4のドレイン電圧に基づいて過電流異常および/または短絡異常を検出する。このとき、マスク期間生成回路11bが生成するマスク期間を除いて異常を検出する。また、MOSFET4のドレイン電圧が最低値付近から上昇変化するオフ駆動期間中の過電流検出期間(B)に閾値電圧Vthを超えることを条件として短絡異常と見做す。
【選択図】図6
【解決手段】制御回路11は、MOSFET4がオフ駆動されている期間中にMOSFET4のドレイン電圧に基づいて過電流異常および/または短絡異常を検出する。このとき、マスク期間生成回路11bが生成するマスク期間を除いて異常を検出する。また、MOSFET4のドレイン電圧が最低値付近から上昇変化するオフ駆動期間中の過電流検出期間(B)に閾値電圧Vthを超えることを条件として短絡異常と見做す。
【選択図】図6
Description
本発明は、スイッチング素子の過電流や短絡等の異常を検出する異常検出装置に関する。
一般に、各種の駆動回路にスイッチング素子(例えばパワーMOSFET)を用いるときにはデバイス保護機能を設ける。このデバイス保護機能は、過電流を検出する過電流検出機能の他、スイッチング機能の短絡異常を検出する短絡検出機能なども挙げられる。この短絡検出機能は過電流検出回路に僅かな変更を施すだけで実装できる。
通常、例えばパワーMOSFETに流れる過電流を検出する手法としてシャント抵抗による電流検出方法が挙げられるが、その他、センシングミラー回路を設け検出対象のパワーMOSFETの通電電流をミラーする方法も実用化されている。その中で、回路素子を削減する目的でパワーMOSFETのドレイン電圧を検出して過電流保護を行う方法が提案されている(例えば、特許文献1参照)。
特許文献1記載の方法によれば、パワーMOSFETのドレイン電圧が所定電圧より上昇したときにドレインに過電流が流れたと判定してゲート電圧を低下させるなどの処理を行うが、この特許文献1記載の異常検出処理では充分な異常検出処理を行っているとはいえない。パワーMOSFETに代えて各種スイッチング素子を採用したときにも同様の課題を生じる。
本発明の目的は、スイッチング素子のオンオフ駆動に応じて誘導性負荷に通電するときに当該通電ノードの検出電圧に基づいて充分な異常検出を行うことでデバイスを保護できるようにした異常検出装置を提供することにある。
請求項1記載の発明によれば、異常検出手段は、スイッチング素子のオンオフ駆動に応じて誘導性負荷に通電する通電ノードの検出電圧に基づいて異常を検出するが、この異常検出手段はスイッチング素子がオフ駆動されている期間中において通電ノードの検出電圧に基づいて異常を検出する。このため、従来スイッチング素子のオン駆動期間中に行われていた異常検出について、オフ駆動期間中にも異常検出でき充分に異常検出できデバイスを保護できるようになる。
請求項2記載の発明によれば、スイッチング素子のオンオフ駆動タイミングに応じた通電ノードの検出電圧変化を無効化して異常を検出できる。
請求項3記載の発明によれば、異常検出手段は、通電ノードの検出電圧が過電流検出用の閾値電圧を跨ぐことを条件として過電流異常と見做している。このため過電流異常を検出できる。
請求項3記載の発明によれば、異常検出手段は、通電ノードの検出電圧が過電流検出用の閾値電圧を跨ぐことを条件として過電流異常と見做している。このため過電流異常を検出できる。
請求項4記載の発明によれば、異常検出手段は、スイッチング素子のオフ駆動タイミングにおいて通電ノードの検出電圧の変化が所定の第1勾配より急峻に変化しないことを条件として異常と見做している。このため異常を充分に検出できる。
請求項5記載の発明によれば、異常検出手段は、スイッチング素子のオフ駆動期間中において、前記スイッチング素子のオフ駆動タイミングの検出電圧変化とは逆方向に検出される通電ノードの検出電圧変化が所定の第2勾配より急峻となることを条件としてスイッチング素子の短絡異常と見做している。このためスイッチング素子の短絡異常を検出できる。
請求項6記載の発明によれば、異常検出手段は、無効化手段によるマスク期間を無視して通電ノードの検出電圧の変化が所定の第2勾配より急峻であることを条件として短絡異常と見做している。このためスイッチング素子の短絡異常を検出できる。
(第1実施形態)
以下、異常検出装置Xの第1実施形態について図1〜図8を参照しながら説明する。図1に異常検出装置の電気的構成を示す。ここでは、昇圧型のDCDCコンバータ1内に構成される誘導性負荷を駆動するための駆動回路を例に挙げて説明を行う。
以下、異常検出装置Xの第1実施形態について図1〜図8を参照しながら説明する。図1に異常検出装置の電気的構成を示す。ここでは、昇圧型のDCDCコンバータ1内に構成される誘導性負荷を駆動するための駆動回路を例に挙げて説明を行う。
電源回路2の出力電圧VccとグランドGNDとの間には、低電位側が二次側と共通接続されたトランス3の一次側をハイサイド側に接続すると共に、Nチャネル型のパワーMOSFET(スイッチング素子:以下、単にMOSFETと称す)4のドレインソース間をロウサイド側に接続して構成されている。
トランス3の二次側にはダイオード5とコンデンサ6とが直列接続されると共に、コンデンサ6の端子電圧HVが負荷7に与えられている。このような非絶縁型トランス3を用いたDCDCコンバータ1を適用し、トランス3の一次側/二次側の巻線比を調整して電圧増幅率を高くすることで、一般的なブースト型DCDCコンバータより昇圧電圧を高くできる。
MOSFET4のドレイン電圧(通電ノードの電圧相当)は、電流制限抵抗8を通じてコンバレータ9の非反転入力端子に与えられている。このコンパレータ9の反転入力端子には基準電圧源10が接続されており、コンパレータ9は当該基準電圧源10とMOSFET4のドレイン電圧とを比較し、この比較結果を制御回路11に出力する。
また、MOSFET4のドレイン電圧はハイパスフィルタ12にも与えられている。このハイパスフィルタ12はMOSFET4のドレイン電圧の急峻な変化のみを通過するフィルタであり、このドレイン電圧の急峻な変化をパルスとして出力する。このハイパスフィルタ12の出力はパルス整形回路13に与えられる。パルス整形回路13は、ハイパスフィルタ12の出力を矩形波状に波形整形し制御回路11に出力される。
図2は制御回路11の内部電気的構成をブロック図によって概略的に示す。制御回路11は、ゲート駆動タイミング生成回路11a、マスク期間生成回路11b、ゲート駆動マスク回路11c、電源制御回路11dを備え、異常検出部(異常検出手段)として構成される。ゲート駆動タイミング生成回路11aは、クロック発生回路(図示せず)により生成される所定周波数のクロックに応じて所定周波数および所定デューティ比のPWM信号を生成する。
マスク期間生成回路11bは、例えば抵抗及びコンデンサを組み合わせて構成され、パルス整形回路13が出力するパルス信号を長期化する。この長期化されたパルス信号は後述のマスク期間となる。ゲート駆動マスク回路11cは、コンパレータ9の出力信号、ゲート駆動タイミング生成回路11aの出力信号、およびマスク期間生成回路11bの出力信号に基づいて、マスク期間生成回路11bが出力するマスク期間を除いて、ゲート駆動回路14にオン/オフタイミングの制御信号を出力する。
ゲート駆動回路14は与えられた制御信号に基づいてPWM信号のデューティ比を制御し、MOSFET4のゲートにPWM電圧を印加する。これによりDCDCコンバータ1は制御回路11に基づいて電源回路2の電源電圧Vccを昇圧し直流電圧HVを出力する。他方、制御回路11の電源制御回路11dは、ゲート駆動タイミング生成回路11aの出力信号、マスク期間生成回路11bの出力信号、およびコンパレータ9の出力信号に基づいて電源回路2の電源電圧Vccをオンオフ出力制御可能になっている。
図3に正常動作時の波形例を示すように、制御回路11がゲート駆動回路14を通じて所定の周波数およびデューティ比のPWM信号でMOSFET4を駆動制御する。このとき、MOSFET4をターンオンするときに当該MOSFET4のドレイン電圧が急激に低下する。
MOSFET4のドレイン電圧が急峻に低下すると、ハイパスフィルタ12はこのドレイン電圧の急峻な変化をパルス信号とし、パルス整形回路13がこの検出パルスを立下り矩形波状に整形する(タイミング(A)の検出パルス参照)。制御回路11のマスク期間生成回路11bは、この立下り矩形波信号を入力し、この矩形波パルス期間を含む所定期間Tのマスク信号を生成する(タイミング(A)のマスク期間参照)。マスク信号を生成する理由は、通常動作時などに、MOSFET4のドレイン電圧がリンギングし急峻変化したときの信号急峻変化期間における判定を無効化するためである。なお、前述の所定期間Tは予め定められた期間を示すがこれは一定期間でなくても良い。
図4および図5はマスク期間の設定例を示す。図3に示す例ではMOSFET4のオンオフ制御信号の印加タイミングとドレイン電圧の低下タイミングとはほぼ同時となる模式的な例を示しているが、MOSFET4はそのゲート容量の充放電時間を要するため、MOSFET4のオンオフ制御信号印加タイミングとドレイン電圧の低下/上昇タイミングとは若干のタイミングずれ(数μs程度)を生じる。
そこで、図4に示すようにMOSFET4のオン制御信号又はオフ制御信号に応じてマスク期間生成回路11bがマスク期間を生成しても良いし、図5に示すようにドレイン電圧の立上りタイミング又は立下りタイミングに応じてマスク期間生成回路11bがマスク期間を生成しても良い。すると、マスク期間を状況に応じて変更できる。なお、マスク期間中は、通常コンパレータ9の出力が無効化される。
参照図面を図3に戻して説明する。MOSFET4をターンオンしたときにはトランス3の一次側には電源電圧Vcc近傍の電圧が印加される。このときトランス3の一次側の印加電圧に遅れて一次側に電流が流れる。トランス3の一次側に電流が流れるとMOSFET4のドレイン電流が流れる。トランス3の一次側はインダクタであるためドレイン電流は単調増加する。ドレイン電流が単調増加するとMOSFET4のドレイン電圧も単調増加する。
MOSFET4のドレイン電圧の最高値(MAX:≒電源電圧Vcc)と最低値(MIN:≒0V)との間には過電流検出用の閾値電圧Vthが予め設定され、基準電圧源10が閾値電圧Vthを出力することで、コンパレータ9がこの基準電圧源10の出力閾値電圧VthとMOSFET4のドレイン電圧とを比較する。
コンパレータ9はこの比較結果を制御回路11のゲート駆動マスク回路11cおよび電源制御回路11dに出力するが、制御回路11のゲート駆動マスク回路11cは前記したマスク期間を除いたMOSFET4のオン駆動期間中にドレイン電圧が閾値電圧Vthを超えたか否かを判定する。通常、MOSFET4のオン駆動期間中に過電流異常を生じる。MOSFET4のドレイン電圧が閾値電圧Vthを超えると、ドレイン電流Idもこれに応じて閾値電流Ithを超えたと見做して過電流と判定する(図3の過電流検出期間(B)参照)。
図3に示す正常時のタイミングチャートでは、過電流検出期間(B)においてMOSFET4のドレイン電圧は過電流検出用の閾値電圧Vthを超えていないため、ドレイン電流は正常範囲(閾値電流Ith未満)に維持されている。しかし、異常時(誘導性負荷の過電流検出時)の動作を示す図6のタイミングチャートでは、ドレイン電流Idが何らかの影響で閾値電流Ithを超えると、このタイミングでMOSFET4のドレイン電圧が閾値電圧Vthを超える。
過電流検出期間(B)中にMOSFET4のドレイン電圧が閾値電圧Vthを超えたことを検出すると、制御回路11がMOSFET4のドレイン電流が閾値電流Ithを超えたと見做し、これに伴い、MOSFET4のゲートにオフ駆動制御信号を印加し、MOSFET4を強制的にオフ駆動制御する(図6の(C)のタイミング参照)。
制御回路11がMOSFET4を強制的にオフ駆動制御すると、MOSFET4のドレイン電圧は急峻に最高値(MAX)まで上昇し、過電流が検出されている限り、ドレイン電圧が閾値電圧Vthを超えなくなるまでこの過電流検出動作は継続する。
また、本形態の異常検出装置は、このような過電流検出機能に加えてMOSFET4のドレインソース間短絡異常の検出機能を備える。ここではMOSFET4のドレインソース間が何らかの影響でオン駆動期間中またはオフ駆動期間中に短絡した場合を想定して説明する。
<MOSFET4のオン駆動期間中における短絡異常>
MOSFET4のオン駆動期間中にドレインソース間が何らかの影響で短絡異常を起こすと、制御回路11がMOSFET4のゲート制御信号をオンからオフに変化させても、MOSFET4はオンし続けることになる。
MOSFET4のオン駆動期間中にドレインソース間が何らかの影響で短絡異常を起こすと、制御回路11がMOSFET4のゲート制御信号をオンからオフに変化させても、MOSFET4はオンし続けることになる。
すると図7のタイミングチャートに示すように、MOSFET4のドレイン電圧はオン通電時のまま上昇し続ける。この間トランス3の一次側には電圧が印加され続けるため、当該一次側電圧はそのまま上昇し続ける(図7の(D)のタイミング以降参照)。
このとき、制御回路11がMOSFET4のドレインソース間短絡異常を検出する方法は2種類あり、その方法は(1)MOSFET4のドレイン電圧が過電流検出用の閾値電圧Vthを超えることを検出する方法、(2)MOSFET4のゲート制御信号をオンからオフにするタイミングでドレイン電圧が急峻に変化しないことを検出する方法、である。
(1)の方法では、制御回路11は、MOSFET4のゲート制御信号をオンからオフにしても、MOSFET4のドレインソース間に短絡異常を生じると、ハイパスフィルタ12を通じたドレイン電圧の急峻変化がパルスとして検出されることはない。このため図7の(D)タイミングにおいてマスク期間が存在しない。
通常、MOSFET4をオフ駆動する期間中はドレイン電圧の立上りエッジに応じてコンパレータ9の出力が無効化(マスク期間)されるが、短絡異常を生じたときにはエッジを生じないため、コンパレータ9の出力が有効化されたままとなり、過電流検出期間(B)が継続される。したがって、過電流検出期間(B)が(D)のタイミング以降も継続する。
この後、MOSFET4のドレイン電流Idが閾値電流Ithを超えるとドレイン電圧も閾値電圧Vthを超えるためコンパレータ9が出力反転する。このタイミングではマスク期間となっていないため、ドレイン電圧が閾値電圧Vthを超えるタイミングでドレイン電流が閾値電流Ithを超えたことを検出できる。これにより、オン駆動期間中に生じた短絡異常をオフ駆動期間中に検出できる。
また、前述の(2)の方法において、制御回路11はMOSFET4をターンオフすると、ゲート駆動回路14を通じてオフ制御信号をMOSFET4に印加するものの、その後もドレイン電圧が急峻に変化(所定の第1勾配より高勾配で変化)しないため、異常を生じていると判定できる。制御回路11は、このような短絡異常を検出すると、電源制御回路11dにより電源回路2の電源電圧Vcc出力を強制的にオフするなどの異常対応措置を行う。
<MOSFET4のオフ駆動期間中における短絡異常>
MOSFET4がオフするとMOSFET4のドレイン電圧は最高値(MAX)まで上昇するが、このとき、MOSFET4が耐圧破壊を生じ、ドレインソース間が短絡異常した場合について説明する。このとき、耐圧破壊等の理由でドレインソース間短絡異常を生じると、図8に示すように、ドレイン電圧が急激に低下する(図8の(E)のタイミング参照)。
MOSFET4がオフするとMOSFET4のドレイン電圧は最高値(MAX)まで上昇するが、このとき、MOSFET4が耐圧破壊を生じ、ドレインソース間が短絡異常した場合について説明する。このとき、耐圧破壊等の理由でドレインソース間短絡異常を生じると、図8に示すように、ドレイン電圧が急激に低下する(図8の(E)のタイミング参照)。
すると立下りパルスがハイパスフィルタ12を通じて検出され、制御回路11はこの立下りパルスを検出することで短絡異常であることを判定できる。通常立下りエッジはオフからオンに遷移させた後に生じるため、オフ駆動期間中に立下りエッジを生じること自体が異常である。このため制御回路11は短絡異常を検出できる。なお、オフ駆動期間(オフ制御信号出力)中には、マスク期間を無視して立下りエッジを検出したときに短絡異常と見做しても良い。このようにして、MOSFET4のドレインソース間が短絡異常を生じたとしても、MOSFET4のオフ駆動期間中にこの異常を検出できる。
以上説明したように、本実施形態によれば、制御回路11は、MOSFET4がオフ駆動されている期間中にMOSFET4のドレイン電圧に基づいて過電流異常および/または短絡異常を検出できる。
また、制御回路11は、マスク期間生成回路11bが生成するマスク期間を除いて異常を検出しているため、MOSFET4のドレイン電圧のリンギングの影響を排除できる。ドレイン電圧が最低値(MIN)付近から上昇変化するオフ駆動期間中の過電流検出期間(B)において閾値電圧Vthを超えることを条件として短絡異常と見做している。このため、たとえオン駆動期間中に短絡異常を生じたとしても、この短絡異常をオフ駆動期間中に検出できる。
特に、制御回路11がMOSFET4をオン制御する期間からオフ制御に遷移させるときに立下りエッジに応じたマスク期間を用い、また、トランジスタ4をオフ制御する期間からオン制御に遷移させるときに、立上りエッジに応じたマスク期間を用い、このマスク期間を除いて異常検出を行うと良い。すると誤検出を極力防止できる。
ゲート駆動マスク回路11cがオフ駆動制御信号をゲート駆動回路14に出力するときには、ドレイン電圧の変化が所定の第1勾配より急峻に変化せず、ハイパスフィルタ12を通じて検出パルスが検出されないことを条件として異常が存在すると見做している。このためオフ駆動期間中に異常を検出できる。
また、トランジスタ4のオフ駆動期間中において、トランジスタ4のオフ駆動タイミングの検出電圧変化とは逆方向(低下方向)に検出されるドレイン電圧の変化が第2勾配より急峻となり、ハイパスフィルタ12を通じて検出パルスが検出されたことを条件としてトランジスタ4の短絡異常が存在すると見做している。これにより、オフ駆動期間中に短絡異常を検出できる。
(第2実施形態)
図9〜図10は、本発明の第2実施形態を示すもので、前述実施形態と異なるところは、過電流検出に用いる閾値電圧と短絡検出に用いる閾値電圧とを切替えて過電流異常および短絡異常を検出しているところにある。前述実施形態と同一または類似の部分については同一符号または類似の符号を付して説明を省略し、以下異なる部分を中心に説明する。
図9〜図10は、本発明の第2実施形態を示すもので、前述実施形態と異なるところは、過電流検出に用いる閾値電圧と短絡検出に用いる閾値電圧とを切替えて過電流異常および短絡異常を検出しているところにある。前述実施形態と同一または類似の部分については同一符号または類似の符号を付して説明を省略し、以下異なる部分を中心に説明する。
図9は、各閾値電圧Vth1,Vth2の設定例を示している。制御回路11は基準電圧源10に制御線を接続して構成され、当該制御線を通じて基準電圧源10に制御信号を出力することによって基準電圧源10の出力閾値電圧を切替える。この場合、制御回路11は、以下の2つの方法で2種類の閾値電圧Vth1、Vth2を互いに切り替える。
その方法は、(1)トランジスタ4のゲート制御信号をオンからオフ、または、オフからオンに切り替える度に、過電流検出用の閾値電圧Vth1と短絡検出用の閾値電圧Vth2とを切替える方法、(2)トランジスタ4のドレイン電圧が過電流検出用の閾値電圧Vth1を跨いだときに短絡検出用の閾値電圧Vth2に切替え、短絡検出用の閾値電圧Vth2を跨いだときに過電流検出用の閾値電圧Vth1に切替える方法、を用いる。
(1)の方法の場合、制御回路11はゲート駆動マスク回路11cからオン、オフ駆動制御信号を出力する度に閾値電圧Vth1、Vth2を切り替える。(2)の方法の場合、制御回路11は、コンパレータ9の出力変換タイミングで閾値電圧Vth1、Vth2を切り替える。
図9に示す例は、(1)の方法における正常動作時の信号波形を示しており、トランジスタ4のオン駆動期間中にはトランジスタ4のドレイン電圧は通常0Vに近い電圧となるが、この場合、例えば過電流異常の検出用の閾値電圧Vth1が設定される。また、トランジスタ4のオフ駆動期間中には例えば短絡異常の検出用の閾値電圧Vth2が設定される。
閾値電圧Vth1、Vth2の互いの大小関係は特に何れに設定しても良いが、図9に示すように、オン駆動期間中に比較的低い閾値電圧Vth1にすると共に、オフ駆動期間中に比較的高い閾値電圧Vth2を設定すると良い。すると、通常動作時の電圧に近い側に閾値電圧Vth1、Vth2を設定できる。
すなわち、トランジスタ4のオン駆動期間中には、トランジスタ4のドレイン電圧は通常最高値MAXよりも最低値MINに近い側で変動するため、閾値電圧Vth1を最低値MIN側に近い側に設定すると良い。また、トランジスタ4のオフ駆動期間中には、トランジスタ4のドレイン電圧は、通常最高値MAX側でほぼ一定となるため、当該最高値MAXに近い側に設定すると良い。
また、図10に示す例は(2)の方法における正常動作時の信号波形を示している。異常動作時においては、前述実施形態に示した図7と同様にオフ駆動期間中に異常を検出できる。図10に異常動作例を示すように、オフ駆動期間中に過電流検出用の閾値電圧Vth1を上回ると異常と見做し、閾値電圧Vth1を超えるタイミングで異常を検出できる。
(他の実施形態)
前述実施形態に限定されるものではなく、例えば、以下に示す変形または拡張することができる。例えば、ソレノイド、リレー、モータ等のコイル(誘導性負荷)をハイサイド側に配置し、ロウサイド側に配置したスイッチング素子で駆動する態様を適用しても良い。すなわち、ロウサイド側にスイッチング素子を配置しハイサイド側の誘導性負荷を駆動する構成であれば、回路構成は前述実施形態に示したDCDCコンバータ1の構成に限られるものではない。非絶縁型トランス3を用いた例を示したが、絶縁型トランスを用いたフライバック式のDCDCコンバータを適用しても良い。またブースト型のDCDCコンバータを用いても良い。
前述実施形態に限定されるものではなく、例えば、以下に示す変形または拡張することができる。例えば、ソレノイド、リレー、モータ等のコイル(誘導性負荷)をハイサイド側に配置し、ロウサイド側に配置したスイッチング素子で駆動する態様を適用しても良い。すなわち、ロウサイド側にスイッチング素子を配置しハイサイド側の誘導性負荷を駆動する構成であれば、回路構成は前述実施形態に示したDCDCコンバータ1の構成に限られるものではない。非絶縁型トランス3を用いた例を示したが、絶縁型トランスを用いたフライバック式のDCDCコンバータを適用しても良い。またブースト型のDCDCコンバータを用いても良い。
図面中、3は非絶縁型トランス(誘導性負荷)、4はパワーMOSFET(スイッチング素子)、11は制御回路(異常検出手段)を示す。
Claims (7)
- 第1および第2電源線間のロウサイド側にスイッチング素子(4)が配置されると共にハイサイド側に誘導性負荷(3)を接続した回路において前記スイッチング素子(4)および前記誘導性負荷(3)間に設けられた通電ノードであって前記スイッチング素子(4)のオンオフ駆動に応じて前記誘導性負荷(3)に通電する通電ノードの検出電圧に基づいて異常を検出する異常検出手段(11)を備え、
前記異常検出手段(11)は、前記スイッチング素子(4)がオフ駆動されている期間中において前記通電ノードの検出電圧に基づいて異常を検出することを特徴とする異常検出装置。 - 前記スイッチング素子(4)のオンオフ駆動タイミングに応じた前記通電ノードの検出電圧変化をマスクする無効化手段(11b)を備え、
前記異常検出手段(11)は、前記無効化手段(11b)によるマスク期間を除いて異常を検出することを特徴とする請求項1記載の異常検出装置。 - 前記通電ノードの検出電圧は前記スイッチング素子をオン駆動するときに最低値付近まで低下しその後上昇変化する電圧であって、
前記異常検出手段(11)は、前記スイッチング素子がオン駆動開始されてから通電ノードの検出電圧が上昇変化し前記オフ駆動期間中の過電流検出期間において閾値電圧を超えることを条件として短絡異常と見做すことを特徴とする請求項1または2記載の異常検出装置。 - 前記異常検出手段(11)は、前記スイッチング素子(4)のオフ駆動タイミングにおいて前記通電ノードの検出電圧の変化が所定の第1勾配より急峻に変化しないことを条件として異常が存在すると見做すことを特徴とする請求項1〜3の何れかに記載の異常検出装置。
- 前記異常検出手段(11)は、前記スイッチング素子(4)のオフ駆動期間中において、前記スイッチング素子(4)のオフ駆動タイミングの検出電圧変化とは逆方向に検出される前記通電ノードの検出電圧の変化が所定の第2勾配より急峻となることを条件として前記スイッチング素子の短絡異常と見做すことを特徴とする請求項1〜4の何れかに記載の異常検出装置。
- 前記スイッチング素子(4)のオンオフ駆動タイミングに応じた前記通電ノードの検出電圧変化をマスクする無効化手段(11b)を備え、
前記異常検出手段(11)は、前記無効化手段(11b)によるマスク期間を無視して前記通電ノードの検出電圧の変化が所定の第2勾配より急峻であることを条件として短絡異常と見做すことを特徴とする請求項5記載の異常検出装置。 - 前記異常検出手段(11)は、過電流検出時に用いる閾値電圧と短絡検出時に用いる閾値電圧とを切替えて当該過電流異常および短絡異常を検出することを特徴とする請求項1〜7の何れかに記載の異常検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127956A JP2013255304A (ja) | 2012-06-05 | 2012-06-05 | 異常検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127956A JP2013255304A (ja) | 2012-06-05 | 2012-06-05 | 異常検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013255304A true JP2013255304A (ja) | 2013-12-19 |
Family
ID=49952385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012127956A Pending JP2013255304A (ja) | 2012-06-05 | 2012-06-05 | 異常検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013255304A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016013130A1 (ja) * | 2014-07-25 | 2016-01-28 | Smk株式会社 | Dc-dcコンバータ |
WO2016197150A1 (en) * | 2015-06-05 | 2016-12-08 | Hassan Ihs | Voltage regulator current load sensing |
WO2022065980A1 (ko) * | 2020-09-28 | 2022-03-31 | 한국전기연구원 | 고속 단락검출회로 |
-
2012
- 2012-06-05 JP JP2012127956A patent/JP2013255304A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016013130A1 (ja) * | 2014-07-25 | 2016-01-28 | Smk株式会社 | Dc-dcコンバータ |
CN105874699A (zh) * | 2014-07-25 | 2016-08-17 | Smk株式会社 | 直流-直流转换器 |
US9906141B2 (en) | 2014-07-25 | 2018-02-27 | Smk Corporation | DC-DC converter |
CN105874699B (zh) * | 2014-07-25 | 2019-06-04 | Smk株式会社 | 直流-直流转换器 |
TWI669889B (zh) * | 2014-07-25 | 2019-08-21 | 日商Smk股份有限公司 | DC-DC converter |
WO2016197150A1 (en) * | 2015-06-05 | 2016-12-08 | Hassan Ihs | Voltage regulator current load sensing |
US9673710B2 (en) | 2015-06-05 | 2017-06-06 | Endura IP Holdings Ltd. | Voltage regulator current load sensing |
US10326364B2 (en) | 2015-06-05 | 2019-06-18 | Chaoyang Semiconductor Jiangyin Technology Co., Ltd. | Voltage regulator current load sensing |
WO2022065980A1 (ko) * | 2020-09-28 | 2022-03-31 | 한국전기연구원 | 고속 단락검출회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI448029B (zh) | A system and method for protecting a power conversion system under open circuit and / or short circuit conditions | |
EP3007360B1 (en) | Over-voltage protection circuit for a drive transistor | |
US9385617B2 (en) | Overcurrent protection circuit for a switching power supply apparatus | |
JP5656072B2 (ja) | Dc−dcコンバータ | |
US8274268B2 (en) | Switching voltage regulator, control circuit and method thereof | |
JP6139130B2 (ja) | 電磁誘導負荷の制御装置 | |
TWI632765B (zh) | DC-DC transformer | |
JP2004364488A (ja) | スイッチング電源回路およびその過電流保護方法 | |
US10243551B1 (en) | Over voltage protection for cascode switching power device | |
JP2021022818A (ja) | 過電流保護機能を備えたドライバ回路および過電流保護機能を備えたドライバ回路の制御方法 | |
WO2012011357A1 (ja) | 電源装置 | |
JP2013255304A (ja) | 異常検出装置 | |
JP6286153B2 (ja) | スイッチング電源装置 | |
JP6040647B2 (ja) | スイッチング電源装置 | |
US10277221B2 (en) | Protection circuit | |
JP6503964B2 (ja) | スイッチング電源の制御装置 | |
JP2010123044A (ja) | 過電流保護回路 | |
JP5644353B2 (ja) | 負荷駆動制御装置の保護装置 | |
JP2011062041A (ja) | スイッチング制御回路およびスイッチング電源回路 | |
WO2012018044A1 (ja) | 負荷制御装置 | |
JP2019186880A (ja) | 負荷駆動装置 | |
US20240258908A1 (en) | Overcurrent protection method and device | |
JP2007259628A (ja) | 電源回路 | |
JP6272668B2 (ja) | スイッチング電源装置 | |
JP2011015462A (ja) | Dc/dcコンバータ |