JP2013255218A - Signal conversion device and transmitter - Google Patents
Signal conversion device and transmitter Download PDFInfo
- Publication number
- JP2013255218A JP2013255218A JP2013053176A JP2013053176A JP2013255218A JP 2013255218 A JP2013255218 A JP 2013255218A JP 2013053176 A JP2013053176 A JP 2013053176A JP 2013053176 A JP2013053176 A JP 2013053176A JP 2013255218 A JP2013255218 A JP 2013255218A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- encoding
- bit
- baseband transmission
- quantized signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
本発明は、信号変換装置及び送信機に関するものである。 The present invention relates to a signal conversion device and a transmitter.
アナログ波形を表現する1bitのパルス列(1 bit plus train)を生成する技術として、例えば、ΔΣ変調(Delta Sigma Modulation)がある(非特許文献1参照)。 As a technique for generating a 1-bit pulse train (1 bit plus train) representing an analog waveform, for example, there is ΔΣ modulation (Delta Sigma Modulation) (see Non-Patent Document 1).
ΔΣ変調は、オーバサンプリング変調の一種である。ΔΣ変調器は、ループフィルタと量子化器とを備えて構成される。量子化器は、量子化信号として1bitのパルス列を出力することができる。 ΔΣ modulation is a type of oversampling modulation. The ΔΣ modulator includes a loop filter and a quantizer. The quantizer can output a 1-bit pulse train as a quantized signal.
ΔΣ変調器から出力された1bitのパルス列は、アナログフィルタを通過するだけで、元のアナログ波形となる。つまり、ΔΣ変調器から出力された1bitのパルス列は、デジタル信号であるが、アナログ波形を表現したものとなっており、デジタル信号としての性質とアナログ信号としての性質を両方有している。 The 1-bit pulse train output from the ΔΣ modulator simply passes through the analog filter and becomes the original analog waveform. In other words, the 1-bit pulse train output from the ΔΣ modulator is a digital signal, but represents an analog waveform, and has both a digital signal property and an analog signal property.
1bit量子化信号は、0又は1の値をとるパルス列となる。1bitのパルス列において、連続した0の直後に1が出力される場合又は連続した1の直後に0が出力される場合と、0,1を交互に出力する場合とで、パルス波形が異なることがある。ここで、連続する0又は1の数をランレングスという。 The 1-bit quantized signal is a pulse train that takes a value of 0 or 1. In a 1-bit pulse train, when 1 is output immediately after a continuous 0, or when 0 is output immediately after a continuous 1 and when 0 and 1 are output alternately, the pulse waveform may be different. is there. Here, the number of consecutive 0s or 1s is called a run length.
ランレングスが大きくなると、パルス波形を生成するデジタル回路内の寄生容量や、回路間のAC結合コンデンサー等に充電が行われる。このため、連続した0又は1の後に、別の信号(1又は0)を出力しようとした瞬間に放電が始まり、0,1が交互に変化する場合とは異なった電流の流れが生じる。このため、連続した0又は1の後に別の信号が発生すると、通常とは異なった波形歪が発生する。
したがって、パルスの波形歪を抑える観点からは、ランレングスが小さいのが好ましい。
When the run length increases, the parasitic capacitance in the digital circuit that generates the pulse waveform, the AC coupling capacitor between the circuits, and the like are charged. For this reason, after continuous 0 or 1, discharge starts at the moment when another signal (1 or 0) is to be output, and a current flow different from the case where 0 and 1 change alternately occurs. For this reason, when another signal is generated after the continuous 0 or 1, a waveform distortion different from the normal waveform is generated.
Therefore, it is preferable that the run length is small from the viewpoint of suppressing pulse waveform distortion.
ランレングスが大きい場合のパルス波形の歪の発生の問題は、搬送波を用いないベースバンド伝送方式では、従来から知られているものである。ベースバンド伝送方式では、このような問題に対しては、ベースバンド伝送路符号化技術によって対策が施される。 The problem of the distortion of the pulse waveform when the run length is large is conventionally known in a baseband transmission system that does not use a carrier wave. In the baseband transmission system, countermeasures are taken against such problems by the baseband transmission line coding technique.
しかし、搬送波を用いる帯域伝送方式のアナログ信号(変調波)を表現する1bit量子化信号において、パルスの波形の歪が問題となるのか否かについて、これまで考慮されたことが無かった。 However, in the 1-bit quantized signal that expresses the analog signal (modulated wave) of the band transmission system using the carrier wave, there has never been taken into consideration whether or not the distortion of the pulse waveform becomes a problem.
本発明者は、搬送波を用いる帯域伝送方式のアナログ信号(変調波)を表現する1bit量子化信号において、パルスの波形の歪が、アナログ信号の信号特性に影響していることを初めて見出した。
そこで本発明者は、帯域伝送方式のアナログ信号(変調波)を表現する1bit量子化信号においても、パルスの波形の歪を抑えるために、ベースバンド伝送路符号化技術の適用が好ましいであろうとの知見を得た。しかし、ベースバンド伝送路符号化が帯域伝送方式のアナログ信号に与える影響をできるだけ抑えることも望まれる。
The inventor of the present invention has found for the first time that the distortion of a pulse waveform affects the signal characteristics of an analog signal in a 1-bit quantized signal representing an analog signal (modulated wave) of a band transmission system using a carrier wave.
Therefore, the present inventor would prefer to apply the baseband transmission line encoding technique in order to suppress distortion of the pulse waveform even in the 1-bit quantized signal representing the analog signal (modulated wave) of the band transmission system. I got the knowledge. However, it is also desired to suppress as much as possible the influence of baseband transmission line coding on analog signals of the band transmission system.
そこで、本発明は、帯域伝送方式のアナログ信号を表現する1bit量子化信号において、ベースバンド伝送路符号化技術を適用しつつも、ベースバンド伝送路符号化が帯域伝送方式のアナログ信号に与える影響をできるだけ抑えることを目的とする。 Therefore, the present invention has an effect of baseband transmission path coding on a band transmission system analog signal while applying a baseband transmission path coding technique to a 1-bit quantized signal representing a band transmission system analog signal. The purpose is to suppress as much as possible.
(1)第1の観点からみた本発明は、帯域伝送方式のアナログ信号を表現する1bit量子化信号を出力する変換器と、前記1bit量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、前記ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記1bit量子化信号における2種類のbit値の出現頻度が異なるように符号化されるベースバンド伝送路符号化処理であることを特徴とする信号変換装置である。 (1) A first aspect of the present invention is a converter that outputs a 1-bit quantized signal that represents an analog signal of a band transmission system, and a code that performs baseband transmission path coding processing on the 1-bit quantized signal. And the baseband transmission line encoding process is a process for performing frequency conversion on the analog signal, and performs encoding so that the appearance frequency of two types of bit values in the 1-bit quantized signal is different. The signal conversion apparatus is characterized in that the baseband transmission path encoding process is performed.
上記本発明によれば、帯域伝送方式のアナログ信号を表現する1bit量子化信号に対してベースバンド伝送路符号化処理が実行される。ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であることで、前記アナログ信号の周波数が変換されるだけで、スペクトラムは保存される。また、1bit量子化信号における2種類のbit値の出現頻度が異なるように符号化されることで、アナログ信号のDC成分を含む低周波成分が抑制されることが防止される。 According to the present invention, the baseband transmission path encoding process is performed on the 1-bit quantized signal representing the band transmission system analog signal. The baseband transmission line encoding process is a process for converting the frequency of the analog signal, and the spectrum is preserved only by converting the frequency of the analog signal. Further, by encoding so that the appearance frequencies of the two types of bit values in the 1-bit quantized signal are different from each other, it is possible to prevent the low-frequency component including the DC component of the analog signal from being suppressed.
(2)前記符号化部は、前記1bit量子化信号に対する第1ベースバンド伝送路符号化処理及び前記1bit量子化信号に対する第2ベースバンド伝送路符号化処理を、選択的に切り替えて実行可能であり、前記第1ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記1bit量子化信号における2種類のbit値の出現頻度が異なるように符号化されるベースバンド伝送路符号化処理であり、前記第2ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記1bit量子化信号における2種類のbit値の出現頻度が同じになるように符号化されるベースバンド伝送路符号化処理であるのが好ましい。 (2) The encoding unit can selectively execute a first baseband transmission path encoding process for the 1-bit quantized signal and a second baseband transmission path encoding process for the 1-bit quantized signal. In addition, the first baseband transmission line encoding process is a process that is a frequency conversion for the analog signal, and is encoded so that the appearance frequencies of two types of bit values in the 1-bit quantized signal are different. A band transmission path encoding process, wherein the second baseband transmission path encoding process is a process for frequency conversion of the analog signal, and the appearance frequencies of two types of bit values in the 1-bit quantized signal are the same. It is preferable that the baseband transmission path encoding process is performed so that
出現頻度が同じになるように符号化される第2ベースバンド伝送路符号化処理では、出力の大きさが周波数によって異なる。したがって、1bit量子化信号における2種類のbit値の出現頻度が異なるように符号化される第1ベースバンド伝送路符号化処理と、前記第2ベースバンド伝送路符号化処理とを選択的に切り替えて実行することで、符号化部からの出力の大きさを変化させることができる。 In the second baseband transmission path encoding process that is encoded so that the appearance frequencies are the same, the output size varies depending on the frequency. Accordingly, the first baseband transmission path encoding process that is encoded so that the appearance frequencies of two types of bit values in the 1-bit quantized signal are different and the second baseband transmission path encoding process are selectively switched. As a result, the magnitude of the output from the encoding unit can be changed.
(3)前記符号化部は、前記第1ベースバンド伝送路符号化処理及び前記第2ベースバンド伝送路符号化処理を、前記アナログ信号の周波数に応じて選択的に切り替えて実行するのが好ましい。この場合、周波数に応じて適切なベースバンド伝送路符号化処理を選択することができる。 (3) It is preferable that the encoding unit selectively executes the first baseband transmission path encoding process and the second baseband transmission path encoding process according to the frequency of the analog signal. . In this case, an appropriate baseband transmission path encoding process can be selected according to the frequency.
(4)前記第1ベースバンド伝送路符号化処理は、RZ符号化処理であるのが好ましい。RZ符号化処理は、アナログ信号に対する周波数変換となる処理であるとともに、前記1bit量子化信号における2種類のbit値の出現頻度が異なるように符号化されるベースバンド伝送路符号化処理である。 (4) It is preferable that the first baseband transmission path encoding process is an RZ encoding process. The RZ encoding process is a process that becomes frequency conversion for an analog signal, and is a baseband transmission line encoding process that is encoded so that the appearance frequencies of two types of bit values in the 1-bit quantized signal are different.
(5)前記第2ベースバンド伝送路符号化処理は、マンチェスタ符号化処理であるのが好ましい。マンチェスタ符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記1bit量子化信号における2種類のbit値の出現頻度が同じになるように符号化されるベースバンド伝送路符号化処理である。 (5) It is preferable that the second baseband transmission line encoding process is a Manchester encoding process. The Manchester encoding process is a process that is a frequency conversion for the analog signal, and a baseband transmission line encoding process that is encoded so that the appearance frequencies of two types of bit values in the 1-bit quantized signal are the same. It is.
(6)前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルに基づいて、ベースバンド伝送路符号化処理を実行するのが好ましい。この場合、ルックアップテーブルに基づいて符号化処理を容易に行うことができる。 (6) The encoding unit includes a lookup table that defines transmission path encoding values corresponding to two types of bit values in the 1-bit quantized signal, and baseband transmission based on the lookup table. It is preferable to perform a path encoding process. In this case, the encoding process can be easily performed based on the lookup table.
(7)前記変換器は、前記1bit量子化信号を、パラレル出力するよう構成され、前記符号化部は、パラレルの前記1bit量子化信号に対して、ベースバンド伝送路符号化処理を実行するよう構成されているとともに、ベースバンド伝送路符号化処理されたパラレルの信号をシリアルに変換して出力するパラレル−シリアル変換部を備えているのが好ましい。この場合、ベースバンド伝送路符号化処理をパラレルに行うことができる。 (7) The converter is configured to output the 1-bit quantized signal in parallel, and the encoding unit performs baseband transmission path encoding processing on the parallel 1-bit quantized signal. A parallel-serial conversion unit configured to convert a parallel signal subjected to baseband transmission path encoding processing into a serial signal and output the same is preferable. In this case, the baseband transmission path encoding process can be performed in parallel.
(8)前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルは、前記1bit量子化信号における2種類のビット値それぞれに対して複数の伝送路符号化値が規定されており、前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行するのが好ましい。この場合、ルックアップテーブルには、前記1bit量子化信号における2種類のビット値それぞれに対して複数の伝送路符号化値が規定されているため、前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行することができる。 (8) The encoding unit includes a look-up table that defines transmission path encoding values corresponding to two types of bit values in the 1-bit quantized signal, and the look-up table includes the 1-bit quantized signal. A plurality of transmission channel coding values are defined for each of the two types of bit values in the signal, and the encoding unit transmits a plurality of transmissions defined for each of the two types of bit values in the 1-bit quantized signal. It is preferable to select one of the path encoding values and execute the baseband transmission path encoding process. In this case, in the lookup table, a plurality of transmission channel encoded values are defined for each of the two types of bit values in the 1-bit quantized signal. The baseband transmission path encoding process can be executed by selecting one of a plurality of transmission path encoding values defined for each of the two types of bit values.
(9)他の観点からみた本発明は、帯域伝送方式のアナログ信号を表現する1bit量子化信号を出力する変換器と、前記1bit量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルに基づいて、ベースバンド伝送路符号化処理を実行することを特徴とする信号変換装置である。
上記本発明によれば、ルックアップテーブルに基づいて符号化処理を容易に行うことができる。
(9) From another viewpoint, the present invention provides a converter that outputs a 1-bit quantized signal that represents an analog signal of a band transmission system, and an encoding that performs baseband transmission path coding processing on the 1-bit quantized signal And the encoding unit has a lookup table that defines transmission channel encoding values corresponding to two types of bit values in the 1-bit quantized signal, and based on the lookup table, A signal conversion apparatus that performs baseband transmission line encoding processing.
According to the present invention, the encoding process can be easily performed based on the lookup table.
(10)他の観点からみた本発明は、帯域伝送方式のアナログ信号を表現する1bit量子化信号を出力する変換器と、前記1bit量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、前記変換器は、前記1bit量子化信号を、パラレル出力するよう構成され、前記符号化部は、パラレルの前記1bit量子化信号に対して、ベースバンド伝送路符号化処理を実行するよう構成されているとともに、ベースバンド伝送路符号化処理されたパラレルの信号をシリアルに変換して出力するパラレル−シリアル変換部を備えていることを特徴とする信号変換装置である。
上記本発明によれば、ベースバンド伝送路符号化処理をパラレルに行うことができる。
(10) From another viewpoint, the present invention provides a converter that outputs a 1-bit quantized signal that represents an analog signal of a band transmission system, and an encoding that performs baseband transmission path coding processing on the 1-bit quantized signal. And the converter is configured to output the 1-bit quantized signal in parallel, and the encoding unit performs baseband transmission line encoding processing on the parallel 1-bit quantized signal. A signal conversion apparatus comprising: a parallel-serial conversion unit configured to execute and convert a parallel signal subjected to baseband transmission path encoding processing into a serial signal.
According to the present invention, the baseband transmission path encoding process can be performed in parallel.
(11)前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルは、前記1bit量子化信号における2種類のビット値それぞれに対して複数の伝送路符号化値が規定されており、前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行するのが好ましい。この場合、ルックアップテーブルには、前記1bit量子化信号における2種類のビット値それぞれに対して複数の伝送路符号化値が規定されているため、前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行することができる。 (11) The encoding unit includes a lookup table that defines transmission path encoding values corresponding to two types of bit values in the 1-bit quantized signal, and the lookup table includes the 1-bit quantized signal. A plurality of transmission channel coding values are defined for each of the two types of bit values in the signal, and the encoding unit transmits a plurality of transmissions defined for each of the two types of bit values in the 1-bit quantized signal. It is preferable to select one of the path encoding values and execute the baseband transmission path encoding process. In this case, in the lookup table, a plurality of transmission channel encoded values are defined for each of the two types of bit values in the 1-bit quantized signal. The baseband transmission path encoding process can be executed by selecting one of a plurality of transmission path encoding values defined for each of the two types of bit values.
(12)他の観点からみた本発明は、前記(1)〜(11)のいずれか1項に記載の信号変換装置を備え、前記ベースバンド伝送路符号化処理が施された前記1bit量子化信号を送信することを特徴とする送信機である。 (12) From another viewpoint, the present invention includes the signal conversion device according to any one of (1) to (11), and the 1-bit quantization subjected to the baseband transmission line encoding processing. It is a transmitter characterized by transmitting a signal.
以下、本発明の好ましい実施形態について図面を参照しながら説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[1.システム構成]
図1は、実施形態に係る信号変換装置(信号変換部)70を備えたシステム1を示している。このシステム1は、信号変換装置70を備えたデジタル信号処理部21と、アナログフィルタ32と、を有している。
[1. System configuration]
FIG. 1 shows a system 1 including a signal conversion device (signal conversion unit) 70 according to the embodiment. The system 1 includes a digital signal processing unit 21 including a signal conversion device 70 and an analog filter 32.
デジタル信号処理部21は、帯域伝送方式のアナログ信号(変調波)であるRF(Radio Frequency)信号を表現するデジタル信号(1bit量子化信号;1bitパルス列)を出力する。RF信号は、無線波として空間に放射されるべき信号であり、例えば、移動体通信のためのRF信号、テレビ/ラジオなどの放送サービスのためのRF信号である。 The digital signal processing unit 21 outputs a digital signal (1-bit quantized signal; 1-bit pulse train) representing an RF (Radio Frequency) signal that is an analog signal (modulated wave) of a band transmission system. The RF signal is a signal to be radiated to the space as a radio wave, for example, an RF signal for mobile communication and an RF signal for broadcasting services such as television / radio.
デジタル信号処理部21から出力されたRF信号は、アナログフィルタ(バンドパスフィルタ又はローパスフィルタ)32に与えられる。1bitパルス列が表現するアナログ信号は、RF信号以外のノイズ成分も含んでいる。そのノイズ成分は、アナログフィルタによって除去される。
1bitパルス列は、アナログフィルタ32を通過するだけで、純粋なアナログ信号となる。
The RF signal output from the digital signal processing unit 21 is given to an analog filter (bandpass filter or lowpass filter) 32. The analog signal expressed by the 1-bit pulse train includes noise components other than the RF signal. The noise component is removed by the analog filter.
The 1-bit pulse train simply passes through the analog filter 32 and becomes a pure analog signal.
このように、デジタル信号処理部21では、デジタル信号処理で1bitパルス列(1bit量子化信号)を生成することで、実質的に、RF信号を生成することができる。したがって、RF信号を表現している1bitパルス列を、RF信号を処理する回路(例えば、無線通信機、テレビ受信機などのRF信号受信機)に与えれば、その回路は、1bitパルス列をアナログ信号として処理することができる。なお、この場合、アナログフィルタ32は、RF信号を処理する回路に備わっていればよい。 As described above, the digital signal processing unit 21 can substantially generate an RF signal by generating a 1-bit pulse train (1-bit quantized signal) by digital signal processing. Therefore, if a 1-bit pulse train representing an RF signal is given to a circuit that processes the RF signal (for example, an RF signal receiver such as a wireless communication device or a television receiver), the circuit uses the 1-bit pulse train as an analog signal. Can be processed. In this case, the analog filter 32 may be provided in a circuit that processes the RF signal.
アナログフィルタ32として、バンドパスフィルタを用いるか、ローパスフィルタを用いるかは、RF信号の周波数によって、適宜決定される。
なお、信号変換装置70が、バンドパス型ΔΣ変調によって信号変換を行う場合には、アナログフィルタ32としてバンドパスフィルタが用いられ、ローパス型ΔΣ変調によって信号変換を行う場合には、アナログフィルタ32としてローパスフィルタが用いられる。
Whether the analog filter 32 is a band-pass filter or a low-pass filter is appropriately determined depending on the frequency of the RF signal.
Note that when the signal conversion device 70 performs signal conversion by band-pass ΔΣ modulation, a band-pass filter is used as the analog filter 32, and when signal conversion by the low-pass ΔΣ modulation is performed, the analog filter 32 A low pass filter is used.
デジタル信号処理部21とアナログフィルタ32との間の信号伝送路4は、回路基板に形成された信号配線であってもよいし、光ファイバー又は電気ケーブルなどの伝送線路であってもよい。また、信号伝送路4は、1bitパルス列を送信するための専用線である必要は無く、インターネットなどのパケット通信を行う通信ネットワークであってもよい。パケット通信を行う通信ネットワークを信号伝送路4として用いる場合、送信側(デジタル信号処理部21側)は、1bitパルス列を、ビット列に変換して、信号伝送路4に送信し、受信側(アナログフィルタ32側)が、受信したビット列を元の1bitパルス列に復元すればよい。 The signal transmission path 4 between the digital signal processing unit 21 and the analog filter 32 may be a signal wiring formed on a circuit board, or a transmission line such as an optical fiber or an electric cable. The signal transmission path 4 does not have to be a dedicated line for transmitting a 1-bit pulse train, and may be a communication network that performs packet communication such as the Internet. When a communication network that performs packet communication is used as the signal transmission path 4, the transmission side (digital signal processing unit 21 side) converts a 1-bit pulse string into a bit string, transmits it to the signal transmission path 4, and receives it on the reception side (analog filter). 32 side) may restore the received bit string to the original 1-bit pulse string.
デジタル信号処理部21は、信号伝送路4に対して、1bitパルス列を送信する送信機とみなすことができる。この場合、アナログフィルタ32を有する装置は、RF信号の受信機となる。
また、システム1全体が送信機1であってもよい。例えば、送信機1は、デジタル信号処理部21から出力された信号を増幅器にて増幅し、アンテナから出力するよう構成されていてもよい。この場合、アナログフィルタ32は、デジタル信号処理部21からアンテナの間に設けても良いし、アンテナがアナログフィルタ32として機能してもよい。
The digital signal processing unit 21 can be regarded as a transmitter that transmits a 1-bit pulse train to the signal transmission path 4. In this case, the device having the analog filter 32 becomes an RF signal receiver.
Further, the entire system 1 may be the transmitter 1. For example, the transmitter 1 may be configured to amplify the signal output from the digital signal processing unit 21 with an amplifier and output the signal from an antenna. In this case, the analog filter 32 may be provided between the digital signal processing unit 21 and the antenna, or the antenna may function as the analog filter 32.
デジタル信号処理部21は、送信信号であるベースバンド信号(IQ信号)を出力するベースバンド部23と、デジタル直交変調などの処理を行う処理部24と、信号変換装置(信号変換部)70と、制御部35と、を備えている。 The digital signal processing unit 21 includes a baseband unit 23 that outputs a baseband signal (IQ signal) that is a transmission signal, a processing unit 24 that performs processing such as digital quadrature modulation, and a signal conversion device (signal conversion unit) 70. And a control unit 35.
ベースバンド部23は、IQベースバンド信号(I信号、Q信号それぞれ)をデジタルデータとして出力する。
処理部24は、IQベースバンド信号に対してデジタル直交変調などの処理を行う。したがって、処理部24からは、多ビットのデジタルデータ(離散値)によって表現されたデジタル信号形式の信号が出力される。
なお、処理部24における変調は、直交変調に限らず、変調波を生成するための他の方式の変調であってもよい。
The baseband unit 23 outputs IQ baseband signals (I signal and Q signal) as digital data.
The processing unit 24 performs processing such as digital quadrature modulation on the IQ baseband signal. Therefore, the processing unit 24 outputs a signal in a digital signal format expressed by multi-bit digital data (discrete values).
The modulation in the processing unit 24 is not limited to quadrature modulation, and may be modulation of another method for generating a modulated wave.
処理部24は、直交変調のほか、DPD(Digital Pre-distortion)、CFR(Crest Factor Reduction)、DUC(Digital Up Conversion)などの様々なデジタル信号処理を施す。処理部24からは、上述のような各種のデジタル信号処理によって生成されたRF信号が出力される。 The processing unit 24 performs various digital signal processing such as DPD (Digital Pre-distortion), CFR (Crest Factor Reduction), and DUC (Digital Up Conversion) in addition to quadrature modulation. The processing unit 24 outputs an RF signal generated by various digital signal processing as described above.
処理部24から出力されたデジタルRF信号は、信号変換部70に与えられる。本実施形態の信号変換部70は、バンドパス型ΔΣ変調器(変換器25)と、符号化部71と、を有して構成されている。なお、変換器25は、ローパス型ΔΣ変調器であってもよいし、PWM変調器であってもよい。 The digital RF signal output from the processing unit 24 is given to the signal conversion unit 70. The signal conversion unit 70 according to the present embodiment includes a band-pass ΔΣ modulator (converter 25) and an encoding unit 71. Note that the converter 25 may be a low-pass type ΔΣ modulator or a PWM modulator.
ΔΣ変調器25は、入力信号であるRF信号に対して、ΔΣ変調を行って1bitの量子化信号(1bitパルス列)を出力する。ΔΣ変調器25から出力された1bitパルス列は、デジタル信号であるが、アナログRF信号を表現したものとなっている。ΔΣ変調器25から出力された1bitパルス列は、符号化部71に与えられる。 The ΔΣ modulator 25 performs ΔΣ modulation on the input RF signal and outputs a 1-bit quantized signal (1-bit pulse train). The 1-bit pulse train output from the ΔΣ modulator 25 is a digital signal, but represents an analog RF signal. The 1-bit pulse train output from the ΔΣ modulator 25 is given to the encoding unit 71.
符号化部71は、後述のようにアナログ信号における周波数変換機能を有している。符号化部71は、符号化によって、RF信号の周波数変換を行う。したがって、符号化部71から出力される1bit量子化信号(1bitパルス列)は、周波数変換されたアナログRF信号を表現したものとなる。 The encoding unit 71 has a frequency conversion function for analog signals as described later. The encoding unit 71 performs frequency conversion of the RF signal by encoding. Therefore, the 1-bit quantized signal (1-bit pulse train) output from the encoding unit 71 represents an analog RF signal subjected to frequency conversion.
符号化部71から出力された1bitパルス列は、デジタル信号処理部21の出力信号として、デジタル信号処理部21から信号伝送路4へ出力される。 The 1-bit pulse train output from the encoding unit 71 is output from the digital signal processing unit 21 to the signal transmission path 4 as an output signal of the digital signal processing unit 21.
制御部35は、周波数の制御などの制御機能を有しており、デジタル信号処理部21における各部、及びアナログフィルタ32を制御する。 The control unit 35 has a control function such as frequency control, and controls each unit in the digital signal processing unit 21 and the analog filter 32.
[2.ΔΣ変調]
図2に示すように、ΔΣ変調器25は、ループフィルタ27と、量子化器28と、を備えている(非特許文献1参照)。
図2に示すΔΣ変調器25は、入力(本実施形態では、RF信号)Uが、ループフィルタ27に与えられる。ループフィルタ27の出力Yは、量子化器(1bit量子化器)28に与えられる。量子化器28の出力(量子化信号)Vは、ループフィルタ27への他の入力として与えられる。
[2. ΔΣ modulation]
As shown in FIG. 2, the ΔΣ modulator 25 includes a loop filter 27 and a quantizer 28 (see Non-Patent Document 1).
In the ΔΣ modulator 25 shown in FIG. 2, an input U (RF signal in the present embodiment) U is given to the loop filter 27. The output Y of the loop filter 27 is given to a quantizer (1 bit quantizer) 28. The output (quantized signal) V of the quantizer 28 is given as another input to the loop filter 27.
ΔΣ変調器25の特性は、信号伝達関数(STF;Signal Transfer Function)及び雑音伝達関数(NTF;Noise Transfer Function)によって表すことができる。
つまり、ΔΣ変調器25の入力をUとし、ΔΣ変調器25の出力をVとし、量子化雑音をEとしたときに、ΔΣ変調器25の特性を、z領域において表すと、次のとおりである。
That is, when the input of the ΔΣ modulator 25 is U, the output of the ΔΣ modulator 25 is V, and the quantization noise is E, the characteristics of the ΔΣ modulator 25 are expressed in the z region as follows. is there.
したがって、所望のNTFとSTFとが与えられると、ループフィルタ27の伝達関数を得ることができる。 Therefore, given the desired NTF and STF, the transfer function of the loop filter 27 can be obtained.
図3は、1次ローパス型ΔΣ変調器125の線形z領域モデルのブロック図を示している。符号127がループフィルタの部分を示し、符号128が量子化器を示している。このΔΣ変調器125への入力をU(z)とし、出力をV(z)とし、量子化雑音をE(z)としたときに、ΔΣ変調器125の特性を、z領域において表すと、次のとおりである。
V(z)=U(z)+(1−z−1)E(z)
FIG. 3 shows a block diagram of the linear z-domain model of the first-order low-pass ΔΣ modulator 125. Reference numeral 127 represents a loop filter portion, and reference numeral 128 represents a quantizer. When the input to the ΔΣ modulator 125 is U (z), the output is V (z), and the quantization noise is E (z), the characteristics of the ΔΣ modulator 125 are expressed in the z region. It is as follows.
V (z) = U (z) + (1-z −1 ) E (z)
つまり、図3に示す1次ローパス型ΔΣ変調器125において、信号伝達関数STF(z)=1であり、雑音伝達関数NTF(z)=1−z−1である。 That is, in the first-order low-pass ΔΣ modulator 125 shown in FIG. 3, the signal transfer function STF (z) = 1 and the noise transfer function NTF (z) = 1−z −1 .
非特許文献1によれば、ローパス型ΔΣ変調器に対して、以下の変換を行うことで、ローパス型ΔΣ変調器を、バンドパス型ΔΣ変調器に変換できる。
上記変換式に従って、ローパス型ΔΣ変調器125のz領域モデルにおけるzを、z’=−z2に置き換えることでバンドパス型ΔΣ変調器が得られる。 By replacing z in the z region model of the low-pass ΔΣ modulator 125 with z ′ = − z 2 in accordance with the above conversion formula, a band-pass ΔΣ modulator can be obtained.
上記変換式を用いると、n次のローパス型ΔΣ変調器(nは1以上の整数)を、2n次のバンドパス型Σ変調器に変換できる。 Using the above conversion equation, an n-order low-pass ΔΣ modulator (n is an integer of 1 or more) can be converted to a 2n-order band-pass Σ modulator.
本発明者は、ローパス型ΔΣ変調器から、所望の周波数f0(θ=θ0)を、中心周波数f0として持つバンドパス型ΔΣ変調器を得るための変換式を見出した。当該変換式は、例えば、次の式(3)に示す通りである。
ここで、
θ0=2π×(f0/fs) fsはΔΣ変調器のサンプリング周波数
The inventor has found a conversion formula for obtaining a bandpass type ΔΣ modulator having a desired frequency f 0 (θ = θ 0 ) as a center frequency f 0 from a low pass type ΔΣ modulator. The conversion formula is as shown in the following formula (3), for example.
here,
θ 0 = 2π × (f 0 / fs) fs is the sampling frequency of the ΔΣ modulator
式(2)の変換式では、特定の周波数θ0=π/2に関するものであったが、式(3)の変換式では、任意の周波数(θ0)に一般化されている。 The conversion formula of Formula (2) relates to a specific frequency θ 0 = π / 2, but the conversion formula of Formula (3) is generalized to an arbitrary frequency (θ 0 ).
図4は、図3に示す1次ローパス型ΔΣ変調器125を、式(3)の変換式で変換して得られた2次バンドパス型ΔΣ変調器25を示している。
なお、図3から図4への変換では、表記の便宜上、式(3)において、a=cosθ0とおいた下記の変換式を用いた。
In the conversion from FIG. 3 to FIG. 4, for the convenience of notation, the following conversion equation with a = cos θ 0 in Equation (3) was used.
なお、バンドパス型ΔΣ変調器への変換は、その他の高次ローパス型ΔΣ変調器(例えば、非特許文献1記載のCIFB構造、CRFF構造、CIFF構造など)に対しても適用できる。 The conversion to the band-pass type ΔΣ modulator can be applied to other high-order low-pass type ΔΣ modulators (for example, the CIFB structure, the CRFF structure, the CIFF structure, etc. described in Non-Patent Document 1).
ΔΣ変調器25は、前述の式(3)に基づいて、zの値が変換可能となっている。つまり、ΔΣ変調器307は、量子化雑音阻止帯域の中心周波数を変更可能となっている。換言すると、量子化雑音阻止帯域が変更可能となっている。 The ΔΣ modulator 25 can convert the value of z based on the above equation (3). That is, the ΔΣ modulator 307 can change the center frequency of the quantization noise stop band. In other words, the quantization noise stop band can be changed.
制御部35は、ΔΣ変調器25に入力される信号の中心周波数(上述の搬送周波数f0)に応じて、前述の式(3)に基づいてΔΣ変調器25のzを変換することにより、任意の周波数の信号に対して、バンドパスΔΣ変調が行える。
このように、RF信号の搬送周波数f0に応じて、上記変換式(3)におけるcosθ0(係数a)を変更することで、サンプリング周波数fsを変更することなく、任意の周波数f0に対応したバンドパスΔΣ変調が行える。cosθ0を変更すると、式(1)に示すNTFの係数が変更されたことになるが、式の次数は維持される。このため、RF信号の搬送波周波数f0に応じて、バンドパス型ΔΣ変調器25の構成を変化させても、式の複雑度(次数)は変化せず、したがって、バンドパス型ΔΣ変調器25における信号処理負荷も変化しない。
The control unit 35 converts z of the ΔΣ modulator 25 based on the above equation (3) according to the center frequency of the signal input to the ΔΣ modulator 25 (the carrier frequency f 0 described above). Bandpass ΔΣ modulation can be performed on a signal having an arbitrary frequency.
In this manner, by changing cos θ 0 (coefficient a) in the above conversion equation (3) according to the carrier frequency f 0 of the RF signal, it corresponds to an arbitrary frequency f 0 without changing the sampling frequency fs. Bandpass ΔΣ modulation can be performed. When cos θ 0 is changed, the coefficient of NTF shown in Expression (1) is changed, but the order of the expression is maintained. Therefore, even if the configuration of the bandpass ΔΣ modulator 25 is changed in accordance with the carrier frequency f 0 of the RF signal, the complexity (order) of the equation does not change. Therefore, the bandpass ΔΣ modulator 25 is not changed. The signal processing load in the case does not change.
このように本実施形態では、搬送波周波数f0を変化させても、バンドパス型ΔΣ変調器25における信号処理負荷が変化しないため有利である。本実施形態において、バンドパス型ΔΣ変調器25における信号処理負荷は、ナイキストの定理により、信号帯域幅によって決定されるサンプリング周波数fsに依存するが、搬送波周波数f0を変化させても信号帯域幅が変化するわけではないためサンプリング周波数fsを変更する必要はない。なお、ΔΣ変調器がローパス型である場合、搬送波周波数f0の変化に対応するには、サンプリング周波数fsを変更する必要があり、この点において、バンドパス型が有利である。 As described above, the present embodiment is advantageous because the signal processing load in the band-pass ΔΣ modulator 25 does not change even when the carrier frequency f 0 is changed. In the present embodiment, the signal processing load in the band-pass ΔΣ modulator 25 depends on the sampling frequency fs determined by the signal bandwidth according to the Nyquist theorem, but the signal bandwidth even when the carrier frequency f 0 is changed. Therefore, it is not necessary to change the sampling frequency fs. When the ΔΣ modulator is a low-pass type, it is necessary to change the sampling frequency fs in order to cope with a change in the carrier frequency f 0 , and in this respect, the band-pass type is advantageous.
また、式(3)を利用すると、ΔΣ変調器25を任意の周波数(f0)に対応できるバンドパス型ΔΣ変調器として利用できるだけでなく、ローパス型ΔΣ変調器として利用することもできる。つまり、ΔΣ変調器25は、ローパス型とバンドパス型とに切り替え可能となっている。 Further, by using the expression (3), the ΔΣ modulator 25 can be used not only as a bandpass type ΔΣ modulator that can cope with an arbitrary frequency (f 0 ) but also as a low pass type ΔΣ modulator. That is, the ΔΣ modulator 25 can be switched between a low pass type and a band pass type.
また、制御部35は、処理部24を制御することによって、処理部24から出力されるRF信号の周波数を任意の周波数に変更してΔΣ変調器25に与えることができる。 In addition, the control unit 35 can control the processing unit 24 to change the frequency of the RF signal output from the processing unit 24 to an arbitrary frequency and provide it to the ΔΣ modulator 25.
後述のように、符号化部71では、信号の周波数変換(周波数シフト)がなされるため、処理部24から出力されるRF信号の周波数は、符号化部71からRF信号として出力したい周波数から、符号化部71による周波数シフト量が考慮された周波数とすればよい。
制御部35は、符号化部71からRF信号として出力したい周波数を決定するとともに、決定した周波数に応じて、処理部24から出力されるRF信号の周波数を変更するように制御する。
また、制御部35は、符号化部71から出力したいRF信号の周波数に適合するように、符号化部71を制御するとともに、及びアナログフィルタ32の中心周波数、及び通過帯域を制御する。
As will be described later, since the encoding unit 71 performs frequency conversion (frequency shift) of the signal, the frequency of the RF signal output from the processing unit 24 is determined from the frequency to be output as the RF signal from the encoding unit 71. The frequency may be set in consideration of the frequency shift amount by the encoding unit 71.
The control unit 35 determines a frequency to be output as an RF signal from the encoding unit 71 and controls to change the frequency of the RF signal output from the processing unit 24 according to the determined frequency.
Further, the control unit 35 controls the encoding unit 71 so as to match the frequency of the RF signal to be output from the encoding unit 71, and also controls the center frequency and pass band of the analog filter 32.
[3.信号特性と1bitパルス列波形との間の関係]
図5は、ΔΣ変調器(変換器)25から出力された1bitパルス列が表現するRF信号の信号特性と、その1ビットパルス列のアナログ波形と、の関係を検討するために用いた装置構成を示している。
図1に示す実際のバンドパス型ΔΣ変調器25は、量子化信号をパルスとして出力するため、フリップフロップなどのハードウェアを、少なくとも一部に有することになる。
[3. Relationship between signal characteristics and 1-bit pulse train waveform]
FIG. 5 shows an apparatus configuration used for examining the relationship between the signal characteristic of the RF signal expressed by the 1-bit pulse train output from the ΔΣ modulator (converter) 25 and the analog waveform of the 1-bit pulse train. ing.
The actual band-pass ΔΣ modulator 25 shown in FIG. 1 has at least a part of hardware such as a flip-flop in order to output a quantized signal as a pulse.
ただし、図5のΔΣ変調器としては、ソフトウェアで構成したバンドパス型ΔΣ変調器25aを用いた。ソフトウェアで構成されたバンドパス型ΔΣ変調器25aから出力された量子化信号dkは、パルスパターン生成器(PPG;Pulse Pattern Generator)25bに与えられる。パルスパターン生成器25bは、量子化信号dkに基づき、理想的な波形(完全な矩形波)に対して任意の形状に歪んだ1bitパルス列Sout(t)を出力することができる。歪んだ1bitパルス列Sout(t)は、実際のバンドパス型ΔΣ変調器25から出力される1bitパルス列に相当する。 However, as the ΔΣ modulator of FIG. 5, a band-pass type ΔΣ modulator 25a configured by software is used. The quantized signal d k output from the bandpass ΔΣ modulator 25a configured by software is supplied to a pulse pattern generator (PPG) 25b. The pulse pattern generator 25b can output a 1-bit pulse train S out (t) distorted into an arbitrary shape with respect to an ideal waveform (perfect rectangular wave) based on the quantized signal d k . The distorted 1-bit pulse train S out (t) corresponds to a 1-bit pulse train output from the actual bandpass type ΔΣ modulator 25.
また、パルスパターン生成器25bの出力回路は、理想的な波形とみなすことができる波形を生成できるように、十分な高速応答性能を有している。したがって、パルスパターン生成器25bは、理想的な波形の1bitパルス列Sout(t)を出力することもできる。 Further, the output circuit of the pulse pattern generator 25b has sufficient high-speed response performance so that a waveform that can be regarded as an ideal waveform can be generated. Therefore, the pulse pattern generator 25b can also output a 1-bit pulse train S out (t) having an ideal waveform.
パルスパターン生成器25bから出力された信号は、アナログバンドパスフィルタ32を通過し、測定器25cに与えられる。 The signal output from the pulse pattern generator 25b passes through the analog bandpass filter 32 and is provided to the measuring device 25c.
パルスパターン生成器25bの出力Sout(t)は、下記式(A)のように定義される。
式(A)の第1項であるSidealは、量子化信号dk(=±1)を理想的な矩形波で表現したものであり、式(B)のように定義される。量子化信号dkは、パルスのHighレベルに対応した値として+1をとり、パルスのLowレベルに対応した値として−1をとる。U(t)は、単位ステップ関数である。
式(A)の第2項は、実際の波形に相当するSout(t)と、理想的な波形Sidealとの差を示している。第2項におけるf(t−kt)は、下記式(C)のように定義される。Singは、符号関数である。
式(C)において、(C−1)は、ある量子化信号の値dkと時間的に一つ前の量子化信号の値dk−1との差分を示す値の符号がプラスである場合、すなわち、量子化信号dkが、パルスの立ち上がりとなる場合である。
(C−2)は、ある量子化信号の値dkと時間的に一つ前の量子化信号の値dk−1との差分を示す値の符号がマイナスである場合、すなわち、量子化信号dkが、パルスの立ち下がりとなる場合である。
(C−3)は、ある量子化信号の値dkと時間的に一つ前の量子化信号の値dk−1との差分を示す値がゼロである場合、すなわち、パルスの値に変化がない場合である。
In formula (C), (C-1 ) , the sign of the value that indicates the difference between the value d k-1 value d k and temporally previous quantized signal is quantized signal is plus This is the case where the quantized signal d k is the rising edge of a pulse.
(C-2), if the sign of the value that indicates the difference between the value d k-1 value d k and temporally previous quantized signal is quantized signal is negative, i.e., quantization This is a case where the signal d k is the falling edge of the pulse.
(C-3) is a case where a value indicating a difference between a quantized signal value d k and a temporally previous quantized signal value d k−1 is zero, that is, a pulse value. This is the case when there is no change.
frise(t)とffall(t)は、それぞれ、立ち上がり波形と立ち下がり波形である。立ち上がり波形frise(t)と立ち下がり波形ffall(t)は、シミュレーションのため、任意の形状に設定される。 f rise (t) and f fall (t) are a rising waveform and a falling waveform, respectively. The rising waveform f rise (t) and the falling waveform f fall (t) are set to arbitrary shapes for simulation.
さらに、frise(t)とffall(t)は、式(D)に示すように、対称成分fsym(t)と非対称成分fAsym(t)に分解することができる。
非対称成分fAsym(t)は、式(D)より、下記式(E)によって求めることができる。
The asymmetric component f Asym (t) can be obtained from the following formula (E) from the formula (D).
式(E)は、立ち上がり波形frise(t)と立ち下がり波形ffall(t)とが、下記式F)の関係を有している場合に、非対称成分fAsym(t)が無くなることを示している。
式(F)を満たす場合、立ち上がり波形frise(t)と立ち下がり波形ffall(t)とは、時間軸に対して線対称となる。つまり、式(F)を満たすパルス波形をアイパターンで示した場合、そのアイパターンは時間軸に対して線対称となる。 When Expression (F) is satisfied, the rising waveform f rise (t) and the falling waveform f fall (t) are axisymmetric with respect to the time axis. That is, when the pulse waveform satisfying the formula (F) is represented by an eye pattern, the eye pattern is line symmetric with respect to the time axis.
図6は、式(F)を満たすパルス波形(対称波形)を示している。図6(a)は、対称波形Sout(t)のアイパターンを示している。このアイパターンは、時間軸に対して線対称となっている。なお、時間軸は、パルスのLowレベル(−1)とHighレベル(+1)の中間(0)にあるものとする(以下、同様)。
また、図6(b)は、対称波形Sout(t)の時間軸波形を示し、図6(c)は、対称波形についての理想的な波形SIdeal(t)を示し、図6(d)は、対称波形における立ち上がり波形frise(t)と立ち下がり波形ffall(t)における対称成分fsym(t)を示し、図6(e)は、対称波形における立ち上がり波形frise(t)と立ち下がり波形ffall(t)における非対称成分fAsym(t)を示している。
FIG. 6 shows a pulse waveform (symmetric waveform) that satisfies the equation (F). FIG. 6A shows an eye pattern of a symmetric waveform S out (t). This eye pattern is line-symmetric with respect to the time axis. It is assumed that the time axis is in the middle (0) between the low level (−1) and the high level (+1) of the pulse (the same applies hereinafter).
FIG. 6B shows a time axis waveform of the symmetric waveform S out (t), FIG. 6C shows an ideal waveform S Ideal (t) for the symmetric waveform, and FIG. ) Shows the rising waveform f rise (t) in the symmetric waveform and the symmetric component f sym (t) in the falling waveform f fall (t), and FIG. 6E shows the rising waveform f rise (t) in the symmetric waveform. And an asymmetric component f Asym (t) in the falling waveform f fall (t).
図6に示すように、対称波形は、理想的な波形SIdeal(t)に対して歪んでおり、歪成分を有する。具体的には、パルスの立ち上がり波形frise(t)に歪成分(第1の歪成分)を有するとともに、パルスの立ち下がり波形ffall(t)に歪成分(第2の歪成分)を有する。 As shown in FIG. 6, the symmetrical waveform is distorted with respect to the ideal waveform S Ideal (t) and has a distortion component. Specifically, the pulse rising waveform f rise (t) has a distortion component (first distortion component), and the pulse falling waveform f fall (t) has a distortion component (second distortion component). .
式(F)を満たす場合、歪成分は、対称成分fsym(t)を有しているが(図6(d)参照)、非対称成分fAsym(t)は有していない(図6(e)参照)。 When Expression (F) is satisfied, the distortion component has a symmetric component f sym (t) (see FIG. 6D ), but does not have an asymmetric component f Asym (t) (FIG. 6 ( e)).
対称波形において、立ち上がり波形frise(t)と立ち下がり波形ffall(t)とを、アイパターンのように、立ち上がり開始時点と立ち下がり開始時点とを時間軸上で一致させて重ねた場合、立ち上がり波形frise(t)と立ち下がり波形ffall(t)とは、遷移時間(立ち上がり時間、立ち下がり時間)が同一であるため、時間軸に対して線対称となる。
換言すると、立ち上がり波形frise(t)における歪成分(第1歪成分)と、立ち下がり波形ffall(t)における歪成分(第2歪成分)とは、時間軸に対して線対称となっており、非対称成分fAsym(t)はゼロとなる。
In the symmetrical waveform, when the rising waveform f rise (t) and the falling waveform f fall (t) are overlapped with the rising start time and the falling start time matched on the time axis like an eye pattern, Since the rising waveform f rise (t) and the falling waveform f fall (t) have the same transition time (rise time, fall time), they are symmetrical with respect to the time axis.
In other words, the distortion component (first distortion component) in the rising waveform f rise (t) and the distortion component (second distortion component) in the falling waveform f fall (t) are axisymmetric with respect to the time axis. The asymmetric component f Asym (t) is zero.
図7は、式(F)を満たさないパルス波形(非対称波形)を示している。図7(a)は、非対称波形Sout(t)のアイパターンを示している。このアイパターンは、時間軸に対して非対称となっている。具体的には、図7に示す非対称波形は、パルスの立ち上がり時間よりも、パルスの立ち下がり時間の方が長い波形となっている。 FIG. 7 shows a pulse waveform (asymmetric waveform) that does not satisfy Formula (F). FIG. 7A shows an eye pattern of the asymmetric waveform S out (t). This eye pattern is asymmetric with respect to the time axis. Specifically, the asymmetric waveform shown in FIG. 7 is a waveform in which the pulse fall time is longer than the pulse rise time.
図7(b)は、非対称波形Sout(t)の時間軸波形を示し、図6(c)は、対称波形についての理想的な波形SIdeal(t)を示し、図6(d)は、非対称波形における立ち上がり波形frise(t)と立ち下がり波形ffall(t)における対称成分fsym(t)を示し、図6(e)は、非対称波形における立ち上がり波形frise(t)と立ち下がり波形ffall(t)における非対称成分fAsym(t)を示している。 7B shows a time axis waveform of the asymmetric waveform S out (t), FIG. 6C shows an ideal waveform S Ideal (t) for the symmetric waveform, and FIG. FIG. 6E shows the symmetric component f sym (t) in the rising waveform f rise (t) and the falling waveform f fall (t) in the asymmetric waveform, and FIG. 6E shows the rising waveform f rise (t) in the asymmetric waveform and the rising waveform f rise (t). The asymmetric component f Asym (t) in the falling waveform f fall (t) is shown.
図7に示すように、非対称波形も、理想的な波形SIdeal(t)に対して歪んでおり、歪成分を有する。具体的には、パルスの立ち上がり波形frise(t)に歪成分(第1の歪成分)を有するとともに、パルスの立ち下がり波形ffall(t)に歪成分(第2の歪成分)を有する。 As shown in FIG. 7, the asymmetric waveform is also distorted with respect to the ideal waveform S Ideal (t) and has a distortion component. Specifically, the pulse rising waveform f rise (t) has a distortion component (first distortion component), and the pulse falling waveform f fall (t) has a distortion component (second distortion component). .
式(F)を満たさない場合、歪成分は、対称成分fsym(t)とともに、非対称成分fAsym(t)を有する(図7(d)、図7(e)参照)。 When Expression (F) is not satisfied, the distortion component has an asymmetric component f Asym (t) together with a symmetric component f sym (t) (see FIGS. 7D and 7E ).
[3.2 非対称成分fAsym(t)の信号特性への影響]
パルスの波形が、アナログ信号としての信号特性(ACLR)へ与える影響を調べるため、シミュレーションを行った。その結果を、以下に示す。
このシミュレーションでは、ΔΣ変調器25として、6次のCRFB構造のバンドパス型ΔΣ変調器を用いた。バンドパス型ΔΣ変調器25に入力される試験信号は、LTE(Long Term Evolution)のRF信号であり、搬送波周波数800MHz、帯域5MHz、4キャリアである。つまり、RF信号としての全帯域は、20MHzである。
In order to investigate the influence of the pulse waveform on the signal characteristics (ACLR) as an analog signal, a simulation was performed. The results are shown below.
In this simulation, a bandpass type ΔΣ modulator having a 6th-order CRFB structure was used as the ΔΣ modulator 25. The test signal input to the bandpass ΔΣ modulator 25 is an LTE (Long Term Evolution) RF signal, which has a carrier frequency of 800 MHz, a band of 5 MHz, and four carriers. That is, the entire band as the RF signal is 20 MHz.
シミュレーションでは、パルス波形として、遷移時間(立ち上がり時間α及び立ち下り時間βがゼロである理想波形”Ideal”、立ち上がり波形及び立ち下がり波形が指数関数である波形”exp(x)”、立ち上がり波形及び立下り波形が双曲線正接関数である波形”tanh(x)”を用いた。 In the simulation, as the pulse waveform, the transition time (ideal waveform “Ideal” in which the rising time α and the falling time β are zero, the waveform “exp (x)” in which the rising waveform and the falling waveform are exponential functions, the rising waveform, and A waveform “tanh (x)” whose falling waveform is a hyperbolic tangent function was used.
exp(x)及びtanh(x)については、立ち上がり波形と立下り波形とが、時間軸に対して線対称である対称波形(Symm.)と、時間軸に対して非線対称である非対称波形(Asymm.)を用いた。 For exp (x) and tanh (x), a rising waveform and a falling waveform are symmetrical with respect to the time axis (Symm.), and an asymmetric waveform with non-linear symmetry with respect to the time axis. (Asymm.) Was used.
線対称である波形については、立ち上がり時間α及び立ち下り時間βを同一にし(α=β)、α=β=0.2の場合、及び、α=β=0.4の場合の2つのケースについてシミュレーションを行った。
非線対称である波形については、立ち上がり時間α及び立ち下り時間βを異ならせ(α≠β)、α=0.2,β=0.4の場合、及び、α=0.4,β=0.2の場合の2つのケースについてシミュレーションを行った。
For waveforms that are line symmetric, the rise time α and the fall time β are the same (α = β), and α = β = 0.2 and α = β = 0.4. A simulation was performed.
For non-axisymmetric waveforms, the rise time α and fall time β are made different (α ≠ β), and α = 0.2, β = 0.4, and α = 0.4, β = Simulations were performed for two cases of 0.2.
図8において、シミュレーションパラメータ(波形と遷移時間α,β)の定義を、図8に示す。図8において、exp(x)の立ち上がり波形及び立ち下がり波形は、実線で示し、tanh(x)の立ち上がり波形及び立ち下がり波形は、点線で示した。
遷移時間α,βは、単位区間(UI;unit interval)に対する割合で表される。単位区間は、一つの量子化信号に対応する1パルスの区間であり、その長さは、1/fsである。
立ち上がり時間は、パルスのLowレベル(−1)からHighレベル(+1)に至るまでの時間であり、立ち下り時間は、パルスのHighレベル(+1)からLowレベル(−1)に至るまでの時間である。
In FIG. 8, the definitions of the simulation parameters (waveforms and transition times α, β) are shown in FIG. In FIG. 8, the rising waveform and falling waveform of exp (x) are indicated by solid lines, and the rising waveform and falling waveform of tanh (x) are indicated by dotted lines.
The transition times α and β are expressed as a ratio to a unit interval (UI). The unit section is a section of one pulse corresponding to one quantized signal, and its length is 1 / fs.
The rise time is the time from the pulse low level (−1) to the high level (+1), and the fall time is the time from the pulse high level (+1) to the low level (−1). It is.
表1のシミュレーション結果において、ACLR1は、隣接チャネル漏洩電力比を示し、ACLR2は、次隣接チャネル漏洩電力比を示す。ACLR1’,ACLR2’は、それぞれ、非対称波形(Asymm.)から、非対称成分fAsym(t)を除去した場合の隣接チャネル漏洩電力比及び次隣接チャネル漏洩電力比である。 In the simulation results of Table 1, ACLR1 indicates the adjacent channel leakage power ratio, and ACLR2 indicates the next adjacent channel leakage power ratio. ACLR1 ′ and ACLR2 ′ are the adjacent channel leakage power ratio and the next adjacent channel leakage power ratio when the asymmetric component f Asym (t) is removed from the asymmetric waveform (Asymm.), Respectively .
表1のシミュレーション結果によれば、対称波形(Symm.)については、理想波形ではないexp(x),tanh(x)についても、理想波形と同様のACLR1,ACRL2が得られた。また、対称波形(Symm.)において、遷移時間α、βの違いは、ACLR1,ACRL2に影響がなかった。
したがって、遷移時間α,βの長短は、信号特性ACLR1,2)にとって重要ではないと考えられる。すなわち、パルス波形が理想波形から歪んでいても、対称波形である限りは、ACLR1,ACRL2は低下しないため、パルス波形に歪成分が含まれること自体は、信号特性に悪影響を与えないと考えられる。
According to the simulation results in Table 1, ACLR1 and ACRL2 similar to the ideal waveform were obtained for exp (x) and tanh (x) which are not ideal waveforms for the symmetric waveform (Symm.). Further, in the symmetric waveform (Symm.), The difference between the transition times α and β had no effect on ACLR1 and ACRL2.
Therefore, it is considered that the lengths of the transition times α and β are not important for the signal characteristics ACLR1, 2). That is, even if the pulse waveform is distorted from the ideal waveform, as long as it is a symmetrical waveform, ACLR1 and ACRL2 do not decrease. Therefore, it is considered that the distortion itself in the pulse waveform does not adversely affect the signal characteristics. .
一方、非対称波形(Asymm.)については、いずれも、対称波形(Symm.)の場合よりも、ACLR1,ACLR2が低下した。しかし、それぞれの非対称波形(Asymm.)から、非対称成分fAsym(t)を除去した場合、ACLR1’,ACLR2’は、対称波形(Symm.)のACLR1,ACLR2と同じになった。
したがって、ACLR1,ACLR2の劣化は、非対称成分fAsym(t)が原因であることがわかる。
On the other hand, in the case of the asymmetric waveform (Asymm.), ACLR1 and ACLR2 were lower than in the case of the symmetric waveform (Symm.). However, when the asymmetric component f Asym (t) was removed from each asymmetric waveform (Asymm.), ACLR1 ′ and ACLR2 ′ became the same as ACLR1 and ACLR2 of the symmetrical waveform (Symm.).
Therefore, it can be seen that the deterioration of ACLR1 and ACLR2 is caused by the asymmetric component f Asym (t).
図9は、パルス波形”exp(x)”を対称波形(Symm.)とした場合のパワースペクトラムを示し、図10は、パルス波形”exp(x)”を非対称波形(Asymm.)とした場合のパワースペクトラムを示している。 9 shows a power spectrum when the pulse waveform “exp (x)” is a symmetric waveform (Symm.), And FIG. 10 shows a case where the pulse waveform “exp (x)” is an asymmetric waveform (Asymm.). Shows the power spectrum.
図9(a)は、α=β=0.2の1bitパルス列Sout(t)のパワースペクトルを示し、図9(b)は、α=β=0(理想波形)の1bitパルス列Sout(t)のパワースペクトルを示している。図9によれば、α=β=0.2の場合も、α=β=0(理想波形)の場合も、パワースペクトラムはほぼ同じである。つまり、α=β=0.2にしても、α=β=0(理想波形)からの劣化は認められない。 FIG. 9A shows the power spectrum of a 1-bit pulse train Sout (t) with α = β = 0.2, and FIG. 9B shows a 1-bit pulse train Sout (t) with α = β = 0 (ideal waveform). The power spectrum is shown. According to FIG. 9, the power spectrum is almost the same both when α = β = 0.2 and when α = β = 0 (ideal waveform). That is, even when α = β = 0.2, no deterioration from α = β = 0 (ideal waveform) is observed.
図10(a)は、α=0.2,β=0.3であるパルス波形”exp(x)”のパワースペクトラムを示し、図10(b)は、α=0.2,β=0.3であるパルス波形”exp(x)”から、非対称成分を除去した場合のパワースペクトラムを示している。 FIG. 10A shows the power spectrum of the pulse waveform “exp (x)” where α = 0.2 and β = 0.3, and FIG. 10B shows α = 0.2 and β = 0. 3 shows the power spectrum when the asymmetric component is removed from the pulse waveform “exp (x)” of .3.
非対称成分を除去する前(図10(a)のパワースペクトラム)では、RF信号の帯域(790MHz〜810MHz)外では、漏洩電力が認められる。一方、非対称成分を除去すると(図10(b)のパワースペクトラム)では、帯域外の漏洩電力が低下しており、図9(b)と同様のパワースペクトルが得られている。 Before removing the asymmetric component (power spectrum in FIG. 10A), leakage power is recognized outside the RF signal band (790 MHz to 810 MHz). On the other hand, when the asymmetric component is removed (power spectrum in FIG. 10B), the leakage power outside the band is reduced, and the same power spectrum as in FIG. 9B is obtained.
なお、tahn(x)についても、図9及び図10と同様の測定結果が得られた。
また、exp(x)及びtahn(x)以外の他の波形についても確認したところ、同様の結果が得られた。
For tahn (x), the same measurement results as in FIGS. 9 and 10 were obtained.
Further, when other waveforms other than exp (x) and tahn (x) were also confirmed, similar results were obtained.
シミュレーション結果によると、完全な矩形波である理想波形であれば、ACLR1,ACLR2は良好な値が得られる。しかし、より完全な矩形波を生成しようとすると、装置のコスト高を招く。また、矩形波は、多くの高調波成分を有するため好ましくなく、消費電力も増大させる。
したがって、実際の信号変換部79(ΔΣ変調器25)としては、完全な矩形波である理想波形ではなく、歪成分を有するパルス波形を出力するものとして構成できれば、好適である。
According to the simulation result, good values can be obtained for ACLR1 and ACLR2 if the waveform is an ideal waveform that is a perfect rectangular wave. However, an attempt to generate a more complete rectangular wave increases the cost of the device. Further, the rectangular wave is not preferable because it has many harmonic components, and power consumption is also increased.
Therefore, it is preferable that the actual signal conversion unit 79 (ΔΣ modulator 25) can be configured to output a pulse waveform having a distortion component instead of an ideal waveform that is a complete rectangular wave.
この点に関し、シミュレーション結果によれば、パルス波形が、歪成分を有していても、時間軸に対して線対称であれば、つまり、非対称成分がなければ、信号特性の劣化を生じさせない。 In this regard, according to the simulation results, even if the pulse waveform has a distortion component, the signal characteristics are not deteriorated if the pulse waveform is line symmetric with respect to the time axis, that is, if there is no asymmetric component.
なお、歪成分が、時間軸に対して実質的に線対称であるとは、完全に線対称である必要はない、という意味である。例えば、ACLR(隣接チャネル漏洩電力比)が45[dB]以上となるように歪成分に線対称性があればよい。より好ましくは、46[dB]以上となるように、さらに好ましくは、48[dB]以上となるように、さらに好ましくは、50[dB]以上となるように、さらに好ましくは55[dB]以上となるように、さらに好ましくは60[dB]以上となるように、歪成分に線対称性があればよい。 Note that that the distortion component is substantially line symmetric with respect to the time axis means that the distortion component does not need to be completely line symmetric. For example, it is sufficient that the distortion component has line symmetry so that ACLR (adjacent channel leakage power ratio) is 45 [dB] or more. More preferably, it is 46 [dB] or more, more preferably 48 [dB] or more, still more preferably 50 [dB] or more, still more preferably 55 [dB] or more. It is sufficient that the distortion component has line symmetry so that it is more preferably 60 [dB] or more.
また、歪成分の対称性は、単位区間(UI)分の個々のパルスに着目して考える必要はなく、多数の単位区間(UI)における歪成分の平均で考えれば足りる。 Further, it is not necessary to consider the symmetry of the distortion component by paying attention to individual pulses for the unit interval (UI), and it is sufficient to consider the distortion component average in a large number of unit intervals (UI).
図11は、図1のΔΣ変調器25から出力された1bitパルス列を実測した結果を示している。図11(a)は実測したアイパターンであり、図11(b)は実測したパワースペクトラムである。実測したパルス波形(図11(a)のアイパターン)には、非対称成分が含まれており、ACLRは46.1[dB]であった。 FIG. 11 shows the result of actual measurement of the 1-bit pulse train output from the ΔΣ modulator 25 of FIG. FIG. 11A shows an actually measured eye pattern, and FIG. 11B shows an actually measured power spectrum. The actually measured pulse waveform (eye pattern in FIG. 11A) contains an asymmetric component, and the ACLR was 46.1 [dB].
図11(a)のアイパターンの軌道を数値化して、立ち上がり波形frise(t)と立ち下がり波形ffall(t)とを抽出した。抽出した立ち上がり波形frise(t)と立ち下がり波形ffall(t)とから、式(E)に基づいて、非対称成分fAsym(t)を算出した。
実測したパルス波形から、算出した非対称成分fAsym(t)を取り除いて、ACLRを再計算すると、ACLRは、52.3[dB]に改善した。
The trajectory of the eye pattern in FIG. 11A was digitized to extract a rising waveform f rise (t) and a falling waveform f fall (t). From the extracted rising waveform f rise (t) and falling waveform f fall (t), an asymmetric component f Asym (t) was calculated based on the equation (E).
When the calculated asymmetric component f Asym (t) was removed from the measured pulse waveform and the ACLR was recalculated, the ACLR was improved to 52.3 [dB].
[4.符号化部]
図1に示す符号化部71は、ΔΣ変調器25から出力される1bitパルス列における歪成分及び歪成分の非対称性を抑制する抑制部として機能する。
符号化部71は、ΔΣ変調器25から出力された1bitパルス列に対して、符号化(ベースバンド伝送路符号化)の処理を実行する。符号化部71は、ΔΣ変調器25から出力された1bitパルス列において、High(1)が連続して生じることによる遷移時間のゆらぎを防止するものである。
ΔΣ変調器25がパルス出力のために有する回路(フリップフロップなど)において、Highを出力するためのスイッチング素子(MOS−FETなど)は、High(1)が連続している間、常時、ONとなり、当該スイッチング素子を流れる電流によって温度が上昇する。このような状態で、当該スイッチング素子がOFFとなっても、High(1)からLow(−1又は0)に遷移しようとしても、遷移に時間がかかり、立ち下がり遅延時間βが長くなる。その結果、立ち下がり時間βが、立ち上がり時間αよりも長くなり、非対称成分が生じる。
[4. Encoding unit]
The encoding unit 71 illustrated in FIG. 1 functions as a suppression unit that suppresses the distortion component and the asymmetry of the distortion component in the 1-bit pulse train output from the ΔΣ modulator 25.
The encoding unit 71 performs encoding (baseband transmission line encoding) processing on the 1-bit pulse train output from the ΔΣ modulator 25. The encoding unit 71 prevents fluctuations in transition time due to continuous generation of High (1) in the 1-bit pulse train output from the ΔΣ modulator 25.
In a circuit (such as a flip-flop) that the ΔΣ modulator 25 has for pulse output, a switching element (such as a MOS-FET) that outputs High is always ON while High (1) continues. The temperature rises due to the current flowing through the switching element. In such a state, even if the switching element is turned OFF, even if an attempt is made to transition from High (1) to Low (−1 or 0), the transition takes time, and the falling delay time β becomes longer. As a result, the fall time β becomes longer than the rise time α, and an asymmetric component is generated.
そこで、図1に示す符号化部71は、1bitパルス列において連続するHigh(1)を防止する伝送路符号による符号化を行う。
本実施形態の符号化部71は、RZ(Return Zero)符号による符号化処理を行う。本発明者は、様々なベースバンド伝送路符号化処理のうち、RZ符号化とマンチェスタ符号化であれば、1bitパルス列が表現する信号の周波数が変換されるだけで、1bitパルス列が表現するアナログ信号のスペクトラムの保存が可能であること実験的に見出した。
Therefore, the encoding unit 71 illustrated in FIG. 1 performs encoding using a transmission line code that prevents high (1) that is continuous in a 1-bit pulse train.
The encoding unit 71 of the present embodiment performs an encoding process using an RZ (Return Zero) code. The inventor of the present invention is an analog signal expressed by a 1-bit pulse train only by converting the frequency of a signal expressed by a 1-bit pulse train if RZ encoding and Manchester encoding among various baseband transmission path encoding processes. It was experimentally found that it is possible to preserve the spectrum.
RZ符号による符号化では、図12に示すように、0(Low)が”00”に、1(High)が”10”に変換される。RZ符号によって符号化することで、ΔΣ変調器25の出力(1bitパルス列)に1(High)が連続しても、RZ符号では、1(High)と0(Low)の繰り返しとなる。
したがって、ΔΣ変調器25の出力(1bitパルス列)に1(High)が連続しても、符号化部71の出力(1bitパルス列)には、連続する1(High)の発生が抑えられる。
その結果、ΔΣ変調器25では、連続する1(High)によるフリップフロップの発熱というΔΣ変調器25内の内部要因によって、歪成分に非対称性が生じても、符号化部71から出力される1bitパルス列では、連続する1(High)が抑えられているため、歪成分の非対称性も抑えられる。
In the encoding by the RZ code, as shown in FIG. 12, 0 (Low) is converted to “00” and 1 (High) is converted to “10”. By encoding with the RZ code, even if 1 (High) continues to the output (1-bit pulse train) of the ΔΣ modulator 25, the RZ code repeats 1 (High) and 0 (Low).
Therefore, even if 1 (High) continues to the output (1-bit pulse train) of the ΔΣ modulator 25, generation of continuous 1 (High) is suppressed in the output (1 bit pulse train) of the encoding unit 71.
As a result, the ΔΣ modulator 25 outputs 1 bit output from the encoding unit 71 even if an asymmetry occurs in the distortion component due to an internal factor in the ΔΣ modulator 25 such as heat generation of the flip-flop due to continuous 1 (High). In the pulse train, since continuous 1 (High) is suppressed, the asymmetry of the distortion component is also suppressed.
マンチェスタ符号による符号化では、図13に示すように、0(Low)が”01”に、1(High)が”10”に変換される。マンチェスタ符号によって符号化することで、ΔΣ変調器25の出力(1bitパルス列)に1(High)が連続しても、マンチェスタ符号では、1(High)と0(Low)の繰り返しとなる。 In the encoding by the Manchester code, as shown in FIG. 13, 0 (Low) is converted to “01” and 1 (High) is converted to “10”. By encoding with the Manchester code, even if 1 (High) continues to the output (1-bit pulse train) of the ΔΣ modulator 25, the Manchester code repeats 1 (High) and 0 (Low).
したがって、ΔΣ変調器25の出力(1bitパルス列)に1(High)が連続しても、符号化部71の出力(1bitパルス列)には、連続する1(High)の発生が抑えられる。
その結果、ΔΣ変調器25では、連続する1(High)によるフリップフロップの発熱というΔΣ変調器25内の内部要因によって、歪成分に非対称性が生じても、符号化部71から出力される1bitパルス列では、連続する1(High)が抑えられているため、歪成分の非対称性も抑えられる。
Therefore, even if 1 (High) continues to the output (1-bit pulse train) of the ΔΣ modulator 25, generation of continuous 1 (High) is suppressed in the output (1 bit pulse train) of the encoding unit 71.
As a result, the ΔΣ modulator 25 outputs 1 bit output from the encoding unit 71 even if an asymmetry occurs in the distortion component due to an internal factor in the ΔΣ modulator 25 such as heat generation of the flip-flop due to continuous 1 (High). In the pulse train, since continuous 1 (High) is suppressed, the asymmetry of the distortion component is also suppressed.
図12に示すように、パルスのHigh(1)とLow(0)を、+1[V]と0[V]とで表現する場合、ΔΣ変調器25の出力dに対してRZ符号化処理(ΔΣ変調器出力dとクロックCLKとの論理積(d AND CLK))を実行した結果と、ΔΣ変調器25の出力dとクロックCLKとの算術積(d×CLK)と、が一致する。 As shown in FIG. 12, when High (1) and Low (0) of a pulse are expressed by +1 [V] and 0 [V], an RZ encoding process ( A result obtained by executing a logical product (d AND CLK) of the ΔΣ modulator output d and the clock CLK coincides with an arithmetic product (d × CLK) of the output d of the ΔΣ modulator 25 and the clock CLK.
また、図13に示すように、パルスのHigh(1)とLow(0)を、+1[V]と−1[V]で表現する場合、ΔΣ変調器25の出力dに対してマンチェスタ符号化処理を実行した結果と、ΔΣ変調器の出力dとクロックCLKとの算術積(d×CLK)と、は、0,1が反転していることを除き、一致する。なお、マンチェスタ符号化処理は、ΔΣ変調器出力dとクロックCLKとの排他的論理和(d XOR CLK)を反転したものに対応する。 As shown in FIG. 13, when High (1) and Low (0) of a pulse are expressed by +1 [V] and −1 [V], Manchester encoding is performed on the output d of the ΔΣ modulator 25. The result of the processing and the arithmetic product (d × CLK) of the output d of the ΔΣ modulator and the clock CLK coincide with each other except that 0 and 1 are inverted. The Manchester encoding process corresponds to the inverse of the exclusive OR (d XOR CLK) of the ΔΣ modulator output d and the clock CLK.
図14に示すように、アナログ信号において、周波数f1(d)の信号と周波数f2(CLK)との算術積は、周波数f1+f2及びf1−f2への周波数変換となる。
したがって、ΔΣ変調器25から出力されるパルスに対するRZ符号化及びマンチェスタ符号化は、アナログ信号としては、周波数変換を行っていることになる。
As shown in FIG. 14, in the analog signal, the arithmetic product of the signal of frequency f1 (d) and frequency f2 (CLK) is frequency conversion to frequencies f1 + f2 and f1-f2.
Therefore, the RZ encoding and the Manchester encoding for the pulse output from the ΔΣ modulator 25 perform frequency conversion as an analog signal.
図15に、ΔΣ変調器25の出力(1bitパルス列)、ΔΣ変調器25の出力をRZ符号化したもの、ΔΣ変調器25の出力をマンチェスタ符号化したもの、それぞれのスペクトラムを示す。図15より、RZ符号化・マンチェスタ符号化のいずれにおいても、周波数変換(周波数シフト)がされているだけで、スペクトラムは保存されている。 FIG. 15 shows the spectrums of the output of the ΔΣ modulator 25 (1-bit pulse train), the output of the ΔΣ modulator 25 that is RZ-encoded, the output of the ΔΣ modulator 25 that is Manchester-encoded, and the respective spectra. From FIG. 15, in both RZ encoding and Manchester encoding, the spectrum is preserved only by the frequency conversion (frequency shift).
ただし、RZ符号では、どの周波数においても、ほぼ同一レベルで出力されるのに対し、マンチェスタ符号では、DC成分(周波数=0)が無くなっており、低周波成分が抑制される一方、高周波成分が強調され、全体としてV字状のスペクトラムとなっている。
これは、マンチェスタ符号では、0(Low)が”01”に、1(High)が”10”に変換されるため、ΔΣ変調器25からどのような信号が出力されても、0と1(2種類のbit値)が同頻度で発生することになるため、DC成分を含む低周波成分が減少し、しかも、0と1の変化が高頻度で起きるため高周波成分が増加しているものと考えられる。
これに対し、RZ符号では、0と1(2種類のbit値)の頻度は、異なるため、マンチェスタ符号のように低周波成分が抑制されることはない。なお、RZ符号では、符号化前よりも、連続する0が増加するため、DC成分は増加する。
However, while the RZ code outputs at almost the same level at any frequency, the Manchester code eliminates the DC component (frequency = 0) and suppresses the low frequency component, while the high frequency component is reduced. As a whole, the spectrum is V-shaped.
This is because, in Manchester code, 0 (Low) is converted to “01” and 1 (High) is converted to “10”. Therefore, no matter what signal is output from the ΔΣ modulator 25, 0 and 1 ( 2 types of bit values) are generated at the same frequency, so that the low frequency component including the DC component is reduced, and the change between 0 and 1 occurs frequently, so that the high frequency component is increased. Conceivable.
On the other hand, in the RZ code, since the frequencies of 0 and 1 (two types of bit values) are different, the low frequency component is not suppressed as in the Manchester code. Note that, in the RZ code, since consecutive 0s increase compared to before encoding, the DC component increases.
このように、マンチェスタ符号では、低周波側において比較的小さな出力しか得られず不利であり、この観点からは、RZ符号のほうが有利である。
また、符号化部71からマンチェスタ符号を出力しようとすると、より高い周波数の信号を扱う必要があるため、符号化部71を含む信号変換部70及びデジタル信号処理部21は、RZ符号を出力する場合に比べて、より高速に動作しなければならない。一方、符号化部71からRZ符号を出力する場合には、より低速に動作するものでよいため、符号化部71を含む信号変換部70及びデジタル信号処理部21に要求される性能を緩和することができる。
Thus, the Manchester code is disadvantageous because only a relatively small output can be obtained on the low frequency side. From this point of view, the RZ code is more advantageous.
Further, when the Manchester code is to be output from the encoding unit 71, it is necessary to handle a signal having a higher frequency. Therefore, the signal conversion unit 70 and the digital signal processing unit 21 including the encoding unit 71 output the RZ code. Compared to the case, it must operate faster. On the other hand, when the RZ code is output from the encoding unit 71, it may be operated at a lower speed. Therefore, the performance required for the signal conversion unit 70 and the digital signal processing unit 21 including the encoding unit 71 is reduced. be able to.
図16は、RZ符号化処理を行う符号化部71の構成例を示している。図16において符号化部71は、AND回路711として構成されている。AND回路711の入力には、ΔΣ変調器25の出力(サンプリング周波数fs)と、クロック(fsの2倍の周波数の矩形パルス)とが与えられる。なお、クロックは、fsのn倍(nは2以上の整数)の周波数であってもよい。nを変化させることで、周波数変換量を変化させることができる。クロックの周波数は、ΔΣ変調器25の出力の周波数に応じて、制御部35にて決定される。
なお、符号化部71がマンチェスタ符号化処理を行う場合には、AND回路711に代えて、XOR回路およびNOT回路を採用すればよい。
FIG. 16 illustrates a configuration example of the encoding unit 71 that performs the RZ encoding process. In FIG. 16, the encoding unit 71 is configured as an AND circuit 711. The input of the AND circuit 711 is supplied with the output of the ΔΣ modulator 25 (sampling frequency fs) and the clock (rectangular pulse having a frequency twice as high as fs). The clock may have a frequency n times fs (n is an integer of 2 or more). By changing n, the amount of frequency conversion can be changed. The frequency of the clock is determined by the control unit 35 according to the frequency of the output of the ΔΣ modulator 25.
When the encoding unit 71 performs Manchester encoding processing, an XOR circuit and a NOT circuit may be employed instead of the AND circuit 711.
図17(a)は、符号化処理を行う符号化部71の他の構成例を示している。図17(a)の符号化部71は、ルックアップテーブル712を有している。符号化部71は、ルックアップテーブル712を参照して、符号化処理を行うため、論理回路(AND回路)を用いた処理よりも高速化が可能である。 FIG. 17A illustrates another configuration example of the encoding unit 71 that performs the encoding process. The encoding unit 71 in FIG. 17A has a lookup table 712. Since the encoding unit 71 performs an encoding process with reference to the lookup table 712, the encoding unit 71 can be faster than a process using a logic circuit (AND circuit).
図17(b)に示すように、ルックアップテーブル712には、ΔΣ変調器25の出力における2種類のビット値(0と1)それぞれに応じた伝送路符号化値を規定している。RZ符号の場合、ΔΣ変調器25の出力が”0”であれば、RZ符号化値は”00”であり、ΔΣ変調器25の出力が”1”であれば、RZ符号化値は”01”である。 As shown in FIG. 17B, the look-up table 712 defines transmission line coded values corresponding to two types of bit values (0 and 1) in the output of the ΔΣ modulator 25. In the case of the RZ code, if the output of the ΔΣ modulator 25 is “0”, the RZ encoded value is “00”, and if the output of the ΔΣ modulator 25 is “1”, the RZ encoded value is “ 01 ”.
また、ルックアップテーブル712には、RZ符号化値だけでなく、マンチェスタ符号化値も格納されている。
マンチェスタ符号の場合、ΔΣ変調器25の出力が”0”であれば、マンチェスタ符号化値は”01”であり、ΔΣ変調器25の出力が”1”であれば、マンチェスタ符号化値は”10”である。
符号化部71が、RZ符号化値を参照するか、マンチェスタ符号化値を参照するかは、制御部35からの制御信号に応じて決定される。
なお、ルックアップテーブル712には、RZ符号化値だけを格納していてもよい。また、マンチェスタ符号化値だけを格納することも可能である。
The lookup table 712 stores not only the RZ encoded value but also the Manchester encoded value.
In the case of Manchester code, if the output of the ΔΣ modulator 25 is “0”, the Manchester encoded value is “01”, and if the output of the ΔΣ modulator 25 is “1”, the Manchester encoded value is “ 10 ″.
Whether the encoding unit 71 refers to the RZ encoded value or the Manchester encoded value is determined according to a control signal from the control unit 35.
Note that the lookup table 712 may store only the RZ encoded value. It is also possible to store only the Manchester encoded value.
前述のように、マンチェスタ符号は、低周波側では出力が小さくなるものの、高周波側において大きな出力を得られる。したがって、高周波側では、RZ符号よりもマンチェスタ符号を用いたほうが大きな出力を得ることができる。逆に、低周波側では、マンチェスタ符号よりもRZ符号のほうが大きな出力を得ることができる。
そこで、出力する周波数によって、符号化処理を切り替えて実行することが好ましい。制御部35は、最終的に出力されるRF信号の周波数を決定するとともに、その周波数に応じて、符号化部71において実行される符号化処理の種類を決定し、符号化処理の種類を指定する制御信号を符号化部71に与える。符号化部71は、制御信号に応じて、符号化処理を切り替えて実行することができる。
As described above, the Manchester code has a small output on the low frequency side, but can obtain a large output on the high frequency side. Therefore, on the high frequency side, a larger output can be obtained by using the Manchester code than the RZ code. Conversely, on the low frequency side, the RZ code can obtain a larger output than the Manchester code.
Therefore, it is preferable to switch and execute the encoding process according to the output frequency. The control unit 35 determines the frequency of the RF signal to be finally output, determines the type of encoding process executed in the encoding unit 71 according to the frequency, and designates the type of encoding process A control signal to be transmitted is supplied to the encoding unit 71. The encoding unit 71 can switch and execute the encoding process according to the control signal.
複数の符号化処理を選択的に切り替えて実行する場合、図17(b)に示すようにルックアップテーブル712において複数の種類の符号化値を規定しておくことで、符号化部71では、複数の異なる伝送路符号化処理を実行するのが容易となる。
例えば、複数の符号化処理それぞれに対応した複数の論理回路(AND回路及びXOR回路)を用意しておき、複数の論理回路を使い分けようとした場合、回路規模が大きくなる。これに対し、ルックアップテーブル712において複数の種類の符号化値を規定する場合には、符号化処理によってルックアップテーブル712の内容が異なるだけで、符号化部71としての回路構成は共通化できる。
When a plurality of encoding processes are selectively switched and executed, by defining a plurality of types of encoded values in the lookup table 712 as shown in FIG. It becomes easy to execute a plurality of different transmission path encoding processes.
For example, when a plurality of logic circuits (AND circuit and XOR circuit) corresponding to each of a plurality of encoding processes are prepared and a plurality of logic circuits are used properly, the circuit scale increases. On the other hand, when a plurality of types of encoded values are defined in the lookup table 712, the circuit configuration as the encoding unit 71 can be shared only by changing the contents of the lookup table 712 depending on the encoding process. .
なお、ルックアップテーブル712に規定する符号化値としては、ΔΣ変調器25の出力”0”に対して、”10”、ΔΣ変調器25の出力”1”に対して、”01”であってもよい。
また、ルックアップテーブル712に規定する他の符号化値としては、ΔΣ変調器25の出力”0”に対して、”11”、ΔΣ変調器25の出力”1”に対して、”01”であってもよい。
さらに、ルックアップテーブル712に規定する他の符号化値としては、ΔΣ変調器25の出力”0”に対して、”00”、ΔΣ変調器25の出力”1”に対して、”01”であってもよい。
Note that the encoded values defined in the lookup table 712 are “10” for the output “0” of the ΔΣ modulator 25 and “01” for the output “1” of the ΔΣ modulator 25. May be.
Other encoded values defined in the lookup table 712 include “11” for the output “0” of the ΔΣ modulator 25 and “01” for the output “1” of the ΔΣ modulator 25. It may be.
Further, other encoded values defined in the lookup table 712 include “00” for the output “0” of the ΔΣ modulator 25 and “01” for the output “1” of the ΔΣ modulator 25. It may be.
さらに、ルックアップテーブル712に規定する符号化値は、2bitである必要はなく、それ以上のビット数であってもよい。
例えば、ルックアップテーブル712に規定する他の符号化値としては、ΔΣ変調器25の出力”0”に対して、”0101”、ΔΣ変調器25の出力”1”に対して、”1010”であってもよい。
Furthermore, the encoded value defined in the look-up table 712 does not need to be 2 bits, and may have a larger number of bits.
For example, other encoded values defined in the lookup table 712 include “0101” for the output “0” of the ΔΣ modulator 25 and “1010” for the output “1” of the ΔΣ modulator 25. It may be.
これらいずれの符号化値であっても、符号化処理は、RF信号に対する周波数変換となる。 For any of these encoded values, the encoding process is frequency conversion for the RF signal.
図18は、ΔΣ変調器25及び符号化部71の他の構成例を示している。図18において、ΔΣ変調器25は、量子化器28のシリアル出力(1bit量子化信号)を、パラレルに変換するシリアル−パラレル変換部29を有している。図18のシリアル−パラレル変換部29は、4bitパラレル信号に変換するものであるが、パラレル信号のビット数は特に限定されるものではなく、例えば,8bitパラレルであってもよい。
パラレル出力となった1bit量子化信号は、信号速度が低速となるため、信号の取り扱いが容易となる。
なお、ΔΣ変調器25は、シリアル−パラレル変換部29を備えることで、パラレル出力をするように構成するほか、量子化器28自体が、パラレルの量子化信号を出力するよう構成されていてもよい。
FIG. 18 illustrates another configuration example of the ΔΣ modulator 25 and the encoding unit 71. In FIG. 18, the ΔΣ modulator 25 has a serial-parallel conversion unit 29 that converts the serial output (1-bit quantized signal) of the quantizer 28 into parallel. The serial-parallel converter 29 in FIG. 18 converts the signal into a 4-bit parallel signal, but the number of bits of the parallel signal is not particularly limited, and may be, for example, 8-bit parallel.
Since the signal speed of the 1-bit quantized signal that has become a parallel output is low, the signal can be easily handled.
Note that the ΔΣ modulator 25 includes the serial-parallel converter 29 so as to perform parallel output, and the quantizer 28 itself may be configured to output a parallel quantized signal. Good.
ΔΣ変調器25から出力されたパラレルの1bit量子化信号は、符号化部71に与えられる。
符号化部71は、ΔΣ変調器25から出力されたパラレルの1bit量子化信号(4bit)それぞれに、並列的に0信号を追加するよう構成されているとともに、0信号が追加された8bitのパラレル信号をシリアル信号に変換するパラレル−シリアル変換部713を備えている。
The parallel 1-bit quantized signal output from the ΔΣ modulator 25 is provided to the encoding unit 71.
The encoding unit 71 is configured to add a 0 signal in parallel to each of the parallel 1-bit quantized signals (4 bits) output from the ΔΣ modulator 25, and an 8-bit parallel to which the 0 signal is added. A parallel-serial conversion unit 713 that converts a signal into a serial signal is provided.
符号化部71において、0信号を並列的に追加することは、パラレルでのRZ符号化処理に相当する。0信号を追加するだけでよいため、RZ符号化処理を容易に行える。
そして、パラレルでのRZ符号化処理が施された8bitパラレル信号を、パラレル−シリアル変換部713にてシリアル信号に変換することで、符号化処理が施された1bit量子化信号のシリアル信号が得られる。
In the encoding unit 71, adding the 0 signal in parallel corresponds to RZ encoding processing in parallel. Since only the 0 signal needs to be added, the RZ encoding process can be performed easily.
Then, the serial signal of the 1-bit quantized signal subjected to the encoding process is obtained by converting the 8-bit parallel signal subjected to the parallel RZ encoding process into a serial signal by the parallel-serial conversion unit 713. It is done.
図19は、符号化部71のさらに他の構成例を示している。なお、図19のΔΣ変調器25は、図18のΔΣ変調器25と同様に、1bit量子化信号をパラレル出力するよう構成されている。 FIG. 19 shows still another configuration example of the encoding unit 71. The ΔΣ modulator 25 in FIG. 19 is configured to output a 1-bit quantized signal in parallel, similarly to the ΔΣ modulator 25 in FIG.
図19の符号化部71は、図18の符号化図71と同様に、パラレル−シリアル変換部713を備えているほか、ルックアップテーブル714a〜714dを備えている。これらのルックアップテーブル714a〜714dそれぞれは、図17のルックアップテーブル712と同様のものである。
符号化部71は、制御部35からの制御信号によって、ルックアップテーブル714a〜714dのRZ符号化値を参照するか、マンチェスタ符号化値を参照するかを決定し、符号化処理を行う。パラレル信号それぞれについて、ルックアップテーブル714a〜714dを参照した符号化処理によって、4bitパラレルの1bit量子化信号が、8bitパラレルの信号となる。8bitパラレルの信号は、パラレル−シリアル変換部713にてシリアル信号に変換され、符号化処理が施された1bit量子化信号のシリアル信号が得られる。
パラレル信号に対して符号化処理を行うことで、ルックアップテーブル714a〜714dを参照して行われる符号化処理を低速で行うことができ有利である。
The encoding unit 71 in FIG. 19 includes the parallel-serial conversion unit 713 and the lookup tables 714a to 714d as in the encoding FIG. 71 in FIG. Each of these lookup tables 714a to 714d is the same as the lookup table 712 in FIG.
The encoding unit 71 determines whether to refer to the RZ encoded value of the lookup tables 714a to 714d or the Manchester encoded value based on the control signal from the control unit 35, and performs the encoding process. With respect to each parallel signal, a 4-bit parallel 1-bit quantized signal becomes an 8-bit parallel signal by encoding processing with reference to the lookup tables 714a to 714d. The 8-bit parallel signal is converted into a serial signal by the parallel-serial conversion unit 713, and a serial signal of a 1-bit quantized signal subjected to encoding processing is obtained.
By performing the encoding process on the parallel signal, the encoding process performed with reference to the look-up tables 714a to 714d can be advantageously performed at a low speed.
[5 付記]
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
[5 Notes]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the meanings described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 システム
25 ΔΣ変調器(変換器)
32 アナログフィルタ
70 信号変換装置
71 符号化部
712 ルックアップテーブル
713 パラレル−シリアル変換部
1 System 25 ΔΣ modulator (converter)
32 Analog filter 70 Signal converter 71 Encoding unit 712 Look-up table 713 Parallel-serial conversion unit
Claims (12)
前記1bit量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、
前記ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記1bit量子化信号における2種類のbit値の出現頻度が異なるように符号化されるベースバンド伝送路符号化処理である
ことを特徴とする信号変換装置。 A converter that outputs a 1-bit quantized signal representing an analog signal of a band transmission system;
An encoding unit that performs baseband transmission line encoding processing on the 1-bit quantized signal,
The baseband transmission line encoding process is a process that is a frequency conversion for the analog signal, and a baseband transmission line code that is encoded so that appearance frequencies of two types of bit values in the 1-bit quantized signal are different. The signal conversion device characterized by the above-mentioned.
前記第1ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記1bit量子化信号における2種類のbit値の出現頻度が異なるように符号化されるベースバンド伝送路符号化処理であり、
前記第2ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記1bit量子化信号における2種類のbit値の出現頻度が同じになるように符号化されるベースバンド伝送路符号化処理である
請求項1記載の信号変換装置。 The encoding unit can selectively switch and execute a first baseband transmission line encoding process for the 1-bit quantized signal and a second baseband transmission line encoding process for the 1-bit quantized signal,
The first baseband transmission line encoding process is a process that is a frequency conversion for the analog signal, and the baseband transmission is encoded so that the appearance frequencies of two types of bit values in the 1-bit quantized signal are different. Road encoding processing,
The second baseband transmission line encoding process is a process that is a frequency conversion for the analog signal, and a base that is encoded so that the appearance frequencies of two types of bit values in the 1-bit quantized signal are the same. The signal conversion apparatus according to claim 1, wherein the signal conversion apparatus is band transmission path encoding processing.
請求項2記載の信号変換装置。 The signal according to claim 2, wherein the encoding unit selectively executes the first baseband transmission path encoding process and the second baseband transmission path encoding process according to the frequency of the analog signal. Conversion device.
請求項2又は3記載の信号変換装置。 The signal conversion apparatus according to claim 2, wherein the first baseband transmission path encoding process is an RZ encoding process.
請求項2〜4のいずれか1項に記載の信号変換装置。 The signal conversion apparatus according to any one of claims 2 to 4, wherein the second baseband transmission path encoding process is a Manchester encoding process.
請求項1〜5のいずれか1項に記載の信号変換装置。 The encoding unit has a lookup table that defines transmission channel encoding values corresponding to two types of bit values in the 1-bit quantized signal, and baseband transmission channel encoding based on the lookup table The signal conversion apparatus according to claim 1, wherein the process is executed.
前記符号化部は、パラレルの前記1bit量子化信号に対して、ベースバンド伝送路符号化処理を実行するよう構成されているとともに、ベースバンド伝送路符号化処理されたパラレルの信号をシリアルに変換して出力するパラレル−シリアル変換部を備えている
請求項1〜6のいずれか1項に記載の信号変換装置。 The converter is configured to output the 1-bit quantized signal in parallel;
The encoding unit is configured to perform baseband transmission path encoding processing on the parallel 1-bit quantized signal, and converts the parallel signal subjected to baseband transmission path encoding processing to serial The signal converter of any one of Claims 1-6 provided with the parallel-serial conversion part which carries out and outputs.
前記ルックアップテーブルは、前記1bit量子化信号における2種類のビット値それぞれに対して複数の伝送路符号化値が規定されており、
前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行する
請求項7記載の信号変換装置。 The encoding unit includes a look-up table that defines transmission path encoding values corresponding to two types of bit values in the 1-bit quantized signal,
In the lookup table, a plurality of transmission line encoding values are defined for each of two types of bit values in the 1-bit quantized signal,
The encoding unit selects one of a plurality of transmission path encoding values defined for each of two types of bit values in the 1-bit quantized signal, and executes baseband transmission path encoding processing. Item 8. The signal converter according to Item 7.
前記1bit量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、
前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルに基づいて、ベースバンド伝送路符号化処理を実行する
ことを特徴とする信号変換装置。 A converter that outputs a 1-bit quantized signal representing an analog signal of a band transmission system;
An encoding unit that performs baseband transmission line encoding processing on the 1-bit quantized signal,
The encoding unit has a lookup table that defines transmission channel encoding values corresponding to two types of bit values in the 1-bit quantized signal, and baseband transmission channel encoding based on the lookup table The signal converter characterized by performing a process.
前記1bit量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、
前記変換器は、前記1bit量子化信号を、パラレル出力するよう構成され、
前記符号化部は、パラレルの前記1bit量子化信号に対して、ベースバンド伝送路符号化処理を実行するよう構成されているとともに、ベースバンド伝送路符号化処理されたパラレルの信号をシリアルに変換して出力するパラレル−シリアル変換部を備えている
ことを特徴とする信号変換装置。 A converter that outputs a 1-bit quantized signal representing an analog signal of a band transmission system;
An encoding unit that performs baseband transmission line encoding processing on the 1-bit quantized signal,
The converter is configured to output the 1-bit quantized signal in parallel;
The encoding unit is configured to perform baseband transmission path encoding processing on the parallel 1-bit quantized signal, and converts the parallel signal subjected to baseband transmission path encoding processing to serial A signal conversion device comprising a parallel-serial conversion unit that outputs the signal.
前記ルックアップテーブルは、前記1bit量子化信号における2種類のビット値それぞれに対して複数の伝送路符号化値が規定されており、
前記符号化部は、前記1bit量子化信号における2種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行する
請求項10記載の信号変換装置。 The encoding unit includes a look-up table that defines transmission path encoding values corresponding to two types of bit values in the 1-bit quantized signal,
In the lookup table, a plurality of transmission line encoding values are defined for each of two types of bit values in the 1-bit quantized signal,
The encoding unit selects one of a plurality of transmission path encoding values defined for each of two types of bit values in the 1-bit quantized signal, and executes baseband transmission path encoding processing. Item 11. A signal converter according to Item 10.
前記ベースバンド伝送路符号化処理が施された前記1bit量子化信号を送信する
ことを特徴とする送信機。 A signal conversion device according to claim 1,
Transmitting the 1-bit quantized signal that has been subjected to the baseband transmission path encoding process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013053176A JP5418709B2 (en) | 2013-03-15 | 2013-03-15 | Signal converter and transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013053176A JP5418709B2 (en) | 2013-03-15 | 2013-03-15 | Signal converter and transmitter |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012127615 Division | 2012-02-20 | 2012-06-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013255218A true JP2013255218A (en) | 2013-12-19 |
JP5418709B2 JP5418709B2 (en) | 2014-02-19 |
Family
ID=49952358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013053176A Active JP5418709B2 (en) | 2013-03-15 | 2013-03-15 | Signal converter and transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5418709B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346824A (en) * | 1989-07-12 | 1991-02-28 | Internatl Business Mach Corp <Ibm> | Sigma-delta convortor |
JPH06132829A (en) * | 1992-07-10 | 1994-05-13 | Internatl Business Mach Corp <Ibm> | Decimation filter and a/d converter |
JPH1022830A (en) * | 1996-07-03 | 1998-01-23 | Anritsu Corp | Digital modulator |
JP2004048703A (en) * | 2002-05-13 | 2004-02-12 | Matsushita Electric Ind Co Ltd | Amplifier circuit, transmitter, method for amplification and transmission |
JP2007516651A (en) * | 2003-05-29 | 2007-06-21 | ティーディーケイ・セミコンダクタ・コーポレーション | Method and apparatus for full-duplex communication via transformer |
JP2008177651A (en) * | 2007-01-16 | 2008-07-31 | Renesas Technology Corp | SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING A/D CONVERTER COMPOSED OF BAND-PASS DeltaSigma MODULATOR |
-
2013
- 2013-03-15 JP JP2013053176A patent/JP5418709B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346824A (en) * | 1989-07-12 | 1991-02-28 | Internatl Business Mach Corp <Ibm> | Sigma-delta convortor |
JPH06132829A (en) * | 1992-07-10 | 1994-05-13 | Internatl Business Mach Corp <Ibm> | Decimation filter and a/d converter |
JPH1022830A (en) * | 1996-07-03 | 1998-01-23 | Anritsu Corp | Digital modulator |
JP2004048703A (en) * | 2002-05-13 | 2004-02-12 | Matsushita Electric Ind Co Ltd | Amplifier circuit, transmitter, method for amplification and transmission |
JP2007516651A (en) * | 2003-05-29 | 2007-06-21 | ティーディーケイ・セミコンダクタ・コーポレーション | Method and apparatus for full-duplex communication via transformer |
JP2008177651A (en) * | 2007-01-16 | 2008-07-31 | Renesas Technology Corp | SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING A/D CONVERTER COMPOSED OF BAND-PASS DeltaSigma MODULATOR |
Also Published As
Publication number | Publication date |
---|---|
JP5418709B2 (en) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013183550A1 (en) | Signal conversion device and transmitter | |
EP2509218B1 (en) | System and method for generating a pulse-width modulated signal | |
JP5915459B2 (en) | Signal conversion method, signal transmission method, signal conversion device, and transmitter | |
JP6090441B2 (en) | Transmitter circuit | |
JP2016213767A (en) | Radio equipment | |
US8290087B2 (en) | Sample rate conversion in delta-sigma modulators | |
US9287887B2 (en) | DEM circuit, delta-sigma modulator, D/A converter, and wireless communication device | |
WO2013087124A1 (en) | Digital polar modulator for a switch mode rf power amplifier | |
JP5418709B2 (en) | Signal converter and transmitter | |
JP5920109B2 (en) | Distortion compensation apparatus, distortion compensation method, distortion compensation program, transmitter, and 1-bit audio apparatus | |
JP5935519B2 (en) | ΔΣ modulation system | |
JP2013255003A (en) | Δς modulation system and digital signal processing device | |
Johnson et al. | Manchester encoded bandpass sigma–delta modulation for RF class D amplifiers | |
JP2014014066A (en) | Signal conversion device, signal output device and transmitter | |
US9264063B2 (en) | Method for designing band pass delta-sigma modulator, band pass delta-sigma modulator, signal processing device, and radio transceiver | |
JP2014064236A (en) | Signal processing device and radio | |
WO2013125522A1 (en) | Signal conversion method, signal transmission method, signal conversion device, and transmitter | |
JP5915392B2 (en) | Signal converter | |
Podsiadlik et al. | Analysis of 3-level bandpass sigma-delta modulators with 2-level output | |
Adrian et al. | A review of design methods for digital modulators | |
Podsiadlik et al. | Improved coding-efficiency two-level source encoder for RF switch-mode power amplifiers | |
JP2024058238A (en) | Signal processing circuit, DA converter circuit, AD converter circuit, and audio device | |
Morales et al. | An FPGA RF PWM Modulator for ISM Bands | |
WO2013183534A1 (en) | Wireless transmitter and signal processing device | |
JP6177057B2 (en) | IC for wireless communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130913 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130913 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20131008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5418709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |