JP2013232272A - 誤り訂正符号を有する不揮発性メモリシステムの消去 - Google Patents
誤り訂正符号を有する不揮発性メモリシステムの消去 Download PDFInfo
- Publication number
- JP2013232272A JP2013232272A JP2013093707A JP2013093707A JP2013232272A JP 2013232272 A JP2013232272 A JP 2013232272A JP 2013093707 A JP2013093707 A JP 2013093707A JP 2013093707 A JP2013093707 A JP 2013093707A JP 2013232272 A JP2013232272 A JP 2013232272A
- Authority
- JP
- Japan
- Prior art keywords
- erase
- verification
- bit cells
- error correction
- correction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000012795 verification Methods 0.000 claims description 93
- 230000005055 memory storage Effects 0.000 claims description 27
- 230000008569 process Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】本方法は、一部のビットセルに対して誤り訂正符号による訂正が以前に実行されたか否かを判定することを含む。所定数の消去パルスの後に消去検証に不合格であったビットセルの数が閾値未満であり、かつ、誤り訂正符号による訂正が一部のビットセルに対して実行されていない場合、消去動作に成功したと判定する。
【選択図】図4
Description
さらに、本明細書において使用される場合、「1つ(“a” or “an”)」という用語は、1つまたは2つ以上として定義される。さらに、特許請求の範囲における「少なくとも1つの」および「1つ以上」のような前置きの語句の使用は、不定冠詞「1つの (“a” or “an”)」による別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「1つ以上」または「少なくとも1つの」および「1つの (“a” or “an”)」のような不定冠詞を含む場合であっても、1つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。
Claims (20)
- 半導体メモリ記憶デバイスにおいて、
複数の不揮発性メモリビットセルを含む不揮発性メモリビットセルのアレイであって、1つ以上のブロックに分割されている、不揮発性メモリビットセルのアレイと、
前記アレイに結合されているメモリコントローラと、
前記アレイと前記メモリコントローラとに結合されている誤り訂正符号ユニットとを備え、
前記メモリコントローラは、前記1つ以上のブロックのうちの1つのブロックに対する消去動作の際、
第1の検証動作によって、前記複数の不揮発性メモリビットセルのうちの1つの不揮発性メモリビットセルのみが通常消去検証電圧レベルによる消去検証に不合格であるとして検出され、かつ、
第2の検証動作によって、前記複数の不揮発性メモリビットセルのうちの1つの不揮発性メモリビットセルが前記通常消去検証電圧レベルよりも高い緩和消去検証電圧レベルによる消去検証に不合格であるとして検出された場合、
前記消去動作に成功したと判断するように構成されている、半導体メモリ記憶デバイス。 - 消去されているブロックに対して前記誤り訂正符号ユニットが以前に訂正を実行していない場合、前記消去動作は成功したと判断される、請求項1に記載の半導体メモリ記憶デバイス。
- 前記消去動作の際、前記第1の検証動作および前記第2の検証動作は各消去パルスの後または複数の消去パルスを含む消去パルスのグループの後に実行される、請求項1に記載の半導体メモリ記憶デバイス。
- 前記緩和消去検証電圧レベルによる消去検証に不合格であった前記1つの不揮発性メモリビットセルを含む誤り訂正符号セグメントに対して前記誤り訂正符号ユニットが以前に訂正を実行していない場合、前記消去動作は成功したと判断される、請求項1に記載の半導体メモリ記憶デバイス。
- 前記メモリコントローラは、前記1つのブロックに対する前記消去動作の際、前記第1の検証動作によって、前記複数の不揮発性メモリビットセルのうちの1つのメモリビットセルのみが前記通常消去検証電圧レベルによる消去検証に不合格であるとして検出され、前記第2の検証動作によって、前記複数の不揮発性メモリビットセルのすべてが前記緩和消去検証電圧レベルによる消去に成功したとして検出された場合、消去パルスの最大数に達したときに前記消去動作に成功したと判断するように構成されている、請求項1に記載の半導体メモリ記憶デバイス。
- 前記通常消去検証電圧レベルによる消去検証に不合格であった前記1つの不揮発性メモリビットセルを含む誤り訂正符号セグメントに対して前記誤り訂正符号ユニットが以前に訂正を実行していない場合、前記消去動作は成功したと前記メモリコントローラによって判断される、請求項5に記載の半導体メモリ記憶デバイス。
- 前記通常消去検証電圧レベルによる消去検証に不合格であった前記1つの不揮発性メモリビットセルを含む前記1つのブロックに対して前記誤り訂正符号ユニットが以前に訂正を実行していない場合、前記消去動作は成功したと判断される、請求項5に記載の半導体メモリ記憶デバイス。
- 前記第1の検証動作に不合格であった不揮発性メモリビットセルの数をカウントする前に、所定数の消去パルスが前記メモリコントローラによって実行される、請求項1に記載の半導体メモリ記憶デバイス。
- 前記所定数の消去パルスは5〜10個の消去パルスである、請求項8に記載の半導体メモリ記憶デバイス。
- 不揮発性メモリに記憶される1つ以上の誤り訂正符号インジケータを含む誤り訂正符号記録部をさらに備え、前記誤り訂正符号インジケータの各々は前記複数の不揮発性メモリビットセルの前記複数のブロックのうちの対応するブロックに割り当てられており、誤り訂正符号による訂正が前記対応するブロックに対して実行されたか否かを示す、請求項1に記載の半導体メモリ記憶デバイス。
- 不揮発性メモリに記憶される1つ以上の誤り訂正符号インジケータを含む誤り訂正符号記録部をさらに備え、前記誤り訂正符号インジケータの各々は前記複数の不揮発性メモリビットセルの前記複数のブロックのうちの対応する誤り訂正符号セグメントに割り当てられており、誤り訂正符号による訂正が前記対応する誤り訂正符号セグメントに対して実行されたか否かを示す、請求項1に記載の半導体メモリ記憶デバイス。
- 半導体メモリ記憶デバイスを消去する方法であって、
複数の不揮発性メモリビットセルを含む不揮発性メモリビットセルのアレイの一部の不揮発性メモリビットセルに対して消去動作を実行する工程と、
前記消去動作の際、第1の検証動作によって、前記複数の不揮発性メモリビットセルのうちの1つの不揮発性メモリビットセルのみが通常消去検証電圧レベルによる消去検証に不合格であるとして検出され、第2の検証動作によって、前記複数の不揮発性メモリビットセルのすべてが前記通常消去検証電圧レベルよりも高い緩和消去検証電圧レベルによる消去に成功したとして検出された場合、消去パルスの最大数に達したときに前記消去動作を成功とする工程と、を備える方法。 - 前記消去動作の際、第1の検証動作によって、前記複数の不揮発性メモリビットセルのうちの1つの不揮発性メモリビットセルのみが通常消去検証電圧レベルによる消去検証に不合格であるとして検出され、かつ、
第2の検証動作によって、前記複数の不揮発性メモリビットセルのうちの1つの不揮発性メモリビットセルが前記通常消去検証電圧レベルよりも高い緩和消去検証電圧レベルによる消去検証に不合格であるとして検出された場合、
前記消去動作を成功とする工程をさらに備える、請求項12に記載の方法。 - 消去されている前記一部の不揮発性メモリビットセルに対して誤り訂正符号による訂正が以前に実行されていない場合、前記消去動作を成功とする工程をさらに備える、請求項12に記載の方法。
- 前記緩和消去検証電圧レベルによる消去検証に不合格であった前記1つの不揮発性メモリビットセルを含む誤り訂正符号セグメントに対して誤り訂正符号ユニットが以前に訂正を実行していない場合、前記消去動作は成功したと判断される、請求項12に記載の方法。
- 前記消去動作の際、前記第1の検証動作および前記第2の検証動作は各消去パルスの後または複数の消去パルスを含む消去パルスのグループの後に実行される、請求項13に記載の方法。
- 前記通常消去検証電圧レベルによる消去検証に不合格であった前記不揮発性メモリビットセルを含む前記一部の不揮発性メモリビットセルの誤り訂正符号セグメントに対して誤り訂正符号による訂正が以前に実行されていない場合、前記消去動作を成功とする工程をさらに備える、請求項13に記載の方法。
- 前記通常消去検証電圧レベルによる消去検証に不合格であった前記1つの不揮発性メモリビットセルを含む前記一部の不揮発性メモリビットセルに対して誤り訂正符号ユニットが以前に訂正を実行していない場合、前記消去動作を成功とする工程をさらに備える、請求項13に記載の方法。
- 不揮発性半導体メモリデバイスを消去する方法であって、
複数のビットセルを含むビットセルのアレイにおける一部のビットセルについて、消去動作中に消去検証に不合格であったビットセルの数を決定する工程と、
前記一部のビットセルに対して誤り訂正符号による訂正が以前に実行されたか否かを判定する工程と、
所定数の消去パルスの後に消去検証に不合格であったビットセルの数が閾値未満であり、かつ、前記誤り訂正符号による訂正が前記一部のビットセルに対して実行されていない場合、前記消去動作に成功したとする工程と、を備える方法。 - 前記一部のビットセルに対する前記消去動作の際、第1の検証動作によって、前記所定数のビットセルが通常消去検証電圧レベルによる消去検証に不合格であるとして検出され、
第2の検証動作によって、前記所定数のビットセルが緩和消去検証電圧レベルによる消去検証に不合格であるとして検出される場合、
前記消去動作を成功とする工程をさらに備える、請求項19に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/459,344 US8713406B2 (en) | 2012-04-30 | 2012-04-30 | Erasing a non-volatile memory (NVM) system having error correction code (ECC) |
US13/459,344 | 2012-04-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013232272A true JP2013232272A (ja) | 2013-11-14 |
JP2013232272A5 JP2013232272A5 (ja) | 2016-06-16 |
JP6288812B2 JP6288812B2 (ja) | 2018-03-07 |
Family
ID=48050473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013093707A Active JP6288812B2 (ja) | 2012-04-30 | 2013-04-26 | 誤り訂正符号を有する不揮発性メモリシステムの消去 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8713406B2 (ja) |
EP (1) | EP2667382B1 (ja) |
JP (1) | JP6288812B2 (ja) |
CN (1) | CN103377707A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9225356B2 (en) * | 2012-11-12 | 2015-12-29 | Freescale Semiconductor, Inc. | Programming a non-volatile memory (NVM) system having error correction code (ECC) |
JP6251885B2 (ja) * | 2013-04-26 | 2017-12-27 | パナソニックIpマネジメント株式会社 | 抵抗変化型不揮発性記憶装置およびその書き込み方法 |
US9691505B2 (en) * | 2015-03-27 | 2017-06-27 | Intel Corporation | Dynamic application of error correction code (ECC) based on error type |
CN113360421B (zh) * | 2021-06-23 | 2023-03-31 | 武汉新芯集成电路制造有限公司 | 闪存的擦除方法及***、计算机存储介质 |
JP7181984B1 (ja) * | 2021-12-09 | 2022-12-01 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置および消去方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005025891A (ja) * | 2003-07-04 | 2005-01-27 | Toshiba Corp | 不揮発性半導体記憶装置、そのサブブロック消去方法および電子装置 |
JP2006134476A (ja) * | 2004-11-05 | 2006-05-25 | Toshiba Corp | 半導体集積回路装置、及びそれを用いた不揮発性メモリシステム |
EP1703522A1 (de) * | 2005-03-15 | 2006-09-20 | Infineon Technologies Flash GmbH & Co. KG. | Verfahren zum Betrieb eines Flash-Speicherbauelementes |
JP3937214B2 (ja) * | 1999-09-17 | 2007-06-27 | 株式会社ルネサステクノロジ | エラー訂正回数を記録する記憶装置 |
JP2012069180A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5579262A (en) * | 1996-02-05 | 1996-11-26 | Integrated Silicon Solution, Inc. | Program verify and erase verify control circuit for EPROM/flash |
US5995417A (en) * | 1998-10-20 | 1999-11-30 | Advanced Micro Devices, Inc. | Scheme for page erase and erase verify in a non-volatile memory array |
US6967873B2 (en) | 2003-10-02 | 2005-11-22 | Advanced Micro Devices, Inc. | Memory device and method using positive gate stress to recover overerased cell |
US7437653B2 (en) | 2004-12-22 | 2008-10-14 | Sandisk Corporation | Erased sector detection mechanisms |
US7408804B2 (en) * | 2005-03-31 | 2008-08-05 | Sandisk Corporation | Systems for soft programming non-volatile memory utilizing individual verification and additional soft programming of subsets of memory cells |
US7499317B2 (en) * | 2006-10-13 | 2009-03-03 | Sandisk Corporation | System for partitioned erase and erase verification in a non-volatile memory to compensate for capacitive coupling |
KR100843037B1 (ko) | 2007-03-27 | 2008-07-01 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이의 소거 방법 |
KR100936879B1 (ko) * | 2007-12-28 | 2010-01-14 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램방법 |
US8064267B2 (en) * | 2008-11-14 | 2011-11-22 | Micron Technology, Inc. | Erase voltage reduction in a non-volatile memory device |
US8345485B2 (en) * | 2011-02-09 | 2013-01-01 | Freescale Semiconductor, Inc. | Erase ramp pulse width control for non-volatile memory |
-
2012
- 2012-04-30 US US13/459,344 patent/US8713406B2/en active Active
-
2013
- 2013-03-29 EP EP13161850.6A patent/EP2667382B1/en active Active
- 2013-04-25 CN CN2013101465158A patent/CN103377707A/zh active Pending
- 2013-04-26 JP JP2013093707A patent/JP6288812B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3937214B2 (ja) * | 1999-09-17 | 2007-06-27 | 株式会社ルネサステクノロジ | エラー訂正回数を記録する記憶装置 |
JP2005025891A (ja) * | 2003-07-04 | 2005-01-27 | Toshiba Corp | 不揮発性半導体記憶装置、そのサブブロック消去方法および電子装置 |
JP2006134476A (ja) * | 2004-11-05 | 2006-05-25 | Toshiba Corp | 半導体集積回路装置、及びそれを用いた不揮発性メモリシステム |
EP1703522A1 (de) * | 2005-03-15 | 2006-09-20 | Infineon Technologies Flash GmbH & Co. KG. | Verfahren zum Betrieb eines Flash-Speicherbauelementes |
JP2012069180A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US8713406B2 (en) | 2014-04-29 |
EP2667382B1 (en) | 2018-08-15 |
EP2667382A1 (en) | 2013-11-27 |
US20130290808A1 (en) | 2013-10-31 |
JP6288812B2 (ja) | 2018-03-07 |
CN103377707A (zh) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9225356B2 (en) | Programming a non-volatile memory (NVM) system having error correction code (ECC) | |
US10861561B2 (en) | Threshold estimation in NAND flash devices | |
US8316278B2 (en) | Memory system that detects bit errors due to read disturbance and methods thereof | |
KR101829861B1 (ko) | 반도체 메모리 장치, 그 소거 방법 및 프로그램 방법 | |
US20100027336A1 (en) | Non-volatile memory device and associated programming method using error checking and correction (ECC) | |
US8947958B2 (en) | Latent slow bit detection for non-volatile memory | |
JP6288812B2 (ja) | 誤り訂正符号を有する不揮発性メモリシステムの消去 | |
US9471418B2 (en) | Memory system that detects bit errors due to read disturbance and methods thereof | |
KR101431760B1 (ko) | Ecc 알고리즘을 이용한 플래시 메모리 장치 및 그구동방법 | |
JP6115740B1 (ja) | 半導体記憶装置 | |
US8289773B2 (en) | Non-volatile memory (NVM) erase operation with brownout recovery technique | |
US8462554B2 (en) | Over-erase verification and repair methods for flash memory | |
US9378829B2 (en) | Non-volatile memory device with an EPLI comparator | |
JP2013232272A5 (ja) | ||
CN113327638B (zh) | 闪存及其擦除方法、电子***和计算机存储介质 | |
KR100335769B1 (ko) | 플래쉬 메모리 소자의 프로그램 방법 | |
US8923068B2 (en) | Low margin read operation with CRC comparision | |
JP6293846B2 (ja) | 半導体記憶装置 | |
CN113707208B (zh) | 用于非易失性存储装置的错误纠正的控制验证操作的方法及非易失性存储装置 | |
CN116434819A (zh) | 存储器装置的错误检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160420 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6288812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |