JP2013229712A - 電源装置、固体撮像装置、及び、電子機器 - Google Patents
電源装置、固体撮像装置、及び、電子機器 Download PDFInfo
- Publication number
- JP2013229712A JP2013229712A JP2012099656A JP2012099656A JP2013229712A JP 2013229712 A JP2013229712 A JP 2013229712A JP 2012099656 A JP2012099656 A JP 2012099656A JP 2012099656 A JP2012099656 A JP 2012099656A JP 2013229712 A JP2013229712 A JP 2013229712A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- unit
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
【課題】電源電圧を生成する回路部分に対して何ら設計変更等を行わなくても、出力電圧の電圧値がターゲット電圧の電圧値に復帰する時間を短縮可能な電源装置、当該電源装置を搭載する固体撮像装置、及び、当該固体撮像装置を有する電子機器を提供する。
【解決手段】所定の電源電圧を生成する電源電圧生成部と、当該電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える。そして、出力抵抗調整部により、出力電圧の電圧値がターゲット電圧の電圧値に復帰する時間を短縮すべく調整する。
【選択図】 図1
【解決手段】所定の電源電圧を生成する電源電圧生成部と、当該電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える。そして、出力抵抗調整部により、出力電圧の電圧値がターゲット電圧の電圧値に復帰する時間を短縮すべく調整する。
【選択図】 図1
Description
本開示は、電源装置、当該電源装置を搭載する固体撮像装置、及び、当該固体撮像装置を有する電子機器に関する。
負荷に対して電源電圧を与える電源装置(電源供給装置)は、あらゆる電子機器において用いられている。一例として、デジタルスチルカメラや携帯電話機などの撮像部として用いられる固体撮像装置において、画素アレイ部(画素部)の各画素を駆動したり、画素からの信号を処理したりする周辺回路部に対して電源電圧を与えるために用いられている(例えば、特許文献1参照)。
ところで、電源装置にあっては、負荷に想定の電流の範囲を超える大電流が流れると、出力電圧、即ち、負荷に与える電源電圧の電圧値が一時的に低下する。そして、電源装置の出力電圧の電圧値が、負荷の動作を保障可能なターゲット電圧の電圧値を下回り、当該ターゲット電圧の電圧値に復帰するまでの時間が長いと、負荷が所望の動作を実行できない時間が長くなる。
上記の問題に対しては、負荷に流れる大電流を想定して電源装置を設計しておくことで対応可能である、即ち、電源装置の出力電圧の電圧値がターゲット電圧の電圧値に復帰する時間を短縮可能である。しかし、そうすると、様々な負荷に対応して、負荷毎に電源装置を設計する必要があるために、電源装置個々のコスト、ひいては、電源装置を用いる装置(システム)全体のコストが増大する。
そこで、本開示は、電源電圧を生成する回路部分に対して何ら設計変更等を行わなくても、出力電圧の電圧値がターゲット電圧の電圧値に復帰する時間を短縮可能な電源装置、当該電源装置を搭載する固体撮像装置、及び、当該固体撮像装置を有する電子機器を提供することを目的とする。
上記の目的を達成するための本開示の電源装置は、
所定の電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える電源装置である。
所定の電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える電源装置である。
また、上記の目的を達成するための本開示の固体撮像装置は、
光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える固体撮像装置である。
光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える固体撮像装置である。
上記構成の電源装置または固体撮像装置において、負荷に想定の電流の範囲を超える大電流が流れることによって出力電圧の電圧値が低下し、その後、ターゲット電圧の電圧値に復帰するまでの時間(復帰時間)は、電源装置の出力抵抗の抵抗値と負荷容量の容量値で決まる。従って、出力抵抗調整部によって電源電圧生成部の出力抵抗の抵抗値を調整することで、復帰時間の調整が可能となる。
本開示によれば、出力電圧の電圧値が低下した際にターゲット電圧の電圧値に復帰する時間を調整できるために、電源電圧を生成する回路部分(電源電圧生成部)に対して何ら設計変更等を行わなくても、出力電圧の電圧値のターゲット電圧の電圧値への復帰時間を短縮できる。
以下、本開示の技術を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
1.本開示の電源装置、固体撮像装置、及び、電子機器、全般に関する説明
2.実施形態の説明
2−1.実施例1(カレントミラー回路を用いる例)
2−2.実施例2(抵抗ラダー回路を用いる例)
3.固体撮像装置(CMOSイメージセンサの例)
4.電子機器(撮像装置の例)
5.本開示の構成
1.本開示の電源装置、固体撮像装置、及び、電子機器、全般に関する説明
2.実施形態の説明
2−1.実施例1(カレントミラー回路を用いる例)
2−2.実施例2(抵抗ラダー回路を用いる例)
3.固体撮像装置(CMOSイメージセンサの例)
4.電子機器(撮像装置の例)
5.本開示の構成
<1.本開示の電源装置、固体撮像装置、及び、電子機器、全般に関する説明>
本開示の電源装置は、あらゆる電子機器において、負荷である回路部に対して安定した電源電圧を与えるのに用いられる電源供給装置である。そして、本開示の電源装置は、所定の電源電圧を生成する電源電圧生成部と、当該電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える。電源電圧生成部及び出力抵抗調整部については、本開示の電源装置を用いる電子機器(システム)の構成の簡略化を図る上では、電源電圧の供給先の負荷と同じ基板上に設けるのが好ましい。このとき、電源電圧生成部は、基板外部から与えられる電源電圧に基づいて負荷に与える電源電圧を生成することになる。
本開示の電源装置は、あらゆる電子機器において、負荷である回路部に対して安定した電源電圧を与えるのに用いられる電源供給装置である。そして、本開示の電源装置は、所定の電源電圧を生成する電源電圧生成部と、当該電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える。電源電圧生成部及び出力抵抗調整部については、本開示の電源装置を用いる電子機器(システム)の構成の簡略化を図る上では、電源電圧の供給先の負荷と同じ基板上に設けるのが好ましい。このとき、電源電圧生成部は、基板外部から与えられる電源電圧に基づいて負荷に与える電源電圧を生成することになる。
また、本開示の固体撮像装置は、光電変換部を含む画素が配置されて成る画素アレイ部と、当該画素アレイ部の各画素を駆動する回路部と、回路部に与える電源電圧を生成する電源電圧生成部と、当該電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える。電源電圧生成部及び出力抵抗調整部については、固体撮像装置の周辺の構成の簡略化を図る上では、電源電圧の供給先の負荷である回路部と共に、画素アレイ部と同じ基板上に搭載するのが好ましい。
回路部は、画素アレイ部の各画素を駆動する回路の他、画素アレイ部の各画素から出力される信号を処理する回路を含み、電源電圧生成部で生成される電源電圧の供給先の負荷となる。電源電圧生成部及び出力抵抗調整部については、画素アレイ部の周辺領域に設けるのが好ましい。そして、電源電圧生成部は、基板外部から与えられる電源電圧に基づいて負荷に与える電源電圧を生成することになる。
本開示の固体撮像装置における、光電変換部で光電変換された電荷の転送方式は問わない。すなわち、本開示の固体撮像装置は、CCD(Charge Coupled Device)イメージセンサに代表される電荷転送型の固体撮像装置であってもよいし、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサに代表される増幅型の固体撮像装置であってもよい。
そして、本開示の固体撮像装置は、あらゆる電子機器において、その撮像部(画像取込部)として用いることができる。本開示の固体撮像装置を用いる電子機器としては、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機やファクシミリ装置などを例示することができる。
上述した好ましい構成を含む本開示の電源装置、固体撮像装置、及び、電子機器にあっては、出力抵抗調整部について、電源電圧生成部の出力端から引き出す電流量を調整することによって電源電圧生成部の出力抵抗を調整する構成とすることができる。その際、出力抵抗調整部を電源電圧生成部の出力端に接続し、当該出力端から見たインピーダンスを切り替えることによって電源電圧生成部の出力端から引き出す電流量を調整する構成とすることができる。
また、上述した好ましい構成を含む本開示の電源装置、固体撮像装置、及び、電子機器にあっては、電源電圧生成部についてその出力段を、出力トランジスタ、抵抗分圧回路、及び、誤差増幅器から成る構成とすることができる。このとき、出力トランジスタは、第1電源と電源電圧生成部の出力端との間に接続される。抵抗分圧回路は、電源電圧生成部の出力端と第2電源との間に接続される。そして、誤差増幅器は、抵抗分圧回路の分圧ノードの電圧の参照電圧に対する差分に応じて出力トランジスタを駆動する。
また、上述した好ましい構成を含む本開示の電源装置、固体撮像装置、及び、電子機器にあっては、出力抵抗調整部について、出力側回路が抵抗分圧回路に対して並列に接続され、カレントミラー比が可変なカレントミラー回路を用いる構成とすることができる。そして、制御信号に応じてカレントミラー比を設定し、入力側回路に流れる基準電流のカレントミラー比倍された電流量を電源電圧生成部の出力端から出力側回路を通して引き出すことで、出力端から見たインピーダンスを制御信号に応じて切り替えることができる。
このとき、カレントミラー回路の出力側回路について、ゲート電極が共通に接続され、電源電圧生成部の出力端と第2電源との間に並列的に設けられた複数のトランジスタと、これら複数のトランジスタの各々に対して直列に接続された複数のスイッチ素子とを有する構成とすることができる。そして、制御信号に応じた複数のスイッチ素子のオン/オフ制御によってカレントミラー比を設定し、電源電圧生成部の出力端から出力側回路を通して引き出す電流量を調整することで、出力端から見たインピーダンスを制御信号に応じて切り替えることができる。
あるいは又、上述した好ましい構成を含む本開示の電源装置、固体撮像装置、及び、電子機器にあっては、出力抵抗調整部について、複数の抵抗素子が直列に接続されて成り、抵抗分圧回路に対して並列に接続された抵抗直列回路を用いる構成とすることができる。そして、制御信号に応じて抵抗直列回路の抵抗値を設定するすることで、出力端から見たインピーダンスを制御信号に応じて切り替えることができる。
このとき、抵抗直列回路について、複数の抵抗素子の各々に対して並列に接続された複数のスイッチ素子を用いる構成とすることができる。そして、制御信号に応じた複数のスイッチ素子のオン/オフ制御によって抵抗直列回路の抵抗値を設定することで、出力端から見たインピーダンスを制御信号に応じて切り替えることができる。
<2.実施形態の説明>
図1は、本開示の実施形態に係る電源装置の構成の概略を示すブロック図である。図1に示すように、本実施形態に係る電源装置10は、電源電圧生成部20及び出力抵抗調整部30を有する構成となっている。電源電圧生成部20は、従来の電源装置に相当する既存の回路部であり、負荷に与える所定の電源電圧を生成する。すなわち、本実施形態に係る電源装置10は、既存の電源電圧生成部20に対して、出力抵抗調整部30を付加した構成を特徴としている。電源電圧生成部20としては、周知の回路構成のものを用いることができる。
図1は、本開示の実施形態に係る電源装置の構成の概略を示すブロック図である。図1に示すように、本実施形態に係る電源装置10は、電源電圧生成部20及び出力抵抗調整部30を有する構成となっている。電源電圧生成部20は、従来の電源装置に相当する既存の回路部であり、負荷に与える所定の電源電圧を生成する。すなわち、本実施形態に係る電源装置10は、既存の電源電圧生成部20に対して、出力抵抗調整部30を付加した構成を特徴としている。電源電圧生成部20としては、周知の回路構成のものを用いることができる。
出力抵抗調整部30は、電源電圧生成部20の出力抵抗の抵抗値を調整するために設けられた回路部であり、電源電圧生成部20の出力端から引き出す電流量を制御信号に応じて調整することによって電源電圧生成部20の出力抵抗の抵抗値を調整する。電源電圧生成部20の出力端から引き出す電流量については、当該出力端から見たインピーダンスを切り替えることによって調整することができる。
上述した構成の本実施形態に係る電源装置10は、あらゆる電子機器において、回路部(負荷)に対して電源電圧を与えるのに用いられる。このとき、システム構成の簡略化を図ることなどを目的として、電源電圧の供給先の回路部が形成された基板(図示せず)と同じ基板上に電源電圧生成部20を搭載し、基板外部から与えられる電源電圧に基づいて負荷に与える電源電圧を生成する構成を採る場合に、特に、本実施形態に係る電源装置10がより有用なものとなる。その理由について以下に詳述する。
電源電圧の供給先の回路部が形成された基板上に電源電圧生成部20を搭載する場合、基板をできるだけコンパクトにするために電源電圧生成部20の配置面積が制限される。その結果、負荷と同じ基板上に搭載される電源電圧生成部20は負荷電流に対する耐性が弱くなる傾向にある。負荷電流に対する耐性が弱いと、過渡的な大電流負荷に対して、電源電圧生成部20の出力電圧の電圧値が一時的に低下する場合がある。
そして、電源電圧生成部20の出力電圧の電圧値が、負荷の動作を保障可能なターゲット電圧の電圧値を下回り、当該ターゲット電圧の電圧値に復帰するまでの時間、即ち、復帰時間が長いと、負荷が所望の動作を実行できない時間が長くなる。この電源電圧生成部20の出力電圧の変動に対して、出力抵抗調整部30が制御信号に応じて、電源電圧生成部20の抵抗値を調整する。
ここで、ターゲット電圧の電圧値への復帰時間は、電源電圧生成部20の出力抵抗の抵抗値と負荷容量の容量値で決まる。従って、出力抵抗調整部30によって電源電圧生成部20の出力抵抗の抵抗値を調整することで、復帰時間の調整が可能となるために、出力電圧の電圧値のターゲット電圧の電圧値への復帰時間を短縮できる。
このように、出力抵抗調整部30の作用によって復帰時間を調整できることから、電源電圧生成部20に対して何ら設計変更等を行わなくても、出力抵抗調整部30を付加するだけで、電源電圧生成部20の出力電圧の変動に対処できることになる。
従って、電源電圧生成部20は負荷電流に対する耐性がある程度弱かったとしても、出力抵抗調整部30の存在によって基板上の電源電圧生成部20の配置面積の縮小化に対応できるため基板のコンパクト化に寄与できる。更には、様々な負荷に対応して、負荷毎に電源電圧生成部20を設計しなくても、同じ設計の電源電圧生成部20を共通に用い、出力電圧の変動に対しては出力抵抗調整部30で対応することで、電源装置(電源電圧生成部20)個々のコスト、ひいては、当該電源装置を用いる装置(システム)全体のコストの低減に寄与できる。
尚、本実施形態では、電源装置10を電源電圧の供給先の回路部が形成された基板上に搭載する場合を例に挙げて説明したが、電源装置10の用途はこれに限られるものではない。すなわち、本実施形態に係る電源装置10は、あらゆる電子機器において、電源電圧の供給先の回路部が形成された基板上への搭載/非搭載に関係なく、回路部に与える電源電圧を生成し、かつ、当該電源電圧の変動時の復帰時間を短縮する機能を有する電源装置として用いることができる。
以下に、電源電圧生成部20の出力抵抗の抵抗値を調整する出力抵抗調整部30の具体的な実施例について、電源電圧生成部20の出力段の構成と共に説明する。尚、以下に説明する各実施例において示す、トランジスタの導電型などは一例であって、これに限定されない。
[2−1.実施例1]
図2は、実施例1に係る出力抵抗調整部30Aの回路構成を、電源電圧生成部20の出力段の構成と共に示す回路図である。
図2は、実施例1に係る出力抵抗調整部30Aの回路構成を、電源電圧生成部20の出力段の構成と共に示す回路図である。
(電源電圧生成部の出力段)
図2に示すように、電源電圧生成部20は、その出力段が、例えばPチャネルMOSトランジスタから成る出力トランジスタ21、抵抗素子22,23から成る抵抗分圧回路24、及び、オペアンプ等から成る誤差増幅器25によって構成されている。
図2に示すように、電源電圧生成部20は、その出力段が、例えばPチャネルMOSトランジスタから成る出力トランジスタ21、抵抗素子22,23から成る抵抗分圧回路24、及び、オペアンプ等から成る誤差増幅器25によって構成されている。
出力トランジスタ21は、例えば、正の電源電圧VDDの第1電源と電源電圧生成部20の出力端26との間に接続されている。抵抗分圧回路24は、電源電圧生成部20の出力端26と負の電源電圧VSS(本例では、接地レベル)の第2電源との間に直列に接続された抵抗素子22,23から成り、これら抵抗素子22,23の共通接続ノードが分圧ノードNとなる。そして、分圧ノードNには、電源電圧生成部20の出力端26と第2電源との間の電圧を抵抗素子22,23の抵抗比で分圧した電圧が得られる。
誤差増幅器25は、出力端が出力トランジスタ21のゲート電極に接続され、前段の回路部から与えられる基準電圧を非反転入力(+)、分圧ノードNの電圧を反転入力(−)としている。そして、誤差増幅器25は、抵抗分圧回路24の分圧ノードNの電圧の参照電圧に対する差分に応じて出力トランジスタ21を駆動する。これにより、電源電圧生成部20の出力端26には、参照電圧に対応する安定した出力電圧(電源電圧)が得られることになる。
(出力抵抗調整部)
出力抵抗調整部30Aは、電源電圧生成部20の出力段の抵抗分圧回路24に対して出力側回路が並列に接続され、カレントミラー比が可変なカレントミラー回路31から成る構成となっている。
出力抵抗調整部30Aは、電源電圧生成部20の出力段の抵抗分圧回路24に対して出力側回路が並列に接続され、カレントミラー比が可変なカレントミラー回路31から成る構成となっている。
カレントミラー回路31は、ゲート電極とドレイン電極とが共通に接続された、例えばNチャネルMOSトランジスタ32によって入力側回路が構成されている。カレントミラー回路31は、基準電流生成部であるバイアス部40の例えばPチャネルMOSトランジスタ41から入力側回路に供給される電流を基準電流としている。
カレントミラー回路31は、n個の例えばNチャネルMOSトランジスタ331〜33n及び同数のスイッチ素子341〜34nによって出力側回路が構成されている。カレントミラー回路31の出力側回路は、抵抗分圧回路24に対して並列に接続されている。すなわち、カレントミラー回路31の出力側回路は、電源電圧生成部20の出力端26と第2電源との間に接続されている。
カレントミラー回路31の出力側回路において、n個のトランジスタ331〜33nは、各ゲート電極が入力側回路のトランジスタ32のゲート電極に対して共通に接続され、更に、各ソース電極が入力側回路のトランジスタ32のソース電極に対して共通に接続されている。
n個のスイッチ素子341〜34nは、n個のトランジスタ331〜33nの各々に対して直列に接続されており、デコーダ50によってオン(閉)/オフ(開)の制御が行われる構成となっている。デコーダ50は、スイッチ素子341〜34nの数に対応したビット数の制御信号をデコードし、そのデコード結果を基にn個のスイッチ素子341〜34nをオン/オフ制御する。
このデコーダ50による制御の下に、カレントミラー回路31において、スイッチ素子341〜34nをオン/オフすることによってカレントミラー比を切り替えることができる。そして、カレントミラー回路31は、デコーダ50によって設定されたカレントミラー比を基に、入力側回路に流れる基準電流の電流量のカレントミラー比倍された電流量を、電源電圧生成部20の出力端26から出力側回路を通して引き出す動作を行う。
このように、出力抵抗調整部30Aによる作用の下に、電源電圧生成部20の出力端26から引き出す電流量を調整し、当該出力端26から見たインピーダンスを切り替えることにより、電源電圧生成部20の出力抵抗の抵抗値を調整することができる。このことについて、図3を用いてより具体的に説明する。
図3において、電源電圧生成部20の出力トランジスタ21のインピーダンスをZP、抵抗分圧回路24の抵抗素子22,23の各抵抗値をR1,R2、カレントミラー回路31の出力側回路のインピーダンスをZNとする。
(出力抵抗調整部30A:無し)
出力抵抗調整部30Aが無い従来の電源装置の場合の電源電圧生成部20の出力抵抗の抵抗値をROUT_1する。この場合の電源電圧生成部20の出力抵抗の抵抗値ROUT_1は、抵抗分割回路24の直列合成抵抗値(R1+R2)と出力トランジスタ21のインピーダンスZPとの並列合成抵抗値となる。
出力抵抗調整部30Aが無い従来の電源装置の場合の電源電圧生成部20の出力抵抗の抵抗値をROUT_1する。この場合の電源電圧生成部20の出力抵抗の抵抗値ROUT_1は、抵抗分割回路24の直列合成抵抗値(R1+R2)と出力トランジスタ21のインピーダンスZPとの並列合成抵抗値となる。
(出力抵抗調整部30A:有り)
出力抵抗調整部30Aが有る本開示に係る電源装置10の場合の電源電圧生成部20の出力抵抗の抵抗値をROUT_2する。この場合の電源電圧生成部20の出力抵抗の抵抗値ROUT_2は、出力抵抗調整部30Aが無い場合の出力抵抗の抵抗値ROUT_1とカレントミラー回路31の出力側回路のインピーダンスZNとの並列合成抵抗値となる。
出力抵抗調整部30Aが有る本開示に係る電源装置10の場合の電源電圧生成部20の出力抵抗の抵抗値をROUT_2する。この場合の電源電圧生成部20の出力抵抗の抵抗値ROUT_2は、出力抵抗調整部30Aが無い場合の出力抵抗の抵抗値ROUT_1とカレントミラー回路31の出力側回路のインピーダンスZNとの並列合成抵抗値となる。
これにより、出力抵抗調整部30Aが有る本開示に係る電源装置10の場合には、出力抵抗調整部30Aが無い従来の電源装置の場合に比べて、電源電圧生成部20の出力抵抗の抵抗値を、カレントミラー回路31の出力側回路のインピーダンスZNの分だけ低下させることができる。
先述したように、電源電圧生成部20の出力電圧が低下した際の、ターゲット電圧の電圧値への復帰時間は、電源電圧生成部20の出力抵抗の抵抗値と負荷容量の容量値で決まる。従って、出力抵抗調整部30Aの作用により、電源電圧生成部20の出力抵抗の抵抗値を調整することによって復帰時間を短縮すべく調整することができる。
[2−2.実施例2]
図4は、実施例2に係る出力抵抗調整部30Bの回路構成を、電源電圧生成部20の出力段の構成と共に示す回路図である。
図4は、実施例2に係る出力抵抗調整部30Bの回路構成を、電源電圧生成部20の出力段の構成と共に示す回路図である。
(出力抵抗調整部)
図4に示すように、出力抵抗調整部30Bは、n個の抵抗素子361〜36nが直列に接続され、これら抵抗素子361〜36nの各々に対してスイッチ素子371〜37nが並列に接続されて成る抵抗ラダー回路(抵抗直列回路)35から構成されている。
図4に示すように、出力抵抗調整部30Bは、n個の抵抗素子361〜36nが直列に接続され、これら抵抗素子361〜36nの各々に対してスイッチ素子371〜37nが並列に接続されて成る抵抗ラダー回路(抵抗直列回路)35から構成されている。
この抵抗ラダー回路35は、電源電圧生成部20の抵抗分圧回路24に対して並列に接続されている。すなわち、抵抗ラダー回路35は、電源電圧生成部20の出力端26と第2電源(VSS)との間に接続されている。そして、n個のスイッチ素子371〜37nは、デコーダ50によってオン(閉)/オフ(開)の制御が行われる。デコーダ50は、スイッチ素子371〜37nの数に対応したビット数の制御信号をデコードし、そのデコード結果を基にn個のスイッチ素子371〜37nをオン/オフ制御する。
このデコーダ50による制御の下にスイッチ素子371〜37nをオン/オフすることにより、抵抗ラダー回路35の抵抗値(直列合成抵抗値)を切り替えることができる。そして、抵抗ラダー回路35の抵抗値を切り替えることにより、電源電圧生成部20の出力抵抗の抵抗値を調整することができる。
図4を図3(実施例1)と対応させた場合、抵抗ラダー回路35の抵抗値(直列合成抵抗値)は、カレントミラー回路31の出力側回路のインピーダンスZNに相当することになる。従って、電源電圧生成部20の出力抵抗の抵抗値ROUT_2は、出力抵抗調整部30Aが無い場合の出力抵抗の抵抗値ROUT_1と抵抗ラダー回路35の抵抗値との並列合成抵抗値となる。
これにより、出力抵抗調整部30Bを備える本開示に係る電源装置10の場合には、出力抵抗調整部30Bを備えない従来の電源装置の場合に比べて、電源電圧生成部20の出力抵抗の抵抗値を、抵抗ラダー回路35の抵抗値の分だけ低下させることができる。その結果、出力抵抗調整部30Bの作用により、電源電圧生成部20の出力抵抗の抵抗値を調整することで、電源電圧生成部20の出力電圧が低下した際の、ターゲット電圧の電圧値への復帰時間を短縮すべく調整することができる。
また、実施例2に係る出力抵抗調整部30Bの場合には、実施例1に係る出力抵抗調整部30Aで用いる、基準電流を与えるためのバイアス部(基準電流生成部)40必要としないため、実施例1に係る出力抵抗調整部30Aに比べて少ない素子数で電源電圧生成部20の出力抵抗を調整する機能を実現することが可能となる。
<3.固体撮像装置>
上述した実施例1に係る出力抵抗調整部30Aや、実施例2に係る出力抵抗調整部30Bを備える本開示の電源装置10は、固体撮像装置において、画素アレイ部(画素部)と同じ基板上に搭載することで、より顕著な作用、効果を奏することができる。
上述した実施例1に係る出力抵抗調整部30Aや、実施例2に係る出力抵抗調整部30Bを備える本開示の電源装置10は、固体撮像装置において、画素アレイ部(画素部)と同じ基板上に搭載することで、より顕著な作用、効果を奏することができる。
ここで、固体撮像装置の光電変換部で光電変換された電荷の転送方式については特に限定しない。すなわち、固体撮像装置としては、CCDイメージセンサに代表される電荷転送型の固体撮像装置であってもよいし、CMOSイメージセンサに代表される増幅型の固体撮像装置であってもよい。以下では、CMOSイメージセンサを例に挙げて説明するものとする。
[CMOSイメージセンサ]
図5は、本開示の技術が適用されるCMOSイメージセンサの構成の概略を示すシステム構成図である。
図5は、本開示の技術が適用されるCMOSイメージセンサの構成の概略を示すシステム構成図である。
図5に示すように、本開示に係るCMOSイメージセンサ60は、同じ半導体基板(チップ)61上に、フォトダイオード等の光電変換部を含む画素(図示せず)が行列状に2次元配置されて成る画素アレイ部62やその周辺の回路部を搭載した構成となっている。本例では、画素アレイ部62の周辺の回路部として、垂直駆動部63、カラム処理部64、アンプ部65、ロジック回路部66、基準電流生成部67、及び、発振器68等を用いる場合を例示している。
垂直駆動部63は、シフトレジスタやアドレスデコーダ等によって構成され、画素アレイ部62の各画素から信号を読み出すに当たって、画素アレイ部62の各画素を例えば行単位で駆動(選択走査)する。この垂直駆動部63はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の2つの走査系を有する構成となっている。
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部62の各画素を行単位で順に選択走査する。画素から出力される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
この掃出し走査系による掃出し走査により、読出し行の画素の光電変換部から不要な電荷が掃き出されることで、当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出し(リセット)により、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する(光電荷の蓄積を開始する)動作のことを言う。
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、画素における光電荷の蓄積期間(露光期間)となる。
この垂直駆動部63による駆動の下に、選択行の各画素から出力されるアナログ信号は列並列にカラム処理部64に読み出される。カラム処理部64は、画素アレイ部62の画素列ごとに、選択行の各画素から出力される信号に対して所定の信号処理を施す。具体的には、カラム処理部64は、画素の信号を受けて当該信号に対して、例えばCDS(Correlated Double Sampling;相関二重サンプリング)によるノイズ除去や、AD(アナログ−デジタル)変換等の信号処理を行う。
カラム処理部64で処理された信号は、アンプ部65を通してロジック回路部66に送られ、当該ロジック回路部66において種々の処理が行われた後、半導体基板(チップ)61の外部に出力される。なお、ここで例示した信号処理系の構成は一例に過ぎず、信号処理系の構成としてはこれらに限られるものではない。
画素アレイ部62を挟んで垂直駆動部63の反対側には、基準電流生成部67や発振器68などが設けられている。尚、ここで示した垂直駆動部63と基準電流生成部67及び発振器68の配置関係は一例に過ぎず、図示の例に限られるものではない。すなわち、垂直駆動部63と基準電流生成部67及び発振器68を同じ側に配置する構成を採ることも可能であるし、また、垂直駆動部63を画素アレイ部62の両側に配置する構成を採ることも可能である。更には、信号処理系、即ち、カラム処理部64、アンプ部65、及び、ロジック回路部66などを、画素アレイ部62の上下に配置する構成を採ることも可能である。
基準電流生成部67は、上述した各回路部で用いる基準電圧の基となる各種の基準電流を生成し、各回路部に供給する。基準電流生成部67の構成の詳細については後述する。発振器68は、本CMOSイメージセンサ60のシステム動作の基準となるクロックを生成する。すなわち、本CMOSイメージセンサ60のシステム動作は、発振器68から出力されるクロックを基に実行されることになる。
上記の構成のCMOSイメージセンサ60において、垂直駆動部63、カラム処理部64、アンプ部65、ロジック回路部66、基準電流生成部67、及び、発振器68等の各回路部に対して電源電圧を与えるために、本開示の電源装置10が基板61上に搭載されて用いられる。
ここで、本開示の技術が適用されるCMOSイメージセンサ60を、例えば、携帯電話機などの撮像機能を有する携帯端末装置に搭載して用いる用途例の場合を想定すると、携帯端末装置の小型化に当たり、CMOSイメージセンサ60、即ち、チップ(基板61)のコンパクト化が要求される。そして、チップのコンパクト化のために、電源装置10の配置面積が制限される。
その結果、前にも述べたように、画素アレイ部62や負荷などと同じ基板上に搭載されてもちいられる電源電圧生成部20は負荷電流に対する耐性が弱く、過渡的な大電流負荷に対して、電源電圧生成部20の出力電圧(電源電圧)の電圧値が一時的に低下する場合がある。そして、電源電圧生成部20の出力電圧の電圧値がターゲート電圧の電圧値に復帰するまでは、CMOSイメージセンサ60の内部電源電圧はターゲート電圧に満たないために、電源電圧の供給先の回路部の特性悪化につながり、イメージセンサとして使用することができなくなる。
特に、CMOSイメージセンサ60にあっては、電源電圧生成部20の出力電圧の復帰時間が長いと、イメージセンサとして使用できない時間が長くなり、フレームレートの低下につながるため、近年の高フレームレーサ化の要求に対応できなくなる。これに対して、本開示の電源装置10にあっては、出力抵抗調整部30の作用により、電源電圧生成部20の出力電圧が低下した際の復帰時間を短縮できるため、より高フレームレートなイメージセンサの実現に貢献できる。また、電源電圧生成部20を搭載するCMOSイメージセンサ毎に当該電源電圧生成部20を設計変更しなくても、出力抵抗調整部30を付加するだけで対応できるため、CMOSイメージセンサの低コスト化に貢献できる利点もある。
また、出力抵抗調整部30として、先述した実施例1に係る出力抵抗調整部30Aを用いる場合にあっては、バイアス部40として既存の基準電流生成部67(図5参照)を用いることができ、バイアス部40を専用に設ける必要がないといったメリットがある。因みに、基準電流生成部67の構成の一例を図6に示す。
図6において、本構成例に係る基準電流生成部67は、電圧/電流変換回路71と複数段のカレントミラー回路72,73,74から成る回路構成となっている。電圧/電流変換回路71は、入力される基準電圧VREFを電流に変換する。そして、この変換した電流をカレントミラー回路72,73を経由した後、カレントミラー回路74で所望の電流比の基準電流として生成し、各回路部に供給する。
そして、この供給先の回路部の一つを、実施例1に係る出力抵抗調整部30Aとすることで、バイアス部40を専用に設けなくて済むことになる。すなわち、カレントミラー回路74の出力側回路を構成する複数のトランジスタの一つが、バイアス部40のトランジスタ41(図2参照)として用いられることになる。
尚、本開示のCMOSイメージセンサ60にあっては、実施例1に係る出力抵抗調整部30A、あるいは、実施例2に係る出力抵抗調整部30Bで用いる制御信号を、例えば、ロジック回路部66で生成する構成とすることができる。
<4.電子機器>
本開示の技術が適用される固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機などの電子機器全般において、その撮像部(画像取込部)として用いることができる。
本開示の技術が適用される固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機などの電子機器全般において、その撮像部(画像取込部)として用いることができる。
[撮像装置]
図7は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。
図7は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。
図7に示すように、本開示の撮像装置100は、レンズ群101等を含む光学系、撮像素子102、カメラ信号処理部であるDSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108等を有している。そして、DSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108がバスライン109を介して相互に接続された構成となっている。
レンズ群101は、被写体からの入射光(像光)を取り込んで撮像素子102の撮像面上に結像する。撮像素子102は、レンズ群101によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示装置105は、液晶表示装置や有機EL(electro luminescence)表示装置等のパネル型表示装置から成り、撮像素子102で撮像された動画または静止画を表示する。記録装置106は、撮像素子102で撮像された動画または静止画を、ビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。
操作系107は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系108は、DSP回路103、フレームメモリ104、表示装置105、記録装置106、及び、操作系107の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
このような撮像装置100は、ビデオカメラやデジタルスチルカメラ、更には、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置100において、撮像素子102として、本開示の技術が適用される先述したCMOSイメージセンサ等の固体撮像装置、即ち、本開示の電源装置を搭載した固体撮像装置を用いることができる。これにより、電源装置の出力電圧(電源電圧)が低下した際の復帰時間を短縮できるため、撮像装置100の高フレームレート化に大きく寄与できることになる。
<4.本開示の構成>
尚、本開示は以下のような構成を採ることができる。
[1]所定の電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗を調整する出力抵抗調整部とを備える電源装置。
[2]前記出力抵抗調整部は、前記電源電圧生成部の出力端から引き出す電流量を調整することによって前記電源電圧生成部の出力抵抗の抵抗値を調整する上記[1]に記載の電源装置。
[3]前記出力抵抗調整部は、前記電源電圧生成部の出力端に接続されており、当該出力端から見たインピーダンスを切り替えることによって前記電源電圧生成部の出力端から引き出す電流量を調整する上記[2]に記載の電源装置。
[4]前記電源電圧生成部はその出力段が、
第1電源と前記電源電圧生成部の出力端との間に接続された出力トランジスタと、
前記電源電圧生成部の出力端と第2電源との間に接続された抵抗分圧回路と、
前記抵抗分圧回路の分圧ノードの電圧の参照電圧に対する差分に応じて前記出力トランジスタを駆動する誤差増幅器とから成る上記[1]から上記[3]のいずれかに記載の電源装置。
[5]前記出力抵抗調整部は、
出力側回路が前記抵抗分圧回路に対して並列に接続され、カレントミラー比が可変なカレントミラー回路から成り、
制御信号に応じてカレントミラー比を設定する上記[4]に記載の電源装置。
[6]前記カレントミラー回路は、入力側回路に流れる基準電流のカレントミラー比倍された電流量を前記電源電圧生成部の出力端から出力側回路を通して引き出す上記[5]に記載の電源装置。
[7]前記カレントミラー回路は、
ゲート電極が共通に接続され、前記電源電圧生成部の出力端と第2電源との間に並列的に設けられた複数のトランジスタと、
前記複数のトランジスタの各々に対して直列に接続された複数のスイッチ素子とを出力側回路として有し、
前記制御信号に応じた前記複数のスイッチ素子のオン/オフ制御によってカレントミラー比を設定する上記[5]または上記[6]に記載の電源装置。
[8]前記出力抵抗調整部は、
複数の抵抗素子が直列に接続され、前記抵抗分圧回路に対して並列に接続された抵抗直列回路から成り、
制御信号に応じて前記抵抗直列回路の抵抗値を設定する上記[4]に記載の電源装置。
[9]前記抵抗直列回路は、
前記複数の抵抗素子の各々に対して並列に接続された複数のスイッチ素子を有し、
前記制御信号に応じた前記複数のスイッチ素子のオン/オフ制御によって前記抵抗直列回路の抵抗値を設定する上記[8]に記載の電源装置。
[10]前記電源電圧生成部及び前記出力抵抗調整部は、電源電圧の供給先の負荷と同じ基板上に設けられている上記[1]から上記[9]のいずれかに記載の電源装置。
[11]前記電源電圧生成部は、基板外部から与えられる電源電圧に基づいて前記負荷に与える電源電圧を生成する上記[10]に記載の電源装置。
[12]光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗を調整する出力抵抗調整部とを備える固体撮像装置。
[13]前記回路部は、前記画素アレイ部の各画素から出力される信号を処理する回路を含む上記[12]に記載の固体撮像装置。
[14]前記電源電圧生成部及び前記出力抵抗調整部は、前記画素アレイ部の周辺領域に設けられている上記[12]または上記[13]に記載の固体撮像装置。
[15]光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗を調整する出力抵抗調整部とを備える固体撮像装置を有する電子機器。
尚、本開示は以下のような構成を採ることができる。
[1]所定の電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗を調整する出力抵抗調整部とを備える電源装置。
[2]前記出力抵抗調整部は、前記電源電圧生成部の出力端から引き出す電流量を調整することによって前記電源電圧生成部の出力抵抗の抵抗値を調整する上記[1]に記載の電源装置。
[3]前記出力抵抗調整部は、前記電源電圧生成部の出力端に接続されており、当該出力端から見たインピーダンスを切り替えることによって前記電源電圧生成部の出力端から引き出す電流量を調整する上記[2]に記載の電源装置。
[4]前記電源電圧生成部はその出力段が、
第1電源と前記電源電圧生成部の出力端との間に接続された出力トランジスタと、
前記電源電圧生成部の出力端と第2電源との間に接続された抵抗分圧回路と、
前記抵抗分圧回路の分圧ノードの電圧の参照電圧に対する差分に応じて前記出力トランジスタを駆動する誤差増幅器とから成る上記[1]から上記[3]のいずれかに記載の電源装置。
[5]前記出力抵抗調整部は、
出力側回路が前記抵抗分圧回路に対して並列に接続され、カレントミラー比が可変なカレントミラー回路から成り、
制御信号に応じてカレントミラー比を設定する上記[4]に記載の電源装置。
[6]前記カレントミラー回路は、入力側回路に流れる基準電流のカレントミラー比倍された電流量を前記電源電圧生成部の出力端から出力側回路を通して引き出す上記[5]に記載の電源装置。
[7]前記カレントミラー回路は、
ゲート電極が共通に接続され、前記電源電圧生成部の出力端と第2電源との間に並列的に設けられた複数のトランジスタと、
前記複数のトランジスタの各々に対して直列に接続された複数のスイッチ素子とを出力側回路として有し、
前記制御信号に応じた前記複数のスイッチ素子のオン/オフ制御によってカレントミラー比を設定する上記[5]または上記[6]に記載の電源装置。
[8]前記出力抵抗調整部は、
複数の抵抗素子が直列に接続され、前記抵抗分圧回路に対して並列に接続された抵抗直列回路から成り、
制御信号に応じて前記抵抗直列回路の抵抗値を設定する上記[4]に記載の電源装置。
[9]前記抵抗直列回路は、
前記複数の抵抗素子の各々に対して並列に接続された複数のスイッチ素子を有し、
前記制御信号に応じた前記複数のスイッチ素子のオン/オフ制御によって前記抵抗直列回路の抵抗値を設定する上記[8]に記載の電源装置。
[10]前記電源電圧生成部及び前記出力抵抗調整部は、電源電圧の供給先の負荷と同じ基板上に設けられている上記[1]から上記[9]のいずれかに記載の電源装置。
[11]前記電源電圧生成部は、基板外部から与えられる電源電圧に基づいて前記負荷に与える電源電圧を生成する上記[10]に記載の電源装置。
[12]光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗を調整する出力抵抗調整部とを備える固体撮像装置。
[13]前記回路部は、前記画素アレイ部の各画素から出力される信号を処理する回路を含む上記[12]に記載の固体撮像装置。
[14]前記電源電圧生成部及び前記出力抵抗調整部は、前記画素アレイ部の周辺領域に設けられている上記[12]または上記[13]に記載の固体撮像装置。
[15]光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗を調整する出力抵抗調整部とを備える固体撮像装置を有する電子機器。
10・・・電源装置、20・・・電源電圧生成部、21・・・出力トランジスタ、24・・・抵抗分圧回路、25・・・誤差増幅器、26・・・出力端、30(30A,30B)・・・出力抵抗調整部、31・・・カレントミラー回路、35・・・抵抗ラダー回路(抵抗直列回路)、40・・・バイアス部(基準電流生成部)、50・・・デコーダ、60・・・CMOSイメージセンサ、61・・・半導体基板、62・・・画素アレイ部、63・・・垂直駆動部、64・・・カラム処理部、65・・・アンプ部、66・・・ロジック回路部、67・・・基準電流生成部、68・・・発振器
Claims (15)
- 所定の電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える電源装置。 - 前記出力抵抗調整部は、前記電源電圧生成部の出力端から引き出す電流量を調整することによって前記電源電圧生成部の出力抵抗の抵抗値を調整する請求項1に記載の電源装置。
- 前記出力抵抗調整部は、前記電源電圧生成部の出力端に接続されており、当該出力端から見たインピーダンスを切り替えることによって前記電源電圧生成部の出力端から引き出す電流量を調整する請求項2に記載の電源装置。
- 前記電源電圧生成部はその出力段が、
第1電源と前記電源電圧生成部の出力端との間に接続された出力トランジスタと、
前記電源電圧生成部の出力端と第2電源との間に接続された抵抗分圧回路と、
前記抵抗分圧回路の分圧ノードの電圧の参照電圧に対する差分に応じて前記出力トランジスタを駆動する誤差増幅器とから成る請求項1に記載の電源装置。 - 前記出力抵抗調整部は、
出力側回路が前記抵抗分圧回路に対して並列に接続され、カレントミラー比が可変なカレントミラー回路から成り、
制御信号に応じてカレントミラー比を設定する請求項4に記載の電源装置。 - 前記カレントミラー回路は、入力側回路に流れる基準電流のカレントミラー比倍された電流量を前記電源電圧生成部の出力端から出力側回路を通して引き出す請求項5に記載の電源装置。
- 前記カレントミラー回路は、
ゲート電極が共通に接続され、前記電源電圧生成部の出力端と第2電源との間に並列的に設けられた複数のトランジスタと、
前記複数のトランジスタの各々に対して直列に接続された複数のスイッチ素子とを出力側回路として有し、
前記制御信号に応じた前記複数のスイッチ素子のオン/オフ制御によってカレントミラー比を設定する請求項5に記載の電源装置。 - 前記出力抵抗調整部は、
複数の抵抗素子が直列に接続され、前記抵抗分圧回路に対して並列に接続された抵抗直列回路から成り、
制御信号に応じて前記抵抗直列回路の抵抗値を設定する請求項4に記載の電源装置。 - 前記抵抗直列回路は、
前記複数の抵抗素子の各々に対して並列に接続された複数のスイッチ素子を有し、
前記制御信号に応じた前記複数のスイッチ素子のオン/オフ制御によって前記抵抗直列回路の抵抗値を設定する請求項8に記載の電源装置。 - 前記電源電圧生成部及び前記出力抵抗調整部は、電源電圧の供給先の負荷と同じ基板上に設けられている請求項1に記載の電源装置。
- 前記電源電圧生成部は、基板外部から与えられる電源電圧に基づいて前記負荷に与える電源電圧を生成する請求項9に記載の電源装置。
- 光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える固体撮像装置。 - 前記回路部は、前記画素アレイ部の各画素から出力される信号を処理する回路を含む請求項12に記載の固体撮像装置。
- 前記電源電圧生成部及び前記出力抵抗調整部は、前記画素アレイ部の周辺領域に設けられている請求項12に記載の固体撮像装置。
- 光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える固体撮像装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012099656A JP2013229712A (ja) | 2012-04-25 | 2012-04-25 | 電源装置、固体撮像装置、及び、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012099656A JP2013229712A (ja) | 2012-04-25 | 2012-04-25 | 電源装置、固体撮像装置、及び、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013229712A true JP2013229712A (ja) | 2013-11-07 |
Family
ID=49676961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012099656A Pending JP2013229712A (ja) | 2012-04-25 | 2012-04-25 | 電源装置、固体撮像装置、及び、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013229712A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114285983A (zh) * | 2022-01-27 | 2022-04-05 | 四川创安微电子有限公司 | 缩短像素输出稳定时间的电路及其方法 |
-
2012
- 2012-04-25 JP JP2012099656A patent/JP2013229712A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114285983A (zh) * | 2022-01-27 | 2022-04-05 | 四川创安微电子有限公司 | 缩短像素输出稳定时间的电路及其方法 |
CN114285983B (zh) * | 2022-01-27 | 2023-06-27 | 四川创安微电子有限公司 | 缩短像素输出稳定时间的电路及其方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10574925B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
US7616146B2 (en) | A/D conversion circuit, control method thereof, solid-state imaging device, and imaging apparatus | |
JP4529834B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US7875842B2 (en) | Solid state image pickup element and camera system | |
US9123620B2 (en) | Solid-state image capture device, drive method therefor, and electronic apparatus | |
US9053993B2 (en) | Imaging systems with selectable column power control | |
WO2014156028A1 (ja) | 固体撮像装置及び撮像装置 | |
CN105917644B (zh) | 固态成像元件及成像装置 | |
US8035713B2 (en) | Driving circuit, driving method, solid imaging device, and electronic apparatus | |
US10645327B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
TW201720138A (zh) | 固態影像擷取裝置,用於一固態影像擷取裝置之信號處理方法及電子裝置 | |
TW201004330A (en) | Solid state image capture device and camera system | |
US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
JP4558216B2 (ja) | Cmosイメージセンサーのアクティブピクセル回路 | |
WO2017061191A1 (ja) | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 | |
US8587708B2 (en) | Image sensors with low noise mode for pixel array current bias | |
JP6152992B2 (ja) | 固体撮像装置およびカメラ | |
US9966398B2 (en) | Solid-state imaging device | |
JP2013229712A (ja) | 電源装置、固体撮像装置、及び、電子機器 | |
JP2013143636A (ja) | 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器 | |
WO2018131521A1 (ja) | 撮像素子および電子機器 | |
JP2012109888A (ja) | 固体撮像装置 | |
JP2001036059A (ja) | 固体撮像装置 | |
JP4734847B2 (ja) | 固体撮像装置 | |
JP2005244355A (ja) | 固体撮像装置およびカメラ |