JP2013229712A - 電源装置、固体撮像装置、及び、電子機器 - Google Patents

Abstract

【課題】電源電圧を生成する回路部分に対して何ら設計変更等を行わなくても、出力電圧の電圧値がターゲット電圧の電圧値に復帰する時間を短縮可能な電源装置、当該電源装置を搭載する固体撮像装置、及び、当該固体撮像装置を有する電子機器を提供する。
【解決手段】所定の電源電圧を生成する電源電圧生成部と、当該電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える。そして、出力抵抗調整部により、出力電圧の電圧値がターゲット電圧の電圧値に復帰する時間を短縮すべく調整する。
【選択図】 図１

Description

本開示は、電源装置、当該電源装置を搭載する固体撮像装置、及び、当該固体撮像装置を有する電子機器に関する。

負荷に対して電源電圧を与える電源装置（電源供給装置）は、あらゆる電子機器において用いられている。一例として、デジタルスチルカメラや携帯電話機などの撮像部として用いられる固体撮像装置において、画素アレイ部（画素部）の各画素を駆動したり、画素からの信号を処理したりする周辺回路部に対して電源電圧を与えるために用いられている（例えば、特許文献１参照）。

特開２００９−２９０６５８号公報

ところで、電源装置にあっては、負荷に想定の電流の範囲を超える大電流が流れると、出力電圧、即ち、負荷に与える電源電圧の電圧値が一時的に低下する。そして、電源装置の出力電圧の電圧値が、負荷の動作を保障可能なターゲット電圧の電圧値を下回り、当該ターゲット電圧の電圧値に復帰するまでの時間が長いと、負荷が所望の動作を実行できない時間が長くなる。

上記の問題に対しては、負荷に流れる大電流を想定して電源装置を設計しておくことで対応可能である、即ち、電源装置の出力電圧の電圧値がターゲット電圧の電圧値に復帰する時間を短縮可能である。しかし、そうすると、様々な負荷に対応して、負荷毎に電源装置を設計する必要があるために、電源装置個々のコスト、ひいては、電源装置を用いる装置（システム）全体のコストが増大する。

そこで、本開示は、電源電圧を生成する回路部分に対して何ら設計変更等を行わなくても、出力電圧の電圧値がターゲット電圧の電圧値に復帰する時間を短縮可能な電源装置、当該電源装置を搭載する固体撮像装置、及び、当該固体撮像装置を有する電子機器を提供することを目的とする。

上記の目的を達成するための本開示の電源装置は、
所定の電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える電源装置である。

また、上記の目的を達成するための本開示の固体撮像装置は、
光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える固体撮像装置である。

上記構成の電源装置または固体撮像装置において、負荷に想定の電流の範囲を超える大電流が流れることによって出力電圧の電圧値が低下し、その後、ターゲット電圧の電圧値に復帰するまでの時間（復帰時間）は、電源装置の出力抵抗の抵抗値と負荷容量の容量値で決まる。従って、出力抵抗調整部によって電源電圧生成部の出力抵抗の抵抗値を調整することで、復帰時間の調整が可能となる。

本開示によれば、出力電圧の電圧値が低下した際にターゲット電圧の電圧値に復帰する時間を調整できるために、電源電圧を生成する回路部分（電源電圧生成部）に対して何ら設計変更等を行わなくても、出力電圧の電圧値のターゲット電圧の電圧値への復帰時間を短縮できる。

図１は、本開示の実施形態に係る電源装置の構成の概略を示すブロック図である。 図２は、実施例１に係る出力抵抗調整部の回路構成を、電源電圧生成部の出力段の構成と共に示す回路図である。 図３は、出力抵抗調整部によって電源電圧生成部の出力抵抗の抵抗値を調整できる原理について説明するための図である。 図４は、実施例２に係る出力抵抗調整部の回路構成を、電源電圧生成部の出力段の構成と共に示す回路図である。 図５は、本開示の技術が適用されるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。 図６は、本開示の技術が適用されるＣＭＯＳイメージセンサに搭載される基準電流生成部の構成の一例を示す回路図である。 図７は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の電源装置、固体撮像装置、及び、電子機器、全般に関する説明
２．実施形態の説明
２−１．実施例１（カレントミラー回路を用いる例）
２−２．実施例２（抵抗ラダー回路を用いる例）
３．固体撮像装置（ＣＭＯＳイメージセンサの例）
４．電子機器（撮像装置の例）
５．本開示の構成

＜１．本開示の電源装置、固体撮像装置、及び、電子機器、全般に関する説明＞
本開示の電源装置は、あらゆる電子機器において、負荷である回路部に対して安定した電源電圧を与えるのに用いられる電源供給装置である。そして、本開示の電源装置は、所定の電源電圧を生成する電源電圧生成部と、当該電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える。電源電圧生成部及び出力抵抗調整部については、本開示の電源装置を用いる電子機器（システム）の構成の簡略化を図る上では、電源電圧の供給先の負荷と同じ基板上に設けるのが好ましい。このとき、電源電圧生成部は、基板外部から与えられる電源電圧に基づいて負荷に与える電源電圧を生成することになる。

また、本開示の固体撮像装置は、光電変換部を含む画素が配置されて成る画素アレイ部と、当該画素アレイ部の各画素を駆動する回路部と、回路部に与える電源電圧を生成する電源電圧生成部と、当該電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える。電源電圧生成部及び出力抵抗調整部については、固体撮像装置の周辺の構成の簡略化を図る上では、電源電圧の供給先の負荷である回路部と共に、画素アレイ部と同じ基板上に搭載するのが好ましい。

回路部は、画素アレイ部の各画素を駆動する回路の他、画素アレイ部の各画素から出力される信号を処理する回路を含み、電源電圧生成部で生成される電源電圧の供給先の負荷となる。電源電圧生成部及び出力抵抗調整部については、画素アレイ部の周辺領域に設けるのが好ましい。そして、電源電圧生成部は、基板外部から与えられる電源電圧に基づいて負荷に与える電源電圧を生成することになる。

本開示の固体撮像装置における、光電変換部で光電変換された電荷の転送方式は問わない。すなわち、本開示の固体撮像装置は、ＣＣＤ(Charge Coupled Device)イメージセンサに代表される電荷転送型の固体撮像装置であってもよいし、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサに代表される増幅型の固体撮像装置であってもよい。

そして、本開示の固体撮像装置は、あらゆる電子機器において、その撮像部（画像取込部）として用いることができる。本開示の固体撮像装置を用いる電子機器としては、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機やファクシミリ装置などを例示することができる。

上述した好ましい構成を含む本開示の電源装置、固体撮像装置、及び、電子機器にあっては、出力抵抗調整部について、電源電圧生成部の出力端から引き出す電流量を調整することによって電源電圧生成部の出力抵抗を調整する構成とすることができる。その際、出力抵抗調整部を電源電圧生成部の出力端に接続し、当該出力端から見たインピーダンスを切り替えることによって電源電圧生成部の出力端から引き出す電流量を調整する構成とすることができる。

また、上述した好ましい構成を含む本開示の電源装置、固体撮像装置、及び、電子機器にあっては、電源電圧生成部についてその出力段を、出力トランジスタ、抵抗分圧回路、及び、誤差増幅器から成る構成とすることができる。このとき、出力トランジスタは、第１電源と電源電圧生成部の出力端との間に接続される。抵抗分圧回路は、電源電圧生成部の出力端と第２電源との間に接続される。そして、誤差増幅器は、抵抗分圧回路の分圧ノードの電圧の参照電圧に対する差分に応じて出力トランジスタを駆動する。

また、上述した好ましい構成を含む本開示の電源装置、固体撮像装置、及び、電子機器にあっては、出力抵抗調整部について、出力側回路が抵抗分圧回路に対して並列に接続され、カレントミラー比が可変なカレントミラー回路を用いる構成とすることができる。そして、制御信号に応じてカレントミラー比を設定し、入力側回路に流れる基準電流のカレントミラー比倍された電流量を電源電圧生成部の出力端から出力側回路を通して引き出すことで、出力端から見たインピーダンスを制御信号に応じて切り替えることができる。

このとき、カレントミラー回路の出力側回路について、ゲート電極が共通に接続され、電源電圧生成部の出力端と第２電源との間に並列的に設けられた複数のトランジスタと、これら複数のトランジスタの各々に対して直列に接続された複数のスイッチ素子とを有する構成とすることができる。そして、制御信号に応じた複数のスイッチ素子のオン／オフ制御によってカレントミラー比を設定し、電源電圧生成部の出力端から出力側回路を通して引き出す電流量を調整することで、出力端から見たインピーダンスを制御信号に応じて切り替えることができる。

あるいは又、上述した好ましい構成を含む本開示の電源装置、固体撮像装置、及び、電子機器にあっては、出力抵抗調整部について、複数の抵抗素子が直列に接続されて成り、抵抗分圧回路に対して並列に接続された抵抗直列回路を用いる構成とすることができる。そして、制御信号に応じて抵抗直列回路の抵抗値を設定するすることで、出力端から見たインピーダンスを制御信号に応じて切り替えることができる。

このとき、抵抗直列回路について、複数の抵抗素子の各々に対して並列に接続された複数のスイッチ素子を用いる構成とすることができる。そして、制御信号に応じた複数のスイッチ素子のオン／オフ制御によって抵抗直列回路の抵抗値を設定することで、出力端から見たインピーダンスを制御信号に応じて切り替えることができる。

＜２．実施形態の説明＞
図１は、本開示の実施形態に係る電源装置の構成の概略を示すブロック図である。図１に示すように、本実施形態に係る電源装置１０は、電源電圧生成部２０及び出力抵抗調整部３０を有する構成となっている。電源電圧生成部２０は、従来の電源装置に相当する既存の回路部であり、負荷に与える所定の電源電圧を生成する。すなわち、本実施形態に係る電源装置１０は、既存の電源電圧生成部２０に対して、出力抵抗調整部３０を付加した構成を特徴としている。電源電圧生成部２０としては、周知の回路構成のものを用いることができる。

出力抵抗調整部３０は、電源電圧生成部２０の出力抵抗の抵抗値を調整するために設けられた回路部であり、電源電圧生成部２０の出力端から引き出す電流量を制御信号に応じて調整することによって電源電圧生成部２０の出力抵抗の抵抗値を調整する。電源電圧生成部２０の出力端から引き出す電流量については、当該出力端から見たインピーダンスを切り替えることによって調整することができる。

上述した構成の本実施形態に係る電源装置１０は、あらゆる電子機器において、回路部（負荷）に対して電源電圧を与えるのに用いられる。このとき、システム構成の簡略化を図ることなどを目的として、電源電圧の供給先の回路部が形成された基板（図示せず）と同じ基板上に電源電圧生成部２０を搭載し、基板外部から与えられる電源電圧に基づいて負荷に与える電源電圧を生成する構成を採る場合に、特に、本実施形態に係る電源装置１０がより有用なものとなる。その理由について以下に詳述する。

電源電圧の供給先の回路部が形成された基板上に電源電圧生成部２０を搭載する場合、基板をできるだけコンパクトにするために電源電圧生成部２０の配置面積が制限される。その結果、負荷と同じ基板上に搭載される電源電圧生成部２０は負荷電流に対する耐性が弱くなる傾向にある。負荷電流に対する耐性が弱いと、過渡的な大電流負荷に対して、電源電圧生成部２０の出力電圧の電圧値が一時的に低下する場合がある。

そして、電源電圧生成部２０の出力電圧の電圧値が、負荷の動作を保障可能なターゲット電圧の電圧値を下回り、当該ターゲット電圧の電圧値に復帰するまでの時間、即ち、復帰時間が長いと、負荷が所望の動作を実行できない時間が長くなる。この電源電圧生成部２０の出力電圧の変動に対して、出力抵抗調整部３０が制御信号に応じて、電源電圧生成部２０の抵抗値を調整する。

ここで、ターゲット電圧の電圧値への復帰時間は、電源電圧生成部２０の出力抵抗の抵抗値と負荷容量の容量値で決まる。従って、出力抵抗調整部３０によって電源電圧生成部２０の出力抵抗の抵抗値を調整することで、復帰時間の調整が可能となるために、出力電圧の電圧値のターゲット電圧の電圧値への復帰時間を短縮できる。

このように、出力抵抗調整部３０の作用によって復帰時間を調整できることから、電源電圧生成部２０に対して何ら設計変更等を行わなくても、出力抵抗調整部３０を付加するだけで、電源電圧生成部２０の出力電圧の変動に対処できることになる。

従って、電源電圧生成部２０は負荷電流に対する耐性がある程度弱かったとしても、出力抵抗調整部３０の存在によって基板上の電源電圧生成部２０の配置面積の縮小化に対応できるため基板のコンパクト化に寄与できる。更には、様々な負荷に対応して、負荷毎に電源電圧生成部２０を設計しなくても、同じ設計の電源電圧生成部２０を共通に用い、出力電圧の変動に対しては出力抵抗調整部３０で対応することで、電源装置（電源電圧生成部２０）個々のコスト、ひいては、当該電源装置を用いる装置（システム）全体のコストの低減に寄与できる。

尚、本実施形態では、電源装置１０を電源電圧の供給先の回路部が形成された基板上に搭載する場合を例に挙げて説明したが、電源装置１０の用途はこれに限られるものではない。すなわち、本実施形態に係る電源装置１０は、あらゆる電子機器において、電源電圧の供給先の回路部が形成された基板上への搭載／非搭載に関係なく、回路部に与える電源電圧を生成し、かつ、当該電源電圧の変動時の復帰時間を短縮する機能を有する電源装置として用いることができる。

以下に、電源電圧生成部２０の出力抵抗の抵抗値を調整する出力抵抗調整部３０の具体的な実施例について、電源電圧生成部２０の出力段の構成と共に説明する。尚、以下に説明する各実施例において示す、トランジスタの導電型などは一例であって、これに限定されない。

［２−１．実施例１］
図２は、実施例１に係る出力抵抗調整部３０_Aの回路構成を、電源電圧生成部２０の出力段の構成と共に示す回路図である。

（電源電圧生成部の出力段）
図２に示すように、電源電圧生成部２０は、その出力段が、例えばＰチャネルＭＯＳトランジスタから成る出力トランジスタ２１、抵抗素子２２，２３から成る抵抗分圧回路２４、及び、オペアンプ等から成る誤差増幅器２５によって構成されている。

出力トランジスタ２１は、例えば、正の電源電圧Ｖ_DDの第１電源と電源電圧生成部２０の出力端２６との間に接続されている。抵抗分圧回路２４は、電源電圧生成部２０の出力端２６と負の電源電圧Ｖ_SS（本例では、接地レベル）の第２電源との間に直列に接続された抵抗素子２２，２３から成り、これら抵抗素子２２，２３の共通接続ノードが分圧ノードＮとなる。そして、分圧ノードＮには、電源電圧生成部２０の出力端２６と第２電源との間の電圧を抵抗素子２２，２３の抵抗比で分圧した電圧が得られる。

誤差増幅器２５は、出力端が出力トランジスタ２１のゲート電極に接続され、前段の回路部から与えられる基準電圧を非反転入力（＋）、分圧ノードＮの電圧を反転入力（−）としている。そして、誤差増幅器２５は、抵抗分圧回路２４の分圧ノードＮの電圧の参照電圧に対する差分に応じて出力トランジスタ２１を駆動する。これにより、電源電圧生成部２０の出力端２６には、参照電圧に対応する安定した出力電圧（電源電圧）が得られることになる。

（出力抵抗調整部）
出力抵抗調整部３０_Aは、電源電圧生成部２０の出力段の抵抗分圧回路２４に対して出力側回路が並列に接続され、カレントミラー比が可変なカレントミラー回路３１から成る構成となっている。

カレントミラー回路３１は、ゲート電極とドレイン電極とが共通に接続された、例えばＮチャネルＭＯＳトランジスタ３２によって入力側回路が構成されている。カレントミラー回路３１は、基準電流生成部であるバイアス部４０の例えばＰチャネルＭＯＳトランジスタ４１から入力側回路に供給される電流を基準電流としている。

カレントミラー回路３１は、ｎ個の例えばＮチャネルＭＯＳトランジスタ３３₁〜３３_n及び同数のスイッチ素子３４₁〜３４_nによって出力側回路が構成されている。カレントミラー回路３１の出力側回路は、抵抗分圧回路２４に対して並列に接続されている。すなわち、カレントミラー回路３１の出力側回路は、電源電圧生成部２０の出力端２６と第２電源との間に接続されている。

カレントミラー回路３１の出力側回路において、ｎ個のトランジスタ３３₁〜３３_nは、各ゲート電極が入力側回路のトランジスタ３２のゲート電極に対して共通に接続され、更に、各ソース電極が入力側回路のトランジスタ３２のソース電極に対して共通に接続されている。

ｎ個のスイッチ素子３４₁〜３４_nは、ｎ個のトランジスタ３３₁〜３３_nの各々に対して直列に接続されており、デコーダ５０によってオン（閉）／オフ（開）の制御が行われる構成となっている。デコーダ５０は、スイッチ素子３４₁〜３４_nの数に対応したビット数の制御信号をデコードし、そのデコード結果を基にｎ個のスイッチ素子３４₁〜３４_nをオン／オフ制御する。

このデコーダ５０による制御の下に、カレントミラー回路３１において、スイッチ素子３４₁〜３４_nをオン／オフすることによってカレントミラー比を切り替えることができる。そして、カレントミラー回路３１は、デコーダ５０によって設定されたカレントミラー比を基に、入力側回路に流れる基準電流の電流量のカレントミラー比倍された電流量を、電源電圧生成部２０の出力端２６から出力側回路を通して引き出す動作を行う。

このように、出力抵抗調整部３０_Aによる作用の下に、電源電圧生成部２０の出力端２６から引き出す電流量を調整し、当該出力端２６から見たインピーダンスを切り替えることにより、電源電圧生成部２０の出力抵抗の抵抗値を調整することができる。このことについて、図３を用いてより具体的に説明する。

図３において、電源電圧生成部２０の出力トランジスタ２１のインピーダンスをＺ_P、抵抗分圧回路２４の抵抗素子２２，２３の各抵抗値をＲ₁，Ｒ₂、カレントミラー回路３１の出力側回路のインピーダンスをＺ_Nとする。

（出力抵抗調整部３０_A：無し）
出力抵抗調整部３０_Aが無い従来の電源装置の場合の電源電圧生成部２０の出力抵抗の抵抗値をＲ_{OUT_1}する。この場合の電源電圧生成部２０の出力抵抗の抵抗値Ｒ_{OUT_1}は、抵抗分割回路２４の直列合成抵抗値（Ｒ₁＋Ｒ₂）と出力トランジスタ２１のインピーダンスＺ_Pとの並列合成抵抗値となる。

（出力抵抗調整部３０_A：有り）
出力抵抗調整部３０_Aが有る本開示に係る電源装置１０の場合の電源電圧生成部２０の出力抵抗の抵抗値をＲ_{OUT_2}する。この場合の電源電圧生成部２０の出力抵抗の抵抗値Ｒ_{OUT_2}は、出力抵抗調整部３０_Aが無い場合の出力抵抗の抵抗値Ｒ_{OUT_1}とカレントミラー回路３１の出力側回路のインピーダンスＺ_Nとの並列合成抵抗値となる。

これにより、出力抵抗調整部３０_Aが有る本開示に係る電源装置１０の場合には、出力抵抗調整部３０_Aが無い従来の電源装置の場合に比べて、電源電圧生成部２０の出力抵抗の抵抗値を、カレントミラー回路３１の出力側回路のインピーダンスＺ_Nの分だけ低下させることができる。

先述したように、電源電圧生成部２０の出力電圧が低下した際の、ターゲット電圧の電圧値への復帰時間は、電源電圧生成部２０の出力抵抗の抵抗値と負荷容量の容量値で決まる。従って、出力抵抗調整部３０_Aの作用により、電源電圧生成部２０の出力抵抗の抵抗値を調整することによって復帰時間を短縮すべく調整することができる。

［２−２．実施例２］
図４は、実施例２に係る出力抵抗調整部３０_Bの回路構成を、電源電圧生成部２０の出力段の構成と共に示す回路図である。

（出力抵抗調整部）
図４に示すように、出力抵抗調整部３０_Bは、ｎ個の抵抗素子３６₁〜３６_nが直列に接続され、これら抵抗素子３６₁〜３６_nの各々に対してスイッチ素子３７₁〜３７_nが並列に接続されて成る抵抗ラダー回路（抵抗直列回路）３５から構成されている。

この抵抗ラダー回路３５は、電源電圧生成部２０の抵抗分圧回路２４に対して並列に接続されている。すなわち、抵抗ラダー回路３５は、電源電圧生成部２０の出力端２６と第２電源（Ｖ_SS）との間に接続されている。そして、ｎ個のスイッチ素子３７₁〜３７_nは、デコーダ５０によってオン（閉）／オフ（開）の制御が行われる。デコーダ５０は、スイッチ素子３７₁〜３７_nの数に対応したビット数の制御信号をデコードし、そのデコード結果を基にｎ個のスイッチ素子３７₁〜３７_nをオン／オフ制御する。

このデコーダ５０による制御の下にスイッチ素子３７₁〜３７_nをオン／オフすることにより、抵抗ラダー回路３５の抵抗値（直列合成抵抗値）を切り替えることができる。そして、抵抗ラダー回路３５の抵抗値を切り替えることにより、電源電圧生成部２０の出力抵抗の抵抗値を調整することができる。

図４を図３（実施例１）と対応させた場合、抵抗ラダー回路３５の抵抗値（直列合成抵抗値）は、カレントミラー回路３１の出力側回路のインピーダンスＺ_Nに相当することになる。従って、電源電圧生成部２０の出力抵抗の抵抗値Ｒ_{OUT_2}は、出力抵抗調整部３０_Aが無い場合の出力抵抗の抵抗値Ｒ_{OUT_1}と抵抗ラダー回路３５の抵抗値との並列合成抵抗値となる。

これにより、出力抵抗調整部３０_Bを備える本開示に係る電源装置１０の場合には、出力抵抗調整部３０_Bを備えない従来の電源装置の場合に比べて、電源電圧生成部２０の出力抵抗の抵抗値を、抵抗ラダー回路３５の抵抗値の分だけ低下させることができる。その結果、出力抵抗調整部３０_Bの作用により、電源電圧生成部２０の出力抵抗の抵抗値を調整することで、電源電圧生成部２０の出力電圧が低下した際の、ターゲット電圧の電圧値への復帰時間を短縮すべく調整することができる。

また、実施例２に係る出力抵抗調整部３０_Bの場合には、実施例１に係る出力抵抗調整部３０_Aで用いる、基準電流を与えるためのバイアス部（基準電流生成部）４０必要としないため、実施例１に係る出力抵抗調整部３０_Aに比べて少ない素子数で電源電圧生成部２０の出力抵抗を調整する機能を実現することが可能となる。

＜３．固体撮像装置＞
上述した実施例１に係る出力抵抗調整部３０_Aや、実施例２に係る出力抵抗調整部３０_Bを備える本開示の電源装置１０は、固体撮像装置において、画素アレイ部（画素部）と同じ基板上に搭載することで、より顕著な作用、効果を奏することができる。

ここで、固体撮像装置の光電変換部で光電変換された電荷の転送方式については特に限定しない。すなわち、固体撮像装置としては、ＣＣＤイメージセンサに代表される電荷転送型の固体撮像装置であってもよいし、ＣＭＯＳイメージセンサに代表される増幅型の固体撮像装置であってもよい。以下では、ＣＭＯＳイメージセンサを例に挙げて説明するものとする。

［ＣＭＯＳイメージセンサ］
図５は、本開示の技術が適用されるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。

図５に示すように、本開示に係るＣＭＯＳイメージセンサ６０は、同じ半導体基板（チップ）６１上に、フォトダイオード等の光電変換部を含む画素（図示せず）が行列状に２次元配置されて成る画素アレイ部６２やその周辺の回路部を搭載した構成となっている。本例では、画素アレイ部６２の周辺の回路部として、垂直駆動部６３、カラム処理部６４、アンプ部６５、ロジック回路部６６、基準電流生成部６７、及び、発振器６８等を用いる場合を例示している。

垂直駆動部６３は、シフトレジスタやアドレスデコーダ等によって構成され、画素アレイ部６２の各画素から信号を読み出すに当たって、画素アレイ部６２の各画素を例えば行単位で駆動（選択走査）する。この垂直駆動部６３はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。

読出し走査系は、単位画素から信号を読み出すために、画素アレイ部６２の各画素を行単位で順に選択走査する。画素から出力される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。

この掃出し走査系による掃出し走査により、読出し行の画素の光電変換部から不要な電荷が掃き出されることで、当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出し（リセット）により、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、画素における光電荷の蓄積期間（露光期間）となる。

この垂直駆動部６３による駆動の下に、選択行の各画素から出力されるアナログ信号は列並列にカラム処理部６４に読み出される。カラム処理部６４は、画素アレイ部６２の画素列ごとに、選択行の各画素から出力される信号に対して所定の信号処理を施す。具体的には、カラム処理部６４は、画素の信号を受けて当該信号に対して、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング）によるノイズ除去や、ＡＤ（アナログ−デジタル）変換等の信号処理を行う。

カラム処理部６４で処理された信号は、アンプ部６５を通してロジック回路部６６に送られ、当該ロジック回路部６６において種々の処理が行われた後、半導体基板（チップ）６１の外部に出力される。なお、ここで例示した信号処理系の構成は一例に過ぎず、信号処理系の構成としてはこれらに限られるものではない。

画素アレイ部６２を挟んで垂直駆動部６３の反対側には、基準電流生成部６７や発振器６８などが設けられている。尚、ここで示した垂直駆動部６３と基準電流生成部６７及び発振器６８の配置関係は一例に過ぎず、図示の例に限られるものではない。すなわち、垂直駆動部６３と基準電流生成部６７及び発振器６８を同じ側に配置する構成を採ることも可能であるし、また、垂直駆動部６３を画素アレイ部６２の両側に配置する構成を採ることも可能である。更には、信号処理系、即ち、カラム処理部６４、アンプ部６５、及び、ロジック回路部６６などを、画素アレイ部６２の上下に配置する構成を採ることも可能である。

基準電流生成部６７は、上述した各回路部で用いる基準電圧の基となる各種の基準電流を生成し、各回路部に供給する。基準電流生成部６７の構成の詳細については後述する。発振器６８は、本ＣＭＯＳイメージセンサ６０のシステム動作の基準となるクロックを生成する。すなわち、本ＣＭＯＳイメージセンサ６０のシステム動作は、発振器６８から出力されるクロックを基に実行されることになる。

上記の構成のＣＭＯＳイメージセンサ６０において、垂直駆動部６３、カラム処理部６４、アンプ部６５、ロジック回路部６６、基準電流生成部６７、及び、発振器６８等の各回路部に対して電源電圧を与えるために、本開示の電源装置１０が基板６１上に搭載されて用いられる。

ここで、本開示の技術が適用されるＣＭＯＳイメージセンサ６０を、例えば、携帯電話機などの撮像機能を有する携帯端末装置に搭載して用いる用途例の場合を想定すると、携帯端末装置の小型化に当たり、ＣＭＯＳイメージセンサ６０、即ち、チップ（基板６１）のコンパクト化が要求される。そして、チップのコンパクト化のために、電源装置１０の配置面積が制限される。

その結果、前にも述べたように、画素アレイ部６２や負荷などと同じ基板上に搭載されてもちいられる電源電圧生成部２０は負荷電流に対する耐性が弱く、過渡的な大電流負荷に対して、電源電圧生成部２０の出力電圧（電源電圧）の電圧値が一時的に低下する場合がある。そして、電源電圧生成部２０の出力電圧の電圧値がターゲート電圧の電圧値に復帰するまでは、ＣＭＯＳイメージセンサ６０の内部電源電圧はターゲート電圧に満たないために、電源電圧の供給先の回路部の特性悪化につながり、イメージセンサとして使用することができなくなる。

特に、ＣＭＯＳイメージセンサ６０にあっては、電源電圧生成部２０の出力電圧の復帰時間が長いと、イメージセンサとして使用できない時間が長くなり、フレームレートの低下につながるため、近年の高フレームレーサ化の要求に対応できなくなる。これに対して、本開示の電源装置１０にあっては、出力抵抗調整部３０の作用により、電源電圧生成部２０の出力電圧が低下した際の復帰時間を短縮できるため、より高フレームレートなイメージセンサの実現に貢献できる。また、電源電圧生成部２０を搭載するＣＭＯＳイメージセンサ毎に当該電源電圧生成部２０を設計変更しなくても、出力抵抗調整部３０を付加するだけで対応できるため、ＣＭＯＳイメージセンサの低コスト化に貢献できる利点もある。

また、出力抵抗調整部３０として、先述した実施例１に係る出力抵抗調整部３０_Aを用いる場合にあっては、バイアス部４０として既存の基準電流生成部６７（図５参照）を用いることができ、バイアス部４０を専用に設ける必要がないといったメリットがある。因みに、基準電流生成部６７の構成の一例を図６に示す。

図６において、本構成例に係る基準電流生成部６７は、電圧／電流変換回路７１と複数段のカレントミラー回路７２，７３，７４から成る回路構成となっている。電圧／電流変換回路７１は、入力される基準電圧Ｖ_REFを電流に変換する。そして、この変換した電流をカレントミラー回路７２，７３を経由した後、カレントミラー回路７４で所望の電流比の基準電流として生成し、各回路部に供給する。

そして、この供給先の回路部の一つを、実施例１に係る出力抵抗調整部３０_Aとすることで、バイアス部４０を専用に設けなくて済むことになる。すなわち、カレントミラー回路７４の出力側回路を構成する複数のトランジスタの一つが、バイアス部４０のトランジスタ４１（図２参照）として用いられることになる。

尚、本開示のＣＭＯＳイメージセンサ６０にあっては、実施例１に係る出力抵抗調整部３０_A、あるいは、実施例２に係る出力抵抗調整部３０_Bで用いる制御信号を、例えば、ロジック回路部６６で生成する構成とすることができる。

＜４．電子機器＞
本開示の技術が適用される固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機などの電子機器全般において、その撮像部（画像取込部）として用いることができる。

［撮像装置］
図７は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。

図７に示すように、本開示の撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理部であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。

レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。

表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

このような撮像装置１００は、ビデオカメラやデジタルスチルカメラ、更には、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置１００において、撮像素子１０２として、本開示の技術が適用される先述したＣＭＯＳイメージセンサ等の固体撮像装置、即ち、本開示の電源装置を搭載した固体撮像装置を用いることができる。これにより、電源装置の出力電圧（電源電圧）が低下した際の復帰時間を短縮できるため、撮像装置１００の高フレームレート化に大きく寄与できることになる。

＜４．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
［１］所定の電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗を調整する出力抵抗調整部とを備える電源装置。
［２］前記出力抵抗調整部は、前記電源電圧生成部の出力端から引き出す電流量を調整することによって前記電源電圧生成部の出力抵抗の抵抗値を調整する上記［１］に記載の電源装置。
［３］前記出力抵抗調整部は、前記電源電圧生成部の出力端に接続されており、当該出力端から見たインピーダンスを切り替えることによって前記電源電圧生成部の出力端から引き出す電流量を調整する上記［２］に記載の電源装置。
［４］前記電源電圧生成部はその出力段が、
第１電源と前記電源電圧生成部の出力端との間に接続された出力トランジスタと、
前記電源電圧生成部の出力端と第２電源との間に接続された抵抗分圧回路と、
前記抵抗分圧回路の分圧ノードの電圧の参照電圧に対する差分に応じて前記出力トランジスタを駆動する誤差増幅器とから成る上記［１］から上記［３］のいずれかに記載の電源装置。
［５］前記出力抵抗調整部は、
出力側回路が前記抵抗分圧回路に対して並列に接続され、カレントミラー比が可変なカレントミラー回路から成り、
制御信号に応じてカレントミラー比を設定する上記［４］に記載の電源装置。
［６］前記カレントミラー回路は、入力側回路に流れる基準電流のカレントミラー比倍された電流量を前記電源電圧生成部の出力端から出力側回路を通して引き出す上記［５］に記載の電源装置。
［７］前記カレントミラー回路は、
ゲート電極が共通に接続され、前記電源電圧生成部の出力端と第２電源との間に並列的に設けられた複数のトランジスタと、
前記複数のトランジスタの各々に対して直列に接続された複数のスイッチ素子とを出力側回路として有し、
前記制御信号に応じた前記複数のスイッチ素子のオン／オフ制御によってカレントミラー比を設定する上記［５］または上記［６］に記載の電源装置。
［８］前記出力抵抗調整部は、
複数の抵抗素子が直列に接続され、前記抵抗分圧回路に対して並列に接続された抵抗直列回路から成り、
制御信号に応じて前記抵抗直列回路の抵抗値を設定する上記［４］に記載の電源装置。
［９］前記抵抗直列回路は、
前記複数の抵抗素子の各々に対して並列に接続された複数のスイッチ素子を有し、
前記制御信号に応じた前記複数のスイッチ素子のオン／オフ制御によって前記抵抗直列回路の抵抗値を設定する上記［８］に記載の電源装置。
［１０］前記電源電圧生成部及び前記出力抵抗調整部は、電源電圧の供給先の負荷と同じ基板上に設けられている上記［１］から上記［９］のいずれかに記載の電源装置。
［１１］前記電源電圧生成部は、基板外部から与えられる電源電圧に基づいて前記負荷に与える電源電圧を生成する上記［１０］に記載の電源装置。
［１２］光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗を調整する出力抵抗調整部とを備える固体撮像装置。
［１３］前記回路部は、前記画素アレイ部の各画素から出力される信号を処理する回路を含む上記［１２］に記載の固体撮像装置。
［１４］前記電源電圧生成部及び前記出力抵抗調整部は、前記画素アレイ部の周辺領域に設けられている上記［１２］または上記［１３］に記載の固体撮像装置。
［１５］光電変換部を含む画素が配置されて成る画素アレイ部と、
前記画素アレイ部の各画素を駆動する回路部と、
前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
前記電源電圧生成部の出力抵抗を調整する出力抵抗調整部とを備える固体撮像装置を有する電子機器。

１０・・・電源装置、２０・・・電源電圧生成部、２１・・・出力トランジスタ、２４・・・抵抗分圧回路、２５・・・誤差増幅器、２６・・・出力端、３０（３０_A，３０_B）・・・出力抵抗調整部、３１・・・カレントミラー回路、３５・・・抵抗ラダー回路（抵抗直列回路）、４０・・・バイアス部（基準電流生成部）、５０・・・デコーダ、６０・・・ＣＭＯＳイメージセンサ、６１・・・半導体基板、６２・・・画素アレイ部、６３・・・垂直駆動部、６４・・・カラム処理部、６５・・・アンプ部、６６・・・ロジック回路部、６７・・・基準電流生成部、６８・・・発振器

Claims (15)

1. 所定の電源電圧を生成する電源電圧生成部と、
   前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える電源装置。
2. 前記出力抵抗調整部は、前記電源電圧生成部の出力端から引き出す電流量を調整することによって前記電源電圧生成部の出力抵抗の抵抗値を調整する請求項１に記載の電源装置。
3. 前記出力抵抗調整部は、前記電源電圧生成部の出力端に接続されており、当該出力端から見たインピーダンスを切り替えることによって前記電源電圧生成部の出力端から引き出す電流量を調整する請求項２に記載の電源装置。
4. 前記電源電圧生成部はその出力段が、
   第１電源と前記電源電圧生成部の出力端との間に接続された出力トランジスタと、
   前記電源電圧生成部の出力端と第２電源との間に接続された抵抗分圧回路と、
   前記抵抗分圧回路の分圧ノードの電圧の参照電圧に対する差分に応じて前記出力トランジスタを駆動する誤差増幅器とから成る請求項１に記載の電源装置。
5. 前記出力抵抗調整部は、
   出力側回路が前記抵抗分圧回路に対して並列に接続され、カレントミラー比が可変なカレントミラー回路から成り、
   制御信号に応じてカレントミラー比を設定する請求項４に記載の電源装置。
6. 前記カレントミラー回路は、入力側回路に流れる基準電流のカレントミラー比倍された電流量を前記電源電圧生成部の出力端から出力側回路を通して引き出す請求項５に記載の電源装置。
7. 前記カレントミラー回路は、
   ゲート電極が共通に接続され、前記電源電圧生成部の出力端と第２電源との間に並列的に設けられた複数のトランジスタと、
   前記複数のトランジスタの各々に対して直列に接続された複数のスイッチ素子とを出力側回路として有し、
   前記制御信号に応じた前記複数のスイッチ素子のオン／オフ制御によってカレントミラー比を設定する請求項５に記載の電源装置。
8. 前記出力抵抗調整部は、
   複数の抵抗素子が直列に接続され、前記抵抗分圧回路に対して並列に接続された抵抗直列回路から成り、
   制御信号に応じて前記抵抗直列回路の抵抗値を設定する請求項４に記載の電源装置。
9. 前記抵抗直列回路は、
   前記複数の抵抗素子の各々に対して並列に接続された複数のスイッチ素子を有し、
   前記制御信号に応じた前記複数のスイッチ素子のオン／オフ制御によって前記抵抗直列回路の抵抗値を設定する請求項８に記載の電源装置。
10. 前記電源電圧生成部及び前記出力抵抗調整部は、電源電圧の供給先の負荷と同じ基板上に設けられている請求項１に記載の電源装置。
11. 前記電源電圧生成部は、基板外部から与えられる電源電圧に基づいて前記負荷に与える電源電圧を生成する請求項９に記載の電源装置。
12. 光電変換部を含む画素が配置されて成る画素アレイ部と、
    前記画素アレイ部の各画素を駆動する回路部と、
    前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
    前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える固体撮像装置。
13. 前記回路部は、前記画素アレイ部の各画素から出力される信号を処理する回路を含む請求項１２に記載の固体撮像装置。
14. 前記電源電圧生成部及び前記出力抵抗調整部は、前記画素アレイ部の周辺領域に設けられている請求項１２に記載の固体撮像装置。
15. 光電変換部を含む画素が配置されて成る画素アレイ部と、
    前記画素アレイ部の各画素を駆動する回路部と、
    前記画素アレイ部と同じ基板上に設けられ、前記回路部に与える電源電圧を生成する電源電圧生成部と、
    前記電源電圧生成部の出力抵抗の抵抗値を調整する出力抵抗調整部とを備える固体撮像装置を有する電子機器。

Images