JP2013225546A - Piezo electric element and process of manufacturing the same - Google Patents

Piezo electric element and process of manufacturing the same Download PDF

Info

Publication number
JP2013225546A
JP2013225546A JP2012096162A JP2012096162A JP2013225546A JP 2013225546 A JP2013225546 A JP 2013225546A JP 2012096162 A JP2012096162 A JP 2012096162A JP 2012096162 A JP2012096162 A JP 2012096162A JP 2013225546 A JP2013225546 A JP 2013225546A
Authority
JP
Japan
Prior art keywords
electrode
thin film
piezoelectric
substrate
piezoelectric thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012096162A
Other languages
Japanese (ja)
Inventor
Shinya Matsuda
伸也 松田
Hikari Yokoyama
光 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2012096162A priority Critical patent/JP2013225546A/en
Publication of JP2013225546A publication Critical patent/JP2013225546A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transducers For Ultrasonic Waves (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve piezoelectric characteristics by easily satisfying both orientation and crystallinity of a piezoelectric thin film even when a piezoelectric thin film having an orientation direction different from that of an electrode on the electrode.SOLUTION: At least an electrode is formed on a substrate, and a piezoelectric thin film having an orientation direction different from that of the electrode is formed on the electrode. By roughening a surface of a layer lower than the electrode, a surface of the electrode is roughened.

Description

本発明は、基板上に少なくとも電極が形成され、この電極上に圧電薄膜が形成された圧電素子と、その圧電素子の製造方法とに関するものである。   The present invention relates to a piezoelectric element in which at least an electrode is formed on a substrate and a piezoelectric thin film is formed on the electrode, and a method for manufacturing the piezoelectric element.

従来から、駆動素子やセンサなどの電気機械変換素子として、ＰＺＴ（チタン酸ジルコン酸鉛）などの圧電体が用いられている。一方、近年の装置の小型化、高密度化、低コスト化などの要求に応えて、Ｓｉ基板を用いたＭＥＭＳ（Micro Electro Mechanical Systems）素子が増加している。ＭＥＭＳ素子に圧電体を応用すれば、例えばインクジェットヘッド、超音波センサ、赤外線センサ、周波数フィルタなど、種々のデバイスを作製することができる。   Conventionally, piezoelectric bodies such as PZT (lead zirconate titanate) have been used as electromechanical conversion elements such as drive elements and sensors. On the other hand, MEMS (Micro Electro Mechanical Systems) elements using a Si substrate are increasing in response to recent demands for downsizing, high density, and low cost of devices. If a piezoelectric body is applied to the MEMS element, various devices such as an inkjet head, an ultrasonic sensor, an infrared sensor, and a frequency filter can be manufactured.

ここで、ＭＥＭＳ素子に圧電体を応用する場合、圧電体を薄膜化することが望ましい。これは、圧電体を薄膜化することで、以下の利点が得られることによる。すなわち、成膜やフォトリソグラフィーなどの半導体プロセス技術を用いた高精度な加工が可能となり、小型化、高密度化を実現することができる。大面積のウェハに圧電体を一括加工できるため、コストを低減できる。電気機械の変換効率が向上し、駆動素子の特性やセンサの感度が向上する。   Here, when a piezoelectric body is applied to the MEMS element, it is desirable to reduce the thickness of the piezoelectric body. This is because the following advantages can be obtained by thinning the piezoelectric body. That is, high-precision processing using semiconductor process technology such as film formation and photolithography can be performed, and miniaturization and high density can be realized. Since the piezoelectric body can be collectively processed on a large-area wafer, the cost can be reduced. The conversion efficiency of the electric machine is improved, and the characteristics of the drive element and the sensitivity of the sensor are improved.

圧電体をＳｉなどの基板上に成膜する方法としては、ＣＶＤ（Chemical Vapor Deposition ）法などの化学的な方法、スパッタ法やイオンプレーティング法などの物理的な方法、ゾルゲル法などの液相での成長法が知られている。   As a method of forming a piezoelectric body on a substrate such as Si, a chemical method such as a CVD (Chemical Vapor Deposition) method, a physical method such as a sputtering method or an ion plating method, or a liquid phase such as a sol-gel method. The growth method is known.

ＰＺＴなどの圧電体は、一般的にＡＢＯ3型の酸化物であり、その結晶がペロブスカイト型構造を採るときに良好な圧電効果を発現することが知られている。図９は、ＰＺＴの結晶構造を模式的に示している。ペロブスカイト型構造とは、例えばＰｂ（Ｚｒx，Ｔｉ1-x）Ｏ3の正方晶では、正方晶の各頂点にＰｂ原子が位置し、体心にＴｉ原子またはＺｒ原子が位置し、各面心にＯ原子が位置する構造である。 A piezoelectric material such as PZT is generally an ABO 3 type oxide, and it is known that a good piezoelectric effect is exhibited when the crystal has a perovskite type structure. FIG. 9 schematically shows the crystal structure of PZT. The perovskite structure is, for example, a tetragonal crystal of Pb (Zr x , Ti 1-x ) O 3 , where Pb atoms are located at each vertex of the tetragonal crystal, and Ti atoms or Zr atoms are located at the body center. In this structure, an O atom is located in the heart.

また、ＰＺＴは、ともにペロブスカイト型構造を採るＰＴＯ（ＰｂＴｉＯ3；チタン酸鉛）とＰＺＯ（ＰｂＺｒＯ3；ジルコン酸鉛）との固溶体であるが、ＰＴＯの比率が高いときにはＰＺＴ全体が正方晶となり、ＰＺＯの比率が高いときにはＰＺＴ全体が菱面体晶となる。 PZT is a solid solution of PTO (PbTiO 3 ; lead titanate) and PZO (PbZrO 3 ; lead zirconate), both of which have a perovskite structure. When the ratio of PZO is high, the entire PZT is rhombohedral.

図１０は、ＰＴＯおよびＰＺＯの組成比と結晶系との関係を示している。ＰＴＯとＰＺＯとの組成比が、４８／５２〜４７／５３のあたりで、結晶系が正方晶から菱面体晶、または菱面体晶から正方晶に変化する。このように結晶系が変化する境界を組成相境界（ＭＰＢ；Morphotropic phase boundary ）と呼び、以下では単に相境界と記す。室温付近においては、ＰＺＴの結晶構造は、正方晶、菱面体晶またはこれらの混合結晶（相境界）であるが、キュリー点以上の温度では、ＰＺＴの結晶構造は、ＰＴＯとＰＺＯとの組成比がいずれであっても、立方晶となる。   FIG. 10 shows the relationship between the composition ratio of PTO and PZO and the crystal system. When the composition ratio of PTO and PZO is around 48/52 to 47/53, the crystal system changes from tetragonal to rhombohedral or from rhombohedral to tetragonal. Such a boundary where the crystal system changes is called a composition phase boundary (MPB) and is simply referred to as a phase boundary below. Near room temperature, the crystal structure of PZT is tetragonal, rhombohedral, or a mixed crystal (phase boundary) thereof, but at temperatures above the Curie point, the crystal structure of PZT is the composition ratio of PTO and PZO. Whichever is, it becomes a cubic crystal.

図１１は、ＰＴＯおよびＰＺＯの組成比と特性（比誘電率、電気機械結合係数）との関係を示している。上記した相境界では、比誘電率および電気機械結合係数の両者が特異的に高くなる。比誘電率と圧電定数（単位電界あたりの変位量）とは正の相関があり、比誘電率が高くなることにより、圧電定数が高くなる。また、電気機械結合係数は、電気的な信号を機械的な歪みに変換する際の効率、あるいはその逆の変換の際の効率を示す指標となるものであり、この係数が高くなることによって、変換効率が高くなる。圧電体に電界を印加することによって圧電体が変形したり、逆に、圧電体を変形させることによって圧電体に電界（電位差）が生じることを、ここでは圧電効果と呼ぶ。   FIG. 11 shows the relationship between the composition ratio of PTO and PZO and the characteristics (relative dielectric constant, electromechanical coupling coefficient). At the above phase boundary, both the relative dielectric constant and the electromechanical coupling coefficient are specifically increased. The relative dielectric constant and the piezoelectric constant (the amount of displacement per unit electric field) have a positive correlation, and the piezoelectric constant increases as the relative dielectric constant increases. In addition, the electromechanical coupling coefficient is an index indicating the efficiency at the time of converting an electrical signal into mechanical distortion, or vice versa, and by increasing this coefficient, Conversion efficiency is increased. Here, the piezoelectric body is deformed by applying an electric field to the piezoelectric body, or conversely, an electric field (potential difference) is generated in the piezoelectric body by deforming the piezoelectric body is called a piezoelectric effect.

ところで、図１２は、圧電体の結晶配向の違いによる圧電効果の違いを模式的に示している。圧電体が（１００）配向の場合、つまり、圧電体の分極方向Ｐを（１００）方向として、この方向が基板に垂直な方向となる場合、基板に垂直な方向に電界を印加すると、圧電体の分極方向Ｐと電界の印加方向Ｅとが揃っているため、電界の大きさが圧電体の変形の力に完全に変換され、基板に垂直な方向に圧電体が効率よく変形する。一方、圧電体が（１１１）配向の場合、圧電体の分極方向Ｐである（１００）方向が電界の印加方向Ｅと交差するため、電界の大きさが圧電体の変形の力に完全に変換されず、基板に垂直な方向における圧電体の変形量が少なくなる。   Incidentally, FIG. 12 schematically shows a difference in piezoelectric effect due to a difference in crystal orientation of the piezoelectric body. When the piezoelectric body is in the (100) orientation, that is, when the polarization direction P of the piezoelectric body is the (100) direction and this direction is a direction perpendicular to the substrate, the piezoelectric body is applied when an electric field is applied in the direction perpendicular to the substrate. Since the polarization direction P and the application direction E of the electric field are aligned, the magnitude of the electric field is completely converted into the deformation force of the piezoelectric body, and the piezoelectric body is efficiently deformed in the direction perpendicular to the substrate. On the other hand, when the piezoelectric body is in the (111) orientation, the (100) direction, which is the polarization direction P of the piezoelectric body, intersects the electric field application direction E, so that the electric field magnitude is completely converted into the deformation force of the piezoelectric body. In other words, the amount of deformation of the piezoelectric body in the direction perpendicular to the substrate is reduced.

なお、図１２では、圧電体の結晶が正方晶である場合について示しているが、菱面体晶（分極方向は（１１１）方向）の場合でも、ドメインの回転による圧電効果が生じるため、（１００）配向のほうが望ましい。   Note that FIG. 12 shows a case where the crystal of the piezoelectric body is a tetragonal crystal, but even in the case of a rhombohedral crystal (the polarization direction is the (111) direction), the piezoelectric effect is generated by the rotation of the domain. ) Orientation is more desirable.

圧電体の結晶配向を決めるのは、圧電体の成膜温度、成膜圧力、膜に掛かる応力、下地の格子定数および配向性などが主要因子であり、その中でも、下地の表面状態が支配的な因子となる。一般に、圧電体の下地には、電極の機能を持たせるため、Ｐｔ（白金）やＩｒ（イリジウム）などの金属材料を用いることが多い。圧電体の結晶性を高めるには、下地となる電極の表面を平坦にすることが望ましく、理想状態は単結晶の劈開面である。   The crystal orientation of the piezoelectric body is determined by the main factors such as the film formation temperature, film formation pressure, stress applied to the film, lattice constant and orientation of the substrate, among which the surface condition of the substrate is dominant. Factors. Generally, a metal material such as Pt (platinum) or Ir (iridium) is often used for the base of the piezoelectric body in order to provide an electrode function. In order to increase the crystallinity of the piezoelectric body, it is desirable to flatten the surface of the underlying electrode, and the ideal state is a single crystal cleavage plane.

一方、ＰｔやＩｒは、基板表面に対して（１１１）方向に自己配向しやすい性質を持っている。このため、理想的なＰｔ下地上に圧電体としてＰＺＴを成膜すると、ＰＺＴも（１１１）方向に配向し、圧電特性を高める要件を満足することができない。   On the other hand, Pt and Ir have the property of being easily self-oriented in the (111) direction with respect to the substrate surface. For this reason, when a PZT film is formed as a piezoelectric body on an ideal Pt base, the PZT is also oriented in the (111) direction, and the requirement for enhancing the piezoelectric characteristics cannot be satisfied.

そこで、従来から、圧電特性を向上させるべく、圧電体の配向性（配向方向を所望の配向方向とすること）、および圧電体の結晶性（結晶構造をペロブスカイト型とすること）を両立させるための工夫が様々なされている。   Therefore, conventionally, in order to improve the piezoelectric characteristics, both the orientation of the piezoelectric body (making the orientation direction the desired orientation direction) and the crystallinity of the piezoelectric body (making the crystal structure a perovskite type) are compatible. There have been various ideas.

例えば、特許文献１では、電極上にチタンまたは酸化チタンを析出し（突起は２ｎｍ以下）、その上にＰＬＺＴ（チタン酸ランタンジルコン酸鉛）などの配向制御層を（１００）または（００１）配向で形成し、この配向制御層上にペロブスカイト型の圧電体（例えばＰＺＴ）を所望の配向方向で形成している。   For example, in Patent Document 1, titanium or titanium oxide is deposited on an electrode (protrusions are 2 nm or less), and an orientation control layer such as PLZT (lead lanthanum zirconate titanate) is formed on the electrode (100) or (001) orientation. A perovskite-type piezoelectric body (for example, PZT) is formed in a desired orientation direction on the orientation control layer.

また、特許文献２では、基板上に、Ｔｉを含むシード層、および下部電極をこの順で形成し、下部電極の表面にシード層の元素（Ｔｉ）を析出させ（表面粗さＲａ＝０．５〜３０ｎｍ）、下部電極の表面に圧電体を形成することにより、圧電体の結晶配向性および圧電性能を向上させるようにしている。なお、表面粗さＲａは、ＪＩＳ（Japanese Industrial Standards） Ｂ０６０１：１９９４に基づいて求められる表面粗さのパラメータである。   In Patent Document 2, a seed layer containing Ti and a lower electrode are formed in this order on a substrate, and an element (Ti) of the seed layer is deposited on the surface of the lower electrode (surface roughness Ra = 0.0). 5-30 nm), by forming a piezoelectric body on the surface of the lower electrode, the crystal orientation and piezoelectric performance of the piezoelectric body are improved. The surface roughness Ra is a parameter of surface roughness obtained based on JIS (Japanese Industrial Standards) B0601: 1994.

さらに、特許文献３では、下部電極上にＰｔからなるヒロックを形成して、（１００）配向のＰＴＯからなるシード層を形成し、このシード層上にＰＺＴからなる圧電体を形成することで、ＭｇＯ等の特殊な基板を用いることなく、圧電体の結晶配向を適切に制御するようにしている。このとき、下部電極の表面粗さＲａは、ヒロックの形成前で０．７５ｎｍであり、ヒロックの形成後で１．０１５ｎｍである。   Furthermore, in Patent Document 3, a hillock made of Pt is formed on the lower electrode, a seed layer made of (100) -oriented PTO is formed, and a piezoelectric body made of PZT is formed on the seed layer. The crystal orientation of the piezoelectric body is appropriately controlled without using a special substrate such as MgO. At this time, the surface roughness Ra of the lower electrode is 0.75 nm before the formation of hillocks and 1.015 nm after the formation of hillocks.

特許第３４８１２３５号公報（請求項１、段落〔００２７〕、〔００２８〕、図１、図２等参照）Japanese Patent No. 3481235 (refer to claim 1, paragraphs [0027], [0028], FIG. 1, FIG. 2, etc.) 特開２００７−２８１２３８号公報（請求項１、５、６、段落〔００２４〕、図２等参照）Japanese Unexamined Patent Publication No. 2007-281238 (see claims 1, 5, 6, paragraph [0024], FIG. 2, etc.) 特開２０１１−２３８７７４号公報（請求項１、段落〔０００７〕、〔００１０〕、〔００１７〕、〔００２０〕、図１、図２等参照）JP 2011-238774 A (refer to claim 1, paragraphs [0007], [0010], [0017], [0020], FIG. 1, FIG. 2, etc.)

ところが、特許文献１および２では、電極上に析出するＴｉが圧電体としてのＰＺＴの構成元素であり、ＰＺＴとの間で相互に拡散するため、ＰＺＴにおけるＰＴＯとＰＺＯとの比率が変化して特性が劣化することが考えられる。また、特許文献３では、ヒロックの密度、高さの制御が困難で、電極の表面粗さ（表面形状）の制御が困難であるため、ＰＺＴの配向性および結晶性を両立させることが困難である。   However, in Patent Documents 1 and 2, since Ti deposited on the electrode is a constituent element of PZT as a piezoelectric body and diffuses with PZT, the ratio of PTO and PZO in PZT changes. It is conceivable that the characteristics deteriorate. Further, in Patent Document 3, it is difficult to control the density and height of hillocks, and it is difficult to control the surface roughness (surface shape) of the electrodes, so it is difficult to achieve both the orientation and crystallinity of PZT. is there.

本発明は、上記の問題点を解決するためになされたもので、その目的は、電極上に電極とは異なる配向方向を有する圧電薄膜を形成する場合でも、圧電薄膜の配向性および結晶性を両方とも容易に満足させて、圧電特性を向上させることができる圧電素子およびその製造方法を提供することにある。   The present invention has been made in order to solve the above-described problems. The purpose of the present invention is to maintain the orientation and crystallinity of a piezoelectric thin film even when a piezoelectric thin film having an orientation direction different from that of the electrode is formed on the electrode. It is an object of the present invention to provide a piezoelectric element that can satisfy both of them easily and improve the piezoelectric characteristics, and a manufacturing method thereof.

本発明の圧電素子の製造方法は、基板上に少なくとも電極を形成し、前記電極上に該電極とは異なる配向方向を有する圧電薄膜を形成する圧電素子の製造方法であって、前記電極よりも下層の表面を粗面化することによって、該電極の表面を粗面化することを特徴としている。また、本発明の圧電素子は、基板上に少なくとも電極が形成され、前記電極上に該電極とは異なる配向方向を有する圧電薄膜が形成された圧電素子であって、前記電極よりも下層の表面が粗面化されていることにより、前記電極の表面が粗面化されていることを特徴としている。   A method for manufacturing a piezoelectric element according to the present invention is a method for manufacturing a piezoelectric element in which at least an electrode is formed on a substrate, and a piezoelectric thin film having an orientation direction different from that of the electrode is formed on the electrode. It is characterized in that the surface of the electrode is roughened by roughening the surface of the lower layer. The piezoelectric element of the present invention is a piezoelectric element in which at least an electrode is formed on a substrate and a piezoelectric thin film having an orientation direction different from that of the electrode is formed on the electrode. Since the surface of the electrode is roughened, the surface of the electrode is roughened.

電極よりも下層の表面を粗面化することによって電極の表面を粗面化するので、下層から電極上に圧電薄膜の構成元素と同じ元素の金属を析出させることなく、電極の表面を粗面化することができる。これにより、上記金属の相互拡散による圧電特性の低下を回避することができる。また、電極上にヒロックを形成することなく電極の表面を粗面化できるので、電極の表面粗さの制御が容易になり、この表面粗さの制御によって、電極上に成膜される圧電薄膜の配向性および結晶性を高めることが容易となる。   Since the surface of the electrode is roughened by roughening the surface of the lower layer than the electrode, the surface of the electrode is roughened without depositing metal of the same element as the constituent element of the piezoelectric thin film on the electrode from the lower layer. Can be Thereby, it is possible to avoid a decrease in piezoelectric characteristics due to the mutual diffusion of the metals. In addition, since the surface of the electrode can be roughened without forming hillocks on the electrode, it is easy to control the surface roughness of the electrode. By controlling the surface roughness, the piezoelectric thin film formed on the electrode It becomes easy to improve the orientation and crystallinity.

したがって、電極上に電極とは異なる配向方向を有する圧電薄膜を形成する場合でも、圧電薄膜の配向性および結晶性を両方とも容易に満足させて、圧電特性を向上させることができる。   Therefore, even when a piezoelectric thin film having an orientation direction different from that of the electrode is formed on the electrode, it is possible to easily satisfy both the orientation and crystallinity of the piezoelectric thin film and improve the piezoelectric characteristics.

上記製造方法において、前記電極の表面粗さＲＭＳが１ｎｍ以上１０ｎｍ以下となるように、前記電極よりも下層の表面を粗面化することが望ましい。また、上記圧電素子において、前記電極の表面粗さＲＭＳが、１ｎｍ以上１０ｎｍ以下であることが望ましい。   In the above manufacturing method, it is desirable that the surface of the lower layer than the electrode is roughened so that the surface roughness RMS of the electrode is 1 nm or more and 10 nm or less. In the piezoelectric element, it is preferable that the surface roughness RMS of the electrode is 1 nm or more and 10 nm or less.

電極の表面粗さＲＭＳが下限を下回ると、電極の表面が平坦に近くなるため、圧電薄膜を電極とは異なる配向方向（例えば（１００）方向）で成膜することが困難となる（圧電薄膜が下層の電極に倣って例えば（１１１）配向で成膜されやすくなる）。逆に、電極の表面粗さＲＭＳが上限を上回ると、圧電薄膜の結晶性が崩れやすくなり、ペロブスカイト構造の圧電薄膜を得ることが困難となる。したがって、電極の表面粗さＲＭＳが上記範囲内であることにより、圧電薄膜の配向性およびペロブスカイト結晶性を両立させて、良好な圧電特性を得ることができる。   If the surface roughness RMS of the electrode is lower than the lower limit, the surface of the electrode becomes nearly flat, and it is difficult to form the piezoelectric thin film in an orientation direction (for example, (100) direction) different from that of the electrode (piezoelectric thin film). (E.g., it becomes easier to form a film with (111) orientation) following the lower electrode). On the other hand, if the surface roughness RMS of the electrode exceeds the upper limit, the crystallinity of the piezoelectric thin film tends to collapse, and it becomes difficult to obtain a piezoelectric thin film having a perovskite structure. Therefore, when the surface roughness RMS of the electrode is within the above range, good piezoelectric properties can be obtained while achieving both the orientation of the piezoelectric thin film and the perovskite crystallinity.

上記製造方法において、前記基板の表面を粗面化することにより、前記電極の表面を粗面化してもよい。また、上記圧電素子において、前記基板の表面が粗面化されていることにより、前記電極の表面が粗面化されていてもよい。   In the manufacturing method, the surface of the electrode may be roughened by roughening the surface of the substrate. In the piezoelectric element, the surface of the electrode may be roughened by roughening the surface of the substrate.

電極の下地となる基板の表面を粗面化することにより、基板表面に倣って電極の表面を粗面化することができる。   By roughening the surface of the substrate serving as the base of the electrode, the surface of the electrode can be roughened following the surface of the substrate.

上記製造方法において、前記基板の表面を、表面粗さＲＭＳが１ｎｍ以上１０ｎｍ以下となるように粗面化することが望ましい。また、上記圧電素子において、前記基板の表面粗さＲＭＳが、１ｎｍ以上１０ｎｍ以下であることが望ましい。   In the manufacturing method, the surface of the substrate is preferably roughened so that the surface roughness RMS is 1 nm or more and 10 nm or less. In the piezoelectric element, it is desirable that the surface roughness RMS of the substrate is 1 nm or more and 10 nm or less.

この場合、基板上に形成される電極の表面粗さＲＭＳを、基板表面の表面粗さに倣って１ｎｍ以上１０ｎｍ以下とすることができる。   In this case, the surface roughness RMS of the electrode formed on the substrate can be set to 1 nm or more and 10 nm or less following the surface roughness of the substrate surface.

上記製造方法において、前記基板上に熱酸化膜および前記電極をこの順で形成する場合に、前記熱酸化膜の表面を粗面化することにより、前記電極の表面を粗面化してもよい。また、上記圧電素子において、前記基板上に、熱酸化膜および前記電極がこの順で形成されており、前記熱酸化膜の表面が粗面化されていることにより、前記電極の表面が粗面化されていてもよい。   In the manufacturing method, when the thermal oxide film and the electrode are formed in this order on the substrate, the surface of the electrode may be roughened by roughening the surface of the thermal oxide film. In the piezoelectric element, the thermal oxide film and the electrode are formed in this order on the substrate, and the surface of the thermal oxide film is roughened, so that the surface of the electrode is rough. It may be made.

電極の下地となる熱酸化膜の表面を粗面化することにより、熱酸化膜の表面に倣って電極の表面を粗面化することができる。   By roughening the surface of the thermal oxide film serving as the base of the electrode, the surface of the electrode can be roughened following the surface of the thermal oxide film.

上記製造方法において、前記熱酸化膜の表面を、表面粗さＲＭＳが１ｎｍ以上１０ｎｍ以下となるように粗面化することが望ましい。また、上記圧電素子において、前記熱酸化膜の表面粗さＲＭＳが、１ｎｍ以上１０ｎｍ以下であることが望ましい。   In the above manufacturing method, it is desirable that the surface of the thermal oxide film is roughened so that the surface roughness RMS is 1 nm or more and 10 nm or less. In the piezoelectric element, the thermal oxide film preferably has a surface roughness RMS of 1 nm or more and 10 nm or less.

この場合、電極の表面粗さＲＭＳを、熱酸化膜の表面の表面粗さに倣って１ｎｍ以上１０ｎｍ以下とすることができる。   In this case, the surface roughness RMS of the electrode can be set to 1 nm or more and 10 nm or less following the surface roughness of the surface of the thermal oxide film.

上記製造方法において、前記圧電薄膜として、第１の圧電薄膜を成膜するとともに、前記第１の圧電薄膜と前記電極との間の中間層として、ペロブスカイト構造の第２の圧電薄膜を成膜してもよい。また、上記圧電素子において、前記圧電薄膜は、第１の圧電薄膜と、ペロブスカイト構造の第２の圧電薄膜とを有しており、前記第２の圧電薄膜は、前記第１の圧電薄膜と前記電極との間の中間層を形成していてもよい。   In the manufacturing method, a first piezoelectric thin film is formed as the piezoelectric thin film, and a second piezoelectric thin film having a perovskite structure is formed as an intermediate layer between the first piezoelectric thin film and the electrode. May be. In the piezoelectric element, the piezoelectric thin film includes a first piezoelectric thin film and a second piezoelectric thin film having a perovskite structure, and the second piezoelectric thin film includes the first piezoelectric thin film and the first piezoelectric thin film. An intermediate layer between the electrodes may be formed.

圧電薄膜として、第１および第２の圧電薄膜を成膜する場合でも、電極表面を粗面化することにより、電極上にペロブスカイト構造の第２の圧電薄膜を電極とは異なる所望の配向方向（例えば（１００）方向）で成膜して、その上に第１の圧電薄膜をペロブスカイト構造でかつ所望の配向方向（例えば（１００）方向）で成膜することができる。   Even when the first and second piezoelectric thin films are formed as the piezoelectric thin film, by roughening the electrode surface, the second piezoelectric thin film having a perovskite structure is formed on the electrode in a desired orientation direction different from the electrode ( For example, the first piezoelectric thin film can be formed in a perovskite structure and in a desired orientation direction (for example, (100) direction).

電極上に電極とは異なる配向方向を有する圧電薄膜を形成する場合でも、圧電薄膜の配向性および結晶性を両方とも容易に満足させて、圧電特性を向上させることができる。   Even when a piezoelectric thin film having an orientation direction different from that of the electrode is formed on the electrode, both the orientation and crystallinity of the piezoelectric thin film can be easily satisfied and the piezoelectric characteristics can be improved.

（ａ）は、本発明の実施の一形態に係る圧電素子の概略の構成を示す断面図であり、（ｂ）は、上記圧電素子の一部を拡大して示す断面図である。(A) is sectional drawing which shows the schematic structure of the piezoelectric element which concerns on one Embodiment of this invention, (b) is sectional drawing which expands and shows a part of said piezoelectric element. 上記圧電素子の圧電薄膜のＸ線回折の結果を示すグラフである。It is a graph which shows the result of the X-ray diffraction of the piezoelectric thin film of the said piezoelectric element. 上記圧電素子の下部電極の表面粗さと、上記圧電薄膜を構成するＰＺＴのペロブスカイト結晶性および（１００）配向性との関係を示すグラフである。It is a graph which shows the relationship between the surface roughness of the lower electrode of the said piezoelectric element, the perovskite crystallinity of the PZT which comprises the said piezoelectric thin film, and (100) orientation. 上記圧電素子の製造工程の流れを示すフローチャートである。It is a flowchart which shows the flow of the manufacturing process of the said piezoelectric element. 上記圧電薄膜を成膜するスパッタ装置の概略の構成を示す断面図である。It is sectional drawing which shows the schematic structure of the sputtering device which forms the said piezoelectric thin film. 上記圧電素子の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the said piezoelectric element. 上記圧電素子をダイヤフラムに応用したときの構成を示す平面図である。It is a top view which shows a structure when the said piezoelectric element is applied to a diaphragm. 図７のＡ−Ａ’線矢視断面図である。It is A-A 'arrow sectional drawing of FIG. ＰＺＴの結晶構造を模式的に示す説明図である。It is explanatory drawing which shows typically the crystal structure of PZT. ＰＴＯおよびＰＺＯの組成比と結晶系との関係を示すグラフである。It is a graph which shows the relationship between the composition ratio of PTO and PZO, and a crystal system. ＰＴＯおよびＰＺＯの組成比と特性との関係を示すグラフである。It is a graph which shows the relationship between the composition ratio and characteristic of PTO and PZO. 圧電体の結晶配向の違いによる圧電効果の違いを模式的に示す説明図である。It is explanatory drawing which shows typically the difference in the piezoelectric effect by the difference in the crystal orientation of a piezoelectric material.

本発明の実施の一形態について、図面に基づいて説明すれば、以下の通りである。   An embodiment of the present invention will be described below with reference to the drawings.

〔１．圧電素子の構成〕
図１（ａ）は、本実施形態に係る圧電素子１０の概略の構成を示す断面図であり、図１（ｂ）は、圧電素子１０の一部を拡大して示す断面図である。本実施形態の圧電素子１０は、基板１上に、熱酸化膜２、下部電極３、圧電薄膜４および上部電極５をこの順で積層して構成されている。 [1. (Configuration of piezoelectric element)
FIG. 1A is a cross-sectional view illustrating a schematic configuration of the piezoelectric element 10 according to the present embodiment, and FIG. 1B is a cross-sectional view illustrating a part of the piezoelectric element 10 in an enlarged manner. The piezoelectric element 10 of this embodiment is configured by laminating a thermal oxide film 2, a lower electrode 3, a piezoelectric thin film 4 and an upper electrode 5 in this order on a substrate 1.

基板１は、厚さが例えば３００〜５００μｍ程度の単結晶Ｓｉ（シリコン）単体からなる半導体基板またはＳＯＩ（Silicon on Insulator）基板で構成されている。熱酸化膜２は、例えば厚さが０．１μｍ程度のＳｉＯ2（酸化シリコン）からなり、基板１の保護および絶縁の目的で形成されている。 The substrate 1 is configured by a semiconductor substrate or a SOI (Silicon on Insulator) substrate made of a single crystal Si (silicon) alone having a thickness of, for example, about 300 to 500 μm. The thermal oxide film 2 is made of, for example, SiO 2 (silicon oxide) having a thickness of about 0.1 μm, and is formed for the purpose of protecting and insulating the substrate 1.

下部電極３は、Ｔｉ（チタン）層３ａとＰｔ（白金）層３ｂとを積層して構成されている。Ｔｉ層３ａは、熱酸化膜２とＰｔ層３ｂとの密着性を向上させるために形成されている。Ｔｉ層３ａの厚さは例えば０．０２μｍ程度であり、Ｐｔ層３ｂの厚さは例えば０．１μｍ程度である。Ｐｔ層３ｂは、圧電薄膜４が表面に形成される電極、つまり、圧電薄膜４の下地となる電極である。以下、単に電極と言えば、このＰｔ層３ｂを指すものとする。図１（ｂ）に示すように、Ｐｔ層３ｂよりも下層（例えば基板１）の表面が粗面化されていることによって、Ｐｔ層３ｂの表面は粗面化されているが、この点の詳細については後述する。   The lower electrode 3 is formed by laminating a Ti (titanium) layer 3a and a Pt (platinum) layer 3b. The Ti layer 3a is formed to improve the adhesion between the thermal oxide film 2 and the Pt layer 3b. The thickness of the Ti layer 3a is, for example, about 0.02 μm, and the thickness of the Pt layer 3b is, for example, about 0.1 μm. The Pt layer 3b is an electrode on which the piezoelectric thin film 4 is formed, that is, an electrode serving as a base for the piezoelectric thin film 4. Hereinafter, the term “electrode” refers to the Pt layer 3b. As shown in FIG. 1B, the surface of the Pt layer 3b is roughened by roughening the surface of the lower layer (for example, the substrate 1) than the Pt layer 3b. Details will be described later.

圧電薄膜４は、結晶構造がペロブスカイト型のＰＺＴ（チタン酸ジルコン酸鉛）で構成されている。ＰＺＴの厚みは、用途によって異なるが、メモリやセンサの用途では例えば１μｍ以下であり、アクチュエータでは例えば３〜５μｍである。   The piezoelectric thin film 4 is made of PZT (lead zirconate titanate) having a perovskite crystal structure. The thickness of PZT varies depending on the application, but is 1 μm or less for memory and sensor applications, and 3 to 5 μm for actuators, for example.

上部電極５は、Ｔｉ層５ａとＰｔ層５ｂとを積層して構成されている。Ｔｉ層５ａは、圧電薄膜４とＰｔ層５ｂとの密着性を向上させるために形成されている。Ｔｉ層５ａの厚さは例えば０．０２μｍ程度であり、Ｐｔ層５ｂの厚さは例えば０．２μｍ程度である。   The upper electrode 5 is formed by laminating a Ti layer 5a and a Pt layer 5b. The Ti layer 5a is formed to improve the adhesion between the piezoelectric thin film 4 and the Pt layer 5b. The thickness of the Ti layer 5a is, for example, about 0.02 μm, and the thickness of the Pt layer 5b is, for example, about 0.2 μm.

〔２．電極の表面粗さおよび圧電特性について〕
図２は、成膜された圧電薄膜４のＸ線回折（ＸＲＤ）の結果を示すグラフである。ここでは、基板１として、（１００）配向のＳｉ基板、つまり、（１００）面が積層面に平行であるＳｉ基板を用いているが、基板１と下部電極３のＰｔ層３ｂとの間に非晶質のＳｉＯ2層（熱酸化膜２）が存在し、しかもＰｔ層３ｂは自己配向性を有するため、Ｐｔ層３ｂのＰｔは（１１１）方向に強く配向している。 [2. Electrode surface roughness and piezoelectric properties)
FIG. 2 is a graph showing the results of X-ray diffraction (XRD) of the formed piezoelectric thin film 4. Here, a (100) -oriented Si substrate, that is, a Si substrate whose (100) plane is parallel to the laminated surface is used as the substrate 1, but between the substrate 1 and the Pt layer 3 b of the lower electrode 3. Since there is an amorphous SiO 2 layer (thermal oxide film 2) and the Pt layer 3b has self-orientation, Pt of the Pt layer 3b is strongly oriented in the (111) direction.

このＰｔ層３ｂ上に圧電薄膜４としてのＰＺＴを成膜すると、ＰＺＴは下地の影響を強く受けるため、成膜条件を最適化したとしても、ＰＺＴは（１００）方向よりも（１１１）方向に強く配向する膜となる。なお、ここでは、ＰＺＴの分極方向を（１００）方向としている。   When PZT as the piezoelectric thin film 4 is formed on the Pt layer 3b, the PZT is strongly influenced by the base, so even if the film formation conditions are optimized, the PZT is in the (111) direction rather than the (100) direction. It becomes a strongly oriented film. In this case, the polarization direction of PZT is the (100) direction.

図３は、電極の表面粗さと、ＰＺＴのペロブスカイト結晶性および（１００）配向性との関係を示すグラフである。同図において、横軸は、ＰＺＴの下地となる電極（Ｐｔ層３ｂ）の表面粗さＲＭＳ（ｎｍ）を示している。この表面粗さＲＭＳ（Root Mean Square）は、表面粗さを示す指標の一つであって、平均線から測定曲線（表面の凹凸を示す曲線）までの偏差の二乗を平均した値の平方根で求められる値（二乗平均粗さ）のことであり、原子間力顕微鏡（ＡＦＭ）によって測定することが可能である。なお、表面粗さＲＭＳは、ＪＩＳ規格ではＲｑとも表記される。   FIG. 3 is a graph showing the relationship between the surface roughness of the electrode and the perovskite crystallinity and (100) orientation of PZT. In the figure, the horizontal axis indicates the surface roughness RMS (nm) of the electrode (Pt layer 3b) serving as the base of PZT. This surface roughness RMS (Root Mean Square) is one of the indices indicating the surface roughness, and is the square root of the value obtained by averaging the squares of deviations from the average line to the measurement curve (curve indicating surface irregularities). It is a required value (root mean square roughness) and can be measured by an atomic force microscope (AFM). The surface roughness RMS is also expressed as Rq in the JIS standard.

また、左側の縦軸は、ペロブスカイトの結晶性を示し、図２で、ＰＺＴのペロブスカイト（１００）を示すピークの強度と、ペロブスカイト（１１１）を示すピークの強度との和で表される。電極の表面粗さＲＭＳと結晶性との関係を図３の実線で示す。ペロブスカイトの結晶性を示す値が大きいほど、ＡＢＯ3型のペロブスカイト構造の結晶が多く存在し、圧電特性が高くなることを意味する。同図より、電極の表面粗さＲＭＳが大きくなり、１０ｎｍを超えると、ＰＺＴのペロブスカイト結晶性が低下して、必要な圧電特性が得られなくなることがわかる。 The left vertical axis indicates the crystallinity of perovskite, and is represented by the sum of the intensity of the peak indicating PZT perovskite (100) and the intensity of the peak indicating perovskite (111) in FIG. The relationship between the surface roughness RMS of the electrode and the crystallinity is shown by the solid line in FIG. It means that the larger the value indicating the crystallinity of the perovskite, the more crystals of the ABO 3 type perovskite structure exist and the higher the piezoelectric characteristics. From the figure, it can be seen that when the surface roughness RMS of the electrode increases and exceeds 10 nm, the perovskite crystallinity of PZT decreases and the necessary piezoelectric characteristics cannot be obtained.

なお、上記のピークの強度とは、Ｘ線照射時の回折強度であり、１秒間あたりのＸ線の計数率（ｃｐｓ；count per second）で示されるが、図３では、電極の表面粗さＲＭＳごとにペロブスカイト結晶性を相対比較するため、絶対値（計数率）ではなく任意単位（a.u.；arbitrary unit）で示している。   The peak intensity is the diffraction intensity at the time of X-ray irradiation, and is indicated by the X-ray count rate per second (cps; count per second). In order to make a relative comparison of the perovskite crystallinity for each RMS, the perovskite crystallinity is shown in arbitrary units (au) instead of absolute values (counting rate).

一方、図３の右側の縦軸は、ＰＺＴの（１００）配向度を示している。この（１００）配向度をＩ（％）とすると、図２において、ペロブスカイト（１００）を示すピークの強度をＩ（１００）とし、ペロブスカイト（１１１）を示すピークの強度をＩ（１１１）としたときに、配向度Ｉは、
Ｉ＝｛Ｉ（１００）／（Ｉ（１００）＋Ｉ（１１１））｝×１００
で求められる。電極の表面粗さＲＭＳと（１００）配向度との関係を同図の破線で示す。 On the other hand, the vertical axis on the right side of FIG. 3 indicates the degree of (100) orientation of PZT. When this (100) orientation degree is I (%), in FIG. 2, the peak intensity indicating perovskite (100) is I (100), and the peak intensity indicating perovskite (111) is I (111). Sometimes the degree of orientation I is
I = {I (100) / (I (100) + I (111))} × 100
Is required. The relationship between the surface roughness RMS of the electrode and the (100) orientation degree is indicated by a broken line in FIG.

図３より、電極の表面粗さＲＭＳが大きくなると、ＰＺＴの（１００）配向度は向上するが、電極の表面粗さＲＭＳが１ｎｍよりも小さくなると、ＰＺＴの（１００）配向度が低下して、必要な圧電特性が得られなくなる。   From FIG. 3, when the surface roughness RMS of the electrode increases, the (100) orientation degree of PZT improves, but when the surface roughness RMS of the electrode becomes smaller than 1 nm, the (100) orientation degree of PZT decreases. Therefore, the necessary piezoelectric characteristics cannot be obtained.

このように、ＰＺＴのペロブスカイト結晶性と配向性（（１００）配向度）とは相反の関係にあり、これらを両立させるためには、電極の表面粗さＲＭＳを１ｎｍ以上１０ｎｍ以下の範囲に制御する必要がある。より好ましくは、電極の表面粗さＲＭＳは１ｎｍ以上５ｎｍ以下である。このような電極の表面粗さＲＭＳを実現するために、本実施形態では、例えば電極の下層にある基板１（Ｓｉ基板）の表面を上記と同程度に粗面化している。Ｐｔからなる電極は非常に薄く、Ｓｉ基板等の下層の表面に倣う形で形成されるため、Ｓｉ基板の表面粗さＲＭＳを調節することにより、Ｐｔの表面粗さを所望の範囲に制御することができる。   Thus, the perovskite crystallinity and orientation ((100) degree of orientation) of PZT are in a reciprocal relationship, and in order to achieve both, the surface roughness RMS of the electrode is controlled in the range of 1 nm to 10 nm. There is a need to. More preferably, the surface roughness RMS of the electrode is 1 nm or more and 5 nm or less. In order to realize such surface roughness RMS of the electrode, in this embodiment, for example, the surface of the substrate 1 (Si substrate) under the electrode is roughened to the same extent as described above. Since the electrode made of Pt is very thin and is formed to follow the surface of the lower layer of the Si substrate or the like, the surface roughness of the Pt is controlled to a desired range by adjusting the surface roughness RMS of the Si substrate. be able to.

〔３．圧電素子の製造方法〕
以下、基板１の表面の粗面化も含めて、本実施形態の圧電素子１０の製造方法について、図１を参照しながら図４のフローチャートに基づいて説明する。 [3. Method for manufacturing piezoelectric element]
Hereinafter, a method for manufacturing the piezoelectric element 10 according to the present embodiment, including the roughening of the surface of the substrate 1, will be described with reference to FIG.

まず、Ｓｉからなる基板１の表面を、表面粗さＲＭＳが１〜１０ｎｍとなるように研磨し、基板１の表面を粗面化する（Ｓ１）。基板１の表面の研磨方法としては、例えば公知の化学機械研磨法（ＣＭＰ；Chemical Mechanical Polishing ）を用いることができる。ちなみに、この化学機械研磨法は、研磨対象物をキャリアと呼ばれる部材で保持し、研磨布または研磨パッドを張った平板に研磨対象物を押し付けて、各種化学成分および硬質の微細な砥粒を含んだスラリーを流しながら、一緒に相対運動（例えば回転運動）させることで研磨を行う手法である。用いる砥粒の材質や大きさ、研磨時の回転数、圧力、時間などを調節することにより、研磨対象物である基板１の表面粗さを制御することができる。例えば、基板１の表面粗さＲＭＳは、研磨前は０．３ｎｍ程度であったが、研磨後は４．８ｎｍに増大した。   First, the surface of the substrate 1 made of Si is polished so that the surface roughness RMS is 1 to 10 nm, and the surface of the substrate 1 is roughened (S1). As a method for polishing the surface of the substrate 1, for example, a known chemical mechanical polishing (CMP) can be used. Incidentally, in this chemical mechanical polishing method, a polishing object is held by a member called a carrier, and the polishing object is pressed against a flat plate on which a polishing cloth or a polishing pad is stretched to include various chemical components and hard fine abrasive grains. In this method, polishing is performed by causing relative movement (for example, rotational movement) together while flowing slurry. By adjusting the material and size of the abrasive grains used, the number of revolutions during polishing, pressure, time, etc., the surface roughness of the substrate 1 that is the object to be polished can be controlled. For example, the surface roughness RMS of the substrate 1 was about 0.3 nm before polishing, but increased to 4.8 nm after polishing.

次に、基板１の表面に、絶縁・保護用のＳｉＯ2からなる熱酸化膜２を形成する（Ｓ２）。熱酸化膜２は、基板１を１０００℃程度で加熱することにより形成することが可能である。熱酸化膜２の表面粗さは、下層の基板１の表面粗さに倣うため、熱酸化膜２の表面粗さＲＭＳは１〜１０ｎｍとなるが、ここでは基板１を高温で酸化処理して熱酸化膜２を形成したため、熱酸化膜２の表面粗さＲＭＳは、４．０ｎｍとやや減少した。 Next, the surface of the substrate 1, to form a thermal oxide film 2 made of SiO 2 for insulating and protective (S2). The thermal oxide film 2 can be formed by heating the substrate 1 at about 1000 ° C. Since the surface roughness of the thermal oxide film 2 follows the surface roughness of the underlying substrate 1, the surface roughness RMS of the thermal oxide film 2 is 1 to 10 nm. Here, the substrate 1 is oxidized at a high temperature. Since the thermal oxide film 2 was formed, the surface roughness RMS of the thermal oxide film 2 was slightly reduced to 4.0 nm.

続いて、基板１の熱酸化膜２上に、ＴｉおよびＰｔを順にスパッタ法で成膜して、Ｔｉ層３ａおよびＰｔ層３ｂからなる下部電極３を形成する（Ｓ３、Ｓ４）。このとき、Ｐｔ層３ｂを構成するＰｔは、自己配向性を有するため、（１１１）方向に配向する。Ｐｔ層３ｂの表面粗さは、下層の表面粗さに倣うため、Ｐｔ層３ｂの表面粗さＲＭＳは、熱酸化膜２の表面粗さＲＭＳと同じ４．０ｎｍであったが、下層の表面粗さに応じて１〜１０ｎｍの範囲で制御される。   Subsequently, Ti and Pt are sequentially formed on the thermal oxide film 2 of the substrate 1 by a sputtering method to form the lower electrode 3 composed of the Ti layer 3a and the Pt layer 3b (S3, S4). At this time, since Pt constituting the Pt layer 3b has self-orientation, it is oriented in the (111) direction. Since the surface roughness of the Pt layer 3b follows the surface roughness of the lower layer, the surface roughness RMS of the Pt layer 3b is 4.0 nm, which is the same as the surface roughness RMS of the thermal oxide film 2. It is controlled in the range of 1 to 10 nm according to the roughness.

次に、基板１を６００℃程度に加熱して、下部電極３上にＰＺＴからなる圧電薄膜４をスパッタ法で成膜する（Ｓ５）。このときの圧電薄膜４の成膜条件は、ＰＺＴが（１００）配向となる成膜条件である。なお、圧電薄膜４の成膜方法の詳細については後述する。基板１上にＰｔ層３ｂが（１１１）方向に自己配向して形成されているため、その上に形成されるＰＺＴは（１１１）方向に配向しやすくなるが、上記のようにＰｔ層３ｂの表面が粗面化されているため、Ｐｔ層３ｂの表面の一部にＰＺＴを（１００）配向で成膜することができる。ＰＺＴの成膜初期において、ＰＺＴが一部でも（１００）方向に配向していれば、あとはＰＺＴの膜厚を増大させることにより、ＰＺＴの（１００）配向の領域を広げることができ、上記領域の割合を増大させることができる。   Next, the substrate 1 is heated to about 600 ° C., and the piezoelectric thin film 4 made of PZT is formed on the lower electrode 3 by sputtering (S5). The film formation conditions of the piezoelectric thin film 4 at this time are film formation conditions in which PZT has a (100) orientation. The details of the method for forming the piezoelectric thin film 4 will be described later. Since the Pt layer 3b is self-oriented in the (111) direction on the substrate 1, the PZT formed on the Pt layer 3b is easily oriented in the (111) direction. Since the surface is roughened, PZT can be deposited with a (100) orientation on part of the surface of the Pt layer 3b. If PZT is partially oriented in the (100) direction at the initial stage of PZT deposition, the PZT (100) orientation region can be expanded by increasing the PZT film thickness. The area ratio can be increased.

最後に、圧電薄膜４の上に、ＴｉおよびＰｔを順にスパッタ法で成膜して、Ｔｉ層５ａおよびＰｔ層５ｂからなる上部電極５を形成し（Ｓ６、Ｓ７）、圧電素子１０を完成させる。   Finally, Ti and Pt are sequentially formed on the piezoelectric thin film 4 by sputtering to form the upper electrode 5 composed of the Ti layer 5a and the Pt layer 5b (S6, S7), and the piezoelectric element 10 is completed. .

〔４．ＰＺＴの成膜方法の詳細〕
図５は、圧電薄膜４としてのＰＺＴを成膜するスパッタ装置の概略の構成を示す断面図である。圧電薄膜４は、例えば高周波マグネトロンスパッタリング法により成膜することができる。 [4. Details of PZT deposition method]
FIG. 5 is a cross-sectional view showing a schematic configuration of a sputtering apparatus for forming PZT as the piezoelectric thin film 4. The piezoelectric thin film 4 can be formed by, for example, a high frequency magnetron sputtering method.

まず、ターゲット材料として、ＰＴＯとＰＺＯとを高い特性が得られる５０：５０の組成比で調合したＰＺＴ材料の粉末を用い、これを焼成、粉砕し、ターゲット皿１２に充填してプレス機で加圧することにより、ターゲット１１を作製する。そして、このターゲット皿１２をマグネット１３上に設置し、その上にカバー１４を設置する。このマグネット１３とその下にある高周波電極１５は、絶縁体１６によって真空チャンバー１７と絶縁されている。また、高周波電極１５は、高周波電源１８と接続されている。   First, as a target material, a PZT material powder prepared by blending PTO and PZO at a composition ratio of 50:50, which provides high characteristics, is baked, pulverized, filled into a target dish 12, and added by a press. The target 11 is produced by pressing. And this target tray 12 is installed on the magnet 13, and the cover 14 is installed on it. The magnet 13 and the high-frequency electrode 15 below the magnet 13 are insulated from the vacuum chamber 17 by an insulator 16. The high frequency electrode 15 is connected to a high frequency power source 18.

次に、基板１を、基板加熱ヒーター１９上に設置する。そして、真空チャンバー１７内を排気し、基板加熱ヒーター１９によって基板１を６００℃まで加熱する。加熱後、バルブ２０および２１を開け、スパッタガスであるＡｒとＯ2を所定の割合でノズル２２より真空チャンバー１７内に導入し、真空度を所定値に保つ。ターゲット１１に高周波電源１８より高周波電力を投入し、プラズマを発生させることにより、基板１上に圧電薄膜４としてのＰＺＴ層を成膜することができる。 Next, the substrate 1 is placed on the substrate heater 19. Then, the inside of the vacuum chamber 17 is evacuated, and the substrate 1 is heated to 600 ° C. by the substrate heater 19. After heating, the valves 20 and 21 are opened, and Ar and O 2 as sputtering gases are introduced into the vacuum chamber 17 from the nozzle 22 at a predetermined ratio, and the degree of vacuum is maintained at a predetermined value. By applying high frequency power from the high frequency power supply 18 to the target 11 to generate plasma, a PZT layer as the piezoelectric thin film 4 can be formed on the substrate 1.

〔５．粗面化の効果について〕
以上のように、電極としてのＰｔ層３ｂよりも下層にある基板１の表面を粗面化することによってＰｔ層３ｂの表面を粗面化するので、従来のように下層からＰｔ層３ｂ上に圧電薄膜４の構成元素と同じ元素の金属（例えばＴｉ）を析出させることなく、Ｐｔ層３ｂの表面を粗面化することができる。これにより、上記金属の圧電薄膜４の間での相互拡散によって圧電薄膜４におけるＰＴＯとＰＺＯとの比率が変化して圧電特性が低下を回避することができる。 [5. (Roughening effect)
As described above, the surface of the Pt layer 3b is roughened by roughening the surface of the substrate 1 below the Pt layer 3b as an electrode. The surface of the Pt layer 3b can be roughened without depositing a metal (for example, Ti) of the same element as the constituent element of the piezoelectric thin film 4. Thereby, the ratio between PTO and PZO in the piezoelectric thin film 4 is changed by the mutual diffusion between the piezoelectric thin films 4 of the metal, and the deterioration of the piezoelectric characteristics can be avoided.

また、Ｐｔ層３ｂよりも下層の表面の粗面化は、上述したように、公知の手法（例えばＣＭＰ）によって容易に行うことができるので、Ｐｔ層上にヒロックを形成する従来の手法に比べて、Ｐｔ層３ｂの表面粗さ（表面形状）を容易に制御することができ、これによって圧電薄膜４の（１００）配向性およびペロブスカイト結晶性を高めることができる。   Further, as described above, the roughening of the surface below the Pt layer 3b can be easily performed by a known method (for example, CMP), and therefore, compared with the conventional method of forming hillocks on the Pt layer. Thus, the surface roughness (surface shape) of the Pt layer 3b can be easily controlled, whereby the (100) orientation and the perovskite crystallinity of the piezoelectric thin film 4 can be enhanced.

したがって、（１１１）方向に配向するＰｔ層３ｂ上に、電極とは異なる（１００）方向の配向方向を有する圧電薄膜４を形成する場合でも、圧電薄膜４の（１００）配向性およびペロブスカイト結晶性を両方とも容易に満足させて、圧電特性を向上させることができる。   Therefore, even when the piezoelectric thin film 4 having the (100) direction different from the electrode is formed on the Pt layer 3b oriented in the (111) direction, the (100) orientation and the perovskite crystallinity of the piezoelectric thin film 4 are formed. Both can be easily satisfied and the piezoelectric characteristics can be improved.

また、本実施形態では、Ｐｔ層３ｂの表面粗さＲＭＳが１ｎｍ以上１０ｎｍ以下となるように、Ｐｔ層３ｂよりも下層の表面を粗面化している。Ｐｔ層３ｂの表面粗さＲＭＳが下限の１ｎｍを下回ると、Ｐｔ層３ｂの表面が平坦に近くなるため、図３で示したように、圧電薄膜４の（１００）配向性が低下する。つまり、圧電薄膜４が下層のＰｔ層３ｂに倣って（１１１）配向で成膜されやすくなり、圧電薄膜４を（１００）配向で成膜することが困難となる。逆に、Ｐｔ層３ｂの表面粗さＲＭＳが上限の１０ｎｍを上回ると、図３で示したように、圧電薄膜４のペロブスカイト結晶性が崩れて、良好な特性の圧電薄膜４を成膜することが困難となる。したがって、Ｐｔ層３ｂの表面粗さＲＭＳが上記範囲内であることにより、圧電薄膜４の（１００）配向性およびペロブスカイト結晶性を両立させて、良好な圧電特性を得ることができる。   In the present embodiment, the surface below the Pt layer 3b is roughened so that the surface roughness RMS of the Pt layer 3b is 1 nm or more and 10 nm or less. When the surface roughness RMS of the Pt layer 3b is less than the lower limit of 1 nm, the surface of the Pt layer 3b becomes nearly flat, so that the (100) orientation of the piezoelectric thin film 4 is lowered as shown in FIG. That is, it becomes easy to form the piezoelectric thin film 4 with the (111) orientation following the lower Pt layer 3b, and it becomes difficult to form the piezoelectric thin film 4 with the (100) orientation. On the contrary, when the surface roughness RMS of the Pt layer 3b exceeds the upper limit of 10 nm, the perovskite crystallinity of the piezoelectric thin film 4 is broken as shown in FIG. 3, and the piezoelectric thin film 4 having good characteristics is formed. It becomes difficult. Therefore, when the surface roughness RMS of the Pt layer 3b is within the above range, the (100) orientation and the perovskite crystallinity of the piezoelectric thin film 4 can be made compatible and good piezoelectric characteristics can be obtained.

また、本実施形態では、Ｐｔ層３ｂの下地となる基板１の表面を粗面化することで、Ｐｔ層３ｂの表面を粗面化しているので、基板１の粗面化された表面に倣う形でＰｔ層３ｂの表面を容易に粗面化することができる。特に、基板１の表面を、表面粗さＲＭＳが１ｎｍ以上１０ｎｍ以下となるように粗面化することにより、基板１上に形成されるＰｔ層３ｂの表面粗さＲＭＳを、１ｎｍ以上１０ｎｍ以下に容易に制御することができる。   In this embodiment, since the surface of the Pt layer 3b is roughened by roughening the surface of the substrate 1 that is the base of the Pt layer 3b, it follows the roughened surface of the substrate 1. Thus, the surface of the Pt layer 3b can be easily roughened. In particular, the surface roughness RMS of the Pt layer 3b formed on the substrate 1 is 1 nm or more and 10 nm or less by roughening the surface of the substrate 1 so that the surface roughness RMS is 1 nm or more and 10 nm or less. It can be controlled easily.

なお、以上では、Ｐｔ層３ｂの下地の基板１として、Ｓｉ基板を用いた例について説明したが、Ｓｉ基板以外の基板を用いた場合でも、その基板上に電極を形成し、その電極とは異なる配向方向の圧電薄膜を成膜する際には、基板表面を所望の表面粗さとなるように研磨することにより、電極表面を粗面化して上述した効果を得ることができる。なお、Ｓｉ以外の基板としては、例えばＭｇＯ（酸化マグネシウム）、ＳＴＯ（ＳｒＴｉＯ3；チタン酸ストロンチウム）、ガラス、金属基板を用いることができる。 In the above description, the Si substrate is used as the base substrate 1 for the Pt layer 3b. However, even when a substrate other than the Si substrate is used, an electrode is formed on the substrate. When forming piezoelectric thin films having different orientation directions, the electrode surface can be roughened by polishing the substrate surface to have a desired surface roughness, and the above-described effects can be obtained. As the substrate other than Si, for example, MgO (magnesium oxide), STO (SrTiO 3 ; strontium titanate), glass, and metal substrate can be used.

〔６．電極の表面粗さ制御の他の例〕
基板１の表面粗さは、ドライエッチング法で制御することもでき、これによってＰｔ層３ｂの表面粗さを制御することもできる。例えば、基板１としてＳｉ基板を用い、ＳＦ6：２０ｓｃｃｍ、Ｏ2：９ｓｃｃｍ、圧力：３Ｐａ、ＲＦパワー：１５０Ｗ、エッチング時間：５分、の条件で反応性イオンエッチング（ＲＩＥ）を行った結果、Ｓｉ基板の表面粗さＲＭＳは、エッチング前は０．３ｎｍであったが、エッチング後は５．５ｎｍに増大した。このとき、熱酸化膜２の表面粗さＲＭＳは４．２ｎｍであり、Ｔｉ層３ａおよびＰｔ層３ｂを成膜後のＰｔ層３ｂの表面粗さＲＭＳは、３ｎｍであった。このように、基板１の表面をドライエッチングして粗面化しても、Ｐｔ層３ｂの表面粗さＲＭＳを１〜１０ｎｍの範囲に制御することができる。 [6. Other examples of electrode surface roughness control]
The surface roughness of the substrate 1 can also be controlled by a dry etching method, whereby the surface roughness of the Pt layer 3b can also be controlled. For example, as a result of performing reactive ion etching (RIE) using a Si substrate as the substrate 1 under the conditions of SF 6 : 20 sccm, O 2 : 9 sccm, pressure: 3 Pa, RF power: 150 W, etching time: 5 minutes, The surface roughness RMS of the Si substrate was 0.3 nm before etching, but increased to 5.5 nm after etching. At this time, the surface roughness RMS of the thermal oxide film 2 was 4.2 nm, and the surface roughness RMS of the Pt layer 3b after forming the Ti layer 3a and the Pt layer 3b was 3 nm. As described above, even if the surface of the substrate 1 is roughened by dry etching, the surface roughness RMS of the Pt layer 3b can be controlled in the range of 1 to 10 nm.

また、基板１の表面粗さは、ウェットエッチング法で制御することもでき、これによってＰｔ層３ｂの表面粗さを制御することもできる。例えば、基板１としてＳｉ基板を用い、ウェット槽内の水酸化テトラメチルアンモニウム水溶液内に基板１を浸し、温度：４５℃、エッチング時間：１５分、の条件でエッチングを行った結果、Ｓｉ基板の基板方位が（１００）となる面における表面粗さＲＭＳは、エッチング前は０．３ｎｍであったが、エッチング後は９．２ｎｍに増大した。このとき、熱酸化膜２の表面粗さＲＭＳは６．３ｎｍであり、Ｔｉ層３ａおよびＰｔ層３ｂを成膜後のＰｔ層３ｂの表面粗さＲＭＳは、４．５ｎｍであった。このように、基板１の表面をウェットエッチングして粗面化しても、Ｐｔ層３ｂの表面粗さＲＭＳを１〜１０ｎｍの範囲に制御することができる。なお、エッチング液は、ＫＯＨ（水酸化カリウム水溶液）などの他のアルカリ溶液であってもよい。   Further, the surface roughness of the substrate 1 can also be controlled by a wet etching method, whereby the surface roughness of the Pt layer 3b can also be controlled. For example, as a result of using a Si substrate as the substrate 1 and immersing the substrate 1 in a tetramethylammonium hydroxide aqueous solution in a wet bath and performing etching under conditions of temperature: 45 ° C. and etching time: 15 minutes, The surface roughness RMS on the surface with the substrate orientation of (100) was 0.3 nm before etching, but increased to 9.2 nm after etching. At this time, the surface roughness RMS of the thermal oxide film 2 was 6.3 nm, and the surface roughness RMS of the Pt layer 3b after forming the Ti layer 3a and the Pt layer 3b was 4.5 nm. Thus, even if the surface of the substrate 1 is roughened by wet etching, the surface roughness RMS of the Pt layer 3b can be controlled in the range of 1 to 10 nm. Note that the etching solution may be another alkaline solution such as KOH (potassium hydroxide aqueous solution).

また、基板１上に形成される熱酸化膜２の表面を粗面化することによっても、Ｐｔ層３ｂの表面粗さを制御することもできる。例えば、基板１としてＳｉ基板を用い、この基板１を高温で酸化させて熱酸化膜２を形成し、その後、ＣＨＦ3：６０ｓｃｃｍ、圧力：０．３Ｐａ、ＲＦパワー：２５０Ｗ、エッチング時間：２分、の条件で反応性イオンエッチング（ＲＩＥ）を行った結果、熱酸化膜２の表面粗さＲＭＳは、ドライエッチング前は０．３ｎｍであったが、ドライエッチング後は３．５ｎｍに増大した。そして、熱酸化膜２上にＴｉ層３ａおよびＰｔ層３ｂを成膜した後のＰｔ層３ｂの表面粗さＲＭＳは２．７ｎｍであった。 The surface roughness of the Pt layer 3b can also be controlled by roughening the surface of the thermal oxide film 2 formed on the substrate 1. For example, a Si substrate is used as the substrate 1, and the substrate 1 is oxidized at a high temperature to form a thermal oxide film 2, and then CHF 3 : 60 sccm, pressure: 0.3 Pa, RF power: 250 W, etching time: 2 minutes As a result of performing reactive ion etching (RIE) under the above conditions, the surface roughness RMS of the thermal oxide film 2 was 0.3 nm before dry etching, but increased to 3.5 nm after dry etching. The surface roughness RMS of the Pt layer 3b after forming the Ti layer 3a and the Pt layer 3b on the thermal oxide film 2 was 2.7 nm.

このように、熱酸化膜２の表面をドライエッチングして粗面化しても、Ｐｔ層３ｂの表面を粗面化することができる。特に、熱酸化膜２の表面を、表面粗さＲＭＳが１ｎｍ以上１０ｎｍ以下となるように粗面化することにより、Ｐｔ層３ｂの表面粗さＲＭＳを、熱酸化膜２の表面の表面粗さに倣って１ｎｍ以上１０ｎｍ以下とすることができる。   In this way, even if the surface of the thermal oxide film 2 is roughened by dry etching, the surface of the Pt layer 3b can be roughened. In particular, the surface roughness RMS of the Pt layer 3b is changed to the surface roughness of the surface of the thermal oxide film 2 by roughening the surface of the thermal oxide film 2 so that the surface roughness RMS is 1 nm or more and 10 nm or less. According to the above, it can be set to 1 nm or more and 10 nm or less.

〔７．圧電素子の他の構成〕
図６は、圧電素子１０の他の構成を示す断面図である。同図に示すように、圧電薄膜４は、第１の圧電薄膜４ｂと、第２の圧電薄膜４ａとを有して構成されていてもよい。第２の圧電薄膜４ａは、第１の圧電薄膜４ｂとＰｔ層３ｂとの間の中間層を形成している。すなわち、Ｐｔ層３ｂ上には、第２の圧電薄膜４ａ、第１の圧電薄膜４ｂがこの順で積層されている。第１の圧電薄膜４ｂは、例えばＰＺＴで構成されている。 [7. Other configurations of piezoelectric element]
FIG. 6 is a cross-sectional view showing another configuration of the piezoelectric element 10. As shown in the figure, the piezoelectric thin film 4 may include a first piezoelectric thin film 4b and a second piezoelectric thin film 4a. The second piezoelectric thin film 4a forms an intermediate layer between the first piezoelectric thin film 4b and the Pt layer 3b. That is, the second piezoelectric thin film 4a and the first piezoelectric thin film 4b are laminated in this order on the Pt layer 3b. The first piezoelectric thin film 4b is made of, for example, PZT.

第２の圧電薄膜４ａは、ペロブスカイト構造の圧電薄膜であり、例えばＰＬＴ（チタン酸ランタン酸鉛）で構成されている。第２の圧電薄膜４ａは、その上に成膜される第１の圧電薄膜４ｂのペロブスカイト結晶性を高めるために設けられている。第２の圧電薄膜４ａとしてのＰＬＴは、例えばスパッタ法によってＰｔ層３ｂ上に膜厚４５ｎｍで成膜されるが、そのときの成膜条件は、例えばＡｒ流量：１９．５ｓｃｃｍ、Ｏ2流量：０．５ｓｃｃｍ、圧力：０．５Ｐａ、基板温度：６４０℃、ターゲットに印加するＲＦパワー：１５０Ｗである。 The second piezoelectric thin film 4a is a piezoelectric thin film having a perovskite structure, and is made of, for example, PLT (lead lanthanum titanate). The second piezoelectric thin film 4a is provided in order to improve the perovskite crystallinity of the first piezoelectric thin film 4b formed thereon. PLT as a second piezoelectric thin film 4a is, for example, is deposited in a thickness of 45nm on the Pt layer 3b by sputtering, the film forming conditions at that time, for example, Ar flow rate: 19.5Sccm, O 2 flow rate: 0.5 sccm, pressure: 0.5 Pa, substrate temperature: 640 ° C., RF power applied to the target: 150 W.

中間層としての第２の圧電薄膜４ａは、Ｐｔ層３ｂ上でペロブスカイトの結晶核を形成しやすく、これをきっかけとして第１の圧電薄膜４ｂ（ＰＺＴ）の結晶成長が促進される。また、第２の圧電薄膜４ａを設ける場合、第１の圧電薄膜４ｂの結晶性や配向性は、その下地である第２の圧電薄膜４ａの結晶性や配向性に倣う。したがって、上記と同様に、Ｐｔ層３ｂの下地の表面を粗面化して、Ｐｔ層３ｂの表面粗さを制御し、Ｐｔ層３ｂ上に形成される第２の圧電薄膜４ａのペロブスカイト結晶性と（１００）配向性とを高めることにより、第２の圧電薄膜４ａの上に特性の高い第１の圧電薄膜４ｂを成膜することができる。   The second piezoelectric thin film 4a as an intermediate layer easily forms perovskite crystal nuclei on the Pt layer 3b, and this causes the crystal growth of the first piezoelectric thin film 4b (PZT) to be promoted. When the second piezoelectric thin film 4a is provided, the crystallinity and orientation of the first piezoelectric thin film 4b are similar to the crystallinity and orientation of the second piezoelectric thin film 4a that is the base. Therefore, in the same manner as described above, the surface of the Pt layer 3b is roughened to control the surface roughness of the Pt layer 3b, and the perovskite crystallinity of the second piezoelectric thin film 4a formed on the Pt layer 3b. By increasing the (100) orientation, the first piezoelectric thin film 4b having high characteristics can be formed on the second piezoelectric thin film 4a.

なお、中間層としての第２の圧電薄膜４ａは、上記したＰＬＴに限定されるわけではなく、このほかにも、ＬＮＯ（ＬａＮｉＯ3；酸化ニッケルランタン）、ＳＲＯ（ＳｒＲｕＯ3；ルテニウム酸ストロンチウム）、ＰＴＯ（ＰｂＴｉＯ3；チタン酸鉛）などの酸化物を第２の圧電薄膜４ａの構成材料として用いることができる。 The second piezoelectric thin film 4a as the intermediate layer is not limited to the above-described PLT. Besides, LNO (LaNiO 3 ; nickel lanthanum oxide), SRO (SrRuO 3 ; strontium ruthenate), An oxide such as PTO (PbTiO 3 ; lead titanate) can be used as a constituent material of the second piezoelectric thin film 4a.

〔８．圧電素子の応用例〕
図７は、本実施形態で作製した圧電素子１０をダイヤフラム（振動板）に応用したときの構成を示す平面図であり、図８は、図７のＡ−Ａ’線矢視断面図である。圧電薄膜４は、基板１の必要な領域に、２次元の千鳥状に配置されている。基板１において圧電薄膜４の形成領域に対応する領域は、厚さ方向の一部が断面円形で除去された凹部１ａとなっており、基板１における凹部１ａの上部（凹部１ａの底部側）には、薄い板状の領域１ｂが残っている。下部電極３および上部電極５は、図示しない配線により、外部の制御回路と接続されている。 [8. Application example of piezoelectric element)
FIG. 7 is a plan view showing a configuration when the piezoelectric element 10 manufactured in this embodiment is applied to a diaphragm (diaphragm), and FIG. 8 is a cross-sectional view taken along line AA ′ in FIG. . The piezoelectric thin films 4 are arranged in a two-dimensional staggered pattern in a necessary region of the substrate 1. The region corresponding to the region where the piezoelectric thin film 4 is formed in the substrate 1 is a recess 1a in which a part in the thickness direction is removed with a circular cross section, and is formed on the upper portion of the recess 1a (on the bottom side of the recess 1a). Remains a thin plate-like region 1b. The lower electrode 3 and the upper electrode 5 are connected to an external control circuit by wiring not shown.

制御回路から、所定の圧電薄膜４を挟む下部電極３および上部電極５に電気信号を印加することにより、所定の圧電薄膜４のみを駆動することができる。つまり、圧電薄膜４の上下の電極に所定の電界を加えると、圧電薄膜４が左右方向に伸縮し、バイメタルの効果によって圧電薄膜４および基板１の領域１ｂが上下に湾曲する。したがって、基板１の凹部１ａに気体や液体を充填すると、圧電素子１０をポンプとして用いることができ、例えばインクジェットヘッドに好適となる。   By applying an electrical signal from the control circuit to the lower electrode 3 and the upper electrode 5 sandwiching the predetermined piezoelectric thin film 4, only the predetermined piezoelectric thin film 4 can be driven. That is, when a predetermined electric field is applied to the upper and lower electrodes of the piezoelectric thin film 4, the piezoelectric thin film 4 expands and contracts in the left-right direction, and the piezoelectric thin film 4 and the region 1b of the substrate 1 are bent up and down by the bimetal effect. Therefore, when the recess 1a of the substrate 1 is filled with gas or liquid, the piezoelectric element 10 can be used as a pump, which is suitable for an inkjet head, for example.

また、所定の圧電薄膜４の電荷量を下部電極３および上部電極５を介して検出することにより、圧電薄膜４の変形量を検出することもできる。つまり、音波や超音波により、圧電薄膜４が振動すると、上記と反対の効果によって上下の電極間に電界が発生するため、このときの電界の大きさや検出信号の周波数を検出することにより、圧電素子１０をセンサ（超音波センサ）として用いることもできる。さらに、圧電薄膜４が焦電効果を発揮するものであれば、圧電素子１０を焦電センサ（赤外線センサ）として利用することもできる。   Further, the amount of deformation of the piezoelectric thin film 4 can also be detected by detecting the charge amount of the predetermined piezoelectric thin film 4 via the lower electrode 3 and the upper electrode 5. That is, when the piezoelectric thin film 4 is vibrated by sound waves or ultrasonic waves, an electric field is generated between the upper and lower electrodes due to an effect opposite to that described above. By detecting the magnitude of the electric field and the frequency of the detection signal at this time, the piezoelectric film The element 10 can also be used as a sensor (ultrasonic sensor). Furthermore, if the piezoelectric thin film 4 exhibits a pyroelectric effect, the piezoelectric element 10 can be used as a pyroelectric sensor (infrared sensor).

その他、圧電薄膜４の圧電効果を利用することで、圧電素子１０を周波数フィルタ（表面弾性波フィルタ）として利用することもでき、圧電薄膜４を強誘電体で構成すれば、圧電素子１０を不揮発性メモリとして利用することもできる。   In addition, by using the piezoelectric effect of the piezoelectric thin film 4, the piezoelectric element 10 can also be used as a frequency filter (surface acoustic wave filter). If the piezoelectric thin film 4 is made of a ferroelectric material, the piezoelectric element 10 is nonvolatile. It can also be used as a memory.

なお、本実施形態では、圧電薄膜４をスパッタ法で成膜しているが、圧電薄膜４の成膜方法としては、上述したスパッタ法だけでなく、物理気相成長法である蒸着法、化学気相成長法であるＣＶＤ法、液相法であるゾルゲル法など、他の手法を用いることも可能である。   In this embodiment, the piezoelectric thin film 4 is formed by a sputtering method. However, the method for forming the piezoelectric thin film 4 is not limited to the above-described sputtering method, but a vapor deposition method such as a physical vapor deposition method, a chemical method, or the like. Other methods such as a CVD method that is a vapor phase growth method and a sol-gel method that is a liquid phase method can also be used.

本発明は、例えばインクジェットヘッド、超音波センサ、赤外線センサ、周波数フィルタ、不揮発性メモリなどの種々のデバイスに利用可能である。   The present invention is applicable to various devices such as an inkjet head, an ultrasonic sensor, an infrared sensor, a frequency filter, and a nonvolatile memory.

１ 基板
２ 熱酸化膜
３ｂ Ｐｔ層（電極）
４ 圧電薄膜
４ａ 第２の圧電薄膜
４ｂ 第１の圧電薄膜
１０ 圧電素子 1 Substrate 2 Thermal oxide film 3b Pt layer (electrode)
4 Piezoelectric thin film 4a Second piezoelectric thin film 4b First piezoelectric thin film 10 Piezoelectric element

Claims (14)

基板上に少なくとも電極を形成し、前記電極上に該電極とは異なる配向方向を有する圧電薄膜を形成する圧電素子の製造方法であって、
前記電極よりも下層の表面を粗面化することによって、該電極の表面を粗面化することを特徴とする圧電素子の製造方法。 A method of manufacturing a piezoelectric element, comprising: forming at least an electrode on a substrate; and forming a piezoelectric thin film having an orientation direction different from the electrode on the electrode,
A method of manufacturing a piezoelectric element, characterized by roughening a surface of the electrode by roughening a surface below the electrode. 前記電極の表面粗さＲＭＳが１ｎｍ以上１０ｎｍ以下となるように、前記電極よりも下層の表面を粗面化することを特徴とする請求項１に記載の圧電素子の製造方法。   2. The method of manufacturing a piezoelectric element according to claim 1, wherein the surface of the lower layer than the electrode is roughened so that the surface roughness RMS of the electrode is 1 nm or more and 10 nm or less. 前記基板の表面を粗面化することにより、前記電極の表面を粗面化することを特徴とする請求項１または２に記載の圧電素子の製造方法。   The method for manufacturing a piezoelectric element according to claim 1, wherein the surface of the electrode is roughened by roughening the surface of the substrate. 前記基板の表面を、表面粗さＲＭＳが１ｎｍ以上１０ｎｍ以下となるように粗面化することを特徴とする請求項３に記載の圧電素子の製造方法。   4. The method of manufacturing a piezoelectric element according to claim 3, wherein the surface of the substrate is roughened so that the surface roughness RMS is 1 nm or more and 10 nm or less. 前記基板上に熱酸化膜および前記電極をこの順で形成する場合に、前記熱酸化膜の表面を粗面化することにより、前記電極の表面を粗面化することを特徴とする請求項１から４のいずれかに記載の圧電素子の製造方法。   The surface of the electrode is roughened by roughening the surface of the thermal oxide film when the thermal oxide film and the electrode are formed in this order on the substrate. 5. A method for manufacturing a piezoelectric element according to any one of items 1 to 4. 前記熱酸化膜の表面を、表面粗さＲＭＳが１ｎｍ以上１０ｎｍ以下となるように粗面化することを特徴とする請求項５に記載の圧電素子の製造方法。   6. The method of manufacturing a piezoelectric element according to claim 5, wherein the surface of the thermal oxide film is roughened so that the surface roughness RMS is 1 nm or more and 10 nm or less. 前記圧電薄膜として、第１の圧電薄膜を成膜するとともに、前記第１の圧電薄膜と前記電極との間の中間層として、ペロブスカイト構造の第２の圧電薄膜を成膜することを特徴とする請求項１から６のいずれかに記載の圧電素子の製造方法。   A first piezoelectric thin film is formed as the piezoelectric thin film, and a second piezoelectric thin film having a perovskite structure is formed as an intermediate layer between the first piezoelectric thin film and the electrode. The method for manufacturing a piezoelectric element according to claim 1. 基板上に少なくとも電極が形成され、前記電極上に該電極とは異なる配向方向を有する圧電薄膜が形成された圧電素子であって、
前記電極よりも下層の表面が粗面化されていることにより、前記電極の表面が粗面化されていることを特徴とする圧電素子。 A piezoelectric element in which at least an electrode is formed on a substrate, and a piezoelectric thin film having an orientation direction different from that of the electrode is formed on the electrode,
A piezoelectric element characterized in that the surface of the electrode is roughened by roughening the surface below the electrode. 前記電極の表面粗さＲＭＳが、１ｎｍ以上１０ｎｍ以下であることを特徴とする請求項８に記載の圧電素子。   The piezoelectric element according to claim 8, wherein the surface roughness RMS of the electrode is 1 nm or more and 10 nm or less. 前記基板の表面が粗面化されていることにより、前記電極の表面が粗面化されていることを特徴とする請求項８または９に記載の圧電素子。   The piezoelectric element according to claim 8 or 9, wherein the surface of the electrode is roughened by roughening the surface of the substrate. 前記基板の表面粗さＲＭＳが、１ｎｍ以上１０ｎｍ以下であることを特徴とする請求項１０に記載の圧電素子。   The piezoelectric element according to claim 10, wherein the surface roughness RMS of the substrate is 1 nm or more and 10 nm or less. 前記基板上に、熱酸化膜および前記電極がこの順で形成されており、
前記熱酸化膜の表面が粗面化されていることにより、前記電極の表面が粗面化されていることを特徴とする請求項８から１１のいずれかに記載の圧電素子。 A thermal oxide film and the electrode are formed in this order on the substrate,
12. The piezoelectric element according to claim 8, wherein the surface of the electrode is roughened by roughening the surface of the thermal oxide film. 前記熱酸化膜の表面粗さＲＭＳが、１ｎｍ以上１０ｎｍ以下であることを特徴とする請求項１２に記載の圧電素子。   The piezoelectric element according to claim 12, wherein the thermal oxide film has a surface roughness RMS of 1 nm or more and 10 nm or less. 前記圧電薄膜は、第１の圧電薄膜と、ペロブスカイト構造の第２の圧電薄膜とを有しており、
前記第２の圧電薄膜は、前記第１の圧電薄膜と前記電極との間の中間層を形成していることを特徴とする請求項８から１３のいずれかに記載の圧電素子。 The piezoelectric thin film has a first piezoelectric thin film and a second piezoelectric thin film having a perovskite structure,
The piezoelectric element according to any one of claims 8 to 13, wherein the second piezoelectric thin film forms an intermediate layer between the first piezoelectric thin film and the electrode.
JP2012096162A 2012-04-20 2012-04-20 Piezo electric element and process of manufacturing the same Pending JP2013225546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012096162A JP2013225546A (en) 2012-04-20 2012-04-20 Piezo electric element and process of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012096162A JP2013225546A (en) 2012-04-20 2012-04-20 Piezo electric element and process of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2013225546A true JP2013225546A (en) 2013-10-31

Family

ID=49595426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012096162A Pending JP2013225546A (en) 2012-04-20 2012-04-20 Piezo electric element and process of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2013225546A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463608A (en) * 2014-06-24 2017-02-22 株式会社爱发科 Pzt thin film laminate and method for producing pzt thin film laminate
JP2017220666A (en) * 2016-06-02 2017-12-14 シャープ株式会社 Method for fabricating piezoelectric plates, and fluidic assembly solution of piezoelectric plates
CN114843726A (en) * 2022-06-07 2022-08-02 欧梯恩智能科技(苏州)有限公司 Tunable filter and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186646A (en) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd Piezoelectric element, ink jet head, method of manufacturing them, and ink jet-type recording device
US20050210645A1 (en) * 2004-03-11 2005-09-29 Seiko Epson Corporation Method of manufacturing actuator device, and liquid jet device
JP2008055872A (en) * 2006-09-04 2008-03-13 Canon Inc Piezoelectric element
US20100141099A1 (en) * 2008-12-08 2010-06-10 Hitachi Cable, Ltd. Piezoelectric thin film element
JP2011238774A (en) * 2010-05-11 2011-11-24 Nippon Signal Co Ltd:The Manufacturing method of piezoelectric element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186646A (en) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd Piezoelectric element, ink jet head, method of manufacturing them, and ink jet-type recording device
US20050210645A1 (en) * 2004-03-11 2005-09-29 Seiko Epson Corporation Method of manufacturing actuator device, and liquid jet device
JP2005295786A (en) * 2004-03-11 2005-10-20 Seiko Epson Corp Manufacturing method of actuator device, and liquid jetting device
JP2008055872A (en) * 2006-09-04 2008-03-13 Canon Inc Piezoelectric element
US20100141099A1 (en) * 2008-12-08 2010-06-10 Hitachi Cable, Ltd. Piezoelectric thin film element
JP2010161330A (en) * 2008-12-08 2010-07-22 Hitachi Cable Ltd Piezoelectric thin film element
JP2011238774A (en) * 2010-05-11 2011-11-24 Nippon Signal Co Ltd:The Manufacturing method of piezoelectric element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463608A (en) * 2014-06-24 2017-02-22 株式会社爱发科 Pzt thin film laminate and method for producing pzt thin film laminate
JPWO2015198882A1 (en) * 2014-06-24 2017-04-20 株式会社アルバック PZT thin film laminate and method for producing PZT thin film laminate
JP2017220666A (en) * 2016-06-02 2017-12-14 シャープ株式会社 Method for fabricating piezoelectric plates, and fluidic assembly solution of piezoelectric plates
US10069061B2 (en) 2016-06-02 2018-09-04 eLux Inc. Fabrication and harvest of piezoelectric plates
CN114843726A (en) * 2022-06-07 2022-08-02 欧梯恩智能科技(苏州)有限公司 Tunable filter and manufacturing method thereof

Similar Documents

Publication Publication Date Title
WO2015064423A1 (en) Piezoelectric element and method for manufacturing piezoelectric element
WO2012160972A1 (en) Lower electrode for piezoelectric element, and piezoelectric element provided with lower electrode
JP5472549B1 (en) Piezoelectric element, piezoelectric device, inkjet head, and inkjet printer
JP5728890B2 (en) Piezoelectric element and manufacturing method thereof
US11081637B2 (en) Laminate structure, piezoelectric element, and method of manufacturing piezoelectric element
JP2013102024A (en) Piezoelectric element and manufacturing method of the same
US20140035439A1 (en) Piezoelectric device
JP6346693B2 (en) Method for manufacturing piezoelectric element
JP5853846B2 (en) Piezoelectric element and manufacturing method thereof
JP2013225546A (en) Piezo electric element and process of manufacturing the same
JP4998652B2 (en) Ferroelectric thin film, ferroelectric thin film manufacturing method, piezoelectric element manufacturing method
WO2012165110A1 (en) Ferroelectric film and piezoelectric element provided therewith
Wang et al. High performance LaNiO3-buffered,(001)-oriented PZT piezoelectric films integrated on (111) Si
JP5861404B2 (en) Piezoelectric element and manufacturing method thereof
CN112928200B (en) Lead zirconate titanate piezoelectric film and preparation method and application thereof
JP5842372B2 (en) Piezoelectric device and manufacturing method thereof
JP6128126B2 (en) Piezoelectric element, piezoelectric device, inkjet head, and inkjet printer
JP6973745B2 (en) Method for manufacturing PZT thin film laminate
JP5013025B2 (en) Piezoelectric device and manufacturing method thereof
Jakob et al. Comparison of different piezoelectric materials for GHz acoustic microscopy transducers
US10181557B2 (en) Thin film piezoelectric element and manufacturing method thereof
JP6282735B2 (en) Manufacturing method of PZT thin film laminate
WO2023042704A1 (en) Piezoelectric element, piezoelectric actuator, liquid droplet discharging head, liquid droplet discharging device, and ferroelectric memory
WO2023195413A1 (en) Nitride, piezoelectric body, piezoelectric element, ferroelectric body, and ferroelectric element
Alrashdan et al. RF sputtered PZT thin film at MPB for piezoelectric harvester devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160307

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160401