JP2013215844A - Electronic device, electronic apparatus, and method of manufacturing electronic device - Google Patents

Electronic device, electronic apparatus, and method of manufacturing electronic device Download PDF

Info

Publication number
JP2013215844A
JP2013215844A JP2012089059A JP2012089059A JP2013215844A JP 2013215844 A JP2013215844 A JP 2013215844A JP 2012089059 A JP2012089059 A JP 2012089059A JP 2012089059 A JP2012089059 A JP 2012089059A JP 2013215844 A JP2013215844 A JP 2013215844A
Authority
JP
Japan
Prior art keywords
layer
electronic device
sealing
wiring layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012089059A
Other languages
Japanese (ja)
Inventor
Shuichi Tanaka
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012089059A priority Critical patent/JP2013215844A/en
Publication of JP2013215844A publication Critical patent/JP2013215844A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Micromachines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device capable of reducing problems such as an operation failure, variations of device properties, by preventing contact between a sealing part covering a storage space and an MEMS structure, in the electronic device with the storage space for storing the MEMS structure.SOLUTION: An electronic device 10 includes a semiconductor substrate 12, an insulating layer 16 where an MEMS structure 20 laminated on the semiconductor substrate 12 is disposed, a storage space 18 where the MEMS structure 20 is stored, and a sealing layer 34 covering the storage space 18. The electronic device 10 also includes a reinforcement layer 40 disposed above the sealing layer 34, and a wiring layer 38 conductively connected with an electrode pad 30 formed on the insulating layer 16, wherein the reinforcement layer 40 and the wiring layer 38 are formed with the same material.

Description

本発明は、特にＭＥＭＳ（微小電気機械システム）等の機能構造体を、基板上に形成された収容空間部に配置してなる電子デバイス、電子機器、電子デバイスの製造方法に関する。   The present invention relates to an electronic device, an electronic apparatus, and an electronic device manufacturing method in which a functional structure such as a MEMS (micro electro mechanical system) is arranged in a housing space formed on a substrate.

一般に、機能デバイスとしてのＭＥＭＳは、半導体製造プロセス等で用いられる微細パターニング技術を利用した種々の電子部品として製造されている。多くの場合、基板上に構成される収容空間部の内部にＭＥＭＳ構造体の少なくとも一部が収容配置され、必要に応じて当該収容空間部が上方より被膜部により密閉され、収容空間部内が減圧封止状態とされたり、或いは、収容空間部内に特殊ガスが封入されたりした状態とされる。   In general, MEMS as a functional device is manufactured as various electronic components using a fine patterning technique used in a semiconductor manufacturing process or the like. In many cases, at least a part of the MEMS structure is accommodated in the accommodating space portion formed on the substrate, and the accommodating space portion is sealed with a coating portion from above as needed, and the inside of the accommodating space portion is decompressed. It may be in a sealed state or in a state in which special gas is sealed in the accommodation space.

例えば特許文献１，２には、基板と、基板上に形成された機能構造体と、機能構造体が配置された空洞部と、空洞部を被膜する被膜部とを具備する機能デバイスが開示されている。そして、特許文献１のデバイスは、被膜部のうち、空洞部を上方から覆う上方被膜部の少なくとも厚み方向の一部は耐食性層を含み、上方被膜部は空洞部に望む貫通孔を備えた第１被膜層と、貫通孔を閉塞する第２被膜層を有している。また、特許文献２のデバイスは、被膜部が、少なくとも空洞部を覆う被膜範囲を横断するリブ状部又は溝状部を含む凹凸構造を備えている。   For example, Patent Documents 1 and 2 disclose a functional device including a substrate, a functional structure formed on the substrate, a cavity portion in which the functional structure is disposed, and a coating portion that coats the cavity portion. ing. In the device of Patent Document 1, at least part of the upper coating portion covering the cavity portion from above in the thickness direction includes a corrosion-resistant layer, and the upper coating portion includes a through hole desired in the cavity portion. It has 1 film layer and the 2nd film layer which obstruct | occludes a through-hole. Moreover, the device of patent document 2 is provided with the uneven structure in which the coating part contains the rib-shaped part or groove-shaped part which crosses the coating-film range which covers a cavity part at least.

特開２００８−２２１４３５号公報JP 2008-212435 A 特開２００９−１８４１０２号公報JP 2009-184102 A

しかしながら、従来の空洞部を備えたデバイスは、空洞部を封止する被膜部の製造途中や、空洞部を減圧封止する場合に、内外応力差によって被膜部が外圧により内側に陥没することがあった。このような被膜部の陥没は、被膜部が空洞部内のＭＥＭＳ構造体に接触することによって、動作不良を招く場合があるなど、電子装置の製造上の歩留りを低減させ、また、製品の品位の低下をもたらすことがある。   However, in the case of a device having a conventional cavity portion, when the coating portion for sealing the cavity portion is being manufactured, or when the cavity portion is sealed under reduced pressure, the coating portion may be depressed inside due to an internal / external stress difference. there were. Such a depression of the coating portion reduces the yield in manufacturing the electronic device, such as a case where the coating portion is brought into contact with the MEMS structure in the hollow portion, which may cause a malfunction. May cause reduction.

さらに、空洞部を覆う被膜部の形態は、被膜部の層構造に起因する熱膨張率の際、製造条件の変更などによってもばらつくため、減圧封止時に限らず、積層構造の内部応力などといった他の要因によって内側へ陥没する変形を生じる場合があり、デバイス特性のばらつきをもたらすなどの製品の品位に影響を及ぼす場合があった。   Furthermore, since the form of the coating covering the cavity varies depending on the change in manufacturing conditions, etc., when the coefficient of thermal expansion due to the layer structure of the coating is not limited to the vacuum sealing, the internal stress of the laminated structure, etc. Other factors may cause inward deformation, which may affect product quality such as variations in device characteristics.

このような空洞部側に封止層が陥没しないように、被膜部の膜厚を厚くしようとすると、通常、数マイクロの厚みを形成する工程を数十マイクロの厚みに形成することは、コストがかかり、安価に製造することができない。   In order to increase the thickness of the coating portion so that the sealing layer does not sink into such a cavity portion side, it is usually costly to form a process of forming a thickness of several micron to a thickness of several tens of micron. It cannot be manufactured at low cost.

また、特許文献１，２の方法によれば、確かに被膜部の膜厚を厚くするなどにより剛性を高めることができる。しかし、第１被膜部の上にさらに第２被膜部を形成する工程が必要となるなど、製造時間と製造コストが嵩むことになる。   Further, according to the methods of Patent Documents 1 and 2, the rigidity can be increased by certainly increasing the film thickness of the coating portion. However, the manufacturing time and the manufacturing cost are increased, for example, a step of forming the second coating portion on the first coating portion is necessary.

そこで、本発明は上記従来技術の問題点を解決するため、ＭＥＭＳ構造体を収容する収容空間部を備えた電子デバイスにおいて、収容空間部を覆う封止部とＭＥＭＳ構造体の接触を防止して、動作不良、デバイス特性のバラツキ等の不具合を低減できる電子デバイス、電子機器、電子デバイスの製造方法を提供することを目的としている。   Accordingly, in order to solve the above-described problems of the prior art, the present invention prevents contact between the sealing portion that covers the housing space and the MEMS structure in an electronic device including the housing space that houses the MEMS structure. An object of the present invention is to provide an electronic device, an electronic apparatus, and an electronic device manufacturing method capable of reducing malfunctions such as malfunctions and variations in device characteristics.

本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
［適用例１］半導体基板と、前記半導体基板に積層された絶縁層と、前記絶縁層に形成された収容空間部に収容されたＭＥＭＳ構造体と、前記収容空間部を覆う封止層とを具備する電子デバイスにおいて、前記絶縁層に形成された電極パッドと導電接続する配線層を備え、前記配線層の一部は前記封止層の上方に形成されることを特徴とする電子デバイス。
これにより、製造コスト及び製造工程数を抑えつつ、封止層の陥没などの変形に対する剛性が向上し、ＭＥＭＳ構造体の動作不良やデバイス特性のばらつきなどの不具合を低減することができる。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.
Application Example 1 A semiconductor substrate, an insulating layer stacked on the semiconductor substrate, a MEMS structure housed in a housing space formed in the insulating layer, and a sealing layer covering the housing space The electronic device is provided with a wiring layer that is conductively connected to the electrode pad formed in the insulating layer, and a part of the wiring layer is formed above the sealing layer.
Thereby, the rigidity against deformation such as the depression of the sealing layer is improved while suppressing the manufacturing cost and the number of manufacturing steps, and defects such as malfunction of the MEMS structure and variations in device characteristics can be reduced.

［適用例２］前記配線層は、銅を含む複数の導電性金属を積層して形成されることを特徴とする適用例１に記載の電子デバイス。
これにより、安価な材料を用いると共に製造工程数を削減しながら封止部の剛性を高めることができる。 Application Example 2 The electronic device according to Application Example 1, wherein the wiring layer is formed by stacking a plurality of conductive metals including copper.
Thereby, the rigidity of the sealing portion can be increased while using an inexpensive material and reducing the number of manufacturing steps.

［適用例３］前記電極パッドの上に積層された前記配線層にはんだ端子が形成されることを特徴とする適用例１又は２に記載の電子デバイス。
これにより、絶縁層の省スペース化を図りつつ、デバイス全体の小型化を図ることができる。 Application Example 3 The electronic device according to Application Example 1 or 2, wherein a solder terminal is formed on the wiring layer stacked on the electrode pad.
Thereby, it is possible to reduce the size of the entire device while saving the space of the insulating layer.

［適用例４］前記配線層にはワイヤーが接続し、前記半導体基板と、前記絶縁層と、前記封止層と、前記配線層がモールド樹脂内に樹脂封止されていることを特徴とする適用例１ないし３の何れか一例に記載の電子デバイス。
これにより、搭載する対象物に合わせて電子デバイスの大きさを任意に変更することができ、デバイス設計の自由度を高めることができる。 Application Example 4 A wire is connected to the wiring layer, and the semiconductor substrate, the insulating layer, the sealing layer, and the wiring layer are resin-sealed in a mold resin. The electronic device according to any one of Application Examples 1 to 3.
Thereby, the magnitude | size of an electronic device can be changed arbitrarily according to the target object mounted, and the freedom degree of device design can be raised.

［適用例５］適用例１ないし４の何れか一例に記載の電子デバイスを備えたことを特徴とする電子機器。
これにより、製造のコストおよび工程数を抑えつつ、封止層の陥没などの変形に対する剛性が向上し、ＭＥＭＳ構造体の動作不良やデバイス特性のばらつきなどの不具合を低減できる電子機器が得られる。 [Application Example 5] An electronic apparatus comprising the electronic device according to any one of Application Examples 1 to 4.
Thereby, while suppressing the manufacturing cost and the number of steps, the rigidity against deformation such as the depression of the sealing layer is improved, and an electronic apparatus that can reduce malfunctions such as malfunction of the MEMS structure and variations in device characteristics can be obtained.

［適用例６］半導体基板と、前記半導体基板に積層された絶縁層と、前記絶縁層に形成された収容空間部に収容されたＭＥＭＳ構造体と、前記収容空間部を覆う封止層とを具備する電子デバイスにおいて、前記封止層の上方に配置された補強層と、前記絶縁層に形成された電極パッドと導電接続する配線層と、を備え、前記補強層と前記配線層は同一の材質で形成されることを特徴とする電子デバイス。
これにより、製造コスト及び製造工程数を抑えつつ、封止層の陥没などの変形に対する剛性が向上し、ＭＥＭＳ構造体の動作不良やデバイス特性のばらつきなどの不具合を低減することができる。 Application Example 6 A semiconductor substrate, an insulating layer stacked on the semiconductor substrate, a MEMS structure housed in a housing space formed in the insulating layer, and a sealing layer covering the housing space The electronic device comprises a reinforcing layer disposed above the sealing layer, and a wiring layer electrically connected to the electrode pad formed in the insulating layer, wherein the reinforcing layer and the wiring layer are the same An electronic device formed of a material.
Thereby, the rigidity against deformation such as the depression of the sealing layer is improved while suppressing the manufacturing cost and the number of manufacturing steps, and defects such as malfunction of the MEMS structure and variations in device characteristics can be reduced.

［適用例７］前記配線層と前記補強層は、銅を含む複数の導電性金属を積層して形成されることを特徴とする適用例６に記載の電子デバイス。
これにより、安価な材料を用いると共に製造工程数を削減しながら封止部の剛性を高めることができる。 Application Example 7 The electronic device according to Application Example 6, wherein the wiring layer and the reinforcing layer are formed by laminating a plurality of conductive metals including copper.
Thereby, the rigidity of the sealing portion can be increased while using an inexpensive material and reducing the number of manufacturing steps.

［適用例８］前記電極パッドの上に積層された前記配線層にはんだ端子が形成されることを特徴とする適用例６又は７に記載の電子デバイス。
これにより、絶縁層の省スペース化を図りつつ、デバイス全体の小型化を図ることができる。 Application Example 8 The electronic device according to Application Example 6 or 7, wherein a solder terminal is formed on the wiring layer laminated on the electrode pad.
Thereby, it is possible to reduce the size of the entire device while saving the space of the insulating layer.

［適用例９］前記配線層にはワイヤーが接続し、前記半導体基板と、前記絶縁層と、前記封止層と、前記配線層がモールド樹脂内に樹脂封止されていることを特徴とする適用例６ないし８のいずれか一例に記載の電子デバイス。
これにより、搭載する対象物に合わせて電子デバイスの大きさを任意に変更することができ、デバイス設計の自由度を高めることができる。 Application Example 9 A wire is connected to the wiring layer, and the semiconductor substrate, the insulating layer, the sealing layer, and the wiring layer are resin-sealed in a mold resin. The electronic device according to any one of Application Examples 6 to 8.
Thereby, the magnitude | size of an electronic device can be changed arbitrarily according to the target object mounted, and the freedom degree of device design can be raised.

［適用例１０］適用例６ないし９の何れか一例に記載の電子デバイスを備えたことを特徴とする電子機器。
これにより、製造のコストおよび工程数を抑えつつ、封止層の陥没などの変形に対する剛性が向上し、ＭＥＭＳ構造体の動作不良やデバイス特性のばらつきなどの不具合を低減できる電子機器が得られる。 Application Example 10 An electronic apparatus comprising the electronic device according to any one of Application Examples 6 to 9.
Thereby, while suppressing the manufacturing cost and the number of steps, the rigidity against deformation such as the depression of the sealing layer is improved, and an electronic apparatus that can reduce malfunctions such as malfunction of the MEMS structure and variations in device characteristics can be obtained.

［適用例１１］半導体基板と、前記半導体基板上に積層された絶縁層と、前記絶縁層に形成された収容空間部に収容されたＭＥＭＳ構造体と、前記収容空間部を覆う封止層とを備えた電子デバイスの製造方法において、前記封止層の上方に配置された補強層と、前記絶縁層に形成された電極パッドと導電接続する配線層を同一の材質を用いて製造することを特徴とする電子デバイスの製造方法。
これにより、製造のコストおよび工程数を抑えつつ、封止層の陥没などの変形に対する剛性が向上し、ＭＥＭＳ構造体の動作不良やデバイス特性のばらつきなどの不具合を低減することができる。 Application Example 11 A semiconductor substrate, an insulating layer stacked on the semiconductor substrate, a MEMS structure housed in a housing space portion formed in the insulating layer, and a sealing layer covering the housing space portion A reinforcing layer disposed above the sealing layer and a wiring layer conductively connected to the electrode pad formed on the insulating layer, using the same material. A method for manufacturing an electronic device.
As a result, while suppressing the manufacturing cost and the number of steps, the rigidity against deformation such as the depression of the sealing layer is improved, and problems such as malfunction of the MEMS structure and variations in device characteristics can be reduced.

［適用例１２］前記補強層は、前記収容空間部よりも真空度の高い真空条件下で前記封止層の上方に形成することを特徴とする適用例１１に記載の電子デバイスの製造方法。
これにより、封止層を収容空間部の内側から外側へ向けて凸状となる形状に形成し易くなり、かつ封止層の剛性を高めることができる。従ってＭＥＭＳ構造体の動作不良やデバイス特性のばらつきなどの不具合を低減することができる。 [Application Example 12] The electronic device manufacturing method according to Application Example 11, wherein the reinforcing layer is formed above the sealing layer under a vacuum condition having a higher degree of vacuum than the housing space.
Thereby, it becomes easy to form a sealing layer in the shape which becomes convex toward the outer side from the inner side of an accommodation space part, and the rigidity of a sealing layer can be improved. Accordingly, problems such as malfunction of the MEMS structure and variations in device characteristics can be reduced.

［適用例１３］前記補強層は、圧縮応力を有する導電性金属膜を用いて前記封止層に成膜することを特徴とする適用例１２に記載の電子デバイスの製造方法。
これにより、内部空間部の真空度と補強層を形成する際の真空度の差が小さくても、補強層の形成後の圧縮応力により封止層が収容空間部の内側から外側へ向けて凸状となる形状に形成し易くすることができる。従って、封止層の剛性を高めることができＭＥＭＳ構造体の動作不良やデバイス特性のばらつきなどの不具合を低減することができる。 Application Example 13 In the method for manufacturing an electronic device according to Application Example 12, the reinforcing layer is formed on the sealing layer using a conductive metal film having a compressive stress.
As a result, even if the difference between the degree of vacuum in the internal space and the degree of vacuum in forming the reinforcing layer is small, the sealing layer protrudes from the inside to the outside of the accommodating space due to the compressive stress after the reinforcing layer is formed. It can be easily formed into a shape. Therefore, the rigidity of the sealing layer can be increased, and problems such as malfunction of the MEMS structure and variations in device characteristics can be reduced.

実施例１の電子デバイスの概略断面図である。1 is a schematic cross-sectional view of an electronic device of Example 1. FIG. 実施例１の電子デバイスの斜視図である。1 is a perspective view of an electronic device of Example 1. FIG. 本発明の電子デバイスの配線層及び補強層を形成するまでの概略工程断面図である。It is a general | schematic process sectional drawing until forming the wiring layer and reinforcement layer of the electronic device of this invention. 本発明の電子デバイスのはんだ端子を形成するまでの概略工程断面図である。It is a general | schematic process sectional drawing until forming the solder terminal of the electronic device of this invention. 収容空間部を拡大した説明図である。It is explanatory drawing which expanded the accommodation space part. 実施例２の電子デバイスの概略断面図である。6 is a schematic cross-sectional view of an electronic device of Example 2. FIG. 実施例３の電子デバイスの概略断面図である。6 is a schematic cross-sectional view of an electronic device of Example 3. FIG. 実施例４の電子デバイスの概略断面図である。6 is a schematic cross-sectional view of an electronic device of Example 4. FIG. 実施例５の電子デバイスの概略断面図である。6 is a schematic cross-sectional view of an electronic device of Example 5. FIG. 実施例６の電子デバイスの概略断面図である。10 is a schematic cross-sectional view of an electronic device of Example 6. FIG. 本発明の電子デバイスを用いた電子機器の説明図である。It is explanatory drawing of the electronic device using the electronic device of this invention.

本発明の電子デバイス、電子機器、電子デバイスの製造方法の実施形態について、添付の図面を参照しながら以下詳細に説明する。図１は実施例１の電子デバイスの概略断面図である。図２は実施例１の電子デバイスの斜視図である。   Embodiments of an electronic device, an electronic apparatus, and an electronic device manufacturing method according to the present invention will be described below in detail with reference to the accompanying drawings. 1 is a schematic cross-sectional view of an electronic device of Example 1. FIG. FIG. 2 is a perspective view of the electronic device according to the first embodiment.

実施例１の電子デバイス１０は、半導体基板１２と、半導体基板１２上に積層されＭＥＭＳ構造体２０が配置された絶縁層１６と、ＭＥＭＳ構造体２０が収容された収容空間部１８と、収容空間部１８を覆う封止層３４と、封止層３４の上方に配置された補強層４０と、絶縁層１６に形成された電極パッド３０と導電接続する配線層３８を主な基本構成としている。   The electronic device 10 according to the first embodiment includes a semiconductor substrate 12, an insulating layer 16 stacked on the semiconductor substrate 12 and having the MEMS structure 20 disposed therein, a housing space 18 in which the MEMS structure 20 is housed, and a housing space. The main basic configuration is a sealing layer 34 that covers the portion 18, a reinforcing layer 40 disposed above the sealing layer 34, and a wiring layer 38 that is conductively connected to the electrode pad 30 formed on the insulating layer 16.

半導体基板１２は、材質にシリコーンや化合物半導体などを用いて板状に形成されている。この他、半導体基板１２は、ガラス、セラミックス、サファイア、ダイヤモンド、合成樹脂等の他の素材で構成することもできる。半導体基板１２上には下地層１４が形成されている。下地層１４は、材質に窒化シリコーンなどを用いている。   The semiconductor substrate 12 is formed in a plate shape using a material such as silicone or a compound semiconductor. In addition, the semiconductor substrate 12 can be made of other materials such as glass, ceramics, sapphire, diamond, and synthetic resin. A base layer 14 is formed on the semiconductor substrate 12. The underlayer 14 is made of silicon nitride or the like as a material.

下地層１４上には絶縁層１６が形成されている。絶縁層１６は、材質に酸化シリコーン（ＳｉＯ２）、ＰＳＧ（リンドープガラス）、ＴＥＯＳ（テトラエトキシシランなどを原料ガスとして形成されるＣＶＤ膜）などを用いて板状に形成されている。絶縁層１６には収容空間部１８が形成されている。収容空間部１８は、絶縁層１６の内部にＭＥＭＳ構造体２０を収容する空間を構成している。   An insulating layer 16 is formed on the base layer 14. The insulating layer 16 is formed in a plate shape using silicon oxide (SiO 2), PSG (phosphorus doped glass), TEOS (CVD film formed using tetraethoxysilane or the like as a source gas), or the like as a material. A housing space 18 is formed in the insulating layer 16. The accommodating space 18 constitutes a space for accommodating the MEMS structure 20 inside the insulating layer 16.

絶縁層１６は、１又は複数のＭＥＭＳ構造体２０や電極パッド３０が形成されている。ＭＥＭＳ構造体２０は、一例として、振動子、力検出センサー、集積回路、フィルタ、スイッチ、アクチュエータ等を構成している。その他、ＭＥＭＳ構造体２０は、収容空間部１８に収容可能な任意の素子を用いることができる。図１に示す収容空間部１８に収容されたＭＥＭＳ構造体２０は、上部構造体２２と下部構造体２４から構成されている。   The insulating layer 16 is formed with one or a plurality of MEMS structures 20 and electrode pads 30. As an example, the MEMS structure 20 constitutes a vibrator, a force detection sensor, an integrated circuit, a filter, a switch, an actuator, and the like. In addition, the MEMS structure 20 can use any element that can be accommodated in the accommodation space 18. The MEMS structure 20 accommodated in the accommodation space 18 shown in FIG. 1 includes an upper structure 22 and a lower structure 24.

電極パッド３０は、材質にＡｌなど導電性金属を用いることができる。電極パッド３０は、絶縁層１６内に形成されたＭＥＭＳ構造体（不図示）と導通接続して絶縁層１６の上面に複数形成することができる。   The electrode pad 30 can be made of a conductive metal such as Al. A plurality of electrode pads 30 can be formed on the upper surface of the insulating layer 16 by conductive connection with a MEMS structure (not shown) formed in the insulating layer 16.

絶縁層１６上にはパッシベーション層３２が形成されている。パッシベーション層３２は、材質に窒化シリコーン、酸化シリコーン、ポリイミド樹脂等を用い、絶縁層１６のＭＥＭＳ構造体２０の機能を保護するための膜である。パッシベーション層３２は、封止層３４や、電極パッド３０の一部が露出するように形成されている。   A passivation layer 32 is formed on the insulating layer 16. The passivation layer 32 is a film for protecting the function of the MEMS structure 20 of the insulating layer 16 using silicon nitride, silicone oxide, polyimide resin or the like as a material. The passivation layer 32 is formed so that a part of the sealing layer 34 and the electrode pad 30 is exposed.

絶縁層１６の収容空間部１８は上方から封止層３４により被膜されることで密閉されている。封止層３４は、材質にＡｌ等の金属を用いることができる。
絶縁樹脂層３６は、材質にポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン、ポリベンゾオキサゾール等を用いることができる。絶縁樹脂層３６は、絶縁層１６と配線層３８の導電接続を遮断するように構成している。 The accommodation space 18 of the insulating layer 16 is sealed by being covered with a sealing layer 34 from above. The sealing layer 34 can be made of a metal such as Al.
The insulating resin layer 36 can be made of polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene, polybenzoxazole, or the like. The insulating resin layer 36 is configured to block the conductive connection between the insulating layer 16 and the wiring layer 38.

配線層３８は、絶縁樹脂層３６と、封止層３４と、電極パッド３０上に形成されている。配線層３８は、Ｃｕを含む複数の導電性金属、例えば、チタン、タングステン、クロム等を積層した構造である。   The wiring layer 38 is formed on the insulating resin layer 36, the sealing layer 34, and the electrode pad 30. The wiring layer 38 has a structure in which a plurality of conductive metals including Cu, for example, titanium, tungsten, chromium, and the like are stacked.

補強層４０は、封止層３４の上方に配置されている。実施例１の補強層４０は、封止層３４の上面と接触させて、平面視で重なる位置に配置している。補強層４０は配線層３８と同様にＣｕを含む複数の導電性金属を積層した構造である。このような補強層４０は、配線層３８の形成時に、配線層３８と同じ材質で形成することができる。なお、配線層３８を引き回すことによって、配線層３８の一部を封止層３４の上方に形成し、封止層３４を補強してもよい。   The reinforcing layer 40 is disposed above the sealing layer 34. The reinforcing layer 40 of Example 1 is disposed in a position overlapping with the upper surface of the sealing layer 34 in a plan view. The reinforcing layer 40 has a structure in which a plurality of conductive metals including Cu are laminated, like the wiring layer 38. Such a reinforcing layer 40 can be formed of the same material as the wiring layer 38 when the wiring layer 38 is formed. Note that the wiring layer 38 may be routed so that a part of the wiring layer 38 is formed above the sealing layer 34 and the sealing layer 34 may be reinforced.

オーバーコート層４２は、配線層３８の少なくとも一部を覆っている。配線が凹部を有するように形成される場合、オーバーコート層４２の一部が凹部に沿ってオーバーコート層４２が形成される。配線層３８のはんだ端子５０が設けられるランド４４を除いた部分を全てオーバーコート層４２で覆うことで、配線層３８の酸化、腐食を防止し、電気的な不良を防止することができる。オーバーコート層４２は、配線層３８のランド４４の少なくとも中央部を除いて形成することができる。また、オーバーコート層４２はランド４４の周縁部を覆うように形成することができる。   The overcoat layer 42 covers at least a part of the wiring layer 38. When the wiring is formed to have a recess, the overcoat layer 42 is formed so that a part of the overcoat layer 42 extends along the recess. By covering all portions of the wiring layer 38 except for the lands 44 where the solder terminals 50 are provided with the overcoat layer 42, oxidation and corrosion of the wiring layer 38 can be prevented, and electrical defects can be prevented. The overcoat layer 42 can be formed excluding at least the central portion of the land 44 of the wiring layer 38. The overcoat layer 42 can be formed so as to cover the peripheral edge of the land 44.

はんだ端子５０は、配線層３８のランド４４上に配置している。はんだ端子５０は、ランド４４上で加熱により溶融させて形成することができ、外部電極（不図示）と電気的な接続を図ることができる。このような構成の本実施例の電子デバイス１０は、図２に示すように斜め上方から見ると４つのはんだ端子５０が略矩形の絶縁層１６上の四隅に配置され、収容空間部１８が４つのはんだ端子５０の中心付近に配置された構成となる。   The solder terminal 50 is disposed on the land 44 of the wiring layer 38. The solder terminal 50 can be formed by melting on the land 44 by heating, and can be electrically connected to an external electrode (not shown). As shown in FIG. 2, the electronic device 10 of this embodiment having such a configuration has four solder terminals 50 arranged at the four corners on the substantially rectangular insulating layer 16 when viewed obliquely from above, and the accommodating space 18 has four. The configuration is arranged near the center of the two solder terminals 50.

次に本発明の電子デバイスの製造方法について以下説明する。図３は本発明の電子デバイスの配線層及び補強層を形成するまでの概略工程断面図である。図４は本発明の電子デバイスのはんだ端子を形成するまでの概略工程断面図である。図５は収容空間部を拡大した説明図である。   Next, the manufacturing method of the electronic device of the present invention will be described below. FIG. 3 is a schematic cross-sectional view of processes until the wiring layer and the reinforcing layer of the electronic device of the present invention are formed. FIG. 4 is a schematic process cross-sectional view until the solder terminal of the electronic device of the present invention is formed. FIG. 5 is an explanatory diagram enlarging the accommodation space.

図３（Ａ）に示すように、半導体基板１２上に下地層１４、絶縁層１６、パッシベーション層３２が積層され、絶縁層１６の収容空間部１８にＭＥＭＳ構造体２０が配置された半導体基板１２を準備する。   As illustrated in FIG. 3A, the semiconductor substrate 12 in which the base layer 14, the insulating layer 16, and the passivation layer 32 are stacked on the semiconductor substrate 12, and the MEMS structure 20 is disposed in the accommodation space 18 of the insulating layer 16. Prepare.

ここで収容空間部１８の封止工程は次のように行っている。封止層３４は、図５に示すように、貫通孔を備えた第１封止層３４ａと、第１封止層３４ａの貫通孔を塞ぐ第２封止層３４ｂを積層した構造で形成されている。第１封止層３４ａは、Ａｌ等の金属層を成膜し、その後、パターニングすることで第１封止層３４ａの貫通孔を形成することができる。   Here, the sealing step of the accommodation space 18 is performed as follows. As shown in FIG. 5, the sealing layer 34 has a structure in which a first sealing layer 34a having a through hole and a second sealing layer 34b that closes the through hole of the first sealing layer 34a are stacked. ing. The first sealing layer 34a can form a through hole of the first sealing layer 34a by forming a metal layer such as Al and then patterning.

まず、図５（Ａ）に示すように、収容空間部１８は、第１封止層３４ａの貫通孔を通じてウェットエッチングやドライエッチング等で絶縁層１６をエッチング除去し、その後、洗浄するといった処理を行う工程で形成することができる。   First, as shown in FIG. 5A, the accommodation space 18 is subjected to a process of removing the insulating layer 16 by wet etching, dry etching, or the like through the through hole of the first sealing layer 34a, and then cleaning. It can form in the process to perform.

次に、図５（Ｂ）に示すように、収容空間部１８の封止は、第１封止層３４ａ上に真空蒸着、スパッタリング、ＣＶＤ法等の気相成長法により真空条件下で第２封止層３４ｂを成膜する。これにより、収容空間部１８が貫通孔を通じて真空下で閉鎖することができる。第２封止層３４ｂは第１封止層３４ａと同様にＡｌ等の金属層により形成される。
そして、図３（Ａ）に示すように、パッシベーション層３２は、封止層３４および電極パッド３０の周囲を囲んで、中央付近が露出するように形成されている。 Next, as shown in FIG. 5B, the housing space 18 is sealed on the first sealing layer 34a under a vacuum condition by a vapor deposition method such as vacuum deposition, sputtering, or CVD. A sealing layer 34b is formed. Thereby, the accommodation space part 18 can be closed under vacuum through a through-hole. The second sealing layer 34b is formed of a metal layer such as Al similarly to the first sealing layer 34a.
Then, as shown in FIG. 3A, the passivation layer 32 is formed so as to surround the sealing layer 34 and the electrode pad 30 and to expose the vicinity of the center.

次に図３（Ｂ）に示すように、パッシベーション層３２、封止層３４、電極パッド３０の全面を覆う絶縁樹脂層３６を樹脂材料を熱硬化させて形成する。そして封止層３４及び電極パッド３０に相当する箇所の絶縁樹脂層３６が除去できるようなレジストを塗布する。   Next, as shown in FIG. 3B, an insulating resin layer 36 covering the entire surface of the passivation layer 32, the sealing layer 34, and the electrode pad 30 is formed by thermosetting a resin material. Then, a resist that can remove the insulating resin layer 36 corresponding to the sealing layer 34 and the electrode pad 30 is applied.

図３（Ｃ）に示すように、レジストを露光工程、現像工程を用いて所望の形状にパターニングする。このとき、次工程で配線層３８及び補強層４０を形成するため、めっきの共通電極となる導通層（不図示）を真空蒸着、スパッタリング、ＣＶＤ法等の気相成長法により真空条件下で絶縁層１６上面全面に形成する。めっきの共通電極となる導通層を形成する場合、図５（Ｃ）に示すように、収容空間部１８よりも真空度の高い真空条件下にする。これにより収容空間部１８を封止している封止層３４が収容空間部１８の内側から外側へ向けて凸状に変形する。これは収容空間部１８よりも外部の真空度が高く、真空度の低い内部空間が膨張するためである。一例として、第２封止層３４ｂとなるＡｌ層を１．３Ｐａ（１０ｍＴｏｒｒ）の成膜圧力下でスパッタ法を用いて成膜した場合、補強層４０をＴｉＷ層を０．２６Ｐａ（２ｍＴｏｒｒ）の成膜圧力下でスパッタ法を用いて成膜することができる。   As shown in FIG. 3C, the resist is patterned into a desired shape using an exposure process and a development process. At this time, in order to form the wiring layer 38 and the reinforcing layer 40 in the next step, a conductive layer (not shown) serving as a common electrode for plating is insulated under a vacuum condition by a vapor deposition method such as vacuum deposition, sputtering, or CVD. The layer 16 is formed on the entire upper surface. When forming a conductive layer to be a common electrode for plating, as shown in FIG. 5C, a vacuum condition with a higher degree of vacuum than the accommodation space 18 is used. Thereby, the sealing layer 34 that seals the accommodation space 18 is deformed into a convex shape from the inside to the outside of the accommodation space 18. This is because the degree of vacuum outside the accommodation space 18 is higher and the inner space with a lower degree of vacuum expands. As an example, when an Al layer to be the second sealing layer 34b is formed by sputtering under a film forming pressure of 1.3 Pa (10 mTorr), the reinforcing layer 40 is formed of a TiW layer of 0.26 Pa (2 mTorr). A film can be formed by sputtering under a film forming pressure.

図３（Ｄ）に示すように、次工程のめっきを形成する領域が露出するようにフォトレジストを形成する。なお、図中の４６は前述の導通層である。
図３（Ｅ）に示すように、電解めっきによって配線層３８及び補強層４０を同一の材質を用いて、同一工程で形成する。ついで図５（Ｄ）に示すように、封止層３４が収容空間部１８の内側から外側へ向けて凸状となる状態で、電解めっきを行い、封止層３４の上に補強層４０を形成する。 As shown in FIG. 3D, a photoresist is formed so that a region for forming the next plating is exposed. In the figure, reference numeral 46 denotes the aforementioned conductive layer.
As shown in FIG. 3E, the wiring layer 38 and the reinforcing layer 40 are formed in the same process using the same material by electrolytic plating. Next, as shown in FIG. 5D, electrolytic plating is performed in a state where the sealing layer 34 is convex from the inside to the outside of the housing space 18, and the reinforcing layer 40 is formed on the sealing layer 34. Form.

また、配線層及び補強層としては、成膜後、室温（摂氏２０度から３０度）状態で圧縮応力を発生する材質の導電性金属膜、一例としてチタン、タングステンなどの金属が望ましい。圧縮応力を発生する金属膜を第２封止層の上に成膜して室温状態にすると、圧縮応力を発生する金属膜が、伸張して第２封止層が伸張して内部空間部の内側から外側に向けて凸状に変形し易くなる。これにより、真空度の差による封止層の機械的強度に加えて、内部応力によって封止膜が凸状となる形状を維持する事が容易となり、第２封止層と補強層の成膜圧力の選択範囲が広がり、より安定して形成することができる。   As the wiring layer and the reinforcing layer, a conductive metal film made of a material that generates compressive stress at room temperature (20 to 30 degrees Celsius) after film formation, for example, a metal such as titanium or tungsten is desirable. When a metal film that generates compressive stress is deposited on the second sealing layer and brought to room temperature, the metal film that generates compressive stress expands and the second sealing layer expands, and the internal space portion It becomes easy to deform into a convex shape from the inside to the outside. Thereby, in addition to the mechanical strength of the sealing layer due to the difference in the degree of vacuum, it becomes easy to maintain the shape in which the sealing film becomes convex due to internal stress, and the second sealing layer and the reinforcing layer are formed. The selection range of pressure is widened, and the pressure can be formed more stably.

さらに、第２封止層の上に補強層としてＴｉＷを形成した場合、ＴｉＷを共通電極としてめっき法によりＴｉＷの上に第２の補強層（例えばＣｕなど）を形成しても良い。これにより、封止層の変形を強固に保持することができる。   Furthermore, when TiW is formed as a reinforcing layer on the second sealing layer, a second reinforcing layer (for example, Cu or the like) may be formed on TiW by plating using TiW as a common electrode. Thereby, the deformation | transformation of a sealing layer can be hold | maintained firmly.

次に図４（Ａ）に示すように、めっき用のレジストを剥離除去し、共通電極となる導通層をウェットエッチング法などにより除去する。
図４（Ｂ）に示すように、はんだ端子５０を搭載するため、はんだ端子５０と配線層３８の接続箇所となるランド４４以外の配線層３８又は絶縁樹脂層３６上にオーバーコート層４２を熱硬化感光性樹脂材料を用いて形成する。 Next, as shown in FIG. 4A, the plating resist is peeled and removed, and the conductive layer to be the common electrode is removed by a wet etching method or the like.
As shown in FIG. 4B, in order to mount the solder terminal 50, the overcoat layer 42 is heated on the wiring layer 38 or the insulating resin layer 36 other than the land 44 to be a connection portion between the solder terminal 50 and the wiring layer 38. It is formed using a cured photosensitive resin material.

図４（Ｃ）に示すように、はんだ印刷法や、めっき法、はんだボール搭載法を用いて半田を配線層３８のランド４４上にはんだ端子５０を形成する。
最後に、ダイシングブレードを用いたダイシングや、レーザー光を用いたレーザーダイシング法などを用いて個片化して、電子デバイス１０を製造することができる。 As shown in FIG. 4C, solder terminals 50 are formed on the lands 44 of the wiring layer 38 by using a solder printing method, a plating method, or a solder ball mounting method.
Finally, the electronic device 10 can be manufactured by dividing into pieces using a dicing using a dicing blade, a laser dicing method using laser light, or the like.

このような本発明の電子デバイスによれば、製造コスト及び製造工程数を抑えつつ、封止層の陥没などの変形に対する剛性が向上し、ＭＥＭＳ構造体の動作不良やデバイス特性のばらつきなどの不具合を低減することができる。   According to such an electronic device of the present invention, while suppressing the manufacturing cost and the number of manufacturing steps, the rigidity against deformation such as the depression of the sealing layer is improved, and defects such as malfunction of the MEMS structure and variation in device characteristics are caused. Can be reduced.

図６は実施例２の電子デバイスの概略断面図である。実施例１の電子デバイス１０は、補強層４０と封止層３４を接触させて平面視で重なるように配置し、封止層３４の剛性を高めた構成である。これに対して実施例２の電子デバイス１０Ａは、補強層４０と封止層３４の間に絶縁樹脂層３６を形成し、封止層３４と補強層４０が平面視で重なる位置に配置している。その他の構成は実施例１の電子デバイス１０と同一の構成である。このような実施例２の電子デバイス１０Ａであっても、封止層３４の上方に補強層４０を形成、換言すれば、封止層３４の平面視で重なる位置に配線層３８と同一の材質となる補強層４０を設けているので、製造コスト及び製造工程数を抑えつつ、封止層の陥没などの変形に対する剛性が向上し、ＭＥＭＳ構造体の動作不良やデバイス特性のばらつきなどの不具合を低減することができる。   FIG. 6 is a schematic cross-sectional view of the electronic device of the second embodiment. The electronic device 10 of Example 1 has a configuration in which the reinforcing layer 40 and the sealing layer 34 are brought into contact with each other and arranged so as to overlap in a plan view, and the rigidity of the sealing layer 34 is increased. On the other hand, in the electronic device 10A of Example 2, the insulating resin layer 36 is formed between the reinforcing layer 40 and the sealing layer 34, and the sealing layer 34 and the reinforcing layer 40 are arranged at positions where they overlap in a plan view. Yes. Other configurations are the same as those of the electronic device 10 of the first embodiment. Even in the electronic device 10A of Example 2 as described above, the reinforcing layer 40 is formed above the sealing layer 34, in other words, the same material as the wiring layer 38 in a position overlapping the sealing layer 34 in plan view. Since the reinforcing layer 40 is provided, the rigidity against deformation such as the depression of the sealing layer is improved while suppressing the manufacturing cost and the number of manufacturing processes, and malfunctions such as malfunction of the MEMS structure and variations in device characteristics are prevented. Can be reduced.

図７は実施例３の電子デバイスの概略断面図である。実施例３の電子デバイス１０Ｂは、実施例１のパッシベーション層３２の上に積層させた絶縁樹脂層３６を省略し、パッシベーション層３２の上に配線層３８とオーバーコート層４２を設けている。このような実施例３の電子デバイス１０Ｂによれば、デバイス全体の低背化と共に小型化を図ることができる。   FIG. 7 is a schematic cross-sectional view of the electronic device of Example 3. In the electronic device 10 </ b> B of Example 3, the insulating resin layer 36 laminated on the passivation layer 32 of Example 1 is omitted, and the wiring layer 38 and the overcoat layer 42 are provided on the passivation layer 32. According to the electronic device 10B of Example 3 as described above, it is possible to reduce the size of the entire device and reduce the size.

図８は実施例４の電子デバイスの概略断面図である。実施例４の電子デバイス１０Ｃは、絶縁層１６の電極パッド３０と導電接続する配線層３８の上にはんだ端子５０を配置させている。その他の構成は実施例１の電子デバイス１０と同様の構成である。このような実施例４の電子デバイス１０Ｃによれば、絶縁層の省スペース化を図りつつ、デバイス全体の小型化を図ることができる。   FIG. 8 is a schematic cross-sectional view of an electronic device of Example 4. In the electronic device 10 </ b> C of the fourth embodiment, the solder terminal 50 is disposed on the wiring layer 38 that is conductively connected to the electrode pad 30 of the insulating layer 16. Other configurations are the same as those of the electronic device 10 of the first embodiment. According to the electronic device 10C of Example 4 as described above, it is possible to reduce the size of the entire device while saving the space of the insulating layer.

図９は実施例５の電子デバイスの概略断面図である。実施例５の電子デバイス１０Ｄは、実施例４のパッシベーション層３２の上に積層させた絶縁樹脂層３６を省略し、パッシベーション層３２の上に配線層３８とオーバーコート層４２を設けている。このような実施例５の電子デバイス１０Ｄによれば、デバイス全体の低背化と共に小型化を図ることができる。   FIG. 9 is a schematic cross-sectional view of an electronic device of Example 5. In the electronic device 10 </ b> D of Example 5, the insulating resin layer 36 laminated on the passivation layer 32 of Example 4 is omitted, and the wiring layer 38 and the overcoat layer 42 are provided on the passivation layer 32. According to the electronic device 10D of Example 5 as described above, it is possible to reduce the size of the entire device and reduce the size.

図１０は実施例６の電子デバイスの概略断面図である。実施例の電子デバイス１０Ｅは、実施例５の電子デバイス１０Ｄのランドのはんだ端子に代えて、配線層のランド４４にワイヤー５２の一端を導電接続し、他端を外部端子（不図示）と接続させている。そして、半導体基板と、絶縁層と、封止層と、配線層を含むデバイス全体がモールド樹脂５４内に樹脂封止されている。このような構成により、搭載する対象物に合わせて電子デバイスの大きさを任意に変更することができ、デバイス設計の自由度を高めることができる。   FIG. 10 is a schematic cross-sectional view of an electronic device of Example 6. In the electronic device 10E of the embodiment, instead of the solder terminal of the land of the electronic device 10D of the embodiment 5, one end of the wire 52 is conductively connected to the land 44 of the wiring layer, and the other end is connected to an external terminal (not shown). I am letting. The entire device including the semiconductor substrate, the insulating layer, the sealing layer, and the wiring layer is resin-sealed in the mold resin 54. With such a configuration, the size of the electronic device can be arbitrarily changed according to the object to be mounted, and the degree of freedom in device design can be increased.

図１１は本発明の電子デバイスを用いた電子機器の説明図である。図示のように、本発明の電子デバイスを実装した電子機器の一例としてノート型パーソナルコンピューター６０を示している。この他、上記の電子デバイスの製造方法で製造された電子デバイスを用いて、携帯電話機、デジタルスチルカメラ、カーナビゲーション装置、ゲームコントローラー、時計などの電子機器を製造することができる。   FIG. 11 is an explanatory diagram of an electronic apparatus using the electronic device of the present invention. As shown in the figure, a notebook personal computer 60 is shown as an example of an electronic apparatus in which the electronic device of the present invention is mounted. In addition, electronic devices such as a mobile phone, a digital still camera, a car navigation device, a game controller, and a watch can be manufactured using the electronic device manufactured by the above-described electronic device manufacturing method.

１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ………電子デバイス、１２………半導体基板、１４………下地層、１６………絶縁層、１８………収容空間部、２０………ＭＥＭＳ構造体、２２………上部構造体、２４………下部構造体、３０………電極パッド、３２………パッシベーション層、３４………封止層、３４ａ………第１封止層、３４ｂ………第２封止層、３６………絶縁樹脂層、３８………配線層、４０………補強層、４２………オーバーコート層、４４………ランド、４６………導通層、５０………はんだ端子、５２………ワイヤー、５４………モールド樹脂、６０………ノート型パーソナルコンピューター。 10, 10A, 10B, 10C, 10D, 10E ......... Electronic device, 12 ......... Semiconductor substrate, 14 ...... Underlayer, 16 ...... Insulating layer, 18 ...... Accommodating space, 20 ......... MEMS structure, 22 ......... Upper structure, 24 ......... Lower structure, 30 ......... Electrode pad, 32 ......... Passivation layer, 34 ......... Sealing layer, 34a ......... First sealing Layer 34b ......... Second sealing layer 36 ... Insulating resin layer 38 ......... Wiring layer 40 ......... Reinforcing layer 42 ... Overcoat layer 44 ... Land 46 ... ...... Conductive layer, 50... Solder terminal, 52... Wire, 54... Mold resin, 60.

Claims (13)

半導体基板と、前記半導体基板に積層された絶縁層と、前記絶縁層に形成された収容空間部に収容されたＭＥＭＳ構造体と、前記収容空間部を覆う封止層とを具備する電子デバイスにおいて、
前記絶縁層に形成された電極パッドと導電接続する配線層を備え、
前記配線層の一部は前記封止層の上方に形成されることを特徴とする電子デバイス。 An electronic device comprising: a semiconductor substrate; an insulating layer stacked on the semiconductor substrate; a MEMS structure housed in a housing space formed in the insulating layer; and a sealing layer covering the housing space. ,
A wiring layer conductively connected to the electrode pad formed in the insulating layer;
A part of the wiring layer is formed above the sealing layer. 前記配線層は、銅を含む複数の導電性金属を積層して形成されることを特徴とする請求項１に記載の電子デバイス。   The electronic device according to claim 1, wherein the wiring layer is formed by stacking a plurality of conductive metals including copper. 前記電極パッドの上に積層された前記配線層にはんだ端子が形成されることを特徴とする請求項１又は２に記載の電子デバイス。   The electronic device according to claim 1, wherein a solder terminal is formed on the wiring layer laminated on the electrode pad. 前記配線層にはワイヤーが接続し、前記半導体基板と、前記絶縁層と、前記封止層と、前記配線層がモールド樹脂内に樹脂封止されていることを特徴とする請求項１ないし３の何れか一項に記載の電子デバイス。   The wire is connected to the wiring layer, and the semiconductor substrate, the insulating layer, the sealing layer, and the wiring layer are resin-sealed in a mold resin. The electronic device according to any one of the above. 請求項１ないし４の何れか一項に記載の電子デバイスを備えたことを特徴とする電子機器。   An electronic apparatus comprising the electronic device according to claim 1. 半導体基板と、前記半導体基板に積層された絶縁層と、前記絶縁層に形成された収容空間部に収容されたＭＥＭＳ構造体と、前記収容空間部を覆う封止層とを具備する電子デバイスにおいて、
前記封止層の上方に配置された補強層と、
前記絶縁層に形成された電極パッドと導電接続する配線層と、
を備え、
前記補強層と前記配線層は同一の材質で形成されることを特徴とする電子デバイス。 An electronic device comprising: a semiconductor substrate; an insulating layer stacked on the semiconductor substrate; a MEMS structure housed in a housing space formed in the insulating layer; and a sealing layer covering the housing space. ,
A reinforcing layer disposed above the sealing layer;
A wiring layer conductively connected to the electrode pad formed in the insulating layer;
With
The electronic device according to claim 1, wherein the reinforcing layer and the wiring layer are formed of the same material. 前記配線層と前記補強層は、銅を含む複数の導電性金属を積層して形成されることを特徴とする請求項６に記載の電子デバイス。   The electronic device according to claim 6, wherein the wiring layer and the reinforcing layer are formed by laminating a plurality of conductive metals including copper. 前記電極パッドの上に積層された前記配線層にはんだ端子が形成されることを特徴とする請求項６又は７に記載の電子デバイス。   8. The electronic device according to claim 6, wherein a solder terminal is formed on the wiring layer laminated on the electrode pad. 前記配線層にはワイヤーが接続し、前記半導体基板と、前記絶縁層と、前記封止層と、前記配線層がモールド樹脂内に樹脂封止されていることを特徴とする請求項６ないし８の何れか一項に記載の電子デバイス。   The wire is connected to the wiring layer, and the semiconductor substrate, the insulating layer, the sealing layer, and the wiring layer are resin-sealed in a mold resin. The electronic device according to any one of the above. 請求項６ないし９の何れか一項に記載の電子デバイスを備えたことを特徴とする電子機器。   An electronic apparatus comprising the electronic device according to claim 6. 半導体基板と、前記半導体基板上に積層された絶縁層と、前記絶縁層に形成された収容空間部に収容されたＭＥＭＳ構造体と、前記収容空間部を覆う封止層とを備えた電子デバイスの製造方法において、
前記封止層の上方に配置された補強層と、前記絶縁層に形成された電極パッドと導電接続する配線層を同一の材質を用いて製造することを特徴とする電子デバイスの製造方法。 An electronic device comprising a semiconductor substrate, an insulating layer stacked on the semiconductor substrate, a MEMS structure housed in a housing space formed in the insulating layer, and a sealing layer covering the housing space In the manufacturing method of
A method for manufacturing an electronic device, wherein a reinforcing layer disposed above the sealing layer and a wiring layer electrically connected to an electrode pad formed on the insulating layer are manufactured using the same material. 前記補強層は、前記収容空間部よりも真空度の高い真空条件下で前記封止層の上方に形成することを特徴とする請求項１１に記載の電子デバイスの製造方法。   The method for manufacturing an electronic device according to claim 11, wherein the reinforcing layer is formed above the sealing layer under a vacuum condition having a higher degree of vacuum than the housing space. 前記補強層は、圧縮応力を有する導電性金属膜を用いて前記封止層に成膜することを特徴とする請求項１２に記載の電子デバイスの製造方法。   The method of manufacturing an electronic device according to claim 12, wherein the reinforcing layer is formed on the sealing layer using a conductive metal film having a compressive stress.
JP2012089059A 2012-04-10 2012-04-10 Electronic device, electronic apparatus, and method of manufacturing electronic device Withdrawn JP2013215844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012089059A JP2013215844A (en) 2012-04-10 2012-04-10 Electronic device, electronic apparatus, and method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012089059A JP2013215844A (en) 2012-04-10 2012-04-10 Electronic device, electronic apparatus, and method of manufacturing electronic device

Publications (1)

Publication Number Publication Date
JP2013215844A true JP2013215844A (en) 2013-10-24

Family

ID=49588609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012089059A Withdrawn JP2013215844A (en) 2012-04-10 2012-04-10 Electronic device, electronic apparatus, and method of manufacturing electronic device

Country Status (1)

Country Link
JP (1) JP2013215844A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304211A (en) * 1996-05-15 1997-11-28 Omron Corp Structure and method for packaging of capacitive pressure sensor
JP2004209585A (en) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd Electronic device and method of manufacturing the same
JP2010073919A (en) * 2008-09-19 2010-04-02 Rohm Co Ltd Semiconductor device and method of manufacturing the same
JP2011177846A (en) * 2010-03-02 2011-09-15 Seiko Epson Corp Electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304211A (en) * 1996-05-15 1997-11-28 Omron Corp Structure and method for packaging of capacitive pressure sensor
JP2004209585A (en) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd Electronic device and method of manufacturing the same
JP2010073919A (en) * 2008-09-19 2010-04-02 Rohm Co Ltd Semiconductor device and method of manufacturing the same
JP2011177846A (en) * 2010-03-02 2011-09-15 Seiko Epson Corp Electronic device

Similar Documents

Publication Publication Date Title
US10790798B2 (en) Acoustic resonator and method for manufacturing the same
US8796845B2 (en) Electronic device covered by multiple layers and method for manufacturing electronic device
US11742273B2 (en) Through electrode substrate and semiconductor device
JP5610177B2 (en) Functional device and manufacturing method thereof
JP5479227B2 (en) Semiconductor device
WO2018003445A1 (en) Capacitor
JP2006247833A (en) Mems element package and its manufacturing method
US10457546B2 (en) Micro-electro-mechanical system structure and method for forming the same
TWI651741B (en) Semiconductor device with capacitor
US20120115323A1 (en) Semiconductor device manufacturing method and semiconductor device
US20090289313A1 (en) Micro electric mechanical system device and method of producing the same
KR100661350B1 (en) Mems devices package and method for manufacturing thereof
US20160257560A1 (en) Mems device
US20130015556A1 (en) Suspended beam for use in mems device
TWI437689B (en) Semiconductor device
JP6095308B2 (en) Semiconductor device and manufacturing method thereof
JP2014205235A (en) Functional device
JP2013215844A (en) Electronic device, electronic apparatus, and method of manufacturing electronic device
JP2010021194A (en) Multilayer type semiconductor device and method of manufacturing the same
US7651888B2 (en) Wafer lever fixture and method for packaging micro-electro-mechanical-system devices
KR100636823B1 (en) Mems devices package and method for manufacturing thereof
JP4784142B2 (en) Semiconductor device and manufacturing method thereof
US20110272821A1 (en) Wiring Substrate Manufacturing Method and Wiring Substrate
JP6245086B2 (en) Package and package manufacturing method
KR102528067B1 (en) Power device and method of manufacturing the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160607

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160609

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160613