JP2013200281A - 磁気センサー回路 - Google Patents
磁気センサー回路 Download PDFInfo
- Publication number
- JP2013200281A JP2013200281A JP2012070209A JP2012070209A JP2013200281A JP 2013200281 A JP2013200281 A JP 2013200281A JP 2012070209 A JP2012070209 A JP 2012070209A JP 2012070209 A JP2012070209 A JP 2012070209A JP 2013200281 A JP2013200281 A JP 2013200281A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- constant current
- magnetic sensor
- sensor circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000035945 sensitivity Effects 0.000 claims description 50
- 230000000694 effects Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 abstract description 20
- 230000007423 decrease Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 7
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】検出精度を向上することが可能な磁気センサー回路を提供する。
【解決手段】磁気センサー回路は、一端が電源に接続された第1のMOSトランジスタと、前記第1のMOSトランジスタの他端と接地との間に接続された第3の抵抗と、一端が電源に接続され、ゲートが前記第1のMOSトランジスタのゲートに接続され、他端から第2の定電流を出力する第2のMOSトランジスタと、前記第1のMOSトランジスタの他端の電圧が前記出力電圧と等しくなるように、前記第1および第2のMOSトランジスタのゲートに印加するゲート電圧を制御する第2のオペアンプと、を有する第2の定電流源を備える。磁気センサー回路は、前記第2の定電流が供給され、磁場を検出するホール素子を備える。前記第3の抵抗は、並列に接続された、正の温度係数を有する第1の合成用抵抗と、負の温度係数を有する第2の合成用抵抗とを含む。
【選択図】図1
【解決手段】磁気センサー回路は、一端が電源に接続された第1のMOSトランジスタと、前記第1のMOSトランジスタの他端と接地との間に接続された第3の抵抗と、一端が電源に接続され、ゲートが前記第1のMOSトランジスタのゲートに接続され、他端から第2の定電流を出力する第2のMOSトランジスタと、前記第1のMOSトランジスタの他端の電圧が前記出力電圧と等しくなるように、前記第1および第2のMOSトランジスタのゲートに印加するゲート電圧を制御する第2のオペアンプと、を有する第2の定電流源を備える。磁気センサー回路は、前記第2の定電流が供給され、磁場を検出するホール素子を備える。前記第3の抵抗は、並列に接続された、正の温度係数を有する第1の合成用抵抗と、負の温度係数を有する第2の合成用抵抗とを含む。
【選択図】図1
Description
磁気センサー回路に関する。
従来のSiホール素子を用いた磁気センサー回路は、応力を受けるとピエゾ・ホール効果によりSiホール素子の感度が変化する。
特に、樹脂モールドされた半導体チップに発生する応力は、樹脂の吸湿状態により大きく変化し、また樹脂の粘弾性により、温度サイクルによっても変化する。このため、樹脂モールドされた磁気センサーの磁気感度も、同様に変動してしまう。
ピエゾ抵抗効果を用いて生じている応力を検出、デジタル化し、演算処理により応力の影響を補正する例はある。しかし、この場合、精度は高いが、デジタル処理を行うため、回路規模が非常に大きくなる。
検出精度を向上することが可能な磁気センサー回路を提供する。
実施形態に従った磁気センサー回路は、Si基板上に構成された磁気センサー回路である。磁気センサー回路は、第1の定電流を出力部から出力する第1の定電流源を備える。磁気センサー回路は、前記第1の定電流源の前記出力部と接地との間に接続された第2の抵抗を備える。磁気センサー回路は、前記第1の定電流源の前記出力部に入力部が接続され、利得が設定値に設定され、出力部から出力電圧を出力するアンプを備える。磁気センサー回路は、第2の定電流に比例した電流が流れる第3の抵抗と、前記第3の抵抗に生じる電圧が前記出力電圧に等しくなるように前記第2の定電流を出力する第2の定電流源と、
前記第2の定電流が供給され、磁場を検出するホール素子を備える。前記第3の抵抗は、正の温度係数を有する第1の合成用抵抗と、負の温度係数を有する第2の合成用抵抗とを含む。
前記第2の定電流が供給され、磁場を検出するホール素子を備える。前記第3の抵抗は、正の温度係数を有する第1の合成用抵抗と、負の温度係数を有する第2の合成用抵抗とを含む。
以下、実施形態について図面に基づいて説明する。
図1は、第1の実施形態に係る磁気センサー回路1の構成の一例を示す回路図である。
図1に示す磁気センサー回路1は、図示しない面方位(100) Si基板(ウェハ)上に構成されている。なお、この面方位(100) Si基板(ウェハ)は、半導体集積回路に一般的に用いられている基板である。
図1に示すように、この磁気センサー回路1は、第1の定電流源IS1と、第2の抵抗(応力検出抵抗Rn1)R2と、非反転アンプA1と、ホール素子Hと、を備える。
第1の定電流源IS1は、ピエゾ抵抗効果を有する第1の抵抗(電流センス抵抗Rp1)R1を含む。この第1の定電流源IS1は、第1の抵抗R1に出力電流に比例した電流を流し、第1の抵抗R1に生じる電圧が制御電圧と等しくなるように第1の定電流を出力部Tout1から出力するようになっている。
例えば、図1に示すように、第1の定電流源IS1は、第1のMOSトランジスタ(ここではpMOSトランジスタ)Tr1と、第2のMOSトランジスタ(ここではpMOSトランジスタ)Tr2と、第1の抵抗R1と、第1の定電流源用オペアンプOPIS1と、を含む。
第1のMOSトランジスタTr1は、一端(ソース)が電源に接続されている。
第1の抵抗R1は、第1のMOSトランジスタTr1の他端(ドレイン)と接地との間に接続されている。
この第1の抵抗R1は、電流センス抵抗Rp1であり、例えば、ポリシリコン抵抗である。
第2のMOSトランジスタTr2は、一端(ソース)が電源に接続され、他端(ドレイン)が第1の定電流源IS1の出力部Tout1に接続され、ゲートが第1のMOSトランジスタTr1のゲートに接続されている。
なお、第1のMOSトランジスタTr1と第2のMOSトランジスタTr2とのミラー比は、M1である。
第1の定電流源用オペアンプOPIS1は、反転入力端子が入力部Tin1に接続され、非反転入力端子が第1のMOSトランジスタTr1の他端(ドレイン)に接続され、出力が第1および第2のMOSトランジスタTr1、Tr2のゲートに接続されている。
第1の定電流源用オペアンプOPIS1は、反転入力端子が入力部Tin1に接続され、非反転入力端子が第1のMOSトランジスタTr1の他端(ドレイン)に接続され、出力が第1および第2のMOSトランジスタTr1、Tr2のゲートに接続されている。
この第1の定電流源用オペアンプOPIS1は、第1のMOSトランジスタTr1の他端(ドレイン)の電圧が制御電圧Vctrlと等しくなるように、第1および第2のMOSトランジスタTr1、Tr2のゲートに印加するゲート電圧を制御するようになっている。
第2の抵抗R2は、第1の定電流源IS1の出力部Tout1と接地との間に接続されている。
この第2の抵抗R2は、第1の抵抗R1よりも大きいピエゾ抵抗効果を有する応力検出抵抗Rn1である。この場合、第2の抵抗R2は、例えば、n型拡散抵抗である。このn型拡散抵抗は、例えば、図1に示すように、Si基板上において直列接続され互いに直行するように配置された2つの同じサイズのn型拡散抵抗を含む。この第2の抵抗R2は、第1の定電流i1が流れて電圧降下を発生させ且つ磁気センサー回路1が構成されるSi基板に印加される応力に応じてピエゾ抵抗効果により抵抗値が変化する。例えば、図1に示す場合、第2の抵抗R2は、Si基板に引っ張り応力が加わると、抵抗値が下がり、一方、磁気センサー回路1に圧縮応力が加わると、抵抗値が上がる。
非反転アンプA1は、第1の定電流源IS1の出力部Tout1に入力部Tin2が接続され且つ利得すなわち帰還抵抗と入力抵抗との比(Rf/Rs)が設定値Aに設定されたオペアンプOPを、含む。
なお、設定値Aは、磁気センサー回路1の磁気感度の応力依存が最小になるように設定される。
第2の定電流源IS2は、オペアンプOPの出力部Tout2から出力された出力電圧Vctrl2に応じて第2の定電流i2を出力するようになっている。
この第2の定電流源IS2は、第3の抵抗Rsenを含む。そして、第2の定電流源IS2は、出力電圧Vctrl2に基づいて第3の抵抗Rsenに流れる電流に応じた第2の定電流i2を、出力部Tout3から出力するようになっている。
例えば、第3の抵抗Rsenは、並列に接続された、正の温度係数を有する第1の合成用抵抗Rn2と、負の温度係数を有する第2の合成用抵抗Rp2とを含む。
そして、第3の抵抗Rsenの温度係数はホール素子の温度依存性やVctrl2の温度依存性を相殺し、ホール素子の出力電圧の温度依存が最小になるように、第1の合成用抵抗Rn2の温度係数と第2の合成用抵抗Rp2の温度係数とが設定されている。
例えば、第2の定電流源IS2は、第3のMOSトランジスタ(ここではpMOSトランジスタ)Tr3と、第4のMOSトランジスタ(ここではpMOSトランジスタ)Tr4と、第3の抵抗(センス抵抗)RSenと、第2の定電流源用オペアンプOPIS2と、を含む。
第3のMOSトランジスタTr3は、一端(ソース)が電源に接続されている。
第3の抵抗RSenは、第2のMOSトランジスタTr2の他端(ドレイン)と接地との間に接続されている。
第4のMOSトランジスタTr4は、一端(ソース)が電源に接続され、他端(ドレイン)が第2の定電流源IS2の出力部Tout3に接続され、ゲートが第3のMOSトランジスタTr3のゲートに接続されている。
なお、第3のMOSトランジスタTr3と第4のMOSトランジスタTr4とのミラー比は、M2である。
また、第2の定電流源用オペアンプOPIS2は、反転入力端子が入力部Tin3に接続され、非反転入力端子が第3のMOSトランジスタTr3の他端(ドレイン)に接続され、出力が第3および第4のMOSトランジスタTr3、Tr4のゲートに接続されている。
また、第2の定電流源用オペアンプOPIS2は、反転入力端子が入力部Tin3に接続され、非反転入力端子が第3のMOSトランジスタTr3の他端(ドレイン)に接続され、出力が第3および第4のMOSトランジスタTr3、Tr4のゲートに接続されている。
この第2の定電流源用オペアンプOPIS2は、第3のMOSトランジスタTr3の他端(ドレイン)の電圧(第3の抵抗RSenの電圧降下)が出力電圧Vctrl2と等しくなるように、第3および第4のMOSトランジスタTr3、Tr4のゲートに印加するゲート電圧を制御するようになっている。
また、ホール素子Hは、出力部Tout3と接地との間に接続されている。このホール素子Hは、第2の定電流i2が供給され、磁場を検出するようになっている。このホール素子Hは、例えば、引っ張り応力が加わると、ピエゾ・ホール効果により積感度Khが増加し、一方、圧縮応力が加わると、積感度Khが減少する。
ここで、以上のような構成を有する本実施形態に係る磁気センサー回路1の特性について検討する。
第1の定電流源IS1は、センス抵抗Rp1に発生する電圧をフィードバックしてn型拡散抵抗Rn1に制御電圧Vctrlに応じた定電流I(第1の定電流i1)=Vctrl・M1/Rp1を流す。
ここで、電流センス抵抗Rp1は、ポリシリコン抵抗を用いているのでピエゾ抵抗効果は小さい。このため、電流センス抵抗Rp1に流れる電流の電流値は応力の影響をあまり受けない。
そして、n型拡散抵抗Rn1には、定電流Iと抵抗値Rn1の積に比例した電圧(定電流I・n型拡散抵抗Rn1)が発生する。n型拡散抵抗Rn1は、ピエゾ抵抗効果の影響を受けやすい。
また、既述のように、n型拡散抵抗Rn1は、互いに直行する抵抗で構成されている。このため、生じるピエゾ抵抗効果は、応力の方向に関係なくなる。そして、応力σ=σxx+σyyを受けたときの抵抗値は、Rn1(1+πσ)となる。なお、πはピエゾ抵抗係数である。
この時、n型拡散抵抗Rn1に発生する出力電圧Vctrl1は、M1 (Rn1(1+πσ) )Vctrl / Rp1 となる。
ミラー比M1は、応力0のときにVctrl1=VctrlとなるようにM1=Rp1/Rn1 に設定されており、出力電圧Vctrl1は、以下に示す式(1)で表される。
Vctrl1 = (1+πσ)Vctrl (1)
Vctrl1 = (1+πσ)Vctrl (1)
出力電圧Vctrl1は、非反転アンプA1により増幅される。ここで、非反転アンプA1を構成する帰還抵抗と入力抵抗との比Rf / Rsを設定値Aとする。この場合、出力電圧Vctrl2は、以下に示す式(2)で表される。
Vctrl2 = [(A+1)πσ+ 1 ]Vctrl (2)
Vctrl2 = [(A+1)πσ+ 1 ]Vctrl (2)
また、第2の定電流源IS2は、電圧Vctrl2に応じた一定の電流をホール素子Hに流す。このときの磁気センサー回路1の磁気感度Sは、ホール素子Hの積感度をKh、ピエゾ・ホール係数をPとすると、以下の式(3)で表される。
S = Kh(1+Pσ) M2・Vctrl2 / Rsen (3)
S = Kh(1+Pσ) M2・Vctrl2 / Rsen (3)
第3の抵抗Rsenを構成するn型拡散抵抗は、ピエゾ抵抗効果の影響を受けやすく、これを考慮した抵抗値Rsen’は、以下の式(4)で表される。
Rsen’=Rp2・Rn2(1+πσ) / (Rp2+Rn2(1+πσ) ) (4)
Rsen’=Rp2・Rn2(1+πσ) / (Rp2+Rn2(1+πσ) ) (4)
σの一次の係数は、設定値Aに応じて変化する。例えば、設定値Aを式(8)のようにすると一次の係数は0になる。これにより、磁気感度Sに対する応力σの寄与は高次の項のみにすることができる。すなわち、磁気感度Sの応力依存を小さくすることができる。
実際には、設定値Aの値は求めた値の付近で最適値に調整する。面方位(100) Si基板の場合、ピエゾ抵抗係数πおよびピエゾ・ホール係数Pは以下のように計算される。
π = (π11+π12)/2 = (-102.2×10−11+53.4×10-11)/2[1/Pa]
= -24.4×10-11[1/Pa]
P = P12 = +45×10-11[1/Pa]
π = (π11+π12)/2 = (-102.2×10−11+53.4×10-11)/2[1/Pa]
= -24.4×10-11[1/Pa]
P = P12 = +45×10-11[1/Pa]
したがって、設定値Aは正の値となる。
このように、設定値A、すなわち帰還抵抗と入力抵抗との比Rf / Rsを、例えば、式(8)に示すような値に設定することにより、磁気センサー回路1の磁気感度Sの応力依存を低減することができる。
一方、第3の抵抗(センス抵抗)Rsenの温度係数TcRsenは、TcRsen≒(Rp2TcRn2+Rn2TcRp2)/(Rp2+Rn2)となる。そして、既述のように、第1の合成用抵抗(拡散抵抗)Rn2の温度係数TcRnは正であり、第2の合成用抵抗(ポリシリコン抵抗)Rp2は、温度係数が負である。すなわち、第1、第2の合成抵抗Rn2, Rp2の値を調整することにより、第3の抵抗(センス抵抗)Rsenの温度係数TcRsenを調整することができる。
そこで、上記第3の抵抗RSenの温度係数TcRsenがホール素子Hの積感度温度係数TcKh及びVctrl2の温度係数を相殺するように、第1、第2の合成抵抗Rn2, Rp2の値を設定する。
これにより、ホール素子の出力電圧の温度依存性を打ち消して、磁気感度Sの温度依存を低減できる。
以上のようにして、磁気センサー回路1の磁気感度を応力や温度によらずほぼ一定にすることができる。
ここで、以上のようにして特性が設定された磁気センサー回路1の動作の一例について説明する。
例えば、磁気センサー回路1に引っ張り応力が印加された場合、ホール素子Hは、積感度Khが増加する方向に特性が変化する。
しかし、この場合、磁気センサー回路1の第2の抵抗R2は、既述のように、抵抗値が下がる。これにより、第1の定電流源IS1の出力電圧Vctrl1が降下する。出力電圧Vctrl1が降下すると、非反転アンプA1の出力電圧Vctrl2が降下する。そして、出力電圧Vctrl2が降下すると、第2の定電流源IS2はホール素子Hに供給する第2の定電流i2を減少させる。
これにより、磁気センサー回路1に引っ張り応力が印加されても、磁気センサー回路1aの磁気感度は一定に保たれる。
一方、磁気センサー回路1に圧縮応力が印加された場合、ホール素子Hは、積感度Khが減少する方向に特性が変化する。
しかし、この場合、磁気センサー回路1の第2の抵抗R2は、既述のように、抵抗値が上がる。これにより、第1の定電流源IS1の出力電圧Vctrl1が上昇する。出力電圧Vctrl1が上昇すると、非反転アンプA1の出力電圧Vctrl2が上昇する。そして、出力電圧Vctrl2が上昇すると、第2の定電流源IS2はホール素子Hに供給する第2の定電流i2を増加させる。
これにより、磁気センサー回路1に圧縮応力が印加されても、磁気センサー回路1の磁気感度は一定に保たれる。
なお、上述のように、第3の抵抗RSenの温度係数TcRsenがホール素子Hの積感度温度係数TcKh及びVctrl2の温度係数を相殺するように、第1、第2の合成抵抗Rn2, Rp2の値を設定されている。このため、磁気センサー回路1の動作において、温度が上下しても、磁気センサー回路1の磁気感度の変化は抑制されている。
すなわち、本実施形態に係る磁気センサー回路によれば、検出精度を向上することができる。
この第2の実施形態では、既述の第1の実施形態に対して応力検出抵抗Rn1と電流センス抵抗Rp1の位置を入れ替えた構成の一例について説明する
図2は、第2の実施形態に係る磁気センサー回路2の構成の一例を示す回路図である。なお、図2において、図1の符号と同じ符号は、第1の実施形態と同様の構成を示す。
図2は、第2の実施形態に係る磁気センサー回路2の構成の一例を示す回路図である。なお、図2において、図1の符号と同じ符号は、第1の実施形態と同様の構成を示す。
図2に示すように、この磁気センサー回路2は、第1の定電流源IS1と、第2の抵抗(電流センス抵抗Rp1)R2と、反転アンプA1bと、ホール素子Hと、を備える。
第1の定電流源IS1は、ピエゾ抵抗効果を有する第1の抵抗(応力検出抵抗Rn1)R1を含む。この第1の定電流源IS1は、第1の抵抗R1に生じる電圧が制御電圧と等しくなる電流を流し、第1の抵抗R1に流れる電流に応じた第1の定電流を出力部Tout1から出力するようになっている。
例えば、図1に示すように、第1の定電流源IS1は、第1のMOSトランジスタ(ここではpMOSトランジスタ)Tr1と、第2のMOSトランジスタ(ここではpMOSトランジスタ)Tr2と、第1の抵抗R1と、第1の定電流源用オペアンプOPIS1と、を含む。
第1のMOSトランジスタTr1は、一端(ソース)が電源に接続されている。
第1の抵抗R1は、第1のMOSトランジスタTr1の他端(ドレイン)と接地との間に接続されている。
この第1の抵抗R1は、第2の抵抗R2よりも大きいピエゾ抵抗効果を有する応力検出抵抗Rn1であり、例えば、n型拡散抵抗である。このn型拡散抵抗は、例えば、図2に示すように、Si基板上において直列接続され互いに直行するように配置された2つの同じサイズのn型拡散抵抗を含む。この第1の抵抗R1は、磁気センサー回路2が構成されるSi基板に印加される応力に応じてピエゾ抵抗効果により抵抗値が変化するようになっている。例えば、図2に示す場合、第1の抵抗R1は、磁気センサー回路2に引っ張り応力が加わると、抵抗値が下がり、一方、磁気センサー回路2に圧縮応力が加わると、抵抗値が上がる。
第2のMOSトランジスタTr2は、一端(ソース)が電源に接続され、他端(ドレイン)が第1の定電流源IS1の出力部Tout1に接続され、ゲートが第1のMOSトランジスタTr1のゲートに接続されている。
なお、第1のMOSトランジスタTr1と第2のMOSトランジスタTr2とのミラー比は、M1である。
第1の定電流源用オペアンプOPIS1は、反転入力端子が入力部Tin1に接続され、非反転入力端子が第1のMOSトランジスタTr1の他端(ドレイン)に接続され、出力が第1および第2のMOSトランジスタTr1、Tr2のゲートに接続されている。
第1の定電流源用オペアンプOPIS1は、反転入力端子が入力部Tin1に接続され、非反転入力端子が第1のMOSトランジスタTr1の他端(ドレイン)に接続され、出力が第1および第2のMOSトランジスタTr1、Tr2のゲートに接続されている。
この第1の定電流源用オペアンプOPIS1は、第1のMOSトランジスタTr1の他端(ドレイン)の電圧が制御電圧Vctrlと等しくなるように、第1および第2のMOSトランジスタTr1、Tr2のゲートに印加するゲート電圧を制御するようになっている。
第2の抵抗R2は、第1の定電流源IS1の出力部Tout1と接地との間に接続されている。
この第2の抵抗R2は、電流センス抵抗Rp1である。この場合、第2の抵抗R2は、例えばポリシリコン抵抗である。
非反転アンプA1は、第1の定電流源IS1の出力部Tout1に入力部Tin2が接続され且つ帰還抵抗と入力抵抗との比(Rf/Rs)が設定値Aに設定されたオペアンプOPを、含む。
なお、設定値Aは、磁気センサー回路2の磁気感度の応力依存が最小になるように設定される。
その他の磁気センサー回路2の構成・機能は、第1の実施形態の磁気センサー回路1と同様である。
ここで、以上のような構成を有する本実施形態に係る磁気センサー回路2の特性について検討する。
第1の定電流源IS1は、電流センス抵抗Rn1に発生する電圧をフィードバックしてポリシリコン抵抗Rp1に定電流I(第1の定電流i1)を流す。
ここで、電流センス抵抗Rn1は、n型拡散抵抗で構成されているためピエゾ抵抗効果が大きく応力の影響を受けやすい。そして、電流センス抵抗Rn1において、応力σ=σxx+σyyを受けたときの抵抗値は、ピエゾ抵抗効果によりRn1(1+πσ)となる。
したがって、定電流Iは、応力に依存し、I = Vctrl M1 / (Rn1(1+πσ))となる。
そして、ポリシリコン抵抗に発生する電圧Vctrl1は、Rp1 M1 / (Rn1(1+πσ) )Vctrl となる。
ミラー比M1は、応力0のときにVctrl1=Vctrlとなるように、M1=Rn1/Rp1 に設定されている。このため、出力電圧Vctrl1は、以下に示す式(9)で表される。
Vctrl1=(1-πσ)Vctrl (9)
Vctrl1=(1-πσ)Vctrl (9)
出力電圧Vctrl1は、反転アンプA1bにより増幅される。反転アンプA1bを構成する帰還抵抗と入力抵抗との比(Rf/Rs)を設定値Aとする。この場合、出力電圧Vctrl2は、以下に示す式(10)で表される。
Vctrl2 = (Aπσ+ 1 )Vctrl (10)
Vctrl2 = (Aπσ+ 1 )Vctrl (10)
また、第2の定電流源IS2は、電圧Vctrl2に応じた一定の電流をホール素子Hに流す。このときの磁気センサーの磁気感度Sは、ホール素子Hの積感度をKhのピエゾ・ホール係数をPと、以下の式(11)で表される。
S = Kh(1+Pσ) M2・Vctrl2 / Rsen (11)
S = Kh(1+Pσ) M2・Vctrl2 / Rsen (11)
第3の抵抗Rsenを構成するn型拡散抵抗は、ピエゾ抵抗効果の影響を受けやすく、これを考慮した抵抗値Rsen’は、以下の式(12)で表される。
Rsen’=Rp2・Rn2(1+πσ) / (Rp2+Rn2(1+πσ) ) (12)
Rsen’=Rp2・Rn2(1+πσ) / (Rp2+Rn2(1+πσ) ) (12)
σの一次の係数は、設定値Aに応じて変化する。例えば、設定値Aを式(16)のようにすると一次の係数は0になる。これにより、磁気感度Sに対する応力σの寄与は高次の項のみにすることができる。すなわち、磁気感度Sの応力依存を小さくすることができる。
実際には、設定値Aの値は求めた値の付近で最適値に調整する。面方位(100) Si基板の場合、ピエゾ抵抗係数πおよびピエゾ・ホール係数Pは以下のように計算される。
π = (π11+π12)/2 = (-102.2×10−11+53.4×10−11)/2[1/Pa]
= -24.4×10-11[1/Pa]
P = P12 = +45×10-11[1/Pa]
したがって、設定値Aは正の値となる。
π = (π11+π12)/2 = (-102.2×10−11+53.4×10−11)/2[1/Pa]
= -24.4×10-11[1/Pa]
P = P12 = +45×10-11[1/Pa]
したがって、設定値Aは正の値となる。
このように、設定値A、すなわち帰還抵抗と入力抵抗との比Rf / Rsを、例えば、式(16)に示すような値に設定することにより、磁気センサー回路2の磁気感度Sの応力依存を低減することができる。
一方、第3の抵抗(センス抵抗)Rsenの温度係数TcRsenは、TcRsen≒(Rp2TcRn2+Rn2TcRp2)/(Rp2+Rn2)となる。そして、既述のように、第1の合成用抵抗(拡散抵抗)Rn2の温度係数TcRnは正であり、第2の合成用抵抗(ポリシリコン抵抗)Rp2は、温度係数が負である。すなわち、第1、第2の合成抵抗Rn2, Rp2の値を調整することにより、第3の抵抗(センス抵抗)Rsenの温度係数TcRsenを調整することができる。
そこで、上記第3の抵抗RSenの温度係数TcRsenがホール素子Hの積感度温度係数TcKh及びVctrl2の温度係数を相殺するように、第1、第2の合成抵抗Rn2, Rp2の値を設定する。
これにより、ホール素子の出力電圧の温度依存性を打ち消して、磁気感度Sの温度依存を低減できる。
以上のようにして、磁気センサー回路2の磁気感度を応力や温度によらずほぼ一定にすることができる。
ここで、以上のようにして特性が設定された磁気センサー回路2の動作の一例について説明する。
例えば、磁気センサー回路2に引っ張り応力が印加された場合、ホール素子Hは、積感度Khが増加する方向に特性が変化する。
しかし、この場合、磁気センサー回路2の第1の抵抗R1は、既述のように、抵抗値が下がる。これにより、第1の定電流源IS1の出力電圧Vctrl1が上昇する。出力電圧Vctrl1が上昇すると、反転アンプA1bの出力電圧Vctrl2が降下する。そして、出力電圧Vctrl2が降下すると、第2の定電流源IS2はホール素子Hに供給する第2の定電流i2を減少させる。
これにより、磁気センサー回路2に引っ張り応力が印加されても、磁気センサー回路2の磁気感度は一定に保たれる。
一方、磁気センサー回路2に圧縮応力が印加された場合、ホール素子Hは、積感度Khが減少する方向に特性が変化する。
しかし、この場合、磁気センサー回路2の第1の抵抗R1は、既述のように、抵抗値が上がる。これにより、第1の定電流源IS1の出力電圧Vctrl1が降下する。出力電圧Vctrl1が降下すると、反転アンプA1bの出力電圧Vctrl2が上昇する。そして、出力電圧Vctrl2が上昇すると、第2の定電流源IS2はホール素子Hに供給する第2の定電流i2を増加させる。
これにより、磁気センサー回路2に圧縮応力が印加されても、磁気センサー回路2の磁気感度は一定に保たれる。
なお、上述のように、第3の抵抗RSenの温度係数TcRsenがホール素子Hの積感度温度係数TcKh及び出力電圧Vctrl2の温度係数を相殺するように、第1、第2の合成抵抗Rn2, Rp2の値を設定されている。このため、磁気センサー回路2の動作において、温度が上下しても、磁気センサー回路2の磁気感度の変化のは抑制されている。
すなわち、本実施形態に係る磁気センサー回路によれば、検出精度を向上することができる。
例えば、既述の第1の実施形態の磁気センサー回路では、センス抵抗Rp1, 応力検出抵抗Rn1の温度依存性のため、出力電圧Vctrl1が温度に依存する。
この温度依存は、第1の合成用抵抗Rn2, 第2の合成用抵抗Rp2の値を調整することにより、ホール素子の温度係数と共に相殺可能である。
しかし、出力電圧Vctrl1の温度係数は、非反転アンプA1により増幅される。このため、センス抵抗Rp1, 応力検出抵抗Rn1の高次の温度係数が大きい場合には、温度範囲が広くなると相殺の効果が限られてしまう。
そこで、第3の実施形態では、既述の第1の実施形態に対して出力電圧Vctrl1の温度係数を小さくする構成の一例について説明する
図3は、第3の実施形態に係る磁気センサー回路3の構成の一例を示す回路図である。なお、図3において、図1の符号と同じ符号は、第1の実施形態と同様の構成を示す。
図3は、第3の実施形態に係る磁気センサー回路3の構成の一例を示す回路図である。なお、図3において、図1の符号と同じ符号は、第1の実施形態と同様の構成を示す。
図3に示すように、この磁気センサー回路3は、第1の定電流源IS1と、第2の抵抗(応力検出抵抗Rn1および温度補償抵抗Rp3)R2と、非反転アンプA1と、ホール素子Hと、を備える。センス抵抗Rp1はポリシリコン抵抗で構成されている。
第1の実施形態と同様に、第2の抵抗R2は、第1の定電流源IS1の出力部Tout1と接地との間に接続されている。
この第2の抵抗R2は、応力検出抵抗Rn1と、温度補償抵抗Rp3との合成抵抗である。図3の例では、応力検出抵抗Rn1と温度補償抵抗Rp3とは第1の定電流源IS1の出力部Tout1と接地との間で、直列に接続されている。しかし、応力検出抵抗Rn1と温度補償抵抗Rp3とは、第1の定電流源IS1の出力部Tout1と接地との間で、並列に接続されていてもよい。
この場合、応力検出抵抗Rn1は、例えば、n型拡散抵抗である。このn型拡散抵抗は、例えば、図3に示すように、Si基板上において直列接続され互いに直行するように配置された2つの同じサイズのn型拡散抵抗を含む。
この場合、応力検出抵抗Rn1は、例えば、n型拡散抵抗である。このn型拡散抵抗は、例えば、図3に示すように、Si基板上において直列接続され互いに直行するように配置された2つの同じサイズのn型拡散抵抗を含む。
また、温度補償抵抗Rp3は、ポリシリコン抵抗である。
この第2の抵抗R2は、第1の定電流i1が流れて電圧降下を発生させ且つ磁気センサー回路1が構成されるSi基板に印加される応力に応じて抵抗値が変化する。例えば、図3に示す場合、第2の抵抗R2は、磁気センサー回路1に引っ張り応力が加わると、抵抗値が下がり、一方、磁気センサー回路1に圧縮応力が加わると、抵抗値が上がる。
その他の磁気センサー回路3の構成・機能は、第1の実施形態の磁気センサー回路1と同様である。
ここで、以上のような構成を有する本実施形態に係る磁気センサー回路3の特性について検討する。
例えば、ポリシリコン抵抗Rp2,Rp3の温度係数は、不純物濃度を調整することにより負に設計されており、Rp1の温度係数は最小になるように設計されている。また、既述のように、2つのn型拡散抵抗Rn1,Rn2は、同じ寸法で互いに直行するように配置された二つの抵抗の直列接続で構成されている。抵抗Rp3と抵抗Rn1の比はVctrl1の温度依存性が最小になるように設定される。
抵抗Rp3と抵抗Rn1には電流I(第1の定電流i1)と抵抗値(Rp3+Rn1)の積に比例した電圧I・(Rp3+Rn1)が発生する。n型拡散抵抗はピエゾ抵抗効果の影響を受けやすいが、poly Si抵抗はピエゾ抵抗効果の影響をあまり受けない。
また、抵抗Rn1は、互いに直行する抵抗で構成されているため、生じるピエゾ抵抗効果は応力の方向に関係なくなる。これにより、応力σ=σxx+σyyを受けたときの抵抗値は、Rn1(1+πσ)となる。なお、πはピエゾ抵抗係数である。
この時、合成抵抗Rp3+Rn1に発生する出力電圧Vctrl1は、M1 (Rp3+Rn1(1+πσ) )Vctrl / Rp1 となる。
この時、合成抵抗Rp3+Rn1に発生する出力電圧Vctrl1は、M1 (Rp3+Rn1(1+πσ) )Vctrl / Rp1 となる。
ミラー比M1は応力0のときに出力電圧Vctrl1=VctrlとなるようにM1=Rp1/(Rp3+Rn1) に設定されており、出力電圧Vctrl1は、以下に示す式(17)で表される。
Vctrl1 = (1+Rn1/(Rp3+Rn1)*πσ)Vctrl (17)
Vctrl1 = (1+Rn1/(Rp3+Rn1)*πσ)Vctrl (17)
一方、Rp3とRn1の比はVctrl1の温度依存性が最小になるように設定されているため、出力電圧Vctrl1は殆ど温度に依存しない。
出力電圧Vctrl1は非反転増幅器により増幅される。ここで、非反転アンプA1を構成する帰還抵抗と入力抵抗との比Rf / Rsを設定値Aとする。この場合、利得はA+1となり、出力電圧Vctrl2は、以下に示す式(18)で表される。
Vctrl2 = [(A+1) Rn1/(Rp3+Rn1)πσ+ 1 ]Vctrl (18)
Vctrl2 = [(A+1) Rn1/(Rp3+Rn1)πσ+ 1 ]Vctrl (18)
また、第2の定電流源IS2は、電圧Vctrl2に応じた一定の電流をホール素子Hに流す。このときの磁気センサー回路1の磁気感度Sは、ホール素子Hの積感度をKh、ピエゾ・ホール係数をPとすると、以下の式(19)で表される。
S = Kh(1+Pσ) M2 Vctrl2 / Rsen (19)
S = Kh(1+Pσ) M2 Vctrl2 / Rsen (19)
第3の抵抗Rsenを構成するn型拡散抵抗は、ピエゾ抵抗効果の影響を受けやすく、これを考慮した抵抗値Rsen’は、以下の式(20)で表される。
Rsen’=Rp2 Rn2(1+πσ) / (Rp2+Rn2(1+πσ) ) (20)
Rsen’=Rp2 Rn2(1+πσ) / (Rp2+Rn2(1+πσ) ) (20)
σの一次の係数は、設定値Aに応じて変化する。例えば、設定値Aを式(24)のようにすると一次の係数は0になる。これにより、磁気感度Sに対する応力σの寄与は高次の項のみにすることができる。すなわち、磁気感度Sの応力依存を小さくすることができる。
実際には、設定値Aの値は求めた値の付近で最適値に調整する。面方位(100) Si基板の場合、ピエゾ抵抗係数πおよびピエゾ・ホール係数Pは以下のように計算される。
π = (π11+π12)/2 = (-102.2×10-11+53.4×10−11)/2[1/Pa]
= -24.4×10-11[1/Pa]
P = P12 = +45×10-11[1/Pa]
P/π=-1.84
π = (π11+π12)/2 = (-102.2×10-11+53.4×10−11)/2[1/Pa]
= -24.4×10-11[1/Pa]
P = P12 = +45×10-11[1/Pa]
P/π=-1.84
上記式(24)の右辺の第一項は正、第二項項>1である。したがって、設定値Aは正の値となる。
このように、設定値A、すなわち帰還抵抗と入力抵抗との比Rf / Rsを、例えば、式(8)に示すような値に設定することにより、磁気センサー回路1の磁気感度Sの応力依存を低減することができる。
一方、第3の抵抗(センス抵抗)Rsenの温度係数TcRsenは、TcRsen≒(Rp2TcRn2+Rn2TcRp2)/(Rp2+Rn2)となる。そして、既述のように、第1の合成用抵抗(拡散抵抗)Rn2の温度係数TcRnは正であり、第2の合成用抵抗(ポリシリコン抵抗)Rp2は、温度係数が負である。すなわち、第1、第2の合成抵抗Rn2, Rp2の値を調整することにより、第3の抵抗(センス抵抗)Rsenの温度係数TcRsenを調整することができる。
そこで、上記第3の抵抗RSenの温度係数TcRsenがホール素子Hの積感度温度係数TcKh及びVctrl2の温度係数を相殺するように、第1、第2の合成抵抗Rn2, Rp2の値を設定する。
これにより、ホール素子積感度Kh及びVctrl2 の温度依存性を打ち消して、磁気感度Sの温度依存を低減できる。
以上のようにして、磁気センサー回路3の磁気感度を応力や温度によらずほぼ一定にすることができる。特に、センス抵抗Rp1, 応力検出抵抗Rn1の高次の温度係数が大きい場合でも、広い温度範囲に渡って温度係数を小さくすることができる。
なお、以上のようにして特性が設定された磁気センサー回路3の動作は、第1の実施形態の磁気センサー回路1と同様である。
以上のように、本実施形態に係る磁気センサー回路によれば、検出精度を向上することができる。
また、この磁気センサー回路は、アナログ回路のみで、ホール素子の磁気感度を応力や温度によらずほぼ一定にすることができる。このため、樹脂モールドした場合でも、温度、湿度等の環境の影響を受けにくい高精度な磁気センサー回路を実現できる。さらに、この磁気センサー回路は、制御電圧により磁気感度を連続的に変えることができる。
この第4の実施形態では、既述の第3の実施形態に対して第1の定電流源の構成が異なる例について説明する。
図4は、第4の実施形態に係る磁気センサー回路4の構成の一例を示す回路図である。なお、図4において、図3の符号と同じ符号は、第3の実施形態と同様の構成を示す。
図4に示すように、この磁気センサー回路4は、第1の定電流源(基準電流源)IS1と、第2の抵抗(応力検出抵抗Rn1および電流センス抵抗Rp3)R2と、非反転アンプA1と、ホール素子Hと、を備える。
ここで、第1の定電流源IS1は、第1のMOSトランジスタ(ここではpMOSトランジスタ)Tr1と、第2のMOSトランジスタ(ここではpMOSトランジスタ)Tr2と、MOSトランジスタ(ここではpMOSトランジスタ)Tra、MOSトランジスタ(ここではnMOSトランジスタ)Trb、MOSトランジスタ(ここではnMOSトランジスタ)Trcと、第1のバイポーラトランジスタ(ここでは、PNP型バイポーラトランジスタ)Q1と、第2のバイポーラトランジスタ(ここでは、PNP型バイポーラトランジスタ)Q2と、第1の基準抵抗Rxと、第2の基準抵抗Ry1と、第3の基準抵抗Ry2と、を含む。
第1のバイポーラトランジスタQ1は、エミッタが第1のノードT1に接続され、コレクタが接地に接続され、ベースが接地に接続されている。すなわち、この第1のバイポーラトランジスタQ1は、第1のノードT1と接地との間に接続された第1のPN接合を構成する。
第2のバイポーラトランジスタQ2は、エミッタが第2のノードT2に接続され、コレクタが接地に接続され、ベースが接地に接続されている。すなわち、この第2のバイポーラトランジスタQ2は、第2のノードT2と接地との間に接続され、第1のPN接合よりも面積の大きい第2のPN接合を構成する。
なお、第1、第2のバイポーラトランジスタQ1、Q2は、面積比1:nである。
第1の基準抵抗Rxは、第2のノードT2と接地との間で、第2のバイポーラトランジスタQ2(すなわち第2のPN接合)に直列に接続されている。
第2の基準抵抗Ry1は、第1のノードT1と接地との間で、第1のバイポーラトランジスタQ1(すなわち、第1のPN接合)と並列に接続されている。
第3の基準抵抗Ry2は、第2のノードT2と接地との間で、第2のバイポーラトランジスタQ2(すなわち第2のPN接合)と並列に接続されている。
なお、第2、第3の基準抵抗Ry1、Ry2は、同じ抵抗値Ryを有する。以下、第2、第3の基準抵抗Ry1、Ry2の抵抗値を意味する場合には、それぞれの抵抗値をRyと表記する。
さらに、第1ないし第3の基準抵抗Rx, Ry1、Ry2は、出力電流(第1の定電流)i1の温度係数が最小になるように設計されている。
第1のMOSトランジスタTr1は、ダイオード接続されている。
また、MOSトランジスタTraは、ソースが電源に接続され、ゲートが第1のMOSトランジスタTr1のゲートに接続されている。
MOSトランジスタTrbは、ドレインがMOSトランジスタTraのドレインに接続され、ソースが第1のノードT1に接続され、ダイオード接続されている。
MOSトランジスタTrcは、ドレインが第1のMOSトランジスタTr1のドレインに接続され、ソースが第2のノードT2に接続され、ゲートがMOSトランジスタTrbのゲートに接続されている。
すなわち、MOSトランジスタTra〜Trc、第1、第2のMOSトランジスタTr1、Tr2は、カレントミラー回路を構成する。
第1のMOSトランジスタTr1とMOSトランジスタTraのカレント・ミラー回路は第1のMOSトランジスタTr1に流れる電流と等しい電流を流す。そして、等しい電流が流れるMOSトランジスタTrbとMOSトランジスタTrcのカレント・ミラー回路はノードT1とノードT2を同電位にする。
すなわち、カレントミラー回路は、第1のノードT1に第1の電圧Vxを印加し且つ第1の電流ixを流し、第2のノードT2に第1の電圧Vxと等しい同じ第2の電圧Vyを印加し且つ第1の電流ixと等しい第2の電流iyを流すようになっている。さらに、このカレントミラー回路は、第2の電流iy(=第1の電流ix)に応じた(第2の電流iy(をミラーした)第1の定電流i1を出力部Toutから出力するようになっている。
すなわち、第1の定電流源IS1は、第2の電流iy(=第1の電流ix)に応じた(第2の電流iy(をミラーした)第1の定電流i1を出力部Toutから出力するようになっている。
ここで、以上のような構成を有する第1の定電流源IS1の動作の一例について説明する。
第1の定電流源IS1は、次のように動作し温度に依存しない第1の低電流i1を出力する。
まず、第1、第2の電流ix,iyは、カレントミラー回路により同じ電流値になる。
既述のように、ix=iyなので、第1、第2の電圧Vx,Vyは、カレントミラー回路により同じ電位になる。
第1の電圧Vxは、第1のバイポーラトランジスタQ1のベース・エミッター間電圧Vbeと等しくなり、約-2[mV/℃]のほぼ一定の温度依存性を持つ。
第1の基準抵抗Rxの両端の電圧は、第1のバイポーラトランジスタQ1と第2のバイポーラトランジスタQ2のVbeの差ΔVbe= kT/e×ln(n)となる(kはボルツマン定数、eは素電荷、Tは絶対温度)。そして、この温度係数TcDVbeは、k/e×ln(n)で、第1、第2のバイポーラトランジスタQ1,Q2の面積比nで決まる正の一定値となる。
ここで、電流iw=ΔVbe/Rx, 電流iz=Vx/Ry=Vbe/Ryである。したがって、第2の電流iyは、以下に示す式(25)で表される。
iy=iz+iw=ΔVbe/Rx+Vbe/Ry (25)
iy=iz+iw=ΔVbe/Rx+Vbe/Ry (25)
上記式(25)において、Vbe, ΔVbe, Rの温度係数をそれぞれTcVbe, TcDVbe, TcRとすると、第2の電流iyは、以下に示す式(26)で表される(Vbe, ΔVbe, Rはそれぞれ常温の値、ΔTは常温からの温度差)。
iyΔVbe/Ry(1+(TcVbe-TcR)ΔT)+ΔVbe/Rx(1+(TcDVbe-TcR)ΔT) (26)
iyΔVbe/Ry(1+(TcVbe-TcR)ΔT)+ΔVbe/Rx(1+(TcDVbe-TcR)ΔT) (26)
TcRは、TcR<0,|TcR|<|TcVbe|に設定されている。このため、式(26)の右辺の第一項の温度係数は負に、第二項の温度係数は正になる。
そして、Rx,Ryの値は、第一項と第二項の温度係数が相殺して最小になる値に設定されている。このため、iyは殆ど温度に依存しない。
第1の定電流i1は、ミラー比mによりi1=m×iyとなる。これにより、 第1の定電流i1は温度に殆ど依存しない。
また、特別な低温度係数のポリシリコン抵抗を用いることなく、磁気感度を応力や温度によらずほぼ一定にすることができる。このため、温度や湿度等の環境の影響が低減された高精度な磁気センサーを実現できる。
また、第1の定電流源IS1は、内部で第1の低電流i1を生成し出力するので、第1〜第3の実施形態のように制御電圧Vctrlを外部から与える必要がない。
なお、その他の磁気センサー回路4の動作・機能は、第1の実施形態の磁気センサー回路1と同様である。
すなわち、本実施形態に係る磁気センサー回路によれば、検出精度を向上することができる。
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
1、2、3、4 磁気センサー回路
IS1 第1の定電流源
IS2 第2の定電流源
R2 第2の抵抗
A1 非反転アンプ
A1b 反転アンプ
H ホール素子
IS1 第1の定電流源
IS2 第2の定電流源
R2 第2の抵抗
A1 非反転アンプ
A1b 反転アンプ
H ホール素子
Claims (11)
- Si基板上に構成された磁気センサー回路であって、
第1の定電流を出力部から出力する第1の定電流源と、
前記第1の定電流源の前記出力部と接地との間に接続された第2の抵抗と、
入力部が前記第1の定電流源の前記出力部に接続され、利得が設定値に設定され、出力部から出力電圧を出力するアンプと、
第2の定電流に比例した電流が流れる第3の抵抗と、前記第3の抵抗に生じる電圧が前記出力電圧に等しくなるように前記第2の定電流を出力する第2の定電流源と、
前記第2の定電流が供給され、磁場を検出するホール素子と、を備え、
前記第3の抵抗は、正の温度係数を有する第1の合成用抵抗と、負の温度係数を有する第2の合成用抵抗とを含むことを特徴とする磁気センサー回路。 - 前記第1の定電流源は、第1の抵抗を有し、前記第1の抵抗には出力電流に比例した電流が流れ、前記第1の抵抗に生じる電圧が制御電圧に等しくなるように前記第1の定電流を出力部から出力し、
前記第2の抵抗は、前記第1の抵抗よりも大きいピエゾ抵抗効果を有し、
前記アンプは、非反転アンプであることを特徴とする請求項1に記載の磁気センサー回路。 - 前記第1の定電流源は、第1の抵抗を有し、前記第1の抵抗には出力電流に比例した電流が流れ、前記第1の抵抗に生じる電圧が制御電圧に等しくなるように前記第1の定電流を出力部から出力し、
前記第1の抵抗は、前記第2の抵抗よりも大きいピエゾ抵抗効果を有し、
前記アンプは、反転アンプであることを特徴とする請求項1に記載の磁気センサー回路。 - 前記ホール素子の出力電圧の温度依存性が最小になるように、前記第1の合成用抵抗と前記第2の合成用抵抗の温度係数、抵抗値、および接続が設定されていることを特徴とする請求項1ないし3のいずれか一項に記載の磁気センサー回路。
- 前記設定値は、前記磁気センサー回路の磁気感度の応力依存が最小になるように設定されることを特徴とする請求項1ないし4のいずれか一項に記載の磁気センサー回路。
- 前記第1の抵抗は、ポリシリコン抵抗であり、
前記第2の抵抗は、拡散抵抗であることを特徴とする請求項2に記載の磁気センサー回路。 - 前記第1の抵抗は、拡散抵抗であり、
前記第2の抵抗は、ポリシリコン抵抗であることを特徴とする請求項3に記載の磁気センサー回路。 - 第2の抵抗は、拡散抵抗と、ポリシリコン抵抗との合成抵抗であることを特徴とする請求項2に記載の磁気センサー回路。
- 前記第1の定電流源は、
第1のノードと前記接地との間に接続された第1のPN接合と、
第2のノードと前記接地との間に接続され、前記第1のPN接合よりも面積の大きい第2のPN接合と、
前記第2のノードと前記接地との間で、前記第2のPN接合に直列に接続された第1の基準抵抗と、
前記第1のノードに第1の電圧を印加し且つ第1の電流を流し、前記第2のノードに前記第1の電圧と等しい同じ第2の電圧を印加し且つ前記第1の電流と等しい第2の電流を流す回路と、
前記第1のノードと前記接地との間で、前記第1のPN接合と並列に接続された第2の基準抵抗と、
前記第2のノードと前記接地との間で、前記第2のPN接合と並列に接続された第3の基準抵抗と、有し、
前記第1の電流に応じた前記第1の定電流を前記出力部から出力することを特徴とする請求項1に記載の磁気センサー回路。 - 前記拡散抵抗は、前記Si基板上において直列接続され互いに直行するように配置された2つの同じサイズの拡散抵抗を含むことを特徴とする請求項6ないし8のいずれか一項に記載の磁気センサー回路。
- 前記Si基板は、面方位(100)Si基板であることを特徴とする請求項1ないし10のいずれか一項に記載の磁気センサー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012070209A JP2013200281A (ja) | 2012-03-26 | 2012-03-26 | 磁気センサー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012070209A JP2013200281A (ja) | 2012-03-26 | 2012-03-26 | 磁気センサー回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013200281A true JP2013200281A (ja) | 2013-10-03 |
Family
ID=49520623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012070209A Pending JP2013200281A (ja) | 2012-03-26 | 2012-03-26 | 磁気センサー回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013200281A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017037066A (ja) * | 2015-08-13 | 2017-02-16 | 旭化成エレクトロニクス株式会社 | 装置 |
JP2020148699A (ja) * | 2019-03-15 | 2020-09-17 | エイブリック株式会社 | 半導体装置 |
CN114966109A (zh) * | 2022-05-19 | 2022-08-30 | 武汉港迪技术股份有限公司 | 一种两线制iepe加速度传感器检测***及供电电路 |
-
2012
- 2012-03-26 JP JP2012070209A patent/JP2013200281A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017037066A (ja) * | 2015-08-13 | 2017-02-16 | 旭化成エレクトロニクス株式会社 | 装置 |
JP2020148699A (ja) * | 2019-03-15 | 2020-09-17 | エイブリック株式会社 | 半導体装置 |
JP7297479B2 (ja) | 2019-03-15 | 2023-06-26 | エイブリック株式会社 | 半導体装置 |
CN114966109A (zh) * | 2022-05-19 | 2022-08-30 | 武汉港迪技术股份有限公司 | 一种两线制iepe加速度传感器检测***及供电电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8098062B2 (en) | Comparator circuit having latching behavior and digital output sensors therefrom | |
JP5189882B2 (ja) | 温度センサ回路 | |
TWI505062B (zh) | 溫度獨立參考電路 | |
US6690228B1 (en) | Bandgap voltage reference insensitive to voltage offset | |
US8378735B2 (en) | Die temperature sensor circuit | |
US9104217B2 (en) | Electronic device and method for generating a curvature compensated bandgap reference voltage | |
WO2005069098A1 (en) | A low offset bandgap voltage reference | |
JP5085238B2 (ja) | 基準電圧回路 | |
US8169256B2 (en) | Bandgap reference circuit with an output insensitive to offset voltage | |
US20090189591A1 (en) | Power Supply Insensitive PTAT Voltage Generator | |
US9489000B2 (en) | Use of a thermistor within a reference signal generator | |
KR20120080567A (ko) | 보상된 밴드갭 | |
JP5250501B2 (ja) | 温度検出回路 | |
US20110248772A1 (en) | Trimmed thermal sensing | |
US20100007324A1 (en) | Voltage reference electronic circuit | |
US20150346746A1 (en) | Bandgap reference voltage generator circuits | |
US7852144B1 (en) | Current reference system and method | |
JP2013200281A (ja) | 磁気センサー回路 | |
US10564055B2 (en) | Circuit for determining mechanical stress levels based on current gains | |
US20040217783A1 (en) | Temperature sensor apparatus | |
TWI686030B (zh) | 過熱檢測電路以及電源裝置 | |
US9816883B2 (en) | Current source circuit and detection circuit | |
TWI703787B (zh) | 過熱檢測電路、過熱保護電路以及半導體裝置 | |
Huber et al. | A bridge-type resistive temperature sensor in CMOS technology with low stress sensitivity | |
JP5175131B2 (ja) | 半導体集積回路装置 |