JP2013200281A - 磁気センサー回路 - Google Patents

Abstract

【課題】検出精度を向上することが可能な磁気センサー回路を提供する。
【解決手段】磁気センサー回路は、一端が電源に接続された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの他端と接地との間に接続された第３の抵抗と、一端が電源に接続され、ゲートが前記第１のＭＯＳトランジスタのゲートに接続され、他端から第２の定電流を出力する第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの他端の電圧が前記出力電圧と等しくなるように、前記第１および第２のＭＯＳトランジスタのゲートに印加するゲート電圧を制御する第２のオペアンプと、を有する第２の定電流源を備える。磁気センサー回路は、前記第２の定電流が供給され、磁場を検出するホール素子を備える。前記第３の抵抗は、並列に接続された、正の温度係数を有する第１の合成用抵抗と、負の温度係数を有する第２の合成用抵抗とを含む。
【選択図】図１

Description

磁気センサー回路に関する。

従来のＳｉホール素子を用いた磁気センサー回路は、応力を受けるとピエゾ・ホール効果によりＳｉホール素子の感度が変化する。

特に、樹脂モールドされた半導体チップに発生する応力は、樹脂の吸湿状態により大きく変化し、また樹脂の粘弾性により、温度サイクルによっても変化する。このため、樹脂モールドされた磁気センサーの磁気感度も、同様に変動してしまう。

ピエゾ抵抗効果を用いて生じている応力を検出、デジタル化し、演算処理により応力の影響を補正する例はある。しかし、この場合、精度は高いが、デジタル処理を行うため、回路規模が非常に大きくなる。

特開平７−２８０８４４号公報

検出精度を向上することが可能な磁気センサー回路を提供する。

実施形態に従った磁気センサー回路は、Ｓｉ基板上に構成された磁気センサー回路である。磁気センサー回路は、第１の定電流を出力部から出力する第１の定電流源を備える。磁気センサー回路は、前記第１の定電流源の前記出力部と接地との間に接続された第２の抵抗を備える。磁気センサー回路は、前記第１の定電流源の前記出力部に入力部が接続され、利得が設定値に設定され、出力部から出力電圧を出力するアンプを備える。磁気センサー回路は、第２の定電流に比例した電流が流れる第３の抵抗と、前記第３の抵抗に生じる電圧が前記出力電圧に等しくなるように前記第２の定電流を出力する第２の定電流源と、
前記第２の定電流が供給され、磁場を検出するホール素子を備える。前記第３の抵抗は、正の温度係数を有する第１の合成用抵抗と、負の温度係数を有する第２の合成用抵抗とを含む。

図１は、第１の実施形態に係る磁気センサー回路１の構成の一例を示す回路図である。 図２は、第２の実施形態に係る磁気センサー回路２の構成の一例を示す回路図である。 図３は、第３の実施形態に係る磁気センサー回路３の構成の一例を示す回路図である。 図４は、第４の実施形態に係る磁気センサー回路４の構成の一例を示す回路図である。

以下、実施形態について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係る磁気センサー回路１の構成の一例を示す回路図である。

図１に示す磁気センサー回路１は、図示しない面方位(１００) Ｓｉ基板（ウェハ）上に構成されている。なお、この面方位(１００) Ｓｉ基板（ウェハ）は、半導体集積回路に一般的に用いられている基板である。

図１に示すように、この磁気センサー回路１は、第１の定電流源ＩＳ１と、第２の抵抗（応力検出抵抗Ｒｎ１）Ｒ２と、非反転アンプＡ１と、ホール素子Ｈと、を備える。

第１の定電流源ＩＳ１は、ピエゾ抵抗効果を有する第１の抵抗（電流センス抵抗Ｒｐ１）Ｒ１を含む。この第１の定電流源ＩＳ１は、第１の抵抗Ｒ１に出力電流に比例した電流を流し、第１の抵抗R1に生じる電圧が制御電圧と等しくなるように第１の定電流を出力部Ｔｏｕｔ１から出力するようになっている。

例えば、図１に示すように、第１の定電流源ＩＳ１は、第１のＭＯＳトランジスタ（ここではｐＭＯＳトランジスタ）Ｔｒ１と、第２のＭＯＳトランジスタ（ここではｐＭＯＳトランジスタ）Ｔｒ２と、第１の抵抗Ｒ１と、第１の定電流源用オペアンプＯＰＩＳ１と、を含む。

第１のＭＯＳトランジスタＴｒ１は、一端（ソース）が電源に接続されている。

第１の抵抗Ｒ１は、第１のＭＯＳトランジスタＴｒ１の他端（ドレイン）と接地との間に接続されている。

この第１の抵抗Ｒ１は、電流センス抵抗Ｒｐ１であり、例えば、ポリシリコン抵抗である。

第２のＭＯＳトランジスタＴｒ２は、一端（ソース）が電源に接続され、他端（ドレイン）が第１の定電流源ＩＳ１の出力部Ｔｏｕｔ１に接続され、ゲートが第１のＭＯＳトランジスタＴｒ１のゲートに接続されている。

なお、第１のＭＯＳトランジスタＴｒ１と第２のＭＯＳトランジスタＴｒ２とのミラー比は、Ｍ１である。
第１の定電流源用オペアンプＯＰＩＳ１は、反転入力端子が入力部Ｔｉｎ１に接続され、非反転入力端子が第１のＭＯＳトランジスタＴｒ１の他端（ドレイン）に接続され、出力が第１および第２のＭＯＳトランジスタＴｒ１、Ｔｒ２のゲートに接続されている。

この第１の定電流源用オペアンプＯＰＩＳ１は、第１のＭＯＳトランジスタＴｒ１の他端（ドレイン）の電圧が制御電圧Ｖｃｔｒｌと等しくなるように、第１および第２のＭＯＳトランジスタＴｒ１、Ｔｒ２のゲートに印加するゲート電圧を制御するようになっている。

第２の抵抗Ｒ２は、第１の定電流源ＩＳ１の出力部Ｔｏｕｔ１と接地との間に接続されている。

この第２の抵抗Ｒ２は、第１の抵抗Ｒ１よりも大きいピエゾ抵抗効果を有する応力検出抵抗Ｒｎ１である。この場合、第２の抵抗Ｒ２は、例えば、n型拡散抵抗である。このn型拡散抵抗は、例えば、図１に示すように、Ｓｉ基板上において直列接続され互いに直行するように配置された２つの同じサイズのn型拡散抵抗を含む。この第２の抵抗Ｒ２は、第１の定電流ｉ１が流れて電圧降下を発生させ且つ磁気センサー回路１が構成されるSi基板に印加される応力に応じてピエゾ抵抗効果により抵抗値が変化する。例えば、図１に示す場合、第２の抵抗Ｒ２は、Si基板に引っ張り応力が加わると、抵抗値が下がり、一方、磁気センサー回路１に圧縮応力が加わると、抵抗値が上がる。

非反転アンプＡ１は、第１の定電流源ＩＳ１の出力部Ｔｏｕｔ１に入力部Ｔｉｎ２が接続され且つ利得すなわち帰還抵抗と入力抵抗との比（Ｒｆ／Ｒｓ）が設定値Ａに設定されたオペアンプＯＰを、含む。

なお、設定値Ａは、磁気センサー回路１の磁気感度の応力依存が最小になるように設定される。

第２の定電流源ＩＳ２は、オペアンプＯＰの出力部Ｔｏｕｔ２から出力された出力電圧Ｖｃｔｒｌ２に応じて第２の定電流ｉ２を出力するようになっている。

この第２の定電流源ＩＳ２は、第３の抵抗Ｒｓｅｎを含む。そして、第２の定電流源ＩＳ２は、出力電圧Ｖｃｔｒｌ２に基づいて第３の抵抗Ｒｓｅｎに流れる電流に応じた第２の定電流ｉ２を、出力部Ｔｏｕｔ３から出力するようになっている。

例えば、第３の抵抗Ｒｓｅｎは、並列に接続された、正の温度係数を有する第１の合成用抵抗Ｒｎ２と、負の温度係数を有する第２の合成用抵抗Ｒｐ２とを含む。

そして、第３の抵抗Ｒｓｅｎの温度係数はホール素子の温度依存性やVctrl2の温度依存性を相殺し、ホール素子の出力電圧の温度依存が最小になるように、第１の合成用抵抗Ｒｎ２の温度係数と第２の合成用抵抗Ｒｐ２の温度係数とが設定されている。

例えば、第２の定電流源ＩＳ２は、第３のＭＯＳトランジスタ（ここではｐＭＯＳトランジスタ）Ｔｒ３と、第４のＭＯＳトランジスタ（ここではｐＭＯＳトランジスタ）Ｔｒ４と、第３の抵抗（センス抵抗）ＲＳｅｎと、第２の定電流源用オペアンプＯＰＩＳ２と、を含む。

第３のＭＯＳトランジスタＴｒ３は、一端（ソース）が電源に接続されている。

第３の抵抗ＲＳｅｎは、第２のＭＯＳトランジスタＴｒ２の他端（ドレイン）と接地との間に接続されている。

第４のＭＯＳトランジスタＴｒ４は、一端（ソース）が電源に接続され、他端（ドレイン）が第２の定電流源ＩＳ２の出力部Ｔｏｕｔ３に接続され、ゲートが第３のＭＯＳトランジスタＴｒ３のゲートに接続されている。

なお、第３のＭＯＳトランジスタＴｒ３と第４のＭＯＳトランジスタＴｒ４とのミラー比は、Ｍ２である。
また、第２の定電流源用オペアンプＯＰＩＳ２は、反転入力端子が入力部Ｔｉｎ３に接続され、非反転入力端子が第３のＭＯＳトランジスタＴｒ３の他端（ドレイン）に接続され、出力が第３および第４のＭＯＳトランジスタＴｒ３、Ｔｒ４のゲートに接続されている。

この第２の定電流源用オペアンプＯＰＩＳ２は、第３のＭＯＳトランジスタＴｒ３の他端（ドレイン）の電圧（第３の抵抗ＲＳｅｎの電圧降下）が出力電圧Ｖｃｔｒｌ２と等しくなるように、第３および第４のＭＯＳトランジスタＴｒ３、Ｔｒ４のゲートに印加するゲート電圧を制御するようになっている。

また、ホール素子Ｈは、出力部Ｔｏｕｔ３と接地との間に接続されている。このホール素子Ｈは、第２の定電流ｉ２が供給され、磁場を検出するようになっている。このホール素子Ｈは、例えば、引っ張り応力が加わると、ピエゾ・ホール効果により積感度Ｋｈが増加し、一方、圧縮応力が加わると、積感度Ｋｈが減少する。

ここで、以上のような構成を有する本実施形態に係る磁気センサー回路１の特性について検討する。

第１の定電流源ＩＳ１は、センス抵抗Rp１に発生する電圧をフィードバックしてn型拡散抵抗Rn１に制御電圧Vctrlに応じた定電流I（第１の定電流ｉ１）=Vctrl・M１/Rp１を流す。

ここで、電流センス抵抗Rp１は、ポリシリコン抵抗を用いているのでピエゾ抵抗効果は小さい。このため、電流センス抵抗Rp１に流れる電流の電流値は応力の影響をあまり受けない。

そして、n型拡散抵抗Rn１には、定電流Iと抵抗値Rn１の積に比例した電圧（定電流I・n型拡散抵抗Rn１）が発生する。n型拡散抵抗Rn１は、ピエゾ抵抗効果の影響を受けやすい。

また、既述のように、n型拡散抵抗Rn１は、互いに直行する抵抗で構成されている。このため、生じるピエゾ抵抗効果は、応力の方向に関係なくなる。そして、応力σ=σxx+σyyを受けたときの抵抗値は、Rn１(１+πσ)となる。なお、πはピエゾ抵抗係数である。

この時、n型拡散抵抗Rn１に発生する出力電圧Vctrl１は、M１ (Rn１(１+πσ) )Vctrl / Rp１ となる。

ミラー比M１は、応力0のときにVctrl１=VctrlとなるようにM１=Rp１/Rn１ に設定されており、出力電圧Vctrl１は、以下に示す式（１）で表される。

Vctrl１ = (１+πσ)Vctrl （１）

出力電圧Vctrl１は、非反転アンプＡ１により増幅される。ここで、非反転アンプＡ１を構成する帰還抵抗と入力抵抗との比Rf / Rsを設定値Ａとする。この場合、出力電圧Vctrl２は、以下に示す式（２）で表される。

Vctrl２ = [(A+１)πσ+ １ ]Vctrl （２）

また、第２の定電流源ＩＳ２は、電圧Vctrl２に応じた一定の電流をホール素子Ｈに流す。このときの磁気センサー回路１の磁気感度Sは、ホール素子Ｈの積感度をKh、ピエゾ・ホール係数をPとすると、以下の式（３）で表される。

S = Kh(１+Pσ) M２・Vctrl２ / Rsen （３）

第３の抵抗Rsenを構成するn型拡散抵抗は、ピエゾ抵抗効果の影響を受けやすく、これを考慮した抵抗値Rsen’は、以下の式（４）で表される。

Rsen’=Rp２・Rn２(１+πσ) / (Rp２+Rn２(１+πσ) ) （４）

したがって、磁気感度Sは、以下の式（５）のように表される。

そして、式（２）、（５）から以下の式（６）が得られる。

この式（６）において、σの一次の項まで近似すると以下の式（７）のようになる。

σの一次の係数は、設定値Aに応じて変化する。例えば、設定値Ａを式（８）のようにすると一次の係数は0になる。これにより、磁気感度Sに対する応力σの寄与は高次の項のみにすることができる。すなわち、磁気感度Ｓの応力依存を小さくすることができる。

実際には、設定値Ａの値は求めた値の付近で最適値に調整する。面方位(１００) Ｓｉ基板の場合、ピエゾ抵抗係数πおよびピエゾ・ホール係数Ｐは以下のように計算される。

π = (π₁₁＋π₁₂)／２ = (-102.2×10−11＋53.4×10-11)／2[1/Pa]
= -24.4×10^-11[1/Pa]
P = P₁₂ = +45×10^-11[1/Pa]

したがって、設定値Ａは正の値となる。

このように、設定値Ａ、すなわち帰還抵抗と入力抵抗との比Rf / Rsを、例えば、式（８）に示すような値に設定することにより、磁気センサー回路１の磁気感度Ｓの応力依存を低減することができる。

一方、第３の抵抗（センス抵抗）Rsenの温度係数Tc_Rsenは、Tc_Rsen≒(Rp２Tc_Rn２+Rn２Tc_Rp２)/(Rp２+Rn２)となる。そして、既述のように、第１の合成用抵抗（拡散抵抗）Rn２の温度係数Tc_Rnは正であり、第２の合成用抵抗（ポリシリコン抵抗）Rp２は、温度係数が負である。すなわち、第１、第２の合成抵抗Rn２, Rp２の値を調整することにより、第３の抵抗（センス抵抗）Rsenの温度係数Tc_Rsenを調整することができる。

そこで、上記第３の抵抗ＲＳｅｎの温度係数Tc_Rsenがホール素子Ｈの積感度温度係数Tc_Kh及びVctrl2の温度係数を相殺するように、第１、第２の合成抵抗Rn２, Rp２の値を設定する。

これにより、ホール素子の出力電圧の温度依存性を打ち消して、磁気感度Ｓの温度依存を低減できる。

以上のようにして、磁気センサー回路１の磁気感度を応力や温度によらずほぼ一定にすることができる。

ここで、以上のようにして特性が設定された磁気センサー回路１の動作の一例について説明する。

例えば、磁気センサー回路１に引っ張り応力が印加された場合、ホール素子Ｈは、積感度Ｋｈが増加する方向に特性が変化する。

しかし、この場合、磁気センサー回路１の第２の抵抗Ｒ２は、既述のように、抵抗値が下がる。これにより、第１の定電流源ＩＳ１の出力電圧Vctrl１が降下する。出力電圧Vctrl１が降下すると、非反転アンプＡ１の出力電圧Vctrl２が降下する。そして、出力電圧Vctrl２が降下すると、第２の定電流源ＩＳ２はホール素子Ｈに供給する第２の定電流ｉ２を減少させる。

これにより、磁気センサー回路１に引っ張り応力が印加されても、磁気センサー回路１ａの磁気感度は一定に保たれる。

一方、磁気センサー回路１に圧縮応力が印加された場合、ホール素子Ｈは、積感度Ｋｈが減少する方向に特性が変化する。

しかし、この場合、磁気センサー回路１の第２の抵抗Ｒ２は、既述のように、抵抗値が上がる。これにより、第１の定電流源ＩＳ１の出力電圧Vctrl１が上昇する。出力電圧Vctrl１が上昇すると、非反転アンプＡ１の出力電圧Vctrl２が上昇する。そして、出力電圧Vctrl２が上昇すると、第２の定電流源ＩＳ２はホール素子Ｈに供給する第２の定電流ｉ２を増加させる。

これにより、磁気センサー回路１に圧縮応力が印加されても、磁気センサー回路１の磁気感度は一定に保たれる。

なお、上述のように、第３の抵抗ＲＳｅｎの温度係数Tc_Rsenがホール素子Ｈの積感度温度係数Tc_Kh及びVctrl2の温度係数を相殺するように、第１、第２の合成抵抗Rn２, Rp２の値を設定されている。このため、磁気センサー回路１の動作において、温度が上下しても、磁気センサー回路１の磁気感度の変化は抑制されている。

すなわち、本実施形態に係る磁気センサー回路によれば、検出精度を向上することができる。

第２の実施形態

この第２の実施形態では、既述の第１の実施形態に対して応力検出抵抗Ｒｎ１と電流センス抵抗Ｒｐ１の位置を入れ替えた構成の一例について説明する
図２は、第２の実施形態に係る磁気センサー回路２の構成の一例を示す回路図である。なお、図２において、図１の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図２に示すように、この磁気センサー回路２は、第１の定電流源ＩＳ１と、第２の抵抗（電流センス抵抗Ｒｐ１）Ｒ２と、反転アンプＡ１ｂと、ホール素子Ｈと、を備える。

第１の定電流源ＩＳ１は、ピエゾ抵抗効果を有する第１の抵抗（応力検出抵抗Ｒｎ１）Ｒ１を含む。この第１の定電流源ＩＳ１は、第１の抵抗R1に生じる電圧が制御電圧と等しくなる電流を流し、第１の抵抗R1に流れる電流に応じた第１の定電流を出力部Ｔｏｕｔ１から出力するようになっている。

例えば、図１に示すように、第１の定電流源ＩＳ１は、第１のＭＯＳトランジスタ（ここではｐＭＯＳトランジスタ）Ｔｒ１と、第２のＭＯＳトランジスタ（ここではｐＭＯＳトランジスタ）Ｔｒ２と、第１の抵抗Ｒ１と、第１の定電流源用オペアンプＯＰＩＳ１と、を含む。

第１のＭＯＳトランジスタＴｒ１は、一端（ソース）が電源に接続されている。

第１の抵抗Ｒ１は、第１のＭＯＳトランジスタＴｒ１の他端（ドレイン）と接地との間に接続されている。

この第１の抵抗Ｒ１は、第２の抵抗Ｒ２よりも大きいピエゾ抵抗効果を有する応力検出抵抗Ｒｎ１であり、例えば、n型拡散抵抗である。このn型拡散抵抗は、例えば、図２に示すように、Ｓｉ基板上において直列接続され互いに直行するように配置された２つの同じサイズのn型拡散抵抗を含む。この第１の抵抗Ｒ１は、磁気センサー回路２が構成されるSi基板に印加される応力に応じてピエゾ抵抗効果により抵抗値が変化するようになっている。例えば、図２に示す場合、第１の抵抗Ｒ１は、磁気センサー回路２に引っ張り応力が加わると、抵抗値が下がり、一方、磁気センサー回路２に圧縮応力が加わると、抵抗値が上がる。

第２のＭＯＳトランジスタＴｒ２は、一端（ソース）が電源に接続され、他端（ドレイン）が第１の定電流源ＩＳ１の出力部Ｔｏｕｔ１に接続され、ゲートが第１のＭＯＳトランジスタＴｒ１のゲートに接続されている。

なお、第１のＭＯＳトランジスタＴｒ１と第２のＭＯＳトランジスタＴｒ２とのミラー比は、Ｍ１である。
第１の定電流源用オペアンプＯＰＩＳ１は、反転入力端子が入力部Ｔｉｎ１に接続され、非反転入力端子が第１のＭＯＳトランジスタＴｒ１の他端（ドレイン）に接続され、出力が第１および第２のＭＯＳトランジスタＴｒ１、Ｔｒ２のゲートに接続されている。

この第１の定電流源用オペアンプＯＰＩＳ１は、第１のＭＯＳトランジスタＴｒ１の他端（ドレイン）の電圧が制御電圧Ｖｃｔｒｌと等しくなるように、第１および第２のＭＯＳトランジスタＴｒ１、Ｔｒ２のゲートに印加するゲート電圧を制御するようになっている。

第２の抵抗Ｒ２は、第１の定電流源ＩＳ１の出力部Ｔｏｕｔ１と接地との間に接続されている。

この第２の抵抗Ｒ２は、電流センス抵抗Ｒｐ１である。この場合、第２の抵抗Ｒ２は、例えばポリシリコン抵抗である。

非反転アンプＡ１は、第１の定電流源ＩＳ１の出力部Ｔｏｕｔ１に入力部Ｔｉｎ２が接続され且つ帰還抵抗と入力抵抗との比（Ｒｆ／Ｒｓ）が設定値Ａに設定されたオペアンプＯＰを、含む。

なお、設定値Ａは、磁気センサー回路２の磁気感度の応力依存が最小になるように設定される。

その他の磁気センサー回路２の構成・機能は、第１の実施形態の磁気センサー回路１と同様である。

ここで、以上のような構成を有する本実施形態に係る磁気センサー回路２の特性について検討する。

第１の定電流源ＩＳ１は、電流センス抵抗Rn１に発生する電圧をフィードバックしてポリシリコン抵抗Rp１に定電流I（第１の定電流ｉ１）を流す。

ここで、電流センス抵抗Rn１は、n型拡散抵抗で構成されているためピエゾ抵抗効果が大きく応力の影響を受けやすい。そして、電流センス抵抗Rn１において、応力σ=σxx+σyyを受けたときの抵抗値は、ピエゾ抵抗効果によりRn１(１+πσ)となる。

したがって、定電流Iは、応力に依存し、I = Vctrl M１ / (Rn１(１+πσ))となる。

そして、ポリシリコン抵抗に発生する電圧Vctrl１は、Rp１ M１ / (Rn１(１+πσ) )Vctrl となる。

ミラー比M１は、応力0のときにVctrl１=Vctrlとなるように、M１=Rn１/Rp１ に設定されている。このため、出力電圧Vctrl１は、以下に示す式（９）で表される。

Vctrl１=(１-πσ)Vctrl （９）

出力電圧Vctrl１は、反転アンプＡ１ｂにより増幅される。反転アンプＡ１ｂを構成する帰還抵抗と入力抵抗との比（Ｒｆ／Ｒｓ）を設定値Ａとする。この場合、出力電圧Vctrl２は、以下に示す式（１０）で表される。

Vctrl２ = (Aπσ+ １ )Vctrl （１０）

また、第２の定電流源ＩＳ２は、電圧Vctrl２に応じた一定の電流をホール素子Ｈに流す。このときの磁気センサーの磁気感度Sは、ホール素子Ｈの積感度をKhのピエゾ・ホール係数をPと、以下の式（１１）で表される。

S = Kh(１+Pσ) M２・Vctrl２ / Rsen （１１）

第３の抵抗Rsenを構成するn型拡散抵抗は、ピエゾ抵抗効果の影響を受けやすく、これを考慮した抵抗値Rsen’は、以下の式（１２）で表される。

Rsen’=Rp２・Rn２(１+πσ) / (Rp２+Rn２(１+πσ) ) （１２）

したがって、磁気感度Ｓは、以下の式（１３）のように表される。

そして、式（１０）、（１３）から以下の式（１４）が得られる。

この式（１４）において、σの一次の項まで近似すると以下の式（１５）のようになる。

σの一次の係数は、設定値Aに応じて変化する。例えば、設定値Ａを式（１６）のようにすると一次の係数は0になる。これにより、磁気感度Sに対する応力σの寄与は高次の項のみにすることができる。すなわち、磁気感度Ｓの応力依存を小さくすることができる。

実際には、設定値Ａの値は求めた値の付近で最適値に調整する。面方位(１００) Ｓｉ基板の場合、ピエゾ抵抗係数πおよびピエゾ・ホール係数Ｐは以下のように計算される。

π = (π₁₁＋π₁₂)／2 = (-102.2×10−11＋53.4×10−11)／2[1/Pa]
= -24.4×10^-11[1/Pa]
P = P₁₂ = +45×10^-11[1/Pa]

したがって、設定値Ａは正の値となる。

このように、設定値Ａ、すなわち帰還抵抗と入力抵抗との比Rf / Rsを、例えば、式（１６）に示すような値に設定することにより、磁気センサー回路２の磁気感度Ｓの応力依存を低減することができる。

一方、第３の抵抗（センス抵抗）Rsenの温度係数Tc_Rsenは、Tc_Rsen≒(Rp２Tc_Rn２+Rn２Tc_Rp２)/(Rp２+Rn２)となる。そして、既述のように、第１の合成用抵抗（拡散抵抗）Rn２の温度係数Tc_Rnは正であり、第２の合成用抵抗（ポリシリコン抵抗）Rp２は、温度係数が負である。すなわち、第１、第２の合成抵抗Rn２, Rp２の値を調整することにより、第３の抵抗（センス抵抗）Rsenの温度係数Tc_Rsenを調整することができる。

そこで、上記第３の抵抗ＲＳｅｎの温度係数Tc_Rsenがホール素子Ｈの積感度温度係数Tc_Kh及びVctrl2の温度係数を相殺するように、第１、第２の合成抵抗Rn２, Rp２の値を設定する。

これにより、ホール素子の出力電圧の温度依存性を打ち消して、磁気感度Ｓの温度依存を低減できる。

以上のようにして、磁気センサー回路２の磁気感度を応力や温度によらずほぼ一定にすることができる。

ここで、以上のようにして特性が設定された磁気センサー回路２の動作の一例について説明する。

例えば、磁気センサー回路２に引っ張り応力が印加された場合、ホール素子Ｈは、積感度Ｋｈが増加する方向に特性が変化する。

しかし、この場合、磁気センサー回路２の第１の抵抗Ｒ１は、既述のように、抵抗値が下がる。これにより、第１の定電流源ＩＳ１の出力電圧Vctrl１が上昇する。出力電圧Vctrl１が上昇すると、反転アンプＡ１ｂの出力電圧Vctrl２が降下する。そして、出力電圧Vctrl２が降下すると、第２の定電流源ＩＳ２はホール素子Ｈに供給する第２の定電流ｉ２を減少させる。

これにより、磁気センサー回路２に引っ張り応力が印加されても、磁気センサー回路２の磁気感度は一定に保たれる。

一方、磁気センサー回路２に圧縮応力が印加された場合、ホール素子Ｈは、積感度Ｋｈが減少する方向に特性が変化する。

しかし、この場合、磁気センサー回路２の第１の抵抗Ｒ１は、既述のように、抵抗値が上がる。これにより、第１の定電流源ＩＳ１の出力電圧Vctrl１が降下する。出力電圧Vctrl１が降下すると、反転アンプＡ１ｂの出力電圧Vctrl２が上昇する。そして、出力電圧Vctrl２が上昇すると、第２の定電流源ＩＳ２はホール素子Ｈに供給する第２の定電流ｉ２を増加させる。

これにより、磁気センサー回路２に圧縮応力が印加されても、磁気センサー回路２の磁気感度は一定に保たれる。

なお、上述のように、第３の抵抗ＲＳｅｎの温度係数Tc_Rsenがホール素子Ｈの積感度温度係数Tc_Kh及び出力電圧Vctrl2の温度係数を相殺するように、第１、第２の合成抵抗Rn２, Rp２の値を設定されている。このため、磁気センサー回路２の動作において、温度が上下しても、磁気センサー回路２の磁気感度の変化のは抑制されている。

すなわち、本実施形態に係る磁気センサー回路によれば、検出精度を向上することができる。

第３の実施形態

例えば、既述の第１の実施形態の磁気センサー回路では、センス抵抗Rp１, 応力検出抵抗Rn１の温度依存性のため、出力電圧Vctrl１が温度に依存する。

この温度依存は、第１の合成用抵抗Rn２, 第２の合成用抵抗Rp２の値を調整することにより、ホール素子の温度係数と共に相殺可能である。

しかし、出力電圧Vctrl１の温度係数は、非反転アンプＡ１により増幅される。このため、センス抵抗Rp１, 応力検出抵抗Rn１の高次の温度係数が大きい場合には、温度範囲が広くなると相殺の効果が限られてしまう。

そこで、第３の実施形態では、既述の第１の実施形態に対して出力電圧Vctrl１の温度係数を小さくする構成の一例について説明する
図３は、第３の実施形態に係る磁気センサー回路３の構成の一例を示す回路図である。なお、図３において、図１の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図３に示すように、この磁気センサー回路３は、第１の定電流源ＩＳ１と、第２の抵抗（応力検出抵抗Ｒｎ１および温度補償抵抗Ｒｐ３）Ｒ２と、非反転アンプＡ１と、ホール素子Ｈと、を備える。センス抵抗Rp1はポリシリコン抵抗で構成されている。

第１の実施形態と同様に、第２の抵抗Ｒ２は、第１の定電流源ＩＳ１の出力部Ｔｏｕｔ１と接地との間に接続されている。

この第２の抵抗Ｒ２は、応力検出抵抗Ｒｎ１と、温度補償抵抗Ｒｐ３との合成抵抗である。図３の例では、応力検出抵抗Ｒｎ１と温度補償抵抗Ｒｐ３とは第１の定電流源ＩＳ１の出力部Ｔｏｕｔ１と接地との間で、直列に接続されている。しかし、応力検出抵抗Ｒｎ１と温度補償抵抗Ｒｐ３とは、第１の定電流源ＩＳ１の出力部Ｔｏｕｔ１と接地との間で、並列に接続されていてもよい。
この場合、応力検出抵抗Ｒｎ１は、例えば、n型拡散抵抗である。このn型拡散抵抗は、例えば、図３に示すように、Ｓｉ基板上において直列接続され互いに直行するように配置された２つの同じサイズのn型拡散抵抗を含む。

また、温度補償抵抗Ｒｐ３は、ポリシリコン抵抗である。

この第２の抵抗Ｒ２は、第１の定電流ｉ１が流れて電圧降下を発生させ且つ磁気センサー回路１が構成されるSi基板に印加される応力に応じて抵抗値が変化する。例えば、図３に示す場合、第２の抵抗Ｒ２は、磁気センサー回路１に引っ張り応力が加わると、抵抗値が下がり、一方、磁気センサー回路１に圧縮応力が加わると、抵抗値が上がる。

その他の磁気センサー回路３の構成・機能は、第１の実施形態の磁気センサー回路１と同様である。

ここで、以上のような構成を有する本実施形態に係る磁気センサー回路３の特性について検討する。

例えば、ポリシリコン抵抗Rp２,Rp3の温度係数は、不純物濃度を調整することにより負に設計されており、Rp1の温度係数は最小になるように設計されている。また、既述のように、２つのn型拡散抵抗Rn１,Rn２は、同じ寸法で互いに直行するように配置された二つの抵抗の直列接続で構成されている。抵抗Rp3と抵抗Rn１の比はVctrl1の温度依存性が最小になるように設定される。

抵抗Rp3と抵抗Rn１には電流I（第１の定電流ｉ１）と抵抗値(Rp3+Rn１)の積に比例した電圧I・(Rp3+Rn１)が発生する。n型拡散抵抗はピエゾ抵抗効果の影響を受けやすいが、poly Si抵抗はピエゾ抵抗効果の影響をあまり受けない。

また、抵抗Rn１は、互いに直行する抵抗で構成されているため、生じるピエゾ抵抗効果は応力の方向に関係なくなる。これにより、応力σ=σxx+σyyを受けたときの抵抗値は、Rn１(１+πσ)となる。なお、πはピエゾ抵抗係数である。
この時、合成抵抗Rp3+Rn１に発生する出力電圧Vctrl１は、M１ (Rp3+Rn１(１+πσ) )Vctrl / Rp１ となる。

ミラー比M１は応力0のときに出力電圧Vctrl１=VctrlとなるようにM１=Rp１/(Rp3+Rn１) に設定されており、出力電圧Vctrl１は、以下に示す式（１７）で表される。

Vctrl１ = (１+Rn１/(Rp3+Rn１)*πσ)Vctrl （１７）

一方、Rp3とRn１の比はVctrl1の温度依存性が最小になるように設定されているため、出力電圧Vctrl１は殆ど温度に依存しない。

出力電圧Vctrl１は非反転増幅器により増幅される。ここで、非反転アンプＡ１を構成する帰還抵抗と入力抵抗との比Rf / Rsを設定値Ａとする。この場合、利得はA+１となり、出力電圧Vctrl２は、以下に示す式（１８）で表される。

Vctrl２ = [(A+１) Rn１/(Rp3+Rn１)πσ+ １ ]Vctrl （１８）

また、第２の定電流源ＩＳ２は、電圧Vctrl２に応じた一定の電流をホール素子Ｈに流す。このときの磁気センサー回路１の磁気感度Sは、ホール素子Ｈの積感度をKh、ピエゾ・ホール係数をPとすると、以下の式（１９）で表される。

S = Kh(１+Pσ) M２ Vctrl２ / Rsen （１９）

第３の抵抗Rsenを構成するn型拡散抵抗は、ピエゾ抵抗効果の影響を受けやすく、これを考慮した抵抗値Rsen’は、以下の式（２０）で表される。

Rsen’=Rp２ Rn２(１+πσ) / (Rp２+Rn２(１+πσ) ) （２０）

したがって、磁気感度Sは、以下の式（２１）のように表される。

そして、式（１８）、（２１）から以下の式（２２）が得られる。

この式（２２）において、σの一次の項まで近似すると以下の式（２３）のようになる。

σの一次の係数は、設定値Aに応じて変化する。例えば、設定値Ａを式（２４）のようにすると一次の係数は0になる。これにより、磁気感度Sに対する応力σの寄与は高次の項のみにすることができる。すなわち、磁気感度Ｓの応力依存を小さくすることができる。

実際には、設定値Ａの値は求めた値の付近で最適値に調整する。面方位(１００) Ｓｉ基板の場合、ピエゾ抵抗係数πおよびピエゾ・ホール係数Ｐは以下のように計算される。

π = (π₁₁+π₁₂)/2 = (-102.2×10-11＋53.4×10−11)/2[1/Pa]
= -24.4×10^-11[1/Pa]
P = P₁₂ = +45×10^-11[1/Pa]
P/π=-1.84

上記式（２４）の右辺の第一項は正、第二項項＞１である。したがって、設定値Aは正の値となる。

このように、設定値Ａ、すなわち帰還抵抗と入力抵抗との比Rf / Rsを、例えば、式（８）に示すような値に設定することにより、磁気センサー回路１の磁気感度Ｓの応力依存を低減することができる。

一方、第３の抵抗（センス抵抗）Rsenの温度係数Tc_Rsenは、Tc_Rsen≒(Rp２Tc_Rn２+Rn２Tc_Rp２)/(Rp２+Rn２)となる。そして、既述のように、第１の合成用抵抗（拡散抵抗）Rn２の温度係数Tc_Rnは正であり、第２の合成用抵抗（ポリシリコン抵抗）Rp２は、温度係数が負である。すなわち、第１、第２の合成抵抗Rn２, Rp２の値を調整することにより、第３の抵抗（センス抵抗）Rsenの温度係数Tc_Rsenを調整することができる。

そこで、上記第３の抵抗ＲＳｅｎの温度係数Tc_Rsenがホール素子Ｈの積感度温度係数Tc_Kh及びVctrl2の温度係数を相殺するように、第１、第２の合成抵抗Rn２, Rp２の値を設定する。

これにより、ホール素子積感度Ｋｈ及びVctrl2 の温度依存性を打ち消して、磁気感度Ｓの温度依存を低減できる。

以上のようにして、磁気センサー回路３の磁気感度を応力や温度によらずほぼ一定にすることができる。特に、センス抵抗Rp１, 応力検出抵抗Rn１の高次の温度係数が大きい場合でも、広い温度範囲に渡って温度係数を小さくすることができる。

なお、以上のようにして特性が設定された磁気センサー回路３の動作は、第１の実施形態の磁気センサー回路１と同様である。

以上のように、本実施形態に係る磁気センサー回路によれば、検出精度を向上することができる。

また、この磁気センサー回路は、アナログ回路のみで、ホール素子の磁気感度を応力や温度によらずほぼ一定にすることができる。このため、樹脂モールドした場合でも、温度、湿度等の環境の影響を受けにくい高精度な磁気センサー回路を実現できる。さらに、この磁気センサー回路は、制御電圧により磁気感度を連続的に変えることができる。

第４の実施形態

この第４の実施形態では、既述の第３の実施形態に対して第１の定電流源の構成が異なる例について説明する。

図４は、第４の実施形態に係る磁気センサー回路４の構成の一例を示す回路図である。なお、図４において、図３の符号と同じ符号は、第３の実施形態と同様の構成を示す。

図４に示すように、この磁気センサー回路４は、第１の定電流源（基準電流源）ＩＳ１と、第２の抵抗（応力検出抵抗Ｒｎ１および電流センス抵抗Ｒｐ３）Ｒ２と、非反転アンプＡ１と、ホール素子Ｈと、を備える。

ここで、第１の定電流源ＩＳ１は、第１のＭＯＳトランジスタ（ここではｐＭＯＳトランジスタ）Ｔｒ１と、第２のＭＯＳトランジスタ（ここではｐＭＯＳトランジスタ）Ｔｒ２と、ＭＯＳトランジスタ（ここではｐＭＯＳトランジスタ）Ｔｒａ、ＭＯＳトランジスタ（ここではｎＭＯＳトランジスタ）Ｔｒｂ、ＭＯＳトランジスタ（ここではｎＭＯＳトランジスタ）Ｔｒｃと、第１のバイポーラトランジスタ（ここでは、ＰＮＰ型バイポーラトランジスタ）Ｑ１と、第２のバイポーラトランジスタ（ここでは、ＰＮＰ型バイポーラトランジスタ）Ｑ２と、第１の基準抵抗Ｒｘと、第２の基準抵抗Ｒｙ１と、第３の基準抵抗Ｒｙ２と、を含む。

第１のバイポーラトランジスタＱ１は、エミッタが第１のノードＴ１に接続され、コレクタが接地に接続され、ベースが接地に接続されている。すなわち、この第１のバイポーラトランジスタＱ１は、第１のノードＴ１と接地との間に接続された第１のＰＮ接合を構成する。

第２のバイポーラトランジスタＱ２は、エミッタが第２のノードＴ２に接続され、コレクタが接地に接続され、ベースが接地に接続されている。すなわち、この第２のバイポーラトランジスタＱ２は、第２のノードＴ２と接地との間に接続され、第１のＰＮ接合よりも面積の大きい第２のＰＮ接合を構成する。

なお、第１、第２のバイポーラトランジスタQ１、Q２は、面積比１:nである。

第１の基準抵抗Ｒｘは、第２のノードＴ２と接地との間で、第２のバイポーラトランジスタＱ２（すなわち第２のＰＮ接合）に直列に接続されている。

第２の基準抵抗Ｒｙ１は、第１のノードＴ１と接地との間で、第１のバイポーラトランジスタＱ１（すなわち、第１のＰＮ接合）と並列に接続されている。

第３の基準抵抗Ｒｙ２は、第２のノードＴ２と接地との間で、第２のバイポーラトランジスタＱ２（すなわち第２のＰＮ接合）と並列に接続されている。

なお、第２、第３の基準抵抗Ｒｙ１、Ｒｙ２は、同じ抵抗値Ｒｙを有する。以下、第２、第３の基準抵抗Ｒｙ１、Ｒｙ２の抵抗値を意味する場合には、それぞれの抵抗値をＲｙと表記する。

さらに、第１ないし第３の基準抵抗Ｒｘ, Ｒｙ１、Ｒｙ２は、出力電流（第１の定電流）ｉ１の温度係数が最小になるように設計されている。

第１のＭＯＳトランジスタＴｒ１は、ダイオード接続されている。

また、ＭＯＳトランジスタＴｒａは、ソースが電源に接続され、ゲートが第１のＭＯＳトランジスタＴｒ１のゲートに接続されている。

ＭＯＳトランジスタＴｒｂは、ドレインがＭＯＳトランジスタＴｒａのドレインに接続され、ソースが第１のノードＴ１に接続され、ダイオード接続されている。

ＭＯＳトランジスタＴｒｃは、ドレインが第１のＭＯＳトランジスタＴｒ１のドレインに接続され、ソースが第２のノードＴ２に接続され、ゲートがＭＯＳトランジスタＴｒｂのゲートに接続されている。

すなわち、ＭＯＳトランジスタＴｒａ〜Ｔｒｃ、第１、第２のＭＯＳトランジスタＴｒ１、Ｔｒ２は、カレントミラー回路を構成する。

第１のＭＯＳトランジスタTr1とＭＯＳトランジスタTraのカレント・ミラー回路は第１のＭＯＳトランジスタTr1に流れる電流と等しい電流を流す。そして、等しい電流が流れるＭＯＳトランジスタTrbとＭＯＳトランジスタTrcのカレント・ミラー回路はノードT1とノードT2を同電位にする。

すなわち、カレントミラー回路は、第１のノードＴ１に第１の電圧Ｖｘを印加し且つ第１の電流ｉｘを流し、第２のノードＴ２に第１の電圧Ｖｘと等しい同じ第２の電圧Ｖｙを印加し且つ第１の電流ｉｘと等しい第２の電流ｉｙを流すようになっている。さらに、このカレントミラー回路は、第２の電流ｉｙ（＝第１の電流ｉｘ）に応じた（第２の電流ｉｙ（をミラーした）第１の定電流ｉ１を出力部Ｔｏｕｔから出力するようになっている。

すなわち、第１の定電流源ＩＳ１は、第２の電流ｉｙ（＝第１の電流ｉｘ）に応じた（第２の電流ｉｙ（をミラーした）第１の定電流ｉ１を出力部Ｔｏｕｔから出力するようになっている。

ここで、以上のような構成を有する第１の定電流源ＩＳ１の動作の一例について説明する。

第１の定電流源ＩＳ１は、次のように動作し温度に依存しない第１の低電流ｉ１を出力する。

まず、第１、第２の電流ｉｘ,ｉｙは、カレントミラー回路により同じ電流値になる。

既述のように、ｉｘ=ｉｙなので、第１、第２の電圧Ｖｘ,Ｖｙは、カレントミラー回路により同じ電位になる。

第１の電圧Ｖｘは、第１のバイポーラトランジスタQ１のベース・エミッター間電圧Vbeと等しくなり、約-２[mV/℃]のほぼ一定の温度依存性を持つ。

第１の基準抵抗Ｒｘの両端の電圧は、第１のバイポーラトランジスタQ１と第２のバイポーラトランジスタQ２のVbeの差ΔVbe= kT/e×ln(n)となる(kはボルツマン定数、eは素電荷、Tは絶対温度)。そして、この温度係数TcDVbeは、k/e×ln(n)で、第１、第２のバイポーラトランジスタQ１,Q２の面積比nで決まる正の一定値となる。

ここで、電流ｉｗ=ΔVbe/Ｒｘ, 電流ｉｚ=Ｖｘ/Ｒｙ=Vbe/Ｒｙである。したがって、第２の電流ｉｙは、以下に示す式（２５）で表される。

ｉｙ=ｉｚ+ｉｗ=ΔVbe/Ｒｘ+Vbe/Ｒｙ （２５）

上記式（２５）において、Vbe, ΔVbe, Rの温度係数をそれぞれTcVbe, TcDVbe, TcRとすると、第２の電流ｉｙは、以下に示す式（２６）で表される(Vbe, ΔVbe, Rはそれぞれ常温の値、ΔTは常温からの温度差)。

ｉｙΔVbe/Ｒｙ(１+(TcVbe-TcR)ΔT)+ΔVbe/Ｒｘ(１+(TcDVbe-TcR)ΔT) （２６）

TcRは、TcR<0,|TcR|<|TcVbe|に設定されている。このため、式（２６）の右辺の第一項の温度係数は負に、第二項の温度係数は正になる。

そして、Ｒｘ,Ｒｙの値は、第一項と第二項の温度係数が相殺して最小になる値に設定されている。このため、ｉｙは殆ど温度に依存しない。

第１の定電流ｉ１は、ミラー比mによりｉ１=m×ｉｙとなる。これにより、 第１の定電流ｉ１は温度に殆ど依存しない。

また、特別な低温度係数のポリシリコン抵抗を用いることなく、磁気感度を応力や温度によらずほぼ一定にすることができる。このため、温度や湿度等の環境の影響が低減された高精度な磁気センサーを実現できる。

また、第１の定電流源ＩＳ１は、内部で第１の低電流ｉ１を生成し出力するので、第１〜第３の実施形態のように制御電圧Ｖｃｔｒｌを外部から与える必要がない。

なお、その他の磁気センサー回路４の動作・機能は、第１の実施形態の磁気センサー回路１と同様である。

すなわち、本実施形態に係る磁気センサー回路によれば、検出精度を向上することができる。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１、２、３、４ 磁気センサー回路
ＩＳ１ 第１の定電流源
ＩＳ２ 第２の定電流源
Ｒ２ 第２の抵抗
Ａ１ 非反転アンプ
Ａ１ｂ 反転アンプ
Ｈ ホール素子

Claims (11)

1. Ｓｉ基板上に構成された磁気センサー回路であって、
   第１の定電流を出力部から出力する第１の定電流源と、
   前記第１の定電流源の前記出力部と接地との間に接続された第２の抵抗と、
   入力部が前記第１の定電流源の前記出力部に接続され、利得が設定値に設定され、出力部から出力電圧を出力するアンプと、
   第２の定電流に比例した電流が流れる第３の抵抗と、前記第３の抵抗に生じる電圧が前記出力電圧に等しくなるように前記第２の定電流を出力する第２の定電流源と、
   前記第２の定電流が供給され、磁場を検出するホール素子と、を備え、
   前記第３の抵抗は、正の温度係数を有する第１の合成用抵抗と、負の温度係数を有する第２の合成用抵抗とを含むことを特徴とする磁気センサー回路。
2. 前記第１の定電流源は、第１の抵抗を有し、前記第１の抵抗には出力電流に比例した電流が流れ、前記第１の抵抗に生じる電圧が制御電圧に等しくなるように前記第１の定電流を出力部から出力し、
   前記第２の抵抗は、前記第１の抵抗よりも大きいピエゾ抵抗効果を有し、
   前記アンプは、非反転アンプであることを特徴とする請求項１に記載の磁気センサー回路。
3. 前記第１の定電流源は、第１の抵抗を有し、前記第１の抵抗には出力電流に比例した電流が流れ、前記第１の抵抗に生じる電圧が制御電圧に等しくなるように前記第１の定電流を出力部から出力し、
   前記第１の抵抗は、前記第２の抵抗よりも大きいピエゾ抵抗効果を有し、
   前記アンプは、反転アンプであることを特徴とする請求項１に記載の磁気センサー回路。
4. 前記ホール素子の出力電圧の温度依存性が最小になるように、前記第１の合成用抵抗と前記第２の合成用抵抗の温度係数、抵抗値、および接続が設定されていることを特徴とする請求項１ないし３のいずれか一項に記載の磁気センサー回路。
5. 前記設定値は、前記磁気センサー回路の磁気感度の応力依存が最小になるように設定されることを特徴とする請求項１ないし４のいずれか一項に記載の磁気センサー回路。
6. 前記第１の抵抗は、ポリシリコン抵抗であり、
   前記第２の抵抗は、拡散抵抗であることを特徴とする請求項２に記載の磁気センサー回路。
7. 前記第１の抵抗は、拡散抵抗であり、
   前記第２の抵抗は、ポリシリコン抵抗であることを特徴とする請求項３に記載の磁気センサー回路。
8. 第２の抵抗は、拡散抵抗と、ポリシリコン抵抗との合成抵抗であることを特徴とする請求項２に記載の磁気センサー回路。
9. 前記第１の定電流源は、
   第１のノードと前記接地との間に接続された第１のＰＮ接合と、
   第２のノードと前記接地との間に接続され、前記第１のＰＮ接合よりも面積の大きい第２のＰＮ接合と、
   前記第２のノードと前記接地との間で、前記第２のＰＮ接合に直列に接続された第１の基準抵抗と、
   前記第１のノードに第１の電圧を印加し且つ第１の電流を流し、前記第２のノードに前記第１の電圧と等しい同じ第２の電圧を印加し且つ前記第１の電流と等しい第２の電流を流す回路と、
   前記第１のノードと前記接地との間で、前記第１のＰＮ接合と並列に接続された第２の基準抵抗と、
   前記第２のノードと前記接地との間で、前記第２のＰＮ接合と並列に接続された第３の基準抵抗と、有し、
   前記第１の電流に応じた前記第１の定電流を前記出力部から出力することを特徴とする請求項１に記載の磁気センサー回路。
10. 前記拡散抵抗は、前記Ｓｉ基板上において直列接続され互いに直行するように配置された２つの同じサイズの拡散抵抗を含むことを特徴とする請求項６ないし８のいずれか一項に記載の磁気センサー回路。
11. 前記Ｓｉ基板は、面方位(１００)Ｓｉ基板であることを特徴とする請求項１ないし１０のいずれか一項に記載の磁気センサー回路。

Images