JP2013191678A - Multilayer wiring board - Google Patents
Multilayer wiring board Download PDFInfo
- Publication number
- JP2013191678A JP2013191678A JP2012055949A JP2012055949A JP2013191678A JP 2013191678 A JP2013191678 A JP 2013191678A JP 2012055949 A JP2012055949 A JP 2012055949A JP 2012055949 A JP2012055949 A JP 2012055949A JP 2013191678 A JP2013191678 A JP 2013191678A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- wiring layer
- conductor
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、互いに積層された複数の絶縁層と複数の絶縁層の間に設けられた配線層とを有する多層配線基板に関するものである。 The present invention relates to a multilayer wiring board having a plurality of insulating layers stacked on each other and a wiring layer provided between the plurality of insulating layers.
従来、複数の絶縁層と、複数の絶縁層の間に設けられた配線層と、複数の絶縁層のうち配線層上に設けられた絶縁層内において上下方向に設けられており、金属材料から成る接合部材によって配線層に電気的に接続されたビア導体とを有する配線基板が知られている(例えば、特許文献1を参照。)。このような配線基板として、例えば、半導体素子を上面の端子に接続し、この端子と電気的に接続された下面の接続パッドを外部電気回路に電気的に接続するスペーストランスフォーマー基板が知られている。 Conventionally, a plurality of insulating layers, a wiring layer provided between the plurality of insulating layers, and an insulating layer provided on the wiring layer among the plurality of insulating layers are provided in the vertical direction. A wiring board having a via conductor electrically connected to a wiring layer by a joining member is known (see, for example, Patent Document 1). As such a wiring substrate, for example, a space transformer substrate is known in which a semiconductor element is connected to a terminal on the upper surface, and a connection pad on the lower surface electrically connected to the terminal is electrically connected to an external electric circuit. .
スペーストランスフォーマー基板として、例えば薄膜配線層をセラミック基板の上面に積層されてなる多層配線基板が知られている。このようなスペーストランスフォーマー基板において、薄膜配線層およびセラミック基板にはそれぞれビア導体および配線層が設けられている。薄膜配線層のビア導体と薄膜配線層の配線層との間、または薄膜配線層のビア導体とセラミック基板の配線層との間は接合部材によって接合されている。 As a space transformer substrate, for example, a multilayer wiring substrate in which a thin film wiring layer is laminated on an upper surface of a ceramic substrate is known. In such a space transformer substrate, a via conductor and a wiring layer are provided in the thin film wiring layer and the ceramic substrate, respectively. The via conductor of the thin film wiring layer and the wiring layer of the thin film wiring layer, or the via conductor of the thin film wiring layer and the wiring layer of the ceramic substrate are joined by a joining member.
しかしながら、上記従来の多層配線基板では、積層圧が加えられる際の圧力不足等によって、接合部材と配線層との密着強度が低く、接合部材と配線層との接合強度も低くなることがあった。接合部材と配線層との接合強度が低い場合、接合部材と配線層との境界面にデラミネーションが生じて、配線層とビア導体との間の電気的な接続が妨げられる可能性があった。 However, in the above-described conventional multilayer wiring board, the adhesion strength between the bonding member and the wiring layer is low due to insufficient pressure when the lamination pressure is applied, and the bonding strength between the bonding member and the wiring layer may be low. . When the bonding strength between the bonding member and the wiring layer is low, delamination may occur at the boundary surface between the bonding member and the wiring layer, which may hinder the electrical connection between the wiring layer and the via conductor. .
本発明の一つの態様による多層配線基板は、互いに積層された複数の絶縁層と、複数の絶縁層の間に設けられた配線層と、金属材料から成る接合部材によって配線層に電気的に接続されたビア導体とを有しており、縦断面視において、接合部材の幅がビア導体の幅よりも小さい。ビア導体は、複数の絶縁層のうち配線層上に設けられた絶縁層内において上下方向に設けられている。 A multilayer wiring board according to one aspect of the present invention is electrically connected to a wiring layer by a plurality of insulating layers stacked on each other, a wiring layer provided between the plurality of insulating layers, and a bonding member made of a metal material. The width of the joining member is smaller than the width of the via conductor in a longitudinal sectional view. The via conductor is provided in the vertical direction in the insulating layer provided on the wiring layer among the plurality of insulating layers.
本発明の一つの態様による多層配線基板によれば、縦断面視において、接合部材の幅がビア導体の幅よりも小さいことから、積層圧が加えられる際に、ビア導体よりも小さい幅を有する接合部材の下端部に力が集中して、接合部材と配線層との密着強度が向上されている。したがって、ビア導体と配線層との接合強度が向上されている。 According to the multilayer wiring board according to one aspect of the present invention, the width of the joining member is smaller than the width of the via conductor in the longitudinal sectional view, and therefore has a width smaller than that of the via conductor when the lamination pressure is applied. The force concentrates on the lower end portion of the joining member, and the adhesion strength between the joining member and the wiring layer is improved. Therefore, the bonding strength between the via conductor and the wiring layer is improved.
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。 Several exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
(第1の実施形態)
本発明の第1の実施形態における多層配線基板は、図1および図2に示された例のように、互いに積層された複数の絶縁層1と、複数の絶縁層1の間に設けられた配線層2と、金属材料から成る接合部材3によって配線層2に電気的に接続されたビア導体4とを有している。絶縁層1はセラミック基板11および薄膜配線層12を含んでいる。絶縁層1はセラミック基板11上に接合層5によって薄膜配線層12が接合されている。配線層2はセラミック基板11に設けられた配線導体21と薄膜配線層12に設けられた薄膜導体層22とを含んでいる。
(First embodiment)
The multilayer wiring board according to the first embodiment of the present invention is provided between a plurality of
セラミック基板11は、多層配線基板全体の剛性を確保する機能を有している。セラミック基板11上に薄膜配線層12が設けられていることによって、半導体素子の電極に対応し得る微細な配線が、剛性の高い基板上に設けられてなる、プローブカード等に使用可能な多層配線基板を形成することができる。多層配線基板は、プローブカードとして用いられる場合、半導体素子に対する電気的な接続を確実なものとするために、半導体素子に対して所定の圧力で押し付けられる。
The ceramic substrate 11 has a function of ensuring the rigidity of the entire multilayer wiring board. Multilayer wiring that can be used for probe cards, etc., in which fine wiring that can correspond to the electrodes of semiconductor elements is provided on a highly rigid substrate by providing the thin
セラミック基板11は、例えば酸化アルミニウム質焼結体または窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミック焼結体,ガラス母材中に結晶成分を析出させた結晶化ガラスまたは雲母またはチタン酸アルミニウム等の微結晶焼結体を材料として用いることができる。このようなセラミック材料は、金属材料とほぼ同等の精密な機械加工が可能ないわゆるマシナブルセラミックスである。 The ceramic substrate 11 is, for example, an aluminum oxide sintered body or an aluminum nitride sintered body, a mullite sintered body, a glass ceramic sintered body, crystallized glass or mica or titanium in which crystal components are precipitated in a glass base material. A microcrystalline sintered body such as aluminum oxide can be used as a material. Such a ceramic material is a so-called machinable ceramic that can be machined substantially as accurately as a metal material.
セラミック基板11は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作できる。まず、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび有機溶剤を添加混合して作製したスラリーをドクターブレード法またはリップコータ法等のシート成形技術でシート状に成形することによってセラミックグリーンシートを作製する。その後、セラミックグリーンシートを切断加工または打ち抜き加工によって適当な形状および寸法とするとともに、これを約1300〜1500℃の温度で焼成することによって製作することができる。 If the ceramic substrate 11 is made of, for example, an aluminum oxide sintered body, it can be manufactured as follows. First, a ceramic green sheet is formed by forming a slurry prepared by adding and mixing an appropriate organic binder and organic solvent to raw material powders such as aluminum oxide and silicon oxide into a sheet shape by a sheet forming technique such as a doctor blade method or a lip coater method. Is made. Thereafter, the ceramic green sheet can be made into a suitable shape and size by cutting or punching, and can be manufactured by firing at a temperature of about 1300 to 1500 ° C.
セラミック基板11の上面には配線導体21が設けられている。配線導体21は、接合部材3を介して薄膜配線層12と電気的に接続されている。また、配線導体21は、セラミック基板11の内部に設けられた貫通導体等の内部導体を介して、セラミック基板11の下面に設けられた接続パッド6と電気的に接続されている。
A
配線導体21、内部導体および接続パッド6は、タングステン,モリブデン,マンガン,銅,銀,パラジウム,金または白金等の金属材料によって設けられている。なお、これらの金属材料は、複数のものが合金等の形態で併用されていても構わない。これらの金属材料は、メタライズ法またはめっき法等の方法で、セラミック基板11の所定部位に被着されている。
The
配線導体21、内部導体および接続パッド6は、例えばタングステンからなる場合であれば、タングステンのペーストをセラミック基板11となるセラミックグリーンシートの表面またはあらかじめ形成しておいた貫通孔の内部等に塗布または充填し、セラミックグリー
ンシートと同時焼成することによって被着させることができる。
If the
セラミック基板11の内部にはビア導体4が設けられている。ビア導体4は上記の配線導体21と同様の材料を用いることができる。セラミック基板11のビア導体4は、例えばセラミック基板11の一部にCO2レーザまたはYAGレーザ等によるレーザ加工,打ち抜き金型を用いた打ち抜き加工等で厚み方向に貫通する貫通孔(符号なし)を形成し、この貫通孔内にビア導体4となる導体材料を、スパッタリング法,蒸着法,めっき法または導体ペーストの充填等の方法で充填することによって形成することができる。
A
セラミック基板11のビア導体4は、例えば上記のビア導体4用の金属材料の粉末を有機溶剤およびバインダと混練して作製した金属ペーストをセラミック基板11の貫通孔内に充填し、その後加熱して有機成分を除去することによって形成することができる。この場合、めっき法またはスパッタリング法等の金属膜形成技術を併用してもよい。
The
薄膜配線層12は、薄膜導体層22が樹脂絶縁層121の表面に被着されるとともに、樹脂絶
縁層121の内部にビア導体4が設けられた構造を有している。薄膜導体層22およびビア導
体4は、例えば、銅,銀,パラジウム,金,白金,アルミニウム,クロム,ニッケル,コバルト,チタン等の金属材料またはこれらの金属材料の合金材料からなる。
The thin
薄膜配線層12は、薄膜導体層22と樹脂絶縁層121とが交互に積層された構造を有してい
る。樹脂絶縁層121の表面の薄膜導体層22は、樹脂絶縁層121内において上下方向に設けられたビア導体4を介して互いに電気的に接続されている。互いに異なる樹脂絶縁層121に
設けられた、ビア導体4と薄膜導体層22とは接合部材3によって接合されている。複数の樹脂絶縁層121は接合層5によって互いに接合されている。なお、接合部材3および接合
層5の詳細については後述する。
The thin
薄膜導体層22は、上記の金属材料をスパッタリング法,蒸着法またはめっき法等の方法で樹脂絶縁層121の主面に被着させ、必要に応じてマスキングまたはエッチング等のトリ
ミング加工を施すことによって、所定のパターンで樹脂絶縁層121の表面に形成すること
ができる。
The thin
樹脂絶縁層121は薄膜導体層22を形成するための基材として機能している。また、樹脂
絶縁層121は、薄膜導体層22同士の電気的な絶縁性を確保するための絶縁材として機能し
ている。
The
樹脂絶縁層121は、例えば長方形状または正方形状等の四角形状、または円形状等で、
厚みが約25μm程度の層状に設けられている。このような樹脂絶縁層121は、例えば、エ
ポキシ樹脂,ポリイミド樹脂,ポリアミドイミド樹脂,ポリエーテルイミド樹脂または液晶ポリマー等の樹脂を材料として用いることができる。
The
It is provided in a layered form with a thickness of about 25 μm. Such a
樹脂絶縁層121は、例えば上記樹脂材料の未硬化物を層状に成形して硬化させることに
よって作製できる。なお、樹脂材料の未硬化物の成形の際には、ポリエチレン樹脂等の樹脂フィルム等を成形用の基材として用いればよい。樹脂材料を硬化させた後に基材を除去すれば、層状に成形された樹脂絶縁層121を得ることができる。
The
樹脂絶縁層121のビア導体4は、例えば樹脂絶縁層121の一部にCO2レーザまたはYAGレーザ等によるレーザ加工,RIE(リアクティブ イオン エッチング)または溶剤によるエッチング等の孔あけ加工で厚み方向に貫通する貫通孔(符号なし)を形成し、この貫通孔内にビア導体4となる導体材料を、スパッタリング法,蒸着法,めっき法または導体ペーストの充填等の方法で充填することによって形成することができる。
The via
樹脂絶縁層121のビア導体4は、例えば上記のビア導体4用の金属材料の粉末を有機溶
剤およびバインダと混練して作製した金属ペーストを樹脂絶縁層121の貫通孔内に充填し
、その後加熱して有機成分を除去することによって形成することができる。この場合、めっき法またはスパッタリング法等の金属膜形成技術を併用してもよい。
The via
薄膜配線層12は以下のようにして作製する。まず、薄膜導体層22およびビア導体4が設けられた複数の樹脂絶縁層121を用意する。ビア導体4の下端部に接合部材3を配置する
。次に、接合部材3の下端部と薄膜導体層22とが接するように、複数の樹脂絶縁層121を
互いに積層する。その後、積層された複数の樹脂絶縁層121を加熱すると共に加圧して、
薄膜配線層12を作製する。なお、積層する際に最下層に位置する樹脂絶縁層121は、例え
ばポリエチレン樹脂等の樹脂フィルムからなる成形用の基材の上に設けられていればよく、樹脂絶縁層121の積層後に基材を除去すればよい。
The thin
A thin
薄膜配線層12の最上面に設けられた薄膜導体層22は、例えば半導体素子の電極とプローブ7を介して電気的に接続されるためのものである。また、薄膜配線層12の最下面に露出するように設けられたビア導体4が接合部材3の上端部と直接に接続されている。
The thin
本実施形態の多層配線基板において、接合部材3の下端部がセラミック基板11の配線導体21と接合されるとともに電気的に接続されているので、薄膜導体層22と電気的に接続された半導体素子の電極は、セラミック基板11の下面の接続パッド6と電気的に接続される。この接続パッド6を検査用の電気回路に電気的に接続すれば、半導体素子の電気的な検査(正常に演算または記憶等を行なうか否か等)を行なうことができる。なお、半導体素子としては、ICまたはLSI等の半導体集積回路素子、半導体基板の表面に微小な電子機械機構が設けられてなるマイクロマシン(いわゆるMEMS素子)等が挙げられる。
In the multilayer wiring board of the present embodiment, the lower end portion of the joining
接合部材3は、図1および図2に示された例のように、縦断面視において上端部とビア導体4とが接合されており、下端部と薄膜配線層12または配線導体21とが接合されている。接合部材3の幅W1は、縦断面視においてビア導体4の幅W2よりも小さい。このような接合部材3は、例えば平面透視においてビア導体4よりも小さい面積を有している。また、平面透視において接合部材3の全体がビア導体4と重なっている。なお、接合部材3の上端部および下端部を除いた周囲には、接合層5が設けられている。
As in the example shown in FIGS. 1 and 2, the joining
このように縦断面視において、接合部材3の幅W1がビア導体4の幅W2よりも小さいことから、多層配線基板に積層圧が加えられるときに、接合部材3の下端部に力が集中するので、接合部材3と配線導体21(配線層2)との密着強度が向上された多層配線基板が得られる。
Thus, in the longitudinal sectional view, since the width W 1 of the
接合部材3の材料は、例えば、金(Au),銀(Ag),亜鉛(Zn),錫(Sn),銅(Cu)およびこれらの合金を主成分とする金属である。
The material of the joining
このような接合部材3は、ビア導体4と配線導体21との間に設けられている場合には、例えば接合層5に設けられた貫通孔に、板状またはペースト状の上記金属材料を配置することによって設けられる。また、接合部材3は、ビア導体4と薄膜導体層22との間に設けられている場合には、例えば、ビア導体4が薄膜配線層12から露出した部分にめっき法によって形成される。
When such a joining
接合部材3の幅W1は、縦断面視において薄膜配線層12内のビア導体4の幅W2よりも小さい。したがって、ビア導体4の下端に接合部材3は薄膜配線層12内に設けられている面積の小さい薄膜導体層22との接合強度を高めることができる。
The width W 1 of the
本実施形態の多層配線基板は、薄膜配線層12の熱膨張率はセラミック基板11の熱膨張率よりも大きい。このような本実施形態の多層配線基板においては、縦断面視において、セラミック基板11と薄膜配線層12との間における接合部材3の幅W1は、薄膜配線層12のビア導体4の幅W2および配線導体21よりも小さいことが好ましい。セラミック基板11と薄膜配線層12との熱膨張差によって、平面視で接合部材3とビア導体4との接合箇所がずれたとしても、接合部材3の下端部の全体を加圧できるので、接合部材3と配線導体21との接合強度を高めることができる。
In the multilayer wiring board of this embodiment, the thermal expansion coefficient of the thin
セラミック基板11と薄膜配線層12との間における接合層5は弾性率の互いに異なる材料を積層した構造であることが好ましい。すなわちセラミック基板11側の接着層の弾性率が薄膜配線層12側の接着層の弾性率より大きいことが好ましい。このような場合には、セラミック基板11側において薄膜配線層12側よりも接合層5が変形しやすいことから、多層配線基板を加圧する際に、接合部材3の上端部よりも下端部が周囲の接合層5から加圧されるので、接合部材3の下端部の幅が広がるように変形することを抑制できる。したがって、接合部材3の下端部に力を集中させて、接合部材3と配線導体21との密着強度を向上する上でより有効である。
The
接合層5は、セラミック基板11上に薄膜配線層12を接合するため、または樹脂絶縁層121を互いに接合するためのものである。接合層5は、接合部材3の上端部および下端部を
除く周囲を囲むように設けられている。接合層5を介してセラミック基板11上に薄膜配線層12が接合された多層配線基板は、生産性または実用性(いわゆる多品種対応)に優れている。すなわち、別々に作製したセラミック基板11と薄膜配線層12とを接合層5を介して接合することによって多層配線基板が製作されるため、セラミック基板11の上面に薄膜配線層12を直接積層する場合に比べて、多層配線基板が容易に製作できる。また、種々のパターンの薄膜配線層12をまとめて準備できるため、いわゆる多品種対応も容易である。なお、接合層5の厚みは、例えば約5〜20μm程度である。
The
また、接合層5の材料は、ポリイミド樹脂、ポリキノリン樹脂、ポリアミドイミド樹脂、エポキシ樹脂、フッ素樹脂等の熱硬化性樹脂を用いることができる。
The
接合層5の形成方法の例を以下に記載する。まず、接合層5が未硬化の状態で薄膜配線層12の下面に接着するように配置される。次に、下面に接合層5が接合された薄膜配線層12をセラミック基板11の上面にセットする。その後、接合層5の各熱硬化性樹脂材料を加熱して硬化させれば、セラミック基板11上に接合層5を介して薄膜配線層12を積層して接合することができる。また、上記接合の際に、薄膜配線層12の上面側から下方に圧力を加えることによって、セラミック基板11および薄膜配線層12と接合層5との密着性が高められている。
The example of the formation method of the joining
ここで、接合層5を介したセラミック基板11と薄膜配線層12との接合工程についてより具体的に説明する。
Here, the bonding process between the ceramic substrate 11 and the thin
まず、セラミック基板11および薄膜配線層12を作製する。セラミック基板11および薄膜配線層12は、例えば上記した方法で作製することができる。
First, the ceramic substrate 11 and the thin
次に、接合層5を作製する。接合層5は、ポリエチレンフィルム等の樹脂フィルム上に接合層5を形成した後に、貫通孔を形成する。貫通孔は樹脂フィルムも貫通している。貫通孔の形成後に樹脂フィルムを除去すれば、接合層5を作製できる。なお、この工程において接合層5は半硬化状態である。
Next, the
接合層5および樹脂フィルムを貫通する貫通孔は、例えば上述した薄膜配線層12におけるビア導体4形成の際と同様の方法(レーザ加工またはエッチング等)で形成できる。
The through-hole penetrating the
作製した接合層5は、接合部材3の端部と薄膜配線層12のビア導体4とが対向するように位置合わせして薄膜配線層12上に接合する。
The produced
また、接合部材3は、上記した金属材料からなる板状のはんだ材を貫通孔内に位置するように、配線導体21上に配置することによって形成される。
Moreover, the joining
その後、薄膜配線層12上に接合層5を接合したものを、上下ひっくり返してセラミック基板11の上面に積層し、接合層5および接合部材3を加熱して硬化させることによって、薄膜配線層12とセラミック基板11とを接合する。この場合、接合部材3の端部と配線導体21の所定部位とが対向し合うように位置合わせする。
Thereafter, the
また、上述したように、この接合の際には、薄膜配線層12の上面側から下方に、プレス機等を用いて加圧する。この加圧によって、セラミック基板11および薄膜配線層12と接合層5との密着性を向上させることができる。
Further, as described above, during this bonding, pressure is applied downward from the upper surface side of the thin
ここで、縦断面視において接合部材3の幅W1はビア導体4の幅W2よりも小さいことから、上記加圧によってビア導体4から接合部材3に加わる力が、接合部材3の下端部に集まるので、接合部材3と配線導体21との密着強度が向上される。
Here, since the width W 1 of the joining
以上の多層配線基板は、上述したように例えば半導体素子の電気的な検査用のプローブカードとして用いられる。薄膜配線層12の最上面に設けられた薄膜導体層22がプローブ7を介して半導体素子の電極と電気的に接続され、セラミック基板11の下面に設けられた接続パッド6が電気検査用の外部回路と電気的に接続される。これらの電気的な接続を確実なものとするために、多層配線基板を半導体素子に押し付ける方向に圧力が加えられる。そして、半導体素子と外部回路とが多層配線基板を介して電気的に接続され、半導体素子が正常に動作し得るか否かが検査される。
The multilayer wiring board described above is used as a probe card for electrical inspection of semiconductor elements, for example, as described above. The thin
この場合、半導体素子の電極と接続される薄膜導体層22は、外部回路に接続される接続パッド6に比べて微細なパターンで、隣接間隔を小さくして設けられる。また、薄膜配線層12においては、最上面に近いほど薄膜導体層22がより微細かつ狭ピッチで設けられている。これによって、微細な半導体素子の電極と、これに比べて大きく、隣接間隔も広い外部回路との電気的な接続が容易に行なわれる。
In this case, the thin-
本実施形態の多層配線基板は、互いに積層された複数の絶縁層1と、複数の絶縁層1の間に設けられた配線層2と、金属材料から成る接合部材3によって配線層2に電気的に接続されたビア導体4とを有しており、縦断面視において、接合部材3の幅W1がビア導体4の幅W2よりも小さい。ビア導体4は、複数の絶縁層1のうち配線層2上に設けられた絶縁層2内において上下方向に設けられている。縦断面視において、接合部材3の幅W1がビア導体4の幅W2よりも小さいことから、多層配線基板に積層圧が加えられる際に、ビア導体4よりも小さい幅を有する接合部材3の下端部に力が集中するので、接合部材3と配線層2との密着強度が向上されて、ビア導体と配線層との接合強度が向上されたものとなる。
The multilayer wiring board of this embodiment is electrically connected to the
(第2の実施形態)
次に、本発明の第2の実施形態による多層配線基板について、図3を参照しつつ説明する。
(Second Embodiment)
Next, a multilayer wiring board according to a second embodiment of the present invention will be described with reference to FIG.
本発明の第2の実施形態における多層配線基板において、上記した第1の実施形態の多層配線基板と異なる点は、図3に示された例のように接合部材3の下端部が配線層2に埋めこまれている点である。接合部材3の下端部および接合部材3の下端部側の側面と配線導体21とが接合されているので、多層配線基板の側面方向から力が加わった際に、接合部材3と配線導体21との間にデラミネーションが生じることを低減できる。
The multilayer wiring board according to the second embodiment of the present invention differs from the multilayer wiring board according to the first embodiment described above in that the lower end portion of the
このような接合部材3の下端部が配線層2に埋めこまれた多層配線基板は以下のようにして作製する。すなわち接合部材3が、ビア導体4の下端部にめっき法または板状の金属部材を配置することによって設けられた後、薄膜配線層12または薄膜配線層12およびセラミック基板11を加圧することによって、接合部材3を加圧すればよい。接合部材3が比較的密度の高い状態であるので、接合部材3の下端部を配線層2に埋設させることができる。
A multilayer wiring board in which the lower end portion of the
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、縦断面視において、接合部材3の幅がビア導体4に接する上端部から配線導体21に接する下端部に向かって、漸次小さくなっていても良い。接合部材3に加わる力を下端部においてより有効に集中させることができる。
Note that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. For example, in the longitudinal sectional view, the width of the
1・・・絶縁層
11・・・セラミック基板
12・・・薄膜配線層
121・・・樹脂絶縁層
2・・・配線層
21・・・配線導体
22・・・薄膜導体層
3・・・接合部材
4・・・ビア導体
5・・・接合層
6・・・接続パッド
7・・・プローブ
1 ... Insulating layer
11 ... Ceramic substrate
12 ... Thin wiring layer
121 ...
21 ... Wiring conductor
22 ... Thin
6 ... Connection pad 7 ... Probe
Claims (2)
該複数の絶縁層の間に設けられた配線層と、
前記複数の絶縁層のうち前記配線層上に設けられた絶縁層内において上下方向に設けられており、金属材料から成る接合部材によって前記配線層に電気的に接続されたビア導体とを備えており、
縦断面視において、前記接合部材の幅が前記ビア導体の幅よりも小さいことを特徴とする多層配線基板。 A plurality of insulating layers stacked on each other;
A wiring layer provided between the plurality of insulating layers;
A via conductor that is provided vertically in an insulating layer provided on the wiring layer among the plurality of insulating layers, and is electrically connected to the wiring layer by a joining member made of a metal material; And
A multilayer wiring board, wherein a width of the joining member is smaller than a width of the via conductor in a longitudinal sectional view.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012055949A JP2013191678A (en) | 2012-03-13 | 2012-03-13 | Multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012055949A JP2013191678A (en) | 2012-03-13 | 2012-03-13 | Multilayer wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013191678A true JP2013191678A (en) | 2013-09-26 |
Family
ID=49391655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012055949A Pending JP2013191678A (en) | 2012-03-13 | 2012-03-13 | Multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013191678A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015076121A1 (en) * | 2013-11-20 | 2015-05-28 | 株式会社村田製作所 | Multilayer wiring substrate and probe card provided therewith |
JP2015119159A (en) * | 2013-12-17 | 2015-06-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Capacitor built-in substrate and method of manufacturing the same |
-
2012
- 2012-03-13 JP JP2012055949A patent/JP2013191678A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015076121A1 (en) * | 2013-11-20 | 2015-05-28 | 株式会社村田製作所 | Multilayer wiring substrate and probe card provided therewith |
US10231331B2 (en) | 2013-11-20 | 2019-03-12 | Murata Manufacturing Co., Ltd. | Multilayer wiring board and probe card having the same |
JP2015119159A (en) * | 2013-12-17 | 2015-06-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Capacitor built-in substrate and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9226382B2 (en) | Printed wiring board | |
JP4760930B2 (en) | IC mounting substrate, multilayer printed wiring board, and manufacturing method | |
JP5367523B2 (en) | Wiring board and method of manufacturing wiring board | |
US9326378B2 (en) | Thin-film wiring substrate and substrate for probe card | |
TWI555451B (en) | Circuit board, production method of circuit board, and electronic equipment | |
JP4460341B2 (en) | Wiring board and manufacturing method thereof | |
JP6673304B2 (en) | Multilayer board | |
JP4759041B2 (en) | Electronic component built-in multilayer board | |
JP6100617B2 (en) | Multi-layer wiring board and probe card board | |
JP2013191678A (en) | Multilayer wiring board | |
JP6058321B2 (en) | Wiring board manufacturing method | |
JP2008252058A (en) | Semiconductor device and method of manufacturing same | |
JP2015159242A (en) | Wiring board, and multilayer wiring board including the same | |
JP6325346B2 (en) | Wiring board, electronic device and electronic module | |
US11382218B2 (en) | Printed wiring board and method for manufacturing the same | |
JP5836751B2 (en) | Thin film wiring board | |
JP5671857B2 (en) | Manufacturing method of wiring board with embedded parts | |
JP6418918B2 (en) | Circuit board for probe card and probe card having the same | |
JP4193479B2 (en) | Manufacturing method of element mounting substrate | |
JP5561683B2 (en) | Component built-in board | |
JP6887862B2 (en) | Organic circuit boards, circuit boards and probe cards | |
JP2016072285A (en) | Circuit board and probe card | |
JP2014086679A (en) | Thin film wiring board, multilayer wiring board and substrate for probe card | |
JP2015141932A (en) | Wiring board, and multilayer wiring board with the same | |
JP2019096817A (en) | Wiring board and probe board |