JP2013187353A - 電子装置および電子装置の製造方法 - Google Patents

電子装置および電子装置の製造方法 Download PDF

Info

Publication number
JP2013187353A
JP2013187353A JP2012051293A JP2012051293A JP2013187353A JP 2013187353 A JP2013187353 A JP 2013187353A JP 2012051293 A JP2012051293 A JP 2012051293A JP 2012051293 A JP2012051293 A JP 2012051293A JP 2013187353 A JP2013187353 A JP 2013187353A
Authority
JP
Japan
Prior art keywords
electronic device
cross
protective film
sectional area
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012051293A
Other languages
English (en)
Inventor
Yoshitaka Kyogoku
好孝 京極
Shinji Watanabe
真司 渡邉
Akira Matsumoto
明 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012051293A priority Critical patent/JP2013187353A/ja
Publication of JP2013187353A publication Critical patent/JP2013187353A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】多層配線層における剥離を抑制し、信頼性の高い電子装置を提供する。
【解決手段】配線基板７０と、配線基板７０上に実装された半導体装置７２と、配線基板７０と半導体装置７２を接続する半田端子２０と、を備え、半導体装置７２は、多層配線層３２と、多層配線層３２に設けられた電極パッド４０と、多層配線層３２上に設けられ、電極パッド４０上に開口を有する保護膜３８と、電極パッド４０上および保護膜３８上に設けられ、半田端子２０を介して配線基板７０と接続する接続端子１０と、を有し、接続端子１０は、半田端子２０と接する端部における保護膜３８の表面と平行な第１の断面における断面積が、保護膜３８の表面と同一平面に位置する第２の断面における断面積よりも大きく、半田端子２０は、断面積が第１の断面における断面積よりも小さい小面積部２２を有する。
【選択図】図１

Description

本発明は、電子装置および電子装置の製造方法に関する。
半導体装置は、接続端子や半田端子を介して配線基板と接続する。この半導体装置と配線基板との接続部における構造等に関しては、様々な技術が検討されており、例えば特許文献１〜５に記載の技術が挙げられる。特許文献１に記載の技術は、半導体装置に形成された高さの異なる導電性ピラーについて、高さに対応して導電性ピラーの太さを変えるというものである。特許文献２に記載の技術は、半導体基板のパッド電極上に形成された柱状金属バンプの周囲に半田バンプを形成するというものである。
特許文献３に記載の技術は、接続端子のうち銅によって構成される部分を、一定以上の高さを有するように形成するというものである。特許文献４に記載の技術は、半導体チップに形成された柱状のポスト電極が第一の金属部分と第二の金属部分とにより構成され、第一の金属部分の幅寸法を第二の金属部分の幅寸法よりも小さくするというものである。特許文献５に記載の技術は、はんだ拡散防止およびはんだ接着効果のある金属突起を基板の電極に固着し、この金属突起の上部をはんだによって覆うというものである。
特開平１０−６４９５３号公報 特開２０００−９１３７１号公報 米国特許６６８１９８２明細書 特開２００９−８１１５３号公報 特開平７−１４２４８８号公報
半導体装置と配線基板との熱膨張率の違いにより、これらによって構成される電子装置にひずみが生じることがある。電子装置に発生したひずみは、半導体装置上に形成された接続端子を変形させる。接続端子の変形は、半導体装置を構成する多層配線層に対し、多層配線層が剥離する方向への応力を発生させる。電子装置の信頼性を向上させるためには、この応力によって多層配線装置の剥離が生じることを抑制する必要がある。
本発明によれば、配線基板と、
前記配線基板上に実装された半導体装置と、
前記配線基板と前記半導体装置を接続する半田端子と、
を備え、
前記半導体装置は、
多層配線層と、
前記多層配線層に設けられた電極パッドと、
前記多層配線層上に設けられ、前記電極パッド上に開口を有する保護膜と、
前記電極パッド上および前記保護膜上に設けられ、前記半田端子を介して前記配線基板と接続する接続端子と、
を有し、
前記接続端子は、前記半田端子と接する端部における前記保護膜の表面と平行な第１の断面における断面積が、前記保護膜の表面と同一平面に位置する第２の断面における断面積よりも大きく、
前記半田端子は、断面積が前記第１の断面における断面積よりも小さい小面積部を有する電子装置が提供される。
本発明によれば、接続端子は、半田端子と接する端部における保護膜の表面と平行な第１の断面における断面積が、保護膜の表面と同一平面に位置する第２の断面における断面積よりも大きい形状を有する。第１の断面における断面積を大きくすることができ、半田端子を構成する半田材料の濡れ上がりが抑制することができる。これにより、接続端子よりも半田端子において変形が生じやすくなる。そして、半田端子は、断面積が第１の断面における断面積よりも小さい小面積部分を有する。このため、電子装置に発生するひずみによる応力を、小面積部が変形することによって吸収することができる。よって、接続端子の変形が抑制される。
また、接続端子は、保護膜上に形成されている。これにより、接続端子からの応力を保護膜において吸収することができる。そして、接続端子は、第２の断面における断面積が第１の断面における断面積よりも小さい形状を有する。第２の断面における断面積を小さくすることにより、接続端子間の間隔が広くなり、接続端子からの応力を吸収することができる保護膜の面積が増えることとなる。
このようにして、接続端子から多層配線層に働く応力が緩和されることから、多層配線層の剥離が抑制される。従って、信頼性の高い電子装置を提供することができる。
本発明によれば、半導体装置を、半田端子を介して配線基板へ実装する工程を備え、前記半導体装置は、多層配線層と、前記多層配線層上に設けられた電極パッドと、前記多層配線層上に設けられ、前記電極パッド上に開口を有する保護膜と、前記電極パッド上および前記保護膜上に設けられ、前記半田端子を介して前記配線基板と接続する接続端子と、を有し、前記接続端子は、前記半田端子と接する端部における前記保護膜の表面と平行な第１の断面における断面積が、前記保護膜の表面と同一平面に位置する第２の断面における断面積よりも大きく、前記半田端子は、断面積が前記第１の断面における断面積よりも小さい小面積部を有する電子装置の製造方法が提供される。
本発明によれば、多層配線層における剥離を抑制し、信頼性の高い電子装置を提供することができる。
第１の実施形態に係る電子装置を示す断面図である。 図１に示す電子装置を示す断面図である。 図１に示す半導体装置のうち配線基板と対向する面を示す平面図である。 図１に示す電子装置の製造方法を示す断面図である。 図１に示す電子装置の製造方法を示す断面図である。 図１に示す電子装置の製造方法を示す断面図である。 図１に示す電子装置の製造方法を示す断面図である。 比較例に係る電子装置を示す断面図である。 第２の実施形態に係る電子装置を示す断面図である。 図９に示す電子装置の製造方法を示す断面図である。 図９に示す電子装置の製造方法を示す断面図である。 図９に示す電子装置の製造方法を示す断面図である。 図９に示す電子装置の製造方法を示す断面図である。 第３の実施形態に係る電子装置を示す断面図である。 第４の実施形態に係る電子装置を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、第１の実施形態に係る電子装置１００を示す断面図である。電子装置１００は、配線基板７０と、半導体装置７２と、半田端子２０を備える。電子装置１００は、半導体パッケージである。また、半導体装置７２は、半導体チップである。そして、配線基板７０は、インタポーザである。
半導体装置７２は、配線基板７０上に実装されている。半田端子２０は、配線基板７０と半導体装置７２を接続する。半導体装置７２は、多層配線層３２と、電極パッド４０と、保護膜３８と、接続端子１０と、を有する。電極パッド４０は、多層配線層３２上に設けられている。保護膜３８は、多層配線層３２上に設けられ、電極パッド４０上に開口を有する。接続端子１０は、電極パッド４０上および保護膜３８上に設けられ、半田端子２０を介して配線基板７０と接続する。また、接続端子１０は、半田端子２０と接する端部における保護膜３８の表面と平行な第１の断面における断面積が、保護膜３８の表面と同一平面に位置する第２の断面における断面積よりも大きい。半田端子２０は、断面積が第１の断面における断面積よりも小さい小面積部２２を有する。以下、図１〜３を用いて、電子装置１００の構成について詳細に説明する。
配線基板７０は、電極５４と、保護膜５０と、を備えている。電極５４は、配線基板７０のうち半導体装置７２と対向する面に設けられている。電極５４は、ランド形状であってもよい。保護膜５０は、配線基板７０のうち半導体装置７２と対向する面に設けられており、電極５４上において開口を有する。この開口は、平面視で電極５４より大きくてもよいし、小さくてもよい。電極５４は、半田端子２０を介して接続端子１０と接続する。
本実施形態では、小面積部２２は、半田端子２０のうち配線基板７０と接続する端部に位置している。本実施形態における半田端子２０の小面積部２２は、配線基板７０上の半田端子２０を形成するための開口径を、接続端子１０の第１の断面よりも小さくすることにより形成することができる。半田端子２０は、例えばＳｎ系の半田または導電性の樹脂等によって構成される。
半導体装置７２は、半導体基板３０と、保護膜３６と、をさらに有する。半導体基板３０は、例えばＳｉ基板である。多層配線層３２は、半導体基板３０上に形成されており、層間絶縁膜として、例えばＳｉＯ２よりも誘電率が低い層間絶縁膜を含んでいる。保護膜３６は、多層配線層３２上に形成されている。また、保護膜３６は、電極パッド４０上に開口を有している。この開口は、平面視で電極パッド４０よりも大きくてもよいし、小さくてもよい。保護膜３６は、例えばパッシベーション膜であり、ＳｉＮおよびＳｉＯ２の少なくとも一方によって構成される。保護膜３８は、保護膜３６上に形成されている。保護膜３８も同様に、電極パッド４０上に開口を有している。この開口は、平面視で電極パッド４０よりも大きくてもよいし、小さくてもよい。保護膜３８は、例えばポリイミドによって構成される。
接続端子１０は、保護膜３６および保護膜３８の開口に形成されており、例えば保護膜３８の開口の全周において保護膜３８上に乗り上がるように形成されている。接続端子１０が保護膜３８に乗り上げるように形成されることにより、接続端子１０からの応力を保護膜３８によって吸収することができる。このため、接続端子１０から多層配線層３２に働く応力が緩和される。
接続端子１０の第１の断面が円形であるとしたとき、この断面の幅をａとする。また、半田端子２０の配線基板７０と接続する端部における断面が円形であるとしたとき、この断面の幅をｂとする。この場合において、ａ≧ｂ＋２５μｍであることが好ましい。接続端子１０の降伏応力は、例えば半田端子２０の降伏応力よりも大きい。接続端子１０は、例えばＣｕにより構成される。
図２は、図１に示す電子装置１００を示す断面図である。図２に示すように、半導体装置７２は、電極パッド４０および接続端子１０を複数有している。これに対応して、配線基板７０は、電極５４を複数有している。電子装置１００は、配線基板７０と半導体装置７２との空間を封止するアンダーフィル樹脂５６をさらに備えている。
図３は、図１に示す半導体装置７２のうち配線基板７０と対向する面を示す平面図である。図３に示すように、接続端子１０は、千鳥格子状に並んでいる。保護膜３８の表面と同一平面において、互いに隣り合う２つの接続端子１０のうち、最も近接する２つの接続端子１０間の間隔ｄは、例えば２５０μｍ以下である。
図４〜７は、図１に示す電子装置１００の製造方法を示す断面図である。電子装置１００の製造方法は、例えば次のようである。まず、半導体基板３０上に多層配線層３２を形成する。このとき、電極パッド４０も形成される。次いで、多層配線層３２上および電極パッド４０上に、保護膜３６を形成する。そして電極パッド４０上に位置する保護膜３６に開口を形成する。次いで、保護膜３６上および電極パッド４０上に、保護膜３８を形成する。そして、電極パッド４０上に位置する保護膜３８に開口を形成する。次いで、保護膜３８上および保護膜３８の開口内にシード膜を形成する（図示せず）。そして、該シード膜上に、感光性のレジスト６０を塗布する（図４）。
次いで、レジスト６０を露光する。この露光時において、露光の光９０の焦点位置９２を、半導体装置７２のレジスト６０を塗布する側とは反対側に調整する。これにより、レジスト６０は、電極パッド４０上および保護膜３８上において、逆テーパ状に露光されることとなる（図５）。なお、露光の光９０の焦点位置９２と半導体装置７２との間隔を変えることで、逆テーパの形状を調整することができる。
次いで、レジスト６０を現像し、キュアする。これにより、電極パッド４０上および保護膜３８上において、レジスト６０の開口６２を形成する（図６）。そして、開口６２内に、シード膜をシードとしてめっき法を用いて接続端子１０を形成する。その後、レジスト６０および不要なシード膜を除去して、半導体装置７２を得る（図７）。この半導体装置７２を、半田端子２０を介して配線基板７０に実装する。これにより、電子装置１００が得られる（図１）。
次に、本実施形態の効果について説明する。図８は、比較例に係る電子装置を示す断面図である。比較例に係る電子装置において、接続端子１０は、第１の断面における断面積と、第２の断面における断面積が等しい形状を有する。このため、半田端子２０を構成する半田材料が接続端子１０の側面に濡れ上がりやすい。これに対し、本実施形態に係る電子装置１００では、接続端子１０は、第１の断面における断面積が、第２の断面における断面積よりも大きい形状を有する。第１の断面における断面積を大きくできるため、半田端子２０を構成する半田材料が、接続端子１０の側面に濡れ上がることが抑制することができる。よって、接続端子よりも半田端子において変形が生じやすく、接続端子の変形が抑制される。
また、比較例に係る電子装置において、半田端子２０は、第１の断面における断面積よりも断面積が小さい部分を有しない。よって、半導体装置７２と配線基板７０の熱膨張率の違いにより生じる電子装置に発生するひずみによる応力を、半田端子において吸収することが困難となり、その分、接続端子１０が変形しまたは傾くこととなる。これに対し、本実施形態に係る電子装置１００では、半田端子２０は、断面積が第１の断面における断面積よりも小さい小面積部分を有する。このため、電子装置に発生するひずみによる応力を小面積部２２において吸収することができ、接続端子の変形が抑制される。
さらに、比較例に係る電子装置において、接続端子１０は、第２の断面における断面積が、第１の断面における断面積と等しい形状を有する。これに対し、本実施形態に係る電子装置１００では、接続端子１０は、第２の断面における断面積が、第１の断面における断面積よりも小さい形状を有する。第２の断面における断面積を小さくすることにより、接続端子１０間の間隔が広くなり、接続端子１０からの応力を吸収することができる保護膜３８の面積が増えることとなる。
このようにして、接続端子１０が第１の断面における断面積が第２の断面における断面積よりも大きい形状を有し、かつ半田端子２０が小面積部を有することにより、接続端子１０から多層配線層３２に働く応力が緩和される。これにより、多層配線層３２の剥離が抑制される。従って、信頼性の高い電子装置を提供することができる。
また、電子装置に発生したひずみは、多層配線層上に形成された保護膜に亀裂を生じさせることがある。保護膜に亀裂が生じると、接続端子からの応力を保護膜において吸収できなくなる。このため、多層配線層における剥離をさらに誘発する原因となる。本実施形態によれば、接続端子１０は、第２の断面における断面積が第１の断面における断面積よりも小さい形状を有する。第２の断面における断面積が小さいことから、接続端子１０からの応力を吸収することができる保護膜３８の長さが増える。このため、保護膜３８における亀裂の発生が抑制される。よって、多層配線層の剥離を抑制することができる。
図９は、第２の実施形態に係る電子装置１０２を示す断面図であり、第１の実施形態における図１に対応している。本実施形態に係る電子装置１０２は、接続端子１０の形状を除いて、第１の実施形態に係る電子装置１００と同様である。
電子装置１０２における接続端子１０は、図９に示すように、側面において段差を形成することにより、第１の断面における断面積が、第２の断面における断面積よりも大きい形状を実現している。なお、接続端子１０の側面における段差は、複数であってもよい。
図１０〜１３は、図９に示す電子装置１０２の製造方法を示す断面図である。電子装置１０２の製造方法は、例えば次のようである。まず、半導体基板３０上に多層配線層３２を形成する。このとき、電極パッド４０も形成される。次いで、多層配線層３２上および電極パッド４０上に、保護膜３６を形成する。そして電極パッド４０上に位置する保護膜３６に開口を形成する。次いで、保護膜３６上および電極パッド４０上に、保護膜３８を形成する。そして、電極パッド４０上に位置する保護膜３８に開口を形成する。次いで、保護膜３８上および保護膜３８の開口内にシード膜を形成する（図示せず）。そして、該シード膜上に、感光性のレジスト６０を塗布する（図１０）。
次いで、レジスト６０を露光する。そして、レジスト６０を現像し、キュアする。これにより、電極パッド４０上および保護膜３８上において、レジスト６０の開口６２を形成する（図１１）。次いで、レジスト６０上および開口６２内に感光性のレジスト６４を塗布する。そして、レジスト６４を露光する。その後、レジスト６４を現像し、キュアする。これにより、電極パッド４０上、保護膜３８上、およびレジスト６０上において、レジスト６４の開口６６を形成する。このとき、開口６６は、平面視で開口６２よりも大きく形成される（図１２）。なお、感光性のレジストを形成し開口を形成するこれらの工程を、さらに繰り返してもよい。
そして、開口６２、６６内に、シード膜をシードとしてめっき法を用いて接続端子１０を形成する。その後、レジスト６０、６４および不要なシード膜を除去して、半導体装置７２を得る（図１３）。この半導体装置７２を、半田端子２０を介して配線基板７０に実装する。これにより、電子装置１０２が得られる（図９）。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
図１４は、第３の実施形態に係る電子装置１０４を示す断面図であり、第１の実施形態における図１に対応している。本実施形態に係る電子装置１０４は、半田端子２０が、両端以外の部分において小面積部２２を有する点を除いて、第１の実施形態に係る電子装置１００と同様である。本実施形態における半田端子２０の小面積部２２は、半田端子２０を構成する半田材料の量を少なくするように調整して形成する。本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
図１５は、第４の実施形態に係る電子装置１０６を示す断面図であり、第１の実施形態における図２に対応している。本実施形態に係る電子装置１０６は、半導体装置７２がウェハレベルＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）である点を除いて、第１の実施形態に係る電子装置１００と同様である。また、本実施形態において、配線基板７０は、回路基板である。
図１５に示すように、半導体装置７２のうち配線基板７０に実装される面は、接続端子１０の下面が露出するように、モールド樹脂５８によって覆われている。接続端子１０の露出した面に半田端子２０を形成し、これを配線基板７０へ実装することにより、電子装置１０６が形成される。保護膜３８の表面と同一平面において、近接する２つの接続端子１０の間の距離ｄは、例えば３００μｍ以下である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
（参考例）
以下の参考例において、多層配線層の剥離の発生率および保護膜の亀裂の発生率を測定した。測定サンプルにおいて、接続端子の径をａとし、半田端子が配線基板と接続する端部における径をｂとする。なお、接続端子の形状は、その径が均一な柱状である。また、半田端子が配線基板と接続する端部における径ｂは一定である。
ａ＝ｂ−５μｍでサンプルを作成し、フリップ実装後に多層配線層の剥離を観察したところ、多層配線層の剥離の発生率は１００％であった。この場合において、保護膜の亀裂を観察したところ、保護膜の亀裂が見られたサンプルは０であった。
一方で、ａ＝ｂ＋２５μｍでサンプルを形成し、フリップチップ実装後に多層配線層の剥離を観察したところ、多層配線層の剥離の発生率は１０％であった。この場合において、保護膜の亀裂を観察したところ、保護膜の亀裂の発生率は１０％であった。なお、多層配線層の剥離と保護膜の亀裂は、同一のサンプルによって発生した。
このように、多層配線層の剥離が抑制された。これは、接続端子の径が大きくなる程、半田端子を構成する半田材料が接続端子の側面に濡れ上がることが抑制されるためと考えられる。一方で、保護膜に亀裂の発生が見られた。これは、接続端子の径が大きくなる程、接続端子間の間隔は狭くなり、接続端子からの応力を吸収することができる保護膜の長さが減少するためと考えられる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１０ 接続端子
２０ 半田端子
２２ 小面積部
３０ 半導体基板
３２ 多層配線層
３６ 保護膜
３８ 保護膜
４０ 電極パッド
５０ 保護膜
５４ 電極
５６ アンダーフィル樹脂
５８ モールド樹脂
６０ レジスト
６２ 開口
６４ レジスト
６６ 開口
７０ 配線基板
７２ 半導体装置
９０ 露光の光
９２ 焦点位置
１００ 電子装置
１０２ 電子装置
１０４ 電子装置
１０６ 電子装置

Claims (11)

  1. 配線基板と、
    前記配線基板上に実装された半導体装置と、
    前記配線基板と前記半導体装置を接続する半田端子と、
    を備え、
    前記半導体装置は、
    多層配線層と、
    前記多層配線層に設けられた電極パッドと、
    前記多層配線層上に設けられ、前記電極パッド上に開口を有する保護膜と、
    前記電極パッド上および前記保護膜上に設けられ、前記半田端子を介して前記配線基板と接続する接続端子と、
    を有し、
    前記接続端子は、前記半田端子と接する端部における前記保護膜の表面と平行な第１の断面における断面積が、前記保護膜の表面と同一平面に位置する第２の断面における断面積よりも大きく、
    前記半田端子は、断面積が前記第１の断面における断面積よりも小さい小面積部を有する電子装置。
  2. 請求項１に記載の電子装置において、
    前記接続端子のうち前記第１の断面における幅をａとし、前記接続端子のうち前記配線基板と接続する端部の断面おける幅をｂとしたときに、ａ≧ｂ＋２５μｍである電子装置。
  3. 請求項１または２に記載の電子装置において、
    前記半田端子は、前記配線基板と接続する端部において前記小面積部を有する電子装置。
  4. 請求項１または２に記載の電子装置において、
    前記半田端子は、両端以外の部分において前記小面積部を有する電子装置。
  5. 請求項１乃至４いずれか１項に記載の電子装置において、
    前記保護膜の表面と同一平面における前記接続端子間の距離は、３００μｍ以下である電子装置。
  6. 請求項１乃至５いずれか１項に記載の電子装置において、
    前記半導体装置は、前記接続端子を複数有する電子装置。
  7. 請求項１乃至６いずれか１項に記載の電子装置において、
    前記接続端子の降伏応力は、前記半田端子の降伏応力よりも大きい電子装置。
  8. 請求項１乃至７いずれか１項に記載の電子装置において、
    前記多層配線層は、ＳｉＯ２よりも誘電率が低い層間絶縁膜により構成されている電子装置。
  9. 請求項１乃至８いずれか１項に記載の電子装置において、
    前記半導体装置は、半導体チップであり、
    前記電子装置は、半導体パッケージである電子装置。
  10. 請求項１乃至９いずれか１項に記載の電子装置において、
    前記半導体装置は、ウェハレベルＣＳＰである電子装置。
  11. 半導体装置を、半田端子を介して配線基板へ実装する工程を備え、
    前記半導体装置は、
    多層配線層と、
    前記多層配線層上に設けられた電極パッドと、
    前記多層配線層上に設けられ、前記電極パッド上に開口を有する保護膜と、
    前記電極パッド上および前記保護膜上に設けられ、前記半田端子を介して前記配線基板と接続する接続端子と、
    を有し、
    前記接続端子は、前記半田端子と接する端部における前記保護膜の表面と平行な第１の断面における断面積が、前記保護膜の表面と同一平面に位置する第２の断面における断面積よりも大きく、
    前記半田端子は、断面積が前記第１の断面における断面積よりも小さい小面積部を有する電子装置の製造方法。
JP2012051293A 2012-03-08 2012-03-08 電子装置および電子装置の製造方法 Pending JP2013187353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012051293A JP2013187353A (ja) 2012-03-08 2012-03-08 電子装置および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012051293A JP2013187353A (ja) 2012-03-08 2012-03-08 電子装置および電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013187353A true JP2013187353A (ja) 2013-09-19

Family

ID=49388546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012051293A Pending JP2013187353A (ja) 2012-03-08 2012-03-08 電子装置および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013187353A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129900A1 (ja) * 2014-02-28 2015-09-03 日本発條株式会社 ばね部材および押圧ユニット
US9530744B2 (en) 2014-02-10 2016-12-27 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法
US9818709B2 (en) 2015-04-30 2017-11-14 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530744B2 (en) 2014-02-10 2016-12-27 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
WO2015129900A1 (ja) * 2014-02-28 2015-09-03 日本発條株式会社 ばね部材および押圧ユニット
JPWO2015129900A1 (ja) * 2014-02-28 2017-03-30 日本発條株式会社 ばね部材および押圧ユニット
US9818709B2 (en) 2015-04-30 2017-11-14 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10008466B2 (en) 2015-04-30 2018-06-26 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法

Similar Documents

Publication Publication Date Title
KR101562705B1 (ko) 금속 범프 및 그 제조 방법
KR101333801B1 (ko) 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스
JP6132769B2 (ja) 半導体装置
KR101772284B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20130140643A (ko) 중합체성 충전재 트렌치를 갖는 반도체 칩 디바이스
US9949372B2 (en) Printed wiring board and method for manufacturing the same
US8847369B2 (en) Packaging structures and methods for semiconductor devices
KR20130107218A (ko) 반도체 패키지, 반도체 장치 및 반도체 패키지의 제조 방법
US10978401B2 (en) Package structure
US9818709B2 (en) Semiconductor device and manufacturing method thereof
TW201911508A (zh) 電子封裝件
KR20140012689A (ko) 지지 터미널 패드를 갖는 반도체 칩
US20140124947A1 (en) Methods and Apparatus for Flip Chip Substrate with Guard Rings Outside of a Die Attach Region
JP2012028708A (ja) 半導体装置
KR20110126707A (ko) 강화층을 구비한 반도체칩
US20150069628A1 (en) Semiconductor package and method of fabricating the same
KR101014829B1 (ko) 반도체 장치
JP2013187353A (ja) 電子装置および電子装置の製造方法
US9559076B2 (en) Package having substrate with embedded metal trace overlapped by landing pad
US9408313B2 (en) Packaging substrate and method of fabricating the same
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
CN113594047A (zh) 具有应力缓冲作用的微凸点芯片封装结构及其制备方法
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
JP2007273547A (ja) 半導体素子及び半導体装置
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法