JP2013187353A - 電子装置および電子装置の製造方法 - Google Patents
電子装置および電子装置の製造方法 Download PDFInfo
- Publication number
- JP2013187353A JP2013187353A JP2012051293A JP2012051293A JP2013187353A JP 2013187353 A JP2013187353 A JP 2013187353A JP 2012051293 A JP2012051293 A JP 2012051293A JP 2012051293 A JP2012051293 A JP 2012051293A JP 2013187353 A JP2013187353 A JP 2013187353A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- cross
- protective film
- sectional area
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1605—Shape
- H01L2224/16057—Shape in side view
- H01L2224/16058—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1605—Shape
- H01L2224/16057—Shape in side view
- H01L2224/16059—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】多層配線層における剥離を抑制し、信頼性の高い電子装置を提供する。
【解決手段】配線基板70と、配線基板70上に実装された半導体装置72と、配線基板70と半導体装置72を接続する半田端子20と、を備え、半導体装置72は、多層配線層32と、多層配線層32に設けられた電極パッド40と、多層配線層32上に設けられ、電極パッド40上に開口を有する保護膜38と、電極パッド40上および保護膜38上に設けられ、半田端子20を介して配線基板70と接続する接続端子10と、を有し、接続端子10は、半田端子20と接する端部における保護膜38の表面と平行な第1の断面における断面積が、保護膜38の表面と同一平面に位置する第2の断面における断面積よりも大きく、半田端子20は、断面積が第1の断面における断面積よりも小さい小面積部22を有する。
【選択図】図1
【解決手段】配線基板70と、配線基板70上に実装された半導体装置72と、配線基板70と半導体装置72を接続する半田端子20と、を備え、半導体装置72は、多層配線層32と、多層配線層32に設けられた電極パッド40と、多層配線層32上に設けられ、電極パッド40上に開口を有する保護膜38と、電極パッド40上および保護膜38上に設けられ、半田端子20を介して配線基板70と接続する接続端子10と、を有し、接続端子10は、半田端子20と接する端部における保護膜38の表面と平行な第1の断面における断面積が、保護膜38の表面と同一平面に位置する第2の断面における断面積よりも大きく、半田端子20は、断面積が第1の断面における断面積よりも小さい小面積部22を有する。
【選択図】図1
Description
本発明は、電子装置および電子装置の製造方法に関する。
半導体装置は、接続端子や半田端子を介して配線基板と接続する。この半導体装置と配線基板との接続部における構造等に関しては、様々な技術が検討されており、例えば特許文献1〜5に記載の技術が挙げられる。特許文献1に記載の技術は、半導体装置に形成された高さの異なる導電性ピラーについて、高さに対応して導電性ピラーの太さを変えるというものである。特許文献2に記載の技術は、半導体基板のパッド電極上に形成された柱状金属バンプの周囲に半田バンプを形成するというものである。
特許文献3に記載の技術は、接続端子のうち銅によって構成される部分を、一定以上の高さを有するように形成するというものである。特許文献4に記載の技術は、半導体チップに形成された柱状のポスト電極が第一の金属部分と第二の金属部分とにより構成され、第一の金属部分の幅寸法を第二の金属部分の幅寸法よりも小さくするというものである。特許文献5に記載の技術は、はんだ拡散防止およびはんだ接着効果のある金属突起を基板の電極に固着し、この金属突起の上部をはんだによって覆うというものである。
半導体装置と配線基板との熱膨張率の違いにより、これらによって構成される電子装置にひずみが生じることがある。電子装置に発生したひずみは、半導体装置上に形成された接続端子を変形させる。接続端子の変形は、半導体装置を構成する多層配線層に対し、多層配線層が剥離する方向への応力を発生させる。電子装置の信頼性を向上させるためには、この応力によって多層配線装置の剥離が生じることを抑制する必要がある。
本発明によれば、配線基板と、
前記配線基板上に実装された半導体装置と、
前記配線基板と前記半導体装置を接続する半田端子と、
を備え、
前記半導体装置は、
多層配線層と、
前記多層配線層に設けられた電極パッドと、
前記多層配線層上に設けられ、前記電極パッド上に開口を有する保護膜と、
前記電極パッド上および前記保護膜上に設けられ、前記半田端子を介して前記配線基板と接続する接続端子と、
を有し、
前記接続端子は、前記半田端子と接する端部における前記保護膜の表面と平行な第1の断面における断面積が、前記保護膜の表面と同一平面に位置する第2の断面における断面積よりも大きく、
前記半田端子は、断面積が前記第1の断面における断面積よりも小さい小面積部を有する電子装置が提供される。
前記配線基板上に実装された半導体装置と、
前記配線基板と前記半導体装置を接続する半田端子と、
を備え、
前記半導体装置は、
多層配線層と、
前記多層配線層に設けられた電極パッドと、
前記多層配線層上に設けられ、前記電極パッド上に開口を有する保護膜と、
前記電極パッド上および前記保護膜上に設けられ、前記半田端子を介して前記配線基板と接続する接続端子と、
を有し、
前記接続端子は、前記半田端子と接する端部における前記保護膜の表面と平行な第1の断面における断面積が、前記保護膜の表面と同一平面に位置する第2の断面における断面積よりも大きく、
前記半田端子は、断面積が前記第1の断面における断面積よりも小さい小面積部を有する電子装置が提供される。
本発明によれば、接続端子は、半田端子と接する端部における保護膜の表面と平行な第1の断面における断面積が、保護膜の表面と同一平面に位置する第2の断面における断面積よりも大きい形状を有する。第1の断面における断面積を大きくすることができ、半田端子を構成する半田材料の濡れ上がりが抑制することができる。これにより、接続端子よりも半田端子において変形が生じやすくなる。そして、半田端子は、断面積が第1の断面における断面積よりも小さい小面積部分を有する。このため、電子装置に発生するひずみによる応力を、小面積部が変形することによって吸収することができる。よって、接続端子の変形が抑制される。
また、接続端子は、保護膜上に形成されている。これにより、接続端子からの応力を保護膜において吸収することができる。そして、接続端子は、第2の断面における断面積が第1の断面における断面積よりも小さい形状を有する。第2の断面における断面積を小さくすることにより、接続端子間の間隔が広くなり、接続端子からの応力を吸収することができる保護膜の面積が増えることとなる。
このようにして、接続端子から多層配線層に働く応力が緩和されることから、多層配線層の剥離が抑制される。従って、信頼性の高い電子装置を提供することができる。
本発明によれば、半導体装置を、半田端子を介して配線基板へ実装する工程を備え、前記半導体装置は、多層配線層と、前記多層配線層上に設けられた電極パッドと、前記多層配線層上に設けられ、前記電極パッド上に開口を有する保護膜と、前記電極パッド上および前記保護膜上に設けられ、前記半田端子を介して前記配線基板と接続する接続端子と、を有し、前記接続端子は、前記半田端子と接する端部における前記保護膜の表面と平行な第1の断面における断面積が、前記保護膜の表面と同一平面に位置する第2の断面における断面積よりも大きく、前記半田端子は、断面積が前記第1の断面における断面積よりも小さい小面積部を有する電子装置の製造方法が提供される。
本発明によれば、多層配線層における剥離を抑制し、信頼性の高い電子装置を提供することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、第1の実施形態に係る電子装置100を示す断面図である。電子装置100は、配線基板70と、半導体装置72と、半田端子20を備える。電子装置100は、半導体パッケージである。また、半導体装置72は、半導体チップである。そして、配線基板70は、インタポーザである。
半導体装置72は、配線基板70上に実装されている。半田端子20は、配線基板70と半導体装置72を接続する。半導体装置72は、多層配線層32と、電極パッド40と、保護膜38と、接続端子10と、を有する。電極パッド40は、多層配線層32上に設けられている。保護膜38は、多層配線層32上に設けられ、電極パッド40上に開口を有する。接続端子10は、電極パッド40上および保護膜38上に設けられ、半田端子20を介して配線基板70と接続する。また、接続端子10は、半田端子20と接する端部における保護膜38の表面と平行な第1の断面における断面積が、保護膜38の表面と同一平面に位置する第2の断面における断面積よりも大きい。半田端子20は、断面積が第1の断面における断面積よりも小さい小面積部22を有する。以下、図1〜3を用いて、電子装置100の構成について詳細に説明する。
配線基板70は、電極54と、保護膜50と、を備えている。電極54は、配線基板70のうち半導体装置72と対向する面に設けられている。電極54は、ランド形状であってもよい。保護膜50は、配線基板70のうち半導体装置72と対向する面に設けられており、電極54上において開口を有する。この開口は、平面視で電極54より大きくてもよいし、小さくてもよい。電極54は、半田端子20を介して接続端子10と接続する。
本実施形態では、小面積部22は、半田端子20のうち配線基板70と接続する端部に位置している。本実施形態における半田端子20の小面積部22は、配線基板70上の半田端子20を形成するための開口径を、接続端子10の第1の断面よりも小さくすることにより形成することができる。半田端子20は、例えばSn系の半田または導電性の樹脂等によって構成される。
半導体装置72は、半導体基板30と、保護膜36と、をさらに有する。半導体基板30は、例えばSi基板である。多層配線層32は、半導体基板30上に形成されており、層間絶縁膜として、例えばSiO2よりも誘電率が低い層間絶縁膜を含んでいる。保護膜36は、多層配線層32上に形成されている。また、保護膜36は、電極パッド40上に開口を有している。この開口は、平面視で電極パッド40よりも大きくてもよいし、小さくてもよい。保護膜36は、例えばパッシベーション膜であり、SiNおよびSiO2の少なくとも一方によって構成される。保護膜38は、保護膜36上に形成されている。保護膜38も同様に、電極パッド40上に開口を有している。この開口は、平面視で電極パッド40よりも大きくてもよいし、小さくてもよい。保護膜38は、例えばポリイミドによって構成される。
接続端子10は、保護膜36および保護膜38の開口に形成されており、例えば保護膜38の開口の全周において保護膜38上に乗り上がるように形成されている。接続端子10が保護膜38に乗り上げるように形成されることにより、接続端子10からの応力を保護膜38によって吸収することができる。このため、接続端子10から多層配線層32に働く応力が緩和される。
接続端子10の第1の断面が円形であるとしたとき、この断面の幅をaとする。また、半田端子20の配線基板70と接続する端部における断面が円形であるとしたとき、この断面の幅をbとする。この場合において、a≧b+25μmであることが好ましい。接続端子10の降伏応力は、例えば半田端子20の降伏応力よりも大きい。接続端子10は、例えばCuにより構成される。
図2は、図1に示す電子装置100を示す断面図である。図2に示すように、半導体装置72は、電極パッド40および接続端子10を複数有している。これに対応して、配線基板70は、電極54を複数有している。電子装置100は、配線基板70と半導体装置72との空間を封止するアンダーフィル樹脂56をさらに備えている。
図3は、図1に示す半導体装置72のうち配線基板70と対向する面を示す平面図である。図3に示すように、接続端子10は、千鳥格子状に並んでいる。保護膜38の表面と同一平面において、互いに隣り合う2つの接続端子10のうち、最も近接する2つの接続端子10間の間隔dは、例えば250μm以下である。
図4〜7は、図1に示す電子装置100の製造方法を示す断面図である。電子装置100の製造方法は、例えば次のようである。まず、半導体基板30上に多層配線層32を形成する。このとき、電極パッド40も形成される。次いで、多層配線層32上および電極パッド40上に、保護膜36を形成する。そして電極パッド40上に位置する保護膜36に開口を形成する。次いで、保護膜36上および電極パッド40上に、保護膜38を形成する。そして、電極パッド40上に位置する保護膜38に開口を形成する。次いで、保護膜38上および保護膜38の開口内にシード膜を形成する(図示せず)。そして、該シード膜上に、感光性のレジスト60を塗布する(図4)。
次いで、レジスト60を露光する。この露光時において、露光の光90の焦点位置92を、半導体装置72のレジスト60を塗布する側とは反対側に調整する。これにより、レジスト60は、電極パッド40上および保護膜38上において、逆テーパ状に露光されることとなる(図5)。なお、露光の光90の焦点位置92と半導体装置72との間隔を変えることで、逆テーパの形状を調整することができる。
次いで、レジスト60を現像し、キュアする。これにより、電極パッド40上および保護膜38上において、レジスト60の開口62を形成する(図6)。そして、開口62内に、シード膜をシードとしてめっき法を用いて接続端子10を形成する。その後、レジスト60および不要なシード膜を除去して、半導体装置72を得る(図7)。この半導体装置72を、半田端子20を介して配線基板70に実装する。これにより、電子装置100が得られる(図1)。
次に、本実施形態の効果について説明する。図8は、比較例に係る電子装置を示す断面図である。比較例に係る電子装置において、接続端子10は、第1の断面における断面積と、第2の断面における断面積が等しい形状を有する。このため、半田端子20を構成する半田材料が接続端子10の側面に濡れ上がりやすい。これに対し、本実施形態に係る電子装置100では、接続端子10は、第1の断面における断面積が、第2の断面における断面積よりも大きい形状を有する。第1の断面における断面積を大きくできるため、半田端子20を構成する半田材料が、接続端子10の側面に濡れ上がることが抑制することができる。よって、接続端子よりも半田端子において変形が生じやすく、接続端子の変形が抑制される。
また、比較例に係る電子装置において、半田端子20は、第1の断面における断面積よりも断面積が小さい部分を有しない。よって、半導体装置72と配線基板70の熱膨張率の違いにより生じる電子装置に発生するひずみによる応力を、半田端子において吸収することが困難となり、その分、接続端子10が変形しまたは傾くこととなる。これに対し、本実施形態に係る電子装置100では、半田端子20は、断面積が第1の断面における断面積よりも小さい小面積部分を有する。このため、電子装置に発生するひずみによる応力を小面積部22において吸収することができ、接続端子の変形が抑制される。
さらに、比較例に係る電子装置において、接続端子10は、第2の断面における断面積が、第1の断面における断面積と等しい形状を有する。これに対し、本実施形態に係る電子装置100では、接続端子10は、第2の断面における断面積が、第1の断面における断面積よりも小さい形状を有する。第2の断面における断面積を小さくすることにより、接続端子10間の間隔が広くなり、接続端子10からの応力を吸収することができる保護膜38の面積が増えることとなる。
このようにして、接続端子10が第1の断面における断面積が第2の断面における断面積よりも大きい形状を有し、かつ半田端子20が小面積部を有することにより、接続端子10から多層配線層32に働く応力が緩和される。これにより、多層配線層32の剥離が抑制される。従って、信頼性の高い電子装置を提供することができる。
また、電子装置に発生したひずみは、多層配線層上に形成された保護膜に亀裂を生じさせることがある。保護膜に亀裂が生じると、接続端子からの応力を保護膜において吸収できなくなる。このため、多層配線層における剥離をさらに誘発する原因となる。本実施形態によれば、接続端子10は、第2の断面における断面積が第1の断面における断面積よりも小さい形状を有する。第2の断面における断面積が小さいことから、接続端子10からの応力を吸収することができる保護膜38の長さが増える。このため、保護膜38における亀裂の発生が抑制される。よって、多層配線層の剥離を抑制することができる。
図9は、第2の実施形態に係る電子装置102を示す断面図であり、第1の実施形態における図1に対応している。本実施形態に係る電子装置102は、接続端子10の形状を除いて、第1の実施形態に係る電子装置100と同様である。
電子装置102における接続端子10は、図9に示すように、側面において段差を形成することにより、第1の断面における断面積が、第2の断面における断面積よりも大きい形状を実現している。なお、接続端子10の側面における段差は、複数であってもよい。
図10〜13は、図9に示す電子装置102の製造方法を示す断面図である。電子装置102の製造方法は、例えば次のようである。まず、半導体基板30上に多層配線層32を形成する。このとき、電極パッド40も形成される。次いで、多層配線層32上および電極パッド40上に、保護膜36を形成する。そして電極パッド40上に位置する保護膜36に開口を形成する。次いで、保護膜36上および電極パッド40上に、保護膜38を形成する。そして、電極パッド40上に位置する保護膜38に開口を形成する。次いで、保護膜38上および保護膜38の開口内にシード膜を形成する(図示せず)。そして、該シード膜上に、感光性のレジスト60を塗布する(図10)。
次いで、レジスト60を露光する。そして、レジスト60を現像し、キュアする。これにより、電極パッド40上および保護膜38上において、レジスト60の開口62を形成する(図11)。次いで、レジスト60上および開口62内に感光性のレジスト64を塗布する。そして、レジスト64を露光する。その後、レジスト64を現像し、キュアする。これにより、電極パッド40上、保護膜38上、およびレジスト60上において、レジスト64の開口66を形成する。このとき、開口66は、平面視で開口62よりも大きく形成される(図12)。なお、感光性のレジストを形成し開口を形成するこれらの工程を、さらに繰り返してもよい。
そして、開口62、66内に、シード膜をシードとしてめっき法を用いて接続端子10を形成する。その後、レジスト60、64および不要なシード膜を除去して、半導体装置72を得る(図13)。この半導体装置72を、半田端子20を介して配線基板70に実装する。これにより、電子装置102が得られる(図9)。
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。
図14は、第3の実施形態に係る電子装置104を示す断面図であり、第1の実施形態における図1に対応している。本実施形態に係る電子装置104は、半田端子20が、両端以外の部分において小面積部22を有する点を除いて、第1の実施形態に係る電子装置100と同様である。本実施形態における半田端子20の小面積部22は、半田端子20を構成する半田材料の量を少なくするように調整して形成する。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。
図15は、第4の実施形態に係る電子装置106を示す断面図であり、第1の実施形態における図2に対応している。本実施形態に係る電子装置106は、半導体装置72がウェハレベルCSP(Chip Size Package)である点を除いて、第1の実施形態に係る電子装置100と同様である。また、本実施形態において、配線基板70は、回路基板である。
図15に示すように、半導体装置72のうち配線基板70に実装される面は、接続端子10の下面が露出するように、モールド樹脂58によって覆われている。接続端子10の露出した面に半田端子20を形成し、これを配線基板70へ実装することにより、電子装置106が形成される。保護膜38の表面と同一平面において、近接する2つの接続端子10の間の距離dは、例えば300μm以下である。
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。
(参考例)
以下の参考例において、多層配線層の剥離の発生率および保護膜の亀裂の発生率を測定した。測定サンプルにおいて、接続端子の径をaとし、半田端子が配線基板と接続する端部における径をbとする。なお、接続端子の形状は、その径が均一な柱状である。また、半田端子が配線基板と接続する端部における径bは一定である。
以下の参考例において、多層配線層の剥離の発生率および保護膜の亀裂の発生率を測定した。測定サンプルにおいて、接続端子の径をaとし、半田端子が配線基板と接続する端部における径をbとする。なお、接続端子の形状は、その径が均一な柱状である。また、半田端子が配線基板と接続する端部における径bは一定である。
a=b−5μmでサンプルを作成し、フリップ実装後に多層配線層の剥離を観察したところ、多層配線層の剥離の発生率は100%であった。この場合において、保護膜の亀裂を観察したところ、保護膜の亀裂が見られたサンプルは0であった。
一方で、a=b+25μmでサンプルを形成し、フリップチップ実装後に多層配線層の剥離を観察したところ、多層配線層の剥離の発生率は10%であった。この場合において、保護膜の亀裂を観察したところ、保護膜の亀裂の発生率は10%であった。なお、多層配線層の剥離と保護膜の亀裂は、同一のサンプルによって発生した。
このように、多層配線層の剥離が抑制された。これは、接続端子の径が大きくなる程、半田端子を構成する半田材料が接続端子の側面に濡れ上がることが抑制されるためと考えられる。一方で、保護膜に亀裂の発生が見られた。これは、接続端子の径が大きくなる程、接続端子間の間隔は狭くなり、接続端子からの応力を吸収することができる保護膜の長さが減少するためと考えられる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
10 接続端子
20 半田端子
22 小面積部
30 半導体基板
32 多層配線層
36 保護膜
38 保護膜
40 電極パッド
50 保護膜
54 電極
56 アンダーフィル樹脂
58 モールド樹脂
60 レジスト
62 開口
64 レジスト
66 開口
70 配線基板
72 半導体装置
90 露光の光
92 焦点位置
100 電子装置
102 電子装置
104 電子装置
106 電子装置
20 半田端子
22 小面積部
30 半導体基板
32 多層配線層
36 保護膜
38 保護膜
40 電極パッド
50 保護膜
54 電極
56 アンダーフィル樹脂
58 モールド樹脂
60 レジスト
62 開口
64 レジスト
66 開口
70 配線基板
72 半導体装置
90 露光の光
92 焦点位置
100 電子装置
102 電子装置
104 電子装置
106 電子装置
Claims (11)
- 配線基板と、
前記配線基板上に実装された半導体装置と、
前記配線基板と前記半導体装置を接続する半田端子と、
を備え、
前記半導体装置は、
多層配線層と、
前記多層配線層に設けられた電極パッドと、
前記多層配線層上に設けられ、前記電極パッド上に開口を有する保護膜と、
前記電極パッド上および前記保護膜上に設けられ、前記半田端子を介して前記配線基板と接続する接続端子と、
を有し、
前記接続端子は、前記半田端子と接する端部における前記保護膜の表面と平行な第1の断面における断面積が、前記保護膜の表面と同一平面に位置する第2の断面における断面積よりも大きく、
前記半田端子は、断面積が前記第1の断面における断面積よりも小さい小面積部を有する電子装置。 - 請求項1に記載の電子装置において、
前記接続端子のうち前記第1の断面における幅をaとし、前記接続端子のうち前記配線基板と接続する端部の断面おける幅をbとしたときに、a≧b+25μmである電子装置。 - 請求項1または2に記載の電子装置において、
前記半田端子は、前記配線基板と接続する端部において前記小面積部を有する電子装置。 - 請求項1または2に記載の電子装置において、
前記半田端子は、両端以外の部分において前記小面積部を有する電子装置。 - 請求項1乃至4いずれか1項に記載の電子装置において、
前記保護膜の表面と同一平面における前記接続端子間の距離は、300μm以下である電子装置。 - 請求項1乃至5いずれか1項に記載の電子装置において、
前記半導体装置は、前記接続端子を複数有する電子装置。 - 請求項1乃至6いずれか1項に記載の電子装置において、
前記接続端子の降伏応力は、前記半田端子の降伏応力よりも大きい電子装置。 - 請求項1乃至7いずれか1項に記載の電子装置において、
前記多層配線層は、SiO2よりも誘電率が低い層間絶縁膜により構成されている電子装置。 - 請求項1乃至8いずれか1項に記載の電子装置において、
前記半導体装置は、半導体チップであり、
前記電子装置は、半導体パッケージである電子装置。 - 請求項1乃至9いずれか1項に記載の電子装置において、
前記半導体装置は、ウェハレベルCSPである電子装置。 - 半導体装置を、半田端子を介して配線基板へ実装する工程を備え、
前記半導体装置は、
多層配線層と、
前記多層配線層上に設けられた電極パッドと、
前記多層配線層上に設けられ、前記電極パッド上に開口を有する保護膜と、
前記電極パッド上および前記保護膜上に設けられ、前記半田端子を介して前記配線基板と接続する接続端子と、
を有し、
前記接続端子は、前記半田端子と接する端部における前記保護膜の表面と平行な第1の断面における断面積が、前記保護膜の表面と同一平面に位置する第2の断面における断面積よりも大きく、
前記半田端子は、断面積が前記第1の断面における断面積よりも小さい小面積部を有する電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012051293A JP2013187353A (ja) | 2012-03-08 | 2012-03-08 | 電子装置および電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012051293A JP2013187353A (ja) | 2012-03-08 | 2012-03-08 | 電子装置および電子装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013187353A true JP2013187353A (ja) | 2013-09-19 |
Family
ID=49388546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012051293A Pending JP2013187353A (ja) | 2012-03-08 | 2012-03-08 | 電子装置および電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013187353A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015129900A1 (ja) * | 2014-02-28 | 2015-09-03 | 日本発條株式会社 | ばね部材および押圧ユニット |
US9530744B2 (en) | 2014-02-10 | 2016-12-27 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2017069283A (ja) * | 2015-09-28 | 2017-04-06 | 日亜化学工業株式会社 | パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法 |
US9818709B2 (en) | 2015-04-30 | 2017-11-14 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
-
2012
- 2012-03-08 JP JP2012051293A patent/JP2013187353A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9530744B2 (en) | 2014-02-10 | 2016-12-27 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing the same |
WO2015129900A1 (ja) * | 2014-02-28 | 2015-09-03 | 日本発條株式会社 | ばね部材および押圧ユニット |
JPWO2015129900A1 (ja) * | 2014-02-28 | 2017-03-30 | 日本発條株式会社 | ばね部材および押圧ユニット |
US9818709B2 (en) | 2015-04-30 | 2017-11-14 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US10008466B2 (en) | 2015-04-30 | 2018-06-26 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
JP2017069283A (ja) * | 2015-09-28 | 2017-04-06 | 日亜化学工業株式会社 | パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101562705B1 (ko) | 금속 범프 및 그 제조 방법 | |
KR101333801B1 (ko) | 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스 | |
JP6132769B2 (ja) | 半導体装置 | |
KR101772284B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
KR20130140643A (ko) | 중합체성 충전재 트렌치를 갖는 반도체 칩 디바이스 | |
US9949372B2 (en) | Printed wiring board and method for manufacturing the same | |
US8847369B2 (en) | Packaging structures and methods for semiconductor devices | |
KR20130107218A (ko) | 반도체 패키지, 반도체 장치 및 반도체 패키지의 제조 방법 | |
US10978401B2 (en) | Package structure | |
US9818709B2 (en) | Semiconductor device and manufacturing method thereof | |
TW201911508A (zh) | 電子封裝件 | |
KR20140012689A (ko) | 지지 터미널 패드를 갖는 반도체 칩 | |
US20140124947A1 (en) | Methods and Apparatus for Flip Chip Substrate with Guard Rings Outside of a Die Attach Region | |
JP2012028708A (ja) | 半導体装置 | |
KR20110126707A (ko) | 강화층을 구비한 반도체칩 | |
US20150069628A1 (en) | Semiconductor package and method of fabricating the same | |
KR101014829B1 (ko) | 반도체 장치 | |
JP2013187353A (ja) | 電子装置および電子装置の製造方法 | |
US9559076B2 (en) | Package having substrate with embedded metal trace overlapped by landing pad | |
US9408313B2 (en) | Packaging substrate and method of fabricating the same | |
KR20130126171A (ko) | 범프 구조물 및 이의 형성 방법 | |
CN113594047A (zh) | 具有应力缓冲作用的微凸点芯片封装结构及其制备方法 | |
JP2013021085A (ja) | インターポーザ及びその製造方法、並びに半導体装置及びその製造方法 | |
JP2007273547A (ja) | 半導体素子及び半導体装置 | |
JP2005216921A (ja) | 半導体装置製造用のメタルマスク及び半導体装置の製造方法 |