JP2013183029A - 電子部品内蔵配線板及びその製造方法 - Google Patents

Abstract

【課題】電子部品内蔵配線板に内蔵される電子部品のクラックを抑制する。
【解決手段】配線板１０（電子部品内蔵配線板）は、基板１００と、基板１００の第２面Ｆ１２上に形成される導体層３０２及び絶縁層１０２と、第２面Ｆ１２に開口する開口部に配置される電子部品２００ａ、２００ｂと、電子部品２００ａ、２００ｂの電極２１０、２２０に接続されるビア導体３２１ｂ、３２２ｂと、を有する。電子部品２００ａ、２００ｂは、本体部２０１の第１主面上及び第１側面上に形成され、第２主面上には形成されない電極２１０と、本体部２０１の第１主面上及び第２側面上に形成され、第２主面上には形成されない電極２２０と、を有する。
【選択図】図１

Description

本発明は、電子部品内蔵配線板及びその製造方法に関する。

特許文献１には、コンデンサを内蔵する配線板が開示されている。

特開２００１−３４５５６０号公報

特許文献１に記載される電子部品内蔵配線板では、基板に形成された開口部（収容部）に電子部品（コンデンサ）が収容されている。電子部品の本体部の主面は、両面（表裏面）とも平坦であり、各主面上に外部電極が形成されている。このため、電子部品の両面において、本体部とその本体部上に形成された外部電極との境界には段差が形成されている。こうした段差がある場合には、例えば電子部品を基板の開口部に収容する際、又は電子部品の両面に絶縁層を形成する際などに、その段差部分を起点にして電子部品にクラックが生じ易くなる。こうしたクラックは、電子部品が薄くなると、より生じ易くなる。

本発明は、こうした実情に鑑みてなされたものであり、配線板に内蔵される電子部品のクラックを抑制することを目的とする。また、本発明は、配線板に内蔵される電子部品の電気特性について高い信頼性を維持しながら、配線板を薄く（薄型化）することを他の目的とする。

本発明に係る電子部品内蔵配線板は、
第１面及びその反対側の第２面と、少なくとも前記第２面に開口する開口部と、を有する基板と、
第１主面及びその反対側の第２主面と第１側面及びその反対側の第２側面とを有する本体部と、該本体部上に形成される外部電極と、を有し、前記第１主面が前記第２面と同じ向きになるように、前記基板に形成された前記開口部に配置される電子部品と、
前記基板の前記第２面上及び前記電子部品上に形成される絶縁層と、
前記絶縁層に形成され、前記外部電極に接続されるビア導体と、
を有する電子部品内蔵配線板であって、
前記電子部品は、
前記本体部の前記第１主面上及び前記第１側面上に形成され、前記第２主面上には形成されない第１外部電極と、
前記本体部の前記第１主面上及び前記第２側面上に形成され、前記第２主面上には形成されない第２外部電極と、
を有する。

前記本体部の前記第２主面は、開口部が形成されない略平坦な面であり、前記本体部の前記第２主面上には、電極が形成されない、ことが好ましい。

前記基板の前記第１面上及び前記電子部品上に形成される絶縁層を有し、
前記基板に形成された前記開口部は、前記第１面から前記第２面までを貫通する、ことが好ましい。

前記基板の前記第１面上に第１導体層を有し、
前記第１導体層の上面と、前記電子部品の前記本体部の前記第２主面とは、略面一になっている、ことが好ましい。

前記基板の前記第１面上に形成される第１導体層と、
前記基板の前記第２面上に形成される第２導体層と、
を有し、
前記基板の厚さは、前記電子部品の前記本体部の厚さよりも小さく、
前記基板の厚さと前記第１導体層の厚さと前記第２導体層の厚さとの合計は、前記第１主面上の外部電極を含めた前記電子部品の厚さ以上である、ことが好ましい。

前記第１導体層の上面及び前記第２導体層の上面はそれぞれ粗化処理されており、
前記電子部品の前記第１外部電極の上面及び前記第２外部電極の上面はそれぞれ粗化処理されていない、ことが好ましい。

前記絶縁層には、前記第１外部電極に接続される第１ビア導体と、前記第２外部電極に接続される第２ビア導体と、が形成される、ことが好ましい。

前記絶縁層上に第３導体層を有し、
前記第１外部電極は、前記第１ビア導体を介して、前記第３導体層を構成する第１導体パターンに電気的に接続され、
前記第２外部電極は、前記第２ビア導体を介して、前記第３導体層を構成する第２導体パターンに電気的に接続される、ことが好ましい。

前記絶縁層は、心材を含む樹脂からなる、ことが好ましい。

前記電子部品は、積層セラミックコンデンサである、ことが好ましい。

本発明に係る電子部品内蔵配線板の製造方法は、
第１面及びその反対側の第２面を有する基板を準備することと、
前記基板に、少なくとも前記第２面に開口する開口部を形成することと、
第１主面及びその反対側の第２主面と第１側面及びその反対側の第２側面とを有する本体部と、該本体部上に形成される外部電極と、を有する電子部品を準備することと、
前記第１主面が前記第２面と同じ向きになるように、前記基板に形成された前記開口部に前記準備された電子部品を配置することと、
前記基板の前記第２面上及び前記電子部品上に絶縁層を形成することと、
前記絶縁層に、前記外部電極に接続されるビア導体を形成することと、
を含む電子部品内蔵配線板の製造方法であって、
前記電子部品の準備では、前記本体部の前記第１主面上及び前記第１側面上に形成され、前記第２主面上には形成されない第１外部電極と、前記本体部の前記第１主面上及び前記第２側面上に形成され、前記第２主面上には形成されない第２外部電極と、を有する電子部品を準備する。

前記基板の前記第１面上及び前記電子部品上に絶縁層を形成することを含み、前記開口部の形成では、前記第１面から前記第２面までを貫通する開口部を前記基板に形成する、ことが好ましい。

前記電子部品の配置に先立って、前記基板に形成された前記開口部の一方の開口を支持材で塞ぐことを含み、前記電子部品の配置では、前記基板に形成された前記開口部の他方の開口から、該開口部内の前記支持材上に前記電子部品を載置し、前記電子部品を前記開口部に配置して前記支持材を除去した後、前記基板上及び前記電子部品上に前記絶縁層を形成する、ことが好ましい。

前記電子部品の配置では、前記本体部の前記第２主面を前記支持材に向けて前記電子部品を配置する、ことが好ましい。

前記絶縁層の形成では、心材を含む樹脂からなる絶縁層をプレスすることにより、前記基板の前記第２面上及び前記電子部品上に、該絶縁層を接着する、ことが好ましい。

前記ビア導体の形成は、前記絶縁層に、前記第１外部電極に接続される第１ビア導体を形成することと、前記絶縁層に、前記第２外部電極に接続される第２ビア導体を形成することと、を含む、ことが好ましい。

本発明によれば、配線板に内蔵される電子部品のクラックを抑制することが可能になる。また、本発明によれば、この効果に加えて又はこの効果に代えて、配線板に内蔵される電子部品の電気特性について高い信頼性を維持しながら、配線板を薄く（薄型化）することが可能になるという効果が奏される場合がある。

本発明の実施形態に係る電子部品内蔵配線板の断面図である。 図１の部分拡大図である。 本発明の実施形態に係る電子部品内蔵配線板に内蔵されるチップコンデンサの第１の断面形状を示す図である。 本発明の実施形態に係る電子部品内蔵配線板に内蔵されるチップコンデンサの第２の断面形状を示す図である。 本発明の実施形態に係る電子部品内蔵配線板に内蔵されるチップコンデンサの平面図である。 本発明の実施形態に係る電子部品内蔵配線板に内蔵されるチップコンデンサの各側面に形成される電極を示す図である。 電子部品がキャビティに配置された状態を示す平面図である。 本体部の第１主面上及び第２主面上の両方に電極を有する電子部品にクラックが生じる様子を示す図である。 本発明の実施形態に係るチップコンデンサの製造方法を示すフローチャートである。 図７に示す製造方法において、誘電層及び導体層を積層する工程を説明するための図である。 図８の工程で積層される誘電層と第１導体層の導体パターンとの関係を示す図である。 図８の工程で積層される誘電層と第２導体層の導体パターンとの関係を示す図である。 図８の工程で積層された誘電層及び導体層をプレスする工程を説明するための図である。 図１１の工程によりプレスされた誘電層及び導体層をカットする工程を説明するための平面図である。 図１２の工程で切り出されたチップコンデンサの本体部を示す断面図である。 図７に示す製造方法において、図１２の工程で切り出されたチップコンデンサの本体部に、めっきにより第１電極層を形成する工程を説明するための図である。 図１４Ａの工程により第１電極層が形成されたチップコンデンサの本体部を示す図である。 図１４Ｂの工程により形成された第１電極層を部分的に除去する工程を説明するための図である。 図７に示す製造方法において、図１４Ａ〜図１４Ｃの工程で形成された第１電極層をシード層とする電解めっきにより第２電極層を形成する工程を説明するための図である。 図１５Ａの工程により第１電極層上に第２電極層が形成されたチップコンデンサの本体部を示す図である。 本発明の実施形態に係る電子部品内蔵配線板の製造方法を示すフローチャートである。 図１６に示す製造方法において、基板上に導体層を形成する第１の工程を説明するための図である。 図１６に示す製造方法において、基板上に導体層を形成する第２の工程を説明するための図である。 図１６に示す製造方法において、基板上に導体層を形成する第３の工程を説明するための図である。 図１６に示す製造方法において、基板上に導体層を形成する第４の工程を説明するための図である。 図１６に示す製造方法において、基板上の導体層を粗化処理する工程を説明するための図である。 図１６に示す製造方法において、基板に開口部を形成するための第１の方法を説明するための図である。 図１６に示す製造方法において、基板に開口部を形成するための第２の方法を説明するための図である。 図１６に示す製造方法において、基板に形成された開口部を示す図である。 図１６に示す製造方法において、開口部（キャビティ）が形成された基板をキャリアに取り付ける工程を説明するための図である。 図１６に示す製造方法において、キャビティに電子部品を配置する工程を説明するための図である。 図１６に示す製造方法において、キャビティに電子部品が配置された状態を示す図である。 図１６に示す製造方法において、キャビティにおける基板と電子部品との隙間に絶縁体を充填する第１の工程を説明するための図である。 図２４の工程の後の第２の工程を説明するための図である。 図２５の工程の後の第３の工程を説明するための図である。 図１６に示す製造方法において、基板からキャリアを取り除く工程を説明するための図である。 図１６に示す製造方法において、下層ビルドアップ部を形成する第１の工程を説明するための図である。 図２８の工程の後の第２の工程を説明するための図である。 図２９の工程の後の第３の工程を説明するための図である。 図３０の工程の後の第４の工程を説明するための図である。 図１６に示す製造方法において、上層ビルドアップ部を形成する工程を説明するための図である。 本発明の他の実施形態において、電子部品の本体部の主面に開口部が形成され、その開口部に電極が形成されている例を示す図である。 本発明の他の実施形態において、電子部品が非貫通の開口部に配置されている電子部品内蔵配線板を示す図である。 本発明の他の実施形態において、１つのキャビティ（開口部）につき１つの電子部品を配置する例を示す図である。 本発明の他の実施形態において、下層ビルドアップ部を構成する絶縁層が心材を含み、上層ビルドアップ部を構成する絶縁層は心材を含まない例を示す図である。 本発明の他の実施形態において、金属板を内蔵する基板を有する電子部品内蔵配線板を示す図である。 図３７に示す電子部品内蔵配線板に用いられる基板を製造する第１の工程を説明するための図である。 図３８Ａの工程の後の第２の工程を説明するための図である。 本発明の他の実施形態に係る電子部品内蔵配線板の製造方法において、第１の工程を説明するための図である。 図３９の工程の後の第２の工程を説明するための図である。 図４０の工程の後の第３の工程を説明するための図である。 図４１の工程の後の第４の工程を説明するための図である。 図４２の工程の後の第５の工程を説明するための図である。 図４３の工程の後の第６の工程を説明するための図である。 図３９〜図４４に示す他の実施形態に係る製造方法により製造される電子部品内蔵配線板を示す断面図である。

以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Ｚ１、Ｚ２は、それぞれ配線板の主面（表裏面）の法線方向に相当する配線板の積層方向（又は配線板の厚み方向）を指す。一方、矢印Ｘ１、Ｘ２及びＹ１、Ｙ２は、それぞれ積層方向に直交する方向（又は各層の側方）を指す。配線板の主面は、Ｘ−Ｙ平面となる。また、配線板の側面は、Ｘ−Ｚ平面又はＹ−Ｚ平面となる。積層方向において、コアに近い側を下層、コアから遠い側を上層という。

導体層は、一乃至複数の導体パターンで構成される層である。導体層は、電気回路を構成する導体パターン、例えば配線（グランドも含む）、パッド、又はランド等を含む場合もあれば、電気回路を構成しない面状の導体パターン等を含む場合もある。

開口部には、孔や溝のほか、切欠や切れ目等も含まれる。孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、ビアホール及びスルーホールが含まれる。以下、ビアホール内（壁面又は底面）に形成される導体をビア導体といい、スルーホール内（壁面）に形成される導体をスルーホール導体という。

準備には、材料や部品を購入して自ら製造することのほかに、完成品を購入して使用することなども含まれる。

部品（又は電極等）が「開口部に配置（又は形成）」されることには、その部品等の全体が開口部に完全に収容されることのほか、その部品等の一部のみが開口部に配置されることも含まれる。

めっきには、電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。

以下、本発明を具体化した実施形態について、図面を参照しつつ詳細に説明する。

本実施形態に係る配線板１０（電子部品内蔵配線板）は、図１及び図２（図１の部分拡大図）に示すように、基板１００（絶縁基板）と、スルーホール導体３００ｂと、絶縁層１０１、１０２、１０３、１０４（それぞれ層間絶縁層）と、導体層３０１、３０２、１１０、１２０、１３０、１４０と、電子部品２００ａ及び２００ｂと、ビア導体３１３ｂ、３２１ｂ、３２２ｂ、３２３ｂ、３３３ｂ、３４３ｂと、ソルダーレジスト１１、１２と、を有する。なお、本実施形態の配線板１０は、例えば矩形板状のリジッド配線板である。ただしこれに限られず、配線板１０は、矩形板状以外の形状を有していてもよいし、フレキシブル配線板であってもよい。

本実施形態の配線板１０では、基板１００と、スルーホール導体３００ｂと、導体層３０１、３０２と、電子部品２００ａ及び２００ｂとが、コア部に相当する。以下、基板１００の表裏面（２つの主面）の一方を第１面Ｆ１１、他方を第２面Ｆ１２という。また、電子部品２００ａ及び２００ｂの表裏面（２つの主面）のうち、第２面Ｆ１２と同じ方向を向く面を第１主面Ｆ３といい、他方を第２主面Ｆ４という。

本実施形態では、基板１００が、配線板１０のコア基板となる。基板１００には、開口部Ｒ１００（図２）が形成される。開口部Ｒ１００は、第１面Ｆ１１及び第２面Ｆ１２にそれぞれ開口する。電子部品２００ａ及び２００ｂはそれぞれ、開口部Ｒ１００に収容されることにより、配線板１０のコア部に内蔵される。

コア部上に積層される導体層、層間絶縁層、及びビア導体は、ビルドアップ部に相当する。以下、最も下層に位置するビルドアップ部を、下層ビルドアップ部といい、下層ビルドアップ部よりも上層のビルドアップ部を、上層ビルドアップ部という。本実施形態では、下層ビルドアップ部が、絶縁層１０１、１０２と、導体層１１０、１２０と、ビア導体３１３ｂ、３２１ｂ、３２２ｂ、３２３ｂと、から構成される。また、上層ビルドアップ部が、絶縁層１０３、１０４と、導体層１３０、１４０と、ビア導体３３３ｂ、３４３ｂと、から構成される。

基板１００（コア基板）にはスルーホール３００ａが形成され、スルーホール３００ａ内に導体（例えば銅めっき）が充填されることにより、スルーホール導体３００ｂが形成される。スルーホール導体３００ｂの形状は、例えば砂時計状（鼓状）である。すなわち、スルーホール導体３００ｂは括れ部３００ｃを有し、スルーホール導体３００ｂの幅は、第１面Ｆ１１から括れ部３００ｃに近づくにつれて徐々に小さくなり、また、第２面Ｆ１２から括れ部３００ｃに近づくにつれて徐々に小さくなる。しかしこれに限られず、スルーホール導体３００ｂの形状は任意であり、例えば略円柱であってもよい。

基板１００の第１面Ｆ１１上には導体層３０１が形成され、基板１００の第２面Ｆ１２上には導体層３０２が形成される。導体層３０１、３０２にはそれぞれ、スルーホール導体３００ｂのランドが含まれる。導体層３０１と導体層３０２とは、スルーホール導体３００ｂを介して、互いに電気的に接続される。導体層３０１及び３０２はそれぞれ、例えば電源又はグランドに電気的に接続される。

基板１００は、基板１００の第１面Ｆ１１から第２面Ｆ１２までを貫通する開口部Ｒ１００（例えば孔）を有する。開口部Ｒ１００が基板１００に形成されることにより、配線板１０のコア部には、基板１００の一側に形成される導体層３０１の上面から他側に形成される導体層３０２の上面までの厚さを有するキャビティＲ１０（収容部）が形成される。本実施形態では、キャビティＲ１０が、基板１００を貫通する孔から構成される。導体層３０１及び３０２はそれぞれ、例えばキャビティＲ１０周辺に面状の導体パターンを有する。なお、キャビティＲ１０の平面形状（寸法を含む）は、開口部Ｒ１００と同じである。

本実施形態では、キャビティＲ１０内に、電子部品２００ａ及び２００ｂの全体が収容される。ただしこれに限られず、電子部品２００ａ及び２００ｂの各々の一部のみがキャビティＲ１０に配置されてもよい。電子部品２００ａ及び２００ｂはそれぞれ、キャビティＲ１０に配置されることにより、基板１００の側方（Ｘ方向又はＹ方向）に位置する。本実施形態では、１つの開口部（キャビティＲ１０）内に２つの電子部品（電子部品２００ａ及び２００ｂ）が配置される。

本実施形態では、導体層３０１の上面と、電子部品２００ａ及び２００ｂの各々の第２主面Ｆ４（ひいては、後述の本体部２０１の第２主面Ｆ３２）とが、同じ高さ（Ｚ座標）に位置し、略面一（同一平面）になっている。これにより、電子部品２００ａ及び２００ｂの電極がある主面（第１主面Ｆ３）がキャビティＲ１０内に配置され、保護され易くなる。その結果、電子部品２００ａ及び２００ｂのクラックが抑制される。

絶縁層１０１は、基板１００の第１面Ｆ１１上、導体層３０１上、及び電子部品２００ａ、２００ｂの第２主面Ｆ４上に形成される。絶縁層１０２は、基板１００の第２面Ｆ１２上、導体層３０２上、及び電子部品２００ａ、２００ｂの第１主面Ｆ３上に形成される。絶縁層１０１は、キャビティＲ１０の一方（第１面Ｆ１１側）の開口を塞いでおり、絶縁層１０２は、キャビティＲ１０の他方（第２面Ｆ１２側）の開口を塞いでいる。

導体層１１０は、絶縁層１０１上に形成され、導体層１２０は、絶縁層１０２上に形成される。

キャビティＲ１０における電子部品２００ａ、２００ｂと基板１００及び絶縁層１０１、１０２との間、並びに、電子部品２００ａと電子部品２００ｂとの間にはそれぞれ、絶縁体１０１ａが充填される。本実施形態では、絶縁体１０１ａが、絶縁層１０１等（例えば樹脂絶縁層）を構成する絶縁材料（例えば樹脂）からなる。本実施形態では、絶縁体１０１ａが、基板１００及び電子部品２００ａ、２００ｂのいずれよりも大きな熱膨張係数を有する。

絶縁層１０１上及び導体層１１０上には、絶縁層１０３が形成され、絶縁層１０２上及び導体層１２０上には、絶縁層１０４が形成される。絶縁層１０３上には導体層１３０が形成され、絶縁層１０４上には導体層１４０が形成される。本実施形態では、導体層１３０及び１４０が、最外層となる。ただしこれに限られず、より多くの層間絶縁層及び導体層を積層してもよい。

絶縁層１０１には、孔３１３ａ（ビアホール）が形成され、絶縁層１０２には、孔３２１ａ、３２２ａ、３２３ａ（それぞれビアホール）が形成されている。絶縁層１０３には孔３３３ａ（ビアホール）が形成され、絶縁層１０４には孔３４３ａ（ビアホール）が形成される。孔３１３ａ、３２１ａ、３２２ａ、３２３ａ、３３３ａ、３４３ａ内にそれぞれ導体（例えば銅のめっき）が充填されることにより、各孔内の導体がそれぞれ、ビア導体３１３ｂ、３２１ｂ、３２２ｂ、３２３ｂ、３３３ｂ、３４３ｂ（それぞれフィルド導体）となる。

ビア導体３２１ｂは、電子部品２００ａ又は２００ｂの電極２１０に接続され、ビア導体３２２ｂは、電子部品２００ａ又は２００ｂの電極２２０に接続される。ビア導体３２１ｂ及び３２２ｂはいずれも、絶縁層１０２に形成される。このように、本実施形態では、電子部品２００ａ及び２００ｂが片面のみでビア導体に接続されている。以下、この構造を、片面ビア構造という。

上記片面ビア構造により、電子部品２００ａ又は２００ｂの電極２１０と絶縁層１０２上の導体層１２０（詳しくは、導体層１２０を構成する第１導体パターン）とが、ビア導体３２１ｂを介して、互いに電気的に接続され、電子部品２００ａ又は２００ｂの電極２２０と絶縁層１０２上の導体層１２０（詳しくは、導体層１２０を構成する第２導体パターン）とが、ビア導体３２２ｂを介して、互いに電気的に接続される。こうした構造では、内層に電気的接続が形成されるため、小型化に有利である。

ビア導体３１３ｂ、３２３ｂ、３３３ｂ、３４３ｂはそれぞれ、スルーホール導体３００ｂの直上（Ｚ方向）に配置され、隣接する導体同士は接触している。これにより、スルーホール導体とビア導体とが、又はビア導体同士が、互いに電気的に接続される。本実施形態では、ビア導体３１３ｂ、３２３ｂ、３３３ｂ、３４３ｂ及びスルーホール導体３００ｂが、いずれもフィルド導体であり、これらはＺ方向にスタックされている。こうしたスタック構造は、小型化に有利である。

導体層３０１と導体層１１０とは、ビア導体３１３ｂを介して、互いに電気的に接続され、導体層３０２と導体層１２０とは、ビア導体３２３ｂを介して、互いに電気的に接続される。また、導体層１１０と導体層１３０とは、ビア導体３３３ｂを介して、互いに電気的に接続され、導体層１２０と導体層１４０とは、ビア導体３４３ｂを介して、互いに電気的に接続される。

導体層１３０、１４０（それぞれ最外導体層）上にはそれぞれ、ソルダーレジスト１１、１２が形成される。ただし、ソルダーレジスト１１、１２にはそれぞれ、開口部１１ａ、１２ａが形成されている。このため、導体層１３０の所定の部位（開口部１１ａに位置する部位）は、ソルダーレジスト１１に覆われず露出しており、パッドＰ１１となる。また、導体層１４０の所定の部位（開口部１２ａに位置する部位）は、パッドＰ１２となる。パッドＰ１１は、例えば他の配線板と電気的に接続するための外部接続端子となり、パッドＰ１２は、例えば電子部品を実装するための外部接続端子となる。ただしこれに限られず、パッドＰ１１、Ｐ１２の用途は任意である。

本実施形態の配線板１０は、電子部品２００ａ又は２００ｂの直上（Ｚ方向）に、パッドＰ１１、Ｐ１２（外部接続端子）を有する。このうち、パッドＰ１２は、例えば半導体素子実装用パッドに相当する。ビア導体３２１ｂ、３２２ｂはそれぞれ、それらパッドＰ１２（それぞれ半導体素子実装用パッド）のいずれかに電気的に接続される。また、配線板１０は、基板１００の直上（Ｚ方向）にも、パッドＰ１１、Ｐ１２（外部接続端子）を有する。

パッドＰ１１及びＰ１２はそれぞれ、最外層に位置する絶縁層（絶縁層１０３又は１０４）上に形成される。パッドＰ１１、Ｐ１２は、その表面に、例えばＮｉ／Ａｕ膜からなる耐食層を有する。耐食層は、電解めっき又はスパッタリング等により形成することができる。また、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。なお、耐食層は必須の構成ではなく、必要がなければ割愛してもよい。

本実施形態では、電子部品２００ａ及び２００ｂが、互いに同種の電子部品から構成される。具体的には、電子部品２００ａ及び２００ｂがそれぞれ、図３Ａ〜図４Ｂに示す構造を有するチップコンデンサからなる。電子部品２００ａを構成する電子部品（チップコンデンサ）と電子部品２００ｂを構成する電子部品（チップコンデンサ）とを入れ替えても、各電子部品は動作する。本実施形態では、キャビティＲ１０に配置される全ての電子部品（電子部品２００ａ及び２００ｂ）が同種の電子部品から構成されるため、１種類の電子部品だけを準備すれば足りる。また、電子部品をキャビティＲ１０に配置するための作業が単純になることで、製造が容易になる。

以下、図３Ａ〜図４Ｂを参照して、本実施形態に係る配線板１０に内蔵される電子部品２００ａ及び２００ｂ（チップコンデンサ）の構造について説明する。図３Ａは、電子部品２００ａ及び２００ｂの第１の断面形状（Ｘ−Ｚ断面）を示す図である。図３Ｂは、電子部品２００ａ及び２００ｂの第２の断面形状（Ｙ−Ｚ断面）を示す図である。図４Ａは、電子部品２００ａ及び２００ｂの平面図である。図４Ｂは、電子部品２００ａ及び２００ｂの本体部２０１の各側面に形成される電極を示す図である。

電子部品２００ａ及び２００ｂはそれぞれ、例えば図３Ａ〜図４Ｂに示すように、本体部２０１と、電極２１０（第１外部電極）及び電極２２０（第２外部電極）と、を有する。電子部品２００ａ及び２００ｂはそれぞれ、チップ型のＭＬＣＣ（積層セラミックコンデンサ）である。コンデンサの電気容量は、例えば０．２２μＦである。

本体部２０１は、図３Ａに示すように、複数の誘電層２３１〜２３９と複数の導体層２１１〜２１４及び２２１〜２２４（それぞれ内部電極）とが交互に積層されて構成される。誘電層２３１〜２３９はそれぞれ、例えばセラミックからなる。本体部２０１は、Ｚ方向に沿って、第１主面Ｆ３１及びその反対側の第２主面Ｆ３２を有し、Ｘ方向に沿って、第１側面Ｆ３３及びその反対側の第２側面Ｆ３４を有し、Ｙ方向に沿って、第３側面Ｆ３５及びその反対側の第４側面Ｆ３６を有する。第１乃至第４側面Ｆ３３〜Ｆ３６の各々は、第１主面Ｆ３１と第２主面Ｆ３２とをつないでいる。

電極２１０及び２２０（電極対）はそれぞれ、図３Ａ〜図４Ｂに示すように、Ｌ字状の断面形状（Ｘ−Ｚ断面）を有する。本実施形態では、電極２１０が、本体部２０１の第１主面Ｆ３１上、第１側面Ｆ３３上、第３側面Ｆ３５上、及び第４側面Ｆ３６上に形成される。また、電極２２０は、本体部２０１の第１主面Ｆ３１上、第２側面Ｆ３４上、第３側面Ｆ３５上、及び第４側面Ｆ３６上に形成される。ただし、本体部２０１の第２主面Ｆ３２上には、電極２１０も電極２２０も形成されない。

電極２１０は、本体部２０１の各部を覆う複数の部分、詳しくは、第１主面Ｆ３１の一部を覆う上部２１０ａと、第１側面Ｆ３３全体を覆う第１側部２１０ｂと、第３側面Ｆ３５の一部を覆う第３側部２１０ｄと、第４側面Ｆ３６の一部を覆う第４側部２１０ｅと、から構成される。

電極２２０は、本体部２０１の各部を覆う複数の部分、詳しくは、第１主面Ｆ３１の一部を覆う上部２２０ａと、第２側面Ｆ３４全体を覆う第２側部２２０ｂと、第３側面Ｆ３５の一部を覆う第３側部２２０ｄと、第４側面Ｆ３６の一部を覆う第４側部２２０ｅと、から構成される。

以下、電極２１０の上部２１０ａの上面を第１電極面Ｆ４１０といい、電極２２０の上部２２０ａの上面を第２電極面Ｆ４２０という。図３Ａに示すように、電子部品２００ａ及び２００ｂの第１主面Ｆ３は、第１電極面Ｆ４１０（電極２１０形成部）と、第１主面Ｆ３１（電極非形成部）と、第２電極面Ｆ４２０（電極２２０形成部）と、から構成される。電子部品２００ａ及び２００ｂの第２主面Ｆ４は、第２主面Ｆ３２と一致する。

本実施形態では、電極２１０における上部２１０ａと第１側部２１０ｂと第３側部２１０ｄと第４側部２１０ｅとが一体的に形成され、電極２２０における上部２２０ａと第２側部２２０ｂと第３側部２２０ｄと第４側部２２０ｅとが一体的に形成される。導体層２１１〜２１４（それぞれ内部電極）はそれぞれ、第１側部２１０ｂ（電極２１０の一部）に接続され、導体層２２１〜２２４（それぞれ内部電極）はそれぞれ、第２側部２２０ｂ（電極２２０の一部）に接続される。

電極２１０及び２２０は、電子部品２００ａ又は２００ｂの両端部に位置する。図３Ａに示されるように、本体部２０１の第１主面Ｆ３１は、電極２１０と電極２２０との間に位置する本体部２０１の中央部のみ、電極２１０、２２０で覆われず露出する。また、本体部２０１の第２主面Ｆ３２は、全面にわたって、電極２１０、２２０で覆われず露出する。本体部２０１の第２主面Ｆ３２は、開口部が形成されない略平坦な面である。本体部２０１の第２主面Ｆ３２上には、電極が形成されない。

本実施形態では、図３Ａに示されるように、電極２１０の上部２１０ａの端部Ｐ１１０と電極２２０の上部２２０ａの端部Ｐ１２０とがそれぞれ、本体部２０１の第１主面Ｆ３１上に位置するため、本体部２０１の第１主面Ｆ３１と電極２１０の第１電極面Ｆ４１０又は電極２２０の第２電極面Ｆ４２０とによって段差が形成される。

図５に、電子部品２００ａ及び２００ｂがコア部のキャビティＲ１０に収容された状態を示す。

図５に示されるように、本実施形態の配線板１０では、キャビティＲ１０の両端（第１面Ｆ１１側及び第２面Ｆ１２側）の開口形状がそれぞれ、長方形状になっている。キャビティＲ１０において、電子部品２００ａ及び２００ｂは一方向（例えばＸ方向）に沿って配置される。電子部品２００ａ及び２００ｂはそれぞれ、電子部品２００ａ及び２００ｂが並ぶ方向（例えばＸ方向）に沿って並ぶ一対の側面電極（第１側部２１０ｂ及び第２側部２２０ｂ）を有する。

本実施形態では、電子部品２００ａ及び２００ｂの長手方向と電極２１０及び２２０が並ぶ方向とが、共にＸ方向であり、一致する。ただしこれに限定されず、電子部品２００ａ及び２００ｂの短手方向に沿って電極２１０及び２２０が並んでもよい。

本実施形態では、電極２１０を正極（＋）とし、電極２２０を負極（−）とする。また、本実施形態では、電子部品２００ａの電極２１０（特に、第１側部２１０ｂ）と電子部品２００ｂの電極２１０（特に、第１側部２１０ｂ）とが互いに対向し、これら対向する電極２１０、２１０は、配線を介して又は互いに接触して、互いに電気的に接続される。電子部品２００ａの電極２１０と電子部品２００ｂの電極２１０とは、例えばＤｉｅを介して電源に電気的に接続される。また、電子部品２００ａの電極２２０と電子部品２００ｂの電極２２０とは、例えば共通の又は別々のグランドに電気的に接続される。本実施形態では、電子部品２００ａの電極２１０と電子部品２００ｂの電極２１０とが、互いに同一の極性（正極）で、略同じ大きさの電位になっている。また、電子部品２００ａの電極２２０と電子部品２００ｂの電極２２０とは、互いに同一の極性（負極）で、略同じ大きさの電位になっている。

本実施形態の電子部品２００ａ及び２００ｂでは、図３Ａ〜図４Ｂに示されるように、Ｘ方向の一端側（例えば電極２１０側）と他端側（例えば電極２２０側）とが対称的な構造を有するため、電極２１０と電極２２０との極性を逆にしても、電子部品２００ａ、２００ｂは動作する。このため、本実施形態の配線板１０では、電子部品をキャビティＲ１０に配置する際に、電子部品の向きを気にする必要がない。

以下、本実施形態の配線板１０に係る材料の好ましい例を示す。

基板１００は、例えばガラスクロス（心材）にエポキシ樹脂を含浸させたもの（以下、ガラエポという）からなる。心材は、主材料（本実施形態ではエポキシ樹脂）よりも熱膨張率の小さい材料である。心材としては、例えばガラス繊維（例えばガラス布又はガラス不織布）、アラミド繊維（例えばアラミド不織布）、又はシリカフィラー等の無機材料が好ましいと考えられる。ただし、基板１００の材料は、基本的に任意である。例えばエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を用いてもよい。基板１００は、異種材料からなる複数の層から構成されていてもよい。

本実施形態では、絶縁層１０１、１０２、１０３、１０４の各々が、心材を樹脂に含浸してなる。具体的には、絶縁層１０１、１０２、１０３、１０４はそれぞれ、例えばガラエポからなる。

本実施形態では、絶縁層１０１及び１０２がそれぞれ心材を含む樹脂からなる。これにより、絶縁層１０１及び１０２に窪みが形成されにくくなり、絶縁層１０１及び１０２上に形成される導体パターンの断線が抑制されるようになる。また、電子部品２００ａ及び２００ｂのＺ方向の移動が抑制され、電子部品２００ａ及び２００ｂのＺ方向の位置ずれが生じにくくなる。ただし、プレス工程時（図２５参照）に、コア部への衝撃が大きくなることが懸念される。

絶縁層１０１、１０２、１０３、１０４に含ませる心材としては、例えばガラス繊維（例えばガラス布又はガラス不織布）、アラミド繊維（例えばアラミド不織布）、又はシリカフィラー等の無機材料が好ましいと考えられる。ただしこれに限定されず、他の心材を用いてもよい。また、絶縁層１０１、１０２、１０３、１０４の材料は、基本的に任意である。例えばエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を用いてもよい。各絶縁層は、異種材料からなる複数の層から構成されていてもよい。また、絶縁層１０１、１０２、１０３、１０４は心材を含まない樹脂からなってもよい。

本実施形態では、ビア導体３１３ｂ、３２１ｂ、３２２ｂ、３２３ｂ、３３３ｂ、３４３ｂの各々が、例えば銅めっきからなる。各ビア導体の形状は、例えばコア部から上層に向かって拡径されるようにテーパしたテーパ円柱（円錐台）である。しかしこれに限定されず、ビア導体の形状は任意である。

導体層３０１、３０２、１１０、１２０、１３０、１４０はそれぞれ、例えば銅箔（下層）と、銅めっき（上層）と、から構成される。導体層１１０、１２０、１３０、１４０はそれぞれ、例えば電気回路を構成する配線、ランド、又は配線板１０の強度を高めるための面状の導体パターンなどを有する。

なお、各導体層及び各ビア導体の材料は、導体であれば任意であり、金属でも非金属でもよい。各導体層及び各ビア導体は、異種材料からなる複数の層から構成されていてもよい。

以下、本実施形態の配線板１０に係る寸法の好ましい例を示す。

図４Ａにおいて、電子部品２００ａの長手方向（Ｘ方向）の幅Ｄ２１は、例えば約１０００μｍであり、電子部品２００ａの短手方向（Ｙ方向）の幅Ｄ２２は、例えば約５００μｍである。電極２１０の上部２１０ａの幅Ｄ２３は、例えば約２３０μｍである。

電極２１０の上部２１０ａ（第１主面Ｆ３１上の外部電極）の面積は、例えば約０．１１５ｍｍ^２（＝２３０μｍ×５００μｍ）である。電極２１０の上部２１０ａ（第１主面Ｆ３１上の外部電極）の面積はそれぞれ、０．２ｍｍ^２以下であることが好ましい。

なお、電極２２０の寸法は、例えば電極２１０と同様である。また、電子部品２００ｂの寸法は、例えば電子部品２００ａと同様である。ただしこれに限られず、電極２１０と電極２２０とが、互いに異なる寸法を有していてもよい。また、異なる寸法を有する複数の電子部品を内蔵する配線板であってもよい。

図４Ａにおいて、ビア導体３２１ｂとビア導体３２２ｂとのピッチＤ２４は、例えば約７７０μｍである。

図５において、キャビティＲ１０の長手方向（Ｘ方向）の幅Ｄ１は、例えば約２１６０μｍであり、キャビティＲ１０の短手方向（Ｙ方向）の幅Ｄ２は、例えば約５８０μｍである。

電子部品２００ａ又は２００ｂとキャビティＲ１０とのクリアランスは、長手方向（Ｘ方向）について例えば約１６０μｍ（＝約２１６０μｍ−約１０００μｍ×２）であり、短手方向（Ｙ方向）について例えば約８０μｍ（＝約５８０μｍ−約５００μｍ）である。

図５において、隣り合う電子部品２００ａ及び２００ｂの間隔Ｄ１０、すなわち対向する第１側部２１０ｂ（図４Ｂ参照）同士の最小間隔は、例えば１５０μｍ以下である。ただしこれに限られず、対向する第１側部２１０ｂ同士が接触していてもよい。

基板１００の厚さＤ１１は、６０μｍ以下であることが好ましく、４０〜６０μｍの範囲にあることがより好ましい。絶縁層１０１の厚さ及び絶縁層１０２の厚さはそれぞれ、例えば約２５μｍである。絶縁層１０１の厚さと絶縁層１０２の厚さとは、例えば互いに同一である。ただしこれに限られず、これらは互いに異なっていてもよい。

絶縁層１０３の厚さ及び絶縁層１０４の厚さはそれぞれ、例えば約２５μｍである。絶縁層１０３の厚さと絶縁層１０４の厚さとは、例えば互いに同一である。ただしこれに限られず、これらは互いに異なっていてもよい。

なお、上記各絶縁層の厚さは、下層の絶縁層（下層ビルドアップ部の場合はコア基板）の上面を基準（ゼロ）にしている。すなわち、例えば絶縁層１０１の厚さ及び絶縁層１０２の厚さはそれぞれ、絶縁体１０１ａを含んだ厚さに相当する。

導体層３０１の厚さ及び導体層３０２の厚さはそれぞれ、例えば約１５μｍである。導体層３０１の厚さと導体層３０２の厚さとは、例えば互いに同一である。ただしこれに限られず、これらは互いに異なっていてもよい。

導体層１１０の厚さ、導体層１２０の厚さ、導体層１３０の厚さ、及び導体層１４０の厚さはそれぞれ、例えば約１５μｍである。導体層１１０の厚さ、導体層１２０の厚さ、導体層１３０の厚さ、及び導体層１４０の厚さは、例えば互いに同一である。ただしこれに限られず、これらは互いに異なっていてもよい。

図２において、本体部２０１の厚さＤ１２は、例えば約７０μｍである。本実施形態では、本体部２０１の片面（第２主面Ｆ３２）には電極が形成されないため、本体部２０１（特に、誘電層）を厚くすることができる。本体部２０１（図３Ａ参照）において、誘電層２３２〜２３８の厚さはそれぞれ、例えば約１μｍである。誘電層２３１及び２３９の厚さはそれぞれ、例えば約２３μｍである。導体層２１１〜２１４の厚さはそれぞれ、例えば約１μｍである。導体層２２１〜２２４の厚さはそれぞれ、例えば約１μｍである。本実施形態では、誘電層２３２〜２３８の厚さが互いに同一であり、誘電層２３１及び２３９の厚さが互いに同一であり、導体層２１１〜２１４の厚さが互いに同一であり、導体層２２１〜２２４の厚さが互いに同一である。ただしこれに限られず、これらは互いに異なっていてもよい。

本実施形態の配線板１０に内蔵される電子部品２００ａ及び２００ｂはそれぞれ、図３Ａに示されるように、本体部２０１の第１主面Ｆ３１上及び第１側面Ｆ３３上に形成され、第２主面Ｆ３２上には形成されないＬ字状の電極２１０（第１外部電極）と、本体部２０１の第１主面Ｆ３１上及び第２側面Ｆ３４上に形成され、第２主面Ｆ３２上には形成されないＬ字状の電極２２０（第２外部電極）と、を有する。このため、本実施形態の配線板１０に内蔵される電子部品２００ａ及び２００ｂは、図６に示すような、本体部２０１上に、下部２１０ｃ、２２０ｃを有するＵ字状（Ｘ−Ｚ断面）の電極２１０、２２０が形成された電子部品に比べて、クラックが生じにくい。

具体的には、図６に示す電子部品では、電極２１０の上部２１０ａの端部Ｐ１１０と、電極２２０の上部２２０ａの端部Ｐ１２０と、電極２１０の下部２１０ｃの端部Ｐ１３０と、電極２２０の下部２２０ｃの端部Ｐ１４０が、本体部２０１の第１主面Ｆ３１上又は第２主面Ｆ３２上に位置するため、これら端部Ｐ１１０、Ｐ１２０、Ｐ１３０、Ｐ１４０によって、本体部２０１の両面に段差が形成される。このため、例えば電子部品を基板の開口部に収容する際、又は電子部品の両面に絶縁層を形成する際などに、電子部品に力が加わると、本体部２０１の両面の段差を起点にして、本体部２０１にクラック（例えば図６に示すようなクラックＣＫ）が生じ易くなる。

この点、本実施形態の配線板１０に内蔵される電子部品２００ａ及び２００ｂでは、図３Ａに示されるように、片面（例えば第１主面Ｆ３）のみに段差が形成される。本実施形態に係る電子部品２００ａ及び２００ｂでは、一方の主面（例えば第２主面Ｆ４）には段差が形成されないため、図６に示す電子部品に比べて、クラックの起点となる段差の数が少なくなる。これにより、本実施形態の配線板１０では、電子部品２００ａ及び２００ｂにクラックが生じにくくなる。また、本実施形態の配線板１０では、本体部２０１の片面（第２主面Ｆ３２）には電極が形成されないため、本体部２０１を厚くすることができる。本体部２０１を厚くすると、電子部品２００ａ及び２００ｂの強度が向上し、クラックが生じにくくなる。

また、本実施形態に係る電子部品２００ａ及び２００ｂは、本体部２０１の主面上に面状の電極、すなわち電極２１０の上部２１０ａ及び電極２２０の上部２２０ａを有するため、ビア導体（例えばビア導体３２１ｂ、３２２ｂ）に接続し易い。

本実施形態の配線板１０では、本体部２０１の第２主面Ｆ３２上には、電極が形成されず、電子部品２００ａ及び２００ｂの第２主面Ｆ４が、第２主面Ｆ３２と一致する。第２主面Ｆ４においては、本体部２０１から電極が突出しないため、電子部品２００ａ及び２００ｂを薄くし易い。

本実施形態の配線板１０では、キャビティＲ１０の厚さＤ１３が、例えば約９０μｍである。また、電子部品２００ａ、２００ｂの厚さＤ１４がそれぞれ、例えば約８７μｍである。キャビティＲ１０の厚さＤ１３は、基板１００の厚さＤ１１と導体層３０１（第１導体層）の厚さと導体層３０２（第２導体層）の厚さとの合計に相当する。また、電子部品２００ａ又は２００ｂの厚さＤ１４は、上部２１０ａ又は２２０ａ（外部電極）を含めた電子部品２００ａ又は２００ｂの厚さに相当する。

本実施形態では、キャビティＲ１０の厚さＤ１３が、電子部品２００ａ、２００ｂの厚さＤ１４よりも大きい。これにより、コア部に形成されたキャビティＲ１０内に電子部品２００ａ及び２００ｂの全体を収容し、電子部品２００ａ及び２００ｂの故障リスクを低減することが可能になる。その結果、配線板の歩留まりが向上する。なお、キャビティＲ１０の厚さＤ１３が、電子部品２００ａ、２００ｂの厚さＤ１４と同じであっても、こうした効果に準ずる効果が得られると考えられる。

さらに、本実施形態では、上記構成に加えて、基板１００の厚さＤ１１が、電子部品２００ａ及び２００ｂの各々の本体部２０１の厚さＤ１２よりも小さい。こうした構成は、下記の点で、配線板１０の薄型化に有利である。

上記構成によれば、基板１００の厚さＤ１１が小さくなることで、コア部全体の厚さは小さいまま、導体層３０１及び３０２を厚くし易くなる。導体層３０１及び３０２が厚ければ、例えば後述のプレス工程時（図２５参照）などにおいて、キャビティＲ１０内の電子部品２００ａ及び２００ｂを保護し易くなる。このため、配線板１０に、強度の低い電子部品（例えば薄い電子部品）を内蔵し易くなる。また、絶縁層１０１及び１０２に心材を含ませ易くなる。さらに、導体層３０１及び３０２をそれぞれ例えば電源又はグランドに電気的に接続し、電源用の配線として用いる場合には、導体層３０１及び３０２が厚いほど、大電流を流し易くなる。

また、電子部品２００ａ及び２００ｂの電極２１０及び２２０の厚さを小さくし、本体部２０１の厚さを大きくすることで、電子部品全体の厚さが小さくても、必要な強度又は電気容量を確保し易くなる。また、電極２１０及び２２０（特に、上部２１０ａ、２２０ａ）を薄くすれば、電極２１０の上部２１０ａの端部Ｐ１１０（図３Ａ参照）及び電極２２０の上部２２０ａの端部Ｐ１２０（図３Ａ参照）の各々に生じるモーメントを抑制することが可能になり、ひいては電子部品２００ａ及び２００ｂのクラックを抑制することが可能になる。

本実施形態の配線板１０では、導体層３０１の上面及び導体層３０２の上面がそれぞれ、粗化処理されている一方、電極２１０の第１電極面Ｆ４１０（上面）と電極２２０の第２電極面Ｆ４２０（上面）とはそれぞれ、粗化処理されていない（図２参照）。こうした粗化処理の有無により、第１電極面Ｆ４１０及び第２電極面Ｆ４２０の十点平均粗さ（Ｒzjis）はそれぞれ、導体層３０１の上面及び導体層３０２の上面のいずれの十点平均粗さ（Ｒzjis）よりも小さくなっている。

本実施形態の配線板１０では、導体層３０１及び導体層３０２の上面がそれぞれ、粗化処理され、十点平均粗さの大きい粗面になっていることで、導体層３０１と絶縁層１０１との間、及び導体層３０２と絶縁層１０２との間にそれぞれ、高い密着性が得られ易くなる。本実施形態では、導体層１１０、１２０、１３０、１４０の各々の上面が、導体層３０１及び３０２の上面と同じ程度の粗さを有する。これにより、これら上面とその上に形成される絶縁層等との密着性が向上する。

以上説明したように、本実施形態の配線板１０によれば、配線板１０に内蔵される電子部品２００ａ及び２００ｂの電気特性について高い信頼性を維持しながら、配線板１０を薄く（薄型化）することが可能になる。また、電子部品２００ａ及び２００ｂのクラックを抑制することが可能になる。

以下、本実施形態に係る配線板１０の製造方法について説明する。

まず、電子部品２００ａ及び２００ｂ（それぞれコンデンサ）を準備する。図７は、本実施形態に係るコンデンサの製造方法の概略的な内容及び手順を示すフローチャートである。本実施形態では、製造効率を高めるために、１つのパネルに同時に複数のコンデンサを製造した後、それらコンデンサの各々をパネルから切り出すこととする。ただしこれに限られず、例えば１つずつコンデンサを製造してもよい。

図７のステップＳ１１では、図８に示すように、誘電層２３１と、導体層２２１と、誘電層２３２と、導体層２１１と、誘電層２３３と、導体層２２２と、誘電層２３４と、導体層２１２と、誘電層２３５と、導体層２２３と、誘電層２３６と、導体層２１３と、誘電層２３７と、導体層２２４と、誘電層２３８と、導体層２１４と、誘電層２３９とを、この順で積層する。

図９に、誘電層２３１〜２３９と導体層２１１、２１２、２１３、２１４の導体パターンとの関係を示す。図１０に、誘電層２３１〜２３９と導体層２２１、２２２、２２３、２２４の導体パターンとの関係を示す。

本実施形態では、この段階（カット前）において、誘電層２３１〜２３９が、互いに略同じ外形（Ｘ−Ｙ平面）を有する。誘電層２３１〜２３９と導体層２１１〜２１４及び２２１〜２２４とは、図３Ａに示すような態様で誘電層と導体層とが交互に積層されるように配置される。詳しくは、誘電層２３１〜２３９と導体層２１１〜２１４及び２２１〜２２４とは、図９及び図１０に示すように配置され、導体層２１１〜２１４の一部と導体層２２１〜２２４の一部とがＺ方向に重なるように積層される。導体層２１１〜２１４の導体パターンと導体層２２１〜２２４の導体パターンとはそれぞれ、図９及び図１０に示すように、例えばＸ方向に沿って整列させる。本実施形態では、各導体層の導体パターンをＸ−Ｙ平面に投影させた場合に、これらの列が重なるように（後述の図１２参照）、各導体層を配置する。上記誘電層及び導体層は、例えば位置決めピンなどで位置決めすることができる。

続けて、図７のステップＳ１２で、図１１に示すように、上記積層された誘電層及び導体層をプレスする。これにより、それら誘電層及び導体層が一体化する。

続けて、図７のステップＳ１３で、例えばダイシング加工により、上記一体化した誘電層及び導体層をカットする。本実施形態では、図１２中にラインＬ１、Ｌ２で示すように、例えばＹ方向、Ｘ方向の各々に沿って、格子状にカットする。詳しくは、各導体層の導体パターンの両脇を、導体パターンの列（例えばＸ方向）及びこれに直交する方向（例えばＹ方向）に沿って、カットする。これにより、図１３に示すように、矩形板状の本体部２０１が複数完成する。導体層２１１〜２１４及び２２１〜２２４はそれぞれ、カット面（本体部２０１の側面）に露出する。

続けて、図７のステップＳ１４で、電極２１０及び２２０を形成するための、めっき及びエッチング等をする。

具体的には、図１４Ａに示すように、例えば浸漬めっき法により、本体部２０１の両端部にのみ、例えばニッケルの無電解めっき膜を形成する。これにより、図１４Ｂに示すように、本体部２０１の第１主面Ｆ３１上、第１側面Ｆ３３上、及び第２主面Ｆ３２上に、例えばニッケルからなる第１電極層１００１ａが形成される。また、本体部２０１の第１主面Ｆ３１上、第２側面Ｆ３４上、及び第２主面Ｆ３２上に、例えばニッケルからなる第１電極層１００１ｂが形成される。また、図１４Ｂには示されていないが、第１電極層１００１ａ及び１００１ｂはそれぞれ、第３側面Ｆ３５上及び第４側面Ｆ３６上（図４Ｂ参照）にも形成される。

続けて、図１４Ｃに示すように、例えばエッチング又は機械的研磨等により、第２主面Ｆ３２上の第１電極層１００１ａ及び１００１ｂを除去する。ただしこれに限られず、例えば最初から、第２主面Ｆ３２以外の面のみに第１電極層１００１ａ及び１００１ｂを形成するようにしてもよい。また、例えば後述の電解めっき後に、第２電極層１００２ａ、１００２ｂとともに第１電極層１００１ａ、１００１ｂを除去してもよい。

続けて、図１５Ａに示すように、例えばバレルめっきにより、第１電極層１００１ａ及び１００１ｂをシード層として、例えば銅の電解めっき膜を形成する。具体的には、めっき槽１０００に本体部２０１を所望の数だけ入れて、めっき槽１０００を回転させながら、本体部２０１の各々に電解めっきを行う。その後、必要に応じて、例えば機械的研磨又はエッチング等により、電解めっきを薄くしたり、不要なめっきを除去したりしてもよい。

これにより、図１５Ｂに示すように、第１電極層１００１ａ、１００１ｂ上にそれぞれ、例えば銅の電解めっきからなる第２電極層１００２ａ、１００２ｂが形成される。第１電極層１００１ａ、１００１ｂ及び第２電極層１００２ａ、１００２ｂは、電極２１０及び２２０を構成する。第１電極層１００１ａ、１００１ｂはそれぞれ、例えば第２電極層１００２ａ、１００２ｂを形成（電解めっき）するためのシード層として機能する。ただしこれに限られず、本体部２０１との密着性を確保するために、本体部２０１と第２電極層１００２ａ、１００２ｂとの間に、それぞれ第１電極層１００１ａ、１００１ｂを形成してもよい。

続けて、図７のステップＳ１５で、電極２１０及び２２０が形成された本体部２０１を、例えば１２００℃で焼成する。これにより、電子部品２００ａ及び２００ｂ（それぞれチップコンデンサ）が完成する。

本実施形態に係る配線板１０は、上記準備された電子部品２００ａ及び２００ｂを用いて製造される。図１６は、本実施形態に係る配線板１０の製造方法の概略的な内容及び手順を示すフローチャートである。

図１６のステップＳ２１では、配線板１０のコア基板を準備して、その両面に導体層を形成する。

具体的には、図１７Ａに示すように、出発材料として両面銅張積層板２０００を準備する。両面銅張積層板２０００は、基板１００（コア基板）と、基板１００の第１面Ｆ１１上に形成された金属箔２００１（例えば銅箔）と、基板１００の第２面Ｆ１２上に形成された金属箔２００２（例えば銅箔）と、から構成される。本実施形態では、この段階において、基板１００が、完全に硬化した状態（Ｃステージ）のガラエポからなる。

続けて、図１７Ｂに示すように、例えばＣＯ_２レーザを用いて、第１面Ｆ１１側からレーザを両面銅張積層板２０００に照射することにより孔２００３ａを形成し、第２面Ｆ１２側からレーザを両面銅張積層板２０００に照射することにより孔２００３ｂを形成する。孔２００３ａと孔２００３ｂとは、Ｘ−Ｙ平面において略同じ位置に形成され、最終的にはつながって、両面銅張積層板２０００を貫通するスルーホール３００ａとなる。スルーホール３００ａの形状は、例えば砂時計状（鼓状）である。孔２００３ａと孔２００３ｂとの境界は括れ部３００ｃ（図１）に相当する。第１面Ｆ１１に対するレーザ照射と第２面Ｆ１２に対するレーザ照射とは、同時に行っても、片面ずつ行ってもよい。スルーホール３００ａを形成した後には、スルーホール３００ａについてデスミアを行うことが好ましい。デスミアにより、不要な導通（ショート）が抑制される。また、レーザ光の吸収効率を高めるため、レーザ照射に先立って金属箔２００１、２００２の表面を黒化処理してもよい。なお、スルーホール３００ａの形成は、ドリル又はエッチングなど、レーザ以外の方法で行ってもよい。ただし、レーザ加工であれば、微細な加工をし易い。

続けて、例えばパネルめっき法により、図１７Ｃに示すように、金属箔２００１、２００２上及びスルーホール３００ａ内に、例えば銅のめっき２００４を形成する。具体的には、まず、例えば化学めっき法により、銅の無電解めっき膜を形成し、続けてめっき液を用いて、その無電解めっき膜をシード層として電解めっきを行うことにより、めっき２００４を形成する。これにより、スルーホール３００ａにめっき２００４が充填され、スルーホール導体３００ｂが形成される。

続けて、例えばエッチングレジスト及びエッチング液を用いて、基板１００の第１面Ｆ１１及び第２面Ｆ１２に形成された各導体層のパターニングを行う。具体的には、導体層３０１、３０２に対応したパターンを有するエッチングレジストで各導体層を覆い、各導体層の、エッチングレジストで覆われない部分（エッチングレジストの開口部で露出する部位）を、エッチングで除去する。これにより、図１７Ｄに示すように、基板１００の第１面Ｆ１１上に導体層３０１（第１導体層）が形成され、基板１００の第２面Ｆ１２上に導体層３０２（第２導体層）が形成される。なお、エッチングは、湿式に限られず、乾式であってもよい。

本実施形態では、導体層３０１及び３０２がそれぞれ、例えば銅箔（下層）、無電解銅めっき（中間層）、及び電解銅めっき（上層）の３層構造からなる。本実施形態では、導体層３０１及び３０２が、電源用の配線を含む。ただしこれに限られず、導体層３０１及び３０２のパターンは任意である。例えば導体層３０１又は３０２に、後工程（電子部品２００ａ及び２００ｂを配置する工程等）で使用するアライメントマークを形成しておいてもよい。また、導体層３０１及び３０２における開口部Ｒ１００の形状に対応する部分の導体を除去しておいてもよい（後述の図１９Ａ及び図１９Ｂ参照）。

続けて、図１６のステップＳ２２で、例えば化学エッチングにより、図１８に示すように、導体層３０１及び３０２の上面をそれぞれ粗化する。ただしこれに限られず、粗化処理の方法は任意である。例えばエッチングは、湿式であっても、乾式であってもよい。

続けて、図１６のステップＳ２３で、例えば第１面Ｆ１１側から基板１００にレーザ光を照射して開口部Ｒ１００（後述の図２０参照）を形成する。具体的には、例えば図１９Ａに示すように、開口部Ｒ１００の形状（図５参照）を描くようにレーザ光を照射することにより、基板１００における、開口部Ｒ１００に対応した領域を、その周りの部分から切り取る。レーザの照射角度は、例えば基板１００の第１面Ｆ１１に対して略垂直の角度とする。

上記レーザ光の照射に先立って、例えば図１９Ａに示すように開口部Ｒ１００の形状に対応して、基板１００上の導体層３０１を（必要に応じて、その反対側の導体層３０２も）除去しておくことが好ましい。また、図１９Ｂに示すようにレーザ照射路に沿って、基板１００上の導体層３０１を（必要に応じて、その反対側の導体層３０２も）除去しておいてもよい。図１９Ａ又は図１９Ｂに示すような形態に導体層３０１を加工しておくことで、開口部Ｒ１００の位置及び形状が明確になるため、レーザ照射のアライメントが容易になる。また、加工部分の導体が除去されることで、レーザ加工が容易になる。

第１面Ｆ１１側から基板１００にレーザ光を照射した場合、第２面Ｆ１２側に向かうほどレーザによる加工量が減少して、基板１００の切断面はテーパ面になり易い。しかし、基板１００が薄くなると、基板１００の主面（第１面Ｆ１１又は第２面Ｆ１２）に対して略垂直な切断面が得られ易くなる。本実施形態では、基板１００の厚さが、６０μｍ以下である。このため、図２０に示すように、開口部Ｒ１００に面する基板１００の壁面Ｆ１０が、基板１００の主面に対して略垂直になり易い。

なお、開口部Ｒ１００の形成方法はレーザに限られず任意であり、例えば金型で形成してもよい。

これにより、図２０に示すように、第１面Ｆ１１及びその反対側の第２面Ｆ１２と、第１面Ｆ１１から第２面Ｆ１２までを貫通する開口部Ｒ１００と、を有する基板１００が形成される。本実施形態では、開口部Ｒ１００が、基板１００を貫通する孔からなる。また、開口部Ｒ１００が、電子部品２００ａ及び２００ｂの収容スペースを構成する。以下、導体層３０１の上面から導体層３０２の上面までの厚さを有する部分（電子部品２００ａ及び２００ｂの収容スペース）を、キャビティＲ１０という。

続けて、図１６のステップＳ２４で、図７の方法により製造された電子部品２００ａ及び２００ｂ（それぞれチップコンデンサ）を、基板１００のキャビティＲ１０に収容する。電子部品２００ａ及び２００ｂはそれぞれ、図３Ａ〜図４Ｂに示すような構造を有する。

具体的には、図２１に示すように、例えばＰＥＴ（ポリ・エチレン・テレフタレート）からなるキャリア２００５を、基板１００の片側（例えば第１面Ｆ１１側）に設ける。これにより、キャビティＲ１０（孔）の一方の開口がキャリア２００５で塞がれる。本実施形態では、キャリア２００５が、粘着シート（例えばテープ）からなり、基板１００側に粘着性を有する。キャリア２００５は、例えばラミネートにより、基板１００（詳しくは、導体層３０１）と接着される。

続けて、図２２に示すように、キャビティＲ１０（孔）の塞がれた開口とは反対側（Ｚ２側）から、キャビティＲ１０に電子部品２００ａ及び２００ｂを入れる。

電子部品２００ａ及び２００ｂはそれぞれ、例えば部品実装機によりキャビティＲ１０に入れられる。例えば電子部品２００ａ及び２００ｂはそれぞれ、真空チャック等により保持され、キャビティＲ１０の上方（Ｚ２側）に運ばれた後、そこから鉛直方向に沿って下降し、キャビティＲ１０に入れられる。これにより、図２３に示すように、電子部品２００ａ及び２００ｂが、第１主面Ｆ３（及び第１主面Ｆ３１）が第２面Ｆ１２と同じ向きになるように、キャビティＲ１０（及び開口部Ｒ１００）に配置される。電子部品２００ａ及び２００ｂは、キャリア２００５（粘着シート）上に、隣り合うように配置される。

本実施形態では、キャビティＲ１０の厚さＤ１３が、電子部品２００ａ及び２００ｂの各々の厚さＤ１４以上である（図２参照）。このため、コア部に形成されたキャビティＲ１０内に電子部品２００ａ及び２００ｂの全体が収容される。

また、本実施形態では、電子部品２００ａ及び２００ｂの第２主面Ｆ４（本体部２０１の第２主面Ｆ３２）をキャリア２００５に向けて電子部品２００ａ及び２００ｂを配置する。すなわち、キャリア２００５上に、電子部品２００ａ及び２００ｂの第２主面Ｆ４（第２主面Ｆ３２）が載置される。これにより、電極に直接衝撃が加わりにくくなり、クラックが抑制される。ただしこれに限られず、電子部品２００ａ及び２００ｂの第１主面Ｆ３を、キャリア２００５上に載置してもよい。

続けて、図１６のステップＳ２５で、図２４に示すように、導体層３０２上に、半硬化状態（Ｂステージ）の絶縁層１０２及び金属箔２００７（例えば樹脂付き銅箔）を形成する。絶縁層１０２は、例えば熱硬化性を有するガラエポのプリプレグからなる。続けて、図２５に示すように、絶縁層１０２を半硬化の状態でプレスすることにより、絶縁層１０２から樹脂を流出させてキャビティＲ１０へ流し込む。これにより、図２６に示すように、キャビティＲ１０における電子部品２００ａ及び２００ｂと基板１００との間、及び、電子部品２００ａと電子部品２００ｂとの間にそれぞれ、絶縁体１０１ａ（絶縁層１０２を構成する樹脂）が充填される。

キャビティＲ１０に絶縁体１０１ａが充填されたら、絶縁体１０１ａと電子部品２００ａ及び２００ｂとの仮溶着を行う。具体的には、加熱により絶縁体１０１ａに電子部品２００ａ及び２００ｂを支持できる程度の保持力を発現させる。これにより、キャリア２００５に支持されていた電子部品２００ａ及び２００ｂが、絶縁体１０１ａによって支持されるようになる。その後、図２７に示すように、キャリア２００５を除去する。

なお、この段階では、絶縁体１０１ａ（充填樹脂）及び絶縁層１０２は半硬化しているにすぎず、完全には硬化していない。ただしこれに限られず、例えば、この段階で絶縁体１０１ａ及び絶縁層１０２を完全に硬化させてもよい。

上記のように、本実施形態では、電子部品２００ａ及び２００ｂの配置に先立って、基板１００に形成された開口部Ｒ１００の第１面Ｆ１１側の開口をキャリア２００５（支持材）で塞ぐ（図２１参照）。そして、開口部Ｒ１００の第２面Ｆ１２側の開口から、開口部Ｒ１００内のキャリア２００５上に電子部品２００ａ及び２００ｂを載置する（図２２及び図２３参照）。そしてその後、キャリア２００５を除去する（図２７参照）。こうした方法によれば、コア部のキャビティＲ１０に電子部品２００ａ及び２００ｂを配置し易くなる。

続けて、図１６のステップＳ２６で、下層ビルドアップ部を形成する。

具体的には、図２８に示すように、導体層３０１上及び電子部品２００ａ、２００ｂの第２主面Ｆ４上に、絶縁層１０１及び金属箔２００６（例えば樹脂付き銅箔）を形成する。絶縁層１０１は、例えば熱硬化性を有するガラエポのプリプレグからなる。続けて、例えばプレスにより、絶縁層１０１を半硬化の状態（Ｂステージ）で導体層３０１及び電子部品２００ａ、２００ｂに接着させた後、加熱して絶縁層１０１、１０２の各々を硬化させる。

これにより、基板１００の第１面Ｆ１１上、導体層３０１上、及び電子部品２００ａ及び２００ｂの第２主面Ｆ４上に、第１絶縁層（絶縁層１０１及び絶縁体１０１ａ）が形成され、基板１００の第２面Ｆ１２上、導体層３０２上、及び電子部品２００ａ及び２００ｂの第１主面Ｆ３上に、第２絶縁層（絶縁層１０２及び絶縁体１０１ａ）が形成される（図２９参照）。

上記のように、本実施形態では、心材を含む樹脂からなる絶縁層（絶縁層１０１、１０２及び絶縁体１０１ａ）をプレスすることにより、基板１００の第１面Ｆ１１上、第２面Ｆ１２上、及び電子部品２００ａ、２００ｂ上に、絶縁層（絶縁層１０１、１０２及び絶縁体１０１ａ）を接着する。

本実施形態では、絶縁層１０１、１０２の硬化を同時に行う。基板１００の両面に形成される絶縁層１０１、１０２の硬化を同時に行うことにより、基板１００の反りが抑制される。その結果、基板１００を薄くし易くなる。

なお、上記プレスにより絶縁層１０２から樹脂を流出させて、絶縁層１０２から流出した樹脂が、絶縁層１０１から流出した樹脂と一緒に絶縁体１０１ａを構成してもよい。

また、上記プレス及び加熱処理は、複数回に分けて行ってもよい。また、加熱処理とプレスとは別々に行ってもよいし、同時に行ってもよい。

本実施形態では、キャビティＲ１０内に、電子部品２００ａ及び２００ｂの全体が収容される。このため、上記プレス時において、キャビティＲ１０内の電子部品２００ａ及び２００ｂに衝撃が加わりにくい。

続けて、図２９に示すように、例えばレーザにより、絶縁層１０１及び金属箔２００６に孔３１３ａ（ビアホール）を形成し、絶縁層１０２及び金属箔２００７に孔３２１ａ〜３２３ａ（それぞれビアホール）を形成する。孔３１３ａは金属箔２００６及び絶縁層１０１を貫通し、孔３２１ａ〜３２３ａの各々は金属箔２００７及び絶縁層１０２を貫通する。そして、孔３２１ａは、電子部品２００ａ及び２００ｂの電極２１０に至り、孔３２２ａは、電子部品２００ａ及び２００ｂの電極２２０に至る。また、孔３１３ａ及び３２３ａの各々は、スルーホール導体３００ｂの直上の導体層３０１、３０２に至る。その後、必要に応じて、デスミアを行う。

本実施形態では、電極２１０及び２２０の上面を粗化処理しないため、電極２１０及び２２０の上面の高い反射率が維持される。このため、上記ビアホールの形成において、レーザによる電極２１０及び２２０のダメージが抑制されると考えられる。

続けて、例えば化学めっき法により、金属箔２００６、２００７上及び孔３１３ａ及び３２１ａ〜３２３ａ内に、例えば銅の無電解めっき膜２００８、２００９を形成する（図３０参照）。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、絶縁層１０１、１０２の表面に吸着させてもよい。

続けて、リソグラフィ技術又は印刷等により、第１面Ｆ１１側の主面（無電解めっき膜２００８上）に、開口部２０１０ａを有するめっきレジスト２０１０を、また、第２面Ｆ１２側の主面（無電解めっき膜２００９上）に、開口部２０１１ａを有するめっきレジスト２０１１を、それぞれ形成する（図３０参照）。開口部２０１０ａ、２０１１ａはそれぞれ、導体層１１０、１２０（図３１）に対応したパターンを有する。

続けて、図３０に示すように、例えばパターンめっき法により、めっきレジスト２０１０、２０１１の開口部２０１０ａ、２０１１ａに、それぞれ例えば銅の電解めっき２０１２、２０１３を形成する。具体的には、陽極にめっきする材料である銅を接続し、陰極に被めっき材である無電解めっき膜２００８、２００９を接続して、めっき液に浸漬する。そして、両極間に直流の電圧を印加して電流を流し、無電解めっき膜２００８、２００９の表面に銅を析出させる。これにより、孔３１３ａ及び３２１ａ〜３２３ａにそれぞれ、無電解めっき膜２００８、２００９及び電解めっき２０１２、２０１３が充填され、例えば銅のめっきからなるビア導体３１３ｂ及び３２１ｂ〜３２３ｂが形成される。ビア導体３２１ｂ（第１ビア導体）は、絶縁層１０２に形成され、電極２１０（第１外部電極）に接続される。また、ビア導体３２２ｂ（第２ビア導体）は、絶縁層１０２に形成され、電極２２０（第２外部電極）に接続される。

その後、例えば所定の剥離液により、めっきレジスト２０１０及び２０１１を除去し、続けて不要な無電解めっき膜２００８、２００９及び金属箔２００６、２００７を除去することにより、図３１に示すように、導体層１１０及び導体層１２０が形成される。導体層１１０、１２０の上面はそれぞれ、例えば化学エッチングにより粗化する。本実施形態では、導体層１１０及び１２０がそれぞれ、例えば銅箔（下層）、無電解銅めっき（中間層）、及び電解銅めっき（上層）の３層構造からなる。これにより、下層ビルドアップ部が完成する。

なお、電解めっきのためのシード層は無電解めっき膜に限られず、無電解めっき膜２００８、２００９に代えて、スパッタ膜等をシード層として用いてもよい。

続けて、図１６のステップＳ２７で、例えば図３２に示すように、上層ビルドアップ部を形成する。上層ビルドアップ部は、例えば下層ビルドアップ部と同じように、すなわち絶縁層及び金属箔（例えば樹脂付き銅箔）の積層、プレス、樹脂の硬化、ビア導体の形成、及び導体層の形成（粗化処理を含む）を行うことで、形成することができる。

続けて、図１６のステップＳ２８で、絶縁層１０３、１０４上及び導体層１３０及び１４０上にそれぞれ、開口部１１ａを有するソルダーレジスト１１、開口部１２ａを有するソルダーレジスト１２を形成する（図１参照）。導体層１３０、１４０はそれぞれ、開口部１１ａ、１２ａに位置する所定の部位（パッドＰ１１、Ｐ１２等）を除いて、ソルダーレジスト１１、１２で覆われる。ソルダーレジスト１１及び１２は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、又はラミネート等により、形成することができる。

続けて、電解めっき又はスパッタリング等により、導体層１３０、１４０上、詳しくはソルダーレジスト１１、１２に覆われないパッドＰ１１、Ｐ１２（図１参照）の表面にそれぞれ、例えばＮｉ／Ａｕ膜からなる耐食層を形成する。また、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。

以上の工程により、本実施形態の配線板１０（図１）が完成する。その後、必要があれば、電子部品２００ａ、２００ｂの電気テスト（容量値及び絶縁性などのチェック）を行う。

本実施形態の製造方法は、配線板１０の製造に適している。こうした製造方法であれば、低コストで、良好な配線板１０が得られると考えられる。

本実施形態の配線板１０は、例えば電子部品又は他の配線板と電気的に接続することができる。例えば半田により、配線板１０のパッドＰ１１又はＰ１２に電子部品（例えば半導体素子）を実装することができる。また、パッドＰ１１又はＰ１２により、配線板１０を他の配線板（例えばマザーボード）に実装することができる。本実施形態の配線板１０は、例えば携帯電話等の携帯機器の回路基板として用いることができる。

本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。

配線板に内蔵される電子部品の構造は、図３Ａ〜図４Ｂに示したものに限られない。例えば図３３に示すように、本体部２０１の第１主面Ｆ３１に開口部Ｒ１１１及びＲ１２１が形成され、開口部Ｒ１１１及びＲ１２１の各々に電子部品の外部電極（電極２１０又は２２０）が形成されてもよい。

図３３の例では、開口部Ｒ１１１が、本体部２０１の第１主面Ｆ３１に段差Ｐ１１１を形成し、開口部Ｒ１２１が、本体部２０１の第１主面Ｆ３１に段差Ｐ１２１を形成する。本体部２０１の第１主面Ｆ３１は、段差Ｐ１１１、Ｐ１２１の上段に位置する上段面Ｆ３１０と、段差Ｐ１１１、Ｐ１２１の下段に位置する下段面Ｆ３１１及びＦ３２１と、から構成される。電子部品の第１主面Ｆ３は、第１電極面Ｆ４１０（電極２１０形成部）と、上段面Ｆ３１０（電極非形成部）と、第２電極面Ｆ４２０（電極２２０形成部）と、から構成される。

電極２１０は、第１主面Ｆ３１の下段面Ｆ３１１全体を覆う上部２１０ａと、第１側面Ｆ３３全体を覆う第１側部２１０ｂと、第３側面Ｆ３５の一部を覆う第３側部２１０ｄ（図４Ｂ参照）と、第４側面Ｆ３６の一部を覆う第４側部２１０ｅ（図４Ｂ参照）と、から構成される。また、電極２２０は、第１主面Ｆ３１の下段面Ｆ３２１全体を覆う上部２２０ａと、第２側面Ｆ３４全体を覆う第２側部２２０ｂと、第３側面Ｆ３５の一部を覆う第３側部２２０ｄ（図４Ｂ参照）と、第４側面Ｆ３６の一部を覆う第４側部２２０ｅ（図４Ｂ参照）と、から構成される。電極２１０の上部２１０ａ及び電極２２０の上部２２０ａには、例えばそれぞれビア導体が接続される。開口部Ｒ１１１、Ｒ１２１の深さとそこに形成される電極（上部２１０ａ、２２０ａ）の厚さとは、例えば互いに略同一である。

図３３の例では、電子部品の第１主面Ｆ３及び第２主面Ｆ４がそれぞれ高い平坦性を有する。このため、電子部品の両方の主面（第１主面Ｆ３及び第２主面Ｆ４）に段差は形成されない。その結果、電子部品にクラックが生じにくくなる。

図３３に示すような電子部品は、例えば図８に示す誘電層２３９に、金型等により、開口部Ｒ１１１及びＲ１２１の各々に対応した溝を形成しておくことで、製造することができる。溝は、積層（図７のステップＳ１１）前にしてもよいし、プレス後カット前又はカット後に形成してもよい。ただし、積層前に溝を形成しておく方が、略一定の深さを有する溝を形成し易いと考えられる。

図３４に示すように、基板１００に、第２面Ｆ１２に開口する非貫通の開口部Ｒ１００が形成され、電子部品２００ａがその開口部Ｒ１００に配置されてもよい。

上記実施形態の配線板１０は２つの電子部品２００ａ及び２００ｂを内蔵しているが、これに限られない。配線板１０が内蔵する電子部品の数は任意であり、例えば１つであってもよいし、３つ以上であってもよい。

上記実施形態の配線板１０では、１つのキャビティＲ１０（開口部）に複数の電子部品（電子部品２００ａ及び２００ｂ）が収容されるが、これに限られない。例えば図３５（図５に対応する図）に示すように、１つのキャビティＲ１０につき１つの電子部品を収容することにより、複数の電子部品（例えば電子部品２００ａ、２００ｂ、２００ｃ、２００ｄ）を内蔵する配線板であってもよい。

上記実施形態では、絶縁層１０１、１０２、１０３、１０４がそれぞれ心材を含む樹脂からなるが、これに限られない。例えば各層間絶縁層の平坦性を確保する上では、下層ビルドアップ部を構成する絶縁層１０１及び１０２が心材を含む樹脂からなることが、特に重要である。このため、例えば図３６に示すように、絶縁層１０３及び１０４が心材を含んでいなくても、絶縁層１０１及び１０２が心材を含んでいれば、必要な平坦性が得られることが多い。なお、図３６では、層間絶縁層における心材の有無を、ハッチングの有無で示している。また、必要な平坦性が確保できる場合には、絶縁層１０１、１０２、１０３、１０４のいずれにも心材を含ませなくてもよい。

図３７に示すように、基板１００（例えば配線板のコア基板）が、金属板１００ａ（例えば銅箔）を内蔵する絶縁基板であってもよい。こうした基板１００では、金属板１００ａにより放熱性が向上する。図３７の例では、金属板１００ａに至るビア導体１００ｂが基板１００に形成され、金属板１００ａと電源用の配線（例えばグランドに電気的に接続される導体層３０１、３０２）とが、ビア導体１００ｂを介して、互いに電気的に接続されている。金属板１００ａの平面形状（Ｘ−Ｙ平面）は任意であり、四角形であってもよく、円であってもよい。

以下、図３８Ａ及び図３８Ｂを参照して、図３７に示す基板１００（コア基板）の製造方法の一例について説明する。

まず、図３８Ａに示すように、例えば銅箔からなる金属板１００ａを挟むように、絶縁層３００１及び金属箔２００１（例えば樹脂付き銅箔）と、絶縁層３００２及び金属箔２００２（例えば樹脂付き銅箔）と、を配置する。絶縁層３００１、３００２はそれぞれ、例えばガラエポのプリプレグからなる。

続けて、プレスにより、金属板１００ａに向けて圧力を加える。絶縁層３００１、３００２を半硬化の状態（Ｂステージ）でプレスすることにより、図３８Ｂに示すように、絶縁層３００１、３００２からそれぞれ樹脂を流出させる。これにより、金属板１００ａの側方に絶縁層３００３が形成される。その後、加熱して絶縁層３００１、３００２、３００３の各々を硬化させる。これにより、金属板１００ａを内蔵する基板１００が完成する。

なお、上記プレス及び加熱処理は、複数回に分けて行ってもよい。また、加熱処理とプレスとは別々に行ってもよいし、同時に行ってもよい。

キャビティＲ１０（開口部）に収容されるチップコンデンサの電極の形状は任意である。

キャビティＲ１０（開口部）に収容される電子部品の種類は、任意である。例えばコンデンサ、抵抗、又はコイル等の受動部品のほか、ＩＣ回路等の能動部品など、任意の電子部品を採用することができる。また、２種類以上の電子部品（例えばコンデンサ及びダイオードなど）を１つのキャビティＲ１０（開口部）に収容してもよい。

配線板１０の構成、特に、その構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。

例えばビルドアップ部の層数は任意である。また、基板１００の第１面Ｆ１１側と基板１００の第２面Ｆ１２側とで、ビルドアップ部の層数が異なっていてもよい。ただし、応力を緩和するためには、基板１００の第１面Ｆ１１側と基板１００の第２面Ｆ１２側とで、ビルドアップ部の層数を同じにして、表裏の対称性を高めることが好ましいと考えられる。

各ビア導体は、フィルド導体に限られず、例えばコンフォーマル導体であってもよい。

電子部品及び開口部（収容部）の平面形状（Ｘ−Ｙ平面）は任意であり、例えば略円であってもよいし、略正方形、略正六角形、又は略正八角形など、略長方形以外の略多角形であってもよい。多角形の角の形状は任意であり、例えば略直角でも、鋭角でも、鈍角でも、丸みを帯びていてもよい。ただし、基板上の配線領域を増やすなどの目的で開口部（収容部）を小さくするためには、開口部（収容部）の平面形状（Ｘ−Ｙ平面）を、収容される電子部品の平面形状（Ｘ−Ｙ平面）に対応させることが好ましい。

チップコンデンサ又は配線板の製造方法は、上記図７及び図１６に示した順序や内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。

上記実施形態では、キャリア２００５上に、電子部品２００ａ及び２００ｂの第２主面Ｆ４（第２主面Ｆ３２）を載置している（図２２及び図２３参照）。しかしこれに限られず、電子部品２００ａ及び２００ｂの第１主面Ｆ３、すなわち電極２１０の上部２１０ａ及び電極２２０の上部２２０ａ（図３Ａ参照）を、キャリア２００５上に載置してもよい。こうした製造方法によれば、後工程（図２９及び図３０参照）で形成されるビア導体３２１ｂ、３２２ｂの長さ（及び孔３２１ａ、３２２ａの深さ）を短くし易くなる。また、ビア導体３２１ｂ、３２２ｂの接続面（上部２１０ａ、２２０ａの上面）を同じ高さ（Ｚ座標）にすることができるため、ビア導体３２１ｂ、３２２ｂのアライメント精度を向上させることが可能になる。以下、主に図３９〜図４４を参照して、こうした製造方法の一例について説明する。

まず、上記実施形態と同様、図１７Ａ〜図２０に示す工程を経て、基板１００に開口部Ｒ１００（キャビティＲ１０）を形成する。続けて、図３９に示すように、キャリア２００５を、基板１００の片側（例えば第２面Ｆ１２側）に設け、キャビティＲ１０（孔）の塞がれた開口とは反対側（Ｚ１側）から、キャビティＲ１０に電子部品２００ａ及び２００ｂを入れる。これにより、キャリア２００５上に、電子部品２００ａ及び２００ｂの第１主面Ｆ３（電極２１０、２２０）が載置される。

続けて、図４０に示すように、導体層３０１上に、半硬化状態（Ｂステージ）の絶縁層１０１及び金属箔２００６（例えば樹脂付き銅箔）を形成し、例えばプレスにより、絶縁層１０１から樹脂を流出させてキャビティＲ１０へ流し込む。これにより、図４１に示すように、キャビティＲ１０における電子部品２００ａ及び２００ｂと基板１００との間、及び、電子部品２００ａと電子部品２００ｂとの間にそれぞれ、絶縁体１０１ａ（絶縁層１０１を構成する樹脂）が充填される。

キャビティＲ１０に絶縁体１０１ａが充填されたら、絶縁体１０１ａと電子部品２００ａ及び２００ｂとの仮溶着を行う。具体的には、加熱により絶縁体１０１ａに電子部品２００ａ及び２００ｂを支持できる程度の保持力を発現させる。これにより、キャリア２００５に支持されていた電子部品２００ａ及び２００ｂが、絶縁体１０１ａによって支持されるようになる。その後、図４２に示すように、キャリア２００５を除去する。

続けて、図４３に示すように、導体層３０２上及び電子部品２００ａ、２００ｂの第１主面Ｆ３上に、絶縁層１０２及び金属箔２００７（例えば樹脂付き銅箔）を形成し、図４４に示すように、例えばプレスにより、絶縁層１０２を半硬化の状態（Ｂステージ）で導体層３０２及び電極２１０、２２０に接着させた後、加熱して絶縁層１０１、１０２の各々を硬化させる。

その後、上記実施形態と同様、図２９〜図３２に示す工程を経て、例えば図４５に示すような配線板が完成する。図４５に示す配線板では、導体層３０２の上面と、電子部品２００ａ及び２００ｂの各々の第１主面Ｆ３（ひいては、電極２１０、２２０の上面）とが、同じ高さ（Ｚ座標）に位置し、略面一（同一平面）になる。

各導体層の形成方法は任意である。例えばパネルめっき法、パターンめっき法、フルアディティブ法、セミアディティブ（ＳＡＰ）法、サブトラクティブ法、転写法、及びテンティング法のいずれか１つ、又はこれらの２以上を任意に組み合わせた方法で、導体層を形成してもよい。

また、レーザに代えて、湿式又は乾式のエッチングで加工してもよい。エッチングで加工する場合には、予め除去したくない部分をレジスト等で保護しておくことが好ましいと考えられる。

上記実施形態及び変形例は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことが好ましいと考えられる。例えば図３３〜図３６のいずれかに示す構造に、図３７に示す金属板を内蔵する基板を適用してもよい。

以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。

本発明に係る電子部品内蔵配線板は、携帯機器等の回路基板に適している。本発明に係る電子部品内蔵配線板の製造方法は、そうした電子部品内蔵配線板の製造に適している。

１０ 配線板
１１、１２ ソルダーレジスト
１１ａ、１２ａ 開口部
１００ 基板
１００ａ 金属板
１００ｂ ビア導体
１０１、１０２、１０３、１０４ 絶縁層
１０１ａ 絶縁体
１１０、１２０、１３０、１４０ 導体層
２００ａ、２００ｂ、２００ｃ、２００ｄ 電子部品
２０１ 本体部
２１０、２２０ 電極
２１０ａ、２２０ａ 上部
２１０ｂ 第１側部
２１０ｃ、２２０ｃ 下部
２１０ｄ、２２０ｄ 第３側部
２１０ｅ、２２０ｅ 第４側部
２１１〜２１４ 導体層
２２０ｂ 第２側部
２２１〜２２４ 導体層
２３１〜２３９ 誘電層
３００ａ スルーホール
３００ｂ スルーホール導体
３００ｃ 括れ部
３０１、３０２ 導体層
３１１ｂ、３１２ｂ ビア導体
３１３ａ、３２１ａ〜３２３ａ、３３３ａ、３４３ａ 孔
３１３ｂ、３２１ｂ〜３２３ｂ、３３３ｂ、３４３ｂ ビア導体
１０００ 槽
１００１ａ、１００１ｂ 第１電極層
１００２ａ、１００２ｂ 第２電極層
２０００ 両面銅張積層板
２００１、２００２ 金属箔
２００３ａ、２００３ｂ 孔
２００５ キャリア
２００６、２００７ 金属箔
２００８、２００９ 無電解めっき膜
２０１０、２０１１ めっきレジスト
２０１０ａ、２０１１ａ 開口部
２０１２、２０１３ 電解めっき
３００１〜３００３ 絶縁層
Ｆ３ 第１主面
Ｆ４ 第２主面
Ｆ１０ 壁面
Ｆ１１ 第１面
Ｆ１２ 第２面
Ｆ３１ 第１主面
Ｆ３２ 第２主面
Ｆ３３ 第１側面
Ｆ３４ 第２側面
Ｆ３５ 第３側面
Ｆ３６ 第４側面
Ｆ３１０ 上段面
Ｆ３１１、Ｆ３２１ 下段面
Ｆ４１０ 第１電極面
Ｆ４２０ 第２電極面
Ｐ１１、Ｐ１２ パッド
Ｐ１１０、Ｐ１２０、Ｐ１３０、Ｐ１４０ 端部
Ｒ１０ キャビティ
Ｒ２１、Ｒ２２ 開口部
Ｒ１００ 開口部
Ｒ１１１、Ｒ１２１ 開口部

Claims (16)

1. 第１面及びその反対側の第２面と、少なくとも前記第２面に開口する開口部と、を有する基板と、
   第１主面及びその反対側の第２主面と第１側面及びその反対側の第２側面とを有する本体部と、該本体部上に形成される外部電極と、を有し、前記第１主面が前記第２面と同じ向きになるように、前記基板に形成された前記開口部に配置される電子部品と、
   前記基板の前記第２面上及び前記電子部品上に形成される絶縁層と、
   前記絶縁層に形成され、前記外部電極に接続されるビア導体と、
   を有する電子部品内蔵配線板であって、
   前記電子部品は、
   前記本体部の前記第１主面上及び前記第１側面上に形成され、前記第２主面上には形成されない第１外部電極と、
   前記本体部の前記第１主面上及び前記第２側面上に形成され、前記第２主面上には形成されない第２外部電極と、
   を有する、
   ことを特徴とする電子部品内蔵配線板。
2. 前記本体部の前記第２主面は、開口部が形成されない略平坦な面であり、前記本体部の前記第２主面上には、電極が形成されない、
   ことを特徴とする請求項１に記載の電子部品内蔵配線板。
3. 前記基板の前記第１面上及び前記電子部品上に形成される絶縁層を有し、
   前記基板に形成された前記開口部は、前記第１面から前記第２面までを貫通する、
   ことを特徴とする請求項１又は２に記載の電子部品内蔵配線板。
4. 前記基板の前記第１面上に第１導体層を有し、
   前記第１導体層の上面と、前記電子部品の前記本体部の前記第２主面とは、略面一になっている、
   ことを特徴とする請求項３に記載の電子部品内蔵配線板。
5. 前記基板の前記第１面上に形成される第１導体層と、
   前記基板の前記第２面上に形成される第２導体層と、
   を有し、
   前記基板の厚さは、前記電子部品の前記本体部の厚さよりも小さく、
   前記基板の厚さと前記第１導体層の厚さと前記第２導体層の厚さとの合計は、前記第１主面上の外部電極を含めた前記電子部品の厚さ以上である、
   ことを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵配線板。
6. 前記第１導体層の上面及び前記第２導体層の上面はそれぞれ粗化処理されており、
   前記電子部品の前記第１外部電極の上面及び前記第２外部電極の上面はそれぞれ粗化処理されていない、
   ことを特徴とする請求項５に記載の電子部品内蔵配線板。
7. 前記絶縁層には、前記第１外部電極に接続される第１ビア導体と、前記第２外部電極に接続される第２ビア導体と、が形成される、
   ことを特徴とする請求項１乃至６のいずれか一項に記載の電子部品内蔵配線板。
8. 前記絶縁層上に第３導体層を有し、
   前記第１外部電極は、前記第１ビア導体を介して、前記第３導体層を構成する第１導体パターンに電気的に接続され、
   前記第２外部電極は、前記第２ビア導体を介して、前記第３導体層を構成する第２導体パターンに電気的に接続される、
   ことを特徴とする請求項１乃至７のいずれか一項に記載の電子部品内蔵配線板。
9. 前記絶縁層は、心材を含む樹脂からなる、
   ことを特徴とする請求項１乃至８のいずれか一項に記載の電子部品内蔵配線板。
10. 前記電子部品は、積層セラミックコンデンサである、
    ことを特徴とする請求項１乃至９のいずれか一項に記載の電子部品内蔵配線板。
11. 第１面及びその反対側の第２面を有する基板を準備することと、
    前記基板に、少なくとも前記第２面に開口する開口部を形成することと、
    第１主面及びその反対側の第２主面と第１側面及びその反対側の第２側面とを有する本体部と、該本体部上に形成される外部電極と、を有する電子部品を準備することと、
    前記第１主面が前記第２面と同じ向きになるように、前記基板に形成された前記開口部に前記準備された電子部品を配置することと、
    前記基板の前記第２面上及び前記電子部品上に絶縁層を形成することと、
    前記絶縁層に、前記外部電極に接続されるビア導体を形成することと、
    を含む電子部品内蔵配線板の製造方法であって、
    前記電子部品の準備では、前記本体部の前記第１主面上及び前記第１側面上に形成され、前記第２主面上には形成されない第１外部電極と、前記本体部の前記第１主面上及び前記第２側面上に形成され、前記第２主面上には形成されない第２外部電極と、を有する電子部品を準備する、
    ことを特徴とする電子部品内蔵配線板の製造方法。
12. 前記基板の前記第１面上及び前記電子部品上に絶縁層を形成することを含み、
    前記開口部の形成では、前記第１面から前記第２面までを貫通する開口部を前記基板に形成する、
    ことを特徴とする請求項１１に記載の電子部品内蔵配線板の製造方法。
13. 前記電子部品の配置に先立って、前記基板に形成された前記開口部の一方の開口を支持材で塞ぐことを含み、
    前記電子部品の配置では、前記基板に形成された前記開口部の他方の開口から、該開口部内の前記支持材上に前記電子部品を載置し、
    前記電子部品を前記開口部に配置して前記支持材を除去した後、前記基板上及び前記電子部品上に前記絶縁層を形成する、
    ことを特徴とする請求項１２に記載の電子部品内蔵配線板の製造方法。
14. 前記電子部品の配置では、前記本体部の前記第２主面を前記支持材に向けて前記電子部品を配置する、
    ことを特徴とする請求項１３に記載の電子部品内蔵配線板の製造方法。
15. 前記絶縁層の形成では、心材を含む樹脂からなる絶縁層をプレスすることにより、前記基板の前記第２面上及び前記電子部品上に、該絶縁層を接着する、
    ことを特徴とする請求項１１乃至１４のいずれか一項に記載の電子部品内蔵配線板の製造方法。
16. 前記ビア導体の形成は、
    前記絶縁層に、前記第１外部電極に接続される第１ビア導体を形成することと、
    前記絶縁層に、前記第２外部電極に接続される第２ビア導体を形成することと、
    を含む、
    ことを特徴とする請求項１１乃至１５のいずれか一項に記載の電子部品内蔵配線板の製造方法。

Images