JP2013182659A - Memory device, test device and operation method of them, and memory system and transmission operation method - Google Patents
Memory device, test device and operation method of them, and memory system and transmission operation method Download PDFInfo
- Publication number
- JP2013182659A JP2013182659A JP2013036931A JP2013036931A JP2013182659A JP 2013182659 A JP2013182659 A JP 2013182659A JP 2013036931 A JP2013036931 A JP 2013036931A JP 2013036931 A JP2013036931 A JP 2013036931A JP 2013182659 A JP2013182659 A JP 2013182659A
- Authority
- JP
- Japan
- Prior art keywords
- fail address
- memory
- test
- address
- fail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 169
- 230000015654 memory Effects 0.000 title claims abstract description 141
- 230000005540 biological transmission Effects 0.000 title claims description 47
- 238000000034 method Methods 0.000 title claims description 28
- 230000008439 repair process Effects 0.000 claims abstract description 20
- 239000011159 matrix material Substances 0.000 claims abstract description 19
- 238000012795 verification Methods 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000003287 optical effect Effects 0.000 claims description 11
- 238000012937 correction Methods 0.000 claims description 10
- 239000000523 sample Substances 0.000 claims description 9
- 238000011017 operating method Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 5
- 238000003491 array Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 38
- 230000002950 deficient Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100127690 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FAA2 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
本発明は、メモリシステムに関し、特に、テスト装置を用いて、不揮発性保存装置を含むメモリ装置をテストしてメモリセルをリペアする方法とその装置及びこれらを含むメモリシステムに関する。 The present invention relates to a memory system, and more particularly, to a method and apparatus for testing a memory device including a nonvolatile storage device and repairing a memory cell using the test device, and a memory system including the same.
半導体チップは、半導体製造工程により製造され、その後にウエハ(Wafer)又はダイ(Die)又はパッケージ(Package)状態で、テスト装備によってテストされる。
テストで不良部分又は不良チップを選別し、一部メモリセルが不良であった場合、リペアを行って半導体チップを救済する。
The semiconductor chip is manufactured by a semiconductor manufacturing process and then tested by a test equipment in a wafer or die state or a package state.
A defective portion or a defective chip is selected by the test, and when a part of the memory cells is defective, repair is performed to repair the semiconductor chip.
近年、DRAMのような半導体チップは、微細工程化が進行しているため、製造工程上でエラーの発生可能性が増加している。
また初期テスト段階で検出されなかったとしてもチップ動作中にエラーが発生することもある。
このような問題を解決するために、多様なテスト方法及び装置を開発しなければならないという課題がある。
In recent years, a semiconductor chip such as a DRAM has been miniaturized, so that the possibility of an error occurring in the manufacturing process is increasing.
Even if it is not detected in the initial test stage, an error may occur during chip operation.
In order to solve such a problem, there is a problem that various test methods and apparatuses must be developed.
そこで、本発明は上記従来のメモリシステムにおける問題点に鑑みてなされたものであって、本発明の目的は、信頼性が向上されたメモリセルリペアのためのメモリシステム及びそれに含まれるメモリ装置及びテスト装置を提供することにある。 Accordingly, the present invention has been made in view of the above problems in the conventional memory system, and an object of the present invention is to provide a memory system for memory cell repair with improved reliability, a memory device included therein, and To provide a test device.
また、本発明の他の目的は、信頼性が向上されたメモリセルリペアのためのメモリ装置及びテスト装置の動作方法並びに伝送動作方法を提供することにある。 Another object of the present invention is to provide an operation method and a transmission operation method of a memory device and a test device for repairing a memory cell with improved reliability.
上記目的を達成するためになされた本発明によるメモリシステムは、メモリシステムであって、少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置を含むメモリ装置と、前記メモリ装置をテストするためのテスト装置とを有し、前記テスト装置で検出したフェイルアドレス(Fail Address)を前記メモリ装置に伝送し、前記不揮発性保存装置に保存することを特徴とする。 In order to achieve the above object, a memory system according to the present invention includes a non-volatile storage device having a matrix array structure of at least N × M (N and M are integers of 2 or more). A memory device; and a test device for testing the memory device, wherein a fail address (Fail Address) detected by the test device is transmitted to the memory device and stored in the nonvolatile storage device. And
前記テスト装置は、半導体チップで構成されることが好ましい。
前記半導体チップは、ECCエンジンを含み、前記不揮発性保存装置は少なくともN×Mの形態(NとMは2以上の整数)のマトリックス構造を有するアンチヒューズアレイを含むことが好ましい。
前記半導体チップは、ビースト(built−in self test:BIST)を含み、前記不揮発性保存装置は少なくともN×Mの形態(NとMは2以上の整数)のマトリックス構造を有するアンチヒューズアレイを含むことが好ましい。
前記ビーストは、前記ECCエンジンに接続されることが好ましい。
前記半導体チップは、ECCエンジン又はビーストを含み、前記フェイルアドレスを保存するためのフェイルアドレスメモリをさらに含むことが好ましい。
前記フェイルアドレスメモリは、コントロールユニットによって制御されることが好ましい。
前記半導体チップは、ECCエンジン又はビーストを含み、フェイルアドレスメモリとアドレスアウトプットユニットとコントロールアウトプットユニットとデータバッファとコントロールユニットとをさらに含むことが好ましい。
前記コントロールアウトプットユニットは、前記ECCエンジン又は前記ビーストと、前記フェイルアドレスメモリと、前記データバッファと、前記コントロールユニットとの動作を制御することが好ましい。
前記半導体チップは、メモリコントローラに内蔵して形成され、中央処理装置(CPU)に接続されることが好ましい。
前記中央処理装置(CPU)は、前記メモリ装置にテスト命令を印加することが好ましい。
前記テスト命令は、テスト開始命令又はテスト終了命令又はフェイルアドレス伝送命令を含むことが好ましい。
The test apparatus is preferably composed of a semiconductor chip.
Preferably, the semiconductor chip includes an ECC engine, and the nonvolatile storage device includes an antifuse array having a matrix structure of at least N × M (N and M are integers of 2 or more).
The semiconductor chip includes a beast-in self test (BIST), and the nonvolatile storage device includes an antifuse array having a matrix structure of at least N × M (N and M are integers of 2 or more). It is preferable.
The beast is preferably connected to the ECC engine.
The semiconductor chip preferably includes an ECC engine or a beast, and further includes a fail address memory for storing the fail address.
The fail address memory is preferably controlled by a control unit.
Preferably, the semiconductor chip includes an ECC engine or a beast, and further includes a fail address memory, an address output unit, a control output unit, a data buffer, and a control unit.
The control output unit preferably controls operations of the ECC engine or the beast, the fail address memory, the data buffer, and the control unit.
The semiconductor chip is preferably formed in a memory controller and connected to a central processing unit (CPU).
The central processing unit (CPU) preferably applies a test command to the memory device.
Preferably, the test command includes a test start command, a test end command, or a fail address transmission command.
前記テスト装置は、テスト装備に含まれて構成されることが好ましい。
前記テスト装備は、パターン生成器とプローブカードとソケットとをさらに含むことが好ましい。
前記不揮発性保存装置は、少なくともN×Mの形態(NとMは2以上の整数)のマトリックス構造を有するアンチヒューズアレイで構成されることが好ましい。
前記メモリシステムは、前記フェイルアドレスを保存する臨時フェイルアドレス保存装置をさらに含むことが好ましい。
前記フェイルアドレスは、コントロールユニットの制御によって前記アンチヒューズアレイに保存されることが好ましい。
前記コントロールユニットは、デコーディングユニットからモード活性化信号を受けて活性化されることが好ましい。
前記コントロールユニットは、前記アンチヒューズアレイに前記フェイルアドレスを書き込み又は読み出しすることを制御し、検証結果値を前記メモリ装置の外部に伝送することを制御することが好ましい。
前記アンチヒューズアレイは、前記フェイルアドレスを保存するリペアアドレス保存部に接続され、前記リペアアドレス保存部は、外部アドレスと前記フェイルアドレスとを比較する比較ユニットに接続され、前記比較ユニットは2つのアドレスから1つを選択するマルチプレクサ(Mux)に接続されることが好ましい。
The test apparatus is preferably configured to be included in a test equipment.
Preferably, the test equipment further includes a pattern generator, a probe card, and a socket.
The non-volatile storage device is preferably composed of an antifuse array having a matrix structure of at least N × M (N and M are integers of 2 or more).
Preferably, the memory system further includes a temporary fail address storage device that stores the fail address.
The fail address is preferably stored in the antifuse array under the control of a control unit.
The control unit is preferably activated by receiving a mode activation signal from the decoding unit.
Preferably, the control unit controls writing or reading of the fail address in the antifuse array and controlling transmission of a verification result value to the outside of the memory device.
The anti-fuse array is connected to a repair address storage unit that stores the fail address, the repair address storage unit is connected to a comparison unit that compares an external address and the fail address, and the comparison unit has two addresses. Is preferably connected to a multiplexer (Mux) that selects one of
上記目的を達成するためになされた本発明によるメモリ装置は、フェイルアドレスを臨時保存するための臨時フェイルアドレス保存装置と、前記フェイルアドレスを保存するために少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置と、前記臨時フェイルアドレス保存装置に保存された前記フェイルアドレスを前記不揮発性保存装置に伝送するための動作を制御するコントロールユニットとを有することを特徴とする。 The memory device according to the present invention made to achieve the above object includes a temporary fail address storage device for temporarily storing a fail address, and at least N × M form (N and M are used for storing the fail address). A non-volatile storage device having a matrix array structure of an integer of 2 or more, and a control unit that controls an operation for transmitting the fail address stored in the temporary fail address storage device to the non-volatile storage device It is characterized by that.
前記不揮発性保存装置は、アンチヒューズアレイで構成されることが好ましい。
前記コントロールユニットは、前記フェイルアドレスが正確に書き込まれているか否かの状態を確認するために、前記アンチヒューズアレイに保存された前記フェイルアドレスを読み出して検証結果値を前記メモリ装置外部に伝送するように制御することが好ましい。
前記コントロールユニットは、前記アンチヒューズアレイに対する読み出し(Sensing)又は書き込み(Program)動作の実行を制御することが好ましい。
前記アンチヒューズアレイは、前記フェイルアドレスを保存するリペアアドレス保存部に接続され、前記リペアアドレス保存部は、外部アドレスと前記フェイルアドレスとを比較する比較ユニットに接続され、前記比較ユニットは前記2つのアドレスから1つを選択するマルチプレクサ(Mux)に接続されることが好ましい。
前記臨時フェイルアドレス保存装置は、外部アドレスを受けるアドレスバッファに接続されることが好ましい。
前記コントロールユニットは、デコーディングユニットによって生成されたモード活性化信号により活性化されることが好ましい。
前記デコーディングユニットは、前記アドレスバッファとコントロール信号を受けるコントロールバッファに接続されることが好ましい。
The non-volatile storage device is preferably composed of an antifuse array.
The control unit reads the fail address stored in the anti-fuse array and transmits a verification result value to the outside of the memory device in order to check whether the fail address is correctly written or not. It is preferable to control as described above.
It is preferable that the control unit controls execution of a reading or writing operation for the antifuse array.
The antifuse array is connected to a repair address storage unit that stores the fail address, and the repair address storage unit is connected to a comparison unit that compares an external address with the fail address. It is preferably connected to a multiplexer (Mux) that selects one from the addresses.
The temporary fail address storage device is preferably connected to an address buffer that receives an external address.
The control unit is preferably activated by a mode activation signal generated by the decoding unit.
The decoding unit is preferably connected to the address buffer and a control buffer that receives a control signal.
上記目的を達成するためになされた本発明によるテスト装置は、テスト装置であって、エラーデータを検出して修正するエラー訂正回路と、前記エラーデータのフェイルアドレスを保存するフェイルアドレスメモリと、前記フェイルアドレスを前記フェイルアドレスメモリに保存し、テスト命令に従って前記フェイルアドレスを外部に伝送する動作を制御するコントロールユニットとを有することを特徴とする。 A test apparatus according to the present invention made to achieve the above object is a test apparatus, an error correction circuit for detecting and correcting error data, a fail address memory for storing a fail address of the error data, And a control unit that controls an operation of storing a fail address in the fail address memory and transmitting the fail address to the outside in accordance with a test command.
前記エラー訂正回路は、前記エラーデータを受信するデータバッファに接続されることが好ましい。
前記テスト命令は、テスト開始命令又はテスト終了命令又はフェイルアドレス伝送命令を含むことが好ましい。
前記エラー訂正回路は、ビーストから構成されることが好ましい。
前記テスト装置は、メモリコントローラに内蔵されて中央処理装置(CPU)に接続されることが好ましい。
前記テスト装置は、テスト装備に含まれて構成されることが好ましい。
前記テスト装備は、パターン生成器とプローブカードとソケットとをさらに含むことが好ましい。
The error correction circuit is preferably connected to a data buffer that receives the error data.
Preferably, the test command includes a test start command, a test end command, or a fail address transmission command.
The error correction circuit is preferably composed of a beast.
The test apparatus is preferably built in a memory controller and connected to a central processing unit (CPU).
The test apparatus is preferably configured to be included in a test equipment.
Preferably, the test equipment further includes a pattern generator, a probe card, and a socket.
上記目的を達成するためになされた本発明によるテスト装置動作方法は、テスト装置からフェイルアドレス伝送のための動作方法において、エラー訂正回路で前記フェイルアドレスを検出する段階と、前記フェイルアドレスをフェイルアドレスメモリに保存する段階と、テスト命令に従ってフェイルアドレス伝送モードに進入する段階と、モードレジスタセット命令を含む伝送信号を伝送する段階と、前記フェイルアドレスを伝送する段階とを有することを特徴とする。 The test apparatus operating method according to the present invention made to achieve the above object includes a step of detecting the fail address by an error correction circuit in an operation method for fail address transmission from the test apparatus, and the fail address is converted to a fail address. Storing in a memory, entering a fail address transmission mode according to a test command, transmitting a transmission signal including a mode register set command, and transmitting the fail address.
前記フェイルアドレスは、ECCエンジン又はビーストによって検出されることが好ましい。
前記伝送信号は、書き込み命令とチップ選択信号をさらに含むことが好ましい。
前記テスト命令は、フェイルアドレス伝送開始命令又はフェイルアドレス伝送終了命令を含み、前記テスト命令は、中央処理装置(CPU)から印加されることが好ましい。
The fail address is preferably detected by an ECC engine or a beast.
Preferably, the transmission signal further includes a write command and a chip selection signal.
Preferably, the test command includes a fail address transmission start command or a fail address transmission end command, and the test command is applied from a central processing unit (CPU).
上記目的を達成するためになされた本発明によるメモリ装置動作方法は、メモリ装置にフェイルアドレスを書き込むための動作方法において、モードレジスタセット命令に従ってフェイルアドレスを受信する段階と、前記フェイルアドレスを臨時フェイルアドレス保存装置に保存する段階と、少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置に前記フェイルアドレスを保存する段階とを有することを特徴とする。 In order to achieve the above object, a memory device operating method according to the present invention includes a step of receiving a fail address in accordance with a mode register set command in an operating method for writing a fail address to a memory device, and the fail address is temporarily received. Storing the fail address in a nonvolatile storage device having a matrix array structure of at least N × M (N and M are integers of 2 or more). To do.
前記フェイルアドレスを前記不揮発性保存装置に保存する段階前に、前記不揮発性保存装置の保存空間を確認する段階をさらに有することが好ましい。
前記不揮発性保存装置にフェイルアドレスを保存する段階後、保存された前記フェイルアドレスを再び読み出す段階をさらに有することが好ましい。
前記フェイルアドレスを再び読み出した後、読み出し状態による検証結果値を外部にシリアル又はパラレルに伝送する段階をさらに有することが好ましい。
Preferably, the method further includes a step of confirming a storage space of the nonvolatile storage device before storing the fail address in the nonvolatile storage device.
Preferably, the method further comprises a step of reading the stored fail address again after storing the fail address in the nonvolatile storage device.
Preferably, the method further includes a step of transmitting the verification result value according to the read state to the outside serially or in parallel after reading the fail address again.
上記目的を達成するためになされた本発明による伝送動作方法は、テスト装置からメモリ装置にフェイルアドレスを伝送するための動作方法において、前記テスト装置にて、エラー訂正回路から前記フェイルアドレスを検出する段階と、前記フェイルアドレスをフェイルアドレスメモリに保存する段階と、テスト命令に従ってフェイルアドレス伝送モードに進入する段階と、モードレジスタセット命令を含む伝送信号を伝送する段階と、前記フェイルアドレスを伝送する段階と、前記メモリ装置にて、前記モードレジスタセット命令に従って前記フェイルアドレスを受信する段階と、前記フェイルアドレスを臨時フェイルアドレス保存装置に保存する段階と、少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置に前記フェイルアドレスを保存する段階とを有することを特徴とする。 In order to achieve the above object, a transmission operation method according to the present invention is an operation method for transmitting a fail address from a test device to a memory device, wherein the test device detects the fail address from an error correction circuit. Storing the fail address in a fail address memory; entering a fail address transmission mode according to a test command; transmitting a transmission signal including a mode register set command; and transmitting the fail address. Receiving at the memory device the fail address in accordance with the mode register set command; storing the fail address in a temporary fail address storage device; and at least N × M form (N and M are 2 Matrix array structure That is characterized by having a step of storing the fail address in the nonvolatile storage device.
前記フェイルアドレスを前記不揮発性保存装置に保存する段階前に、前記不揮発性保存装置の保存空間を確認する段階をさらに有することが好ましい。 Preferably, the method further includes a step of confirming a storage space of the nonvolatile storage device before storing the fail address in the nonvolatile storage device.
また、上記目的を達成するためになされた本発明によるメモリシステムは、メモリ装置にテストデータを提供するテスト装置と、前記メモリ装置をテストするためのビースト(BIST)と、少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置とを含む前記メモリ装置とを有し、前記ビーストのテストによって発生したフェイルアドレスを前記不揮発性保存装置に保存することを特徴とする。 In addition, a memory system according to the present invention made to achieve the above object includes a test device that provides test data to a memory device, a beast (BIST) for testing the memory device, and at least an N × M configuration. A non-volatile storage device having a matrix array structure (N and M are integers of 2 or more), and storing the fail address generated by the beast test in the non-volatile storage device. It is characterized by.
前記不揮発性保存装置は、少なくともN×Mの形態(NとMは2以上の整数)のマトリックス構造を有するアンチヒューズアレイから構成されることが好ましい。
前記メモリ装置は、フェイルアドレスを臨時保存するために少なくとも2つ以上のフェイルアドレス保存レジスタアレイをさらに含むことが好ましい。
前記ビースト(BIST)は、フェイルフラグによって前記フェイルアドレスを前記フェイルアドレス保存レジスタアレイに伝送することが好ましい。
前記フェイル発生フラグは、プリチャージ命令に従って代替されることが好ましい。
前記テスト装置と前記メモリ装置は、TSV(Through Silicon Via)又はバンプを介して接続されることが好ましい。
前記テスト装置と前記メモリ装置とは、オプティカルリンクを介して接続されることが好ましい。
The non-volatile storage device is preferably composed of an antifuse array having a matrix structure of at least N × M (N and M are integers of 2 or more).
Preferably, the memory device further includes at least two fail address storage register arrays for temporarily storing fail addresses.
The beast (BIST) preferably transmits the fail address to the fail address storage register array by a fail flag.
The fail generation flag is preferably replaced according to a precharge command.
It is preferable that the test device and the memory device are connected via a TSV (Through Silicon Via) or a bump.
The test device and the memory device are preferably connected via an optical link.
本発明に係るメモリ装置、テスト装置及びこれらの動作方法並びにメモリシステム及び伝送動作方法によれば、メモリ装置の不良メモリセルのフェイルアドレスを検出し、リペアすることで不良チップを救済することができるという効果がある。
また、チップ動作中又はパッケージ以後にもテスト装置によりメモリ装置をテストしてリペアを行うことができるという効果がある。よって、不良セルによるメモリ装置の誤動作を低減してメモリ装置の動作信頼性を向上させるという効果がある。
According to the memory device, the test device, the operation method thereof, the memory system, and the transmission operation method according to the present invention, a defective chip can be relieved by detecting and repairing a fail address of a defective memory cell in the memory device. There is an effect.
Further, there is an effect that the memory device can be tested and repaired by the test device during the chip operation or after the package. Therefore, there is an effect that the malfunction of the memory device due to the defective cell is reduced and the operation reliability of the memory device is improved.
次に、本発明に係るメモリ装置、テスト装置及びこれらの動作方法並びにメモリシステム及び伝送動作方法を実施するための形態の具体例を図面を参照しながら説明する。 Next, specific examples of a mode for carrying out a memory device, a test device, an operation method thereof, a memory system, and a transmission operation method according to the present invention will be described with reference to the drawings.
本発明の実施形態は、当業界において平均的な知識を有する者に本発明をより完全に説明するために提供される。
本発明は多様な変更を加えることができ、多様な形態を有することができ、特定の実施形態を図面に例示して詳細に説明したものである。しかしながら、これは本発明を特定の開示形態に対して限定するものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むものと理解すべきである。
各図面を説明しながら類似な参照符号を類似な構成要素に対して用いる。添付した図面において、構造物の寸法は本発明の明確性を期するために実際よりも拡大または縮小して図示したものである。
The embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art.
The present invention can be variously modified and can have various forms, and specific embodiments have been described in detail with reference to the drawings. However, this should not be construed as limiting the invention to the particular forms disclosed, but should be understood to include all modifications, equivalents or alternatives that fall within the spirit and scope of the invention.
Like reference numerals are used for like components while describing the drawings. In the attached drawings, the dimensions of the structures are shown enlarged or reduced from the actual size for the sake of clarity of the present invention.
本出願で用いる用語は、単に特定の実施形態を説明するために用いられたもので、本発明を限定しようとする意図ではない。単数の表現は、文脈上明白に違わない限り、複数の表現も含む。本出願において、「含む」または「有する」などの用語は明細書上に記載した特徴、数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものが存在することを指定するものであって、1つまたはその以上の他の特徴や数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものなどの存在または付加可能性をあらかじめ排除しないものと理解しなければならない。 The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expression also includes the plural expression unless the context clearly dictates otherwise. In this application, terms such as “including” or “having” designate the presence of features, numbers, steps, actions, components, parts or combinations thereof as described in the specification. Thus, it should be understood that the existence or additional possibilities of one or more other features or numbers, steps, operations, components, components or combinations thereof are not excluded in advance.
他に定義しない限り、技術的や科学的な用語を含み、ここに用いられるすべての用語は本発明が属する技術分野において通常の知識を有する者によって一般的に理解されるものと同一意味を有する。一般的な辞典に定義されていることのような用語は関連技術の文脈上に持つ意味と一致する意味として解釈されなければならなく、本出願において明白に定義しない限り、理想的またはあまり形式的な意味に解釈しない。 Unless defined otherwise, all terms used herein, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. . Terms such as those defined in a general dictionary should be interpreted as meanings consistent with those in the context of the related art, and are ideal or less formal unless explicitly defined in this application. Don't interpret it in a meaningful way.
図1〜図4は、本発明の一実施形態によるメモリシステムを概念的に示すブロック図である。 1 to 4 are block diagrams conceptually showing a memory system according to an embodiment of the present invention.
図1を参照すると、メモリシステムは、テスト装置100とメモリ装置200から構成される。
テスト装置100はフェイルアドレス(Fail Addr)とメモリ装置200の動作命令を含むコントロール信号(Control)とデータ(DQ)を伝送する。テスト装置100はメモリコントローラとテスト装備に含まれることができる。
メモリ装置200は揮発性メモリであるDRAMから構成される。一方、MRAM、RRAM(登録商標)、PRAM、NANDFlashなどの不揮発性メモリでメモリ装置を構成することができる。
メモリ装置200はアンチヒューズアレイ(Anti−fuse Array)で構成された不揮発性保存装置を含む。不揮発性保存装置はフェイルアドレスを保存するために用いられる。また不揮発性保存装置は、MRAM、RRAM(登録商標)、PRAM、NANDFlashなどで構成することができる。メモリ装置200はコントロール信号(Control)に従って動作し、データをテスト装置100に伝送する。
Referring to FIG. 1, the memory system includes a
The
The
The
図2を参照すると、テスト装置100は、ECCエンジン(ECC(Error Correcting Code) Engine)を含む。
ECCエンジンはメモリ装置から受信されたデートを介してフェイルデータとフェイルアドレスを検出してフェイルデータを訂正する。
メモリ装置200は、アンチヒューズアレイを含みテスト装置100から伝送されたフェイルアドレス(Fail Addr)を保存する。保存されたフェイルアドレスにより不良メモリセルがリペア(Repair)される。
Referring to FIG. 2, the
The ECC engine detects the fail data and the fail address via the date received from the memory device and corrects the fail data.
The
図3を参照すると、テスト装置100はビースト(built−in self test:BIST)を含む。
ビーストは、テスト装置100又はメモリ装置200をテストする。メモリ装置をテストするためにテストデートを生成してメモリ装置200に伝送する。
テストデータはメモリセルに書き込まれ、さらに読み込まれることでフェイルメモリセルが検出される。
フェイルメモリセルのアドレスであるフェイルアドレスはテスト装置100に臨時保存された後、メモリ装置200に伝送される。伝送されたフェイルアドレスはアンチヒューズアレイに保存されてフェイルメモリセルをリペアする。
Referring to FIG. 3, the
The beast tests the
The test data is written into the memory cell, and further read to detect the fail memory cell.
The fail address, which is the address of the fail memory cell, is temporarily stored in the
図4を参照すると、テスト装置100はビーストとECCエンジンを含む。
ビーストを介してメモリ装置200をテストしてフェイルアドレスをアンチヒューズアレイに保存する。
一方、メモリ装置の動作中に発生したフェイルデータのフェイルアドレスはECCエンジンを介して検出し、メモリ装置のアンチヒューズアレイに保存する。メモリ装置が非動作中の場合は中央処理装置(CPU)からのテスト命令に従ってビーストを用いてテストすることができ、動作中の場合はECCエンジンを用いてフェイルアドレスを検出することができる。
Referring to FIG. 4, the
The
On the other hand, the fail address of the fail data generated during the operation of the memory device is detected via the ECC engine and stored in the antifuse array of the memory device. When the memory device is not operating, it can be tested using a beast according to a test command from a central processing unit (CPU), and when it is operating, a fail address can be detected using an ECC engine.
図5は、本発明の一実施形態によるテスト装置の回路を示すブロック図である。
図5を参照すると、テスト装置100は、フェイルアドレスメモリ(Fail Address Memory)100とECCエンジン又はビースト(BIST)120とコントロールユニット(Control Unit)130とアドレスアウトプットユニット(Address Output Unit)140とコントロールアウトプットユニット(Control Output Unit)150と入出力データバッファ(Data Buffer In/Out)160を含む。
FIG. 5 is a block diagram showing a circuit of a test apparatus according to an embodiment of the present invention.
Referring to FIG. 5, a
フェイルアドレスメモリ110は、ECCエンジン120、又はビースト120で検出されたフェイルアドレスを保存する。フェイルアドレスメモリ110は、レジスタ(Register)又はSRAM又は不揮発性メモリから構成することができる。
アドレスアウトプットユニット(Address Output Unit)140は、フェイルアドレスメモリ110に接続され、フェイルアドレス141(ADD)をメモリ装置200に伝送する。
コントロールアウトプットユニット150は読み出し(Read)命令と書き込み(Write)命令とプリチャージ(Pre−charge)命令とモードレジストセット(Mode Register Set)命令などを含む信号(Control)151をメモリ装置200に伝送する。コントロールアウトプットユニット150はコントロールユニット130に接続されて制御される。
The
An address output unit (Address Output Unit) 140 is connected to the
The
入出力データバッファ160はコントロールユニット130によって制御され、入出力データを受信又は伝送する。入出力データはメモリ装置テストのためのテストデータだけが含まれることができる。メモリ装置から受信されたデータはデータバッファを介してECCエンジン又はビースト120に伝達される。
コントロールユニット130は、ECCエンジン又はビースト120とフェイルアドレスメモリ110とアドレスアウトプットユニット140とコントロールアウトプットユニット150とデータバッファ160に接続される。コントロールユニット130は中央処理装置(CPU)からテスト命令を印加される。テスト命令は、テスト開始(Test Start)命令とテスト終了(Test Exit)とフェイルアドレス伝送開始命令とフェイルアドレス伝送終了命令を含むことができる。印加されたテスト命令に従ってECCエンジン120又はビースト120で検出されたフェイルアドレスをフェイルアドレスメモリ110に保存する動作を制御する。また、アドレスアウトプットユニット140とコントロールアウトプットユニット150を介してフェイルアドレス141とコントロール信号151の伝送を制御する。
The input /
The
図6Aは、本発明の一実施形態によるテスト装置が内蔵されたシステムオンチップ(SOC)を示すブロック図である FIG. 6A is a block diagram illustrating a system-on-chip (SOC) incorporating a test apparatus according to an embodiment of the present invention.
図6Aを参照すると、システムオンチップ1100は、中央処理装置(CPU)1120とメモリコントローラ(Memory Controller)1110とインターフェース(Interface)1130を含む。
メモリコントローラ1110はテスト装置100を含む。テスト装置は図5の回路ブロックの構成要素であるECCエンジン又はビースト(BIST)120とフェイルアドレスメモリ(FAM)110、コンドロ−ルユニットなどを含む。メモリコントローラ1110は中央処理装置(CPU)に接続され、テスト命令(Com)が印加される。テスト命令は、テスト開始命令とテスト終了命令とフェイルアドレス伝送開始命令とフェイルアドレス伝送終了命令を含む。フェイルアドレスとコントロール信号とデータはデータインターフェース1130を介してメモリ装置200に伝送される。
Referring to FIG. 6A, a system-on-
The
図6Bは、本発明の一実施形態によるテスト装置が使用されるテスト装備を示すブロック図である。 FIG. 6B is a block diagram illustrating test equipment in which a test apparatus according to an embodiment of the present invention is used.
図6Bを参照すると、テスト装備(Test Equipment)1200は、本発明の一実施形態によるテスト装置100とパターン生成器(Pattern Generator)1210とプローブカード(Probe Card)1220とソケット(Socket)1230を含む。
パターン生成器1200はメモリ装置200をテストするための多様なテストデータを生成する。プローブカード1220はプローブニードル(Probe Needle)を介してメモリ装置のテストパッド(Pad)に直接接触してテストデータを伝送する。ソケット1230はメモリ装置テスト時にメモリ装置が固定されるようにする。
Referring to FIG. 6B, a
The
図7は、本発明の一実施形態によるメモリ装置の回路を示すブロック図である。 FIG. 7 is a block diagram illustrating a circuit of a memory device according to an embodiment of the present invention.
図7を参照すると、メモリ装置200は、アドレスバッファ(Address Buffer)210とコントロールバッファ(Control Buffer)220とデータバッファ(Data Buffer In/Out)230とデコーディングユニット(Decoding Unit)240とリペアアドレス保存部(Repair Address Register)250と比較ユニット(Comparing Unit)251とマルチプレクサ(Mux)252と臨時フェイルアドレス保存装置(Temporary Fail Address Storage)260とコントロールユニット(Control Unit)270と不揮発性保存装置であるアンチヒューズアレイ280とメモリセルアレイ290を含む。
Referring to FIG. 7, the
アドレスバッファ210を介してフェイルアドレスを受信し、臨時フェイルアドレス保存装置260に臨時に保存する。
臨時フェイルアドレス保存装置260は、レジスタアレイ(Register Array)とSRAMと不揮発性メモリなどで構成される。
デコーディングユニット240はコントロールバッファ220を介してコントロール信号を受けてデコーディングを行い、モードイネーブル(Mode Enable)信号を生成する。コントロール信号は読み出し命令と書き込み命令とプリチャージ命令とモードレジスタセット信号などを含む。
モードイネーブル信号によってコントロールユニット270が活性化されて不揮発性メモリ保存装置のアンチヒューズアレイ280にフェイルアドレスを保存する。
The fail address is received via the
The temporary fail
The
The
コントロールユニット270は、フェイルアドレスが正確にプログラム(Program)されているかを検証(Verify)するために保存されたフェイルアドレスを読み出し、センシング(Sensing)する。
プログラム(Program)結果値(Verify Result)は、データ出力ピンを介してテスト装置へ伝送される。
不揮発性保存装置のアンチヒューズアレイ280は、フェイルアドレスを保存するリペアアドレス保存部250に接続され、リペアアドレス保存部250は外部アドレスとフェイルアドレスとを比較する比較ユニット251に接続され、比較ユニット251は前記2つのアドレスから1つを選択するマルチプレクサ(Mux)252に接続される。
データバッファ230から伝送されたデータはメモリモジュール上にチップを選択するためのチップ選択信号(Component Designation)として用いられる
The
The program result value (Verify Result) is transmitted to the test apparatus via the data output pin.
The
Data transmitted from the
図8は、本発明の一実施形態による不揮発性保存装置を示す図である。 FIG. 8 is a diagram illustrating a non-volatile storage device according to an embodiment of the present invention.
図8を参照すると、不揮発性保存装置1000は、複数のヒューズ1110aが配置されたヒューズアレイ1100a、ヒューズ1110aの抵抗状態を変更するための高電圧を発生するレベルシフタ(1200_1〜1200_m)及びヒューズアレイ1100aに保存された情報を感知/増幅するためのセンスアンプ部1300を含む。
また、アンチヒューズアレイ1100aに保存された情報を読み出して発生したヒューズデータを保存するための第1レジスタ部1400及び第2レジスタ部1500が不揮発性保存装置1000に含まれる。第1レジスタ部1400及び第2レジスタ部1500のそれぞれは複数個のレジスタを含むシフトレジスタ(Shift Register)として実現することができる。
Referring to FIG. 8, the
The
ヒューズアレイ1100aは複数のヒューズ1110aを含み、それぞれのヒューズに情報が保存される。ヒューズアレイ1100aは、レーザ照射によりその接続が制御されるレーザヒューズを含むことができ、或いは電気的信号によりその接続が制御される電気的ヒューズを含むことができる。さらに、ヒューズアレイ1100aはアンチヒューズ(Anti−fuse)を含むことができ、アンチヒューズは電気的信号(例えば、高電圧信号)によりその状態が高抵抗から低抵抗状態に変換される特性を有する。
ヒューズアレイ1100aは、上記のような複数の種類の内のいずれか1つを適用してもよいが、下記の実施形態においては、ヒューズアレイ1100aがアンチヒューズを備えるアンチヒューズアレイであることを仮定して説明する。
また、アンチヒューズに保存された情報やアンチヒューズから読み出されたデータをヒューズデータと指称する。
The
As the
Information stored in the antifuse and data read from the antifuse are referred to as fuse data.
アンチヒューズアレイ1100aは、複数のロー(Row)及びコラム(Column)が交差する位置に、アンチヒューズ1110aが配置されるアレイ(Array)構造を有する。
例えば、アンチヒューズアレイ1100aがm個のロー及びn個のコラムを有する場合、アンチヒューズアレイ1100aはm×n個のアンチヒューズ1110aを有する。m個のローに配置されたアンチヒューズ1110aにアクセスするためのm個のワードライン(WL1〜WLm)とアンチヒューズ1110aから読み出された情報を伝達するために、n個のコラムに対応して配置されるn個のビットライン(BL1〜BLn)がヒューズ1110aに接続される。
The
For example, if the
アンチヒューズアレイ1100aは、不揮発性保存装置1000の動作とかかわる多様な情報を保存する。
例えば、アンチヒューズアレイ1100aは、不揮発性保存装置1000の動作環境を設定するための設定情報を保存することができ、設定情報はレベルシフタ(1200_1〜1200_m)から提供される電圧信号(WLP1〜WLPm)をアンチヒューズアレイ1100aに印加してアンチヒューズ1110aの状態を変化させることでプログラミングされる。
アンチヒューズ1110aは、レーザヒューズ回路や電気的ヒューズ回路などの一般的なヒューズ回路とは異なって、高抵抗状態で始めてプログラミング動作により低抵抗状態に変化して情報を保存する。アンチヒューズ1110aは2つの導電層とその間に誘電層を有する構造、すなわちキャパシタ構造を有することができ、前記2つの導電層との間に高電圧を印加して誘電層を絶縁破壊(breakdown)させることでプログラミングする。
The
For example, the
Unlike a general fuse circuit such as a laser fuse circuit or an electrical fuse circuit, the antifuse 1110a starts with a high resistance state and changes to a low resistance state by a programming operation to store information. The antifuse 1110a may have a structure having two conductive layers and a dielectric layer therebetween, that is, a capacitor structure, and a high voltage is applied between the two conductive layers to cause the dielectric layer to break down. To program.
アンチヒューズアレイ1100aがプログラミングされた後、不揮発性保存装置1000の駆動開始とともに、アンチヒューズアレイ1100aに対する読み出し動作が行われる。アンチヒューズアレイ1100aに対する読み出し動作は不揮発性保存装置1000の駆動と同時に行うことができ、または不揮発性保存装置1000の駆動から所定の設定された時間後に行うこともできる。
アンチヒューズアレイ1100aのワードライン(WL1〜WLm)を介してワードライン選択信号が提供され、選択されたアンチヒューズ1110aに保存された情報はビットライン(BL1〜BLn)を介してセンスアンプ部1300に提供される。アレイ構造の特性上、ワードライン(WL1〜WLm)及びビットライン(BL1〜BLn)の駆動を介してアンチヒューズアレイ1100aの情報はランダム(random)にアクセスすることができる。
After the
A word line selection signal is provided through the word lines (WL1 to WLm) of the
例えば、ワードライン(WL1〜WLm)が順に駆動されることで、アンチヒューズアレイ1100aの一番目ローからm番目ローまでのアンチヒューズ1110aが順にアクセスされる。順にアクセスされたアンチヒューズ1110aの情報はセンスアンプ部1300に提供される。センスアンプ部1300は1つ以上のセンスアンプ回路を含み、例えば、アンチヒューズアレイ1100aがn個のコラムを有する場合、センスアンプ部1300はこれに対応してn個のセンスアンプ回路を含む。n個のセンスアンプ回路はn個のビットライン(BL1〜BLn)にそれぞれ接続される。
For example, the word lines (WL1 to WLm) are sequentially driven, so that the antifuses 1110a from the first row to the mth row of the
例えば、第1ビットラインBL1に対応してオッド(ODD)センスアンプ回路とイーブン(EVEN)センスアンプ回路が配置され、オッドセンスアンプ回路は奇数番目ワードラインWL1、WL3、WL5、…に接続されたアンチヒューズ1110aの情報を感知/増幅して出力し、イーブンセンスアンプ回路は偶数番目ワードラインWL2、WL4、WL6、…に接続されたアンチヒューズ1110aの情報を感知/増幅して出力する。
しかし、本発明の実施形態はこれに限らず、センスアンプ回路の配置の多様な変形が可能である。例えば、1つのビットラインに対応して1つのセンスアンプ回路だけが配置されることができ、または1つのビットラインに対応して3つ以上のセンスアンプ回路が配置されることができる。
For example, an odd (ODD) sense amplifier circuit and an even (EVEN) sense amplifier circuit are arranged corresponding to the first bit line BL1, and the odd sense amplifier circuit is connected to the odd-numbered word lines WL1, WL3, WL5,. Information of the antifuse 1110a is sensed / amplified and output, and the even sense amplifier circuit senses / amplifies information of the antifuse 1110a connected to the even-numbered word lines WL2, WL4, WL6,.
However, the embodiment of the present invention is not limited to this, and various modifications of the arrangement of the sense amplifier circuits are possible. For example, only one sense amplifier circuit can be arranged corresponding to one bit line, or three or more sense amplifier circuits can be arranged corresponding to one bit line.
センスアンプ部1300は、アンチヒューズアレイ1100aにアクセスした情報を感知(Sensing)/増幅(Amplifying)して出力する。感知/増幅された情報は実際の不揮発性保存装置1000の動作環境設定に用いられるヒューズデータ(OUT1〜OUTn)である。前述のように、1つのビットラインに対応して2つのセンスアンプ回路が配置される例では、実際いずれか1つのヒューズデータ(例えば、第1ヒューズデータOUT1)は、オッドヒューズデータとイーブンヒューズデータを含むことができる。
The
センスアンプ部1300から出力されたヒューズデータ(OUT1〜OUTn)は第1レジスタ部1400に提供される。
第1レジスタ部1400は、複数個のレジスタが直列接続されて信号を順に伝達するシフトレジスタで実現することができる。また、第1レジスタ部1400はアンチヒューズアレイ1100aに備えられるアンチヒューズ1110aの個数よりも少ない数のレジスタを含む。また、第1レジスタ部1400に備えられるレジスタの個数はアンチヒューズアレイ1100aのコラムの個数と関係づけることができる。例えば、アンチヒューズアレイ1100aがn個のコラムを有する場合、第1レジスタ部1400はn個のレジスタを含むことができる。または、前述のように、1つのビットラインに対応して2つのセンスアンプ回路が配置される場合、第1レジスタ部1400は2×n個のレジスタを含むことができる。
The fuse data (OUT1 to OUTn) output from the
The
第1レジスタ部1400は、アンチヒューズアレイ1100aのロー単位でヒューズデータ(OUT1〜OUTn)を受信する。
例えば、アンチヒューズアレイ1100aのいずれか1つのローが選択される場合、選択されたローのワードラインに接続されたアンチヒューズ1110aからのヒューズデータ(OUT1〜OUTn)が並列するように第1レジスタ部1400に提供される。第1レジスタ部1400は、受信されたヒューズデータ(OUT1〜OUTn)をビット単位でシフトさせることで、ヒューズデータ(OUT1〜OUTn)を第2レジスタ部1500に提供する。
The
For example, when any one row of the
第2レジスタ部1500は、複数個のレジスタが直列接続されて信号を順に伝達するシフトレジスタで実現することができる。また、アンチヒューズアレイ1100aに備えられるアンチヒューズ1110aの個数と同一個数のレジスタを含むことができる。
第2レジスタ部1500に保存されたヒューズデータ(OUT1〜OUTn)は不揮発性保存装置1000の動作環境を設定するための情報として用いることができる。例えば、第2レジスタ部1500に保存されたヒューズデータ(OUT1〜OUTn)のうちの一部は不揮発性保存装置1000に備えられるメモリセル(図示せず)をリダンダントメモリセルに代替するための情報(Info_FA)として用いられ、他の一部は不揮発性保存装置1000内部から発生する電圧のレベルを調整するためのトリミング情報(Info_DC)として用いられる。
The
The fuse data (OUT1 to OUTn) stored in the
アンチヒューズアレイ1100aからのヒューズデータ(OUT1〜OUTn)を保存するために、センスアンプ部1300に接続されてヒューズデータ(OUT1〜OUTn)を一時保存するためのレジスタと、ヒューズデータ(OUT1〜OUTn)が用いられる不揮発性保存装置1000の各種回路ブロック(例えば、ロー及びコラムデコーダやDC電圧発生器)に隣接して配置されて回路ブロックにヒューズデータ(OUT1〜OUTn)を提供するレジスタが必要である。
In order to store the fuse data (OUT1 to OUTn) from the
本発明の実施形態によれば、第1レジスタ部1400がセンスアンプ部1300から出力されるヒューズデータ(OUT1〜OUTn)を受信し、また回路ブロックに隣接して配置される第2レジスタ部1500にヒューズデータ(OUT1〜OUTn)を伝達する。
特に、アンチヒューズアレイ1100aがアレイ構造を有し、第1レジスタ部1400はアンチヒューズアレイ1100aのコラム数に対応する個数のレジスタを備えるので、第1レジスタ部1400はアンチヒューズアレイ1100aの全体のアンチヒューズ1110aの個数よりも少ない数のレジスタを有する。
According to the embodiment of the present invention, the
In particular, the
例えば、1つのビットラインに対応して1つのセンスアンプ回路が配置される場合、第1レジスタ部1400はn個のセンスアンプ回路を有する。これによって、ヒューズデータ(OUT1〜OUTn)に係る第1レジスタ部1400のレジスタの個数がm×n個に維持される必要はなく、n個だけで十分である。特に、多数のアンチヒューズ1110aがアンチヒューズアレイ1100aに備えられても、アンチヒューズアレイ1100aの構造により第1レジスタ部1400のレジスタの個数をn個に制限することができるので、アンチヒューズ1110aの個数の増加によりレジスタの個数が比例的に増加することを防止することができる。
For example, when one sense amplifier circuit is arranged corresponding to one bit line, the
図9は、本発明の一実施形態によるメモリモジュールを示す図である。 FIG. 9 is a diagram illustrating a memory module according to an embodiment of the present invention.
図9を参照すると、本発明のメモリ装置を含むメモリを備えたモジュールである。
例えば、1つのモジュールは8個のDRAMから構成される。DRAMは不揮発性保存装置であるアンチヒューズアレイを含む。DRAM5にフェイルアドレスを保存する場合、メモリコントローラはDRAM5チップだけに「0」のデータを伝送することで、DRAM5のメモリ装置を選択することができる。アンチヒューズアレイは各DRAMチップで発生したフェイルアドレスを保存するために使用される。
コマンド(Command)とアドレス(Address)は8個のDRAMチップでによって共有される。
Referring to FIG. 9, a module including a memory including the memory device of the present invention.
For example, one module is composed of 8 DRAMs. The DRAM includes an antifuse array that is a nonvolatile storage device. When the fail address is stored in the
A command (Command) and an address (Address) are shared by the eight DRAM chips.
図10は、本発明の一実施形態によるフェイルアドレスの伝送タイミングを示すタイミング図である。 FIG. 10 is a timing diagram illustrating fail address transmission timing according to an embodiment of the present invention.
図10を参照すると、コマンド(Command)ラインを介してモードレジスタセット((Mode Register Set)命令、アクティブ(ACT)命令、読み出し(Read)命令、及び書き込み(Write)命令を受信する。
アドレス(Address)ラインを介してローアドレス(F−RA)とコラムアドレス(F−CA)を受信する。
図10のモジュールを参照すると、8個のDRAMのうちDRAM5が選択される場合、データライン(DQ)を介して「0」(「ロー」)のデータのみを受信することによって選択される。DRAM5に、DQ0からDQ7が「ロー」になることで該当DRAM5の不揮発性保存装置であるアンチヒューズアレイにフェイルアドレスを保存することになる。
Referring to FIG. 10, a mode register set ((Mode Register Set) instruction, an active (ACT) instruction, a read (Read) instruction, and a write (Write) instruction are received through a command line.
A row address (F-RA) and a column address (F-CA) are received through an address line.
Referring to the module of FIG. 10, when the
モードレジスタセット命令(MRS)とアクティブ命令(ACT)と書き込み命令(WR)が順に印加され、ローアドレス(F−RA)とコラムアドレス(F−CA)が入力された後、最終チップ選択データとしてDQピンを介して「0」が印加されてフェイルアドレスが不揮発性保存装置に保存される。
この区間は、フェイルアドレス伝送(Fail Address Transfer)区間に相当する。読み出し命令(RD)に従ってプログラムされたフェイルアドレスを再び読み出し、新しいモードレジスタセット命令を受けるまでの区間を検証する区間に相当する。読み出し命令後の他のモードレジスタセット(MRS)命令によって検証が完了される。
A mode register set command (MRS), an active command (ACT), and a write command (WR) are sequentially applied, and after a row address (F-RA) and a column address (F-CA) are input, as final chip selection data “0” is applied through the DQ pin, and the fail address is stored in the nonvolatile storage device.
This section corresponds to a fail address transmission (Fail Address Transfer) section. The fail address programmed according to the read command (RD) is read again, and this corresponds to the interval for verifying the interval until a new mode register set command is received. Verification is completed by another mode register set (MRS) instruction after the read instruction.
図11を参照すると、図10のタイミングに対する説明と類似するが、相違点はアドレスライン(ADD)を介してローフェイルアドレス(F−RA)のみを受けてフェイルアドレスリペアを行う。またフェイルアドレスを再び読み出し検証を行う場合、プリチャージ(Pre−charge)命令に従って検証を完了し、モードから離れる。 Referring to FIG. 11, although similar to the description of the timing of FIG. 10, the difference is that only the fail-fail address (F-RA) is received through the address line (ADD) and fail address repair is performed. When reading and verifying the fail address again, the verification is completed according to the pre-charge instruction and the mode is left.
図12は、本発明の一実施形態による検証結果値をパラレルに伝送するタイミングを示すタイミング図である。 FIG. 12 is a timing diagram illustrating the timing for transmitting the verification result value in parallel according to an embodiment of the present invention.
図12を参照すると、コマンドラインを介してモードレジスタセット命令(MRS)とアクティブ命令(ACT)とライト命令(WR)が印加されて不揮発性メモリ装置であるアンチヒューズアレイにローとコラムのフェイルアドレス(F−RA、F−CA)を保存する。その後、保存されたデータの検証のために再び読み出してデータの状態を確認し、それによる検証結果値をデータラインDQ1、DQ1、DQ3を介して外部テスト装置100に伝送する。例えば、「ロー」値がDQ0とDQ1とDQ2を介してパラレルに伝達される。DQ3を含む残りのデータライン(DQ3、…、DQ7)に伝達される値はメモリコントローラによって認知されない。
Referring to FIG. 12, a mode register set command (MRS), an active command (ACT), and a write command (WR) are applied through a command line, and row and column fail addresses are applied to an antifuse array as a nonvolatile memory device. Save (F-RA, F-CA). Thereafter, the data is read again for verification of the stored data, the state of the data is confirmed, and the verification result value is transmitted to the
図13は、本発明の一実施形態によるパラレル伝送のための検証結果値を示す表である。 FIG. 13 is a table showing verification result values for parallel transmission according to an embodiment of the present invention.
図13を参照すると、検証結果値は、不揮発性メモリであるアンチヒューズアレイに保存値を再び読み出すことで保存値の状態を知ることができるケース1の場合、DQ0とDQ1とDQ2の検証結果値が「ロー/ロー/ロー」の場合はプログラムが正常に完了した場合である。ローリダンダントセル(Row Redundant Cells)によってフェイルデータ(Fail Bit)が入れ替えられることを意味する。
ケース2の、検証結果値が「ロー/ロー/ハイ」の場合はプログラムが正常に完了され、コラムリダンダントセル(Column Redundant Cells)により入れ替えられることを意味する。
ケース3の、「ロー/ハイ/ロー」の場合はプログラムが正常に完了され、フェイルデータ(Fail Bit)がシングルリダンダントセル(Single Redundant Cell)によって入れ替えられることを意味する。
ケース4の、「ロー/ハイ/ハイ」の場合は今後の使用のために特定な意味を付与しないことを意味する。
Referring to FIG. 13, the verification result values are DQ0, DQ1, and DQ2 verification result values in
When the verification result value of
In
In
ケース5〜ケース8は、プログラムが完全でないことを意味する。
ケース5の、「ハイ/ロー/ロー」はメモリセルに対するラプチャー(Rupture)に問題があることを意味し、ケース6の、「ハイ/ロー/ハイ」はラプチャーが進行中であることを意味する。この場合は少し待ってから再び読み出し命令(RD)により検証を要請することができる。
ケース7の、「ハイ/ハイ/ロー」はリダンダントセルがない場合で、リペアが不可なのでフェイルメモリの入れ替えが必要である。
ケース8の、「ハイ/ハイ/ハイ」は現在チップが選択されないことを意味する。
検証結果値は、DQ0とDQ1とDQ2ピンによってパラレルにテスト装置へ伝送される。
In
In
In
The verification result value is transmitted to the test apparatus in parallel by the DQ0, DQ1, and DQ2 pins.
図14は、本発明の一実施形態による検証結果値を伝送するタイミングを示すタイミング図である。 FIG. 14 is a timing diagram illustrating timings for transmitting verification result values according to an embodiment of the present invention.
図14を参照すると、図13による検証結果値をシリアルに伝送する。
例えば、DQ0に3bit検証結果値を順にシリアルに伝送する。DQ7に同一検証結果値がテスト装置へ伝送される。
Referring to FIG. 14, the verification result value according to FIG. 13 is transmitted serially.
For example, 3-bit verification result values are serially transmitted to DQ0. The same verification result value is transmitted to the test apparatus in DQ7.
図15は、本発明の一実施形態によるシリアル伝送のための検証結果値を示す表である。 FIG. 15 is a table showing verification result values for serial transmission according to an embodiment of the present invention.
図15を参照すると、ケース1(LLL)の場合はフェイルデータ(Fail Bit)がローリダンダントセルにより入れ替えられることを意味する。
例えば、検証結果値は1つのDQピンを介して3ビットデータをシリアルにテスト装置に伝送される。
ケース6(HLH)の場合はラプチャーがまだ進行中であることを意味し、各DQピン(DQ0、DQ1、DQ2、DQ3)を介してシリアルに伝送される。
Referring to FIG. 15, in case 1 (LLL), it means that fail data (Fail Bit) is replaced by a low redundant cell.
For example, as the verification result value, 3-bit data is serially transmitted to the test apparatus via one DQ pin.
Case 6 (HLH) means that the rupture is still in progress and is transmitted serially via each DQ pin (DQ0, DQ1, DQ2, DQ3).
図16、図17は、本発明の一実施形態によるテスト装置の動作方法を説明するためのフローチャートである。 16 and 17 are flowcharts for explaining an operation method of the test apparatus according to the embodiment of the present invention.
図16を参照すると、テスト装置は、フェイルアドレス検出及び伝送のために次のような動作を行う。
まずは、ECCエンジン又はビーストによりフェイルアドレスを検出する段階を行う(ステップS100)。
次に、検出されたフェイルアドレスをフェイルアドレスメモリ(FAM)に保存する段階を行う(ステップS105)。
次に、中央処理装置(CPU)からのテスト命令に従ってフェイルアドレス伝送モードに進入する段階を行う(ステップS110)。テスト命令は、テスト開始命令とテスト終了命令とフェイルアドレス伝送開始命令とフェイルアドレス伝送終了命令を含む。
次に、モードレジスタセット(Mode Register Set)命令とチップ選択信号とフェイルアドレスを伝送する(ステップS120)。
Referring to FIG. 16, the test apparatus performs the following operation for fail address detection and transmission.
First, a step of detecting a fail address by the ECC engine or the beast is performed (step S100).
Next, the detected fail address is stored in a fail address memory (FAM) (step S105).
Next, a step of entering a fail address transmission mode is performed in accordance with a test command from the central processing unit (CPU) (step S110). The test instructions include a test start instruction, a test end instruction, a fail address transmission start instruction, and a fail address transmission end instruction.
Next, a mode register set (Mode Register Set) command, a chip selection signal, and a fail address are transmitted (step S120).
図17を参照すると、メモリ装置はモードレジスタセット(Mode Register Set)命令とチップ選択信号とフェイルアドレスを受信する段階を行う(ステップS130)。
次に、フェイルアドレスを臨時フェイルアドレス保存装置に保存する段階を行う(ステップS140)。
次に、不揮発性保存装置にプログラムするモードに進入する段階を行う(ステップS150)。
その次に、不揮発性保存装置であるアンチヒューズアレイの保存空間を検出する(ステップS160)。
次に、不揮発性保存装置であるアンチヒューズアレイにプログラムする段階を行う(ステップS170)。
次に、保存されたデータの検証のためにプログラムされたデータを再び読み出す段階を行う(ステップS180)。
次に、保存されたデータの状態を確認の後、外部に検証結果値を伝送する(ステップS190)。
最後に、フェイルビットを入れ替る段階を行う(ステップS200)。
Referring to FIG. 17, the memory device receives a mode register set command, a chip selection signal, and a fail address (step S130).
Next, a step of storing the fail address in the temporary fail address storage device is performed (step S140).
Next, a step of entering a mode for programming the nonvolatile storage device is performed (step S150).
Next, the storage space of the antifuse array that is a nonvolatile storage device is detected (step S160).
Next, a step of programming the antifuse array, which is a nonvolatile storage device, is performed (step S170).
Next, a step of reading again the programmed data for verification of the stored data is performed (step S180).
Next, after confirming the state of the stored data, the verification result value is transmitted to the outside (step S190).
Finally, a step of replacing fail bits is performed (step S200).
図18は、本発明の一実施形態によるメモリシステムを概略的に示すブロック図である。 FIG. 18 is a block diagram schematically illustrating a memory system according to an embodiment of the present invention.
図18を参照すると、メモリシステムはテスト装置100とメモリ装置200を含む。
テスト装置はフェイルアドレス(Addr)とコントロール信号(Control)とデータを伝送する。
メモリ装置200はビーストと不揮発性メモリ装置であるアンチヒューズアレイを含む。ビーストはCPUによって印加された、テスト装置からのテスト命令に従ってメモリ装置200をテストし、フェイルアドレスを不揮発性メモリ装置であるアンチヒューズアレイに保存する。
Referring to FIG. 18, the memory system includes a
The test apparatus transmits a fail address (Addr), a control signal (Control), and data.
The
図19は、本発明の一実施形態によるメモリ装置の回路を示すブロック図である。 FIG. 19 is a block diagram illustrating a circuit of a memory device according to an embodiment of the present invention.
図19を参照すると、メモリ装置300は、プログラムデータとしてフェイルアドレスを保存する不揮発性メモリであるヒューズアレイ340、臨時フェイルアドレス保存装置(FAM)330、ヒューズに対する情報を保存するヒューズアレイ情報保存装置350、ヒューズアレイ340とヒューズアレイ情報保存装置350を制御するコントロールユニット360、フェイルアドレスを検出するビースト310及びメモリセルアレイを含む。
Referring to FIG. 19, the
ビースト310は、テスト装置からテスト命令(Control)とテストデート(DQ)を受けてメモリセルアレイ320に書き込み(Write)と読み出し(Read)する動作を行ってフェイルアドレスを検出する。
フェイルデータが発生するとフェイルフラグ(Fail Flag)をフェイルデータに該当するフェイルアドレスを臨時フェイルアドレス保存装置(FAM)330に伝送する。FAMはレジスタから構成され、複数個のフェイルアドレスアレイ(FAM1、…、FAMn)から構成される。
コントロールユニット360は、ヒューズアレイ情報保存装置350を介してヒューズアレイの空間を確認することができる。また、不揮発性保存装置であるヒューズアレイ340にプログラム命令とプログラムアドレスをプログラム制御することができる。
一方、コントロール信号(Control)はテスト装置からテスト命令が印加され、これによってビースト310が活性化される。また、コントロール信号によりFAM330に保存されたフェイルアドレスをヒューズアレイ340に伝送する。
The
When fail data is generated, a fail flag (Fail Flag) is transmitted to the temporary fail address storage device (FAM) 330 as a fail address corresponding to the fail data. The FAM is composed of a register, and is composed of a plurality of fail address arrays (FAM1,..., FAMn).
The
On the other hand, a test command is applied from the test apparatus to the control signal (Control), and thereby the
図20、図21は、本発明の一実施形態によるメモリ装置の動作タイミングを示すタイミング図である。 20 and 21 are timing diagrams illustrating operation timings of the memory device according to the embodiment of the present invention.
図20を参照すると、コマンド(CMD)ラインを介してアクティブ(ACT)命令と読み出し(Read)命令が入力される。
また、DQラインを介してテストデータ(EDQ)が入力される。テストデータ(EDQ)はメモリセルアレイに書き込みされ、読み出し命令に従ってメモリセルに保存されたテストデータを再び読み出して読み出しデータを生成する。
フェイルフラグ信号がハイからローに変わると、NローアドレスはFAM#1に書き込まれ、またフェイルフラグが発生すると(N+1)ローアドレスはFAM#2に書き込まれることになる。前記命令(CMD)とデータ入力はクロック(CLK)と同期されて入力され、クロック活性化(CKE)とチップ選択信号もクロックに同期されてそれぞれ印加される。
Referring to FIG. 20, an active (ACT) command and a read (Read) command are input through a command (CMD) line.
Also, test data (EDQ) is input through the DQ line. The test data (EDQ) is written into the memory cell array, and the test data stored in the memory cell is read again according to the read command to generate read data.
When the fail flag signal changes from high to low, the N row address is written to
図21を参照すると、コマンド(CMD)ラインを介してアクティブ(ACT)命令と読み出し(RD)命令とプリチャージ(Pre)命令が入力される。
図20のタイミングと殆ど類似するが、プリチャージ(Pre)命令に従ってNローアドレスがFAM#1に伝送され、再びプリチャージ(Pre)命令に従って(N+1)ローアドレスがFAM#2に伝送される。
FAM330(図19参照)はレジスタ又はSRAMなどから構成される。
Referring to FIG. 21, an active (ACT) instruction, a read (RD) instruction, and a precharge (Pre) instruction are input through a command (CMD) line.
Although almost similar to the timing of FIG. 20, the N row address is transmitted to
FAM330 (refer FIG. 19) is comprised from a register or SRAM.
図22は、本発明の一実施形態によるメモリ装置の動作方法を説明するためのフローチャートである。 FIG. 22 is a flowchart illustrating a method for operating a memory device according to an embodiment of the present invention.
図22を参照すると、メモリ装置はテスト装置からアクティブ命令と、書き込み及び読み出し命令を含む命令(CMD)とを受ける段階を行う(ステップS300)。
次に、命令(CMD)に従ってメモリ装置のビーストを活性化させる段階を行う(ステップS310)。
次に、フェイルアドレスを検出するか、フェイルフラグが生成されるか、プリチャージ命令を受信する段階を行う(ステップS320)。
次に、フェイルフラグ又はプリチャージ命令に従ってフェイルアドレスをFAM保存する段階を行う(ステップS330)。
ヒューズアレイにフェイルアドレスのプログラムのためのプログラムモードに進入する段階を行う(ステップS340)。
ヒューズメモリの容量(Capacity)を確認する段階を行う(ステップS350)。
その次に、ヒューズアレイをプログラムする(ステップS360)。
最後に、フェイルデータ(Fail Bit)をリペアする段階を行う(ステップS370)。
Referring to FIG. 22, the memory device receives an active command and a command (CMD) including a write / read command from the test device (step S300).
Next, a step of activating the memory device beast according to the command (CMD) is performed (step S310).
Next, a step of detecting a fail address, generating a fail flag, or receiving a precharge command is performed (step S320).
Next, a step of saving the fail address by FAM according to the fail flag or the precharge command is performed (step S330).
A step of entering a program mode for programming a fail address in the fuse array is performed (step S340).
A step of confirming the capacity (Capacity) of the fuse memory is performed (step S350).
Next, the fuse array is programmed (step S360).
Finally, a step of repairing the fail data (Fail Bit) is performed (step S370).
図23は、本発明の一実施形態によるメモリシステムのオプティカルリンク(Optical Link)を示すブロック図である。 FIG. 23 is a block diagram illustrating an optical link of the memory system according to an embodiment of the present invention.
図23を参照すると、メモリシステムは、コントローラ8100とメモリデバイス8200から構成される。
コントローラ8100は、ECCエンジン又はビーストを含むコントロールユニット8110と、電気信号を光信号に変更する装置(E/O)を含むコントローラ送信機(CTx)8121と、光信号を電気信号に変更する装置(O/E)を含むコントローラ受信機(CRx)8122から構成される。
メモリ装置8200は、不揮発性保存装置であるアンチヒューズアレイ8221とビースト8222とDRAMコア8223と、電気信号を光信号に変更する装置(E/O)を含む送信機(MTx)8212と光信号を電気信号に変更する装置(O/E)を含む受信(MRx)機8211から構成される。
コントローラ8100とメモリ装置8200は、送受信のためにオプティカルリンク0(8500)とオプティカルリンク1(8501)に接続される。他の実施形態において、1つのオルティカルリンクにより送信と受信をすることもできる。
コントローラ8100の入出力回路8120とメモリ装置8200の入出力回路8210がオプティカルリンクを介して互いに接続される。
Referring to FIG. 23, the memory system includes a
The
The
The
The input /
図24は、本発明の一実施形態によるメモリシステムを適用したTSV積層チップの概略を示す斜視図である。 FIG. 24 is a perspective view schematically showing a TSV multilayer chip to which the memory system according to the embodiment of the present invention is applied.
図24を参照すると、最下位層にインターフェースチップ3100が位置し、その上にメモリ装置0〜3(3200、3300、3400、3500)が位置する。
インターフェースチップ3100はECCエンジン又はビーストとメモリコントローラと中央処理装置(CPU)を含むことができる。
メモリ装置(メモリチップ)は、不揮発性保存装置であるアンチヒューズアレイ0〜3(3601、3602、3603、3604)とビースト0〜3(3801、3802、3803、3804)を含む。
インターフェースチップ3100のテスト装置を介してメモリ装置のフェイルアドレスを検出し、アンチヒューズアレイにフェイルアドレスを保存する。メモリ装置(メモリチップ)とメモリ装置(メモリチップ)との間はマイクロバンプ(μBump)を介して接続され、メモリ装置(メモリチップ)自体はTSV(Through Silicon Via)を介して接続される(符号3701、3702、3703、3704)。例えば、積層メモリ装置(メモリチップ)の個数は、1つ以上とすることができる。
Referring to FIG. 24, the
The
The memory device (memory chip) includes
The fail address of the memory device is detected through the test device of the
図25は、本発明の一実施形態によるメモリシステムの多様なインターフェースを概略的に示すブロック図である。 FIG. 25 is a block diagram schematically illustrating various interfaces of a memory system according to an embodiment of the present invention.
図25の(a)を参照すると、メモリシステムは、コントローラ4000とメモリ装置5000を含む。
コントローラ4000はコントロールユニット4100と入出力回路4200で含む。
コントロールユニット4100はECCエンジン又はビーストを含むことができる。
メモリ装置5000は、DRAMコア5300と不揮発性保存装置であるアンチヒューズアレイ5100とビースト5400と入出力回路5300を含む。
コントローラ4000の入出力回路4200は、コマンドとコントロール信号とアドレスとデータストロボ(DQS)をメモリ装置5000に送信し、データ(DQ)を送信及び受信するインターフェースを含む。インターフェースを介してフェイルアドレスを伝送する。
Referring to FIG. 25A, the memory system includes a controller 4000 and a
The controller 4000 includes a control unit 4100 and an input / output circuit 4200.
The control unit 4100 can include an ECC engine or a beast.
The
The input / output circuit 4200 of the controller 4000 includes an interface that transmits a command, a control signal, an address, and a data strobe (DQS) to the
図25の(b)を参照すると、コントローラ4000の入出力回路は、チップ選択信号(CS)とアドレス(Addr)を1つのパッケージ(Packet)にして送信し、データ(DQ)を送信及び受信をするインターフェースを含む。インターフェースを介してフェイルアドレスを伝送する。 Referring to (b) of FIG. 25, the input / output circuit of the controller 4000 transmits the chip selection signal (CS) and the address (Addr) in one package (Packet), and transmits and receives data (DQ). Interface. A fail address is transmitted through the interface.
図25の(c)を参照すると、コントローラ4000の入出力回路は、チップ選択信号(CS)とアドレス(Addr)と書き込みデータ(wData)を1つのパッケージ(Packet)にして送信し、読み出しデータ(rData)を受信をするインターフェースを含む。インターフェースを介してフェイルアドレスを伝送する。 Referring to (c) of FIG. 25, the input / output circuit of the controller 4000 transmits the chip selection signal (CS), the address (Addr), and the write data (wData) as one package (Packet), and transmits the read data (Packet). It includes an interface that receives rData). A fail address is transmitted through the interface.
図25の(d)を参照すると、コントローラ4000の入出力回路は、コマンド(Com.)とアドレス(Addr)とデータ(DQ)を送信及び受信し、チップ選択信号(CS)を受信するインターフェースを含む。インターフェースを介してフェイルアドレスを伝送する。 Referring to (d) of FIG. 25, the input / output circuit of the controller 4000 has an interface for transmitting and receiving a command (Com.), An address (Addr), and data (DQ), and receiving a chip selection signal (CS). Including. A fail address is transmitted through the interface.
図26、図27は、本発明の一実施形態によるメモリシステムのシステム接続を示すブロック図である。 26 and 27 are block diagrams showing system connections of the memory system according to the embodiment of the present invention.
図26を参照すると、システムバス7110を介して不揮発性メモリであるアンチヒューズアレイ7301とビースト7302を含むメモリと、ビースト又はECCエンジン7101を含む中央処理装置(CPU)とユーザインターフェース7200が接続される。
Referring to FIG. 26, a memory including an
図27を参照すると、システムバス6110を介してアンチヒューズアレイとビーストを含むメモリと、ビースト又はECCエンジン7101を含むメモコントローラ6510を含むメモリシステム6500と、中央処理装置(CPU)6100と、ラム(RAM)6200と、ユーザインターフェース6300と、モデム(Modem)6400が接続される。
Referring to FIG. 27, a memory including an antifuse array and a beast via a system bus 6110, a
尚、本発明は、上述の実施例形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。 The present invention is not limited to the above-described embodiment. Various modifications can be made without departing from the technical scope of the present invention.
本発明は、半導体メモリ装置及びこれを含むメモリシステムに好適に使用される。 The present invention is preferably used for a semiconductor memory device and a memory system including the same.
100 テスト装置
110 フェイルアドレスメモリ(FAM)
120 ECCエンジン(又はビースト)
130 コントロールユニット
140 アドレスアウトプットユニット
150 コントロールアウトプットユニット
160 入出力データバッファ
200 メモリ装置
210 アドレスバッファ
220 コントロールバッファ
230 データバッファ
240 デコーディングユニット
250 リペアアドレス保存部
251 比較ユニット
252 マルチプレクサ
260 臨時フェイルアドレス保存装置
270 コントロールユニット
280 アンチヒューズアレイ
290 メモリセルアレイ
1100 システムオンチップ
1000 不揮発性保存装置
1110 メモリコントローラ
1120 中央処理装置(CPU)
1130 インターフェース
1200 テスト装備
1210 パターン生成器
1220 プローブカード
1230 ソケット
100
120 ECC engine (or Beast)
DESCRIPTION OF
1130
Claims (52)
少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置を含むメモリ装置と、
前記メモリ装置をテストするためのテスト装置とを有し、
前記テスト装置で検出したフェイルアドレス(Fail Address)を前記メモリ装置に伝送し、前記不揮発性保存装置に保存することを特徴とするメモリシステム。 A memory system,
A memory device including a nonvolatile storage device having a matrix array structure of at least N × M form (N and M are integers of 2 or more);
A test device for testing the memory device;
A memory system, wherein a fail address (Fail Address) detected by the test device is transmitted to the memory device and stored in the nonvolatile storage device.
前記リペアアドレス保存部は、外部アドレスと前記フェイルアドレスとを比較する比較ユニットに接続され、前記比較ユニットは2つのアドレスから1つを選択するマルチプレクサ(Mux)に接続されることを特徴とする請求項16に記載のメモリシステム。 The antifuse array is connected to a repair address storage unit that stores the fail address,
The repair address storage unit is connected to a comparison unit that compares an external address with the fail address, and the comparison unit is connected to a multiplexer (Mux) that selects one from two addresses. Item 17. The memory system according to Item 16.
前記フェイルアドレスを保存するために少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置と、
前記臨時フェイルアドレス保存装置に保存された前記フェイルアドレスを前記不揮発性保存装置に伝送するための動作を制御するコントロールユニットとを有することを特徴とするメモリ装置。 A temporary fail address storage device for temporarily storing the fail address;
A non-volatile storage device having a matrix array structure of at least N × M (N and M are integers of 2 or more) for storing the fail address;
A memory device comprising: a control unit for controlling an operation for transmitting the fail address stored in the temporary fail address storage device to the nonvolatile storage device.
前記リペアアドレス保存部は、外部アドレスと前記フェイルアドレスとを比較する比較ユニットに接続され、
前記比較ユニットは前記2つのアドレスから1つを選択するマルチプレクサ(Mux)に接続されることを特徴とする請求項22に記載のメモリ装置。 The antifuse array is connected to a repair address storage unit that stores the fail address,
The repair address storage unit is connected to a comparison unit that compares the external address with the fail address;
23. The memory device according to claim 22, wherein the comparison unit is connected to a multiplexer (Mux) that selects one of the two addresses.
エラーデータを検出して修正するエラー訂正回路と、
前記エラーデータのフェイルアドレスを保存するフェイルアドレスメモリと、
前記フェイルアドレスを前記フェイルアドレスメモリに保存し、テスト命令に従って前記フェイルアドレスを外部に伝送する動作を制御するコントロールユニットとを有することを特徴とするテスト装置。 A test device,
An error correction circuit that detects and corrects error data;
A fail address memory for storing a fail address of the error data;
And a control unit for controlling the operation of storing the fail address in the fail address memory and transmitting the fail address to the outside in accordance with a test command.
エラー訂正回路で前記フェイルアドレスを検出する段階と、
前記フェイルアドレスをフェイルアドレスメモリに保存する段階と、
テスト命令に従ってフェイルアドレス伝送モードに進入する段階と、
モードレジスタセット命令を含む伝送信号を伝送する段階と、
前記フェイルアドレスを伝送する段階とを有することを特徴とするテスト装置動作方法。 In an operation method for fail address transmission from a test device,
Detecting the fail address with an error correction circuit;
Storing the fail address in a fail address memory;
Entering a fail address transmission mode according to a test instruction;
Transmitting a transmission signal including a mode register set command;
A test apparatus operating method comprising: transmitting the fail address.
モードレジスタセット命令に従ってフェイルアドレスを受信する段階と、
前記フェイルアドレスを臨時フェイルアドレス保存装置に保存する段階と、
少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置に前記フェイルアドレスを保存する段階とを有することを特徴とするメモリ装置動作方法。 In an operating method for writing a fail address to a memory device,
Receiving a fail address according to a mode register set instruction;
Storing the fail address in a temporary fail address storage device;
And storing the fail address in a non-volatile storage device having a matrix array structure of at least N × M (N and M are integers of 2 or more).
前記テスト装置にて、
エラー訂正回路から前記フェイルアドレスを検出する段階と、
前記フェイルアドレスをフェイルアドレスメモリに保存する段階と、
テスト命令に従ってフェイルアドレス伝送モードに進入する段階と、
モードレジスタセット命令を含む伝送信号を伝送する段階と、
前記フェイルアドレスを伝送する段階と、
前記メモリ装置にて、
前記モードレジスタセット命令に従って前記フェイルアドレスを受信する段階と、
前記フェイルアドレスを臨時フェイルアドレス保存装置に保存する段階と、
少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置に前記フェイルアドレスを保存する段階とを有することを特徴とする伝送動作方法。 In an operation method for transmitting a fail address from a test device to a memory device,
In the test device,
Detecting the fail address from an error correction circuit;
Storing the fail address in a fail address memory;
Entering a fail address transmission mode according to a test instruction;
Transmitting a transmission signal including a mode register set command;
Transmitting the fail address;
In the memory device,
Receiving the fail address in accordance with the mode register set instruction;
Storing the fail address in a temporary fail address storage device;
And storing the fail address in a non-volatile storage device having a matrix array structure of at least N × M (N and M are integers of 2 or more).
前記メモリ装置をテストするためのビースト(BIST)と、少なくともN×Mの形態(NとMは2以上の整数)のマトリックスアレイ構造を有する不揮発性保存装置とを含む前記メモリ装置とを有し、
前記ビーストのテストによって発生したフェイルアドレスを前記不揮発性保存装置に保存することを特徴とするメモリシステム。 A test device for providing test data to the memory device;
A memory device comprising: a beast (BIST) for testing the memory device; and a nonvolatile storage device having a matrix array structure of at least N × M (N and M are integers of 2 or more). ,
A memory system, wherein a fail address generated by the Beast test is stored in the nonvolatile storage device.
The memory system according to claim 1, wherein the test device and the memory device are connected via an optical link.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261604570P | 2012-02-29 | 2012-02-29 | |
US61/604,570 | 2012-02-29 | ||
KR10-2012-0117458 | 2012-10-22 | ||
KR1020120117458A KR102076584B1 (en) | 2012-10-22 | 2012-10-22 | Device and method of repairing memory cell and memory system including the same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013182659A true JP2013182659A (en) | 2013-09-12 |
JP2013182659A5 JP2013182659A5 (en) | 2015-10-29 |
JP5875544B2 JP5875544B2 (en) | 2016-03-02 |
Family
ID=49096374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013036931A Active JP5875544B2 (en) | 2012-02-29 | 2013-02-27 | Memory system |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5875544B2 (en) |
CN (1) | CN103295648A (en) |
TW (1) | TWI602181B (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101519615B1 (en) | 2013-10-30 | 2015-05-12 | 에스케이텔레콤 주식회사 | Method and apparatus for controlling data input of semiconductor memory device |
JP2020501218A (en) * | 2016-09-16 | 2020-01-16 | マイクロン テクノロジー,インク. | Storage of memory array operation information in nonvolatile sub-array |
KR20210078572A (en) * | 2018-11-21 | 2021-06-28 | 마이크론 테크놀로지, 인크. | Apparatus and method for adjusting duty cycle of a semiconductor device |
KR20210079390A (en) * | 2018-11-21 | 2021-06-29 | 마이크론 테크놀로지, 인크. | Apparatus and methods for multi-bit duty cycle monitor |
JP2022503788A (en) * | 2018-12-29 | 2022-01-12 | 中芯集成電路(寧波)有限公司 | Microcontroller and its manufacturing method |
US11908544B2 (en) | 2018-05-29 | 2024-02-20 | Lodestar Licensing Group Llc | Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102150477B1 (en) * | 2014-06-16 | 2020-09-01 | 에스케이하이닉스 주식회사 | Semiconductor device and operation method of the same |
KR20150144147A (en) * | 2014-06-16 | 2015-12-24 | 에스케이하이닉스 주식회사 | Semiconductor device and operation method for the same |
KR20160046502A (en) * | 2014-10-21 | 2016-04-29 | 에스케이하이닉스 주식회사 | Memory device and memory system including the same |
US20160141020A1 (en) * | 2014-11-18 | 2016-05-19 | Mediatek Inc. | Static random access memory free from write disturb and testing method thereof |
KR20160125745A (en) * | 2015-04-22 | 2016-11-01 | 에스케이하이닉스 주식회사 | Semiconductor device |
KR20160138617A (en) * | 2015-05-26 | 2016-12-06 | 에스케이하이닉스 주식회사 | Smart self repair device and method |
KR20160148347A (en) * | 2015-06-16 | 2016-12-26 | 에스케이하이닉스 주식회사 | Self repair device and method |
CN106599991B (en) * | 2015-10-08 | 2019-04-09 | 上海兆芯集成电路有限公司 | The neural pe array that neural network unit and collective with neural memory will be shifted from the data of neural memory column |
CN105702273B (en) * | 2016-02-29 | 2018-07-03 | 四川效率源信息安全技术股份有限公司 | The method of bad failure after being got well before a kind of reparation Hitachi hard disk |
KR102547713B1 (en) * | 2016-09-01 | 2023-06-26 | 삼성전자주식회사 | Semiconductor memory device and method of operating the same |
CN108735268B (en) * | 2017-04-19 | 2024-01-30 | 恩智浦美国有限公司 | Nonvolatile memory repair circuit |
CN107452424B (en) * | 2017-07-03 | 2020-06-05 | 北京东土军悦科技有限公司 | Circuit for repairing memory and memory chip |
KR20190048132A (en) * | 2017-10-30 | 2019-05-09 | 삼성전자주식회사 | Memory device for preventing duplicate program of fail address and operating method thereof |
KR102406868B1 (en) * | 2017-11-23 | 2022-06-10 | 삼성전자주식회사 | Semiconductor memory device, memory system and method of operating the same |
CN111949443B (en) | 2018-09-05 | 2022-07-22 | 华为技术有限公司 | Hard disk failure processing method, array controller and hard disk |
KR102564774B1 (en) * | 2018-09-18 | 2023-08-09 | 에스케이하이닉스 주식회사 | Apparatus for diagnosing memory system or data processing system and operating method of memory system or data processing system based on diagnosis |
CN110968985B (en) * | 2018-09-30 | 2022-05-13 | 长鑫存储技术有限公司 | Method and device for determining integrated circuit repair algorithm, storage medium and electronic equipment |
JP6746659B2 (en) | 2018-11-09 | 2020-08-26 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | Memory device and built-in self-test method |
EP4036917B1 (en) | 2020-09-15 | 2023-05-24 | Changxin Memory Technologies, Inc. | Memory device, testing method therefor and usage method therefor, and memory system |
CN114187954A (en) * | 2020-09-15 | 2022-03-15 | 长鑫存储技术有限公司 | Memory device, testing method and using method thereof, and memory system |
JP2022154323A (en) * | 2021-03-30 | 2022-10-13 | キオクシア株式会社 | semiconductor storage device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001189094A (en) * | 1999-12-28 | 2001-07-10 | Toshiba Corp | Memory space control device, semiconductor integrated circuit device, and integrated circuit system |
WO2001056038A1 (en) * | 2000-01-28 | 2001-08-02 | Hitachi, Ltd. | Semiconductor system |
JP2001352038A (en) * | 2000-06-06 | 2001-12-21 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
JP2006186247A (en) * | 2004-12-28 | 2006-07-13 | Nec Electronics Corp | Semiconductor device |
JP2007109359A (en) * | 2005-09-13 | 2007-04-26 | Toshiba Corp | Semiconductor integrated circuit device |
WO2011081846A2 (en) * | 2009-12-31 | 2011-07-07 | Intel Corporation | Systems, methods, and apparatuses for hybrid memory |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313424A (en) * | 1992-03-17 | 1994-05-17 | International Business Machines Corporation | Module level electronic redundancy |
US6256237B1 (en) * | 1999-12-28 | 2001-07-03 | United Microelectronics Corp. | Semiconductor device and method for repairing failed memory cell by directly programming fuse memory cell |
JP3821637B2 (en) * | 2000-08-24 | 2006-09-13 | 株式会社東芝 | Semiconductor integrated circuit device |
US7085971B2 (en) * | 2001-10-25 | 2006-08-01 | International Business Machines Corporation | ECC based system and method for repairing failed memory elements |
US7174477B2 (en) * | 2003-02-04 | 2007-02-06 | Micron Technology, Inc. | ROM redundancy in ROM embedded DRAM |
KR100558492B1 (en) * | 2003-11-14 | 2006-03-07 | 삼성전자주식회사 | Semiconductor memory device and test pattern data generating method thereof |
DE102004042074A1 (en) * | 2004-08-31 | 2006-03-09 | Infineon Technologies Ag | Method for testing a memory by means of external test chip and device for carrying out the method |
-
2013
- 2013-02-25 TW TW102106526A patent/TWI602181B/en active
- 2013-02-27 JP JP2013036931A patent/JP5875544B2/en active Active
- 2013-02-28 CN CN 201310064093 patent/CN103295648A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001189094A (en) * | 1999-12-28 | 2001-07-10 | Toshiba Corp | Memory space control device, semiconductor integrated circuit device, and integrated circuit system |
WO2001056038A1 (en) * | 2000-01-28 | 2001-08-02 | Hitachi, Ltd. | Semiconductor system |
JP2001352038A (en) * | 2000-06-06 | 2001-12-21 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
JP2006186247A (en) * | 2004-12-28 | 2006-07-13 | Nec Electronics Corp | Semiconductor device |
JP2007109359A (en) * | 2005-09-13 | 2007-04-26 | Toshiba Corp | Semiconductor integrated circuit device |
WO2011081846A2 (en) * | 2009-12-31 | 2011-07-07 | Intel Corporation | Systems, methods, and apparatuses for hybrid memory |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101519615B1 (en) | 2013-10-30 | 2015-05-12 | 에스케이텔레콤 주식회사 | Method and apparatus for controlling data input of semiconductor memory device |
JP2020501218A (en) * | 2016-09-16 | 2020-01-16 | マイクロン テクノロジー,インク. | Storage of memory array operation information in nonvolatile sub-array |
US11392468B2 (en) | 2016-09-16 | 2022-07-19 | Micron Technology, Inc. | Storing memory array operational information in non-volatile subarrays |
US11908544B2 (en) | 2018-05-29 | 2024-02-20 | Lodestar Licensing Group Llc | Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle |
US12033720B2 (en) | 2018-05-29 | 2024-07-09 | Micron Technology, Inc. | Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle |
KR20210078572A (en) * | 2018-11-21 | 2021-06-28 | 마이크론 테크놀로지, 인크. | Apparatus and method for adjusting duty cycle of a semiconductor device |
KR20210079390A (en) * | 2018-11-21 | 2021-06-29 | 마이크론 테크놀로지, 인크. | Apparatus and methods for multi-bit duty cycle monitor |
KR102625427B1 (en) * | 2018-11-21 | 2024-01-17 | 마이크론 테크놀로지, 인크. | Apparatuses and methods for multi-bit duty cycle monitor |
US11894044B2 (en) | 2018-11-21 | 2024-02-06 | Micron Technology, Inc. | Apparatuses and methods for a multi-bit duty cycle monitor |
KR102648596B1 (en) * | 2018-11-21 | 2024-03-19 | 마이크론 테크놀로지, 인크. | Apparatus and method for adjusting duty cycle of semiconductor device |
JP2022503788A (en) * | 2018-12-29 | 2022-01-12 | 中芯集成電路(寧波)有限公司 | Microcontroller and its manufacturing method |
JP7083965B2 (en) | 2018-12-29 | 2022-06-13 | 中芯集成電路(寧波)有限公司 | Microcontroller and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
TW201335938A (en) | 2013-09-01 |
JP5875544B2 (en) | 2016-03-02 |
CN103295648A (en) | 2013-09-11 |
TWI602181B (en) | 2017-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5875544B2 (en) | Memory system | |
US10347355B2 (en) | Device and method for repairing memory cell and memory system including the device | |
KR102076584B1 (en) | Device and method of repairing memory cell and memory system including the same | |
US9953725B2 (en) | Semiconductor memory devices and methods of operating the same | |
KR102471608B1 (en) | Semiconductor memory device and operating method thereof | |
US8730744B2 (en) | Semiconductor memory with redundant word lines, system, and method of manufacturing semiconductor memory | |
US11335431B2 (en) | Semiconductor memory devices, memory systems, and methods of operating semiconductor memory devices | |
JP2008097715A (en) | Semiconductor memory and memory module | |
US9697885B1 (en) | Semiconductor memory device and method for transferring weak cell information | |
US9627095B1 (en) | Memory module, memory system including the same and operation method thereof | |
US11450396B2 (en) | Semiconductor memory devices and methods of operating semiconductor memory devices | |
US9786390B2 (en) | Memory device repairable by soft and hard repair operations and memory system including the same | |
US8867288B2 (en) | Memory device and test method thereof | |
KR20160107685A (en) | Semiconductor system and method for testing semiconductor device | |
KR20140100139A (en) | Otp cell array having a protected area, semiconductor memory device including the same, and method of programming the otp cell array | |
JP5528747B2 (en) | Semiconductor device, relief address information writing device, and relief address information writing method | |
US11366716B2 (en) | Semiconductor memory devices | |
CN113362883B (en) | Configurable Soft Post Package Repair (SPPR) scheme | |
US9330793B2 (en) | Memory device | |
KR20190114701A (en) | Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices | |
JP2013161509A (en) | Redundancy repair method for semiconductor device | |
JP2014149913A (en) | Semiconductor device | |
JP2015032334A (en) | Semiconductor device and semiconductor device test method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150908 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150908 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150908 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5875544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |