JP2013182519A - コンピュータ、ファームウェア管理方法、及びbmc - Google Patents

コンピュータ、ファームウェア管理方法、及びbmc Download PDF

Info

Publication number
JP2013182519A
JP2013182519A JP2012047158A JP2012047158A JP2013182519A JP 2013182519 A JP2013182519 A JP 2013182519A JP 2012047158 A JP2012047158 A JP 2012047158A JP 2012047158 A JP2012047158 A JP 2012047158A JP 2013182519 A JP2013182519 A JP 2013182519A
Authority
JP
Japan
Prior art keywords
firmware
bmc
computer
active
standby
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012047158A
Other languages
English (en)
Inventor
Kaneyoshi Saito
金芳 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2012047158A priority Critical patent/JP2013182519A/ja
Publication of JP2013182519A publication Critical patent/JP2013182519A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

【課題】運用系ファームウェアの再起動完了を待たずに待機系ファームウェアを動作させること。
【解決手段】ファームウェアがそれぞれ展開される2つの揮発性メモリ170と、2つの揮発性メモリ170にそれぞれ展開されている2つのファームウェアを管理するBMC140とを備え、BMC140は、ファームウェアのうち、運用系のファームウェアがストールした場合、他方のファームウェアを待機系から運用系に切り替えるファームウェア切替部を有する。
【選択図】図1

Description

本発明は、コンピュータ、ファームウェア管理方法、及びBMCに関する。
BMC(Baseboard Management Controller)は、システムにとって非常に重大なハードウェアエラーを常時監視して、オペレーティングシステム等に通知する役割を持っている。このようなBMCに関する技術は、様々なものが知られている(例えば、特許文献1参照。)。
近年のコンピュータシステムは遠隔地にあるコンピュータからシステムの操作やマルチタスク化等、BMCの機能が多種多様になりBMCがストールしてしまう場合が増えてきた。
そのため何かしらの原因によりBMCが停止してしまうと、停止している間は情報処理装置の監視や制御が不可能になってしまい、BMCはその間の制御が不可能になってしまう。そこで、BMCが停止したときでも、停止することなく継続して動作することが求められている。このような場合、ファームウェアの二重化を採用したものがある。この二重化では、一方のファームウェアが運用系として動作しつつ、他方が待機系として動作する。
また、そのファームウェアは不揮発メモリに格納され、ファームウェアは実行前に揮発性メモリ上に展開され実行されるのが一般的である。揮発性メモリにファームウェアが展開され、揮発性メモリ上で動作することになる。
特許文献2では、コンピュータシステムの立ち上げ時に着目してファームウェアの二重化を行う方法が開示されている。コンピュータシステムへの電源投入と同時にウォッチドッグタイマーが開始され、タイマーがタイムアウトするまでに動作ができない場合はハードウェアに対してリセット信号が出力されもう片側のファームウェアに切り替わるように制御される。
特許文献3では、POST(Power On Self Test)中にBIOS(Basic Input/Output System)とのコマンドのやりとりが不能になった時に、BIOSからBMCを再立ち上げするように制御される。
特開2001−028616号公報 特開2003−316682号公報 特開2009−193492号公報
しかしながら、特許文献1〜3に記載の技術は、電源投入時にしかファームウェアの異常をチェックしない。そのため、電源投入後のコンピュータシステム運用中の異常を検出することができない。
また、特許文献1〜3に記載の技術は、ファームウェアのストールを検出した後にBMCにリセットをかけて復旧を行うが、BMCの再立ち上げが完了するまでの間、BMC機能は停止してしまう。
本発明の目的は、上述した課題を解決するコンピュータ、ファームウェア管理方法、及びBMCを提供することにある。
上記課題を解決するために、本発明の第1の形態によると、コンピュータであって、ファームウェアがそれぞれ展開される2つの揮発性メモリと、2つの揮発性メモリにそれぞれ展開されている2つのファームウェアを管理するBMCとを備え、BMCは、ファームウェアのうち、運用系のファームウェアがストールした場合、他方のファームウェアを待機系から運用系に切り替えるファームウェア切替部を有する。
本発明の第2の形態によると、ファームウェア管理方法であって、2つの揮発性メモリにそれぞれ展開されている2つのファームウェアのうち、運用系のファームウェアがストールした場合、他方のファームウェアを待機系から運用系に切り替えるファームウェア切替段階を備える。
本発明の第3の形態によると、BMCであって、2つの揮発性メモリにそれぞれ展開されている2つのファームウェアのうち、運用系のファームウェアがストールした場合、他方のファームウェアを待機系から運用系に切り替えるファームウェア切替部を備える。
なおまた、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となり得る。
以上の説明から明らかなように、この発明によっては、運用系ファームウェアの再起動完了を待たずに待機系ファームウェアを動作させることができる。
一実施形態のコンピュータ100の構成を示すブロック図である。 図1に示したコンピュータ100が備えるBMC140、ファームウェアF、ウォッチドッグタイマー150間の接続と信号を示す図である。 図2に示したBMCの処理手順を示すフローチャートである。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、一実施形態のコンピュータ100の構成を示すブロック図である。コンピュータ100は、中央処理装置110、メモリ120、チップセット130、BMC140、ウォッチドッグタイマー150、不揮発メモリ160、2つの揮発性メモリ170a、b(以下、揮発性メモリ170と総称する。)、及びデバイス180を備える。
中央処理装置110は、コンピュータ100を構成する部品の一つで、各装置の制御やデータの計算、加工を行う装置である。メモリ120は、中央処理装置110の処理に必要なデータを記憶する。チップセット130は、コンピュータ100内部で、データの受け渡しを管理する一連の回路群である。BMC140は、コンピュータ100の異常検出やコンピュータ100の制御を行う。ウォッチドッグタイマー150は、ファームウェアを再起動するための時間を計時する。不揮発メモリ160は、コンピュータ100が電源ONしていない場合でもファームウェアを保存可能なメモリである。揮発性メモリ170は、不揮発メモリ160に保存されていたファームウェアがシステム運用開始時に展開されるメモリである。デバイス180は、BMC140がシステム運用中に監視や制御を行う装置である。
ここで、以降の説明のために図2に各装置や信号について説明する。ファームウェアFaとファームウェアFbは揮発性メモリ170aと揮発性メモリ170b上に展開されたファームウェアであり、コンピュータ100の監視や制御を行う。ファームウェア切替部141はファームウェアFaとファームウェアFbに対して、一方を運用系ファームウェア、もう一方を待機系ファームウェアとなるように制御する。タイマーのカウントをリセットするリセット信号、タイマーによるタイムアウトが発生した場合には、BMCに対するリセット信号が出力される。
次に図2に示した本発明の動作について図3を用いて説明する。図3は図2に示したBMCの処理手順を示すフローチャートである。運用系ファームウェアFaは、定期的にウォッチドッグタイマー150に対してリセット信号を出力する(S102)。ウォッチドッグタイマー150はタイマーがタイムアウトしないかどうか定期的に判断する(S102)。一定時間経ってもタイマーがリセットされない場合(S102:Yes)、運用系ファームウェアがストールしたと判断しBMC140に対してリセット信号を出力する(S103)。ファームウェア切替部141はリセット信号の入力を受け付けると運用系と待機系のファームウェアの切替処理を開始する。待機系ファームウェアを運用系に切り替える(S104)。そして、運用系だったファームウェアを再起動し初期化が完了したら待機系とする(S105)。
以上説明したように、本発明によれば運用系として動作しているファームウェアが制御不可能な状態となり自立的にファームウェアの再起動が行われても待機形ファームウェアが変わりに動作するため、BMCは停止することなく継続して動作することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は、上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更、又は改良を加えることが可能であることが当業者に明らかである。そのような変更、又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、及び図面中において示したシステム、方法、装置、プログラム、及び記録媒体における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示していない。また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現し得ることに留意すべきである。特許請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
上記の実施形態の一部、又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
(付記1)ファームウェアがそれぞれ展開される2つの揮発性メモリと、2つの前記揮発性メモリにそれぞれ展開されている2つのファームウェアを管理するBMCとを備え、前記BMCは、前記ファームウェアのうち、運用系のファームウェアがストールした場合、他方のファームウェアを待機系から運用系に切り替えるファームウェア切替部を有するコンピュータ。
(付記2)前記ファームウェア切替部は、ストールしたファームウェアを再起動させて、当該ファームウェアを運用系から待機系に切り替える付記1に記載のコンピュータ。
(付記3)前記ファームウェアのうち、運用系のファームウェアから定期的に出力される信号を最後に受信してから経過した時間を計時するウォッチドッグタイマーを更に備え、前記ファームウェア切替部は、前記ウォッチドッグタイマーが所定時間を計時した場合に、待機系のファームウェアを待機系から運用系に切り替える付記1又は2に記載のコンピュータ。
(付記4)2つの揮発性メモリにそれぞれ展開されている2つのファームウェアのうち、運用系のファームウェアがストールした場合、他方のファームウェアを待機系から運用系に切り替えるファームウェア切替段階を備えるファームウェア管理方法。
(付記5)2つの揮発性メモリにそれぞれ展開されている2つのファームウェアのうち、運用系のファームウェアがストールした場合、他方のファームウェアを待機系から運用系に切り替えるファームウェア切替部を備えるBMC。
100 コンピュータ
110 中央処理装置
120 メモリ
130 チップセット
140 BMC
141 ファームウェア切替部
150 ウォッチドッグタイマー
160 不揮発メモリ
170 揮発性メモリ
180 デバイス
F ファームウェア

Claims (5)

  1. ファームウェアがそれぞれ展開される2つの揮発性メモリと、
    2つの前記揮発性メモリにそれぞれ展開されている2つのファームウェアを管理するBMCと
    を備え、
    前記BMCは、
    前記ファームウェアのうち、運用系のファームウェアがストールした場合、他方のファームウェアを待機系から運用系に切り替えるファームウェア切替部
    を有するコンピュータ。
  2. 前記ファームウェア切替部は、ストールしたファームウェアを再起動させて、当該ファームウェアを運用系から待機系に切り替える
    請求項1に記載のコンピュータ。
  3. 前記ファームウェアのうち、運用系のファームウェアから定期的に出力される信号を最後に受信してから経過した時間を計時するウォッチドッグタイマー
    を更に備え、
    前記ファームウェア切替部は、前記ウォッチドッグタイマーが所定時間を計時した場合に、待機系のファームウェアを待機系から運用系に切り替える
    請求項1又は2に記載のコンピュータ。
  4. 2つの揮発性メモリにそれぞれ展開されている2つのファームウェアのうち、運用系のファームウェアがストールした場合、他方のファームウェアを待機系から運用系に切り替えるファームウェア切替段階
    を備えるファームウェア管理方法。
  5. 2つの揮発性メモリにそれぞれ展開されている2つのファームウェアのうち、運用系のファームウェアがストールした場合、他方のファームウェアを待機系から運用系に切り替えるファームウェア切替部
    を備えるBMC。
JP2012047158A 2012-03-02 2012-03-02 コンピュータ、ファームウェア管理方法、及びbmc Pending JP2013182519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012047158A JP2013182519A (ja) 2012-03-02 2012-03-02 コンピュータ、ファームウェア管理方法、及びbmc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012047158A JP2013182519A (ja) 2012-03-02 2012-03-02 コンピュータ、ファームウェア管理方法、及びbmc

Publications (1)

Publication Number Publication Date
JP2013182519A true JP2013182519A (ja) 2013-09-12

Family

ID=49273107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012047158A Pending JP2013182519A (ja) 2012-03-02 2012-03-02 コンピュータ、ファームウェア管理方法、及びbmc

Country Status (1)

Country Link
JP (1) JP2013182519A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181135A (ja) * 2015-03-24 2016-10-13 日本電気株式会社 ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001268161A (ja) * 2000-03-16 2001-09-28 Fujitsu Ltd 伝送装置
JP2006209456A (ja) * 2005-01-28 2006-08-10 Fujitsu Ltd 複数の処理ノードをシリアルバスにより相互接続する装置
JP2008225567A (ja) * 2007-03-08 2008-09-25 Nec Computertechno Ltd 情報処理システム
JP2009025967A (ja) * 2007-07-18 2009-02-05 Nec Computertechno Ltd 二重化ファームウェアのバックアップ方式、方法、及び、オペレーティングシステム
JP2011014075A (ja) * 2009-07-06 2011-01-20 Nec Corp サーバシステム及びクラッシュダンプ採取方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001268161A (ja) * 2000-03-16 2001-09-28 Fujitsu Ltd 伝送装置
JP2006209456A (ja) * 2005-01-28 2006-08-10 Fujitsu Ltd 複数の処理ノードをシリアルバスにより相互接続する装置
JP2008225567A (ja) * 2007-03-08 2008-09-25 Nec Computertechno Ltd 情報処理システム
JP2009025967A (ja) * 2007-07-18 2009-02-05 Nec Computertechno Ltd 二重化ファームウェアのバックアップ方式、方法、及び、オペレーティングシステム
JP2011014075A (ja) * 2009-07-06 2011-01-20 Nec Corp サーバシステム及びクラッシュダンプ採取方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181135A (ja) * 2015-03-24 2016-10-13 日本電気株式会社 ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法

Similar Documents

Publication Publication Date Title
US9110843B2 (en) Rack and method thereof for simultaneously updating basic input output systems
US10585755B2 (en) Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality
JP2012069032A (ja) 情報処理装置
JP5347414B2 (ja) 同期制御装置,情報処理装置及び同期管理方法
US20080229158A1 (en) Restoration device for bios stall failures and method and computer program product for the same
JP2012058879A (ja) オペレーティングシステム起動管理装置
US20120117407A1 (en) Computer system and computer system control method
JP2008186173A (ja) 障害監視システム
JP2014081700A (ja) プログラマブルコントローラ、プログラマブルコントローラのデータバックアップ方法、プログラマブルコントローラの起動方法
JP4886558B2 (ja) 情報処理装置
JP5445572B2 (ja) コンピュータシステム、待機電力削減方法、及びプログラム
JP2007323631A (ja) Cpu暴走判定回路
JP2015230720A (ja) 計算機システム
JP2013182519A (ja) コンピュータ、ファームウェア管理方法、及びbmc
CN104268026A (zh) 嵌入式***的监控管理方法和装置
WO2014112039A1 (ja) 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム
JP2007172096A (ja) 情報処理装置、および、その起動制御方法
JP4715552B2 (ja) 障害検出方式
JP2002236503A (ja) 車両用電子制御装置
JP2015106226A (ja) 二重化システム
JP2009025967A (ja) 二重化ファームウェアのバックアップ方式、方法、及び、オペレーティングシステム
JP2009116699A (ja) 情報処理システム
US20240219986A1 (en) Multi-node system and power supply control method
JP5716396B2 (ja) 情報処理装置及び情報処理方法
JP2005107776A (ja) 2重化コントローラシステム、その方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160816