JP2013172031A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013172031A JP2013172031A JP2012035471A JP2012035471A JP2013172031A JP 2013172031 A JP2013172031 A JP 2013172031A JP 2012035471 A JP2012035471 A JP 2012035471A JP 2012035471 A JP2012035471 A JP 2012035471A JP 2013172031 A JP2013172031 A JP 2013172031A
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- semiconductor layer
- film
- oxide
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】装置構成における電気的接続を劣化させることなく、酸素欠陥に起因したキャリアトラップの生成を十分に抑制して、良好なチャネルの伝導性を実現する半導体装置を得る。
【解決手段】電界効果型トランジスタは、絶縁性基板1上に、例えばIn−Sn−O(ITO)、In−Zn−O(IZO)、Ga−Zn−O(GZO)、Al−Zn−O(AZO)等から選ばれた透明金属酸化物からなるソース電極2及びドレイン電極3が形成され、更に亜鉛を含有する酸化物半導体膜4(第1の酸化物半導体層4aと、第1の酸化物半導体層4aの一方の面に積層される第2の酸化物絶縁体層4b及び他方の面に積層される第2の酸化物絶縁体層4cを備えてなる)と、酸化物半導体膜4上にゲート絶縁膜5を介したゲート電極6とが設けられて構成される。
【選択図】図1
【解決手段】電界効果型トランジスタは、絶縁性基板1上に、例えばIn−Sn−O(ITO)、In−Zn−O(IZO)、Ga−Zn−O(GZO)、Al−Zn−O(AZO)等から選ばれた透明金属酸化物からなるソース電極2及びドレイン電極3が形成され、更に亜鉛を含有する酸化物半導体膜4(第1の酸化物半導体層4aと、第1の酸化物半導体層4aの一方の面に積層される第2の酸化物絶縁体層4b及び他方の面に積層される第2の酸化物絶縁体層4cを備えてなる)と、酸化物半導体膜4上にゲート絶縁膜5を介したゲート電極6とが設けられて構成される。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関する。
従来、亜鉛を含む酸化物半導体を用いた光学デバイス及び電子デバイスの研究開発が行われている。酸化物半導体は、非晶質であっても、同じ非晶質のシリコン半導体と比べてキャリアの移動度が高い。非晶質の酸化物半導体膜は、例えば、室温でスパッタリング法を用いて形成することができるので、大きな面積の酸化物半導体膜を大量に生産することが可能であると考えられている。亜鉛を含む酸化物半導体の例として、例えば、In−Ga−Zn−Oを含む非晶質(アモルファス)な酸化物半導体(a−IGZO)が挙げられる。a−IGZOを用いた電界効果型トランジスタを、樹脂性フィルム等のフレキシブルな絶縁性基板上に形成することが提案されており、そのような電界効果型トランジスタが、6cm2/Vs〜7cm2/Vsの電界効果移動度を示すことが報告されている。
a−IGZO等の酸化物半導体には、可視光を透過する性質を有するものがあるので、このような酸化物半導体を用いて、フラットパネルディスプレイ用の電界効果型トランジスタを開発することも行われている。
また、a−IGZOの価電子帯と伝導帯との間のエネルギーギャップは約3eVであり、a−IGZOを用いた電界効果型トランジスタは、優れた絶縁破壊電圧特性を示すことが期待されている。
また、a−IGZOの価電子帯と伝導帯との間のエネルギーギャップは約3eVであり、a−IGZOを用いた電界効果型トランジスタは、優れた絶縁破壊電圧特性を示すことが期待されている。
J.Nishii et al., Jpn.J.Appl.Phys.Vol42,L347(2003)
K.Nomura et al., Nature(London)Vol432, p488(2004)
K.Nomura et al., Appl.Phys.Lett.92, 202117(2008)
a−IGZOを含む酸化物半導体中には酸素欠陥が生じ易く、その欠陥に起因してキャリアが生成される。これは、例えばn型の酸化物半導体では、酸素欠陥があると、金属原子から供給される電子を受け取る酸素原子が存在しないので、欠陥起因の電子がキャリアとして生成されるためである。例えば、a−IGZOでは、表面から数nmまでの深さの領域に1020/cm3以上のキャリア濃度を有する酸素欠乏領域が存在するという報告がある。従って、酸化物半導体を用いた電界効果型トランジスタでは、酸素欠陥に起因したキャリアの生成を抑制することが求められる。
また、電界効果型トランジスタの絶縁破壊電圧を向上するために、ゲート絶縁体層の物理的な厚さを厚くすることが可能な高誘電(High-k)材料を用いることがある。High-k材料を含むゲート絶縁体層を室温で形成した場合には、通常、多結晶のゲート絶縁体層が得られる。そして、多結晶のゲート絶縁体層が、非晶質の酸化物半導体層上に形成された場合、ゲート絶縁体層と酸化物半導体層との界面には、酸素欠陥に起因したキャリアトラップが生成される。このキャリアトラップよって、トランジスタのヒステリシスの発生、オンオフ比の低下、又はノーマリーオン等の不具合が生じる場合がある。
上述の問題に対処すべく、a−IGZOを含む酸化物半導体の少なくとも一方の面にZnMgO等の亜鉛を含む酸化物半導体を積層することが考えられる。この構造を採ることにより、酸化物半導体中の酸素欠陥を補償し、その欠陥に起因したキャリアトラップの生成を抑制することが期待される。
上記の構造をa−IGZOを用いた電界効果型トランジスタに適用して、例えばゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にZnMgO等の亜鉛を含む酸化物半導体層を介してa−IGZOを含む酸化物半導体層を形成することが考えられる。このトランジスタでは、酸素欠陥に起因したキャリアトラップの生成をある程度は抑えることは期待できる。しかしながら、当該キャリアの生成の十分な抑制という所期の効果を確実に得るには、更なる技術的な工夫を要することが判明した。しかもこのような技術的な工夫を重ねると、装置構成における電気的接続を劣化させるという不都合が生じることが懸念される。
本発明は、上記の課題に鑑みてなされたものであり、装置構成における電気的接続を劣化させることなく、酸素欠陥に起因したキャリアトラップの生成を十分に抑制して、良好なチャネルの伝導性を実現する半導体装置及びその製造方法を提供することを目的とする。
半導体装置の一態様は、透明金属酸化物を材料とする一対の電極と、双方の前記電極と電気的に接する、亜鉛を含有する酸化物半導体膜とを含む。
半導体装置の製造方法の一態様は、透明金属酸化物を材料として、一対の電極を形成する工程と、双方の前記電極と電気的に接するように、亜鉛を含有する酸化物半導体膜を形成する工程と、酸素雰囲気中において、前記酸化物半導体膜をアニール処理する工程とを含む。
上記の諸態様によれば、装置構成における電気的接続を劣化させることなく、酸素欠陥に起因したキャリアトラップの生成を十分に抑制して、良好なチャネルの伝導性を実現する半導体装置を得ることができる。
以下、半導体装置及びその製造方法の具体的な実施形態について、図面を参照しながら詳細に説明する。
(電界効果型トランジスタの構成)
図1は、本実施形態による電界効果型トランジスタの構成を示す概略断面図である。
この電界効果型トランジスタは、いわゆるトップゲート型であって、絶縁性基板1上にソース電極2及びドレイン電極3が形成され、更に亜鉛を含有する酸化物半導体膜4と、酸化物半導体膜4上にゲート絶縁膜5を介したゲート電極6とが設けられて構成される。
図1は、本実施形態による電界効果型トランジスタの構成を示す概略断面図である。
この電界効果型トランジスタは、いわゆるトップゲート型であって、絶縁性基板1上にソース電極2及びドレイン電極3が形成され、更に亜鉛を含有する酸化物半導体膜4と、酸化物半導体膜4上にゲート絶縁膜5を介したゲート電極6とが設けられて構成される。
絶縁性基板1は、例えば絶縁樹脂等からなるものである。ソース電極2及びドレイン電極3は、絶縁性基板1上にパターン形成された一対の電極である。酸化物半導体膜4は、後述するように亜鉛(Zn)を含有する酸化物半導体層の積層構造とされており、絶縁性基板1上でソース電極2及びドレイン電極3と電気的に接するように形成される。酸化物半導体膜4は、ソース電極2及びドレイン電極3と確実に電気的接触することにより、チャネル層として機能する。
絶縁性基板1は、酸化物半導体膜4以外にキャリアの流れを防止する観点から電気的絶縁性の基板とされており、電界効果型トランジスタの製造工程中で施される熱処理に耐えられる材料であれば、特に制限なく用いることができる。特に、絶縁性基板1の形成材料として、可視光透過性を有するものを用いると、パネルディスプレイ装置等の可視光透過性が求められる用途に用いることができる観点から好ましい。なお、絶縁性基板1の代わりに、シリコン基板上に絶縁膜が形成された基板を用いても良い。
ソース電極2及びドレイン電極3は、酸素雰囲気中において200℃程度〜600℃程度で加熱しても酸化や拡散する懸念がなく、その材料自体の伝導性が高く、酸化物半導体膜4との接触抵抗が小さく確実なオーミック接触が得られる材料からなる。具体的には、透明金属酸化物、例えばIn−Sn−O(ITO)、In−Zn−O(IZO)、Ga−Zn−O(GZO)、Al−Zn−O(AZO)等から選ばれた1種又は複数種が挙げられる。本実施形態では、透明金属酸化物として例えばITOを例示し、膜厚は例えば5nm〜500nm程度、ここでは50nm程度である。
酸化物半導体膜4は、キャリアの供給源となるZnを含有しており、第1の酸化物半導体層4aと、第1の酸化物半導体層4aの両面(一方の面及び他方の面)を挟むように積層された第2の酸化物半導体層4b,4cとの積層構造に形成される。
第1の酸化物半導体層4aは、例えば、In−Ga−Zn−O,In−Al−Zn−O,In−Sn−Zn−O、In−Cu−Zn−O,In−Ta−Zn−O,In−Hf−Zn−Oから選ばれた材料からなる。ここでは例えば、非晶質(アモルファス)のIn−Ga−Zn−O(a−IGZO)からなる場合を例示し、膜厚は例えば5nm〜100nm程度、ここでは25nm程度である。第1の酸化物半導体層4aのa−IGZOは、非晶質であっても、同じ非晶質のシリコン半導体と比べてキャリアの移動度が高い。また、非晶質であれば、第1の酸化物半導体層4aを室温で形成することも容易である。なお、第1の酸化物半導体層としては、キャリアの供給源として、Znの代わりにIn又はGa等の金属元素を含有する酸化物半導体で形成しても良い。また、第1の酸化物半導体層は、非晶質以外の非晶質又は多結晶又は単結晶であっても良い。
Znを含む酸化物半導体は、通常、表面近傍に酸素欠陥が生じ易く、その欠陥に起因してキャリアが生成される。これは、例えばn型の酸化物半導体では、酸素欠陥があると、金属原子から供給される電子を受け取る酸素原子がいないので、欠陥起因の電子がキャリアとして生成され得るためである。
酸化物半導体膜4は、第1の酸化物半導体層4aにおける酸素欠陥を防止するために、第1の酸化物半導体層4aの一方の面に積層される第2の酸化物絶縁体層4b及び他方の面に積層される第2の酸化物絶縁体層4cを備える。
第2の酸化物半導体層4b,4cは、例えば、ZnMgO,ZnAlO,ZnSnO,ZnCuO,ZnTaO、ZnHfOから選ばれた材料からなる。ここでは例えば、ZnMgOからなる場合を例示し、それぞれの膜厚は、第1の酸化物半導体層4aの表面近傍に存在する酸素欠陥領域に酸素を供給できるだけの厚みとすることが好ましい。具体的には、例えば、第2の酸化物半導体層4bが0.5nm〜50nm程度でここでは4nm程度、第2の酸化物半導体層4cが0.5nm〜50nm程度でここでは4nm程度とされる。第2の酸化物半導体層4bにより、第1の酸化物半導体層4aに下方から酸素が供給される。第2の酸化物半導体層4cにより、第1の酸化物半導体層4aに上方から酸素が供給される。ここで、第2の酸化物半導体層4bよりも厚い第2の酸化物半導体層4cの存在により、ゲート絶縁膜5が多結晶材料で形成された場合でも、第1の酸化物半導体層4aの酸素欠陥に起因したキャリアトラップの発生が抑止される。
第2の酸化物半導体層4b,4cは、例えば、酸素雰囲気中の加熱処理において、第1の酸化物半導体層4aの表面に酸素原子を供給して表面近傍の酸素欠陥の形成を防止する。従って、第1の酸化物半導体層4aでは、酸素欠陥に起因して生成されるキャリアが低減されており、第1の酸化物半導体層4a内のキャリアは、主に金属元素であるZnから供給される。
上述した観点から、第2の酸化物半導体層は、第1の酸化物半導体層4aの少なくとも一方の面に積層される。第2の酸化物絶縁体層が第1の酸化物半導体層4aの一方の面のみに積層された場合、第2の酸化物絶縁体層が積層された第1の酸化物半導体層4aの一方の面近傍の酸素欠陥の形成が防止される。しかし、第2の酸化物絶縁体層が積層されない第1の酸化物半導体層4aの他方の面には、酸素欠陥及び酸素欠陥に起因するキャリアが生成される懸念がある。従って、第2の酸化物絶縁体層は、本実施形態のように、第1の酸化物半導体層4aの両面に積層されることが好ましい。
第2の酸化物半導体層4b,4cは、第1の酸化物半導体層4a内にキャリアを閉じ込めると共に、第1の酸化物半導体層4aの電気的特性に影響を与えないように、第1の酸化物半導体層4aよりも低い導電性を有する。第2の酸化物半導体層4b,4cは、非晶質又は多結晶又は単結晶であっても良い。なお、第2の酸化物半導体層としては、第1の酸化物半導体層がキャリアの供給源としてZn以外の金属元素を含有する酸化物半導体からなる場合には、Znの代わりに第1の酸化物半導体層と同様の金属元素を含有するものであることが望ましい。
ゲート絶縁膜5は、例えばHigh-k材料であるMgO,HfO,AlO,TiO等から選ばれた材料からなる。ここでは例えば、MgOからなる場合を例示し、膜厚は比較的厚く10nm〜300nm程度、ここでは60nm程度に形成される。
本実施形態では、トップゲート型を採用しており、チャネル層となる酸化物半導体膜4が絶縁性基板1上でソース電極2及びドレイン電極3と電気的に接するように形成され、酸化物半導体膜4上にゲート絶縁膜5が形成される。ゲート絶縁膜5のHigh-k材料は、表面のラフネスが比較的大きく、ボトムゲート型の場合ではゲート絶縁膜上にチャネル層が形成されるため、チャネル層がゲート絶縁膜のラフネスを反映し、チャネル層を伝導する電子の移動度低下の要因となる。これに対して本実施形態では、酸化物半導体膜4上にゲート絶縁膜5が形成されるため、チャネル層である酸化物半導体膜4にはゲート絶縁膜5のラフネスは反映されることなく、酸化物半導体膜4は平坦な表面を有する均一膜厚に形成される。
本実施形態では、トップゲート型を採用しており、チャネル層となる酸化物半導体膜4が絶縁性基板1上でソース電極2及びドレイン電極3と電気的に接するように形成され、酸化物半導体膜4上にゲート絶縁膜5が形成される。ゲート絶縁膜5のHigh-k材料は、表面のラフネスが比較的大きく、ボトムゲート型の場合ではゲート絶縁膜上にチャネル層が形成されるため、チャネル層がゲート絶縁膜のラフネスを反映し、チャネル層を伝導する電子の移動度低下の要因となる。これに対して本実施形態では、酸化物半導体膜4上にゲート絶縁膜5が形成されるため、チャネル層である酸化物半導体膜4にはゲート絶縁膜5のラフネスは反映されることなく、酸化物半導体膜4は平坦な表面を有する均一膜厚に形成される。
また、本実施形態では、ゲート絶縁膜5は、酸化物半導体膜4の表面を覆って酸化物半導体膜4を外気から保護する保護膜としても機能する。これにより、酸化物半導体膜4の表面からの不純物の混入が防止され、チャネル部におけるキャリアトラップの生成が抑制される。ボトムゲート型の場合では、ゲート絶縁膜上にチャネル層が形成されるため、ゲート絶縁膜は酸化物半導体膜4を外気から保護することはできない。
ゲート電極6は、例えばPt及びTiの2層構造とし、ゲート絶縁膜5上でソース電極2とドレイン電極3との間の領域に形成される。
(電界効果型トランジスタの製造方法)
以下、本実施形態による電界効果型トランジスタの製造方法について説明する。
図2〜図4は、本実施形態による電界効果型トランジスタの製造方法を工程順に示す概略断面図である。
以下、本実施形態による電界効果型トランジスタの製造方法について説明する。
図2〜図4は、本実施形態による電界効果型トランジスタの製造方法を工程順に示す概略断面図である。
図2に示すように、絶縁性基板1上にソース電極2及びドレイン電極3を形成する。
詳細には、先ず図2(a)のように、ソース電極2及びドレイン電極3を形成するためのレジストマスク11を形成する。
絶縁性基板1を用意し、絶縁性基板1上にレジストを塗布する。リソグラフィーによりレジストを加工する。これにより、絶縁性基板1上の電極形成部位を露出する開口11a,11bを有するレジストマスク11が形成される。
詳細には、先ず図2(a)のように、ソース電極2及びドレイン電極3を形成するためのレジストマスク11を形成する。
絶縁性基板1を用意し、絶縁性基板1上にレジストを塗布する。リソグラフィーによりレジストを加工する。これにより、絶縁性基板1上の電極形成部位を露出する開口11a,11bを有するレジストマスク11が形成される。
次に、図2(b)のように、透明金属酸化物12を堆積する。
開口11a,11bを埋め込むようにレジストマスク11の全面に、透明金属酸化物12、例えばIn−Sn−O(ITO)、In−Zn−O(IZO)、Ga−Zn−O(GZO)、Al−Zn−O(AZO)等、ここではITOを堆積する。透明金属酸化物12は、例えば蒸着法、電子線蒸着法又は熱抵抗加熱蒸着法により膜厚50nm程度に堆積される。
開口11a,11bを埋め込むようにレジストマスク11の全面に、透明金属酸化物12、例えばIn−Sn−O(ITO)、In−Zn−O(IZO)、Ga−Zn−O(GZO)、Al−Zn−O(AZO)等、ここではITOを堆積する。透明金属酸化物12は、例えば蒸着法、電子線蒸着法又は熱抵抗加熱蒸着法により膜厚50nm程度に堆積される。
次に、図2(c)のように、ソース電極2及びドレイン電極3を形成する。
リフトオフにより、レジストマスク11と共に、レジストマスク11上に堆積した透明金属酸化物12を除去する。以上により、絶縁性基板1上に所定距離の間隔で離間するソース電極2及びドレイン電極3が形成される。
リフトオフにより、レジストマスク11と共に、レジストマスク11上に堆積した透明金属酸化物12を除去する。以上により、絶縁性基板1上に所定距離の間隔で離間するソース電極2及びドレイン電極3が形成される。
続いて、図3に示すように、酸化物半導体膜4からなるチャネル部及びゲート絶縁膜5を形成する。
詳細には、先ず図3(a)のように、チャネル部及びゲート絶縁膜5を形成するためのレジストマスク13を形成する。
ソース電極2及びドレイン電極3を覆うように絶縁性基板1上にレジストを塗布する。リソグラフィーによりレジストを加工する。これにより、酸化物半導体膜4及びゲート絶縁膜5の電極形成部位を露出する開口13aを有するレジストマスク13が形成される。レジストマスク13では、開口13aにおいて絶縁性基板1の表面の一部と共にソース電極2及びドレイン電極3の一部が露出する。
詳細には、先ず図3(a)のように、チャネル部及びゲート絶縁膜5を形成するためのレジストマスク13を形成する。
ソース電極2及びドレイン電極3を覆うように絶縁性基板1上にレジストを塗布する。リソグラフィーによりレジストを加工する。これにより、酸化物半導体膜4及びゲート絶縁膜5の電極形成部位を露出する開口13aを有するレジストマスク13が形成される。レジストマスク13では、開口13aにおいて絶縁性基板1の表面の一部と共にソース電極2及びドレイン電極3の一部が露出する。
次に、図3(b)のように、チャネル部となる酸化物半導体膜4とゲート絶縁膜5とを堆積する。
開口13aを埋め込むように、レジストマスク13の全面に酸化物半導体膜4を堆積し、引き続き酸化物半導体膜4上にゲート絶縁膜5を堆積する。酸化物半導体膜4及びゲート絶縁膜5の堆積は、いわゆるIn Situにおいて、外気に晒されることなく所定の真空中で連続的に行われる。本実施形態では、例えば高周波スパッタリング法により、多元カソードを有する同一のチャンバ内で酸化物半導体膜4及びゲート絶縁膜5を連続的に堆積する。
開口13aを埋め込むように、レジストマスク13の全面に酸化物半導体膜4を堆積し、引き続き酸化物半導体膜4上にゲート絶縁膜5を堆積する。酸化物半導体膜4及びゲート絶縁膜5の堆積は、いわゆるIn Situにおいて、外気に晒されることなく所定の真空中で連続的に行われる。本実施形態では、例えば高周波スパッタリング法により、多元カソードを有する同一のチャンバ内で酸化物半導体膜4及びゲート絶縁膜5を連続的に堆積する。
酸化物半導体膜4は、第1の酸化物半導体層4aと、第1の酸化物半導体層4aの一方の面に積層される第2の酸化物絶縁体層4b及び他方の面に積層される第2の酸化物絶縁体層4cとを有して構成される。そのため先ず、第2の酸化物半導体層4bを堆積する。スパッタリング条件としては、例えば、チャンバ内にArガスを30sccmの流量で導入し、チャンバ内の圧力が1.0Pa程度とし、絶縁体基板1に対して50Wの高周波電力を用いる。第2の酸化物半導体層4bの組成はターゲットの組成に対応して決定される。ターゲットの材料としては、ZnMgO,ZnAlO,ZnSnO,ZnCuO,ZnTaO、ZnHfOから選ばれた材料、ここでは例えばZnMgOとする。
第2の酸化物半導体層4b上に、第1の酸化物半導体層4aを堆積する。第1の酸化物半導体層4aの組成はターゲットの組成に対応して決定される。ターゲットの材料としては、In−Ga−Zn−O,In−Al−Zn−O,In−Sn−Zn−O、In−Cu−Zn−O,In−Ta−Zn−O,In−Hf−Zn−Oから選ばれた材料、ここでは例えばアモルファスのIn−Ga−Zn−O(a−IGZO)とする。
第1の酸化物半導体層4a上に、第2の酸化物半導体層4cを堆積する。第2の酸化物半導体層4cの組成はターゲットの組成に対応して決定される。ターゲットの材料としては、ZnMgO,ZnAlO,ZnSnO,ZnCuO,ZnTaO、ZnHfOから選ばれた材料、ここでは例えば第2の酸化物半導体層4bと同様にZnMgOとする。
第2の酸化物半導体層4c上に、ゲート絶縁膜5を堆積する。ゲート絶縁膜5の組成はターゲットの組成に対応して決定される。ターゲットの材料としては、ZnMgO,ZnAlO,ZnSnO,ZnCuO,ZnTaO、ZnHfOから選ばれた材料、ここでは例えばZnMgOとする。
上記のように、酸化物半導体膜4及びゲート絶縁膜5をIn Situで連続的に堆積することにより、層間等への不純物の混入が防止され、チャネル部におけるキャリアトラップの生成が抑制される。
次に、図3(c)のように、リフトオフを行う。
リフトオフにより、レジストマスク13と共に、レジストマスク13上に堆積した酸化物半導体膜4を除去する。これにより、チャネル部となる酸化物半導体膜4及びその上のゲート絶縁膜5が残存する。この酸化物半導体膜4は、絶縁性基板1上でソース電極2及びドレイン電極3と電気的に接触する。
リフトオフにより、レジストマスク13と共に、レジストマスク13上に堆積した酸化物半導体膜4を除去する。これにより、チャネル部となる酸化物半導体膜4及びその上のゲート絶縁膜5が残存する。この酸化物半導体膜4は、絶縁性基板1上でソース電極2及びドレイン電極3と電気的に接触する。
次に、図3(d)のように、残存した酸化物半導体膜4をアニール処理する。
ソース電極2及びドレイン電極3、酸化物半導体膜4及びゲート絶縁膜5が積層された絶縁体基板1を、酸素雰囲気中でアニール処理する。これにより、表面(上面)がゲート絶縁膜5で覆われた酸化物半導体膜4からなるチャネル部が形成される。
ソース電極2及びドレイン電極3、酸化物半導体膜4及びゲート絶縁膜5が積層された絶縁体基板1を、酸素雰囲気中でアニール処理する。これにより、表面(上面)がゲート絶縁膜5で覆われた酸化物半導体膜4からなるチャネル部が形成される。
上記のアニール処理により、第1の酸化物半導体層4aの表面近傍に存在する酸素欠陥に対して、酸素雰囲気及び第2の酸化物半導体層4b,4cから酸素が供給される。このアニール処理は、例えば、赤外線加熱炉を用いて行われる。アニール処理の条件としては、例えば、加熱炉内の基本真空度を1×10-2Pa程度として、加熱炉内に酸素ガスを200sccmの流量で導入し、加熱炉内の圧力を1.0Pa程度とする。アニール処理の温度としては、例えば、200℃程度〜600℃程度の範囲内、ここでは400℃程度とする。処理温度が200℃よりも低いと、第1の酸化物半導体層4aに対して十分に酸素を供給することができない。処理温度が600℃よりも低いと、第1の酸化物半導体層4aのa−IGZOが多結晶化してしまう懸念がある。従って、200℃程度〜600℃程度の範囲内でアニール処理することにより、a−IGZOを多結晶化させることなく第1の酸化物半導体層4aに十分な酸素を供給することができる。アニール処理の時間としては、例えば、温度が400℃の場合に、1時間程度とすることができる。
本実施形態では、ゲート絶縁膜5は、酸化物半導体膜4の表面を覆って酸化物半導体膜4を外気から保護する保護膜としても機能する。上記のように、酸化物半導体膜4及びゲート絶縁膜5がIn Situで連続的に堆積される。そのため、酸化物半導体膜4及びゲート絶縁膜5の形成された絶縁性基板1をスパッタ装置のチャンバから大気に開放したときも、またアニール処理を行うときも、酸化物半導体膜4の表面はゲート絶縁膜5により外気から遮断されている。これにより、酸化物半導体膜4の表面からの不純物の混入が可及的に防止され、チャネル部におけるキャリアトラップの生成が抑制される。
更に、本実施形態では、酸化物半導体膜4を覆うようにゲート絶縁膜5が形成されるため、ゲート絶縁膜5の表面にラフネスが存在しても、チャネル層である酸化物半導体膜4にはゲート絶縁膜5のラフネスは反映されない。これにより、酸化物半導体膜4は平坦な表面を有する均一膜厚に形成される。
また、上記のアニール処理は、絶縁性基板1上に、酸化物半導体膜4及びゲート絶縁膜5と共にソース電極2及びドレイン電極3が形成された状態で行うことになる。ソース電極2及びドレイン電極3は、ITO等の透明金属酸化物を材料として形成されている。通常、ソース電極及びドレイン電極の材料には、例えばTi、Au等が用いられる。この場合、本実施形態のように200℃程度〜600℃程度で加熱されると、Tiは酸化し、Auは拡散してしまい、良好な電気的な接続を得ることができない。これに対して本実施形態では、ソース電極2及びドレイン電極3は、上記の透明金属酸化物で形成されている。そのため、200℃程度〜600℃程度で加熱しても酸化や拡散することなく、その材料自体の伝導性が高く、酸化物半導体膜4との接触抵抗が小さくオーミック接触を確実に得ることができる。
続いて、図4に示すように、ゲート電極6を形成する。
詳細には、ゲート絶縁膜5を覆うように全面にレジストを塗布する。リソグラフィーによりレジストを加工する。これにより、絶縁性基板1上の電極形成部位を露出する開口を有するレジストマスクが形成される。スパッタ法等により、開口を埋め込むようにレジストマスクの全面にゲート材料、ここではTi及びPtを膜厚10nm程度及び50nm程度に堆積する。リフトオフにより、レジストマスクと共に、レジストマスク上に堆積したPt及びTiを除去する。以上により、ゲート絶縁膜5上でソース電極2とドレイン電極3との間の領域にゲート電極6が形成される。
詳細には、ゲート絶縁膜5を覆うように全面にレジストを塗布する。リソグラフィーによりレジストを加工する。これにより、絶縁性基板1上の電極形成部位を露出する開口を有するレジストマスクが形成される。スパッタ法等により、開口を埋め込むようにレジストマスクの全面にゲート材料、ここではTi及びPtを膜厚10nm程度及び50nm程度に堆積する。リフトオフにより、レジストマスクと共に、レジストマスク上に堆積したPt及びTiを除去する。以上により、ゲート絶縁膜5上でソース電極2とドレイン電極3との間の領域にゲート電極6が形成される。
しかる後、所定の後処理工程を経て、本実施形態による電界効果型トランジスタが形成される。
以上説明したように、本実施形態によれば、装置構成における電気的接続を劣化させることなく、酸素欠陥に起因したキャリアトラップの生成を十分に抑制して、良好なチャネルの伝導性を実現する電界効果型トランジスタを得ることができる。
以下、半導体基板及びその製造方法の諸態様を付記としてまとめて記載する。
(付記1)透明金属酸化物を材料とする一対の電極と、
双方の前記電極と電気的に接する、亜鉛を含有する酸化物半導体膜と
を含むことを特徴とする半導体装置。
双方の前記電極と電気的に接する、亜鉛を含有する酸化物半導体膜と
を含むことを特徴とする半導体装置。
(付記2)前記酸化物半導体膜上に形成された絶縁膜を更に含むことを特徴とする付記1に記載の半導体装置。
(付記3)前記酸化物半導体膜は、
亜鉛を含有する第1の酸化物半導体層と、
前記第1の酸化物半導体層の少なくとも一方の面に積層された、亜鉛を含有する第2の酸化物半導体層と
を有することを特徴とする付記1又は2に記載の半導体装置。
亜鉛を含有する第1の酸化物半導体層と、
前記第1の酸化物半導体層の少なくとも一方の面に積層された、亜鉛を含有する第2の酸化物半導体層と
を有することを特徴とする付記1又は2に記載の半導体装置。
(付記4)前記酸化物半導体膜は、
亜鉛を含有する第1の酸化物半導体層と、
前記第1の酸化物半導体層の一方の面及び他方の面にそれぞれ積層された、亜鉛を含有する第2の酸化物半導体層と
を有することを特徴とする付記1又は2に記載の半導体装置。
亜鉛を含有する第1の酸化物半導体層と、
前記第1の酸化物半導体層の一方の面及び他方の面にそれぞれ積層された、亜鉛を含有する第2の酸化物半導体層と
を有することを特徴とする付記1又は2に記載の半導体装置。
(付記5)前記第1の酸化物半導体層は非晶質であることを特徴とする付記3又は4に記載の半導体装置。
(付記6)透明金属酸化物を材料として、一対の電極を形成する工程と、
双方の前記電極と電気的に接するように、亜鉛を含有する酸化物半導体膜を形成する工程と、
酸素雰囲気中において、前記酸化物半導体膜をアニール処理する工程と
を含むことを特徴とする半導体装置の製造方法。
双方の前記電極と電気的に接するように、亜鉛を含有する酸化物半導体膜を形成する工程と、
酸素雰囲気中において、前記酸化物半導体膜をアニール処理する工程と
を含むことを特徴とする半導体装置の製造方法。
(付記7)前記アニール処理の温度を、200℃以上400℃以下の範囲内の値とすることを特徴とする付記6に記載の半導体装置の製造方法。
(付記8)前記酸化物半導体膜上に絶縁膜を形成する工程を更に含むことを特徴とする付記6又は7に記載の半導体装置の製造方法。
(付記9)前記酸化物半導体膜及び前記絶縁膜をIn Situで連続して形成することを特徴とする付記6〜8のいずれか1項に記載の半導体装置の製造方法。
(付記10)前記アニール処理を、前記絶縁膜を形成した後に行うことを特徴とする付記9に記載の半導体装置の製造方法。
(付記11)前記酸化物半導体膜は、
亜鉛を含有する第1の酸化物半導体層と、
前記第1の酸化物半導体層の少なくとも一方の面に積層された、亜鉛を含有する第2の酸化物半導体層と
を有することを特徴とする付記6〜10のいずれか1項に記載の半導体装置の製造方法。
亜鉛を含有する第1の酸化物半導体層と、
前記第1の酸化物半導体層の少なくとも一方の面に積層された、亜鉛を含有する第2の酸化物半導体層と
を有することを特徴とする付記6〜10のいずれか1項に記載の半導体装置の製造方法。
(付記12)前記酸化物半導体膜は、
亜鉛を含有する第1の酸化物半導体層と、
前記第1の酸化物半導体層の一方の面及び他方の面にそれぞれ積層された、亜鉛を含有する第2の酸化物半導体層と
を有することを特徴とする付記6〜10のいずれか1項に記載の半導体装置の製造方法。
亜鉛を含有する第1の酸化物半導体層と、
前記第1の酸化物半導体層の一方の面及び他方の面にそれぞれ積層された、亜鉛を含有する第2の酸化物半導体層と
を有することを特徴とする付記6〜10のいずれか1項に記載の半導体装置の製造方法。
(付記13)前記第1の酸化物半導体層は非晶質であることを特徴とする付記11又は12に記載の半導体装置の製造方法。
1 絶縁性基板
2 ソース電極
3 ドレイン電極
4 酸化物半導体膜
4a 第1の酸化物半導体層
4b,4c 第2の酸化物半導体層
5 ゲート絶縁膜
6 ゲート電極
11,13 レジストマスク
11a,11b,13a 開口
12 透明金属酸化物
2 ソース電極
3 ドレイン電極
4 酸化物半導体膜
4a 第1の酸化物半導体層
4b,4c 第2の酸化物半導体層
5 ゲート絶縁膜
6 ゲート電極
11,13 レジストマスク
11a,11b,13a 開口
12 透明金属酸化物
Claims (10)
- 透明金属酸化物を材料とする一対の電極と、
双方の前記電極と電気的に接する、亜鉛を含有する酸化物半導体膜と
を含むことを特徴とする半導体装置。 - 前記酸化物半導体膜上に形成された絶縁膜を更に含むことを特徴とする請求項1に記載の半導体装置。
- 前記酸化物半導体膜は、
亜鉛を含有する第1の酸化物半導体層と、
前記第1の酸化物半導体層の少なくとも一方の面に積層された、亜鉛を含有する第2の酸化物半導体層と
を有することを特徴とする請求項1又は2に記載の半導体装置。 - 前記酸化物半導体膜は、
亜鉛を含有する第1の酸化物半導体層と、
前記第1の酸化物半導体層の一方の面及び他方の面にそれぞれ積層された、亜鉛を含有する第2の酸化物半導体層と
を有することを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1の酸化物半導体層は非晶質であることを特徴とする請求項3又は4に記載の半導体装置。
- 透明金属酸化物を材料として、一対の電極を形成する工程と、
双方の前記電極と電気的に接するように、亜鉛を含有する酸化物半導体膜を形成する工程と、
酸素雰囲気中において、前記酸化物半導体膜をアニール処理する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記アニール処理の温度を、200℃以上400℃以下の範囲内の値とすることを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記酸化物半導体膜上に絶縁膜を形成する工程を更に含むことを特徴とする請求項6又は7に記載の半導体装置の製造方法。
- 前記酸化物半導体膜及び前記絶縁膜をIn Situで連続して形成することを特徴とする請求項6〜8のいずれか1項に記載の半導体装置の製造方法。
- 前記アニール処理を、前記絶縁膜を形成した後に行うことを特徴とする請求項9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012035471A JP2013172031A (ja) | 2012-02-21 | 2012-02-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012035471A JP2013172031A (ja) | 2012-02-21 | 2012-02-21 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013172031A true JP2013172031A (ja) | 2013-09-02 |
Family
ID=49265788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012035471A Pending JP2013172031A (ja) | 2012-02-21 | 2012-02-21 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013172031A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10153159B1 (en) | 2017-11-30 | 2018-12-11 | International Business Machines Corporation | Source and drain formation using self-aligned processes |
-
2012
- 2012-02-21 JP JP2012035471A patent/JP2013172031A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10153159B1 (en) | 2017-11-30 | 2018-12-11 | International Business Machines Corporation | Source and drain formation using self-aligned processes |
US10541135B2 (en) | 2017-11-30 | 2020-01-21 | International Business Machines Corporation | Source and drain formation using self-aligned processes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6942168B2 (ja) | 半導体装置 | |
JP5725698B2 (ja) | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ | |
JP5584960B2 (ja) | 薄膜トランジスタおよび表示装置 | |
KR101659054B1 (ko) | 반도체 소자의 제조 방법 | |
KR102308442B1 (ko) | 반도체 장치 및 그 제작방법 | |
TWI585862B (zh) | 半導體元件和該半導體元件的製造方法 | |
JP2009295997A (ja) | 薄膜デバイス及びその製造方法 | |
JP2008042088A (ja) | 薄膜デバイス及びその製造方法 | |
TW200937534A (en) | Method for manufacturing field-effect transistor | |
TW201513369A (zh) | 薄膜電晶體及其製造方法 | |
JP6505804B2 (ja) | 薄膜トランジスタ | |
JP5552440B2 (ja) | トランジスタの製造方法 | |
JPWO2010098101A1 (ja) | トランジスタ、トランジスタの製造方法及びその製造装置 | |
TW201212230A (en) | Semiconductor structure and fabricating method thereof | |
JP2012238763A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5291105B2 (ja) | 電界効果型トランジスタの製造方法 | |
KR102148957B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
KR101231724B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
JP2013172031A (ja) | 半導体装置及びその製造方法 | |
JP5612299B2 (ja) | トランジスタの作製方法 | |
TWI496220B (zh) | 薄膜電晶體及其製造方法 | |
JP6942943B2 (ja) | 半導体素子の製造方法 | |
KR20150128322A (ko) | 박막 트랜지스터 제조 방법 | |
JP6173246B2 (ja) | 薄膜トランジスタおよびその製造方法 |