JP2013169001A - Manufacturing method of line conductor - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a line conductor which improves energy propagation efficiency in the line conductor.SOLUTION: A manufacturing method of a line conductor includes the steps of: forming a first resist 33 on a substrate 31; forming a recessed part in the first resist 33 and forming a foot 34 extending an inward direction of the recessed part at a root part of the recessed part that is located close to the substrate; and embedding a conductive material 35 in the recessed part. Further, the manufacturing method includes the step of performing physical etching or chemical etching to the conductive material thereby creating roundness of a corner at the side, at which the foot is not formed, in the conductive material.

Description

本発明は、電気信号の伝播のために用いられる線路導体の製造方法に関する。   The present invention relates to a method for manufacturing a line conductor used for propagation of an electric signal.

近年において、高周波デバイスは特殊なものではなくなり、民需および官需の広い分野に適用されてきており、今後もさらに高周波化が進むことが予想される。   In recent years, high-frequency devices are no longer special, and have been applied to a wide range of private and public demand, and it is expected that higher frequencies will continue in the future.

例えば、現在、日本の携帯電話に使用されている周波数帯は０．８ＧＨｚ帯、１．５ＧＨｚ帯、１．７５ＧＨｚ帯、および２ＧＨｚ帯であり、さらに３．６〜４．３ＧＨｚ帯も使用されている。米国の携帯電話では５．８ＧＨｚ帯が使用されている。   For example, the frequency bands currently used for mobile phones in Japan are 0.8 GHz band, 1.5 GHz band, 1.75 GHz band, and 2 GHz band, and 3.6 to 4.3 GHz band is also used. Yes. The 5.8 GHz band is used in US mobile phones.

また、パーソナルコンピュータの発展によってＣＰＵのクロック周波数は１〜４．７ＧＨｚに達し、コンピュータおよび周辺機器間を無線でつなぐ無線ＬＡＮ（BlueTooth（登録商標） ）においては、２．４ＧＨｚ帯が割り当てられ、近年予定されている超高速ギガビット無線ＬＡＮシステムには５９〜６０ＧＨｚ帯が割り当てられている。さらには、高速道路で普及が進められているＥＴＣシステムはアマチュア無線のＩＳＭバンドを利用した５．８ＧＨｚ帯であり、駅で使用されているＩＣチップカードにはＲＦＩＤと呼ばれる２．４５ＧＨｚ帯を利用した高周波デバイスが使用されている。その他、衛星回線では１１．５〜１２．７ＧＨｚ帯が、レーダーでは１．７〜５００ＧＨｚ帯が使用されている。また、将来にわたって固定された周波数帯域だけの対応ではなく、1 つのデバイスで多数の周波数帯に適応できるチューナブルなデバイスの開発が精力的に進められている。   Further, with the development of personal computers, the CPU clock frequency reaches 1 to 4.7 GHz, and a 2.4 GHz band is allocated in a wireless LAN (BlueTooth (registered trademark)) that connects computers and peripheral devices wirelessly. The planned ultrahigh-speed gigabit wireless LAN system is assigned the 59-60 GHz band. Furthermore, the ETC system, which is being popularized on highways, is a 5.8 GHz band using the ISM band of amateur radio, and the IC chip card used at the station uses a 2.45 GHz band called RFID. High frequency devices are used. In addition, the satellite channel uses the 11.5 to 12.7 GHz band, and the radar uses the 1.7 to 500 GHz band. In addition, the development of tunable devices that can adapt to a large number of frequency bands with a single device is being pursued energetically, not just for fixed frequency bands in the future.

このように、高周波デバイスはさまざまな分野で利用されているが、高周波についての正確な定義は無く、大体０．７〜６０ＧＨｚ程度の範囲である。実際には上に述べたように現在積極的に利用されているのは数ＧＨｚ〜１０ＧＨｚ程度の範囲である。   Thus, although the high frequency device is utilized in various fields, there is no exact definition about a high frequency, and it is the range of about 0.7-60 GHz in general. Actually, as described above, the range currently being actively used is in the range of several GHz to 10 GHz.

高周波は、直流や低周波、例えば５０−６０ＨＺの商用交流とは様相が異なり、自己インダクタンスによって表皮効果と呼ばれる現象が顕在化するので、表皮深さ（δ）と呼ばれる導体のごく表層しか電流が流れない。表皮深さδは、次の（１）式で定義される。   High frequency is different from direct current and low frequency, for example, 50-60HZ commercial alternating current, and the phenomenon called skin effect is manifested by self-inductance, so that only the surface layer of the conductor called skin depth (δ) has current. Not flowing. The skin depth δ is defined by the following equation (1).

δ＝（πμσｆ）-1/2……（１）
ただし、μ：導体の透磁率
σ：導体の伝導率
ｆ：周波数
例えば、導体が金（Ａｕ）である場合に、周波数ｆが０．７〜２０ＧＨｚでは、表皮深さδ＝３．０〜０．７μｍである。 δ = (πμσf) −1/2 (1)
Where μ: permeability of conductor
σ: Conductor conductivity
f: Frequency For example, when the conductor is gold (Au) and the frequency f is 0.7 to 20 GHz, the skin depth δ is 3.0 to 0.7 μm.

表皮深さδは、電流が流れる領域の目安となるため、高周波線路導体の幅や厚みは、表皮深さδの少なくと２倍程度必要であるが、これ以上に厚くしても高周波伝播に関しては寄与しない。したがって、一般的には、高周波線路導体の幅や厚みは表皮深さδの２〜３倍程度である。また、高周波伝播に関しては、素子間の特性インピーダンスを揃えないと接続部で反射が起こりエネルギーの損失が生じる。そのため、一般的には、高周波部品は特性インピーダンスが５０Ωのものが標準的に用いられている。   Since the skin depth δ is a measure of the region through which the current flows, the width and thickness of the high-frequency line conductor must be at least twice as large as the skin depth δ. Does not contribute. Therefore, generally, the width and thickness of the high-frequency line conductor are about 2 to 3 times the skin depth δ. In addition, regarding high-frequency propagation, if the characteristic impedance between elements is not uniform, reflection occurs at the connection portion, resulting in energy loss. Therefore, generally, high frequency components having a characteristic impedance of 50Ω are typically used.

これらのことから、図２１に示すような高周波線路導体ＫＤｊからなるマイクロストリップラインＤＲｊにおいては、導体ＫＤｊの幅ｗおよび厚さｔがほぼ一意的に決まってしまう。なお、図２１において、導体ＫＤｊは誘電体基板ＫＢを介して接地導体ＳＤと対向している。   For these reasons, in the microstrip line DRj including the high-frequency line conductor KDj as shown in FIG. 21, the width w and the thickness t of the conductor KDj are almost uniquely determined. In FIG. 21, the conductor KDj faces the ground conductor SD via the dielectric substrate KB.

さて、従来において、種々の導波路に用いられる高周波線路導体として、平板状の中央部が周辺部よりも厚くなった形状のもの（例えば、特許文献１）、厚み方向に幅の大きさを異にするもの、絶縁物の粒子または空隙を含む断面形状を備えるもの（例えば、特許文献２）、台形の基板に支持された矩形状のもの（例えば、特許文献３）、複数の平板状体が連続したもの（例えば、特許文献４）などが開示されている。   Conventionally, as a high-frequency line conductor used in various waveguides, a flat plate-shaped central part is thicker than a peripheral part (for example, Patent Document 1), and the width is different in the thickness direction. A material having a cross-sectional shape including particles or voids of an insulator (for example, Patent Document 2), a rectangular shape supported by a trapezoidal substrate (for example, Patent Document 3), and a plurality of plate-like bodies A continuous one (for example, Patent Document 4) is disclosed.

特開２０００−３１７０８号公報JP 2000-31708 A 特開平８−２８８４６３号公報JP-A-8-288463 特開平４−３６８００５号公報JP-A-4-368005 特開平２−１９７１４８号公報JP-A-2-197148

ところで、例えば高周波回路における大きな課題のひとつはエネルギー損失の低減である。   By the way, for example, one of the major problems in high-frequency circuits is the reduction of energy loss.

図２２に示すように、導体ＫＤｊには、表皮深さδで示される表面部分ＨＢＢにしか電流が流れず、また、導体ＫＤｊの断面における角の部分ＫＢＢに電界および磁界が集中する。そのため、電磁輻射によるエネルギー損失が増加し、またジュール熱の発生により抵抗成分が増加して実効的な表皮深さも減少してしまう。   As shown in FIG. 22, in the conductor KDj, current flows only in the surface portion HBB indicated by the skin depth δ, and the electric field and magnetic field are concentrated in the corner portion KBB in the cross section of the conductor KDj. For this reason, energy loss due to electromagnetic radiation increases, and the resistance component increases due to the generation of Joule heat, and the effective skin depth also decreases.

なお、図２２（Ａ）は表皮効果が表れる理想状態を示し、図２２（Ｂ）は表皮効果による実際の状態を示す。   22A shows an ideal state in which the skin effect appears, and FIG. 22B shows an actual state due to the skin effect.

しかし、従来においては、上に述べたように特性インピーダンスに基づいて基本的な設計寸法が決定されており、エネルギー伝播効率を向上させることが困難である。   However, conventionally, as described above, the basic design dimensions are determined based on the characteristic impedance, and it is difficult to improve the energy propagation efficiency.

本発明は、上述の問題に鑑みてなされたもので、線路導体におけるエネルギー伝播効率を向上させた線路導体の製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a line conductor with improved energy propagation efficiency in the line conductor.

本実施形態の線路導体の製造方法は、基板上に第１のレジストを形成する工程と、前記第１のレジストに凹部を作成するとともに、前記凹部の前記基板に近い根元部分に、前記凹部の内方に延びるフットを形成する工程と、前記凹部内に導電材料を埋め込む工程と、を含む。   The method for manufacturing a line conductor according to the present embodiment includes a step of forming a first resist on a substrate, forming a recess in the first resist, and forming a recess in the root portion of the recess close to the substrate. Forming a foot extending inward, and embedding a conductive material in the recess.

本発明によると、線路導体におけるエネルギー伝播効率を向上させた線路導体の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the line conductor which improved the energy propagation efficiency in a line conductor can be provided.

本実施形態の導体を用いたマイクロストリップラインを示す斜視図である。It is a perspective view which shows the microstrip line using the conductor of this embodiment. マイクロストリップラインの断面図である。It is sectional drawing of a microstrip line. コプレーナラインおよびスロットラインの断面図である。It is sectional drawing of a coplanar line and a slot line. 導体の断面形状の他の例を示す図である。It is a figure which shows the other example of the cross-sectional shape of a conductor. 導体の断面形状の他の例を示す図である。It is a figure which shows the other example of the cross-sectional shape of a conductor. 導体が金の場合の周波数と表皮深さとの関係を示す図である。It is a figure which shows the relationship between the frequency and skin depth when a conductor is gold | metal | money. Ｒ／δと同一電流密度面積との関係を示す図である。It is a figure which shows the relationship between R / δ and the same current density area. ２ＧＨｚでの電界分布の断面形状による相違を示す図である。It is a figure which shows the difference by the cross-sectional shape of the electric field distribution in 2 GHz. １０ＧＨｚでの電界分布の断面形状による相違を示す図である。It is a figure which shows the difference by the cross-sectional shape of the electric field distribution in 10 GHz. ２ＧＨｚでの電流密度分布の断面形状による相違を示す図である。It is a figure which shows the difference by the cross-sectional shape of current density distribution in 2 GHz. １０ＧＨｚでの電流密度分布の断面形状による相違を示す図である。It is a figure which shows the difference by the cross-sectional shape of the current density distribution in 10 GHz. 電流密度分布の周波数による相違を示す図である。It is a figure which shows the difference by the frequency of current density distribution. 電界強度分布の周波数による相違を示す図である。It is a figure which shows the difference by the frequency of electric field strength distribution. 第１の製造方法による導体の製造工程を示す図である。It is a figure which shows the manufacturing process of the conductor by a 1st manufacturing method. 第２の製造方法による導体の製造工程を示す図である。It is a figure which shows the manufacturing process of the conductor by a 2nd manufacturing method. 第２の製造方法による導体の製造工程を示す図である。It is a figure which shows the manufacturing process of the conductor by a 2nd manufacturing method. 第３の製造方法による導体の製造工程を示す図である。It is a figure which shows the manufacturing process of the conductor by a 3rd manufacturing method. 第３の製造方法による導体の製造工程を示す図である。It is a figure which shows the manufacturing process of the conductor by a 3rd manufacturing method. 第４の製造方法による導体の製造工程を示す図である。It is a figure which shows the manufacturing process of the conductor by a 4th manufacturing method. 露光量と残膜率との関係の例を示す図である。It is a figure which shows the example of the relationship between an exposure amount and a remaining film rate. 従来のマイクロストリップラインの一部を示す斜視図である。It is a perspective view which shows a part of conventional microstrip line. 従来のマイクロストリップラインの表皮効果を説明する図である。It is a figure explaining the skin effect of the conventional microstrip line.

図１に示すマイクロストリップラインＤＲ１において、導体（高周波線路導体）ＫＤは、接地導体ＳＤと対向するよう、誘電体基板ＫＢの表面に設けられている。   In the microstrip line DR1 shown in FIG. 1, the conductor (high-frequency line conductor) KD is provided on the surface of the dielectric substrate KB so as to face the ground conductor SD.

導体ＫＤは、その元の断面形状が、幅ｗおよび厚さｔを有する矩形状であり、その４つの角部２１ａ〜ｄの全部が、曲率半径Ｒを有するアール状となっている。   The original cross-sectional shape of the conductor KD is a rectangular shape having a width w and a thickness t, and all of the four corner portions 21a to 21d are rounded shapes having a curvature radius R.

アール状となった曲率半径Ｒは、次の（２）式で示される。   The radius of curvature R that is rounded is expressed by the following equation (2).

０．６δ≦Ｒ≦ｔ／２……（２）
ただし、δ：導体の表皮深さ
ｔ：導体の厚さ
すなわち、曲率半径Ｒは、導体ＫＤの表皮深さδの０．６倍よりも大きく、導体ＫＤの厚さｔの２分の１よりも小さい。 0.6δ ≦ R ≦ t / 2 (2)
Where δ is the skin depth of the conductor
t: The thickness of the conductor, that is, the radius of curvature R is larger than 0.6 times the skin depth δ of the conductor KD, and smaller than half of the thickness t of the conductor KD.

マイクロストリップラインＤＲ１の具体的をあげると、導体ＫＤの幅ｗが３５０μｍ、厚さｔが６μｍ、材料は金（Ａｕ）である。誘電体基板ＫＢとして、ガラスエポキシ基板（ＦＲ４）が用いられ、比誘電率εが４．９、厚さｈが２００μｍである。特性インピーダンスは５０Ωである。   Specifically, the microstrip line DR1 has a width w of the conductor KD of 350 μm, a thickness t of 6 μm, and the material is gold (Au). A glass epoxy substrate (FR4) is used as the dielectric substrate KB, the relative dielectric constant ε is 4.9, and the thickness h is 200 μm. The characteristic impedance is 50Ω.

なお、導体ＫＤの表皮深さδは、上の（１）式で計算される。計算結果が図６にグラフで示されている。図６によると、例えば、１ＧＨｚでは表皮深さδが２．５μｍ、２ＧＨｚでは表皮深さδが１．７μｍ、１０ＧＨｚでは表皮深さδが０．８μｍである。   The skin depth δ of the conductor KD is calculated by the above equation (1). The calculation results are shown graphically in FIG. According to FIG. 6, for example, the skin depth δ is 2.5 μm at 1 GHz, the skin depth δ is 1.7 μm at 2 GHz, and the skin depth δ is 0.8 μm at 10 GHz.

図１および図２に示す導体ＫＤでは、その断面の各角部２１ａ〜ｄに、厚さｔの２分の１の曲率半径Ｒのアールが設けられている。つまり、（２）式で示される曲率半径Ｒの最大値のアールが設けられている。   In the conductor KD shown in FIGS. 1 and 2, the corners 21a to 21d of the cross section are provided with a radius of curvature R of half the thickness t. In other words, the maximum radius of the curvature radius R shown by the equation (2) is provided.

換言すれば、各角部２１ａ〜ｄに設けられたアールは、矩形の短辺の中央で繋がっており、その結果、角部２１ａと２１ｂ、および角部２１ｃと２１ｄに、それぞれ、半円状のアールが設けられている。   In other words, the rounds provided at the corners 21a to 21d are connected at the center of the short side of the rectangle, and as a result, the corners 21a and 21b and the corners 21c and 21d are semicircular, respectively. Are are provided.

このように、導体ＫＤの断面の角部２１ａ〜ｄに曲率半径Ｒを有するアールを設けることにより、角部２１ａ〜ｄつまりアール状部に電界が集中することが抑えられる。これにより、導体ＫＤによるエネルギー伝播効率が向上する。   As described above, by providing the corners 21a to 21d with the radius of curvature R at the corners 21a to 21d of the conductor KD, it is possible to suppress the electric field from being concentrated on the corners 21a to 21d. Thereby, the energy propagation efficiency by the conductor KD improves.

アール状の曲率半径Ｒは、大きいほどよいので、その最大値、つまり曲率半径Ｒの範囲の上限値は、導体ＫＤの厚さｔの２分の１となる。   Since the radius of curvature R is better as it is larger, the maximum value thereof, that is, the upper limit value of the range of the curvature radius R, is ½ of the thickness t of the conductor KD.

また、曲率半径Ｒの範囲の下限値は、電流の低下が増大するときの値である、０．６δである。つまり、曲率半径Ｒが０．６δよりも小さくなると、導体ＫＤを流れる電流の低下が増大する。   Further, the lower limit value of the range of the curvature radius R is 0.6δ, which is a value when the decrease in current increases. That is, when the radius of curvature R is smaller than 0.6δ, the decrease in the current flowing through the conductor KD increases.

換言すると、曲率半径Ｒが０．６δ以上であるときに、同一の高い電流密度を示す領域が大きくなり、電流の流れの低下が抑えられ、抵抗の低い領域の減少が抑えられ、ジュール損失に起因する損失が少なくなる。したがってエネルギー伝播効率の高い状態が維持される。   In other words, when the radius of curvature R is 0.6δ or more, the region having the same high current density is increased, the decrease in the current flow is suppressed, the decrease in the low resistance region is suppressed, and the Joule loss is reduced. The resulting loss is reduced. Therefore, a state with high energy propagation efficiency is maintained.

図７には、Ｒ／δと、同じ電流密度を示す領域の面積（規格化面積）Ｓｉとの関係が、グラフで示されている。つまり、グラフにおいて、横軸は半径表皮深さ比を示すＲ／δであり、縦軸は、断面において同じ電流密度を示す領域の面積がＲ／δで飽和する値で規格化した値である。図７によると、Ｒ／δが０．６以上で飽和値の９５％の面積となっている。図７のグラフについては後でさらに説明する。   FIG. 7 is a graph showing the relationship between R / δ and the area (standardized area) Si of a region showing the same current density. That is, in the graph, the horizontal axis is R / δ indicating the radial skin depth ratio, and the vertical axis is a value normalized by a value at which the area of the region showing the same current density in the cross section is saturated at R / δ. . According to FIG. 7, R / δ is 0.6 or more and the area is 95% of the saturation value. The graph of FIG. 7 will be further described later.

次に、導体ＫＤの角部にアールを設けることによって生じる現象について、シミュレーションの結果に基づいて説明する。   Next, a phenomenon caused by providing rounds at the corners of the conductor KD will be described based on simulation results.

すなわち、マイクロストリップラインＤＲ１について、高周波電流を流したときにその断面に生じる電界分布および電流密度分布を、シミュレーションにより求めた。   That is, with respect to the microstrip line DR1, the electric field distribution and current density distribution generated in the cross section when a high-frequency current is passed were obtained by simulation.

シミュレーションにおいて、導体ＫＤの厚さを６μｍ、幅を２００μｍ、長さを１ｍｍとした。導体ＫＤには１Ｗの高周波電力を供給した。周波数は、１ＧＨｚ、２ＧＨｚ、１０ＧＨｚのいずれかとした。   In the simulation, the conductor KD has a thickness of 6 μm, a width of 200 μm, and a length of 1 mm. A high frequency power of 1 W was supplied to the conductor KD. The frequency was either 1 GHz, 2 GHz, or 10 GHz.

図８〜図１３において、導体ＫＤの断面形状における一方の端部が示されている。導体ＫＤの断面形状において、左端部からほぼ厚さに等しい長さだけ導体ＫＤの内部に入った位置に縦線が表れているが、この縦線の左側については精密に、縦線よりも右側については粗くなるよう、シミュレーションを行った。   8 to 13, one end portion in the cross-sectional shape of the conductor KD is shown. In the cross-sectional shape of the conductor KD, a vertical line appears at a position entering the inside of the conductor KD by a length substantially equal to the thickness from the left end, but the left side of the vertical line is precisely on the right side of the vertical line. The simulation was performed so as to be rough.

図８および図９には、各断面において、２ＧＨｚまたは１０ＧＨｚでの電界分布が示されている。つまり、断面に表れている等高線は、電界の強さが同じである領域の境界を示す。   8 and 9 show the electric field distribution at 2 GHz or 10 GHz in each cross section. That is, the contour lines appearing in the cross section indicate the boundaries of the regions having the same electric field strength.

図８および図９において、当然ではあるが、断面形状の外部の領域の電界が最も強く、断面形状の内部においては、濃度の低い領域の方が電界が高い。なお、導体ＫＤの内部にも電界が表れているのは、損失のあるモード（lossy mode) でシミュレーションを行ったことによる。   In FIG. 8 and FIG. 9, as a matter of course, the electric field in the outer region of the cross-sectional shape is the strongest, and the electric field is higher in the region of low concentration inside the cross-sectional shape. The reason why the electric field appears also inside the conductor KD is that the simulation was performed in a lossy mode.

図８（Ａ）は、断面形状の角部の曲率半径Ｒが０の場合、つまりアールがなく９０°の角部を持った従来の場合である。図８（Ｂ）は曲率半径Ｒが１．５μｍの場合、図８（Ｃ）は曲率半径Ｒが３．０μｍの場合である。   FIG. 8A shows a case where the radius of curvature R of the corner of the cross-sectional shape is 0, that is, a conventional case having no corner and a 90 ° corner. FIG. 8B shows a case where the radius of curvature R is 1.5 μm, and FIG. 8C shows a case where the radius of curvature R is 3.0 μm.

図８（Ａ）および図９（Ａ）のようにアールがない（Ｒ＝０）場合には、電界が角部にかなり入り込んでいる。これに対し、図８（Ｂ）（Ｃ）および図９（Ｂ）（Ｃ）のようにアールがある場合には、電界集中は見られない。それぞれについて、表皮深さδと曲率半径Ｒとの関係をみると、Ｒ／δが０．８５〜３．７５の範囲の全てにおいて、電界集中が抑制されていることが分かる。   When there is no round (R = 0) as shown in FIGS. 8A and 9A, the electric field has considerably entered the corner. On the other hand, when there is a round as shown in FIGS. 8B and 8C and FIGS. 9B and 9C, electric field concentration is not observed. Looking at the relationship between the skin depth δ and the radius of curvature R for each, it can be seen that electric field concentration is suppressed in the entire range of R / δ in the range of 0.85 to 3.75.

図１０および図１１には、各断面において、２ＧＨｚまたは１０ＧＨｚでの電流密度分布が示されている。つまり、断面に表れている等高線は、電流密度の強さが同じである領域の境界を示す。   10 and 11 show the current density distribution at 2 GHz or 10 GHz in each cross section. That is, the contour lines appearing in the cross section indicate the boundaries of the regions having the same current density strength.

図１０および図１１において、導体ＫＤの断面の内部にいくほど電流密度は小さい。なお、断面形状の外部にも電流密度が表れているが、これはシミュレーションにおける誤差であるので無視してよい。   10 and 11, the current density is smaller toward the inside of the cross section of the conductor KD. Note that the current density also appears outside the cross-sectional shape, but this is an error in the simulation and can be ignored.

図１０および図１１において、同一の高い電流密度を示す領域、例えば断面の角部またはアール状部に近い部分に表れている濃度の高い領域（電流密度の高い領域）に着目する。そうすると、アールがある場合にはアールがない場合と比較して同一の高い電流密度を示す領域の総面積が増えており、しかも、曲率半径Ｒが大きくなるにしたがってその総面積が増えていることが分かる。つまり、アールの曲率半径Ｒが大きくなるほど電流がよく流れている。   In FIGS. 10 and 11, attention is focused on regions having the same high current density, for example, high concentration regions (regions having high current density) appearing in a portion near a corner or a rounded portion of the cross section. Then, when there is a round, the total area of the region showing the same high current density is increased as compared with the case without the round, and the total area increases as the radius of curvature R increases. I understand. In other words, the larger the radius of curvature R, the more current flows.

マイクロストリップラインＤＲ１には１Ｗの電力が供給されているので、同一の高い電流密度を示す領域が小さいものほど、その領域の抵抗が大きくなっていることが分かる。アールがない場合に、同一の高い電流密度を示す領域が最も狭くなっており、その領域の抵抗が大きい。したがって、同一の高い電流密度を示す領域の最も広いものは、抵抗の低い領域が大きく、ジュール損失に起因する損失も少ない。   Since 1 W of electric power is supplied to the microstrip line DR1, it can be seen that the smaller the region showing the same high current density, the higher the resistance in that region. In the absence of R, the region showing the same high current density is the narrowest, and the resistance of that region is large. Therefore, the widest region having the same high current density has a large region with low resistance and little loss due to Joule loss.

先の電界分布では、Ｒ／δが０．８５〜３．７５の範囲の全てにおいて電界集中が抑制されていたが、電流密度分布を見ると、アールがあって曲率半径Ｒが大きいほど、低抵抗領域が広く、好ましいことが分かる。   In the previous electric field distribution, the electric field concentration was suppressed in the entire range of R / δ in the range of 0.85 to 3.75. However, when the current density distribution is seen, the lower the radius of curvature R and the larger the radius of curvature R, the lower the electric field concentration. It can be seen that the resistance region is wide and preferable.

図１２および図１３には、曲率半径Ｒが１．５μｍの断面において、１ＧＨｚ、２ＧＨｚ、４ＧＨｚの高周波を印加したときの電流密度分布および電界分布が示されている。   12 and 13 show current density distribution and electric field distribution when a high frequency of 1 GHz, 2 GHz, and 4 GHz is applied in a cross section having a curvature radius R of 1.5 μm.

図１２および図１３において、周波数が１〜１０ＧＨｚの範囲においても、曲率半径Ｒが表皮深さδより小さい場合であっても、上に述べた傾向または効果があることが分かる。   12 and 13, it can be seen that even when the frequency is in the range of 1 to 10 GHz, even if the radius of curvature R is smaller than the skin depth δ, the above-described tendency or effect is obtained.

したがって、曲率半径Ｒに関しては大きいほうがよいが、導体ＫＤの厚さｔの２分の１以下が実用の値となる。また、導体ＫＤの厚さｔは、通常、表皮深さδの２〜３倍程度であるので、ｔ＝３δとした場合には、Ｒ≦３δ／２となる。具体的には、例えば、携帯電話で使用する領域（０．８〜２ＧＨｚ帯）をマルチバンドで使用するデバイスにおいては、表皮深さδが最も大きい０．８ＧＨｚ帯の表皮深さδ（＝３μｍ）に合わせて、ｔ＝９μｍとし、Ｒ≦４．５μｍとすればよい。   Accordingly, the radius of curvature R is preferably larger, but a practical value is equal to or less than half the thickness t of the conductor KD. Further, since the thickness t of the conductor KD is normally about 2 to 3 times the skin depth δ, when t = 3δ, R ≦ 3δ / 2. Specifically, for example, in a device that uses a multi-band region (0.8 to 2 GHz band) used in a mobile phone, the skin depth δ (= 3 μm) of the 0.8 GHz band where the skin depth δ is the largest. ) To t = 9 μm and R ≦ 4.5 μm.

なお、図８〜図１３においては、マイクロストリップラインＤＲ１に対してシミュレーションを行っているので、電界の集中および電流密度領域の増加は、基板側（下側の角部またはアール状部）に少し偏っている。このことから、下側のアール状部の曲率半径Ｒを大きくしただけでも効果があるといえる。   8 to 13, since the simulation is performed on the microstrip line DR1, the concentration of the electric field and the increase of the current density region are slightly increased on the substrate side (lower corner or rounded portion). Is biased. From this, it can be said that even if the curvature radius R of the lower round-shaped portion is increased, an effect can be obtained.

さて、図７に示したグラフは、図８〜図１３で説明したシミュレーションのデータ解析を行った結果に基づいている。つまり、シミュレーションで得られた電流密度分布に基づいて、同一の高い電流密度を示す領域の面積を算出し、シミュレーションの設定条件のＲ／δで規格した結果をグラフにしたものが、図７である。   Now, the graph shown in FIG. 7 is based on the result of the data analysis of the simulation described with reference to FIGS. That is, based on the current density distribution obtained by the simulation, the area of the region showing the same high current density is calculated, and the result normalized by R / δ of the simulation setting condition is graphed in FIG. is there.

図７において、Ｒ／δが０．６のときに、規格化面積が飽和値の９５％となっている。また、Ｒ／δが０．３７のときには、規格化面積が飽和値の９０％となっている。   In FIG. 7, when R / δ is 0.6, the normalized area is 95% of the saturation value. When R / δ is 0.37, the normalized area is 90% of the saturation value.

同一の高い電流密度を示す領域の面積が小さいということは、導体ＫＤの断面の端部に流れる電流が少ないことを意味するため、残りの電流は表皮深さδの部分でしか流れないことになる。そうすると、ジュール損が大きくなり、大きい電流の流れる体積も減少するため、放熱効率の劣化もともない、高周波伝播におけるロスにつながる。また、Ｒ／δが大きい場合に、同一の高い電流密度を示す領域の面積が飽和するということは、伝播する高周波の表皮深さδに比べて、Ｒが大きいと電流は導体ＫＤの断面の端部で拡がり、損失とバランスがとれると考えることができる。また、大量生産の工業製品は概ね５％程度の誤差があるため、安全値として５％の飽和値の余裕をみることは妥当であると考えられる。   The fact that the area of the same high current density area is small means that the current flowing at the end of the cross section of the conductor KD is small, so that the remaining current flows only at the skin depth δ. Become. As a result, the Joule loss increases and the volume through which a large current flows is reduced, leading to a loss in high-frequency propagation with a deterioration in heat dissipation efficiency. In addition, when R / δ is large, the area of the region having the same high current density is saturated, which means that when R is large compared to the high-frequency skin depth δ that propagates, the current flows in the cross section of the conductor KD. It can be thought that it spreads out at the edge and is balanced with the loss. In addition, since mass-produced industrial products have an error of approximately 5%, it is considered appropriate to allow a 5% saturation value as a safe value.

これらのことから、エネルギー伝播効率を向上させるために、Ｒ／δが０．６以上であるのが好ましいといえる。   From these facts, it can be said that R / δ is preferably 0.6 or more in order to improve energy propagation efficiency.

上に述べた導体ＫＤの断面形状は、マイクロストリップラインＤＲ１以外の導波路に適用することができる。   The cross-sectional shape of the conductor KD described above can be applied to waveguides other than the microstrip line DR1.

図３（Ａ）には、本実施形態の導体ＫＤを用いたコプレーナラインＤＲ２の断面図が示されている。   FIG. 3A shows a cross-sectional view of the coplanar line DR2 using the conductor KD of the present embodiment.

図３（Ａ）において、コプレーナラインＤＲ２は、ストリップ導体である導体ＫＤ２、および接地導体である導体ＫＤ１，３のいずれも、断面形状の４つの角部が曲率半径Ｒのアール状となっている。   In FIG. 3A, the coplanar line DR2 has a rounded shape in which the four corners of the cross-sectional shape of the conductor KD2 which is a strip conductor and the conductors KD1 and 3 which are ground conductors have a radius of curvature R. .

図３（Ｂ）には、本実施形態の導体ＫＤを用いたスロットラインＤＲ３の断面図が示されている。   FIG. 3B shows a cross-sectional view of the slot line DR3 using the conductor KD of the present embodiment.

図３（Ｂ）において、スロットラインＤＲ３は、ストリップ導体である導体ＫＤ４、５のいずれも、断面形状の４つの角部が曲率半径Ｒのアール状となっている。   In FIG. 3B, the slot line DR3 has a rounded shape in which the four corners of the cross-sectional shape of the conductors KD4 and 5 which are strip conductors have a radius of curvature R.

このように、コプレーナラインＤＲ２およびスロットラインＤＲ３に、上に述べた断面形状の導体ＫＤを用いることにより、導体ＫＤの内部を電流が流れ易くなり、ジュール損失に起因する損失が少なくなる。そのため、エネルギー伝播効率を向上させることができる。   As described above, by using the conductor KD having the above-described cross-sectional shape for the coplanar line DR2 and the slot line DR3, the current easily flows through the conductor KD, and the loss due to Joule loss is reduced. Therefore, energy propagation efficiency can be improved.

また、導体ＫＤの断面形状の角部を曲率半径Ｒのアール状にするだけであるから、導体ＫＤにおける基本的な設計寸法を変更することなく、エネルギー伝播効率を向上させることができる。   Further, since only the corners of the cross-sectional shape of the conductor KD are rounded with a radius of curvature R, the energy propagation efficiency can be improved without changing the basic design dimensions of the conductor KD.

次に、導体ＫＤの断面形状の変形例について、図４および図５に基づいて説明する。   Next, a modification of the cross-sectional shape of the conductor KD will be described with reference to FIGS.

図４（Ａ）（Ｂ）（Ｃ）に示す導体ＫＤａ〜ｃは、いずれも、断面形状の全部の角部がアール状となったものである。導体ＫＤａは厚さｔの半分の曲率半径Ｒを持ち、導体ＫＤｂは厚さｔの半分より小さい曲率半径Ｒを持つ。導体ＫＤｃは、その上辺（上面）と下辺（下面）とで曲率半径Ｒの異なったアール状となっている。   The conductors KDa to KD shown in FIGS. 4A, 4 </ b> B, and 4 </ b> C all have rounded corners in the cross-sectional shape. The conductor KDa has a radius of curvature R that is half the thickness t, and the conductor KDb has a radius of curvature R that is less than half the thickness t. The conductor KDc has a rounded shape with different curvature radii R on its upper side (upper surface) and lower side (lower surface).

図５（Ａ）（Ｂ）に示す導体ＫＤｄ〜ｅは、その上辺（上面）または下辺（下面）のいずれかが曲率半径Ｒのアール状となっている。図５（Ｃ）に示す導体ＫＤｆは、その短辺（側面）が曲率半径Ｒのアール状となっている。   The conductors KDd to e shown in FIGS. 5A and 5B are rounded with a radius of curvature R on either the upper side (upper surface) or the lower side (lower surface). A short side (side surface) of the conductor KDf shown in FIG.

これらの形状は、後に述べる製造工程における工数と効果との兼ね合いによって自由に選択できるものであり、これらのどのような形をとっても上に述べた効果が得られる。   These shapes can be freely selected depending on the balance between man-hours and effects in the manufacturing process described later, and the effects described above can be obtained with any of these shapes.

次に、これら導体ＫＤａ〜ｄと、種々の導波路に用いる導体ＫＤとの関係について説明する。   Next, the relationship between the conductors KDa to KD and the conductor KD used in various waveguides will be described.

マイクロストリップラインＤＲ１のための導体ＫＤには、図４（Ａ）（Ｂ）（Ｃ）に示す導体ＫＤａ〜ｃが最も好ましい。図５（Ａ）に示す導体ＫＤａ〜ｄでも効果が得られる。   As the conductor KD for the microstrip line DR1, conductors KDa to KD shown in FIGS. 4A, 4B, and 4C are most preferable. The effect is also obtained with the conductors KDa to KD shown in FIG.

コプレーナラインＤＲ２のための導体ＫＤについても、図４（Ａ）（Ｂ）（Ｃ）に示す導体ＫＤａ〜ｃが最も好ましい。接地導体である導体ＫＤ１，３については、図５（Ｃ）に示す導体ＫＤｆとし、ストリップ導体である導体ＫＤ２と対向する側の角部がアール状となるようにしてもよい。   As for the conductor KD for the coplanar line DR2, the conductors KDa to KD shown in FIGS. 4A, 4B, and 4C are most preferable. The conductors KD1 and KD3 that are ground conductors may be the conductor KDf shown in FIG. 5C, and the corners on the side facing the conductor KD2 that is the strip conductor may be rounded.

スロットラインＤＲ３のための導体ＫＤについても、図４（Ａ）（Ｂ）（Ｃ）に示す導体ＫＤａ〜ｃが最も好ましい。相手のストリップ導体と対向する側の角部がアール状となるようにして、図５（Ｃ）に示す導体ＫＤｆを採用してもよい。   As for the conductor KD for the slot line DR3, the conductors KDa to KD shown in FIGS. 4A, 4B, and 4C are most preferable. The conductor KDf shown in FIG. 5C may be employed such that the corner on the side facing the mating strip conductor is rounded.

次に、導体ＫＤの製造方法について説明する。
〔製造方法の第１実施例〕
図１４（Ａ）に示すように、基板３１の表面に、シード層（下地層）３２となる金属薄膜をスパッタリングなどで成膜する。なお、シード層３２が形成された基板３１を用いる場合には、この工程は不要である。 Next, a method for manufacturing the conductor KD will be described.
[First Example of Manufacturing Method]
As shown in FIG. 14A, a metal thin film to be a seed layer (underlayer) 32 is formed on the surface of the substrate 31 by sputtering or the like. Note that this step is not necessary when the substrate 31 on which the seed layer 32 is formed is used.

その後、ネガレジストを塗布する。ネガレジストをラミネートしてもよい。つまりネガレジストの塗布にはラミネートも含まれる。そして、ネガレジストに対して、所定のパターンを用いて露光し、現像を行ってレジストパターン３３を作成する。そのときに、ネガレジストのシード層３２に近い根元部分において、導体ＫＤの形成される方向に裾を引いたような形で伸びるフット３４を形成する。フット３４は、導体ＫＤのアール状部に対応する形状に形成される。   Thereafter, a negative resist is applied. A negative resist may be laminated. That is, the negative resist application includes a laminate. Then, the negative resist is exposed using a predetermined pattern and developed to form a resist pattern 33. At that time, a foot 34 is formed in the base portion near the seed layer 32 of the negative resist so as to extend in the shape of a skirt in the direction in which the conductor KD is formed. The foot 34 is formed in a shape corresponding to the rounded portion of the conductor KD.

このようなフット３４の形成には、ネガレジストに通常よりも強い露光量で露光する。つまり、露光量過多や、シード層３２からの反射によってその部分が重合してしまうことを利用し、フット３４を形成する。露光量を強くする（大きくする）には、露光時間を長くするか、または光源の輝度を高くすればよい。また、露光量の調整に代えて、通常よりも現像量（現像時間）を少なくする。現像量を少なくすることで、現像不足となってフット３４の部分が残る。または、それらの両方を行う。   In forming such a foot 34, the negative resist is exposed with an exposure amount stronger than usual. That is, the foot 34 is formed by utilizing the excessive exposure amount and the fact that the portion is polymerized due to reflection from the seed layer 32. In order to increase (increase) the exposure amount, the exposure time may be increased or the luminance of the light source may be increased. Further, instead of adjusting the exposure amount, the development amount (development time) is made smaller than usual. By reducing the development amount, the development becomes insufficient and the foot 34 remains. Or do both of them.

なお、フット３４の形成をポジレジストで行う場合には、ネガレジストの場合とは逆に、露光不足とすることにより実現可能であり、また、現像量（現像時間）を多くすることによっても調節が可能である。しかし、一般的に、ポジレジストはネガレジストほど厚く塗布するこができないので、ネガレジストを用いるほうがより実践的である。   In the case where the foot 34 is formed with a positive resist, contrary to the case of the negative resist, it can be realized by underexposure and can be adjusted by increasing the development amount (development time). Is possible. However, in general, a positive resist cannot be applied as thick as a negative resist, so it is more practical to use a negative resist.

図１４（Ｂ）に示すように、フット３４のついたレジストパターン３３の間に、メッキによって導体３５を形成する。メッキとして、例えば金メッキを行う。   As shown in FIG. 14B, a conductor 35 is formed by plating between the resist patterns 33 with the feet 34. As plating, for example, gold plating is performed.

図１４（Ｃ）に示すように、レジストパターン３３を剥離し、不要な部分のシード層３２を除去する。これによって、下部に曲率半径Ｒのアールを持った導体３５が形成される。   As shown in FIG. 14C, the resist pattern 33 is peeled off, and the unnecessary portion of the seed layer 32 is removed. As a result, a conductor 35 having a radius of curvature R at the bottom is formed.

導体３５の上部にもアールを付ける場合には、物理エッチングまたは化学エッチングを行ってフット３４が形成されていなかった側の角部にアールを形成する。   In the case where a radius is also applied to the upper portion of the conductor 35, a radius is formed at a corner on the side where the foot 34 is not formed by performing physical etching or chemical etching.

図１４（Ｄ）に示すように、例えばイオンミリングを用いて角部を丸める。また、イオンミリングでは、何もせずとも鋭角な部分が切削されるが、一般的にその切削レイトはその入射角により決定されるため、所望の形状となるようミリング角をつける。または、ミリング角を随時変化させることにより、所望の形状となるように調節する。その後に不要な部分のシード層３２を除去する。   As shown in FIG. 14D, the corners are rounded using, for example, ion milling. In ion milling, an acute angle portion is cut without doing anything, but generally the cutting rate is determined by the incident angle, so that a milling angle is given so as to obtain a desired shape. Or it adjusts so that it may become a desired shape by changing a milling angle at any time. Thereafter, an unnecessary portion of the seed layer 32 is removed.

これによって導体ＫＤが形成される。
〔製造方法の第２実施例〕
以下に製造方法の第２実施例を説明するが、第１実施例と同様な要素には同じ符号を付して説明を簡略化する。以下同様である。 Thereby, the conductor KD is formed.
[Second Embodiment of Manufacturing Method]
In the following, a second embodiment of the manufacturing method will be described. The same reference numerals are given to the same elements as those in the first embodiment, and the description will be simplified. The same applies hereinafter.

図１５（Ａ）に示すように、基板３１の表面の全面に、シード層３２となる金属薄膜をスパッタリングなどで成膜する。その後、ネガレジストを塗布しまたはラミネートする。そして、ネガレジストに対して、所定のパターンを用いて露光し、現像を行ってレジストパターン３３を作成する。このときに、ネガレジストのシード層３２に近い根元部分にフット３４を形成する。   As shown in FIG. 15A, a metal thin film to be the seed layer 32 is formed on the entire surface of the substrate 31 by sputtering or the like. Thereafter, a negative resist is applied or laminated. Then, the negative resist is exposed using a predetermined pattern and developed to form a resist pattern 33. At this time, the foot 34 is formed at the base portion close to the seed layer 32 of the negative resist.

図１５（Ｂ）に示すように、フット３４のついたレジストパターン３３を用い、ポジレジスト３６をパターニングする。   As shown in FIG. 15B, a positive resist 36 is patterned using a resist pattern 33 with a foot 34.

図１５（Ｃ）に示すように、基板３１の全体を加熱し、ポジレジスト３６を軟化させて上部の角部（エッジ）に丸みをつける。なお、イオンミリング照射によって角部に丸みを形成することも可能であるが、加熱による軟化を利用するほうが簡便である。上部の角部に丸みをつけない場合には、この工程を省略すればよい。   As shown in FIG. 15C, the entire substrate 31 is heated to soften the positive resist 36 and round the upper corner (edge). Although it is possible to form round corners by ion milling irradiation, it is easier to use softening by heating. If the upper corner is not rounded, this step may be omitted.

図１６（Ａ）に示すように、ポジレジスト３６を覆うようにネガレジスト３３ａを再度塗布し、中央にポジレジスト３６に向けて貫通する孔３７をあけたパターンを形成する。なお、孔３７は複数個設ければよい。孔３７に代えて、または孔３７とともに、長孔またはスリットを設けてもよい。   As shown in FIG. 16A, the negative resist 33a is applied again so as to cover the positive resist 36, and a pattern is formed with a hole 37 penetrating toward the positive resist 36 in the center. A plurality of holes 37 may be provided. A long hole or a slit may be provided in place of or along with the hole 37.

図１６（Ｂ）に示すように、ポジレジスト３６専用の溶解液（ネガレジスト３３は膨潤剥離しない）を利用してポジレジスト３６を除去する。ここで用いる溶解液は、ポジレジスト３６を溶解して剥離するが、ネガレジスト３３は膨潤剥離しないものである。これによって、空間３８が形成される。   As shown in FIG. 16B, the positive resist 36 is removed using a solution exclusively for the positive resist 36 (the negative resist 33 does not swell and peel). The solution used here dissolves and peels off the positive resist 36, but the negative resist 33 does not swell and peel off. As a result, a space 38 is formed.

図１６（Ｃ）に示すように、空間３８内においてメッキを行い、導体３５ｂを形成する。メッキとして、例えば金メッキを行う。   As shown in FIG. 16C, plating is performed in the space 38 to form the conductor 35b. As plating, for example, gold plating is performed.

図１６（Ｄ）に示すように、ネガレジスト３３を除去し、不要な部分のシード層３２を除去する。これによって導体ＫＤが形成される。
〔製造方法の第３実施例〕
図１７（Ａ）に示すように、基板３１の表面に、シード層３２となる金属薄膜をスパッタリングなどで成膜する。その後、ポジレジストを塗布し、所定のパターンを用いて露光し、現像を行ってレジストパターン３９を作成する。 As shown in FIG. 16D, the negative resist 33 is removed, and an unnecessary portion of the seed layer 32 is removed. Thereby, the conductor KD is formed.
[Third Example of Manufacturing Method]
As shown in FIG. 17A, a metal thin film to be the seed layer 32 is formed on the surface of the substrate 31 by sputtering or the like. Thereafter, a positive resist is applied, exposed using a predetermined pattern, and developed to form a resist pattern 39.

なお、このときに、通常よりも強い露光量で露光するか、または通常よりも現像量（現像時間）を多くすることによって、上部の角部にアールを形成することも可能である。その場合には次の工程を省略することができる。しかし、通常、露光量などの調整よりも、次の加熱の方が制御が容易である。   At this time, it is also possible to form a rounded corner at the upper corner by exposing with an exposure amount stronger than usual or increasing the development amount (development time) more than usual. In that case, the next step can be omitted. However, usually, the next heating is easier to control than the adjustment of the exposure amount.

図１７（Ｂ）に示すように、基板３１の全体を１５０°Ｃ程度に加熱し、レジストパターン３９を軟化させて上部の角部に丸みをつける。なお、ここでもイオンミリング照射によって角部に丸みを形成することも可能であり、また、酸素プラズマに曝すことによって丸みを形成することも可能である。   As shown in FIG. 17B, the entire substrate 31 is heated to about 150 ° C. to soften the resist pattern 39 and round the upper corners. In this case as well, rounding can be formed at the corners by ion milling irradiation, and rounding can also be formed by exposure to oxygen plasma.

図１７（Ｃ）に示すように、レジストパターン３９の上にネガレジスト４０を塗布し、またはラミネートする。   As shown in FIG. 17C, a negative resist 40 is applied or laminated on the resist pattern 39.

図１８（Ａ）に示すように、ネガレジスト４０の中央に、レジストパターン３９に向けて貫通する孔４１をあけたパターンを形成する。   As shown in FIG. 18A, a pattern in which a hole 41 penetrating toward the resist pattern 39 is formed in the center of the negative resist 40 is formed.

図１８（Ｂ）に示すように、レジストパターン３９専用の溶解液（ネガレジスト４０は膨潤剥離しない）を利用してレジストパターン３９を除去する。これによって、空間４２が形成される。   As shown in FIG. 18B, the resist pattern 39 is removed using a solution exclusively for the resist pattern 39 (the negative resist 40 does not swell and peel). Thereby, a space 42 is formed.

図１８（Ｃ）に示すように、空間４２内においてメッキを行い、導体４３を形成する。メッキとして、例えば金メッキを行う。   As shown in FIG. 18C, plating is performed in the space 42 to form a conductor 43. As plating, for example, gold plating is performed.

図１８（Ｄ）に示すように、ネガレジスト４０を除去し、不要な部分のシード層３２を除去する。これによって導体ＫＤが形成される。
〔製造方法の第４実施例〕
図１９（Ａ）に示すように、基板３１の表面に、シード層３２となる金属薄膜をスパッタリングなどで成膜する。 As shown in FIG. 18D, the negative resist 40 is removed, and an unnecessary portion of the seed layer 32 is removed. Thereby, the conductor KD is formed.
[Fourth Example of Manufacturing Method]
As shown in FIG. 19A, a metal thin film to be the seed layer 32 is formed on the surface of the substrate 31 by sputtering or the like.

シード層３２が形成された基板３１上に、感光感度が相対的に低い第１のポジレジスト４４および感光感度が相対的に高い第２のポジレジスト４５を、この順に塗布する。感光感度が低い第１のポジレジスト４４として、例えば、散乱性の高い１〜２μｍ程度の金属フィラーが混入したものを用いる。これにより、第１のポジレジスト４４内での光の減衰が大きくなり、第１のポジレジスト４４の感光感度が第２のポジレジスト４５よりも低くなる。   A first positive resist 44 having a relatively low photosensitivity and a second positive resist 45 having a relatively high photosensitivity are applied in this order on the substrate 31 on which the seed layer 32 is formed. As the first positive resist 44 having low photosensitivity, for example, a resist mixed with a metal filler having a high scattering property of about 1 to 2 μm is used. Thereby, the attenuation of light in the first positive resist 44 is increased, and the photosensitive sensitivity of the first positive resist 44 is lower than that of the second positive resist 45.

図１９（Ｂ）に示すように、第１のポジレジスト４４および第２のポジレジスト４５に対し、所定のパターンを用いて露光し、現像を行ってレジストパターン４６を作成する。その際に、第１のポジレジスト４４の残膜率が第２のポジレジスト４５の残膜率よりも大きくなるような露光量で露光する。   As shown in FIG. 19B, the first positive resist 44 and the second positive resist 45 are exposed using a predetermined pattern and developed to form a resist pattern 46. At that time, exposure is performed with an exposure amount such that the remaining film ratio of the first positive resist 44 is larger than the remaining film ratio of the second positive resist 45.

つまり、図２０に示すように、第２のポジレジスト４５は、露光量Ｑ１で露光されると後の現像によって残膜率はほぼ０になる。そのとき、第１のポジレジスト４４では同じ現像で残膜率は１００％である。露光量Ｑ２で露光されると、第１のポジレジスト４４および第２のポジレジスト４５いずれも残膜率はほぼ０になる。露光量Ｑ３で露光されると、第２のポジレジスト４５の残膜率はほぼ０になるが、第１のポジレジスト４４の残膜率はほぼ５０％になる。   That is, as shown in FIG. 20, when the second positive resist 45 is exposed with the exposure amount Q1, the remaining film ratio becomes substantially zero by the subsequent development. At that time, in the first positive resist 44, the remaining film ratio is 100% by the same development. When exposed with the exposure amount Q2, the remaining film ratio of both the first positive resist 44 and the second positive resist 45 becomes substantially zero. When the exposure is performed with the exposure amount Q3, the remaining film rate of the second positive resist 45 becomes approximately 0, but the remaining film rate of the first positive resist 44 becomes approximately 50%.

このような露光量Ｑ３で露光することにより、第１のポジレジスト４４の部分にはフット４７が形成される。つまり、第１のポジレジスト４４のシード層３２に近い根元部分に、導体ＫＤの形成される方向に裾を引いたような形で伸びるフット４７が形成される。   By performing exposure with such an exposure amount Q3, a foot 47 is formed in the first positive resist 44 portion. That is, a foot 47 extending in a shape with a skirt in the direction in which the conductor KD is formed is formed at the base portion of the first positive resist 44 near the seed layer 32.

このようなフット４７の形成には、上のように露光量を調整する他、現像量を少なくしてもよい。露光量および現像量の両方を調整してもよい。   In forming such a foot 47, in addition to adjusting the exposure amount as described above, the development amount may be reduced. Both the exposure amount and the development amount may be adjusted.

図１９（Ｃ）に示すように、レジストパターン４６を用いてメッキを行い、導体４７を形成する。メッキとして、例えば金メッキを行う。   As shown in FIG. 19C, plating is performed using a resist pattern 46 to form a conductor 47. As plating, for example, gold plating is performed.

図１９（Ｄ）に示すように、レジストパターン４６を除去し、不要な部分のシード層３２を除去する。これによって導体ＫＤが形成される。   As shown in FIG. 19D, the resist pattern 46 is removed, and an unnecessary portion of the seed layer 32 is removed. Thereby, the conductor KD is formed.

なお、上に述べた第１のポジレジスト４４および第２のポジレジスト４５として、次の材料を用いてもよい。つまり、例えば、第１のポジレジスト４４として、ＡＺエレクトリックマテリアルズ社製のＡＺ６１１２を用い、現像液としてＮＭＤ−Ｗ２．３８％を用いる。第２のポジレジスト４５として、ＡＺ４２１０を用い、現像液としてＡＺ４００Ｋを４倍希釈で用いる。ここにあげた２つの材料は、現像液が互いに異なり、第１のポジレジスト４４は他方の現像液に極めて難溶である。そのため、第１のポジレジスト４４で下層パターンを形成した後、第２のポジレジスト４５先のパターンより細いパターンを形成することにより、上にような段差のあるパターンを形成することが可能である。   Note that the following materials may be used for the first positive resist 44 and the second positive resist 45 described above. That is, for example, AZ6112 manufactured by AZ Electric Materials is used as the first positive resist 44, and NMD-W 2.38% is used as the developer. As the second positive resist 45, AZ4210 is used, and AZ400K is used as a developer at a 4-fold dilution. The two materials mentioned here are different from each other in the developing solution, and the first positive resist 44 is extremely insoluble in the other developing solution. Therefore, by forming a lower layer pattern with the first positive resist 44 and then forming a pattern thinner than the pattern of the second positive resist 45, it is possible to form a pattern with a step as above. .

第４の実施例において、第１のポジレジスト４４および第２のポジレジスト４５を塗布したが、これに代えて、第１のネガレジストおよび第２のネガレジストを塗布してもよい。この場合には、シード層３２が形成された基板３１上に、感光感度が相対的に高い第１のポジレジストおよび感光感度が相対的に低い第２のポジレジストを、この順に塗布する。第１のネガレジストおよび第２のネガレジストに対し、所定のパターンを用いて露光し、現像を行ってレジストパターンを作成する。その際に、第１のネガレジストの残膜率が第２のネガレジストの残膜率よりも大きくなるような露光量で露光する。これにより、第１のネガレジストの部分にフットを形成する。他は上に述べた第４の実施例の場合と同様である。   In the fourth embodiment, the first positive resist 44 and the second positive resist 45 are applied, but instead of this, a first negative resist and a second negative resist may be applied. In this case, on the substrate 31 on which the seed layer 32 is formed, a first positive resist having a relatively high photosensitivity and a second positive resist having a relatively low photosensitivity are applied in this order. The first negative resist and the second negative resist are exposed using a predetermined pattern and developed to form a resist pattern. At that time, the exposure is performed with an exposure amount such that the remaining film ratio of the first negative resist is larger than the remaining film ratio of the second negative resist. Thereby, a foot is formed in the first negative resist portion. Others are the same as in the case of the fourth embodiment described above.

上に述べた本実施形態において、導体ＫＤおよび導波路（ＤＲ１〜３）の構造、形状、寸法、材料、配置、製造方法、製造順序などは一例であり、他の種々のものとすることが可能である。   In the present embodiment described above, the structure, shape, dimensions, material, arrangement, manufacturing method, manufacturing order, etc., of the conductor KD and the waveguides (DR1 to DR3) are examples, and various other things may be used. Is possible.

ＫＤ導体（線路導体）
ＤＲ１マイクロストリップライン（導波路）
ＤＲ２コプレーナライン（導波路）
ＤＲ３スロットライン（導波路）
Ｒ曲率半径
２１ａ〜ｄ角部（アール状部）
３１基板
３２シード層（下地層）
３３レジストパターン
３４フット
３５導体（線路導体）
３６ポジレジスト
３３ａネガレジスト（第２のネガレジスト）
３７孔
３８空間
３５ｂ導体（線路導体）
３９レジストパターン（ポジレジストパターン）
４０ネガレジスト
４１孔
４２空間
４３導体（線路導体）
４４第１のポジレジスト
４５第２のポジレジスト
４６レジストパターン
４７フット
４８導体（線路導体） KD conductor (line conductor)
DR1 microstrip line (waveguide)
DR2 coplanar line (waveguide)
DR3 slot line (waveguide)
R curvature radius 21a-d corner (R-shaped part)
31 substrate 32 seed layer (underlayer)
33 resist pattern 34 foot 35 conductor (line conductor)
36 positive resist 33a negative resist (second negative resist)
37 hole 38 space 35b conductor (line conductor)
39 resist pattern (positive resist pattern)
40 negative resist 41 hole 42 space 43 conductor (line conductor)
44 First positive resist 45 Second positive resist 46 Resist pattern 47 Foot 48 Conductor (line conductor)

Claims (6)

基板上に第１のレジストを形成する工程と、
前記第１のレジストに凹部を作成するとともに、前記凹部の前記基板に近い根元部分に、前記凹部の内方に延びるフットを形成する工程と、
前記凹部内に導電材料を埋め込む工程と、
を含む線路導体の製造方法。 Forming a first resist on the substrate;
Forming a recess in the first resist and forming a foot extending inward of the recess at a root portion of the recess close to the substrate;
Embedding a conductive material in the recess;
A method of manufacturing a line conductor including: さらに、前記導電材料に対して、物理エッチングまたは化学エッチングを行うことにより、前記導電材料における前記フットが形成されていない側の角部にアールを形成する工程を有する、
請求項１記載の線路導体の製造方法。 Furthermore, it has a step of forming a round at the corner of the conductive material on the side where the foot is not formed by performing physical etching or chemical etching on the conductive material.
The manufacturing method of the line conductor of Claim 1. 前記第１のレジストに対する露光量および現像量の少なくとも一方を調整することにより、前記フットを形成する、
請求項１または２記載の線路導体の製造方法。 Forming the foot by adjusting at least one of an exposure amount and a development amount with respect to the first resist;
The manufacturing method of the line conductor of Claim 1 or 2. 基板上に第１のレジストを形成する工程と、
前記第１のレジストに凹部を作成するとともに、前記凹部の前記基板に近い根元部分に、前記凹部の内方に延びるフットを形成する工程と、
前記凹部内に前記第１のレジストとは逆極性である第２のレジストを形成する工程と、
前記第２のレジストを覆うように、前記第１のレジストと同極性である第３のレジストを形成する工程と、
前記第２のレジストを除去する工程と、
前記第２のレジストを除去することにより生じた空間に導電材料を埋め込む工程と、
を含む線路導体の製造方法。 Forming a first resist on the substrate;
Forming a recess in the first resist, and forming a foot extending inward of the recess at a base portion of the recess close to the substrate;
Forming a second resist having a polarity opposite to that of the first resist in the recess;
Forming a third resist having the same polarity as the first resist so as to cover the second resist;
Removing the second resist;
Embedding a conductive material in a space generated by removing the second resist;
A method of manufacturing a line conductor including: 基板上に、断面が矩形状の第１のレジストを形成する工程と、
前記第１のレジストの前記基板とは反対側の２つの角部にアールを形成する工程と、
前記第１のレジストを覆うように、前記第１のレジストとは逆極性の第２のレジストを形成する工程と、
前記第１のレジストを除去する工程と、
前記第１のレジストを除去することにより生じた空間に導電材料を埋め込む工程と、
を含む線路導体の製造方法。 Forming a first resist having a rectangular cross section on a substrate;
Forming rounds at two corners of the first resist opposite to the substrate;
Forming a second resist having a polarity opposite to that of the first resist so as to cover the first resist;
Removing the first resist;
Embedding a conductive material in a space generated by removing the first resist;
A method of manufacturing a line conductor including: 基板上に、第１のレジストを形成する工程と、
前記第１のレジスト上に、前記第１のレジストと同極性であり、且つ、前記第１のレジストより感光感度が高い第２のレジストを形成する工程と、
前記第１および第２のレジストを、前記第１のレジストの残膜率が前記第２のレジストの残膜率よりも大きくなるように露光し、前記第１および第２のレジストにわたる凹部を形成する工程と、
前記凹部内に導電材料を埋め込む工程と、
を含む線路導体の製造方法。 Forming a first resist on the substrate;
Forming a second resist on the first resist having the same polarity as the first resist and having higher photosensitivity than the first resist;
The first and second resists are exposed so that the remaining film ratio of the first resist is larger than the remaining film ratio of the second resist, thereby forming a recess extending over the first and second resists. And a process of
Embedding a conductive material in the recess;
A method of manufacturing a line conductor including:

Images