JP2013168455A - 磁気抵抗素子及びそれを用いた磁気メモリ - Google Patents

磁気抵抗素子及びそれを用いた磁気メモリ Download PDF

Info

Publication number
JP2013168455A
JP2013168455A JP2012029944A JP2012029944A JP2013168455A JP 2013168455 A JP2013168455 A JP 2013168455A JP 2012029944 A JP2012029944 A JP 2012029944A JP 2012029944 A JP2012029944 A JP 2012029944A JP 2013168455 A JP2013168455 A JP 2013168455A
Authority
JP
Japan
Prior art keywords
layer
magnetoresistive element
fepd
lattice strain
strain relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012029944A
Other languages
English (en)
Inventor
Hiroshi Naganuma
博 永沼
Mohammed Nazrul Islam Khan
ナズルル イスラム カーン モハメド
Nobuto Inami
暢人 井波
Mikihiko Okane
幹彦 大兼
Yasuo Ando
康夫 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2012029944A priority Critical patent/JP2013168455A/ja
Publication of JP2013168455A publication Critical patent/JP2013168455A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】垂直磁気異方性、規則度、平坦性に優れた自由層を有している磁気抵抗素子及びそれを用いた磁気メモリを提供する。
【解決手段】磁気抵抗素子1は、自由層3と、自由層3上に配設される格子歪緩和層4と、格子歪緩和層4上に配設されるトンネル絶縁層5と、トンネル絶縁層5上に配設される固定層6と、を少なくとも備え、自由層3はL10規則合金からなり、かつ自由層3の面内の垂直方向に磁化し、格子歪緩和層4は、自由層3とトンネル絶縁層5との間に生じる格子歪を緩和する。格子歪緩和層4は、強磁性のアモルファス層や結晶層とすることができる。
【選択図】図1

Description

本発明は磁気抵抗素子及びそれを用いた磁気メモリに関し、さらに詳しくは、スピン注入型で自由層の磁化が垂直磁化される磁気抵抗素子と、この磁気抵抗素子を不揮発性メモリセルとした磁気メモリに関する。
最近、MTJ(磁気トンネル接合、Magnetic Tunnel Junctionと呼ばれている。)素子において、その磁化方向が、MTJ素子が形成される基板の面に対して垂直方向となりスピン注入磁化反転ができる素子が、所謂スピンを利用した電子素子として注目を浴びている。スピン注入磁化反転とは、MTJ素子の自由層の磁化反転に外部磁場が不要な方法であり、MTJ素子に印加する電流の向きを変えて自由層の磁化を反転する方法である。このようなMTJ素子を記憶素子としたスピンMRAM(Magnetorestive Random Access Memory)は、MTJ素子の電流を切っても記憶が保持されるので、不揮発性記憶ができる(非特許文献1及び2参照)。
スピンMRAMの記憶容量を高密度にするには、スピン注入磁化反転に要する電流を低下させることと熱的に安定なメモリセルとが必要となる。垂直磁気記録の場合には、水平磁気記録に比較して、スピン注入磁化反転に要する電流を低下させることができる(非特許文献3参照)。
一方、熱的な安定性は、メモリセルの体積に比例して安定する。このため、高密度化のためにメモリセルを縮小するには、自由層の材料としては磁気異方性の大きい材料が必要となる。
磁気異方性の大きい材料としては、硬磁性のL10型の結晶構造を有しているFePt(非特許文献4参照)、CoPt(非特許文献5参照)、FePd、MnGa(非特許文献6)のような材料が候補となっている。
これらの材料の内、CoPt合金は、薄膜形成時の堆積温度や熱処理温度がFePtやFePdに比較して高温を必要とする。このため、CoPt合金は、工業的な工程には不向きである。
L10型のFePdは、FePtに比較すると、十分に大きな磁気異方性エネルギー(Ku)と、PdはPtに比べて軽元素であることから、磁気摩擦が小さく、スピン注入磁化反転に要する電流を低下させることが可能である。このため、L10型のFePdは、高密度のスピンMRAMの材料として有望と考えられている。
M. Nakayama, T. Kai, N. Shimomura, M. Amano, E. Kitagawa, T. Nagase, M. Yoshikawa, T. Kishi, S. Ikegawa, and H. Yoda, J. Appl. Phys., Vol.103, p.07A710, 2008 X. Jiang, L. Gao, J. Z. Sun, and S. P. Parkin, Phys. Rev. Lett., Vol.97, p.217202, 2006 S. Mangin, D. Ravelosona, J. A. Katine, M. J. Carey, B. D. Terris, and E. E. Fullerton, Nature Mater., Vol.5, p.210, 2006 N. Inami, H. Naganuma, T. Hiratsuka, G. Kim, T. Miyazaki, K. Sato, T. J. Konno, M. Oogane, and Y. Ando, J. Magn. Soc. Jpn.,Vol.34, p.293, 2010 G. Kim, Y. Sakuraba, M. Oogane, Y. Ando, and T. Miyazaki, Appl. Phys. Lett., Vol.92, p.172502, 2008 S. Mizukami, F. Wu, A. Sakuma, J. Walowski, D. Watanabe, T. Kubota, X. Zhang, H. Naganuma, M. Oogane, Y. Ando, and T. Miyazaki, Phys. Rev. Lett., Vol.106, p.117201, 2011
従来のL10型の規則合金系の垂直磁化材料は、その厚さが数nm、例えば5nm以下程度になると垂直磁気異方性、規則度、平坦性などの種々の性能が劣化することが課題となっていた。
本発明は上記課題に鑑み、垂直磁気異方性、規則度、平坦性に優れた自由層を有している磁気抵抗素子及びそれを用いた磁気メモリを提供することを目的としている。
本発明者らは、鋭意研究を行った結果、アモルファスのCoFeB層をL10規則合金からなる自由層とトンネル絶縁層との間に挿入したところ、L10合金が極薄の領域において垂直磁気異方性、規則度、平坦性等を向上でき、不揮発性磁気メモリの記録層として必要となる極薄試料で諸性能の劣化を低減できることを見出し、本発明を完成させるに至った。
上記目的を達成するため、本発明の磁気抵抗素子は、自由層と、自由層上に配設される格子歪緩和層と、格子歪緩和層上に配設されるトンネル絶縁層と、トンネル絶縁層上に配設される固定層と、を少なくとも備え、自由層はL10規則合金からなり、かつ自由層の面内の垂直方向に磁化し、格子歪緩和層は、自由層とトンネル絶縁層との間に生じる格子歪を緩和する。
上記構成において、L10規則合金は、好ましくは、FePd層からなる。FePd層の厚さは、好ましくは、2.5nm〜4nmの厚さである。FePd層の飽和磁化Msは、好ましくは、1046〜1114emu/cm3である。FePd層の磁気異方性定数Kuは、好ましくは、0.8×106erg/cm3以上である。
格子歪緩和層は、強磁性のアモルファス層からなる。格子歪緩和層は、強磁性の結晶層からなる。強磁性のアモルファス層又は結晶層は、好ましくは、CoxFe80-x20(20≦x≦40)又はFe8020からなる。アモルファス層は、好ましくは、Co40Fe4020層からなる。Co40Fe4020層の厚さは、好ましくは、0.5nm〜1.2nmである。
本発明の磁気メモリは、上記構成の何れかに記載の磁気抵抗素子を不揮発性メモリ素子とする。上記構成において、好ましくは、磁気抵抗素子はマトリクス状に配設されている。さらに、好ましくは、書き込み及び読み出し回路を備えている。
本発明の磁気抵抗素子は、自由層とトンネル絶縁層との間に格子歪緩和層を有しているので、L10規則合金からなる自由層を面内の垂直方向に磁化する際に、L10規則合金からなる自由層とトンネル絶縁層との間に生じる格子歪みを低減し、L10規則度が高く、磁気抵抗素子の表面を平坦とし、自由層を数nm以下の薄膜にできる磁気抵抗素子を提供することができる。
本発明の磁気抵抗素子を用いた磁気メモリによれば、自由層としてL10規則度が高く、厚さが薄い垂直磁化が実現できるので高密度で不揮発の磁気メモリを提供することができる。
本発明の磁気抵抗素子の構造を示す断面図である。 磁気抵抗素子の動作を示す図であり、それぞれ、(a)は磁気抵抗素子において固定層と自由層の磁化方向が平行状態の場合、(B)は磁気抵抗素子において固定層と自由層の磁化方向が反平行の場合、(C)は等価回路図である。 本発明の磁気抵抗素子の変形例の構造を示す断面図である。 本発明の磁気抵抗素子を記憶素子とした磁気メモリの構成を模式的に示す図である。 実施例1、2、3及び4のX線回折の結果を示す図である。 比較例1、2、3及び4のX線回折の結果を示す図である。 実施例2〜4及び比較例2〜4のX線回折のオーダーパラメータのFePd層の厚さ依存性を示すグラフである。 実施例2〜4及び比較例2〜4の多層膜表面の表面粗さのFePd層の厚さ依存性を示すグラフである。 実施例1〜4の多層膜の磁化曲線を示す図であり、(a)は実施例1、(b)は実施例2、(c)は実施例3、(d)は実施例4を示している。 比較例1〜4の多層膜の磁化曲線を示す図であり、(a)は比較例1、(b)は比較例2、(c)は比較例3、(d)は比較例4を示している。 実施例1〜4及び比較例1〜4の多層膜の飽和磁化のFePd層の厚さ依存性を示す図である。 実施例1〜4及び比較例1〜4の多層膜の磁気異方性定数のFePd層の厚さ依存性を示す図である。
以下、図面を参照しながら本発明の実施形態を具体的に説明する。
(第1の実施形態)
図1は、本発明の磁気抵抗素子1の構造を示す断面図であり、図2は、磁気抵抗素子1の動作を示す図で、それぞれ、(a)は磁気抵抗素子1において固定層6と自由層3の磁化方向が平行状態の場合、(B)は磁気抵抗素子1において固定層6と自由層3の磁化方向が反平行の場合、(C)は等価回路図である。
図1に示すように、磁気抵抗素子1は、基板2と、基板2上に形成される自由層3と、自由層3上に形成される格子歪緩和層4と、格子歪緩和層4上に形成されるトンネル絶縁層5と、トンネル絶縁層5上に形成される固定層6と、を含んで構成されている。
固定層6は、図の下向き矢印(↓)で示す磁化方向、つまりスピンの向きが固定されている層であり、強磁性固定層とも呼ばれている。自由層3は磁化の向きが、磁気抵抗素子1に印加される電流により変化する層であり、強磁性自由層とも呼ばれている。固定層6及び自由層3は、鉄(Fe)、コバルト(Co)、パラジウム(Pd)等の強磁性体又はこれらの合金からなる単層や複数の層で形成される。トンネル絶縁層5は、MgOやAl23の薄膜で形成されている。
磁気抵抗素子1は、基板2上に上記自由層3、格子歪緩和層4、トンネル絶縁層5、固定層6の順に積層されている。磁化方向は、上記各層が積層される基板2面に垂直な方向、つまり、図の下向き矢印(↓)で示す方向に垂直磁化されている。
尚、固定層や自由層には、さらに電極7が配設されてもよい。
図2(a)に示すように、固定層6と自由層3の磁化の向きがそろっている状態を平行状態と呼び、このときの磁気抵抗素子1の抵抗値が最小となり、RPと表す。
図2(b)に示すように、固定層6と自由層3の磁化の向きが逆を向いている状態を反平行状態と呼び、このとき磁気抵抗素子1の抵抗値が最大となり、RAPと表す。自由層3の磁化の状態を固定層6に対して平行又は反平行に制御することにより“0”、“1”の記録、つまり、書き込みができる。このように、磁気抵抗素子1に流す電流により、自由層3の磁化を平行又は反平行に変える方法は、スピン注入方式やスピン注入磁化反転と呼ばれている。スピン注入磁化反転によれば、従来の磁気抵抗素子の自由層3の磁化を変えるために印加していた外部磁場は不要となる。
上記自由層3及び固定層6は、何れも垂直磁化となる強磁性層とする。このような垂直磁化となる強磁性層は、L10規則合金を用いることができる。L10規則合金は、所謂CuAu型の秩序合金である。合金がA原子及びB原子からなる場合、面心立方格子を4個の単純立方副格子に分けたとき、その内の二つをA原子、他の二つをB原子が占めるような秩序合金を、L10規則合金と呼んでいる。このような、L10規則合金で磁化容易軸が膜面の垂直方向となる強磁性体としては、FePd、FePt、CoPt、MnAl、MnGaなどが挙げられる。
本発明の特徴は、L10規則合金からなる自由層3とトンネル絶縁層5との間に生じる格子歪みを緩和するために、L10規則合金からなる自由層3とトンネル絶縁層5との間に、格子歪緩和層4を挿入した点にある。格子歪緩和層4としては、アモルファスの強磁性層や、格子歪を緩和する厚さとした結晶からなる強磁性層を用いることができる。これにより、L10規則合金からなる自由層3とトンネル絶縁層5との間に生じる格子歪みを、格子歪緩和層4で緩和することができ、L10規則合金からなる自由層3の垂直磁化特性を良好とすることができる。
強磁性のアモルファス層からなる格子歪緩和層4の材料としては、CoxFe80-x20(20≦x≦40)やFe8020を用いることができる。厚さとしては、0.5〜1.2nm程度である。格子歪緩和層4の厚さが、0.4nmよりも薄いと、格子歪緩和層4としての作用が無くなり好ましくないが、0.5nm〜1.2nmで十分に格子歪の緩和ができるので、1.2nmよりも厚くする必要がない。
強磁性の結晶からなる格子歪緩和層4の材料としては、CoxFe80-x20(20≦x≦40)やFe8020を用いることができる。厚さとしては、0.5〜1.2nm程度である。格子歪緩和層4の厚さが、0.4nmよりも薄いと、格子歪緩和層4としての作用が無くなり好ましくない。逆に厚さが1.2nmよりも厚くなると、垂直磁気異方性が著しく劣化するので、厚くする必要がない。
本発明の磁気抵抗素子1は、以下のようにして製作することができる。
最初に、基板2上に、自由層3と、格子歪緩和層4と、トンネル絶縁層5と、固定層6と、の順に、所定の厚さで堆積する。自由層3や固定層6の強磁性体材料としては、FePdやFePt等からなるL10規則合金を用いることができる。格子歪緩和層4の材料としては、CoFeBを用いることができる。トンネル絶縁層5としては、MgOを用いることができる。これらの各層の堆積方法としては、物理蒸着法であるスパッタ法、分子線エピタキシャル成長法(MBE法)などを用いることができる。この基板2としては、MgO基板や、絶縁層で被覆したSi基板にMgOを堆積した基板を用いることができる。格子歪緩和層4をアモルファスや結晶とするには、スパッタ法やMBE法において、成膜の条件を制御すればよい。例えば、成膜時の温度を調整すればよい。
次に、自由層3及び固定層6の電極7を形成する。この電極形成工程には、マスク工程やエッチング工程により、磁気抵抗素子1のパターンを形成することで、磁気抵抗素子1を作製することができる。
本発明の磁気抵抗素子1によれば、L10規則合金からなる自由層3とトンネル絶縁層5との間に格子歪緩和層4を挿入したことにより、L10規則合金からなる自由層3とトンネル絶縁層5との間に生じる格子歪みが低減し、磁気抵抗素子1として以下の優れた効果が得られる。
(1)L10規則合金からなる自由層3の磁化容易化軸を、垂直磁化方向とする。
(2)L10規則度が高い。
(3)磁気抵抗素子1の表面が平坦である。
(4)自由層3を数nm以下の薄膜にできる。
(5)スピン分極率が高い。
(第1の実施形態の変形例)
次に、本発明の第1の実施形態の変形例に係る磁気抵抗素子10について説明する。
図3は、本発明の磁気抵抗素子10の構造を示す断面図である。
図3に示すように、磁気抵抗素子10が図1に示す磁気抵抗素子1と異なるのは、さらに格子歪緩和層9をトンネル絶縁層5と固定層6との間に挿入している点にある。図1に示す格子歪緩和層4を第1の格子歪緩和層と呼んだ場合には、この格子歪緩和層9を第2の格子歪緩和層と呼んで区別する。第2の格子歪緩和層9の材料とその厚さは、第1の格子歪緩和層4と同様である。第2の格子歪緩和層9の挿入によりトンネル絶縁層5と固定層6との間に生じる格子歪を緩和することができる。
(第2の実施形態)
本発明の磁気抵抗素子1を記憶素子とした磁気メモリ20について説明する。
図4は、本発明の磁気抵抗素子1を記憶素子とした磁気メモリ20の構成を模式的に示す図である。
本発明の磁気メモリ20は、上記構成の本発明の磁気抵抗素子1を、基板2上に、図1で示した1ビットのメモリセルとなる磁気抵抗素子1をX,Yマトリクスとなるように格子状に多数配列した構成を有している。各磁気抵抗素子1には、メモリセルの選択用トランジスタ22が配設されている。
X方向(行方向)には、磁気抵抗素子1の一端に接続されるビット線24が配設されている。磁気抵抗素子1の他端は接地されている。
Y方向(列方向)には、選択用トランジスタ22のゲートに接続されるワード線26が配設されている。図示していない書き込み及び読み出し用の周辺回路を設ければ、大容量の磁気メモリ20を構成することができる。選択用トランジスタ22及び周辺回路は、MOSトランジスタを用いて作製することができる。これらの回路は、低消費電力化のために相補型MOSからなる集積回路、所謂CMOS集積回路で構成してもよい。
図4の磁気メモリ20では、任意のビット線24とワード線26を選択してこれらの交点にある磁気抵抗素子1に電流を流すことにより、書き込みができる。この書き込み状態、つまり記憶の読み出しは、任意のビット線24とワード線26を選択してこれらの交点にある磁気抵抗素子1にスピン注入磁化反転が生じない電流を流すことにより電流値を検出して行うことができる。磁気抵抗素子1は、図3に示す磁気抵抗素子10を用いてもよい。
本発明の磁気メモリ20は、以下のようにして製作することができる。
最初に、Si等の基板2上に選択用トランジスタ22及び周辺回路をCMOS工程で形成し、その後で、本発明の磁気メモリ20の各メモリセル1を形成すればよい。
具体的には、上記の工程で製作した選択用トランジスタ22及び周辺回路の全体をさらに絶縁膜で被覆し、磁気抵抗素子1の各電極だけに接続される領域の窓開けを行い、磁気抵抗素子1を形成する。次に、形成した磁気抵抗素子1、各メモリセル、ビット線24、ワード線26等の配線を、層間絶縁層と電極配線による多層配線層で形成すればよい。
ここで、各材料の堆積には、スパッタ法以外には、CVD法、蒸着法、レーザアブレーション法、MBE法などの通常の薄膜成膜法を用いることができる。また、所定の形状の電極や集積回路の配線を形成するためのマスク工程には、光露光やEB露光などを用いることができる。
以下、実施例を参照して本発明をさらに詳細に説明する。
試料は、ベース真空度が10-7Paの超高真空スパッタリング装置で作製した。
(実施例1〜4)
(100)面を有しているMgO基板2に、Crを40nm、Pdを10nm、FePdを所定の厚さで、Co40Fe4020を0.5nm、MgOを2nm、キャップ層となるTaを3nm堆積した。FePd層の厚さは、実施例1〜4では、それぞれ、2.5nm、3.0nm、3.5nm、4.0nmとした。ここで、図1の磁気抵抗素子1と対比すると、上記FePd層は自由層3、Co40Fe4020は格子歪緩和層4、MgO層はトンネル絶縁層5に対応している。
(比較例1〜4)
(100)面を有しているMgO基板2に、Crを40nm、Pdを10nm、FePdを所定の厚さで、MgOを2nm、キャップ層となるTaを3nm堆積した。FePd層の厚さは、比較例1〜4では、それぞれ、2.5nm、3.0nm、3.5nm、4.0nmとした。比較例1〜4では、格子歪緩和層4となるCo40Fe4020層を挿入していない。
FePd層は、Fe50Pd50の合金からなるスパッタリングターゲットを用いて堆積した。Co40Fe4020層は、Co40Fe4020の合金からなるスパッタリングターゲットを用いて堆積した。以下、Co40Fe4020層は、CoFeB層と呼ぶ。MgO層は、焼結したMgOからなるスパッタリングターゲットを用いて堆積した。
上記各層をスパッタリングで成膜した時の温度、即ち成膜温度について説明する。
Cr層は雰囲気温度として室温(RT)で堆積し、次に700℃で1時間熱処理した。
次に、MgO基板2を350℃まで冷却した後、Pd層を堆積した。
FePd層の堆積では、基板温度を300℃とし、アルゴン圧力を0.6Paと最適化してスパッタリングを行った。この状態で基板加熱を停止し、基板2の温度を室温まで低下した。
室温において、FePd層上にCoFeB層をスパッタリングで堆積した。CoFeB層は室温で堆積したので、アモルファス構造を有している。
MgO層とTa層は、室温で堆積した。
結晶構造は、銅(Cu)のKα線を用いたXRD法で調べた。FePd層からなるL10規則合金のオーダーパラメータ(S)は、L10規則合金の格子中の正しい配列の確率で定義され、下記(1)式により算出される。
Figure 2013168455
ここで、I001及びI002は、それぞれX線回折における超格子線と、基本線とを示しており、(1)式の添え字である「meas」は測定値であり、「calc」は計算値である。
多層膜の表面モルフォロジーは、原子間力顕微鏡を用いて調べ、多層膜表面の表面粗さRaを算出した。
300Kにおける磁化特性、即ちヒステリシスループは、超伝導量子干渉素子(SQUID)を用いた磁力計で測定した。
XRD法において、多層膜をφスキャン法により調べた。多層膜がMgO(100)[100]、Cr(001)[110]、Pd(001)[100]、FePd(001)[100]の順にエピタキシャル成長していることが分かった。
ここで、(100)等の表記は各層の結晶面を示し、[100]等の表記は各層の結晶方位を示している。
図5は、実施例1、2、3及び4のX線回折の結果を示す図である。図5において、縦軸はX線回折強度(任意目盛)、横軸は角度(°)、即ちX線の原子面への入射角θの2倍に相当する角度を示している。図5に示すように、FePd層の厚さが3nmの実施例2、FePd層の厚さが3.5nmの実施例3及びFePdの厚さが4nmの実施例4で、(001)の基本線が顕著に観察されることが分かる。
図6は、比較例1、2、3及び4のX線回折の結果を示す図である。図6の縦軸及び横軸は図5と同じである。図6に示すように、FePd層の厚さが4nmの比較例4で(001)の基本線が観察されるが、FePd層の厚さが4nmよりも薄い比較例1〜3では、(001)の基本線が観察されなかった。
図7は、実施例2〜4及び比較例2〜4のX線回折のオーダーパラメータのFePd層の厚さ依存性を示すグラフである。図7の縦軸はオーダーパラメータ、横軸はFePd層の厚さ(nm)である。なお、実施例1及び比較例1では、FePd層の基本線のX線回折強度が弱かったので、オーダーパラメータの計算は行っていない。
図7に示すように、実施例2〜4及び比較例2〜4共に、オーダーパラメータは、僅かにFePd層の厚さに比例して増加することが分かる。そして、CoFeB層をFePd層とMgO層との間に挿入した実施例2〜4では、比較例2〜4よりも顕著にオーダーパラメータが増加することが判明した。実施例及び比較例のオーダーパラメータ及び表面粗さを表1に示す。
Figure 2013168455
図8は、実施例2〜4及び比較例2〜4の多層膜表面の表面粗さのFePd層の厚さ依存性を示すグラフである。図8の縦軸は表面粗さRa(nm)であり、横軸はFePd層の厚さ(nm)である。図8に示すように、実施例1、2、3、4の多層膜の表面粗さは、それぞれ、0.46nm、0.32nm、0.29nm、0.24nmである。実施例1、2、3、4の多層膜の表面粗さは、FePd層の厚さが増すにつれて減少する、つまり、多層膜の平坦性が良くなることが分かる。
比較例1、2、3、4の多層膜の表面粗さは、それぞれ、0.62nm、0.56nm、0.51nm、0.35nmである。実施例1〜4と同様に多層膜の表面粗さは、FePd層の厚さが増すにつれて減少することが分かる。
上記結果から、実施例1〜4の多層膜の表面粗さは、何れも比較例1〜4に比較して小さいことが分かる。実施例1〜4の多層膜ではCoFeB層がFePd層とMgO層との間に挿入されることにより、表面粗さが小さくなり、FePd層とMgO層との間の格子不整合が解消されていると考えられる。これにより、実施例2〜4の多層膜では、L10規則合金の秩序化が促進しているものと推定される。
一方、比較例1〜4では、多層膜の表面粗さが大きい。比較例1〜4では実施例に比較してCoFeB層がFePd層とMgO層との間に挿入されていないので、FePd層とMgO層と間には、約7%(非特許文献4参照)の大きな格子不整合が生じて、多層膜の表面粗さが大きくなっている。
図9は、実施例1〜4の多層膜の磁化曲線を示す図で、(a)は実施例1、(b)は実施例2、(c)は実施例3、(d)は実施例4を示している。図9の縦軸は磁化(emu/cm3)であり、横軸は磁場(kOe)である。図9において、『//』は、多層膜の磁化方向が多層膜面内、つまり水平磁化を示し、『⊥』は多層膜の磁化方向が多層膜面内の垂直方向、つまり垂直磁化を示している。
図9に示すように、FePd層の厚さが2.5nmの実施例1の多層膜では、多層膜の面の水平方向に磁化し易い、つまり面内磁化膜であることが分かる。FePd層の厚さが3nm以上の実施例2〜4の多層膜では、多層膜の面の垂直方向に磁化し易いことが分かる。つまり、実施例1では磁化容易軸が水平方向であり、実施例2〜4では磁化容易軸が垂直方向である。実施例1〜4の多層膜の飽和磁化(emu/cm3)は、それぞれ、1095、1114、1095、1046である。実施例2〜4の多層膜の磁気異方性定数(erg/cm3)は、それぞれ、0.8×106、1.1×106、1.2×106であり、0.8×106以上であった。実施例1〜4の多層膜の飽和磁化及び磁気異方性定数を表2に示す。
Figure 2013168455
図10は、比較例1〜4の多層膜の磁化曲線を示す図であり、(a)は比較例1、(b)は比較例2、(c)は比較例3、(d)は比較例4を示している。図10の縦軸及び横軸は図9と同じである。
図10に示すように、FePd層の厚さが2.5mの比較例1、同3.0nmの比較例2、同3.5nmの比較例3の多層膜では、多層膜の面の水平方向に磁化し易いことが分かる。FePd層の厚さが4.0nmの比較例4の多層膜では、多層膜の面の垂直方向に磁化し易いことが分かる。つまり、比較例1〜3では磁化容易軸が水平方向であり、比較例4では磁化容易軸が垂直方向である。比較例1〜4の多層膜の飽和磁化(emu/cm3)は、それぞれ、1085、1031、1044、1048である。比較例4の多層膜の磁気異方性定数(erg/cm3)は、0.5×106であった。
上記結果から実施例2及び3では、FePd層を比較例4のFePd層の厚さである4nmより薄い3nm及び3.5nmで磁化容易軸を垂直方向にできることが分かる。実施例2〜4及び比較例4の磁化容易軸が垂直方向である点は、XRDにより測定して図7に示したオーダーパラメータのFePd層の厚さ依存性に一致している。
図11は、実施例1〜4及び比較例1〜4の多層膜の飽和磁化のFePd層の厚さ依存性を示す図である。図11の縦軸は飽和磁化(Ms)(emu/cm3)であり、横軸はFePd層の厚さ(nm)である。図11には、バルクのFePdからなるL10規則合金で得られる飽和磁化の値を点線で示している。
図11に示すように、実施例1〜4で得た飽和磁化は、バルクのFePdからなるL10規則合金で得られる約1100emu/cm3と良く一致していることが分かる。
一方、比較例1〜4で得た飽和磁化は、バルクのFePdからなるL10規則合金で得られる値よりも若干低い値である。
図12は、実施例1〜4及び比較例1〜4の多層膜の磁気異方性定数のFePd層の厚さ依存性を示す図である。図12の縦軸は磁気異方性定数(Ku)(erg/cm3)で、横軸はFePd層の厚さ(nm)である。多層膜の磁気異方性定数(Ku)は、水平磁化の場合は負で、垂直磁化の場合は正である。
図11に示すように、FePd層の厚さが2.5nmの実施例1の多層膜の磁気異方性定数Kuは負である。CoFeB層がFePd層とMgO層との間に挿入され、かつ、FePd層の厚さが3nm以上である実施例2〜4の多層膜の磁気異方性定数Kuは正である。特にFePd層の厚さが3nm、3.5nmの実施例2及び実施例3では、飽和磁化Msと磁気異方性定数Kuの双方が大きいことが分かった。
一方、CoFeB層がFePd層とMgO層との間に挿入されていない比較例1〜4の場合、FePd層の厚さが4nmよりも小さいと、多層膜の面の水平方向に磁化し易いことが分かる。
上記実施例1〜4及び比較例1〜4によれば、CoFeB層をFePd層とMgO層との間に挿入した実施例において、垂直磁化特性が良好であることが分かる。
本発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。例えば、格子歪緩和層4は、自由層3及びトンネル絶縁層5の材料に応じて、その材料や厚さは適宜に設計することができる。
1、10:磁気抵抗素子
2:基板
3:自由層
4、9:格子歪緩和層
5:トンネル絶縁層
6:固定層
7:電極
20:磁気メモリ
22:選択用トランジスタ
24:ビット線
26:ワード線

Claims (13)

  1. 自由層と、該自由層上に配設される格子歪緩和層と、該格子歪緩和層上に配設されるトンネル絶縁層と、該トンネル絶縁層上に配設される固定層と、を少なくとも備え、
    上記自由層はL10規則合金からなり、かつ該自由層の面内の垂直方向に磁化し、
    上記格子歪緩和層は、上記自由層と上記トンネル絶縁層との間に生じる格子歪を緩和する、磁気抵抗素子。
  2. 前記L10規則合金は、FePd層からなる、請求項1に記載の磁気抵抗素子。
  3. 前記FePd層の厚さは、2.5nm〜4nmである、請求項2に記載の磁気抵抗素子。
  4. 前記FePd層の飽和磁化Msは、1046〜1114emu/cm3である、請求項3に記載の磁気抵抗素子。
  5. 前記FePd層の磁気異方性定数Kuは、0.8×106erg/cm3以上である、請求項3に記載の磁気抵抗素子。
  6. 前記格子歪緩和層は、強磁性のアモルファス層からなる、請求項1に記載の磁気抵抗素子。
  7. 前記格子歪緩和層は、強磁性の結晶層からなる、請求項1に記載の磁気抵抗素子。
  8. 前記強磁性のアモルファス層又は結晶層は、CoxFe80-x20(20≦x≦40)又はFe8020からなる、請求項6又は7に記載の磁気抵抗素子。
  9. 前記アモルファス層は、Co40Fe4020層からなる、請求項8に記載の磁気抵抗素子。
  10. 前記Co40Fe4020層の厚さは、0.5nm〜1.2nmである、請求項9に記載の磁気抵抗素子。
  11. 請求項1〜10の何れかに記載の磁気抵抗素子を、不揮発性メモリ素子とする、磁気メモリ。
  12. 前記磁気抵抗素子が、マトリクス状に配設されている、請求項11に記載の磁気メモリ。
  13. さらに、書き込み及び読み出し回路を備えている、請求項11に記載の磁気メモリ。
JP2012029944A 2012-02-14 2012-02-14 磁気抵抗素子及びそれを用いた磁気メモリ Pending JP2013168455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012029944A JP2013168455A (ja) 2012-02-14 2012-02-14 磁気抵抗素子及びそれを用いた磁気メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012029944A JP2013168455A (ja) 2012-02-14 2012-02-14 磁気抵抗素子及びそれを用いた磁気メモリ

Publications (1)

Publication Number Publication Date
JP2013168455A true JP2013168455A (ja) 2013-08-29

Family

ID=49178661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012029944A Pending JP2013168455A (ja) 2012-02-14 2012-02-14 磁気抵抗素子及びそれを用いた磁気メモリ

Country Status (1)

Country Link
JP (1) JP2013168455A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349944B2 (en) 2013-12-27 2016-05-24 Samsung Electronics Co., Ltd. Magnetic tunnel junction device
US9793469B2 (en) 2014-03-13 2017-10-17 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081314A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2009239120A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2010232499A (ja) * 2009-03-27 2010-10-14 Toshiba Corp 磁気抵抗素子および磁気メモリ
JP2010238769A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081314A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2009239120A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2010232499A (ja) * 2009-03-27 2010-10-14 Toshiba Corp 磁気抵抗素子および磁気メモリ
JP2010238769A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349944B2 (en) 2013-12-27 2016-05-24 Samsung Electronics Co., Ltd. Magnetic tunnel junction device
US9793469B2 (en) 2014-03-13 2017-10-17 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory

Similar Documents

Publication Publication Date Title
US7357995B2 (en) Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
US10283701B1 (en) Method and system for providing a boron-free magnetic layer in perpendicular magnetic junctions
Yuasa et al. Materials for spin-transfer-torque magnetoresistive random-access memory
US7663848B1 (en) Magnetic memories utilizing a magnetic element having an engineered free layer
JP5527669B2 (ja) 強磁性トンネル接合体およびそれを用いた磁気抵抗効果素子
US9287321B2 (en) Magnetic tunnel junction device having amorphous buffer layers that are magnetically connected together and that have perpendicular magnetic anisotropy
KR101287370B1 (ko) 반전구조를 갖는 코발트(Co) 및 플래티늄(Pt) 기반의 다층박막 및 이의 제조방법
US20130078482A1 (en) Scalable Magnetoresistive Element
US10651234B2 (en) Templating layers for forming highly textured thin films of heusler compounds switchable by application of spin transfer torque
JPWO2006022183A1 (ja) 磁気抵抗素子及びその製造方法
US7304359B2 (en) Magnetic tunnel junction structure with amorphous NiFeSiB free layer
US20060012926A1 (en) Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
WO2018134929A1 (ja) 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP6567272B2 (ja) 磁性多層スタック
WO2016048248A1 (en) Magnetic element and method of fabrication thereof
US10014013B2 (en) L10-ordered MnAl thin films with high perpendicular magnetic anisotropy, and structures and devices made therewith
KR102605027B1 (ko) 반도체 장치
JP2013168455A (ja) 磁気抵抗素子及びそれを用いた磁気メモリ
Parvin et al. Epitaxial L1 0-MnAl thin films with high perpendicular magnetic anisotropy and small surface roughness
US20210159402A1 (en) Oxide interlayers containing glass-forming agents
US11489109B2 (en) Magnetoresistive effect element and magnetic memory
Honjo et al. Influence of Iridium Sputtering Conditions on the Magnetic Properties of Co/Pt-Based Iridium-Synthetic Antiferromagnetic Coupling Reference Layer
US20230240150A1 (en) Magnetic tunnel junction element and method for manufacturing the same
Singh Multi-layer magnetism and thermal stability in perpendicular magnetic tunnel junctions
WO2011062005A1 (ja) 強磁性トンネル接合素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160510