JP2013167500A - Phase detection device - Google Patents
Phase detection device Download PDFInfo
- Publication number
- JP2013167500A JP2013167500A JP2012030232A JP2012030232A JP2013167500A JP 2013167500 A JP2013167500 A JP 2013167500A JP 2012030232 A JP2012030232 A JP 2012030232A JP 2012030232 A JP2012030232 A JP 2012030232A JP 2013167500 A JP2013167500 A JP 2013167500A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- fundamental wave
- voltage
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Measuring Phase Differences (AREA)
Abstract
Description
本発明は、電力系統の基本波成分の信号の位相を検出する位相検出装置に関するものである。 The present invention relates to a phase detection device that detects a phase of a signal of a fundamental wave component of a power system.
電力系統の三相電圧の一つをv=Am・sin(ω・t)=Am・sin(θ)(Am:振幅、θ:位相、ω:角周波数、t:基準時からの経過時間)とし、この三相電圧vをベクトル記号法で表すと、電圧ベクトルVは、V=Am・exp(j・θ)=Am・exp(j・ω・t)で表される。この電圧ベクトルVは、図26に示すように、基準時を実軸Rの方向として反時計回りに角周波数ωで回転する回転ベクトルを示し、時刻tにおける電圧ベクトルVの虚軸Jへの投影値が三相電圧vの瞬時値となる。なお、以下の説明では、原則として電圧ベクトルを示す符号は大文字で表記し、三相電圧の瞬時値を示す符号は小文字で表記する。 One of the three-phase voltages of the power system is v = A m · sin (ω · t) = A m · sin (θ) (A m : amplitude, θ: phase, ω: angular frequency, t: reference time Elapsed time), and when the three-phase voltage v is expressed by a vector symbol method, the voltage vector V is expressed by V = A m · exp (j · θ) = A m · exp (j · ω · t) . As shown in FIG. 26, this voltage vector V indicates a rotation vector that rotates at an angular frequency ω counterclockwise with the reference time as the direction of the real axis R, and the voltage vector V is projected onto the imaginary axis J at time t. The value is an instantaneous value of the three-phase voltage v. In the following description, in principle, a symbol indicating a voltage vector is expressed in capital letters, and a symbol indicating an instantaneous value of a three-phase voltage is expressed in small letters.
従来、電力系統の三相電圧信号の位相を検出する方法としてPLL(Phase Locked Loop)法が知られている。PLL法は、PLL回路で算出される位相θ’を有する電圧ベクトルV’をAm・exp(j・θ')=Am・exp(j・ω'・t)とすると、所定のサンプリング周期で電圧ベクトルV’と電力系統の電圧ベクトルVとの間の位相差Δθを算出し、その位相差Δθに基づいて電圧ベクトルV’の位相θ’を変化させ、電圧ベクトルV’を電圧ベクトルVに一致させるように位相θ’を制御する方式である。 Conventionally, a PLL (Phase Locked Loop) method is known as a method for detecting the phase of a three-phase voltage signal of a power system. In the PLL method, when a voltage vector V ′ having a phase θ ′ calculated by a PLL circuit is A m · exp (j · θ ′) = A m · exp (j · ω ′ · t), a predetermined sampling period is set. To calculate the phase difference Δθ between the voltage vector V ′ and the voltage vector V of the power system, change the phase θ ′ of the voltage vector V ′ based on the phase difference Δθ, and change the voltage vector V ′ to the voltage vector V In this method, the phase θ ′ is controlled so as to coincide with.
非特許文献1には、図27に示す乗算式PLL法を用いた位相検出装置の構成図が示されている。乗算式PLL法は、三角関数の公式より、
sin(Δθ)=sin(θ−θ’)=sin(θ)・cos(θ’)−cos(θ)・sin(θ’)…(1)
で、|Δθ|[rad]が微小であれば、sin(Δθ)≒Δθであることから、電圧ベクトルV’の角周波数ω’を変化させるための位相差Δθを上記(1)式の演算処理により算出する方式である。
Non-Patent Document 1 shows a configuration diagram of a phase detection apparatus using the multiplication PLL method shown in FIG. The multiplying PLL method is based on the trigonometric formula.
sin (Δθ) = sin (θ−θ ′) = sin (θ) · cos (θ ′) − cos (θ) · sin (θ ′) (1)
If | Δθ | [rad] is very small, sin (Δθ) ≈Δθ. Therefore, the phase difference Δθ for changing the angular frequency ω ′ of the voltage vector V ′ is calculated by the above equation (1). This is a method of calculating by processing.
図27に示す位相検出装置100では、電力系統の三相の電圧信号vu,vv,vwをvu=Am・sin(θ)、vv=Am・sin(θ−2π/3)、vw=Am・sin(θ−4π/3)とすると、三相二相変換部101で互いに直交する電圧信号vα=Aα・sin(θ)、vβ=−Aβ・cos(θ)に変換し、正規化部102で電圧信号vα,vβの振幅をそれぞれ「1」に正規化して上記(1)式内のsin(θ)と−cos(θ)の値を算出している。そして、PLL処理部103で上記(1)式の演算処理をして位相差Δθを算出し、その算出値に基づきPLL処理部103から出力される位相θ’を変化させている。 In the phase detection apparatus 100 shown in FIG. 27, the three-phase voltage signals v u , v v , and v w of the power system are expressed as v u = A m · sin (θ), v v = A m · sin (θ−2π / 3), v w = A m · sin (θ−4π / 3), voltage signals vα = Aα · sin (θ) and vβ = −Aβ · cos (θ ), And the normalization unit 102 normalizes the amplitudes of the voltage signals vα and vβ to “1” to calculate the values of sin (θ) and −cos (θ) in the above equation (1). . The PLL processing unit 103 calculates the phase difference Δθ by performing the arithmetic processing of the above equation (1), and changes the phase θ ′ output from the PLL processing unit 103 based on the calculated value.
位相検出装置100では、電力系統の三相電圧信号vu,vv,vwの検出値(所定のサンプリング周期で検出される瞬時値)が入力される毎に、位相差Δθを算出し、その位相差Δθに基づいて位相θ’を変化させるとともに、その位相θ’をsin(θ−θ’)の演算処理にフィードバックするループ処理を繰り返し、PLL処理部103から出力される位相θ’を位相差Δθがゼロとなる値、すなわち、実際の電力系統の三相電圧信号の位相θに収束させる動作が行われる。 The phase detector 100 calculates the phase difference Δθ each time detection values (instantaneous values detected at a predetermined sampling period) of the three-phase voltage signals v u , v v , v w of the power system are input, The phase θ ′ is changed based on the phase difference Δθ, and the loop processing for feeding back the phase θ ′ to the calculation processing of sin (θ−θ ′) is repeated, and the phase θ ′ output from the PLL processing unit 103 is changed. An operation for converging to a value at which the phase difference Δθ becomes zero, that is, the phase θ of the three-phase voltage signal of the actual power system is performed.
PLL処理部103の位相θ’のフィードバック経路には余弦値演算部103aと正弦値演算部103bとが設けられ、余弦値演算部103aで上記(1)式内のcos(θ’)が演算され、正弦値演算部103bで上記(1)式内のsin(θ’)が演算される。余弦値演算部103aの演算値は乗算器103cで正規化部102からのsin(θ)に乗算され、正弦値演算部103bの演算値は乗算器103dで正規化部102からの−cos(θ)に乗算され、両乗算値が加算器103eで加算される。 A cosine value calculation unit 103a and a sine value calculation unit 103b are provided in the feedback path of the phase θ ′ of the PLL processing unit 103, and cos (θ ′) in the above equation (1) is calculated by the cosine value calculation unit 103a. The sine value calculation unit 103b calculates sin (θ ′) in the above equation (1). The operation value of the cosine value operation unit 103a is multiplied by sin (θ) from the normalization unit 102 by the multiplier 103c, and the operation value of the sine value operation unit 103b is −cos (θ from the normalization unit 102 by the multiplier 103d. ) And the two multiplied values are added by the adder 103e.
従って、位相検出装置100では、三相二相変換部101からPLL処理部103の加算器103eまでが上記(1)式の演算部を構成し、加算器103eから後段の部分が位相差Δθに基づきPLL処理部103で算出される位相θ’を変化させ、当該電圧ベクトルV’の位相θ’を電力系統の電圧ベクトルVの位相θに収束させる演算部を構成している。 Therefore, in the phase detection device 100, the three-phase to two-phase conversion unit 101 to the adder 103e of the PLL processing unit 103 constitute the arithmetic unit of the above equation (1), and the subsequent stage from the adder 103e has a phase difference Δθ. Based on this, a phase θ ′ calculated by the PLL processing unit 103 is changed, and a calculation unit is configured to converge the phase θ ′ of the voltage vector V ′ to the phase θ of the voltage vector V of the power system.
図27に示す乗算式PLL法を用いた位相検出装置100は、至近端で地落事故が発生したり、位相が欠落したりした場合、異常な電圧不足や電圧不平衡が生じ、PLL処理部103に入力される電圧信号vu,vv,vwも同様に異常電圧となるため、位相差Δθの算出精度が低下し、これに伴い位相θ’を電力系統の位相θに収束させる速度も低下するという問題がある。 In the phase detection apparatus 100 using the multiplying PLL method shown in FIG. 27, when a ground accident occurs or the phase is lost at the closest end, abnormal voltage shortage or voltage imbalance occurs, and PLL processing is performed. Similarly, the voltage signals v u , v v , and v w that are input to the unit 103 also become abnormal voltages, so that the calculation accuracy of the phase difference Δθ decreases, and the phase θ ′ is converged to the phase θ of the power system accordingly. There is a problem that the speed also decreases.
そこで、非特許文献1や特許文献1には、電力系統の事故により三相電圧信号が不平衡になった場合でも各相の三相電圧信号は正相分が支配的であることに着目し、図28に示す、PLL処理部103’から出力される位相θ’が三相電圧信号の正相分の位相に追従するPLL法が提案されている。 Therefore, Non-Patent Document 1 and Patent Document 1 focus on the fact that the three-phase voltage signal of each phase is dominated by the positive phase even when the three-phase voltage signal becomes unbalanced due to an accident in the power system. 28, a PLL method is proposed in which the phase θ ′ output from the PLL processing unit 103 ′ follows the phase of the positive phase of the three-phase voltage signal.
図28に示す位相検出装置100’は、図27に示す位相検出装置100に対して三相二相変換部101を対称座標変換部104に変え、余弦値演算部103aをsin(θ’+2π/3)の正弦値を演算する正弦値演算部103a’に変えたものである。 The phase detection device 100 ′ shown in FIG. 28 is different from the phase detection device 100 shown in FIG. 27 in that the three-phase / two-phase conversion unit 101 is changed to the symmetric coordinate conversion unit 104 and the cosine value calculation unit 103a is changed to sin (θ ′ + 2π / The sine value calculation unit 103a ′ for calculating the sine value of 3) is changed.
対称座標変換部104では下記の演算式によりU相,V相,W相の電圧信号vu,vv,vwが各相の正相分の電圧信号vup,vvp,vwpに変換され、正規化部102では各相の正相分の電圧信号vup,vvp,vwpからそれぞれ正規化した電圧信号vup’=sin(θ),vvp’=sin(θ−2π/3),vwp’=sin(θ−4π/3)が算出される。 In the symmetric coordinate conversion unit 104, the U-phase, V-phase, and W-phase voltage signals v u , v v , and v w are converted into voltage signals v up , v vp , and v wp for the positive phase of each phase by the following arithmetic expression. The normalization unit 102 normalizes the voltage signals v up , v vp , v wp for the positive phase of each phase, respectively, and normalizes the voltage signals v up ′ = sin (θ), v vp ′ = sin (θ−2π / 3), v wp ′ = sin (θ−4π / 3) is calculated.
位相の異なる2つのsin(θ),sin(θ+ψ)と位相θ’を用いて位相差Δθ=(θ−θ’)を求める場合、
sin(θ)・sin(θ'+ψ)=sin(θ)・{sin(θ')・cos(ψ)+cos(θ')・sin(ψ)}
sin(θ')・sin(θ+ψ)=sin(θ')・{sin(θ)・cos(ψ)+cos(θ)・sin(ψ)}
の三角関数の公式より、
sin(θ)・sin(θ'+ψ)−sin(θ')・sin(θ+ψ)
=sin(ψ)・{sin(θ)・cos(θ')−cos(θ)・sin(θ')}
=sin(ψ)・sin(θ−θ')…(2)
の関係式が成立し、(2)式よりsin(θ−θ')を求めることができる。
When obtaining a phase difference Δθ = (θ−θ ′) using two sin (θ), sin (θ + ψ) and phase θ ′ having different phases,
sin (θ) · sin (θ '+ ψ) = sin (θ) · {sin (θ') · cos (ψ) + cos (θ ') · sin (ψ)}
sin (θ ′) · sin (θ + ψ) = sin (θ ′) · {sin (θ) · cos (ψ) + cos (θ) · sin (ψ)}
From the trigonometric formula of
sin (θ) ・ sin (θ '+ ψ) −sin (θ ′) ・ sin (θ + ψ)
= Sin (ψ) · {sin (θ) · cos (θ ′) − cos (θ) · sin (θ ′)}
= Sin (ψ) · sin (θ−θ ′) (2)
Is established, and sin (θ−θ ′) can be obtained from equation (2).
図28に示す位相検出装置100'では、ψ=−4π/3とし、正規化部102からPLL処理部103’に電圧信号vup’=sin(θ),vwp’=sin(θ−4π/3)を入力し、正弦値演算部103a’で(2)式のsin(θ'−4π/3)=sin(θ'+2π/3)を演算するようにしている。そして、乗算器103cでsin(θ)・sin(θ'+2π/3)を演算するとともに、乗算器103dでsin(θ−4π/3)・sin(θ')=sin(θ+2π/3)・sin(θ')を演算し、加算器103eで両演算値を加算してsin(−4π/3)・sin(θ−θ’)={√(3)/2}・sin(θ−θ’)を算出している。 In the phase detection apparatus 100 ′ shown in FIG. 28, ψ = −4π / 3, and the voltage signal v up ′ = sin (θ), v wp ′ = sin (θ−4π) from the normalization unit 102 to the PLL processing unit 103 ′. / 3) is input, and sin (θ′−4π / 3) = sin (θ ′ + 2π / 3) in equation (2) is calculated by the sine value calculation unit 103a ′. Then, sin (θ) · sin (θ ′ + 2π / 3) is calculated by the multiplier 103c, and sin (θ-4π / 3) · sin (θ ′) = sin (θ + 2π / 3) · sin (θ ′) is calculated, and both calculated values are added by the adder 103e, and sin (−4π / 3) · sin (θ−θ ′) = {√ (3) / 2} · sin (θ−θ ') Is calculated.
|θ−θ'|=|Δθ|[rad]が微小であれば、{√(3)/2}・sin(θ−θ’)≒0.866×Δθであるから、加算器103eからは位相差Δθの情報(0.866×Δθ)が出力される。従って、加算器103eの後段では加算器103eの演算結果に基づいて制御値Δω(Δθの微分値に相当)を生成し、その制御値Δωに所定の基準値ω0を加算して角周波数に相当する値ω’を生成し、その角周波数ω’に積分処理を行って位相θ’を算出している。 If | θ−θ ′ | = | Δθ | [rad] is very small, {√ (3) / 2} · sin (θ−θ ′) ≈0.866 × Δθ. Information (0.866 × Δθ) of the phase difference Δθ is output. Therefore, to generate the adder control value based on the calculation result of the adder 103e is in a subsequent 103e [Delta] [omega (corresponding to a differential value of [Delta] [theta]), the angular frequency by adding a predetermined reference value omega 0 to the control value [Delta] [omega A corresponding value ω ′ is generated, and an integration process is performed on the angular frequency ω ′ to calculate the phase θ ′.
図26のベクトル図に示すように、電力系統の電圧ベクトルVがPLL処理部103’で生成される電圧ベクトルV’に対してΔθだけ進んだ場合、加算器103eの後段では当該加算器103eの演算値に基づいて角周波数ω’がΔωだけ増加され、PLL処理部103’で生成される電圧ベクトルV’の回転速度(角周波数ω’)を電力系統の電圧ベクトルVの回転速度(角周波数ω)よりも高くして電圧ベクトルV’を電圧ベクトルVに一致させるPLL動作が行われる。そして、電圧ベクトルV’が電圧ベクトルVに一致すると、PLL処理部103’はその状態を維持するように動作し、位相検出装置100’からは電力系統の電圧ベクトルVと同一の位相θが出力されることになる。 As shown in the vector diagram of FIG. 26, when the voltage vector V of the power system advances by Δθ with respect to the voltage vector V ′ generated by the PLL processing unit 103 ′, the adder 103e has a subsequent stage of the adder 103e. The angular frequency ω ′ is increased by Δω based on the calculated value, and the rotational speed (angular frequency ω ′) of the voltage vector V ′ generated by the PLL processing unit 103 ′ is used as the rotational speed (angular frequency) of the voltage vector V of the power system. The PLL operation is performed to make the voltage vector V ′ coincide with the voltage vector V at a higher value than ω). When the voltage vector V ′ matches the voltage vector V, the PLL processing unit 103 ′ operates so as to maintain the state, and the phase θ that is the same as the voltage vector V of the power system is output from the phase detection device 100 ′. Will be.
非特許文献1によれば、図28に示される位相検出装置100’は、電力系統の三相の電圧信号vu,vv,vwの検出値に対して対称座標変換を行うことにより各相の正相分の電圧信号vup,vvp,vwpを算出するようにしているので、不平衡成分や3次、5次、7次の高調波成分が除去され、PLL処理部103’の演算処理でこれらの成分の悪影響を排除することはできるが、11次や13次の高調波成分は除去できないという特徴がある。 According to Non-Patent Document 1, the phase detection device 100 ′ shown in FIG. 28 performs symmetric coordinate conversion on the detected values of the three-phase voltage signals v u , v v , and v w of the power system. Since the voltage signals v up , v vp , and v wp for the positive phase of the phase are calculated, unbalanced components and third, fifth, and seventh harmonic components are removed, and the PLL processing unit 103 ′ Although the adverse effects of these components can be eliminated by the calculation processing of (11), there is a feature that 11th-order and 13th-order harmonic components cannot be removed.
従って、従来の乗算式PLL法を用いた位相検出装置は、PLLの演算処理に悪影響を与える不平衡成分や高調波成分を完全に排除することができず、精度の面で改善の余地がある。また、図28に示す位相検出装置100’では、三相の電圧信号vu,vv,vwに対して対称座標変換処理を行うので、少なくとも各相の電圧信号vu,vv,vwの1/4周期(周波数が60Hzの場合、約4ミリ秒)分のデータについて対称座標変換処理を必要とするから、位相検出の処理速度の面でも不利である。 Therefore, the conventional phase detection apparatus using the multiplying PLL method cannot completely eliminate unbalanced components and harmonic components that adversely affect the PLL processing, and there is room for improvement in terms of accuracy. . In the phase detection device 100 ′ shown in FIG. 28, the symmetric coordinate conversion processing is performed on the three-phase voltage signals v u , v v , and v w , so that at least the voltage signals v u , v v , and v of each phase Symmetric coordinate transformation processing is required for data corresponding to a quarter period of w (about 4 milliseconds when the frequency is 60 Hz), which is also disadvantageous in terms of processing speed of phase detection.
本発明は、上記した事情のもとで考え出されたものであって、不平衡成分や高調波成分及びノイズ成分を好適に除去してこれらの影響を抑制し、高い精度で高速に位相を検出することができる位相検出装置を提供することを目的とする。 The present invention has been conceived under the circumstances described above, and suitably removes unbalanced components, harmonic components, and noise components to suppress these effects, and achieves high-precision and high-speed phase adjustment. An object of the present invention is to provide a phase detection device capable of detecting.
本発明は、交流信号の基本波成分の位相を検出する位相検出装置であって、前記交流信号に基づく第1の信号および第2の信号から基本波成分を抽出して、第1の基本波信号および第2の基本波信号を生成する基本波抽出手段と、位相を生成して出力する位相生成手段と、前記位相生成手段で生成された位相と前記第1の基本波信号および第2の基本波信号の位相との位相差を演算する位相差演算手段と、前記位相差がゼロでなければ、当該位相差に基づき前記位相生成手段で生成された位相を当該位相差が減少する方向に変更し、前記位相差がゼロであれば前記位相生成手段で生成された位相を保持する制御を行う位相制御手段とを備えており、前記基本波抽出手段は、前記第1の信号を第1の伝達関数によって信号処理し、前記第2の信号を第2の伝達関数によって信号処理し、これらを加算することで前記第1の基本波信号を生成し、前記第1の信号を第3の伝達関数によって信号処理し、前記第2の信号を前記第1の伝達関数によって信号処理し、これらを加算することで前記第2の基本波信号を生成し、前記交流信号の基本波成分の角周波数をω0、時定数をTとした場合、前記第1の伝達関数は、
G1(s)=(T・s+1)/{(T・s+1)2+(T・ω0)2}
であり、前記第2の伝達関数は、
G2(s)=−T・ω0/{(T・s+1)2+(T・ω0)2}
であり、前記第3の伝達関数は、
G3(s)=T・ω0/{(T・s+1)2+(T・ω0)2}
であることを特徴とする
The present invention is a phase detection device for detecting the phase of a fundamental wave component of an AC signal, wherein the fundamental wave component is extracted from the first signal and the second signal based on the AC signal, and the first fundamental wave is extracted. A fundamental wave extracting means for generating a signal and a second fundamental wave signal; a phase generating means for generating and outputting a phase; the phase generated by the phase generating means; the first fundamental wave signal; Phase difference calculating means for calculating a phase difference from the phase of the fundamental wave signal, and if the phase difference is not zero, the phase generated by the phase generating means based on the phase difference is reduced in the direction in which the phase difference decreases. And a phase control unit that performs control to hold the phase generated by the phase generation unit if the phase difference is zero, and the fundamental wave extraction unit outputs the first signal to the first signal Signal processing by the transfer function of the second signal Is processed by a second transfer function, and these are added to generate the first fundamental wave signal, the first signal is signal-processed by a third transfer function, and the second signal is When the signal processing is performed by the first transfer function and these are added to generate the second fundamental wave signal, the angular frequency of the fundamental wave component of the AC signal is ω 0 , and the time constant is T, The first transfer function is:
G 1 (s) = (T · s + 1) / {(T · s + 1) 2 + (T · ω 0 ) 2 }
And the second transfer function is
G 2 (s) = − T · ω 0 / {(T · s + 1) 2 + (T · ω 0 ) 2 }
And the third transfer function is
G 3 (s) = T · ω 0 / {(T · s + 1) 2 + (T · ω 0 ) 2 }
It is characterized by
本発明の好ましい実施の形態においては、前記第1の伝達関数が、
G’1(s)=(T2・s2+T・s+T2・ω0 2)/{(T・s+1)2+(T・ω0)2}
である。
In a preferred embodiment of the present invention, the first transfer function is
G ′ 1 (s) = (T 2 · s 2 + T · s + T 2 · ω 0 2 ) / {(T · s + 1) 2 + (T · ω 0 ) 2 }
It is.
本発明の好ましい実施の形態においては、前記交流信号は、三相電力系統の交流電圧を検出した検出信号であり、三相の前記検出信号を互いに直交する前記第1の信号および第2の信号に変換して前記基本波抽出手段に入力する三相二相変換手段を更に備える。 In a preferred embodiment of the present invention, the AC signal is a detection signal obtained by detecting an AC voltage of a three-phase power system, and the first signal and the second signal are orthogonal to each other. It further comprises a three-phase to two-phase conversion means for converting the signal into the fundamental wave extraction means and inputting it to the fundamental wave extraction means.
本発明の好ましい実施の形態においては、前記交流信号は、単相電力系統の交流電圧を検出した検出信号であり、前記検出信号が前記第1の信号として、ゼロの信号が前記第2の信号として、前記基本波抽出手段に入力される。 In a preferred embodiment of the present invention, the AC signal is a detection signal obtained by detecting an AC voltage of a single-phase power system, the detection signal is the first signal, and a zero signal is the second signal. Is input to the fundamental wave extracting means.
本発明の好ましい実施の形態においては、前記位相差演算手段は、前記位相生成手段で生成された位相の正弦値を演算する第1の正弦値演算手段と、前記位相生成手段で生成された位相の余弦値を演算する余弦値演算手段と、前記第1の基本波信号に基づく正弦値と、前記第2の基本波信号に基づく余弦値と、前記第1の正弦値演算手段で算出される正弦値と、前記余弦値演算手段で算出される余弦値とを用いて、所定の三角関数の乗算式で表わされる前記位相差の正弦値を演算する第2の正弦値演算手段とを備え、前記第2の正弦値演算手段が演算した前記位相差の正弦値を前記位相差として出力する。 In a preferred embodiment of the present invention, the phase difference calculating means includes a first sine value calculating means for calculating a sine value of the phase generated by the phase generating means, and a phase generated by the phase generating means. Calculated by the cosine value calculating means for calculating the cosine value of the first fundamental wave signal, the sine value based on the first fundamental wave signal, the cosine value based on the second fundamental wave signal, and the first sine value calculating means. Second sine value calculation means for calculating the sine value of the phase difference represented by a multiplication formula of a predetermined trigonometric function using a sine value and the cosine value calculated by the cosine value calculation means; The sine value of the phase difference calculated by the second sine value calculation means is output as the phase difference.
本発明の好ましい実施の形態においては、前記三角関数の乗算式は、
sin(θ)・cos(θ')−cos(θ)・sin(θ')=sin(θ−θ')
但し、 θ:前記交流信号に含まれる基本波の位相
θ’:前記位相生成手段で生成される位相
sin(θ):前記第1の基本波信号に基づく正弦値
cos(θ):前記第2の基本波信号に基づく余弦値
−sin(θ'):前記第1の正弦値演算手段で算出される正弦値
cos(θ'):前記余弦値演算手段で算出される余弦値
である。
In a preferred embodiment of the present invention, the multiplication function of the trigonometric function is:
sin (θ) ・ cos (θ ') − cos (θ) ・ sin (θ ′) = sin (θ−θ ′)
Where θ is the phase of the fundamental wave included in the AC signal
θ ′: phase generated by the phase generation means
sin (θ): sine value based on the first fundamental wave signal
cos (θ): cosine value based on the second fundamental wave signal −sin (θ ′): sine value calculated by the first sine value calculation means
cos (θ ′): a cosine value calculated by the cosine value calculating means.
本発明の好ましい実施の形態においては、前記位相差演算手段は、前記位相生成手段で生成された位相の正弦値を演算する正弦値演算手段と、前記第1の基本波信号がゼロレベルを交差するタイミングを検出する第1のゼロクロス検出手段と、前記正弦値演算手段で算出される正弦値がゼロレベルを交差するタイミングを検出する第2のゼロクロス検出手段と、前記第1のゼロクロス検出手段の検出タイミングと前記第2のゼロクロス検出手段の検出タイミングとのずれ時間を計時する計時手段と、前記計時手段で計時されたずれ時間に基づいて前記位相差を算出する位相差算出手段とを備えている。 In a preferred embodiment of the present invention, the phase difference calculation means includes a sine value calculation means for calculating a sine value of the phase generated by the phase generation means, and the first fundamental wave signal crosses a zero level. A first zero cross detecting means for detecting the timing to perform, a second zero cross detecting means for detecting a timing at which the sine value calculated by the sine value calculating means crosses a zero level, and the first zero cross detecting means. Timing means for measuring a deviation time between the detection timing and the detection timing of the second zero-cross detection means; and a phase difference calculation means for calculating the phase difference based on the deviation time measured by the timing means. Yes.
本発明によれば、交流信号に不平衡成分や高調波成分が含まれていても、基本波抽出手段がそれらの成分を好適に除去して基本波成分を抽出する。位相制御手段によるPLL処理により、位相生成手段で生成される位相を第1の基本波信号または第2の基本波信号の位相に一致させることができる。したがって、電力系統の電圧信号に基本波成分以外の不平衡成分や高調波成分が含まれていても、それらの成分がPLL処理に影響を与えることを抑制して、電力系統の電圧信号の基本波成分の位相を高速かつ正確に検出することができる。 According to the present invention, even if an unbalanced component or a harmonic component is included in the AC signal, the fundamental wave extracting means suitably removes these components and extracts the fundamental wave component. By the PLL processing by the phase control means, the phase generated by the phase generation means can be matched with the phase of the first fundamental wave signal or the second fundamental wave signal. Therefore, even if an unbalanced component or a harmonic component other than the fundamental wave component is included in the voltage signal of the power system, these components are suppressed from affecting the PLL processing, and the basic of the voltage signal of the power system is suppressed. The phase of the wave component can be detected quickly and accurately.
以下、本発明の実施の形態を、本発明に係る位相検出装置を系統連系インバータに適用した場合を例に、添付図面を参照して具体的に説明する。なお、以下の説明では、説明の便宜上、電力系統の三相の電圧信号vu,vv,vwの基本波成分をvu=Am・cos(θ)(Am:振幅、θ:系統電圧の位相)、vv=Am・cos(θ−2π/3)、vw=Am・cos(θ−4π/3)として説明する。 Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings, taking as an example the case where the phase detection device according to the present invention is applied to a grid-connected inverter. In the following description, for convenience of explanation, the fundamental components of the three-phase voltage signals v u , v v , and v w of the power system are represented by v u = A m · cos (θ) (A m : amplitude, θ: (Phase of system voltage), v v = A m · cos (θ−2π / 3), and v w = A m · cos (θ−4π / 3).
まず、系統連系インバータについて、図1を用いて説明する。図1は、本発明に係る位相検出装置が適用される系統連系インバータの基本構成を示す図である。 First, the grid interconnection inverter will be described with reference to FIG. FIG. 1 is a diagram showing a basic configuration of a grid-connected inverter to which a phase detection device according to the present invention is applied.
図1に示す系統連系インバータ1は、直流電力を交流電力に変換して商用電力系統に供給する三相の系統連系インバータである。 A grid-connected inverter 1 shown in FIG. 1 is a three-phase grid-connected inverter that converts DC power into AC power and supplies it to a commercial power system.
系統連系インバータ1は、直流電力を出力する直流電源2、直流電源2から出力される直流電力を交流電力に変換するインバータ回路3、このインバータ回路3内のスイッチング素子TR1〜TR6のオン・オフ動作を制御するインバータ制御部4、インバータ回路3から出力される交流電圧に含まれるスイッチングノイズを除去するフィルタ回路5、フィルタ回路5から出力される交流電圧のレベルを系統電圧に合わせて電力系統9に出力するための変圧器6、変圧器6から電力系統9に出力される出力電流を検出する電流検出器7及び電力系統9の電圧を検出する電圧検出器8を備える。 The grid interconnection inverter 1 includes a DC power source 2 that outputs DC power, an inverter circuit 3 that converts DC power output from the DC power source 2 into AC power, and on / off of switching elements TR1 to TR6 in the inverter circuit 3 An inverter control unit 4 that controls the operation, a filter circuit 5 that removes switching noise included in the AC voltage output from the inverter circuit 3, and a power system 9 that matches the level of the AC voltage output from the filter circuit 5 with the system voltage. A voltage detector 8 for detecting the voltage of the power system 9 and a current detector 7 for detecting the output current output from the transformer 6 to the power system 9.
直流電源2は、太陽光エネルギーを電気エネルギーに変換する太陽電池211で構成される。なお、燃料電池などの他の直流電源で構成されていてもよい。インバータ回路3は、6個のスイッチング素子TR1〜TR6をブリッジ接続した、周知の電圧制御型インバータ回路で構成される。スイッチング素子としては、例えば、バイポーラトランジスタ、電界効果形トランジスタ、サイリスタ、IGBT(Insulated Gate Bipolar Transistor)等の半導体スイッチング素子が用いられるが、図1は、トランジスタを用いた例である。各スイッチング素子TR1〜TR6には帰還ダイオードD1〜D6が並列に接続されている。 The DC power source 2 includes a solar cell 211 that converts solar energy into electric energy. In addition, you may be comprised with other DC power supplies, such as a fuel cell. The inverter circuit 3 is configured by a known voltage control type inverter circuit in which six switching elements TR1 to TR6 are bridge-connected. As the switching element, for example, a semiconductor switching element such as a bipolar transistor, a field effect transistor, a thyristor, or an IGBT (Insulated Gate Bipolar Transistor) is used. FIG. 1 shows an example using a transistor. Feedback diodes D1 to D6 are connected in parallel to the switching elements TR1 to TR6.
6個のスイッチング素子TR1〜TR6は、インバータ制御部4から出力されるPWM信号によってそれぞれオン・オフ動作が制御される。インバータ制御部4からは相互にレベルが逆になっている2つのPWM信号Spwm,/Spwmを1組として、周期は同一でオン期間(パルス幅)の異なる3組のPWM信号(Spwmi,/Spwmi)(iは組の番号を示し、i=1,2,3である。)が出力される。第1の組のPWM信号(Spwm1,/Spwm1)はスイッチング素子TR1とスイッチング素子TR2のベースに入力され、第2の組のPWM信号(Spwm2,/Spwm2)はスイッチング素子TR3とスイッチング素子TR4のベースに入力され、第3の組のPWM信号(Spwm3,/Spwm3)はスイッチング素子TR5とスイッチング素子TR6のベースに入力される。スイッチング素子TR1〜TR6はPWM信号Spwmi,/Spwmiがハイレベルのときにオン(ON)状態(導通状態)となり、ローレベルのときにオフ(OFF)状態(遮断状態)となる。 The six switching elements TR <b> 1 to TR <b> 6 are each controlled to be turned on / off by a PWM signal output from the inverter control unit 4. From the inverter control unit 4, two PWM signals Spwm, / Spwm whose levels are opposite to each other are taken as one set, and three sets of PWM signals (Spwmi, / Spwmi having the same period and different on periods (pulse widths) are used. ) (I indicates the number of the set, i = 1, 2, 3). The first set of PWM signals (Spwm1, / Spwm1) is input to the bases of the switching elements TR1 and TR2, and the second set of PWM signals (Spwm2, / Spwm2) is the bases of the switching elements TR3 and TR4. The third set of PWM signals (Spwm3, / Spwm3) is input to the bases of the switching element TR5 and the switching element TR6. The switching elements TR1 to TR6 are turned on (conductive state) when the PWM signals Spwmi, / Spwmi are at a high level, and are turned off (off state) when the PWM signals Spwmi, / Spwmi are at a low level.
インバータ制御部4は、マイクロコンピュータによって構成され、そのマイクロコンピュータが予め設定されたプログラムによって所定の演算処理を実行することにより3組のPWM信号(Spwmi,/Spwmi)(i=1,2,3)を生成する制御を行う。なお、インバータ制御部4をFPGA(Field Programmable Gate Array)で実現することも可能である。 The inverter control unit 4 is constituted by a microcomputer, and the microcomputer executes predetermined arithmetic processing according to a preset program, whereby three sets of PWM signals (Spwmi, / Spwmi) (i = 1, 2, 3). ) Is generated. Note that the inverter control unit 4 can be realized by an FPGA (Field Programmable Gate Array).
フィルタ回路5は、等価的にインバータ回路3の3本の出力ラインにそれぞれインダクタLFを直列に接続し、3個の出力ライン間にキャパシタCFを並列に接続した回路構成のローパスフィルタである。インバータ回路3内の接続点a〜cからは階段状にレベルが変化する波形の三相の電圧信号va’,vb’,vc’が出力される。電圧信号va’,vb’,vc’にはPWM信号Spwmi,/Spwmiによるスイッチング素子TR1〜TR6のスイッチングノイズが含まれるが、フィルタ回路5を通すことによって、そのスイッチングノイズが除去され、正弦波状の波形の電圧信号va,vb,vcが出力される。フィルタ回路5から出力される三相の電圧信号(相電圧信号)va,vb,vcは、変圧器6によってその振幅が系統電圧とほぼ同一のレベルに調整されて電力系統9に出力される。 The filter circuit 5 is equivalently a low-pass filter having a circuit configuration in which inductors L F are connected in series to the three output lines of the inverter circuit 3 and capacitors C F are connected in parallel between the three output lines. . From a connection point a~c inverter circuit 3 voltage signal of the three-phase waveform level changes stepwise v a ', v b', v c ' is output. The voltage signals v a ′, v b ′, and v c ′ include switching noise of the switching elements TR1 to TR6 due to the PWM signals Spwmi and / Spwmi. By passing through the filter circuit 5, the switching noise is removed, voltage signal v a sinusoidal waveform, v b, v c is output. The three-phase voltage signals (phase voltage signals) v a , v b and v c output from the filter circuit 5 are adjusted to the same level as the system voltage by the transformer 6 and output to the power system 9. Is done.
インバータ制御部4は、例えば、系統連系インバータ1から電力系統9のU相に出力させる電圧信号vaの場合、図2に示すように、電力系統9のU相の電圧ベクトルと同一の電圧ベクトルVarと電圧ベクトルVaLとを合成した電圧ベクトルVaを生成する制御を行う。 Inverter control unit 4 is, for example, when the system interconnection inverter 1 of the voltage signal v a to output the U-phase of the power system 9, as shown in FIG. 2, the same voltage and the voltage vector of the U-phase of the power system 9 Control is performed to generate a voltage vector V a by combining the vector V ar and the voltage vector V aL .
電圧ベクトルVaLは、系統連系インバータ1から電力系統9に電流IaLを流したとき(電力を供給したとき)に、系統連系インバータ1と電力系統9との間の負荷Laに生じる電圧降下分の電圧ベクトルである。負荷Laは、フィルタ回路5のインダクタLFと変圧器6の漏れインダクタンスとを合わせたものである。また、負荷Laは厳密には抵抗分を含んでいるが、その値はリアクタンス分に比べて小さいので、図2では抵抗分を無視し、負荷Laをインダクタンス回路として記載している。電圧ベクトルVarは系統連系インバータ1を電力系統9に連系させるための電圧ベクトルである。負荷Laはインダクタンスであるから、力率1の運転をするために電圧ベクトルVaLの位相は、電圧ベクトルVarに対してほぼπ/2だけ進めている。 Voltage vector V aL, when a current flows I aL from system interconnection inverter 1 to the power system 9 (when powering), occurs in the load L a between the system interconnection inverter 1 and the power system 9 This is a voltage vector corresponding to the voltage drop. The load La is a combination of the inductor L F of the filter circuit 5 and the leakage inductance of the transformer 6. Although the load L a strictly includes a resistor-because its value is smaller than the reactance, ignoring the resistance component in FIG. 2 describes a load L a as an inductance circuit. The voltage vector V ar is a voltage vector for connecting the grid interconnection inverter 1 to the power grid 9. Since the load L a is the inductance, the voltage vector V aL phase to the operation of the power factor, is advanced by approximately [pi / 2 with respect to the voltage vector V ar.
インバータ制御部4は、最大電力点追従制御により電力系統9に供給する電流IaL,IbL,IcLを制御することで、系統連系インバータ1から電力系統9のU,V,Wの各相に出力される電圧信号va,vb,vc(電圧ベクトルVaLに対応する電圧信号)を制御する。なお、インバータ制御部4は、電圧検出器212から入力される太陽電池211の出力電圧Vdcによって太陽電池211の最大電力点を監視するとともに、変圧器6の出力ラインに設けられた電流検出器7から入力されるU,V,Wの各相の出力電流IaL,IbL,IcLを監視し、電流マイナーループによって各相の出力電流IaL,IbL,IcLが最大電力点追従制御で設定される目標値となるように制御する。 The inverter control unit 4 controls the currents I aL , I bL , and I cL supplied to the power system 9 by the maximum power point tracking control, whereby each of the U, V, and W of the power system 9 is controlled from the grid-connected inverter 1. The voltage signals v a , v b and v c (voltage signals corresponding to the voltage vector V aL ) output to the phases are controlled. The inverter control unit 4 monitors the maximum power point of the solar cell 211 based on the output voltage V dc of the solar cell 211 input from the voltage detector 212, and also includes a current detector provided in the output line of the transformer 6. The output currents I aL , I bL , I cL of U, V, W input from 7 are monitored, and the output currents I aL , I bL , I cL of each phase follow the maximum power point by the current minor loop. Control is performed so that the target value set by the control is obtained.
また、インバータ制御部4は、変圧器6の出力ライン間に設けられた電圧検出器8から入力される電力系統9のU,V,Wの各相の電圧信号vu,vv,vwを用いて電力系統9の電圧信号の基本波成分の振幅Amと位相θ(電圧ベクトルVarの振幅と位相に相当)を算出する。この位相θを算出するために、インバータ制御部4には本発明に係る位相検出装置10(図3参照)が設けられる。位相検出装置10は、後述するようにデジタル演算処理によって位相θを算出するから、インバータ制御部4にはマイクロコンピュータに実行させる位相算出プログラムとして搭載される。 The inverter control unit 4 also supplies voltage signals v u , v v , and v w for the U, V, and W phases of the power system 9 that are input from the voltage detector 8 that is provided between the output lines of the transformer 6. calculating the amplitude a m and the phase of the fundamental wave component of the voltage signal of the power system 9 theta (corresponding to the amplitude and phase of the voltage vector V ar) used. In order to calculate this phase θ, the inverter control unit 4 is provided with a phase detection device 10 (see FIG. 3) according to the present invention. Since the phase detection device 10 calculates the phase θ by digital arithmetic processing as will be described later, the inverter control unit 4 is installed as a phase calculation program to be executed by the microcomputer.
インバータ制御部4は、電流マイナーループで算出される電流IaLの制御値に基づき電圧ベクトルVaLの振幅ALを算出し、この振幅ALと電力系統9の電圧信号の基本波成分の振幅Am及び位相θとを用いて系統連系インバータ1から出力させるU相の電圧信号vaの目標値を算出する。また、インバータ制御部4は、同様の方法で、V相,W相の電圧信号vb,vcの目標値を算出する。 The inverter control unit 4 calculates the amplitude A L of the voltage vector V aL based on the control value of the current I aL calculated in the current minor loop, and the amplitude A L and the amplitude of the fundamental component of the voltage signal of the power system 9. calculating a target value of the voltage signal v a U-phase to be outputted from the system interconnection inverter 1 by using the a m and the phase theta. Further, the inverter control unit 4 calculates target values of the V-phase and W-phase voltage signals v b and v c by the same method.
そして、インバータ制御部4は、電圧信号vaに基づいてPWM信号Spwm1,/Spwm1を生成し、電圧信号vbに基づいてPWM信号Spwm2,/Spwm2を生成し、電圧信号vcに基づいてPWM信号Spwm3,/Spwm3を生成する。 Then, the inverter control unit 4, the PWM signal Spwm1 based on the voltage signal v a, generates / Spwm1, generates a PWM signal Spwm2, / Spwm2 based on the voltage signal v b, based on the voltage signal v c PWM Signals Spwm3 and / Spwm3 are generated.
次に、インバータ制御部4に設けられる位相検出装置について説明する。図3は、第1実施形態に係る位相検出装置のブロック構成を示す図である。 Next, a phase detection device provided in the inverter control unit 4 will be described. FIG. 3 is a diagram illustrating a block configuration of the phase detection device according to the first embodiment.
図3に示す位相検出装置10は、電力系統9の三相の電圧信号(相電圧信号)vu,vv,vwを検出した信号に含まれる不平衡成分や高調波成分を除去し、正規化した電圧信号の基本波成分(正弦波信号)とその基本波成分に直交する信号(余弦波信号)を算出する基本波直交成分算出部10Aと、基本波直交成分算出部10Aから出力される正弦波信号(瞬時値)及び余弦波信号(瞬時値)と位相検出装置10から出力される位相とを用いてPLL演算処理により電力系統9の電圧信号の位相(θ)を出力するPLL処理部10Bと、を有している。 The phase detection device 10 shown in FIG. 3 removes unbalanced components and harmonic components contained in the signals detected from the three-phase voltage signals (phase voltage signals) v u , v v , and v w of the power system 9, A fundamental wave quadrature component calculation unit 10A that calculates a fundamental wave component (sine wave signal) of a normalized voltage signal and a signal (cosine wave signal) that is orthogonal to the fundamental wave component, and a fundamental wave quadrature component calculation unit 10A that are output. PLL processing for outputting the phase (θ) of the voltage signal of the power system 9 by PLL calculation processing using the sine wave signal (instantaneous value) and cosine wave signal (instantaneous value) and the phase output from the phase detector 10 Part 10B.
基本波直交成分算出部10Aは、電圧検出器8から入力される三相の電圧信号vu,vv,vw(所定のサンプリング周期で入力される瞬時値)を互いに直交する2相(α相とβ相)の電圧信号vα,vβに変換する三相二相変換部11と、三相二相変換部11から出力される電圧信号vα,vβに含まれる不平衡成分と所定次数の高調波成分を除去して基本波成分を抽出する基本波抽出部12と、基本波抽出部12から出力される電圧信号vr,vjを正規化する正規化部13とを含む。なお、基本波抽出部12のゲインを調整することにより正規化部13を省略することができる。 The fundamental wave quadrature component calculation unit 10A has two phases (α that are orthogonal to each other) of the three-phase voltage signals v u , v v , v w (instantaneous values input at a predetermined sampling period) input from the voltage detector 8. Phase and β phase) voltage signals vα and vβ, three-phase to two-phase converter 11, unbalanced components included in voltage signals vα and vβ output from three-phase to two-phase converter 11, and harmonics of a predetermined order A fundamental wave extraction unit 12 that removes the wave component and extracts a fundamental wave component, and a normalization unit 13 that normalizes the voltage signals v r and v j output from the fundamental wave extraction unit 12 are included. The normalization unit 13 can be omitted by adjusting the gain of the fundamental wave extraction unit 12.
三相二相変換部11は、電圧検出器8から入力される三相の電圧信号vu,vv,vwを下記の(3)式、(4)式の演算を行うことにより互いに直交する電圧信号vα,vβに変換する。 The three-phase to two-phase converter 11 performs orthogonal operations on the three-phase voltage signals v u , v v , and v w input from the voltage detector 8 by performing the following equations (3) and (4). Are converted into voltage signals vα and vβ.
図4は、三相二相変換部11の演算回路を示すブロック図である。同図に示すように、三相二相変換部11は、5個の乗算器11a〜11eと2個の加算器11f,11gで構成される。乗算器11a,11b,11dは、それぞれ(3)式の各項を演算する演算器であり、乗算器11c,11eは、それぞれ(4)式の各項を演算する演算器である。また、加算器11fは(3)式の各項を加算する演算器であり、加算器11gは(4)式の各項を加算する演算器である。 FIG. 4 is a block diagram showing an arithmetic circuit of the three-phase / two-phase converter 11. As shown in the figure, the three-phase to two-phase conversion unit 11 includes five multipliers 11a to 11e and two adders 11f and 11g. The multipliers 11a, 11b, and 11d are calculators that calculate each term of the equation (3), and the multipliers 11c and 11e are calculators that respectively calculate each term of the equation (4). The adder 11f is an arithmetic unit that adds the terms of the equation (3), and the adder 11g is an arithmetic unit that adds the terms of the equation (4).
電圧検出器8で検出される三相の電圧信号vu,vv,vwは、一般に、基本波成分以外に不平衡成分や5次、7次、11次などの奇数次の高調波成分(図5の周波数成分参照)が含まれる不平衡三相信号である。従って、三相二相変換部11からはこれらの成分についても三相二相変換した電圧信号が出力される。 In general, the three-phase voltage signals v u , v v , v w detected by the voltage detector 8 are unbalanced components and odd-order harmonic components such as fifth, seventh, and eleventh in addition to the fundamental component. (See frequency components in FIG. 5). Therefore, the three-phase / two-phase converter 11 outputs a voltage signal obtained by three-phase / two-phase conversion for these components.
電圧信号vu,vv,vwの基本波成分vsu,vsv,vswを、
vsu=Asm・cos(ωs・t)
vsv=Asm・cos(ωs・t−2π/3)
vsw=Asm・cos(ωs・t−4π/3)
但し、Asm:基本波成分の振幅、ωs:系統電圧の角周波数、ωs=2π・fs
とすると、基本波成分の電圧ベクトルVsu,Vsv,Vswは、Vs=Asm・exp(j・ωs・t)、a=exp(j・2π/3)として、
Vsu=Vs ……………………(3A)
Vsv=exp(-j・2π/3)・Vs
=a-1・V+=a2・Vs …(3B)
Vsw=exp(-j・4π/3)・Vs
=a-2・V=a・Vs …(3C)
で表わされる。
The fundamental wave components v su , v sv , v sw of the voltage signals v u , v v , v w are
v su = A sm · cos (ω s · t)
v sv = A sm · cos (ω s · t−2π / 3)
v sw = A sm · cos (ω s · t−4π / 3)
Where A sm is the amplitude of the fundamental wave component, ω s is the angular frequency of the system voltage, and ω s = 2π · f s
Then, the voltage vectors V su , V sv, and V sw of the fundamental wave component are expressed as V s = A sm · exp (j · ω s · t), a = exp (j · 2π / 3),
V su = V s …………………… (3A)
V sv = exp (-j ・ 2π / 3) ・ V s
= A -1 · V + = a 2 · V s (3B)
V sw = exp (-j ・ 4π / 3) ・ V s
= A -2 · V = a · V s (3C)
It is represented by
また、不平衡成分vsu’,vsv’,vsw’は、
vsu’=Asm’・cos(ωs・t)
vsv’=Asm’・cos(ωs・t−4π/3)
vsw’=Asm’・cos(ωs・t−2π/3)
但し、Asm’:不平衡成分の振幅、
で表わされ、不平衡成分の電圧ベクトルVsu’,Vsv’,Vsw’は、Vs’=Asm’・exp(j・ωs・t)として、
Vsu’=Vs’ ………(4A)
Vsv’=exp(-j・4π/3)・Vs’
=a-2・Vs’=a・Vs’ …(4B)
Vsw’=exp(-j・2π/3)・Vs’
=a-1・Vs’=a2・Vs’ …(4C)
で表わされる。
Also, the unbalanced components v su ', v sv ', v sw 'are
v su '= A sm ' ・ cos (ω s・ t)
v sv '= A sm ' · cos (ω s · t−4π / 3)
v sw '= A sm ' ・ cos (ω s・ t−2π / 3)
Where A sm ': amplitude of unbalanced component,
The unbalanced component voltage vectors V su ′, V sv ′, and V sw ′ are expressed as V s ′ = A sm ′ · exp (j · ω s · t),
V su '= V s ' (4A)
V sv '= exp (-j ・ 4π / 3) ・ V s '
= A -2 · V s '= a · V s ' (4B)
V sw '= exp (-j ・ 2π / 3) ・ V s '
= A -1 · V s '= a 2 · V s ' (4C)
It is represented by
基本波成分の電圧ベクトルVsu,Vsv,Vswは、図6(a)に示すように、U,V,Wの各相の電圧ベクトルVsu,Vsv,Vswが反時計回り(左回り)にU,W,Vの相順で均等に配置され、角周波数ωs=θ/tで反時計回りに回転するベクトルである。一方、不平衡成分は、U相に対するV相とW相の位相差が基本波成分のU相に対するV相とW相の位相差と逆になっているから、不平衡成分の相順は基本波成分の相順に対して逆になっている。従って、不平衡成分の電圧ベクトルVsu’,Vsv’,Vsw’は、図6(b)に示すように、U,V,Wの各相の電圧ベクトルVsu’,Vsv’,Vsw’が時計回りにU,W,Vの相順で均等に配置され、角周波数ωs=θ/tで反時計回りに回転するベクトルとなっている。 As shown in FIG. 6A , the voltage vectors V su , V sv , and V sw of the fundamental wave components are counterclockwise when the voltage vectors V su , V sv , and V sw of the U, V, and W phases are ( These are vectors that are arranged evenly in the order of U, W, and V in the counterclockwise direction and rotate counterclockwise at the angular frequency ω s = θ / t. On the other hand, since the phase difference between the V phase and the W phase with respect to the U phase is opposite to the phase difference between the V phase and the W phase with respect to the U phase of the fundamental wave component, the phase order of the unbalanced component is fundamental. It is opposite to the phase order of the wave components. Therefore, the voltage vectors V su ′, V sv ′, and V sw ′ of the unbalanced component are obtained as shown in FIG. 6B by using the voltage vectors V su ′, V sv ′, V sw ′ is evenly arranged in the clockwise order in the phase order of U, W, and V, and is a vector that rotates counterclockwise at the angular frequency ω s = θ / t.
(3A)式〜(3C)式で表わされる基本波成分の電圧ベクトルVsu,Vsv,Vswを(3)式と(4)式のvu,vv,vwに代入して電圧ベクトルを算出すると、電圧ベクトルVsα,Vsβは、
基本波成分の二相電圧信号vsα,vsβは、電圧ベクトルVsα,Vsβの実軸上への投影値で与えられるから、三相二相変換部11から出力される基本波成分の電圧信号vsα,vsβは、
vsα=√(3/2)・Asm・cos(ωs・t) …(7)
vsβ=√(3/2)・Asm・sin(ωs・t) …(8)
となる。
Since the two-phase voltage signals v s α and v s β of the fundamental wave component are given as projection values on the real axes of the voltage vectors V s α and V s β, they are output from the three-phase two-phase converter 11. The voltage signals v s α and v s β of the fundamental wave component are
v s α = √ (3/2) · A sm · cos (ω s · t) (7)
v s β = √ (3/2) · A sm · sin (ω s · t) (8)
It becomes.
同様に、(4A)式〜(4C)式のVsu’,Vsv’,Vsw’を(3)式と(4)式のvu,vv,vwに代入して電圧ベクトルを算出すると、電圧ベクトルVsα’,Vsβ’は、Vsα’=√(3/2)・Vs’、Vsβ’=j・√(3/2)・Vs’となるから、三相二相変換部11から出力される不平衡成分の電圧信号vsα’,vsβ’は、
vsα’=√(3/2)・Asm’・cos(ωs・t) …(9)
vsβ’=−√(3/2)・Asm’・sin(ωs・t) …(10)
となる。また、cos(ωs・t)=cos(−ωs・t)、sin(ωs・t)=−sin(−ωs・t)であるから、これらを(9)式、(10)式に代入すると、
vsα’=√(3/2)・Asm’・cos(−ωs・t) …(9’)
vsβ’=√(3/2)・Asm’・sin(−ωs・t) …(10’)
となる。
Similarly, V su ′, V sv ′, and V sw ′ in equations (4A) to (4C) are substituted for v u , v v , and v w in equations (3) and (4), and the voltage vector is obtained. When calculated, the voltage vectors V s α ′ and V s β ′ are expressed as V s α ′ = √ (3/2) · V s ′, V s β ′ = j · √ (3/2) · V s ′ Therefore, the unbalanced component voltage signals v s α ′ and v s β ′ output from the three-phase to two-phase converter 11 are:
v s α ′ = √ (3/2) · A sm '· cos (ω s · t) (9)
v s β ′ = − √ (3/2) · A sm ′ · sin (ω s · t) (10)
It becomes. Also, since cos (ω s · t) = cos (−ω s · t) and sin (ω s · t) = − sin (−ω s · t), these are expressed by Equation (9) and (10) When assigned to an expression,
v s α ′ = √ (3/2) · A sm '· cos (−ω s · t) (9 ′)
v s β ′ = √ (3/2) · A sm '· sin (−ω s · t) (10 ′)
It becomes.
(9’)式及び(10’)式と(7)式及び(8)式を比較すると、基本波成分の角周波数が「ωs」であるのに対し、不平衡成分の角周波数が「−ωs」である点が相違する。すなわち、三相二相変換部11から出力される基本波成分の二相電圧信号vsα,vsβの周波数を「正の周波数」とすると、不平衡成分の二相電圧信号vsα’,vsβ’は、三相二相変換部11から「負の周波数」で出力されるということができる。 Comparing the equations (9 ′) and (10 ′) with the equations (7) and (8), the angular frequency of the fundamental component is “ω s ”, whereas the angular frequency of the unbalanced component is “ −ω s ”is different. That is, if the frequency of the two-phase voltage signals v s α and v s β of the fundamental wave component output from the three-phase to two-phase converter 11 is “positive frequency”, the two-phase voltage signal v s α of the unbalanced component is assumed. It can be said that ', v s β' is output from the three-phase to two-phase converter 11 at a “negative frequency”.
図5において、基本波成分を正の周波数領域の周波数「fs」の位置に表示し、不平衡成分の周波数を「−fs」として不平衡成分を負の周波数領域の周波数「−fs」の位置に表示しているのは上記の周波数の関係を示している。なお、図5には、周波数検出に影響のある5次、7次、11次の高調波成分のみを描いている。3の整数倍の高調波成分は線間電圧には表れず、相電圧でもΔ結線のトランスで除去され、11次よりも大きい奇数次の高調波成分はレベルが小さく、無視し得るからである。 5, displays a fundamental component in the position of the frequency "f s" of the positive frequency domain, the frequency "-f s negative frequency domain unbalanced component frequencies of the unbalanced components as" -f s """ Indicates the relationship of the above frequencies. FIG. 5 shows only the fifth, seventh, and eleventh harmonic components that affect frequency detection. This is because the harmonic component of an integer multiple of 3 does not appear in the line voltage, and even the phase voltage is removed by the Δ-connected transformer, and the odd-order harmonic component larger than the 11th order has a low level and can be ignored. .
不平衡成分が負の周波数になるのは、不平衡成分の相順が基本波成分の相順に対して逆になるからであるから、基本波成分の周波数fsをn倍(n:2以上の整数)したn次高調波成分についても同様で、n次高調波成分の相順が基本波成分と同一になる場合は、その周波数fns(添え字nは次数)は正の周波数となり、n次高調波成分の相順が基本波成分と逆になる場合は、その周波数fnsは負の周波数となる。 The reason why the unbalanced component has a negative frequency is that the phase order of the unbalanced component is reversed with respect to the phase order of the fundamental wave component, and therefore the frequency f s of the fundamental wave component is multiplied by n (n: 2 or more). The same applies to the nth-order harmonic component, and when the phase order of the nth-order harmonic component is the same as the fundamental wave component, the frequency f ns (subscript n is the order) is a positive frequency, When the phase order of the n-th harmonic component is opposite to the fundamental component, the frequency f ns is a negative frequency.
5次、7次、11次の高調波成分は、U,V,Wの各相の電圧ベクトルをVnu,Vnv,Vnw(添え字のnは次数)と表記し、電圧ベクトルVnをVn=Anm・exp(j・n・ωs・t)(Anm:n次高調波成分の振幅)とすると、
Vnu=Vn
Vnv=Vn・exp(-j・2nπ/3)
Vnw=Vn・exp(-j・4nπ/3)
但し、n=5,7,11
で表わされる。exp(−j・2nπ/3)={exp(−j・2π/3)}n=a2n、exp(−j・4nπ/3)={exp(−j・4π/3)}n=anであるから、電圧ベクトルVnu,Vnv,Vnwは、
Vnu=Vn
Vnv=a2n・Vn
Vnw=an・Vn
と表わされる。
For the fifth, seventh, and eleventh harmonic components, the voltage vector of each phase of U, V, and W is expressed as V nu , V nv , V nw (the subscript n is the order), and the voltage vector V n Is V n = A nm · exp (j · n · ω s · t) (A nm : amplitude of the nth-order harmonic component),
V nu = V n
V nv = V n · exp (-j · 2nπ / 3)
V nw = V n · exp (-j · 4nπ / 3)
However, n = 5, 7, 11
It is represented by exp (−j · 2nπ / 3) = {exp (−j · 2π / 3)} n = a 2n , exp (−j · 4nπ / 3) = {exp (−j · 4π / 3)} n = a Since n , the voltage vectors V nu , V nv , V nw are
V nu = V n
V nv = a 2n・ V n
V nw = a n・ V n
It is expressed as
5次高調波成分の電圧ベクトルV5u,V5v,V5wと11次高調波成分の電圧ベクトルV11u,V11v,V11wは、
(V5u,V5v,V5w)=(V5,a10・V5,a5・V5)
=(V5,a・V5,a2・V5)
(V11u,V11v,V11w)=(V11,a22・V11,a11・V11)
=(V11,a・V11,a2・V11)
となり、U,V,Wの相順は基本波成分に対して逆相となるので、5次高調波成分及び11次高調波成分の周波数は負の周波数となる。
The fifth harmonic component of the voltage vector V 5u, V 5v, V 5w and 11th harmonic components of the voltage vector V 11u, V 11v, V 11w is
(V 5u , V 5v , V 5w ) = (V 5 , a 10 · V 5 , a 5 · V 5 )
= (V 5, a · V 5, a 2 · V 5)
(V 11u, V 11v, V 11w) = (V 11, a 22 · V 11, a 11 · V 11)
= (V 11, a · V 11, a 2 · V 11)
Thus, since the phase order of U, V, and W is opposite to the fundamental component, the frequencies of the fifth harmonic component and the eleventh harmonic component are negative frequencies.
一方、7次高調波成分の電圧ベクトルV7u,V7v,V7wは、
(V7u,V7v,V7w)=(V7,a14・V7,a7・V7)
=(V7,a2・V7,a・V7)
となり、U,V,Wの相順は基本波成分に対して同相となるので、7次高調波成分の周波数は正の周波数となる。
On the other hand, the seventh harmonic component of the voltage vector V 7u, V 7v, V 7w is
(V 7u, V 7v, V 7w) = (V 7, a 14 · V 7, a 7 · V 7)
= (V 7, a 2 · V 7, a · V 7)
Thus, the phase order of U, V, and W is in phase with the fundamental component, so the frequency of the seventh harmonic component is a positive frequency.
従って、図5では、5次高調波成分と11次高調波成分は、負の周波数領域の周波数「−5fs」と「−11fs」の位置にそれぞれ表示され、7次高調波成分は正の周波数領域の周波数「7fs」の位置に表示されている。 Therefore, in FIG. 5, the fifth harmonic component and the eleventh harmonic component are displayed at the positions of the frequencies “−5f s ” and “−11 f s ” in the negative frequency region, respectively, and the seventh harmonic component is positive. Is displayed at the position of the frequency “7f s ” in the frequency region.
また、5次高調波成分を三相二相変換した電圧信号v5α,v5βは、不平衡成分を三相二相変換した電圧信号vsα’,vsβ’の周波数を5倍したものとなり、11次高調波成分を三相二相変換した電圧信号v11α,v11βは、同電圧信号vsα’,vsβ’の周波数を11倍したものとなり、7次高調波成分を三相二相変換した電圧信号v7α,v7βは、基本波成分を三相二相変換した電圧信号vsα,vsβの周波数を7倍したものとなるから、
v5α=√(3/2)・A5m・cos(−5ωs・t) …(11)
v5β=√(3/2)・A5m・sin(−5ωs・t) …(12)
v7α=√(3/2)・A7m・cos(7ωs・t) …(13)
v7β=√(3/2)・A7m・sin(7ωs・t) …(14)
v11α=√(3/2)・A11m・cos(−11ωs・t) …(15)
v11β=√(3/2)・A11m・sin(−11ωs・t) …(16)
で表わされる。
In addition, the voltage signals v 5 α and v 5 β obtained by converting the fifth harmonic component into three-phase two-phase are obtained by changing the frequency of the voltage signals v s α ′ and v s β ′ obtained by converting the unbalanced component into three-phase two-phase 5 The voltage signal v 11 α, v 11 β obtained by multiplying the 11th harmonic component by three-phase two-phase conversion is obtained by multiplying the frequency of the voltage signal v s α ′, v s β ′ by 11 The voltage signals v 7 α and v 7 β obtained by converting the second-order harmonic component into three-phase two-phase are 7 times the frequency of the voltage signals v s α and v s β obtained by converting the fundamental wave component into three-phase two-phase. From
v 5 α = √ (3/2) · A 5m · cos (−5ω s · t) (11)
v 5 β = √ (3/2) · A 5m · sin (−5ω s · t) (12)
v 7 α = √ (3/2) · A 7m · cos (7ω s · t) (13)
v 7 β = √ (3/2) · A 7m · sin (7ω s · t) (14)
v 11 α = √ (3/2) · A 11m · cos (−11ω s · t) (15)
v 11 β = √ (3/2) · A 11m · sin (−11ω s · t) (16)
It is represented by
従って、三相二相変換部11から基本波抽出部12には、(7)式〜(16)式で表わされる基本波成分、不平衡成分及び5次、7次、11次の高調波成分の各二相の電圧信号(vsα,vsβ),(vsα’,vsβ’),(vnα,vnβ)(n=5,7,11)を含む二相の電圧信号vα,vβが出力される。 Therefore, the fundamental wave component, the unbalanced component, and the fifth, seventh, and eleventh harmonic components represented by the equations (7) to (16) are transferred from the three-phase to two-phase converter 11 to the fundamental wave extractor 12. Including two voltage signals (v s α, v s β), (v s α ′, v s β ′), (v n α, v n β) (n = 5, 7, 11). Phase voltage signals vα and vβ are output.
基本波抽出部12は、三相二相変換部11より入力される電圧信号vα,vβから、基本波成分である電圧信号vsα,vsβを抽出するものである。基本波抽出部12は、回転座標変換を行ってからローパスフィルタ処理を行った後に静止座標変換を行う処理と同様の処理を行うものである。 The fundamental wave extraction unit 12 extracts voltage signals v s α and v s β that are fundamental wave components from the voltage signals vα and vβ input from the three-phase to two-phase conversion unit 11. The fundamental wave extraction unit 12 performs the same process as the process of performing the static coordinate conversion after performing the low-pass filter process after performing the rotational coordinate conversion.
電圧信号vα,vβを、系統電圧の基本波の位相θに基づいて回転座標変換すると、基本波成分は直流成分に変換される。回転座標変換後の信号をローパスフィルタ処理すると、直流成分だけを通過させて交流成分を遮断することで、直流成分に変換された基本波成分だけを抽出することができる。抽出された直流成分に静止座標変換を行って基本波成分に戻すことで、基本波成分である電圧信号vsα,vsβを抽出することができる。基本波抽出部12は、これらの処理と同様の処理を線形時不変の処理で行う。 When the voltage signals vα and vβ are subjected to rotational coordinate conversion based on the phase θ of the fundamental wave of the system voltage, the fundamental wave component is converted into a DC component. When the signal after the rotation coordinate conversion is subjected to low-pass filter processing, only the direct current component is allowed to pass and the alternating current component is blocked, so that only the fundamental wave component converted to the direct current component can be extracted. By performing a stationary coordinate transformation on the extracted direct current component and returning it to the fundamental wave component, the voltage signals v s α and v s β that are the fundamental wave components can be extracted. The fundamental wave extraction unit 12 performs the same processing as these processing by linear time invariant processing.
まず、回転座標変換および静止座標変換を伴う処理を線形時不変の処理に変換する方法について説明する。 First, a method for converting processing involving rotational coordinate transformation and stationary coordinate transformation into linear time-invariant processing will be described.
図7(a)は、回転座標変換および静止座標変換を伴う処理を説明するための図である。当該処理では、まず、信号αおよびβが、回転座標変換によって、信号dおよびqに変換される。信号dおよびqに対して、それぞれ所定の伝達関数F(s)で表される処理が行われ、信号d’およびq’が出力される。次に、信号d’およびq’が静止座標変換によって、信号α’およびβ’に変換される。図7(a)に示す非線形時変の処理を、図7(b)に示す線形時不変の伝達関数の行列Gを用いた処理に変換する。 FIG. 7A is a diagram for explaining processing involving rotational coordinate conversion and stationary coordinate conversion. In this processing, first, the signals α and β are converted into signals d and q by rotational coordinate conversion. The signals d and q are each processed by a predetermined transfer function F (s), and signals d 'and q' are output. Next, the signals d ′ and q ′ are converted into signals α ′ and β ′ by stationary coordinate transformation. The nonlinear time-varying process shown in FIG. 7A is converted into a process using a matrix G of linear time-invariant transfer functions shown in FIG. 7B.
図7(a)に示す回転座標変換は下記(17)式の行列式で表され、静止座標変換は下記(18)式の行列式で表される。
したがって、図7(a)に示す処理を、行列を用いて、図8(a)のように表すことができる。図8(a)に示す3つの行列の積を計算し、算出された行列を線形時不変の行列にすることで、図7(b)に示す行列Gを算出することができる。このとき、静止座標変換および回転座標変換の行列を行列の積に変換したうえで、算出を行う。 Therefore, the process shown in FIG. 7A can be expressed as shown in FIG. 8A using a matrix. By calculating the product of the three matrices shown in FIG. 8A and making the calculated matrix a linear time-invariant matrix, the matrix G shown in FIG. 7B can be calculated. At this time, the calculation is performed after converting the matrix of the stationary coordinate conversion and the rotation coordinate conversion into a matrix product.
回転座標変換の行列は、下記(19)式に示す右辺の行列の積に変換することができる。
また、静止座標変換の行列は、下記(20)式に示す右辺の行列の積に変換することができる。当該行列の積の中央の行列は線形時不変の行列である。
上記(19)式および(20)式を用いて、図8(a)に示す3つの行列の積を計算して、行列Gを算出すると、下記(21)式のように計算される。
上記(21)式の中央の3つの行列の1行1列目の要素に注目し、これをブロック線図で表すと、図9に示すブロック線図になる。図9に示すブロック線図の入出力特性を計算すると、
ここで、θ(t)=ω0tとすると、θ(t)−θ(τ)=ω0t−ω0τ=ω0(t−τ)=θ(t−τ)となるので、図9に示すブロック線図の入出力特性は、インパルス応答f(t)exp(−jω0t)を持つ線形時不変系のものに等しい。インパルス応答f(t)exp(−jω0t)をラプラス変換すると、伝達関数F(s+jω0)が得られる。また、図9に示すブロック線図のexp(jθ(t))とexp(−jθ(t))とを入れ換えた場合の入出力特性は、伝達関数F(s−jω0)の入出力特性になる。 Here, when θ (t) = ω 0 t, θ (t) −θ (τ) = ω 0 t−ω 0 τ = ω 0 (t−τ) = θ (t−τ). The input / output characteristics of the block diagram shown in FIG. 9 are equal to those of a linear time invariant system having an impulse response f (t) exp (−jω 0 t). When the impulse response f (t) exp (−jω 0 t) is Laplace transformed, a transfer function F (s + jω 0 ) is obtained. The input / output characteristics when exp (jθ (t)) and exp (−jθ (t)) in the block diagram shown in FIG. 9 are interchanged are the input / output characteristics of the transfer function F (s−jω 0 ). become.
したがって、上記(21)式からさらに計算を進めると、
これにより、図8(a)に示す処理を、図8(b)に示す処理に変換することができる。図8(b)に示す処理は、回転座標変換を行ってから所定の伝達関数F(s)で表される処理を行った後に静止座標変換を行う処理と等価の処理であって、当該処理のシステムは線形時不変のシステムである。 Thereby, the process shown in FIG. 8A can be converted into the process shown in FIG. The process shown in FIG. 8B is a process equivalent to the process of performing the stationary coordinate conversion after performing the process represented by the predetermined transfer function F (s) after performing the rotational coordinate conversion. This system is a linear time-invariant system.
ローパスフィルタの伝達関数は、時定数をTとすると、F(s)=1/(Ts+1)で表される。したがって、図10に示す処理、すなわち、回転座標変換を行ってからローパスフィルタ処理を行った後に静止座標変換を行う処理と等価の処理を示す伝達関数の行列GLPFは、上記(22)式を用いて、下記(23)式のように算出される。
図11は、行列GLPFの各要素である伝達関数を解析するためのボード線図である。同図(a)は行列GLPFの1行1列要素(以下では、「(1,1)要素」と記載する。他の要素についても同様に記載する。)および(2,2)要素の伝達関数を示しており、同図(b)は行列GLPFの(1,2)要素の伝達関数を示しており、同図(c)は行列GLPFの(2,1)要素の伝達関数を示している。同図は、中心周波数を系統電圧の基本波の周波数(以下では、「系統周波数fs」とする。)=60Hzとした場合(すなわち、中心周波数に対応する角周波数ω0=120πの場合)のものであり、時定数Tを「0.1」,「1」,「10」,「100」とした場合を示している。 FIG. 11 is a Bode diagram for analyzing a transfer function that is each element of the matrix G LPF . FIG. 5A shows a 1-row and 1-column element of matrix G LPF (hereinafter referred to as “(1,1) element”. Other elements are also described in the same manner) and (2,2) element. It shows a transfer function, Fig. (b) shows a transfer function of (1,2) element of the matrix G LPF, FIG. (c) the transfer function of the (2,1) element of the matrix G LPF Is shown. In the figure, the center frequency is set to the frequency of the fundamental wave of the system voltage (hereinafter referred to as “system frequency f s ”) = 60 Hz (that is, the angular frequency ω 0 = 120π corresponding to the center frequency). In this case, the time constant T is set to “0.1”, “1”, “10”, “100”.
同図(a),(b)および(c)が示す振幅特性は、いずれも、中心周波数にピークがあり、振幅特性のピークは−6dB(=1/2)である。また、時定数Tが大きくなると、通過帯域が小さくなっている。同図(a)が示す位相特性は、中心周波数で0度になる。つまり、行列GLPFの(1,1)要素および(2,2)要素の伝達関数は、中心周波数(中心角周波数)の信号を位相を変化させることなく通過させる。同図(b)が示す位相特性は、中心周波数で90度になる。つまり、行列GLPFの(1,2)要素の伝達関数は、中心周波数(中心角周波数)の信号の位相を90度進めて通過させる。一方、同図(c)が示す位相特性は、中心周波数で−90度になる。つまり、行列GLPFの(2,1)要素の伝達関数は、中心周波数(中心角周波数)の信号の位相を90度遅らせて通過させる。以下に、三相二相変換部11から出力される電圧信号vα,vβに対する伝達関数の行列GLPFに示す処理について検討する。 The amplitude characteristics shown in FIGS. 4A, 4B, and 5C all have a peak at the center frequency, and the peak of the amplitude characteristic is −6 dB (= 1/2). Further, as the time constant T increases, the pass band decreases. The phase characteristic shown in FIG. 5A is 0 degree at the center frequency. That is, the transfer function of the (1, 1) element and the (2, 2) element of the matrix G LPF passes the signal of the center frequency (center angular frequency) without changing the phase. The phase characteristic shown in FIG. 5B is 90 degrees at the center frequency. That is, the transfer function of the (1,2) element of the matrix G LPF passes the phase of the signal of the center frequency (center angular frequency) by 90 degrees. On the other hand, the phase characteristic shown in FIG. 4C is −90 degrees at the center frequency. That is, the transfer function of the (2, 1) element of the matrix G LPF passes the signal of the center frequency (center angular frequency) delayed by 90 degrees. In the following, the processing shown in the matrix G LPF of the transfer function for the voltage signals vα and vβ output from the three-phase to two-phase converter 11 will be considered.
電圧信号vα,vβのうちの基本波成分の電圧信号vsα,vsβにおいては、上記(7)、(8)式に示すように、電圧信号vsαが電圧信号vsβより90度位相が進んでいる。電圧信号vsαに行列GLPFの(1,1)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相は変化しない(図11(a)参照)。また、電圧信号vsβに行列GLPFの(1,2)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相が90度進む(図11(b)参照)。したがって、両者の位相が電圧信号vsαと同じ位相になるので、両者を加算することで電圧信号vsαが再現される。一方、電圧信号vsαに行列GLPFの(2,1)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相が90度遅れる(図11(c)参照)。また、電圧信号vsβに行列GLPFの(2,2)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相は変化しない。したがって、両者の位相が電圧信号vsβと同じ位相になるので、両者を加算することで電圧信号vsβが再現される。 As for the voltage signals v s α and v s β of the fundamental wave component of the voltage signals v α and v β, the voltage signal v s α is obtained from the voltage signal v s β as shown in the above equations (7) and (8). The 90 degree phase is advanced. When the process indicated by the transfer function of the (1, 1) element of the matrix G LPF is performed on the voltage signal v s α, the amplitude becomes half and the phase does not change (see FIG. 11A). In addition, when the process indicated by the transfer function of the (1,2) element of the matrix G LPF is performed on the voltage signal v s β, the amplitude is halved and the phase is advanced by 90 degrees (see FIG. 11B). Accordingly, both phases since the same phase as the voltage signal v s alpha, the voltage signal v s alpha is reproduced by adding the both. On the other hand, when the process indicated by the transfer function of the (2, 1) element of the matrix G LPF is performed on the voltage signal v s α, the amplitude is halved and the phase is delayed by 90 degrees (see FIG. 11C). In addition, when the process indicated by the transfer function of the (2, 2) element of the matrix G LPF is performed on the voltage signal v s β, the amplitude becomes half and the phase does not change. Accordingly, both phases since the same phase as the voltage signal v s beta, the voltage signal v s beta is reproduced by adding the both.
また、電圧信号vα,vβのうちの不平衡成分の電圧信号vsα’,vsβ’においては、上記(9)、(10)式に示すように、電圧信号vsα’が電圧信号vsβ’より90度位相が遅れている。電圧信号vsα’に行列GLPFの(1,1)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相は変化しない。また、電圧信号vsβ’に行列GLPFの(1,2)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相が90度進む。したがって、両者の位相が逆位相になるので、両者を加算することで打ち消し合うことになる。一方、電圧信号vsα’にGLPFの(2,1)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相が90度遅れる。また、電圧信号vsβ’に行列GLPFの(2,2)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相は変化しない。したがって、両者の位相が逆位相になるので、両者を加算することで打ち消し合うことになる。 In addition, in the voltage signals v s α ′ and v s β ′ of the unbalanced component of the voltage signals vα and vβ, the voltage signal v s α ′ is a voltage as shown in the above equations (9) and (10). The phase is 90 degrees behind the signal v s β ′. When the process indicated by the transfer function of the (1, 1) element of the matrix G LPF is performed on the voltage signal v s α ′, the amplitude becomes half and the phase does not change. In addition, when the process indicated by the transfer function of the (1,2) element of the matrix G LPF is performed on the voltage signal v s β ′, the amplitude is halved and the phase is advanced by 90 degrees. Therefore, since the phases of both are reversed, adding them together cancels each other. On the other hand, when the process indicated by the transfer function of the (2,1) element of G LPF is performed on the voltage signal v s α ′, the amplitude is halved and the phase is delayed by 90 degrees. Further, when the voltage signal v s β ′ is subjected to the processing indicated by the transfer function of the (2, 2) element of the matrix G LPF , the amplitude is halved and the phase does not change. Therefore, since the phases of both are reversed, adding them together cancels each other.
つまり、伝達関数の行列GLPFは、基本波成分の電圧信号vsα,vsβを通過させ、不平衡成分の電圧信号vsα’,vsβ’を遮断する。また、基本波成分と不平衡成分以外の周波数の信号(高調波成分の信号など)は基本波成分より減衰されるので、伝達関数の行列GLPFに示す処理は、基本波成分の電圧信号vsα,vsβを抽出するバンドパスフィルタ処理であることが確認できる。 That is, the transfer function matrix G LPF passes the voltage signals v s α and v s β of the fundamental wave components, and blocks the voltage signals v s α ′ and v s β ′ of the unbalanced components. In addition, since signals of frequencies other than the fundamental wave component and the unbalanced component (such as harmonic wave signals) are attenuated by the fundamental wave component, the processing shown in the matrix G LPF of the transfer function is the voltage signal v of the fundamental wave component. It can be confirmed that the band-pass filter processing extracts s α and v s β.
基本波抽出部12は、三相二相変換部11より入力される電圧信号vα,vβから、基本波成分である電圧信号vsα,vsβを抽出するものである。基本波抽出部12は、基本波成分抽出後の電圧信号vr,vjを正規化部13に出力する。基本波抽出部12は、上記(23)式に示す、基本波成分を抽出するための伝達関数の行列GLPFに表される処理を行う。つまり、下記(24)式に示す処理を行っている。角周波数ω0は、系統周波数fs=60Hzに対応する角周波数ωs=120π[rad/sec]があらかじめ設定されており、時定数Tはあらかじめ設計されている。
なお、基本波抽出部12で用いられる角周波数ω0は、あらかじめ設定しておく場合に限られない。信号処理のサンプリング周期が固定サンプリング周期の場合、系統周波数fsを周波数検出装置などで検出して、検出された周波数に基づいて角周波数ω0を算出して用いるようにしてもよい。 Note that the angular frequency ω 0 used in the fundamental wave extraction unit 12 is not limited to being set in advance. When the sampling period of the signal processing is a fixed sampling period, the system frequency f s may be detected by a frequency detection device or the like, and the angular frequency ω 0 may be calculated and used based on the detected frequency.
正規化部13は、基本波抽出部12から出力される電圧信号vr,vjのレベルを「1」に正規化する演算処理を行う。基本波抽出部12から出力される電圧信号vsα,vsβは振幅が同一の正弦波信号と余弦波信号なので、√(vr 2+vj 2)を演算することにより振幅が求められる。従って、正規化部13は、電圧信号vr,vjに対してそれぞれvr/√(vr 2+vj 2)とvj/√(vr 2+vj 2)の演算処理を行うことで正規化を行い、正規化された電圧信号vr’=cos(θ)(θ=ω・t)と電圧信号vj’=sin(θ)を出力する。 The normalization unit 13 performs a calculation process for normalizing the levels of the voltage signals v r and v j output from the fundamental wave extraction unit 12 to “1”. Since the voltage signals v s α and v s β output from the fundamental wave extraction unit 12 are sine wave signals and cosine wave signals having the same amplitude, the amplitude can be obtained by calculating √ (v r 2 + v j 2 ). . Accordingly, the normalization unit 13 performs arithmetic processing of v r / √ (v r 2 + v j 2 ) and v j / √ (v r 2 + v j 2 ) on the voltage signals v r and v j , respectively. The normalized voltage signal v r ′ = cos (θ) (θ = ω · t) and the voltage signal v j ′ = sin (θ) are output.
PLL処理部10Bは、基本波直交成分算出部10Aから出力される正規化された電圧信号vr’,vj’と、当該PLL処理部10Bから出力される位相θ’(以下、「出力位相θ'」という。)とを用いて電圧信号vr’,vj’の位相θ(以下、「入力位相θ」という。)と出力位相θ’の位相差Δθ(=θ−θ’)を算出する位相差演算部14と、位相差Δθに基づいて出力位相θ’を更新する位相更新部15とを含む。 The PLL processing unit 10B includes the normalized voltage signals v r ′ and v j ′ output from the fundamental wave quadrature component calculation unit 10A and the phase θ ′ (hereinafter referred to as “output phase”) output from the PLL processing unit 10B. The phase difference Δθ (= θ−θ ′) between the phase θ of the voltage signals v r ′ and v j ′ (hereinafter referred to as “input phase θ”) and the output phase θ ′ is used. A phase difference calculation unit 14 to calculate and a phase update unit 15 to update the output phase θ ′ based on the phase difference Δθ are included.
位相差演算部14は、sin(θ)・cos(θ’)−cos(θ)・sin(θ’)の三角関数の乗算式で表わされる演算を行うものである。位相差演算部14は、図12に示すように、出力位相θ’に対し正弦値−sin(θ’)を演算する正弦値演算器14aと、出力位相θ’に対して余弦値cos(θ’)を演算する余弦値演算器14bと、正弦値−sin(θ’)と基本波直交成分算出部10Aから出力される正規化された電圧信号vr’(余弦値cos(θ))とを乗算する乗算器14cと、余弦値cos(θ’)と基本波直交成分算出部10Aから出力される正規化された電圧信号vj’(正弦値sin(θ))とを乗算する乗算器14dと、乗算器14cの乗算結果と乗算器14dの乗算結果を加算する加算器14eで構成されている。 The phase difference calculation unit 14 performs a calculation represented by a multiplication function of a trigonometric function of sin (θ) · cos (θ ′) − cos (θ) · sin (θ ′). As shown in FIG. 12, the phase difference calculation unit 14 includes a sine value calculator 14a that calculates a sine value −sin (θ ′) for the output phase θ ′, and a cosine value cos (θ) for the output phase θ ′. '), A cosine value calculator 14b, a sine value -sin (θ'), and a normalized voltage signal v r '(cosine value cos (θ)) output from the fundamental wave quadrature component calculator 10A; And a multiplier for multiplying the cosine value cos (θ ′) by the normalized voltage signal v j ′ (sinusoidal value sin (θ)) output from the fundamental wave quadrature component calculator 10A. 14d and an adder 14e that adds the multiplication result of the multiplier 14c and the multiplication result of the multiplier 14d.
sin(θ)・cos(θ’)−cos(θ)・sin(θ’)=sin(θ−θ’)で、|θ−θ’|=|Δθ|が微小であれば、sin(θ−θ’)≒Δθであるから、位相差演算部14は実質的に位相差Δθを演算している。なお、正規化された互いに直交する電圧信号vr’,vj’に対してdq変換処理を行い、d軸上の電圧信号vdとq軸上の電圧信号vqを算出する場合、そのdq変換処理は、
位相更新部15は、位相差演算部14から出力される位相差Δθをループフィルタ15aに通した後、その出力(位相差Δθの微分値で角周波数Δωに相当する値)に加算器15bで所定の基準値ω0(本実施形態では系統周波数fsに対応する角周波数ωs=2πfsに設定)を加算し、その加算値ω’=ω0+Δωに積分器15cで積分処理を行って位相θ’を算出する。 The phase update unit 15 passes the phase difference Δθ output from the phase difference calculation unit 14 through the loop filter 15a, and then adds the output (a differential value of the phase difference Δθ corresponding to the angular frequency Δω) to the output by the adder 15b. A predetermined reference value ω 0 (in this embodiment, the angular frequency ω s = 2πf s corresponding to the system frequency f s ) is added, and the added value ω ′ = ω 0 + Δω is integrated by the integrator 15c. To calculate the phase θ ′.
例えば、電力系統9の位相θ=2πfs・tが安定していれば、位相更新部15から出力される出力位相θ’は入力位相θに収束し、位相差演算部14から出力される位相差Δθは「0」になるから、位相更新部15から出力される出力位相θ’は、θ’=θ=2πfs・tに保持されている。この状態で、電力系統9の位相θが瞬間的にψだけ増加すると、位相差演算部14からは(θ+ψ)−θ’=ψの位相差Δθが出力されるから、位相更新部15ではω’が位相差Δθに基づくΔωだけ増加し、位相更新部15における電圧ベクトルV’(図26に示した電圧ベクトルV’参照)の回転速度が増加して電力系統9の電圧ベクトルV(図26に示した電圧ベクトルV参照)の位相θの変動に追従するように変化する。従って、PLL処理部10Bで出力位相θ’の更新処理が繰り返されることにより位相差Δθが減少し、Δθ=0になると、すなわち、出力位相θ’がθ’=θ=2πfs・t+ψになると、位相更新部15から出力される出力位相θ’はその値に保持されることになる。 For example, if the phase θ = 2πf s · t of the power system 9 is stable, the output phase θ ′ output from the phase update unit 15 converges to the input phase θ and is output from the phase difference calculation unit 14. Since the phase difference Δθ is “0”, the output phase θ ′ output from the phase update unit 15 is held at θ ′ = θ = 2πf s · t. In this state, if the phase θ of the electric power system 9 increases momentarily by ψ, the phase difference calculation unit 14 outputs the phase difference Δθ of (θ + ψ) −θ ′ = ψ, so that the phase update unit 15 'Increases by Δω based on the phase difference Δθ, the rotation speed of the voltage vector V ′ (see voltage vector V ′ shown in FIG. 26) in the phase update unit 15 increases, and the voltage vector V (see FIG. 26) of the power system 9 increases. It changes so as to follow the fluctuation of the phase θ of the voltage vector V shown in FIG. Accordingly, the phase difference Δθ is reduced by repeating the update process of the output phase θ ′ in the PLL processing unit 10B, and when Δθ = 0, that is, when the output phase θ ′ becomes θ ′ = θ = 2πf s · t + ψ. The output phase θ ′ output from the phase update unit 15 is held at that value.
上記のように、本実施形態に係る位相検出装置10によれば、基本波抽出部12が基本波成分を抽出してその他の成分(不平衡成分や所定次数の高調波成分)を除去したうえで、位相差演算部14が位相差を算出しているので、不平衡成分や高調波成分の影響を受けることを抑制して高い精度で高速に位相を検出することができる。また、基本波抽出部12の入出力間で位相差が生じないというメリットもある。また、電圧検出器8などで混入するノイズの周波数成分も抑制されるので、このノイズを除去するためのフィルタを新たに設ける必要がない。 As described above, according to the phase detection device 10 according to the present embodiment, the fundamental wave extraction unit 12 extracts a fundamental wave component and removes other components (unbalanced components and harmonic components of a predetermined order). Thus, since the phase difference calculation unit 14 calculates the phase difference, it is possible to detect the phase with high accuracy and at high speed while suppressing the influence of the unbalanced component and the harmonic component. There is also an advantage that no phase difference occurs between the input and output of the fundamental wave extraction unit 12. Further, since the frequency component of noise mixed in by the voltage detector 8 or the like is suppressed, there is no need to newly provide a filter for removing this noise.
図13は、第1実施形態に係る位相検出装置10(図3参照)から出力される出力位相θ’を有する電圧ベクトルV’の周波数f’の応答特性をシミュレーションした結果である。また、図14は、シミュレーション開始から0.3秒後の電圧ベクトルV’の周波数f’の変動状態を拡大した図である。図13、図14では、縦軸に電圧ベクトルV’の周波数f’=ω’/(2π)[Hz]を取っている。 FIG. 13 shows the result of simulating the response characteristic of the frequency f ′ of the voltage vector V ′ having the output phase θ ′ output from the phase detection apparatus 10 (see FIG. 3) according to the first embodiment. FIG. 14 is an enlarged view of the fluctuation state of the frequency f ′ of the voltage vector V ′ after 0.3 seconds from the start of the simulation. In FIGS. 13 and 14, the vertical axis represents the frequency f ′ = ω ′ / (2π) [Hz] of the voltage vector V ′.
図13は、電力系統9の電圧信号の位相θ(周波数f=系統周波数fs=60Hz。位相角ψ=0)が安定している状態でシミュレーションを開始し、シミュレーション開始から0.2秒後に電力系統9の位相θを瞬時的に90度進ませた場合(θ=2πfs・t+π/2とした場合)の位相検出装置10の応答特性を示している。電圧検出器8の検出電圧信号vu,vv,vwに含まれる不平衡成分の含有条件を5%とし、5次、7次、11次の高調波成分の含有条件をそれぞれ5%としている。また、基本波抽出部12の角周波数ω0は、系統周波数fs=60Hzに対応する角周波数ωs=120π[rad/sec]に設定している。 FIG. 13 shows that the simulation is started in a state where the phase θ (frequency f = system frequency f s = 60 Hz, phase angle ψ = 0) of the voltage signal of the power system 9 is stable, and 0.2 seconds after the simulation starts. The response characteristic of the phase detector 10 when the phase θ of the power system 9 is instantaneously advanced by 90 degrees (when θ = 2πf s · t + π / 2) is shown. The content condition of the unbalanced component included in the detection voltage signals v u , v v , v w of the voltage detector 8 is 5%, and the content condition of the fifth, seventh and eleventh harmonic components is 5% respectively. Yes. The angular frequency ω 0 of the fundamental wave extraction unit 12 is set to an angular frequency ω s = 120π [rad / sec] corresponding to the system frequency f s = 60 Hz.
図13に示すように、シミュレーション開始から0.2秒後に電力系統の位相θを瞬時的に「2πfs・t」から「2πfs・t+π/2」に変化させると、位相検出装置10は、位相差演算部14から出力される位相差Δθが「0」から「π/2」に急変するので、その位相差Δθの急変に基づいて出力位相θ’を増加させる。位相急変時(時刻0.2秒)は、位相差Δθが大きいので、位相検出装置10は、PLL処理部10Bにおける電圧ベクトルV’の周波数f’を急上昇させて電圧ベクトルV’を電力系統9の電圧ベクトルVに合わせるようにPLL動作をするが、その後は上昇させた周波数f’を減少させて電圧ベクトルV’を電力系統9の電圧ベクトルVに一致させるようにPLL動作をする。 As shown in FIG. 13, when the phase θ of the electric power system is instantaneously changed from “2πf s · t” to “2πf s · t + π / 2” 0.2 seconds after the start of the simulation, the phase detection device 10 Since the phase difference Δθ output from the phase difference calculator 14 changes suddenly from “0” to “π / 2”, the output phase θ ′ is increased based on the sudden change of the phase difference Δθ. At the time of sudden phase change (time 0.2 seconds), since the phase difference Δθ is large, the phase detection device 10 causes the frequency f ′ of the voltage vector V ′ in the PLL processing unit 10B to rapidly increase so that the voltage vector V ′ is The PLL operation is performed so as to match the voltage vector V of the power system 9, but thereafter, the increased frequency f ′ is decreased and the PLL operation is performed so that the voltage vector V ′ matches the voltage vector V of the power system 9.
位相急変時(時刻0.2秒)から0.05秒が経過するまでの間にPLL処理部10Bにおける電圧ベクトルV’の周波数f’が凡そ75Hzをピークにパルス状に変化しているのは、その様子を示している。また、位相急変時(時刻0.2秒)から0.1秒経過した時(時刻0.3秒)には、図14に示すように、位相検出装置10におけるPLL動作は、周波数f’のリップルが±0.012Hz程度(系統周波数fs=60Hzに対して変動幅0.04%程度)となるので、位相検出装置10の出力位相θ’は、位相急変時(時刻0.2秒)から0.1秒以内に電力系統の変化後の位相θに整定するということができる。 The frequency f ′ of the voltage vector V ′ in the PLL processing unit 10B changes in a pulse shape with a peak at about 75 Hz between the time of sudden phase change (time 0.2 seconds) and the elapse of 0.05 seconds. , Showing the situation. Further, when 0.1 second has elapsed (time 0.3 seconds) from the sudden phase change (time 0.2 seconds), as shown in FIG. 14, the PLL operation in the phase detection device 10 is performed at the frequency f ′. Since the ripple is about ± 0.012 Hz (the fluctuation range is about 0.04% with respect to the system frequency f s = 60 Hz), the output phase θ ′ of the phase detector 10 is at the time of sudden phase change (time 0.2 seconds). It can be said that the phase θ after the change of the electric power system is settled within 0.1 seconds from 1 sec.
図13,図14のシミュレーション結果より、第1実施形態に係る位相検出装置10によれば、電力系統9の電圧信号に不平衡成分や高調波成分が含まれている状態で電力系統9の位相θが急峻に変動した場合でも、十分にその変動に追従し、高い応答精度で電力系統9の位相θを検出することができるという効果を奏する。 From the simulation results of FIGS. 13 and 14, according to the phase detection device 10 according to the first embodiment, the phase of the power system 9 in a state where the voltage signal of the power system 9 includes an unbalanced component and a harmonic component. Even when θ changes steeply, it is possible to sufficiently follow the change and detect the phase θ of the power system 9 with high response accuracy.
なお、PLL処理部10Bの構成は、上述したものに限定されない。例えば、位相差の算出を他の方法で行うようにしてもよい。第1実施形態に係る位相検出装置10において、位相差演算部14で行う処理を他の方法で行う場合の実施例について、以下に説明する。 Note that the configuration of the PLL processing unit 10B is not limited to that described above. For example, the phase difference may be calculated by another method. In the phase detection device 10 according to the first embodiment, an example in which the process performed by the phase difference calculation unit 14 is performed by another method will be described below.
図15は、位相差Δθを求める他の方法の位相差演算部14’を示すブロック図である。図12は、三角関数の乗算式を用いて位相差Δθの正弦値sin(Δθ)を演算する方法であったが、図15に示す方法は、図16に示すように、出力位相θ’の正弦波信号sin(θ’)を生成し、この正弦波信号sin(θ’)と基本波直交成分算出部10Aから出力される正規化された電圧信号vj’=sin(θ)の位相差Δθを直接カウントする方法である。具体的には、電圧信号vj’=sin(θ)が負側から正側にゼロレベルを交差するタイミングt1を検出するとともに、正弦波信号sin(θ’)が負側から正側にゼロレベルを交差するタイミングt1’を検出し、t1とt1’の間の時間ΔTを求め、その時間ΔTから位相差Δθを求める方法である。なお、sin(θ)の周期をTとすると、ΔT/T=Δθ/2πであるから、位相差ΔθはΔθ=2π・ΔT/Tを演算することにより求められる。 FIG. 15 is a block diagram showing a phase difference calculation unit 14 ′ of another method for obtaining the phase difference Δθ. FIG. 12 shows a method of calculating the sine value sin (Δθ) of the phase difference Δθ using a multiplication function of a trigonometric function. However, the method shown in FIG. 15 uses the output phase θ ′ as shown in FIG. A sine wave signal sin (θ ′) is generated, and the phase difference between the sine wave signal sin (θ ′) and the normalized voltage signal v j ′ = sin (θ) output from the fundamental wave orthogonal component calculation unit 10A In this method, Δθ is directly counted. Specifically, the timing t1 at which the voltage signal v j ′ = sin (θ) crosses the zero level from the negative side to the positive side is detected, and the sine wave signal sin (θ ′) is zero from the negative side to the positive side. This is a method of detecting a timing t1 ′ at which the level is crossed, obtaining a time ΔT between t1 and t1 ′, and obtaining a phase difference Δθ from the time ΔT. If the period of sin (θ) is T, ΔT / T = Δθ / 2π, and therefore the phase difference Δθ can be obtained by calculating Δθ = 2π · ΔT / T.
図15に示す位相差演算部14’は、基本波直交成分算出部10Aから出力される電圧信号vj’=sin(θ)のレベルをゼロレベルと比較する比較器14fと、比較器14fの出力信号を用いて電圧信号vj’=sin(θ)のレベルがゼロレベルを交差するタイミングを検出する第1のゼロクロス検出器14gと、出力位相θ’に対して正弦波信号sin(θ’)を演算する正弦値演算器14hと、正弦値演算器14hから出力される正弦波信号sin(θ’)のレベルをゼロレベルと比較する比較器14iと、比較器14iの出力信号を用いて正弦波信号sin(θ’)のレベルがゼロレベルを交差するタイミングを検出する第2のゼロクロス検出器14jと、電圧信号vj’=sin(θ)の周波数よりも高周波のクロックCLKを発生するクロック発生器14kと、第1のゼロクロス検出器14gと第2のゼロクロス検出器14jから出力される検出信号を用いてクロックCLKのパルス数をカウントするカウンタ14lと、カウンタ14lでカウントされるカウント数Nから位相差Δθを算出する位相差算出器14mで構成されている。 The phase difference calculation unit 14 ′ illustrated in FIG. 15 includes a comparator 14f that compares the level of the voltage signal v j ′ = sin (θ) output from the fundamental wave quadrature component calculation unit 10A with a zero level, and a comparator 14f. A first zero cross detector 14g that detects the timing at which the level of the voltage signal v j ′ = sin (θ) crosses the zero level using the output signal, and a sine wave signal sin (θ ′) with respect to the output phase θ ′. ), A comparator 14i that compares the level of the sine wave signal sin (θ ′) output from the sine value calculator 14h with a zero level, and an output signal of the comparator 14i. A second zero-cross detector 14j that detects the timing at which the level of the sine wave signal sin (θ ′) crosses the zero level, and a clock CLK that is higher in frequency than the frequency of the voltage signal v j ′ = sin (θ). Clock generator 14k and first zero cross detector 14g and a counter 141 that counts the number of pulses of the clock CLK using the detection signal output from the second zero cross detector 14j, and a phase difference calculator that calculates the phase difference Δθ from the count number N counted by the counter 14l 14m.
比較器14f,14iは、例えば、電圧信号vj’=sin(θ),正弦波信号sin(θ’)のレベルがゼロレベルより小さいと、ローレベルを出力し、ゼロレベル以上になると、ハイレベルを出力する。従って、図16に示すように、比較器14fからは電圧信号vj’=sin(θ)のレベルが負レベルから正レベルに交差するタイミングt1でハイレベルになり、正レベルから負レベルに交差するタイミングt2でローレベルになるゼロクロス検出信号Sz1が出力され、比較器14iからは正弦波信号sin(θ’)のレベルが負レベルから正レベルに交差するタイミングt1’でハイレベルになり、正レベルから負レベルに交差するタイミングt2’でローレベルになるゼロクロス検出信号Sz2が出力される。 For example, the comparators 14f and 14i output a low level when the level of the voltage signal v j ′ = sin (θ) and the sine wave signal sin (θ ′) is lower than the zero level, and when the level becomes equal to or higher than the zero level, Output level. Therefore, as shown in FIG. 16, from the comparator 14f, the level of the voltage signal v j '= sin (θ) becomes high level at the timing t1 when the level crosses from the negative level to the positive level, and crosses from the positive level to the negative level. The zero cross detection signal S z1 that becomes low level is output at timing t2, and the comparator 14i becomes high level at timing t1 ′ when the level of the sine wave signal sin (θ ′) crosses from the negative level to the positive level. A zero-cross detection signal S z2 that goes to a low level is output at a timing t2 ′ at which the positive level crosses the negative level.
カウンタ14lは、正弦波信号sin(θ’)が基本波直交成分算出部10Aから出力される電圧信号vj’=sin(θ)より遅れている場合は、図16に示すように、ゼロクロス検出信号Sz1の立ち上がり信号でカウント値をゼロにリセットしてクロックCLKのパルスのカウントを開始し、ゼロクロス検出信号Sz2の立ち上がり信号でクロックCLKのパルスのカウントを停止し、そのカウント数Nを位相差算出器14mに出力する。一方、正弦波信号sin(θ’)が電圧信号vj’=sin(θ)より進んでいる場合は、ゼロクロス検出信号Sz2の立ち上がり信号でカウント値をゼロにリセットしてクロックCLKのパルスのカウントを開始し、ゼロクロス検出信号Sz1の立ち上がり信号でクロックCLKのパルスのカウントを停止し、そのカウント数Nを位相差算出器14mに出力する。すなわち、カウンタ14lは、|t1-t1'|の期間を示すカウント数Nを算出する。 When the sine wave signal sin (θ ′) is delayed from the voltage signal v j ′ = sin (θ) output from the fundamental wave quadrature component calculation unit 10A, the counter 141 detects the zero cross as shown in FIG. The count value is reset to zero by the rising signal of the signal S z1 and the counting of the clock CLK pulse is started, and the counting of the clock CLK pulse is stopped by the rising signal of the zero cross detection signal S z2 and the count number N is changed. It outputs to the phase difference calculator 14m. On the other hand, when the sine wave signal sin (θ ′) is ahead of the voltage signal v j ′ = sin (θ), the count value is reset to zero by the rising signal of the zero cross detection signal S z2 and the pulse of the clock CLK is Counting is started, the pulse count of the clock CLK is stopped by the rising signal of the zero cross detection signal Sz1 , and the count number N is output to the phase difference calculator 14m. That is, the counter 14l calculates the count number N indicating the period of | t1-t1 ′ |.
位相差算出器14mは、カウント数Nと係数K=2π/NT(NT:周期TにおけるクロックCLKのパルスカウント数)の乗算を行い、位相差Δθを算出する。なお、クロックCLKの周期をτとすると、周期T=NT・τ、ΔT=N・τである。上記のようにΔθ=2π・ΔT/Tであるから、Δθ=2π・N・τ/NT・τ=2π・(N/NT)となる。以上のように、当該実施例に係る位相差演算部14’においても位相差の算出をすることができるので、位相差演算部14を用いた場合と同様の効果を奏することができる。 The phase difference calculator 14m multiplies the count number N and the coefficient K = 2π / N T (N T : the pulse count number of the clock CLK in the period T) to calculate the phase difference Δθ. When the period of the clock CLK is τ, the period T = N T · τ and ΔT = N · τ. Since Δθ = 2π · ΔT / T as described above, Δθ = 2π · N · τ / N T · τ = 2π · (N / N T ). As described above, since the phase difference can be calculated also in the phase difference calculation unit 14 ′ according to the embodiment, the same effect as when the phase difference calculation unit 14 is used can be obtained.
上記第1実施形態では、基本波抽出部12がローパスフィルタに代わる処理を行って基本波成分を抽出する場合について説明したが、これに限られない。抑制したい不平衡成分や高調波成分が判っているのであれば、それらの成分を抑制することで基本波成分を抽出するようにしてもよい。この場合、ハイパスフィルタに代わる処理を行うことで、ノッチフィルタとして機能させることができる。基本波抽出部12がハイパスフィルタに代わる処理で基本波成分を抽出する場合を第2実施形態として、以下に説明する。 In the first embodiment, the case where the fundamental wave extraction unit 12 extracts a fundamental wave component by performing processing instead of the low-pass filter has been described. However, the present invention is not limited to this. If the unbalanced component and the harmonic component to be suppressed are known, the fundamental wave component may be extracted by suppressing those components. In this case, it can function as a notch filter by performing processing in place of the high-pass filter. A case where the fundamental wave extraction unit 12 extracts a fundamental wave component by a process replacing the high-pass filter will be described below as a second embodiment.
ハイパスフィルタの伝達関数は、時定数をTとすると、F(s)=Ts/(Ts+1)で表される。したがって、図17に示す処理、すなわち、回転座標変換を行ってからハイパスフィルタ処理を行った後に静止座標変換を行う処理と等価の処理を示す伝達関数の行列GHPFは、上記(22)式を用いて、下記(25)式のように算出される。
図18は、行列GHPFの各要素である伝達関数を解析するためのボード線図である。同図(a)は行列GHPFの(1,1)要素および(2,2)要素の伝達関数を示しており、同図(b)は行列GHPFの(1,2)要素の伝達関数を示しており、同図(c)は行列GHPFの(2,1)要素の伝達関数を示している。同図は、中心周波数を系統周波数fs=60Hzとした場合のものであり、時定数Tを「0.1」,「1」,「10」,「100」とした場合を示している。 FIG. 18 is a Bode diagram for analyzing a transfer function which is each element of the matrix G HPF . FIG (a) shows a transfer function of (1, 1) element and (2,2) element of the matrix G HPF, FIG (b) the transfer function of the (1,2) element of the matrix G HPF FIG. 4C shows the transfer function of the (2, 1) element of the matrix G HPF . This figure shows the case where the center frequency is the system frequency f s = 60 Hz, and the time constant T is “0.1”, “1”, “10”, “100”.
同図(a)が示す振幅特性は中心周波数近辺で減衰しており、中心周波数での振幅特性は−6dB(=1/2)である。また、時定数Tが大きくなると、遮断帯域が小さくなっている。同図(b)および(c)が示す振幅特性は、いずれも、中心周波数にピークがあり、振幅特性のピークは−6dB(=1/2)である。また、時定数Tが大きくなると、通過帯域が小さくなっている。また、同図(a)が示す位相特性は、中心周波数で0度になる。つまり、行列GHPFの(1,1)要素および(2,2)要素の伝達関数は、中心周波数の信号を位相を変化させることなく通過させる。同図(b)が示す位相特性は、中心周波数で−90度になる。つまり、行列GHPFの(1,2)要素の伝達関数は、中心周波数の信号の位相を90度遅らせて通過させる。一方、同図(c)が示す位相特性は、中心周波数で90度になる。つまり、行列GHPFの(2,1)要素の伝達関数は、中心周波数の信号の位相を90度進めて通過させる。以下に、三相二相変換部11から出力される電圧信号vα,vβに対する伝達関数の行列GHPFに示す処理について検討する。 The amplitude characteristic shown in FIG. 6A is attenuated in the vicinity of the center frequency, and the amplitude characteristic at the center frequency is −6 dB (= ½). Further, as the time constant T increases, the cutoff band decreases. The amplitude characteristics shown in FIGS. 5B and 5C both have a peak at the center frequency, and the peak of the amplitude characteristics is −6 dB (= ½). Further, as the time constant T increases, the pass band decreases. Further, the phase characteristic shown in FIG. 5A is 0 degree at the center frequency. That is, the transfer function of the (1, 1) element and the (2, 2) element of the matrix G HPF passes the signal of the center frequency without changing the phase. The phase characteristic shown in FIG. 5B is −90 degrees at the center frequency. That is, the transfer function of the (1,2) element of the matrix G HPF passes the signal of the center frequency signal delayed by 90 degrees. On the other hand, the phase characteristic shown in FIG. 4C is 90 degrees at the center frequency. That is, the transfer function of the (2, 1) element of the matrix G HPF passes the phase of the signal at the center frequency by 90 degrees. In the following, the processing shown in the matrix G HPF of the transfer function for the voltage signals vα and vβ output from the three-phase to two-phase converter 11 will be considered.
電圧信号vα,vβのうちの基本波成分の電圧信号vsα,vsβにおいては、上記(7)、(8)式に示すように、電圧信号vsαが電圧信号vsβより90度位相が進んでいる。電圧信号vsαに行列GHPFの(1,1)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相は変化しない(図18(a)参照)。また、電圧信号vsβに行列GHPFの(1,2)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相が90度遅れる(図18(b)参照)。したがって、両者の位相が逆位相になるので、両者を加算することで打ち消し合うことになる。一方、電圧信号vsαに行列GHPFの(2,1)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相が90度進む(図18(c)参照)。また、電圧信号vsβに行列GHPFの(2,2)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相は変化しない。したがって、両者の位相が逆位相になるので、両者を加算することで打ち消し合うことになる。 As for the voltage signals v s α and v s β of the fundamental wave component of the voltage signals v α and v β, the voltage signal v s α is obtained from the voltage signal v s β as shown in the above equations (7) and (8). The 90 degree phase is advanced. When the process indicated by the transfer function of the (1, 1) element of the matrix G HPF is performed on the voltage signal v s α, the amplitude is halved and the phase does not change (see FIG. 18A). In addition, when the process indicated by the transfer function of the (1,2) element of the matrix G HPF is performed on the voltage signal v s β, the amplitude is halved and the phase is delayed by 90 degrees (see FIG. 18B). Therefore, since the phases of both are reversed, adding them together cancels each other. On the other hand, when the process indicated by the transfer function of the (2,1) element of the matrix G HPF is performed on the voltage signal v s α, the amplitude is halved and the phase is advanced by 90 degrees (see FIG. 18C). In addition, when the process indicated by the transfer function of the (2, 2) element of the matrix G HPF is performed on the voltage signal v s β, the amplitude becomes half and the phase does not change. Therefore, since the phases of both are reversed, adding them together cancels each other.
また、電圧信号vα,vβのうちの不平衡成分の電圧信号vsα’,vsβ’においては、上記(9)、(10)式に示すように、電圧信号vsα’が電圧信号vsβ’より90度位相が遅れている。電圧信号vsα’に行列GHPFの(1,1)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相は変化しない。また、電圧信号vsβ’に行列GHPFの(1,2)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相が90度遅れる。したがって、両者の位相が電圧信号vsα’と同じ位相になるので、両者を加算することで電圧信号vsα’が再現される。一方、電圧信号vsα’に行列GHPFの(2,1)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相が90度進む(図18(c)参照)。また、電圧信号vsβ’に行列GHPFの(2,2)要素の伝達関数に示す処理を行った場合、振幅が半分になって、位相は変化しない。したがって、両者の位相が電圧信号vsβ’と同じ位相になるので、両者を加算することで電圧信号vsβ’が再現される。 In addition, in the voltage signals v s α ′ and v s β ′ of the unbalanced component of the voltage signals vα and vβ, the voltage signal v s α ′ is a voltage as shown in the above equations (9) and (10). The phase is 90 degrees behind the signal v s β ′. When the process indicated by the transfer function of the (1, 1) element of the matrix G HPF is performed on the voltage signal v s α ′, the amplitude is halved and the phase does not change. In addition, when the process indicated by the transfer function of the (1,2) element of the matrix G HPF is performed on the voltage signal v s β ′, the amplitude is halved and the phase is delayed by 90 degrees. Accordingly, both phases 'because the same phase as the voltage signal v s alpha by adding both' the voltage signal v s alpha is reproduced. On the other hand, when the process indicated by the transfer function of the (2,1) element of the matrix G HPF is performed on the voltage signal v s α ′, the amplitude is halved and the phase advances by 90 degrees (see FIG. 18C). . Further, when the voltage signal v s β ′ is subjected to the processing indicated by the transfer function of the (2, 2) element of the matrix G HPF , the amplitude is halved and the phase does not change. Accordingly, both phases 'because the same phase as the voltage signal v s beta by adding both' the voltage signal v s beta is reproduced.
つまり、伝達関数の行列GHPFは、不平衡成分の電圧信号vsα’,vsβ’を通過させ、基本波成分の電圧信号vsα,vsβを遮断する。また、基本波成分と不平衡成分以外の周波数の信号(高調波成分の信号など)は、行列GHPFの(1,1)要素および(2,2)要素の伝達関数に示す処理を行った場合はそのまま通過し(図18(a)参照)、(1,2)要素および(2,1)要素の伝達関数に示す処理を行った場合は減衰するので(図18(b)、(c)参照)、ほぼそのまま通過する。したがって、伝達関数の行列GHPFに示す処理は、基本波成分の電圧信号vsα,vsβだけを除去するノッチフィルタ処理であることが確認できる。 That is, the transfer function matrix G HPF passes the unbalanced component voltage signals v s α ′ and v s β ′, and blocks the fundamental wave component voltage signals v s α and v s β. In addition, signals of frequencies other than the fundamental wave component and the unbalanced component (such as harmonic component signals) were processed as shown in the transfer functions of the (1, 1) element and (2, 2) element of the matrix G HPF . The case passes as it is (see FIG. 18 (a)), and if the processing shown in the transfer function of the (1,2) and (2,1) elements is performed, it attenuates (FIG. 18 (b), (c )), Pass almost as it is. Accordingly, it can be confirmed that the processing shown in the transfer function matrix G HPF is notch filter processing for removing only the voltage signals v s α and v s β of the fundamental wave components.
伝達関数の行列GHPFの(1,2)要素と(2,1)要素とを入れ換えた場合、上記とは逆に、不平衡成分の電圧信号vsα’,vsβ’を遮断し、基本波成分の電圧信号vsα,vsβおよび高調波成分の信号などを通過させる。つまり、伝達関数の行列GHPFの(1,2)要素と(2,1)要素とを入れ換えた行列に示す処理は、不平衡成分の電圧信号vsα’,vsβ’だけを除去するノッチフィルタ処理である。また、当該行列は、伝達関数の行列GHPFにおいて、角周波数ω0に代えて「−ω0」を設定したものと考えることもできる。つまり、伝達関数の行列GHPFに示す処理は、角周波数ω0として設定された周波数成分だけを除去するノッチフィルタ処理である。 When the (1,2) and (2,1) elements of the matrix G HPF of the transfer function are exchanged, the voltage signals v s α ′ and v s β ′ of the unbalanced components are blocked, contrary to the above. The fundamental wave component voltage signals v s α and v s β and the harmonic component signals are passed. That is, the processing shown in the matrix in which the (1,2) element and the (2,1) element of the transfer function matrix G HPF are exchanged removes only the unbalanced component voltage signals v s α ′ and v s β ′. Notch filter processing. Further, the matrix can be considered to be obtained by setting “−ω 0 ” instead of the angular frequency ω 0 in the transfer function matrix G HPF . That is, the process shown in the transfer function matrix G HPF is a notch filter process that removes only the frequency component set as the angular frequency ω 0 .
例えば、抑制したい周波数成分が不平衡成分(−fs)と5次、7次、11次の高調波成分(−5fs,+7fs,−11fs)の場合、それらの周波数成分毎にノッチフィルタ処理を行えば、基本波成分のみを抽出することができる。 For example, suppression want frequency component unbalanced component (-f s) and fifth, seventh, eleventh order harmonic component (-5f s, + 7f s, -11f s) For a notch in each their frequency components If the filter process is performed, only the fundamental wave component can be extracted.
第2実施形態に係る位相検出装置のブロック構成を示す図は、図3に示す第1実施形態に係る位相検出装置10において、基本波抽出部12を、基本波抽出部12’(後述する図19参照)に変更したものになる(なお、基本波抽出部12’以外の図示は省略する。)。なお、第1実施形態に係る位相検出装置10と区別するために、第2実施形態に係る位相検出装置を位相検出装置10’とする。 The block diagram of the phase detection device according to the second embodiment is different from the phase detection device 10 according to the first embodiment shown in FIG. 3 in that the fundamental wave extraction unit 12 is replaced with a fundamental wave extraction unit 12 ′ (a diagram described later). 19) (the illustrations other than the fundamental wave extraction unit 12 'are omitted). In order to distinguish from the phase detection device 10 according to the first embodiment, the phase detection device according to the second embodiment is referred to as a phase detection device 10 ′.
図19は、第2実施形態に係る基本波抽出部12’の内部構成を説明するためのブロック図である。 FIG. 19 is a block diagram for explaining the internal configuration of the fundamental wave extraction unit 12 ′ according to the second embodiment.
基本波抽出部12’は、不平衡成分除去部121、5次高調波除去部122、7次高調波除去部123、および11次高調波除去部124を備えている。不平衡成分除去部121は、不平衡成分の信号の通過を抑制するものであり、三相二相変換部11(図3参照)より入力される電圧信号vα,vβから不平衡成分を除去して出力する。不平衡成分除去部121は、上記(25)式に示す伝達関数の行列GHPFにおいて、角周波数ω0に代えて「−ω0」とした処理を行うものであり、不平衡成分除去部121から出力される信号をvα’,vβ’とすると、下記(26)式に示す処理を行っている。角周波数ω0は、系統周波数fs=60Hzに対応する角周波数ωs=120π[rad/sec]があらかじめ設定されており、時定数Tはあらかじめ設計されている。
5次高調波除去部122、7次高調波除去部123、および11次高調波除去部124は、それぞれ、5次高調波、7次高調波、11次高調波の通過を抑制するものであり、上記(25)式に示す伝達関数の行列GHPFにおいて、角周波数ω0に代えてそれぞれ「−5ω0」、「7ω0」、「−11ω0」とした処理を行うものである。角周波数ω0は、系統周波数fs=60Hzに対応する角周波数ωs=120π[rad/sec]があらかじめ設定されている。 The fifth harmonic removal unit 122, the seventh harmonic removal unit 123, and the eleventh harmonic removal unit 124 suppress the passage of the fifth harmonic, the seventh harmonic, and the eleventh harmonic, respectively. In the matrix G HPF of the transfer function shown in the above equation (25), the process of “−5ω 0 ”, “7ω 0 ”, and “−11ω 0 ” is performed instead of the angular frequency ω 0 . As the angular frequency ω 0 , an angular frequency ω s = 120π [rad / sec] corresponding to the system frequency f s = 60 Hz is set in advance.
なお、基本波抽出部12’で用いられる角周波数ω0は、あらかじめ設定しておく場合に限られない。信号処理のサンプリング周期が固定サンプリング周期の場合、系統周波数fsを周波数検出装置などで検出して、検出された周波数に基づいて角周波数ω0を算出して用いるようにしてもよい。 The angular frequency ω 0 used in the fundamental wave extraction unit 12 ′ is not limited to being set in advance. When the sampling period of the signal processing is a fixed sampling period, the system frequency f s may be detected by a frequency detection device or the like, and the angular frequency ω 0 may be calculated and used based on the detected frequency.
図20は、基本波抽出部12’の周波数特性を示す図である。不平衡成分除去部121、5次高調波除去部122、7次高調波除去部123、および11次高調波除去部124は、それぞれ、不平衡成分(−fs)、5次高調波成分(−5fs)、7次高調波成分(7fs)、11次高調波成分(−11fs)の通過を抑制する周波数特性を有しているので、基本波抽出部12’全体としての周波数特性は、図20のようになる。同図によると、不平衡成分(−fs)、5次高調波成分(−5fs)、7次高調波成分(7fs)、11次高調波成分(−11fs)がそれぞれ抑制され、その他の成分である基本波成分(fs)が通過する。したがって、基本波抽出部12’は、基本波成分を好適に通過させることができ、電圧信号vα,vβから基本波成分である電圧信号vsα,vsβを抽出する。 FIG. 20 is a diagram illustrating frequency characteristics of the fundamental wave extraction unit 12 ′. The unbalanced component removing unit 121, the fifth harmonic removing unit 122, the seventh harmonic removing unit 123, and the eleventh harmonic removing unit 124 are respectively an unbalanced component (−f s ) and a fifth harmonic component ( -5 f s ), seventh harmonic component (7 f s ), and eleventh harmonic component (−11 f s ) have a frequency characteristic that suppresses the passage, so that the fundamental wave extraction unit 12 ′ as a whole has a frequency characteristic. Is as shown in FIG. According to the figure, the unbalanced component (−f s ), the fifth harmonic component (−5 f s ), the seventh harmonic component (7 f s ), and the eleventh harmonic component (−11 f s ) are suppressed, The fundamental wave component (f s ) that is the other component passes. Therefore, the fundamental wave extraction unit 12 ′ can pass the fundamental wave component suitably, and extracts the voltage signals v s α and v s β that are fundamental wave components from the voltage signals vα and vβ.
一般的に、電力系統9に重畳されている高調波は、5次、7次、11次高調波が多いので、本実施形態においては、これらと不平衡成分を抑制するようにしている。なお、基本波抽出部12’は、抑制する必要がある高調波の次数に応じて設計すればよい。例えば、高調波としては5次高調波のみを抑制したい場合は、7次高調波除去部123および11次高調波除去部124を備えている必要がなく、さらに13次高調波も抑制したい場合には、上記(25)式に示す伝達関数の行列GHPFにおいて、角周波数ω0として「13ω0」を設定した13次高調波除去部をさらに備えるようにすればよい。また、電力系統9に重畳されている高調波成分が少なく無視できる場合は、不平衡成分除去部121のみとしてもよい。また、電圧検出器8などで混入するノイズを除去するために、当該ノイズの周波数成分を除去するための除去部を、基本波抽出部12’にさらに設けるようにしてもよい。 Generally, the harmonics superimposed on the electric power system 9 have many fifth-order, seventh-order, and eleventh-order harmonics. In this embodiment, these and the unbalanced components are suppressed. In addition, what is necessary is just to design fundamental wave extraction part 12 'according to the order of the harmonic which needs to be suppressed. For example, when it is desired to suppress only the fifth harmonic as the harmonic, it is not necessary to include the seventh harmonic removing unit 123 and the eleventh harmonic removing unit 124, and further, the thirteenth harmonic is also desired to be suppressed. In the transfer function matrix G HPF shown in the above equation (25), a 13th-order harmonic removal unit in which “13ω 0 ” is set as the angular frequency ω 0 may be further provided. Moreover, when there are few harmonic components superimposed on the electric power grid | system 9, and can be disregarded, it is good also as only the unbalanced component removal part 121. FIG. Further, in order to remove noise mixed in by the voltage detector 8 or the like, a removing unit for removing the frequency component of the noise may be further provided in the fundamental wave extracting unit 12 ′.
第2実施形態においても、基本波抽出部12’が不平衡成分や所定次数の高調波成分を除去することで基本波成分を抽出することができるので、第1実施形態と同様の効果を奏することができる。 Also in the second embodiment, since the fundamental wave extraction unit 12 ′ can extract the fundamental wave component by removing the unbalanced component and the harmonic component of the predetermined order, the same effects as in the first embodiment can be obtained. be able to.
図21は、第2実施形態に係る位相検出装置10’の位相検出の応答特性(位相検出装置10’から出力される位相θ’を有する電圧ベクトルV’の周波数の変動状態)をシミュレーションした結果である。また、図22は、シミュレーション開始から0.3秒後の電圧ベクトルV’の周波数f’の変動状態を拡大した図である。シミュレーションの条件やグラフの表示態様は、図13,図14の場合と同一である。 FIG. 21 shows the result of simulating the phase detection response characteristic (the fluctuation state of the frequency of the voltage vector V ′ having the phase θ ′ output from the phase detection device 10 ′) of the phase detection device 10 ′ according to the second embodiment. It is. FIG. 22 is an enlarged view of the fluctuation state of the frequency f ′ of the voltage vector V ′ 0.3 seconds after the simulation starts. The simulation conditions and the graph display mode are the same as those in FIGS.
図21に示すように、位相急変時(時刻0.2秒)の直後からPLL処理部10Bにおける電圧ベクトルV’の周波数f’が急上昇し、凡そ110Hzをピークにパルス状に変化した後、位相急変時から凡そ0.02秒経過後(時刻0.22秒)には位相検出装置10の出力位相θ’が電力系統の変化後の位相θに整定することが確認できた。また、図22に示すように、位相急変時から0.1秒経過後(時刻0.3秒)における周波数f’のリップルはほぼゼロであることも確認できた。従って、第2実施形態に係る位相検出装置10’の方が、応答速度及び検出精度のいずれにおいても、第1実施形態に係る位相検出装置10よりも高い性能であることが確認できた。つまり、バンドパスフィルタとしての基本波抽出部12を用いるより、ノッチフィルタとしての基本波抽出部12’を用いる方が、高速かつ高精度の位相検出特性を得ることができる。 As shown in FIG. 21, the frequency f ′ of the voltage vector V ′ in the PLL processing unit 10B suddenly increases immediately after the sudden phase change (time 0.2 seconds), changes to a pulse shape with a peak at about 110 Hz, and then the phase It was confirmed that the output phase θ ′ of the phase detector 10 settles to the phase θ after the change of the power system after about 0.02 seconds have passed since the sudden change (time 0.22 seconds). Further, as shown in FIG. 22, it was also confirmed that the ripple of the frequency f ′ after the lapse of 0.1 seconds (time 0.3 seconds) from the sudden phase change was almost zero. Therefore, it was confirmed that the phase detection device 10 ′ according to the second embodiment has higher performance than the phase detection device 10 according to the first embodiment in both response speed and detection accuracy. That is, it is possible to obtain high-speed and high-precision phase detection characteristics by using the fundamental wave extraction unit 12 'as a notch filter rather than using the fundamental wave extraction unit 12 as a bandpass filter.
図23は、第2実施形態に係る位相検出装置10’において、位相差演算部14に代えて位相差演算部14’(図15参照)を用いた場合の位相検出の応答特性(位相検出装置10’から出力される位相θ’を有する電圧ベクトルV’の周波数の変動状態)をシミュレーションした結果である。また、図24は、シミュレーション開始から4.9秒後に位相検出装置10’から出力される電圧ベクトルV’の周波数f’の変動状態を拡大した図である。シミュレーションの条件やグラフの表示態様は、図13,図14の場合と同一である。 FIG. 23 shows a phase detection response characteristic (phase detection device) when a phase difference calculation unit 14 ′ (see FIG. 15) is used instead of the phase difference calculation unit 14 in the phase detection device 10 ′ according to the second embodiment. This is a result of simulating the frequency fluctuation state of the voltage vector V ′ having the phase θ ′ output from 10 ′. FIG. 24 is an enlarged view of the fluctuation state of the frequency f ′ of the voltage vector V ′ output from the phase detection device 10 ′ after 4.9 seconds from the start of the simulation. The simulation conditions and the graph display mode are the same as those in FIGS.
図23に示すように、位相急変時(時刻0.2秒)の直後にPLL処理部10Bにおける電圧ベクトルV’の周波数f’が凡そ60.48Hzに上昇するが、その後は徐々に減少して位相急変時から凡そ2.8秒経過後(時刻3.0秒)に位相検出装置10’の出力位相θ’が電力系統の変化後の位相θに整定する。また、図24に示すように、位相急変時から4.7秒経過後(時刻4.9秒)における周波数f’のリップルはほぼゼロになる。 As shown in FIG. 23, immediately after the sudden phase change (time 0.2 seconds), the frequency f ′ of the voltage vector V ′ in the PLL processing unit 10B rises to about 60.48 Hz, but then gradually decreases. Approximately 2.8 seconds after the sudden phase change (time 3.0 seconds), the output phase θ ′ of the phase detector 10 ′ is set to the phase θ after the change of the power system. Further, as shown in FIG. 24, the ripple of the frequency f ′ becomes almost zero after 4.7 seconds have passed since the sudden phase change (time 4.9 seconds).
図15に示す位相差演算部14’を用いた場合は、図12に示す位相差演算部14を用いた場合よりも出力位相θ’が位相急変時から変化後の位相θに整定するまでに時間を要しているが、これはsin(θ)の瞬時値とsin(θ')の瞬時値を比較して位相差Δθを算出するからであると考えられる。位相差演算部14’を用いることによる速応性の低下は、ループフィルタの値を調整することにより改善することができる。また、整定時のリップルがほぼゼロになっているのは、ノッチフィルタを用いていることによるものと考えられる。 When the phase difference calculation unit 14 ′ shown in FIG. 15 is used, the output phase θ ′ is settled from the sudden phase change to the phase θ after the change, compared with the case where the phase difference calculation unit 14 shown in FIG. 12 is used. It takes time, but this is considered because the phase difference Δθ is calculated by comparing the instantaneous value of sin (θ) with the instantaneous value of sin (θ ′). The decrease in rapid response due to the use of the phase difference calculator 14 'can be improved by adjusting the value of the loop filter. Moreover, it is considered that the ripple at the time of settling is almost zero due to the use of the notch filter.
また、周知のように、ノッチフィルタ及びバンドパスフィルタを多段構成とすれば、急峻なフィルタ特性とすることができるとともに、不平衡成分や高調波成分の除去特性や応答性を容易に調整できるので、実装する場合は適当な段数の多段構成にするとよい。例えば、第1実施形態に係る位相検出装置10(図3参照)において、基本波抽出部12の後段にさらに基本波抽出部12を設けるようにしてもよい。また、ノッチフィルタとバンドパスフィルタとを組み合わせれば、両者の特性の相乗効果を期待することができ、より高速かつ高精度の位相検出特性を得ることができる。したがって、例えば、第1実施形態に係る位相検出装置10(図3参照)において、基本波抽出部12の後段にさらに基本波抽出部12’を設けるようにしてもよい。 As is well known, if the notch filter and the bandpass filter have a multi-stage configuration, it is possible to achieve steep filter characteristics and easily adjust the removal characteristics and responsiveness of unbalanced components and harmonic components. When mounting, a multi-stage configuration with an appropriate number of stages is preferable. For example, in the phase detection device 10 (see FIG. 3) according to the first embodiment, the fundamental wave extraction unit 12 may be further provided after the fundamental wave extraction unit 12. In addition, when a notch filter and a bandpass filter are combined, a synergistic effect of the characteristics of both can be expected, and a faster and more accurate phase detection characteristic can be obtained. Therefore, for example, in the phase detection device 10 (see FIG. 3) according to the first embodiment, the fundamental wave extraction unit 12 ′ may be further provided after the fundamental wave extraction unit 12.
上記第1および第2実施形態では、位相検出装置10(10')を三相の系統連系インバータ1に適用した場合について説明したが、本発明に係る位相検出装置は、単相の系統連系インバータにも適用することができる。本発明に係る位相検出装置を単相の系統連系インバータに適用する場合を第3実施形態として、以下に説明する。 In the first and second embodiments, the case where the phase detection device 10 (10 ′) is applied to the three-phase grid-connected inverter 1 has been described. However, the phase detection device according to the present invention is a single-phase grid connection. It can also be applied to system inverters. A case where the phase detection device according to the present invention is applied to a single-phase grid-connected inverter will be described below as a third embodiment.
図25は、第3実施形態に係る位相検出装置10”のブロック図であるが、図3の位相検出装置10に対して三相二相変換部11が設けられていない点が異なるだけである。単相の場合は、電圧信号vが1つしかないので、その電圧信号vのサンプリングデータと「0」とが基本波抽出部12に入力される。なお、図3の位相検出装置10において、三相二相変換部11を除去し、U,V,Wのいずれかの相の電圧信号vのサンプリングデータを入力するようにしてもよい。 FIG. 25 is a block diagram of the phase detection device 10 ″ according to the third embodiment, except that the three-phase / two-phase conversion unit 11 is not provided with respect to the phase detection device 10 of FIG. In the case of a single phase, since there is only one voltage signal v, sampling data of the voltage signal v and “0” are input to the fundamental wave extraction unit 12. In the phase detector 10 of FIG. 3, the three-phase / two-phase converter 11 may be removed and sampling data of the voltage signal v of any one of U, V, and W may be input.
基本波抽出部12では、単相の電圧信号が入力された場合でも三相の場合と同様に互いに直交する電圧信号vsα,vsβ(正弦波と余弦波の信号)が出力されるので、基本波抽出部12,正規化部13及びPLL処理部10Bは、図3に示す三相用の位相検出装置10と同様の構成で実現することができる。 Even when a single-phase voltage signal is input, the fundamental wave extraction unit 12 outputs voltage signals v s α and v s β (sine wave and cosine wave signals) that are orthogonal to each other, as in the case of three phases. Therefore, the fundamental wave extraction unit 12, the normalization unit 13, and the PLL processing unit 10B can be realized with the same configuration as the three-phase phase detection device 10 shown in FIG.
上記第1ないし第3実施形態では、本発明に係る位相検出装置を系統連系インバータに適用した場合について説明したが、これに限られない。本発明に係る位相検出装置は、他のシステムに用いることもできるし、単体で電力系統の基本波成分の信号の位相を検出する検出装置として用いることもできる。 In the first to third embodiments, the case where the phase detection device according to the present invention is applied to a grid-connected inverter has been described. However, the present invention is not limited to this. The phase detection device according to the present invention can be used in other systems, or can be used as a detection device that detects the phase of a signal of a fundamental wave component of a power system alone.
本発明に係る位相検出装置は、上述した実施形態に限定されるものではない。本発明に係る位相検出装置の各部の具体的な構成は、種々に設計変更自在である。 The phase detection apparatus according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the phase detection device according to the present invention can be varied in design in various ways.
1 系統連系インバータ
2 直流電源
3 インバータ回路
4 インバータ制御部
5 フィルタ回路
6 変圧器
7 電流検出器
8 電圧検出器
9 電力系統
10,10’,10” 位相検出装置
10A,10A’ 基本波直交成分算出部
10B PLL処理部
11 三相二相変換部(三相二相変換手段)
12,12’ 基本波抽出部
121 不平衡成分除去部
122 5次高調波除去部
123 7次高調波除去部
124 11次高調波除去部
13 正規化部
14 位相差演算部
14a 正弦値演算器(第1の正弦値演算手段)
14b 余弦値演算器(余弦値演算手段)
14c,14d 乗算器(第2の正弦値演算手段の要素)
14e 加算器(第2の正弦値演算手段の要素)
14' 位相差演算部
14f 比較器(第1のゼロクロス検出手段の要素)
14g ゼロクロス検出器(第1のゼロクロス検出手段の要素)
14h 正弦値演算器(正弦値演算手段)
14i 比較器(第2のゼロクロス検出手段の要素)
14j ゼロクロス検出器(第2のゼロクロス検出手段の要素)
14k クロック発生器(計時手段の要素)
14l カウンタ(計時手段の要素)
14m 位相差算出器(位相差算出手段)
15 位相更新部
15a ループフィルタ(位相制御手段の要素)
15b 加算器(位相生成手段の要素)
15c 積分器(位相生成手段の要素)
DESCRIPTION OF SYMBOLS 1 System interconnection inverter 2 DC power supply 3 Inverter circuit 4 Inverter control part 5 Filter circuit 6 Transformer 7 Current detector 8 Voltage detector 9 Electric power system 10, 10 ', 10 "Phase detection apparatus 10A, 10A' Fundamental wave orthogonal component Calculation unit 10B PLL processing unit 11 Three-phase two-phase conversion unit (three-phase two-phase conversion means)
12, 12 ′ fundamental wave extraction unit 121 unbalanced component removal unit 122 fifth harmonic removal unit 123 seventh harmonic removal unit 124 11th harmonic removal unit 13 normalization unit 14 phase difference calculation unit 14a sine value calculator ( First sine value calculation means)
14b Cosine value calculator (cosine value calculation means)
14c, 14d Multiplier (element of second sine value calculation means)
14e Adder (element of second sine value calculation means)
14 'phase difference calculation unit 14f comparator (element of first zero cross detection means)
14g Zero cross detector (element of first zero cross detection means)
14h Sine value calculator (Sine value calculator)
14i comparator (element of second zero cross detection means)
14j Zero cross detector (element of second zero cross detection means)
14k clock generator (element of time measuring means)
14 l counter (element of time measuring means)
14m phase difference calculator (phase difference calculation means)
15 Phase update unit 15a Loop filter (element of phase control means)
15b Adder (element of phase generation means)
15c integrator (element of phase generation means)
Claims (7)
前記交流信号に基づく第1の信号および第2の信号から基本波成分を抽出して、第1の基本波信号および第2の基本波信号を生成する基本波抽出手段と、
位相を生成して出力する位相生成手段と、
前記位相生成手段で生成された位相と前記第1の基本波信号または第2の基本波信号の位相との位相差を演算する位相差演算手段と、
前記位相差がゼロでなければ、当該位相差に基づき前記位相生成手段で生成された位相を当該位相差が減少する方向に変更し、前記位相差がゼロであれば前記位相生成手段で生成された位相を保持する制御を行う位相制御手段と、
を備えており、
前記基本波抽出手段は、
前記第1の信号を第1の伝達関数によって信号処理し、前記第2の信号を第2の伝達関数によって信号処理し、これらを加算することで前記第1の基本波信号を生成し、前記第1の信号を第3の伝達関数によって信号処理し、前記第2の信号を前記第1の伝達関数によって信号処理し、これらを加算することで前記第2の基本波信号を生成し、
前記交流信号の基本波成分の角周波数をω0、時定数をTとした場合、
前記第1の伝達関数は、
G1(s)=(T・s+1)/{(T・s+1)2+(T・ω0)2}
であり、
前記第2の伝達関数は、
G2(s)=−T・ω0/{(T・s+1)2+(T・ω0)2}
であり、
前記第3の伝達関数は、
G3(s)=T・ω0/{(T・s+1)2+(T・ω0)2}
である、
ことを特徴とする位相検出装置。 A phase detector for detecting the phase of a fundamental component of an AC signal,
Fundamental wave extraction means for extracting a fundamental wave component from the first signal and the second signal based on the AC signal to generate a first fundamental wave signal and a second fundamental wave signal;
Phase generation means for generating and outputting a phase;
Phase difference calculating means for calculating a phase difference between the phase generated by the phase generating means and the phase of the first fundamental wave signal or the second fundamental wave signal;
If the phase difference is not zero, the phase generated by the phase generation unit is changed based on the phase difference so that the phase difference decreases, and if the phase difference is zero, the phase generation unit generates the phase difference. Phase control means for performing control to maintain the phase,
With
The fundamental wave extracting means includes
The first signal is signal-processed by a first transfer function, the second signal is signal-processed by a second transfer function, and these are added to generate the first fundamental wave signal, The first signal is signal-processed by a third transfer function, the second signal is signal-processed by the first transfer function, and these are added to generate the second fundamental wave signal,
When the angular frequency of the fundamental wave component of the AC signal is ω 0 and the time constant is T,
The first transfer function is:
G 1 (s) = (T · s + 1) / {(T · s + 1) 2 + (T · ω 0 ) 2 }
And
The second transfer function is
G 2 (s) = − T · ω 0 / {(T · s + 1) 2 + (T · ω 0 ) 2 }
And
The third transfer function is
G 3 (s) = T · ω 0 / {(T · s + 1) 2 + (T · ω 0 ) 2 }
Is,
A phase detector.
G’1(s)
=(T2・s2+T・s+T2・ω0 2)/{(T・s+1)2+(T・ω0)2}
である、
請求項1に記載の位相検出装置。 The first transfer function is
G ' 1 (s)
= (T 2 · s 2 + T · s + T 2 · ω 0 2 ) / {(T · s + 1) 2 + (T · ω 0 ) 2 }
Is,
The phase detection apparatus according to claim 1.
三相の前記検出信号を互いに直交する前記第1の信号および第2の信号に変換して前記基本波抽出手段に入力する三相二相変換手段を更に備える、
請求項1または2に記載の位相検出装置。 The AC signal is a detection signal that detects an AC voltage of a three-phase power system,
Three-phase two-phase conversion means for converting the three-phase detection signal into the first signal and the second signal orthogonal to each other and input to the fundamental wave extraction means,
The phase detection apparatus according to claim 1 or 2.
前記検出信号が前記第1の信号として、ゼロの信号が前記第2の信号として、前記基本波抽出手段に入力される、
請求項1または2に記載の位相検出装置。 The AC signal is a detection signal that detects an AC voltage of a single-phase power system,
The detection signal is input to the fundamental wave extraction unit as the first signal and a zero signal as the second signal.
The phase detection apparatus according to claim 1 or 2.
前記位相生成手段で生成された位相の正弦値を演算する第1の正弦値演算手段と、
前記位相生成手段で生成された位相の余弦値を演算する余弦値演算手段と、
前記第1の基本波信号に基づく正弦値と、前記第2の基本波信号に基づく余弦値と、前記第1の正弦値演算手段で算出される正弦値と、前記余弦値演算手段で算出される余弦値とを用いて、所定の三角関数の乗算式で表わされる前記位相差の正弦値を演算する第2の正弦値演算手段と、
を備え、
前記第2の正弦値演算手段が演算した前記位相差の正弦値を前記位相差として出力する、
請求項1ないし4のいずれかに記載の位相検出装置。 The phase difference calculating means includes
First sine value calculating means for calculating a sine value of the phase generated by the phase generating means;
Cosine value calculating means for calculating the cosine value of the phase generated by the phase generating means;
The sine value based on the first fundamental wave signal, the cosine value based on the second fundamental wave signal, the sine value calculated by the first sine value calculation means, and the cosine value calculation means Second sine value calculating means for calculating a sine value of the phase difference represented by a multiplication expression of a predetermined trigonometric function using a cosine value
With
Outputting the sine value of the phase difference calculated by the second sine value calculating means as the phase difference;
The phase detection device according to claim 1.
sin(θ)・cos(θ')−cos(θ)・sin(θ')=sin(θ−θ')
但し、 θ:前記交流信号に含まれる基本波の位相
θ’:前記位相生成手段で生成される位相
sin(θ):前記第1の基本波信号に基づく正弦値
cos(θ):前記第2の基本波信号に基づく余弦値
−sin(θ'):前記第1の正弦値演算手段で算出される正弦値
cos(θ'):前記余弦値演算手段で算出される余弦値
である、
請求項5に記載の位相検出装置。 The multiplication function of the trigonometric function is
sin (θ) ・ cos (θ ') − cos (θ) ・ sin (θ ′) = sin (θ−θ ′)
Where θ is the phase of the fundamental wave included in the AC signal
θ ′: phase generated by the phase generation means
sin (θ): sine value based on the first fundamental wave signal
cos (θ): cosine value based on the second fundamental wave signal −sin (θ ′): sine value calculated by the first sine value calculation means
cos (θ ′): a cosine value calculated by the cosine value calculating means,
The phase detection device according to claim 5.
前記位相生成手段で生成された位相の正弦値を演算する正弦値演算手段と、
前記第1の基本波信号がゼロレベルを交差するタイミングを検出する第1のゼロクロス検出手段と、
前記正弦値演算手段で算出される正弦値がゼロレベルを交差するタイミングを検出する第2のゼロクロス検出手段と、
前記第1のゼロクロス検出手段の検出タイミングと前記第2のゼロクロス検出手段の検出タイミングとのずれ時間を計時する計時手段と、
前記計時手段で計時されたずれ時間に基づいて前記位相差を算出する位相差算出手段と、
を備えている、
請求項1ないし4のいずれかに記載の位相検出装置。 The phase difference calculating means includes
Sine value calculating means for calculating the sine value of the phase generated by the phase generating means;
First zero cross detecting means for detecting timing at which the first fundamental wave signal crosses a zero level;
Second zero cross detecting means for detecting timing at which the sine value calculated by the sine value calculating means crosses the zero level;
Timing means for measuring a time difference between the detection timing of the first zero-cross detection means and the detection timing of the second zero-cross detection means;
A phase difference calculating means for calculating the phase difference based on the deviation time measured by the time measuring means;
With
The phase detection device according to claim 1.
Priority Applications (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012030232A JP5993159B2 (en) | 2012-02-15 | 2012-02-15 | Phase detector |
CN201710427083.6A CN107171582B (en) | 2011-09-29 | 2012-09-27 | Signal processing apparatus, filter, control circuit, inverter and converter system |
CN201210369406.8A CN103036529B (en) | 2011-09-29 | 2012-09-27 | Signal processing apparatus, wave filter, control circuit, inverter and converter system |
DK18171865.1T DK3399641T3 (en) | 2011-09-29 | 2012-09-28 | Signal processor, filter, control circuit for current converter circuit, connection inverter system and PWM converter system |
EP18171874.3A EP3399642B1 (en) | 2011-09-29 | 2012-09-28 | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system |
DK12186629.7T DK2575252T3 (en) | 2011-09-29 | 2012-09-28 | Signal processor, filter, power converter for power converter circuit, connection inverter system and PWM inverter system |
DK18171875.0T DK3396850T3 (en) | 2011-09-29 | 2012-09-28 | Signal processor, filter, power converter circuit, converter inverter and PWM inverter system |
EP18171865.1A EP3399641B8 (en) | 2011-09-29 | 2012-09-28 | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system |
EP18171875.0A EP3396850B1 (en) | 2011-09-29 | 2012-09-28 | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system |
DK18171874.3T DK3399642T3 (en) | 2011-09-29 | 2012-09-28 | Signal processor, filter, power converter for power converter circuit, connection inverter system and PWM inverter system |
US13/630,381 US20130082636A1 (en) | 2011-09-29 | 2012-09-28 | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system |
EP12186629.7A EP2575252B1 (en) | 2011-09-29 | 2012-09-28 | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
US14/644,433 US10110111B2 (en) | 2011-09-29 | 2015-03-11 | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
US16/117,957 US10491101B2 (en) | 2011-09-29 | 2018-08-30 | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
US16/600,726 US10833576B2 (en) | 2011-09-29 | 2019-10-14 | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
US17/036,682 US11381152B2 (en) | 2011-09-29 | 2020-09-29 | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
US17/804,877 US11527948B2 (en) | 2011-09-29 | 2022-06-01 | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012030232A JP5993159B2 (en) | 2012-02-15 | 2012-02-15 | Phase detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013167500A true JP2013167500A (en) | 2013-08-29 |
JP5993159B2 JP5993159B2 (en) | 2016-09-14 |
Family
ID=49178013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012030232A Active JP5993159B2 (en) | 2011-09-29 | 2012-02-15 | Phase detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5993159B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013169052A (en) * | 2012-02-15 | 2013-08-29 | Daihen Corp | Filter and control circuit using the filter |
JP2015152345A (en) * | 2014-02-12 | 2015-08-24 | 株式会社ダイヘン | Measuring devices, power system monitoring system, and measuring method |
WO2015166613A1 (en) * | 2014-04-30 | 2015-11-05 | 川崎重工業株式会社 | Power conversion device connected to single-phase system |
CN111190074A (en) * | 2020-01-19 | 2020-05-22 | 中山大学 | Power grid synchronous detection method based on single-phase-locked loop |
CN112595893A (en) * | 2020-11-16 | 2021-04-02 | 闽南理工学院 | Power grid phase synchronization signal detection method based on adaptive filter |
CN113612403A (en) * | 2021-07-22 | 2021-11-05 | 漳州科华技术有限责任公司 | Multiphase rectification/inversion topology and single-phase control method, system and device thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163811A (en) * | 1996-12-04 | 1998-06-19 | Ebara Corp | Filter circuit for orthogonal biaxial signal |
JPH11252798A (en) * | 1998-03-05 | 1999-09-17 | Tohoku Electric Power Co Inc | Voltage insertion control circuit of series-type system compensator |
JP2011229361A (en) * | 2010-03-31 | 2011-11-10 | Daihen Corp | Phase detection device |
-
2012
- 2012-02-15 JP JP2012030232A patent/JP5993159B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163811A (en) * | 1996-12-04 | 1998-06-19 | Ebara Corp | Filter circuit for orthogonal biaxial signal |
JPH11252798A (en) * | 1998-03-05 | 1999-09-17 | Tohoku Electric Power Co Inc | Voltage insertion control circuit of series-type system compensator |
JP2011229361A (en) * | 2010-03-31 | 2011-11-10 | Daihen Corp | Phase detection device |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013169052A (en) * | 2012-02-15 | 2013-08-29 | Daihen Corp | Filter and control circuit using the filter |
JP2015152345A (en) * | 2014-02-12 | 2015-08-24 | 株式会社ダイヘン | Measuring devices, power system monitoring system, and measuring method |
WO2015166613A1 (en) * | 2014-04-30 | 2015-11-05 | 川崎重工業株式会社 | Power conversion device connected to single-phase system |
JP2015211617A (en) * | 2014-04-30 | 2015-11-24 | 川崎重工業株式会社 | Power conversion device connected to single-phase system |
US9768712B2 (en) | 2014-04-30 | 2017-09-19 | Kawasaki Jukogyo Kabushiki Kaisha | Power conversion device connected to single-phase system |
CN111190074A (en) * | 2020-01-19 | 2020-05-22 | 中山大学 | Power grid synchronous detection method based on single-phase-locked loop |
CN111190074B (en) * | 2020-01-19 | 2022-04-22 | 中山大学 | Power grid synchronous detection method based on single-phase-locked loop |
CN112595893A (en) * | 2020-11-16 | 2021-04-02 | 闽南理工学院 | Power grid phase synchronization signal detection method based on adaptive filter |
CN112595893B (en) * | 2020-11-16 | 2023-09-08 | 闽南理工学院 | Power grid phase synchronization signal detection method based on adaptive filter |
CN113612403A (en) * | 2021-07-22 | 2021-11-05 | 漳州科华技术有限责任公司 | Multiphase rectification/inversion topology and single-phase control method, system and device thereof |
CN113612403B (en) * | 2021-07-22 | 2023-02-28 | 漳州科华技术有限责任公司 | Multiphase rectification/inversion topology and single-phase control method, system and device thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5993159B2 (en) | 2016-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5711954B2 (en) | Phase detector | |
JP2011229361A5 (en) | ||
JP5993159B2 (en) | Phase detector | |
JP6247433B2 (en) | Frequency detection device and isolated operation detection device including the frequency detection device | |
Razali et al. | Analysis and design of new switching lookup table for virtual flux direct power control of grid-connected three-phase PWM AC–DC converter | |
EP3399641B1 (en) | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system | |
Chang et al. | Accurate assessment of harmonic and interharmonic currents generated by VSI-fed drives under unbalanced supply voltages | |
JP6116829B2 (en) | Control device for single-phase power converter | |
KR20100137549A (en) | Dc bus voltage harmonics reduction | |
JP6043543B2 (en) | Control circuit for controlling inverter circuit and inverter device provided with the control circuit | |
CN104502705B (en) | Suitable for line voltage distortion and unbalanced no phase-locked loop rotating vector detection method | |
CN113678360B (en) | Power conversion device and power generation system | |
US20120278020A1 (en) | Apparatus and method for real time harmonic spectral analyzer | |
JP2012163543A (en) | Frequency detector | |
CN108627731A (en) | A kind of rapid detection method of single-phase power-off | |
Mukherjee et al. | Control of a single-phase standalone inverter without an output voltage sensor | |
Al-Gahtani et al. | A New Voltage Sensorless Control Method for a Shunt Active Power Filter for Unbalanced Conditions | |
Cho et al. | A novel PQ variations method using a decoupled injection of reference currents for a precise estimation of grid impedance | |
JP5864999B2 (en) | Power measurement device, inverter control circuit, grid-connected inverter system, and power measurement method | |
Tan et al. | Analysis of Tan-Sun coordinate transformation system for three-phase unbalanced power system | |
JP5926067B2 (en) | Phase conversion device and control circuit using the phase conversion device | |
JP5850709B2 (en) | Single operation detection device for grid-connected inverter device | |
Wodyk et al. | Active power filter control with vibrating coordinates transformation | |
JP5887110B2 (en) | Power measurement device, inverter control circuit, grid-connected inverter system, and power measurement method | |
JP2018091745A (en) | Method, device and program for calculating instantaneous value symmetric component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5993159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |