JP2013153060A - Wiring board, wiring board with solder bump, and semiconductor device - Google Patents
Wiring board, wiring board with solder bump, and semiconductor device Download PDFInfo
- Publication number
- JP2013153060A JP2013153060A JP2012013108A JP2012013108A JP2013153060A JP 2013153060 A JP2013153060 A JP 2013153060A JP 2012013108 A JP2012013108 A JP 2012013108A JP 2012013108 A JP2012013108 A JP 2012013108A JP 2013153060 A JP2013153060 A JP 2013153060A
- Authority
- JP
- Japan
- Prior art keywords
- connection pad
- wiring board
- copper
- semiconductor element
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体素子の電極がはんだを介して接合される接続パッドを有する配線基板、配線基板にはんだバンプが接合されてなるはんだバンプ付き配線基板、および配線基板に半導体素子が実装されてなる半導体装置に関するものである。 The present invention includes a wiring board having a connection pad to which electrodes of a semiconductor element are bonded via solder, a wiring board with solder bumps formed by bonding solder bumps to the wiring board, and a semiconductor element mounted on the wiring board. The present invention relates to a semiconductor device.
半導体集積回路素子（ＩＣ）等の半導体素子は、通常、半導体素子搭載用の配線基板に搭載されて半導体装置となり、コンピュータや通信機器，センサ機器等の電子機器を構成する外部の電気回路（マザーボード等）に実装されて使用されている。 A semiconductor element such as a semiconductor integrated circuit element (IC) is usually mounted on a wiring board for mounting a semiconductor element to form a semiconductor device, and an external electric circuit (motherboard) constituting an electronic device such as a computer, a communication device, or a sensor device. Etc.) and used.
半導体素子は、一般に、シリコン等の半導体基板の一主面に電子回路が形成され、この電子回路と電気的に接続された円形状等の電極が一主面に配置された構造である。また、配線基板は、有機樹脂材料等からなる絶縁基板の上面に、半導体素子の電極の配置に対応して接続パッドが形成された構造である。接続パッドは、銅等の金属材料からなり、めっき層等として設けられている。 In general, a semiconductor element has a structure in which an electronic circuit is formed on one main surface of a semiconductor substrate such as silicon and a circular electrode or the like electrically connected to the electronic circuit is arranged on one main surface. The wiring board has a structure in which connection pads are formed on the upper surface of an insulating substrate made of an organic resin material or the like corresponding to the arrangement of the electrodes of the semiconductor element. The connection pad is made of a metal material such as copper and is provided as a plating layer or the like.
半導体素子の電極と配線基板の接続パッドとが互いに対向し合い、はんだを介して互いに接合されて、半導体装置が形成される。はんだは、例えばスズ−銀やスズ−銀−ビスマス等のはんだ材料からなり、配線基板の接続パッドに凸状に、はんだバンプとして被着されて、接続パッドと電極との接合に用いられる。 The electrodes of the semiconductor element and the connection pads of the wiring board face each other and are joined to each other via solder, thereby forming a semiconductor device. The solder is made of, for example, a solder material such as tin-silver or tin-silver-bismuth, and is attached to the connection pad of the wiring board in a convex shape as a solder bump and used for joining the connection pad and the electrode.
接続パッドは、一般に、搭載部から絶縁基板の下面等にかけて形成された配線導体を介して、外部の電気回路に電気的に接続される。接続パッドと外部の電気回路とが電気的に接続されれば、半導体素子と外部の電気回路とが電気的に接続され。半導体装置は、上記電子機器の基板に実装され、実装された半導体素子と外部の電気回路との間で電源用等の電流の送受が行なわれる。 In general, the connection pad is electrically connected to an external electric circuit via a wiring conductor formed from the mounting portion to the lower surface of the insulating substrate. If the connection pad and the external electric circuit are electrically connected, the semiconductor element and the external electric circuit are electrically connected. The semiconductor device is mounted on the substrate of the electronic device, and current for power supply or the like is transmitted and received between the mounted semiconductor element and an external electric circuit.
しかしながら、上記従来技術の配線基板においては、接続パッドにはんだ（はんだバンプ）を介して半導体素子の電極を接合して通電したときに、接続パッドのはんだとの接合部分にボイド（空隙）が発生する可能性があるという問題点があった。 However, in the above-described prior art wiring board, when the electrode of the semiconductor element is joined to the connection pad via the solder (solder bump) and energized, a void (gap) is generated at the joint of the connection pad with the solder. There was a problem that there was a possibility of.
この空隙の発生は、半導体素子からはんだバンプを通って接続パッドに向かう電流（接続パッドから電極に向かう電子の流れ）に伴い、接続パッドを形成している銅等の金属成分がはんだバンプ中に拡散する、いわゆるエレクトロマイグレーションが生じることに起因する。 The generation of the void is caused by a current flowing from the semiconductor element to the connection pad through the solder bump (electron flow from the connection pad to the electrode), and metal components such as copper forming the connection pad are contained in the solder bump. This is due to the diffusion of so-called electromigration.
特に、近年、半導体素子の高速化に伴い、上記電流の密度（電流密度）の増加が顕著であり、エレクトロマイグレーションによる空隙がさらに発生しやすくなってきている。 In particular, in recent years, with the increase in the speed of semiconductor elements, the increase in the current density (current density) is remarkable, and voids due to electromigration are more likely to occur.
本発明は、上記従来技術の問題点に鑑み完成されたものであり、接続パッドにおいて、エレクトロマイグレーションに起因した空隙の発生が抑制された配線基板、はんだバンプ
付き配線基板および半導体装置を提供することにある。
The present invention has been completed in view of the above-described problems of the prior art, and provides a wiring board, a wiring board with solder bumps, and a semiconductor device in which generation of voids due to electromigration is suppressed in connection pads. It is in.
本発明の一つの態様の配線基板は、半導体素子の搭載部を含む上面を有する絶縁基板と、前記搭載部に設けられた接続パッドと、銅を主成分とする金属材料からなり、前記接続パッドの上面の中央部に設けられた凸部とを備えていることを特徴とする。 A wiring board according to an aspect of the present invention includes an insulating substrate having an upper surface including a mounting portion of a semiconductor element, a connection pad provided on the mounting portion, and a metal material mainly composed of copper, and the connection pad. And a convex portion provided at the center of the upper surface of the substrate.
本発明の一つの態様のはんだバンプ付き配線基板は、上記構成の配線基板と、前記接続パッド上に設けられており、内部に前記凸部を含んでいるはんだバンプとを備えていることを特徴とする。 A wiring board with solder bumps according to one aspect of the present invention includes the wiring board having the above-described configuration and solder bumps provided on the connection pads and including the convex portions therein. And
本発明の一つの態様の半導体装置は、上記構成の配線基板と、電極を有しており、前記搭載部に搭載された半導体素子と、前記配線基板の前記接続パッドと前記半導体素子の前記電極との間に介在しており、内部に前記凸部を含んでいるはんだバンプとを備えることを特徴とする。 A semiconductor device according to an aspect of the present invention includes a wiring board having the above configuration and an electrode, a semiconductor element mounted on the mounting portion, the connection pad of the wiring board, and the electrode of the semiconductor element. And a solder bump including the convex portion inside.
本発明の一つの態様の配線基板によれば、上記構成を備えていることから、接続パッドにおいて、銅成分のエレクトロマイグレーションに起因した空隙の発生を抑制することができる。すなわち、上記配線基板においては、接続パッドに凸部が設けられていることから、凸部を含む接続パッドにおける銅の量が、拡散する銅の量に対して十分に大きい。そのため、凸部を含む接続パッドからはんだバンプ中に銅成分が拡散したとしても、その拡散による銅成分の減少は凸部の銅成分によって補われる。したがって、凸部を含む接続パッドにおける空隙の発生が抑制され得る。 According to the wiring board of one aspect of the present invention, since the above configuration is provided, it is possible to suppress the generation of voids due to the electromigration of the copper component in the connection pad. That is, in the wiring board, since the projection is provided on the connection pad, the amount of copper in the connection pad including the projection is sufficiently large relative to the amount of copper to diffuse. Therefore, even if the copper component diffuses into the solder bump from the connection pad including the convex portion, the decrease in the copper component due to the diffusion is compensated by the copper component of the convex portion. Therefore, generation | occurrence | production of the space | gap in the connection pad containing a convex part can be suppressed.
本発明の一つの態様のはんだバンプ付き配線基板によれば、上記構成の配線基板と、接続パッド上に設けられており、内部に凸部を含んでいるはんだバンプとを備えていることから、接続パッドにおけるエレクトロマイグレーションに起因する空隙の発生が抑制されたはんだバンプ付き配線基板を提供することができる。 According to the wiring board with solder bumps of one aspect of the present invention, the wiring board having the above-described configuration and the solder bumps provided on the connection pads and including the convex portions inside are provided. It is possible to provide a wiring board with solder bumps in which the generation of voids due to electromigration in the connection pads is suppressed.
本発明の一つの態様の半導体装置によれば、上記構成の配線基板と、搭載部に搭載された半導体素子と、配線基板の接続パッドと半導体素子の前記電極との間に介在しているとともに、内部に凸部を含んでいるはんだバンプとを備えることから、接続パッドにおけるエレクトロマイグレーションに起因する空隙の発生が抑制された半導体装置を提供することができる。 According to the semiconductor device of one aspect of the present invention, the wiring board having the above-described configuration, the semiconductor element mounted on the mounting portion, the connection pad of the wiring board, and the electrode of the semiconductor element are interposed. Since a solder bump including a convex portion is provided inside, a semiconductor device in which generation of voids due to electromigration in the connection pad is suppressed can be provided.
本発明の実施形態の配線基板、その配線基板を用いてなるはんだバンプ付き配線基板および半導体装置を添付の図面を参照して説明する。 A wiring board according to an embodiment of the present invention, a wiring board with solder bumps using the wiring board, and a semiconductor device will be described with reference to the accompanying drawings.
図１は本発明の配線基板の実施の形態の一例における要部を示す断面図である。また、図２（ａ）は、図１に示す配線基板の全体の一例を示す平面図であり、図２（ｂ）は、図
２（ａ）のＡ−Ａ線における断面図である。また、図３は、本発明の実施形態の半導体装置の要部を示す断面図である。絶縁基板１と、絶縁基板１の上面の搭載部１ａに設けられた接続パッド２と、接続パッド２上に設けられた凸部３とによって、半導体素子５を搭載するための配線基板が基本的に構成されている。配線基板に半導体素子５が実装されて半導体装置が形成されている。なお、図１および図２において、配線基板は、接続パッド２にはんだバンプ４が設けられてなる、はんだバンプ付き配線基板の状態で示している。図２（ａ）においては、はんだバンプ４を省略している。
FIG. 1 is a cross-sectional view showing a main part in an example of an embodiment of a wiring board of the present invention. 2A is a plan view showing an example of the entire wiring board shown in FIG. 1, and FIG. 2B is a cross-sectional view taken along the line AA in FIG. FIG. 3 is a cross-sectional view showing the main part of the semiconductor device according to the embodiment of the present invention. A wiring substrate for mounting the
配線基板は、半導体素子５を搭載して半導体装置を作製するための、いわゆるＩＣパッケージ等である。配線基板の絶縁基板１は、例えば、ガラスセラミック焼結体や酸化アルミニウム質焼結体，ムライト質焼結体，窒化アルミニウム質焼結体等のセラミック材料や、エポキシ樹脂，ポリイミド樹脂等の樹脂材料、セラミック材料やガラス材料等と樹脂材料との複合材料等の絶縁材料によって形成されている。この絶縁基板１が、半導体素子５の搭載部１ａを含む上面を有し、この搭載部１ａに接続パッド２が設けられている。
The wiring substrate is a so-called IC package or the like for mounting a
絶縁基板１は、例えば、ガラスセラミック焼結体からなる場合であれば、次のようにして製作することができる。即ち、ホウケイ酸系ガラス等のガラス成分と酸化アルミニウム等のセラミック成分とを主成分し、焼結助剤等を添加して作製した原料粉末に適当な有機バインダおよび有機溶剤を添加混合して泥漿状とし、これをドクターブレード法やリップコータ法等のシート成形技術を採用してシート状に成形することにより複数枚のセラミックグリーンシートを得て、その後、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層されたセラミックグリーンシートを還元雰囲気中において約800〜1000℃の温度で焼成することによって製
作される。
If the
絶縁基板１は、例えば四角板状であり、その上面の中央部の四角形状等の領域が半導体素子５の搭載部１ａとなっている。この搭載部１ａに、半導体素子５の複数の電極６がそれぞれ電気的に接続される複数の接続パッド２が設けられている。
The
接続パッド２は、絶縁基板１の上面の搭載部１ａに、半導体素子５の主面（図１の例では下面）に配置された電極６と対向するように配置されている。接続パッド２と半導体素子５の電極６とがはんだバンプ４を介して互いに接合されることによって半導体素子５と配線基板とが電気的および機械的に接続され、半導体装置が形成される。
The
接続パッド２は、例えば銅または銅を主成分とする合金等の金属材料により形成されている。接続パッド２の主成分が銅である場合には、銅の電気抵抗（抵抗率）が低いため、接続パッド２における電気抵抗を低く抑えることができる。
The
接続パッド２は、例えば平面視で円形状や楕円形状，四角形状等であり、対向して接続される電極６の形状や寸法に応じて適宜、形状および寸法が設定されている。例えば電極６が直径約100〜300μｍ程度の円形状等の場合であれば、接続パッド２は、これよりも若干大きな円形状等（例えば、電極６に比べて直径が約20μｍ程度大きい円形状等）に形成される。
The
接続パッド２は、メタライズ層やめっき層，蒸着層等の形態で形成することができる。例えば、接続パッド２が銅のメタライズ層からなる場合であれば、銅の粉末を有機溶剤およびバインダとともに混練して作製した金属ペーストを、絶縁基板１となるセラミックグリーンシートの表面（絶縁基板１の上面となる表面）から後述する貫通導体３となる金属ペーストの露出した端部にかけて、所定の接続パッド２のパターンで、スクリーン印刷法等の印刷法で印刷して同時焼成することによって形成することができる。
The
接続パッド２は、例えば、絶縁基板１の搭載部１ａから内部にかけて形成された貫通導体等の配線導体７を介して外部の電気回路（図１および図２では図示せず）と電気的に接続される。配線導体７の一部である貫通導体の端部に接続パッド２の下面が直接に接続されている。これによって、接続パッド２が配線導体７を介して絶縁基板１の下面等に電気的に導出されている。
The
配線導体７は、接続パッド２と同様の金属材料を用いて、同様の方法で形成することができる。配線導体７を形成する金属材料については、銅および銀が、それぞれの電気抵抗を低く抑える上で有利である。この場合、例えば、絶縁基板１となるセラミックグリーンのうち接続パッド２を形成する予定の位置にあらかじめ貫通孔を形成しておいて、この貫通孔内に貫通導体となる銅や銀等の金属ペーストを充填し、同時焼成を行なうことによって、絶縁基板１の厚み方向に貫通導体を形成することができる。
The
接続パッド２と半導体素子５の電極６とを接合する（電気的および機械的に接続する）はんだバンプ４を形成するはんだ材料としては、例えばスズ−鉛やスズ−銀，スズ−銀−銅，スズ−銀−ビスマス等を用いることができる。はんだバンプ４は、環境への悪影響を避ける上では、鉛等の有害物質を含有しない、いわゆる鉛フリーはんだであることが好ましい。これらのはんだ材料は、スズを約90質量％以上含んでいるため、はんだバンプ４の電気抵抗（抵抗率）は、スズの電気抵抗（抵抗率）と同じ程度である。
As a solder material for forming the
はんだバンプ４は、例えば上記のはんだ材料を用いて作製したはんだボールを接続パッド２上に位置合わせしてセットしておいて、電気炉中で一体的に加熱する（リフロー）によって形成することができる。
The
接続パッド２の上面の中央部に設けられた凸部３は、銅を主成分とする金属材料からなる。この凸部３が設けられていることから、接続パッド２において、銅成分のエレクトロマイグレーションに起因した空隙の発生を抑制することができる。すなわち、このような凸部３が設けられた接続パッド２を有する配線基板においては、凸部３を含む接続パッド２における銅の量が十分に大きい。そのため、接続パッド２からはんだバンプ４中に銅成分が拡散したとしても、その拡散による銅成分の減少を凸部３の銅成分によって補うことができる。そのため、凸部３を含む接続パッド２における空隙の発生を抑制することができる。
The
この場合、上記の凸部３は、はんだバンプ４に比べて電気抵抗（抵抗率）が低い。そのため、電極６から接続パッド２に流れる電流は、接続パッド２のうち凸部３が設けられた部分に集中しやすく、エレクトロマイグレーションが生じやすい。この、エレクトロマイグレーションやすい部分において銅成分の供給源である凸部３が設けられているため、エレクトロマイグレーションに起因する空隙の発生が効果的に抑制され得る。
In this case, the
言い換えれば、あえて接続パッド２に電流が流れやすい部分を設けるとともに、この電流が流れやすい部分において銅成分の供給を容易に行なえるようにしている。そのため、エレクトロマイグレーションによる、凸部３を含む接続パッド２における空隙が効果的に抑制されているということもできる。
In other words, the
凸部３は、接続パッド２と同様に、メタライズ層やめっき層，蒸着層等の形態で形成することができる。例えば、凸部３が銅のメタライズ層からなる場合であれば、接続パッド２の場合と同様の金属ペーストを、接続パッド２となる金属ペースト上に印刷して、同時焼成することによって形成することができる。また、凸部３は、接続パッド２と一体的に、同様の金属ペースト同士の同時焼成で設けられていてもよい。
The
また、上記配線基板にはんだバンプ４が設けられてなるはんだバンプ付き配線基板においては、上記構成の配線基板と、接続パッド２上に設けられており、内部に凸部３を含んでいるはんだバンプ４とを備えている。そのため、接続パッド２におけるエレクトロマイグレーションに起因する空隙の発生が抑制されたはんだバンプ付き配線基板を提供することができる。
Further, in the wiring board with solder bumps in which the solder bumps 4 are provided on the wiring board, the solder bumps provided on the wiring board having the above-described configuration and the
はんだバンプ付き配線基板は、前述したように、配線基板の接続パッド２にスズ−銀等のはんだ材料（はんだボール等）を、リフロー等の方法で接合することによって製作することができる。はんだボールが溶融した後に固化してはんだバンプ４になる。
As described above, the wiring board with solder bumps can be manufactured by bonding a solder material (solder ball or the like) such as tin-silver to the
また、上記配線基板に半導体素子５がはんだバンプ４を介して実装された半導体装置によれば、接続パッド２と電極６との間に介在しているとともに、内部に凸部３を含んでいるはんだバンプ４を含んでいる。そのため、接続パッド２におけるエレクトロマイグレーションに起因する空隙の発生が抑制された半導体装置を提供することができる。
Further, according to the semiconductor device in which the
はんだバンプ４を介した半導体素子５の配線基板への実装は、例えば次のようにして行なうことができる。すなわち、まず前述したようなはんだバンプ付き配線基板を製作する。次に、はんだバンプ付き配線基板のはんだバンプ４と半導体素子５の下面に設けられた電極６とを対向させて位置合わせする。その後、これらの実装基板（配線基板およびはんだバンプ４）と半導体素子５とをリフロー等の方法で再度加熱する。以上の工程によって、半導体装置を製作することができる。
The mounting of the
なお、半導体装置の製作の際には、はんだバンプ付き配線基板を別途準備する工程を省き、配線基板の接続パッド２と半導体素子５の電極６との間にはんだペースト等のはんだ材料を介在させて一体的に加熱して、接続パッド２と電極６とを互いに接合させるようにしてもよい。このようなはんだ材料としては、上記はんだバンプを作製するのと同様のはんだペーストが挙げられる。
When manufacturing the semiconductor device, a step of separately preparing a wiring board with solder bumps is omitted, and a solder material such as a solder paste is interposed between the
半導体素子５は、シリコンやガリウム砒素リン，ゲルマニウム，ヒ化ガリウム，窒化ガリウム，炭化珪素等の半導体材料からなる半導体基板によって形成されている。半導体素子５は、例えば、１辺の長さが約３〜10ｍｍ程度の四角板状のシリコン基板であり、その主面に銅やアルミニウム等からなる電極６が形成されている。
The
電極６は、半導体素子５の電子回路（集積回路）（図示せず）を配線基板に電気的に接続させ、配線基板を介して半導体素子５と外部の電気回路とを電気的に接続させるためのものである。電極６は、例えば銅やアルミニウム，銀，パラジウム，ニッケル等の金属材料によって形成されている。これらの金属材料のうち銅およびアルミニウムが、電気抵抗が低いことや経済性等を考慮して電極６を形成する金属材料の主成分として多く用いられる。電極６は、例えば、直径が約100〜300μｍの円形状等に形成されている。
The
半導体素子５は、例えば半導体基板（シリコンウエハ等）の主面にシリコンの酸化膜（符号なし）を形成した後、アルミニウムや銅を、所定の電子回路や電極６のパターンに、蒸着法およびフォトリソグラフ法等の微細加工技術で形成することによって作製されている。半導体基板のうち電極６等の導体同士の間には、ポリイミド樹脂等の絶縁材料からなるパッシベーション層（符号なし）が形成されている。
The
このような半導体装置は、例えばコンピュータや通信機器，検査装置等の各種の電子機器に部品として実装される。電子機器が備えるマザーボード等の回路が外部の電気回路に相当する。 Such a semiconductor device is mounted as a component in various electronic devices such as a computer, a communication device, and an inspection device. A circuit such as a motherboard provided in the electronic device corresponds to an external electric circuit.
凸部３は、接続パッド２に対する銅成分の供給量を多くすることを考えれば、高さが高く、体積が大きいほど好ましい。凸部３の体積を平面視における大きさを上記のように体積が大きなものとするためには、例えば凸部３の高さが高いほど好ましい。しかし、凸部３の高さが高くなり過ぎると、半導体装置としての低背化が妨げられる可能性がある。また、凸部３の上端部分と半導体素子５の電極６とが直接接し合い、はんだバンプ４を介した接続パッド２に対する電極６の付着の強度が低くなる可能性がある。
In consideration of increasing the supply amount of the copper component to the
例えば、平面視において、接続パッド２および凸部３が円形状であるとき、凸部３の直径は、凸部３の形成工程（印刷等）における位置精度を鑑み、接続パッド２の直径に対し、20μｍ〜30μｍ程度小さくすることが望ましい。凸部３の直径が30μｍを超えると、凸部３の形成位置がずれた場合、その凸部３が設けられた一つの接続パッド２と、これに隣接する他の接続パッド２との距離が小さいとき、隣り合うはんだバンプ４同士のショート等の不具合を生じさせる可能性がある。また、凸部３の直径が20μｍ未満になると、上記効果（銅の供給による空隙の抑制）が低減されてしまう。
For example, when the
凸部３の高さは、接続パッド２の直径に対し、25〜50％であることが望ましい。凸部３の高さが接続パッド２の直径に対して25％未満であると、上記効果が低くなる傾向がある。また、50％を超えると、凸部３の上端部分と半導体素子５の電極６とが直接接し合いやすくなる。そのため、はんだバンプ４を介した接続パッド２に対する電極６の付着の強度が低くなる可能性がある。
The height of the
一例を挙げれば、例えば、はんだバンプ４がスズ−銀−銅（Ｓｎ−３Ａｇ−0.5Ｃｕ）
からなり、接続パッド２を通る電流の電流密度が約5000〜15000Ａ／ｃｍ２程度の場合で
あり、接続パッド２の平面視における直径が100μｍであれば、凸部３の直径は70〜80μ
ｍで、凸部３の高さは、25〜50μｍ程度に設定すればよい。
As an example, for example, the
And the current density of the current passing through the
m and the height of the
凸部３は、図１〜図３に示す例においては側面視で台形状に、また平面視で円形状に（つまり円錐台状に）設けられている。また、これらの例において、平面視で接続パッド２も円形状であり、接続パッド２と凸部３とは同心円状に設けられている。凸部３は、上記の例に限らず、前述したように、接続パッド２に対する銅成分の供給を容易とすること、および接続パッド２の一部における導通抵抗を下げること等の効果を得ることができる範囲であれば、他の形状および位置でも構わない。
In the example shown in FIGS. 1 to 3, the
例えば、凸部３は、円柱状または四角柱状等の柱状、半球状等でも構わない。また、凸部３は、円形状であって、接続パッド２（円形状）と中心の位置がずれたものでも構わない。ただし、凸部３は、接続パッド２の外周部分の一部に偏って設けられていると、接続パッド２のうち凸部３から離れた位置に対する銅成分の供給が不十分になる可能性がある。そのため、凸部３は、接続パッド２の中央部に設けられている。また、平面視における接続パッド２の外周と凸部３の外周との距離は、接続パッド２の全周においてほぼ同じであることが好ましい。
For example, the
なお、凸部３を接続パッド２の全域にわたって設けると、エレクトロマイグレーションによってはんだバンプ４中に拡散する銅成分の供給の上では都合がよいようにも思われるが、半導体素子５が実装される工程において、溶融したはんだバンプ４が横に広がりやすい。そのため、隣接する接続パッド２同士の間で、それぞれのはんだバンプ４（溶融したものも含む）同士がショートする可能性が増す。また、隣り合うはんだバンプ４同士の間隔が狭くなるために、例えば、半導体素子５と絶縁基板１の搭載部１ａとの間に充填樹脂（アンダーフィル）（図示せず）が充填される半導体装置が作製されるときに、その充填ができなくなる可能性がある。
In addition, although it seems that it is convenient when the
言い換えれば、平面視において、凸部３の外周の全周が、接続パッド２の外周よりも内側に位置していることが好ましい。すなわち、凸部３の外周の全周において、その外周よりも外側に、凸部３が設けられていない部分が存在していることが好ましい。
In other words, it is preferable that the entire circumference of the outer periphery of the
また、接続パッド２に配線導体７として貫通導体が接続されている場合には、凸部３が、平面視で少なくとも貫通導体と重なる位置に設けられていれば、次のような効果を得ることもできる。すなわち、このような場合には、接続パッド２のうち平面視で貫通導体が接続されている部分において電流密度が大きくなる傾向がある。これに対して、この電流密度が大きい部分（つまりエレクトロマイグレーションが生じやすい部分）に、銅の供給源としての凸部３が設けられていれば、銅成分の供給が容易である。そのため、エレクトロマイグレーションによる接続パッド２における空隙の発生がより効果的に抑制され得る。
Further, when the through conductor is connected to the
凸部３は、上記のように銅を主成分とする金属材料によって設けられている。銅からなる凸部３は、例えば銅を99.9質量％以上含む、いわゆる純銅からなる。また、銅からなる凸部３は、ガラス等の、金属以外の成分を含んでいてもよい。ガラス等は、例えば粒子状として凸部３の内部に分散している。この場合、凸部３の内部においてガラス成分等の分布が異なっていても構わない。ただし、この場合でも、凸部３については、少なくとも最表層（表面から５μｍ以内の内部）においては、良好な半田濡れ性を確保するために、ガラス等を含まないことが望ましい。
The
凸部３を形成している、銅を主成分とする金属材料は、銅以外に他の成分、例えば金または銀等が多少含まれていても構わない。この場合でも、銅の含有率が99質量％以上であることが好ましい。
The metal material which has the copper as a main component and forms the
また、凸部３に含まれている銅は、結晶が無配向のものである場合には、エレクトロマイグレーションによる空隙の発生を、より効果的に抑制することができる。すなわち、この場合には、凸部３に含まれる銅のエレクトロマイグレーションによる拡散が抑制され得る。そのため、上記空隙の発生を抑制する上で有利である。結晶が無配向である銅としては、例えば銅粉末の焼結によって形成された銅の多結晶体、例えば、メタライズ層として形成された銅が挙げられる。
Moreover, the copper contained in the
なお、銅の結晶が無配向である場合には、エレクトロマイグレーションによる銅の拡散が生じやすい結晶面の割合が小さいため、拡散がより効果的に抑制され得ると推定される。凸部３に含まれる銅においてエレクトロマイグレーションが生じやすいのは、銅の結晶配向性が（１１０）配向である場合であると考えられる。この原因については、結晶配向が（１１０）である場合、結晶粒は上下に連なった柱状の結晶であり、電子の流れが結晶配向に沿って流れやすいために、エレクトロマイグレーションによる銅原子の移動が起こりやすくなると推定される。
In addition, when the copper crystal is non-oriented, it is estimated that the diffusion can be more effectively suppressed because the ratio of the crystal plane in which the copper is easily diffused by electromigration is small. It is considered that the electromigration tends to occur in the copper contained in the
図５および図６は、それぞれ、図３に示す半導体装置の変形例を示す断面図である。図５および図６において図１〜図３と同様の部位には同様の符号を付している。図５および図６に示す例において、凸部３は、錘状の上端部３ａを有している。この場合には、錘状の上端部３ａに電流が集中しやすく、またこの上端部の下側で凸部３の厚みが大きい。つまり、電流が集中しやすい部分が設けられているとともに、この電流が集中しやすい部分で銅成分の供給がより容易とされている。そのため、凸部３を含む接続パッド２における空隙の発生がより効果的に抑制され得る。
5 and 6 are cross-sectional views showing modifications of the semiconductor device shown in FIG. In FIGS. 5 and 6, the same parts as those in FIGS. 1 to 3 are denoted by the same reference numerals. In the example shown in FIGS. 5 and 6, the
このような半導体装置は、上記錘状の上端部３ａを有する凸部３が設けられた配線基板
に、半導体素子５を実装することによって作製することができる。言い換えれば、錘状の上端部３ａを有する凸部３が設けられた配線基板によって、上記空隙が抑制された半導体装置を作製することができる。
Such a semiconductor device can be manufactured by mounting the
凸部３の錐状の上端部３ａは、例えば凸部３となる銅のペーストの上端部に、さらに銅のペーストを所定形状に塗布し、焼成することによって設けることができる。また、凸部３となる銅のペーストの上端部の一部をレーザ加工等の方法で削って、錘状の上端部３ａを設けるようにしてもよい。
The conical
図５に示す例は、凸部３の上端部が全体的に円錐状である場合、つまり、凸部３が、錘状の一つの上端部３ａを有する場合の例である。この場合には、凸部３の形成が容易であるため、配線基板および半導体装置としての生産性を高く確保する上で有利である。
The example shown in FIG. 5 is an example in which the upper end portion of the
図６に示す例は、例えば図５に示すような上端部３ａが複数の分離端部３ｂ（３ａ）に分かれている場合の例である。複数の分離端部３ｂ（３ａ）のそれぞれが錐状になっている。この場合には、一つの分離端部３ｂ（３ａ）において電流密度が高くなり過ぎることが抑制される。つまり、上端部３ａ自体における空隙の発生が抑制され得る。また、それぞれの分離端部３ｂ（３ａ）において、前述したように接続パッド２における空隙の発生を抑制する効果を得ることができる。そのため、凸部３を含む接続パッド２における空隙の発生が、より効果的に抑制され得る。
The example shown in FIG. 6 is an example when the
なお、複数の分離端部３ｂ（３ａ）は、その一部のみが錘状であっても、上記と同様の効果を得ることができる。また、複数の分離端部３ｂ（３ａ）は、それぞれの上端の高さ位置が互いに異なっていてもよい。
The plurality of
下記の半導体素子および配線基板を準備し、半導体素子の電極と配線基板の接続パッドとをスズ−銀はんだからなるはんだバンプを介して互いに電気的および機械的に接続して、実施例の半導体装置（本発明の配線基板を用いた半導体装置の一例）および比較例の半導体装置を作製した。実施例の半導体装置は、接続パッドに銅からなる凸部を設け、比較例の半導体装置では凸部を設けなかった。 The following semiconductor element and wiring board are prepared, and the electrodes of the semiconductor element and the connection pads of the wiring board are electrically and mechanically connected to each other via solder bumps made of tin-silver solder, and the semiconductor device of the embodiment (An example of a semiconductor device using the wiring board of the present invention) and a semiconductor device of a comparative example were manufactured. In the semiconductor device of the example, a convex portion made of copper was provided on the connection pad, and the convex portion was not provided in the semiconductor device of the comparative example.
半導体素子：半導体基板として、辺の長さが５×５ｍｍの正方形板状のシリコン基板を用い、この半導体基板の主面にシリコンの酸化膜を介してアルミニウムからなる電子回路と銅および銅を被覆するニッケル層からなる電極を配置したものを用いた。電極は、直径が約100μｍの円形状であり、半導体基板の主面に縦横の並びに64個（８×８）配列させ
た。
Semiconductor element: As a semiconductor substrate, a silicon substrate of a square plate shape with a side length of 5 × 5 mm is used, and the main surface of the semiconductor substrate is covered with an electronic circuit made of aluminum and copper and copper via a silicon oxide film. An electrode having a nickel layer is disposed. The electrodes were circular with a diameter of about 100 μm, and 64 (8 × 8) arrays were arranged vertically and horizontally on the main surface of the semiconductor substrate.
配線基板：ガラスセラミック焼結体を用いて作製した、各辺の長さが約10×10×１ｍｍの正方形板状の絶縁基板の上面に、銅のメタライズ層によって、直径が約100μｍの円形
状の接続パッドを形成した。接続パッドの個数は半導体素子の電極の個数と同じ64個であり、各接続パッドは、半導体素子の電極に対応する位置に形成した。
Wiring board: Circular shape with a diameter of about 100μm on the upper surface of a square plate-like insulating board with a side length of about 10 x 10 x 1mm, made using a glass ceramic sintered body. The connection pads were formed. The number of connection pads is 64, the same as the number of electrodes of the semiconductor element, and each connection pad was formed at a position corresponding to the electrode of the semiconductor element.
凸部：側面視で台形状であり、平面視で円形状であるものとして、接続パッドと同様の材料を用いた銅のメタライズにより設けた。接続パッドと凸部とは同時焼成により一体的に形成した。側面視において凸部の下底は約80μｍであり、上底は約50μｍであり、高さは約30μｍであった。 Convex part: Provided by copper metallization using the same material as that of the connection pad as a trapezoidal shape in a side view and a circular shape in a plan view. The connection pad and the convex part were integrally formed by simultaneous firing. In the side view, the lower base of the convex portion was about 80 μm, the upper base was about 50 μm, and the height was about 30 μm.
はんだバンプ：スズ−銀−銅（Ｓｎ−３Ａｇ−0.5Ｃｕ）はんだを用いた。はんだバン
プの形成は、上記組成のはんだボールを半導体素子の電極上に載せて、約260℃でリフロ
ーして凸状に接合させることによって行なった。
Solder bump: Tin-silver-copper (Sn-3Ag-0.5Cu) solder was used. The solder bumps were formed by placing solder balls having the above composition on the electrodes of the semiconductor element and reflowing them at about 260 ° C. to join them in a convex shape.
以上の実施例および比較例、それぞれの半導体装置について、プリント回路基板に実装した後、配線基板と半導体素子との間で通電を500時間行なった後、接続パッドと電極と
の間における通電前後の抵抗値の上昇率を算出し、上昇率20％以上で故障と判定した。各接続パッドにおける通電量（配線基板の各貫通導体から接続パッドを通ってはんだバンプ、さらに電極にかけて流れる電流の、それぞれの接続パッドにおける大きさ）は約0.8Ａ
とした。半導体素子の電極においても同様に約0.8Ａの電流を通電させた。接続パッドに
おける電流密度は約4527Ａ／ｃｍ２であり、電極における電流密度は約10185Ａ／ｃｍ２
であった。
About each of the above examples and comparative examples, each semiconductor device was mounted on a printed circuit board, energized between the wiring board and the semiconductor element for 500 hours, and before and after energization between the connection pad and the electrode. The rate of increase in resistance was calculated, and a failure was determined when the rate of increase was 20% or more. The energization amount at each connection pad (the magnitude of the current flowing from each through conductor of the wiring board through the connection pad to the solder bump and further to the electrode at each connection pad) is about 0.8 A
It was. Similarly, a current of about 0.8 A was applied to the electrodes of the semiconductor element. The current density at the connection pad is about 4527 A /
Met.
以上の結果、実施例の半導体装置では故障発生が見られなかったのに対し、比較例の半導体装置では20％の接続パッドにおいて故障が発生していた。これにより、実施例の半導体装置における、接続パッドの空隙の発生を抑制する効果を確認することができた。 As a result of the above, no failure occurred in the semiconductor device of the example, whereas failure occurred in 20% of the connection pads in the semiconductor device of the comparative example. Thereby, the effect which suppresses generation | occurrence | production of the space | gap of a connection pad in the semiconductor device of an Example was able to be confirmed.
１・・・絶縁基板
１ａ・・搭載部
２・・・接続パッド
３・・・凸部
３ａ・・上端部
３ｂ・・分離端部
４・・・はんだバンプ
５・・・半導体素子
６・・・電極
７・・・配線導体
DESCRIPTION OF
Claims (6)
前記搭載部に設けられた接続パッドと、
銅を主成分とする金属材料からなり、前記接続パッドの上面の中央部に設けられた凸部とを備えていることを特徴とする配線基板。 An insulating substrate having an upper surface including a mounting portion of a semiconductor element;
A connection pad provided on the mounting portion;
A wiring board comprising a metal material mainly composed of copper and having a convex portion provided at the center of the upper surface of the connection pad.
前記接続パッド上に設けられており、内部に前記凸部を含んでいるはんだバンプとを備えていることを特徴とするはんだバンプ付き配線基板。 The wiring board according to any one of claims 1 to 4,
A wiring board with solder bumps, which is provided on the connection pad and includes solder bumps including the protrusions therein.
電極を有しており、前記搭載部に搭載された半導体素子と、
前記配線基板の前記接続パッドと前記半導体素子の前記電極との間に介在しており、内部に前記凸部を含んでいるはんだバンプとを備えることを特徴とする半導体装置。 The wiring board according to any one of claims 1 to 4,
A semiconductor element having an electrode and mounted on the mounting portion;
A semiconductor device comprising: a solder bump interposed between the connection pad of the wiring board and the electrode of the semiconductor element and including the convex portion therein.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012013108A JP2013153060A (en) | 2012-01-25 | 2012-01-25 | Wiring board, wiring board with solder bump, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012013108A JP2013153060A (en) | 2012-01-25 | 2012-01-25 | Wiring board, wiring board with solder bump, and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013153060A true JP2013153060A (en) | 2013-08-08 |
Family
ID=49049201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012013108A Pending JP2013153060A (en) | 2012-01-25 | 2012-01-25 | Wiring board, wiring board with solder bump, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013153060A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015070047A (en) * | 2013-09-27 | 2015-04-13 | 京セラ株式会社 | Electronic component mounting board and electronic device |
| JP2019087693A (en) * | 2017-11-09 | 2019-06-06 | 株式会社デンソー | Semiconductor device |
-
2012
- 2012-01-25 JP JP2012013108A patent/JP2013153060A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015070047A (en) * | 2013-09-27 | 2015-04-13 | 京セラ株式会社 | Electronic component mounting board and electronic device |
| JP2019087693A (en) * | 2017-11-09 | 2019-06-06 | 株式会社デンソー | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI257832B (en) | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate | |
| TWI549204B (en) | Manufacturing method of semiconductor device | |
| TW200525666A (en) | Bump-on-lead flip chip interconnection | |
| JP6255949B2 (en) | Bonding method and semiconductor device manufacturing method | |
| JP2011114259A (en) | Semiconductor device and method of manufacturing the same | |
| JP2015106617A (en) | Substrate bonding method, bump forming method, and semiconductor device | |
| JP2009004454A (en) | Electrode structure, forming method thereof, electronic component, and mounting substrate | |
| JP2009200067A (en) | Semiconductor chip and semiconductor device | |
| JPWO2012073417A1 (en) | Electronic component mounting body, electronic component, board | |
| JP5848139B2 (en) | Wiring board, wiring board with solder bump, and semiconductor device | |
| JP2013153060A (en) | Wiring board, wiring board with solder bump, and semiconductor device | |
| JP2013175578A (en) | Wiring board and semiconductor device | |
| JP2018037520A (en) | Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device | |
| JP2012074505A (en) | Substrate for semiconductor mounting devices, and semiconductor mounting device | |
| JP6154110B2 (en) | Mounting board | |
| JPH10303330A (en) | Wiring substrate | |
| JP2014078627A (en) | Wiring board, wiring board with solder bumps and semiconductor device | |
| JP6464762B2 (en) | Semiconductor package substrate, semiconductor package, semiconductor package substrate manufacturing method, and semiconductor package manufacturing method | |
| JPH10209591A (en) | Wiring board | |
| JP3618060B2 (en) | Wiring board for mounting semiconductor element and semiconductor device using the same | |
| JP2013115244A (en) | Substrate for mounting electronic component, electronic device, and manufacturing method of substrate for mounting electronic component | |
| JP2012151351A (en) | Wiring board, wiring board with solder bumps, and semiconductor device | |
| JP7158179B2 (en) | Semiconductor chip laminate and method for manufacturing semiconductor chip laminate | |
| TW201212136A (en) | Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball | |
| JP2014011259A (en) | Semiconductor device |