JP2013149898A - Semiconductor light-emitting device - Google Patents

Semiconductor light-emitting device Download PDF

Info

Publication number
JP2013149898A
JP2013149898A JP2012010876A JP2012010876A JP2013149898A JP 2013149898 A JP2013149898 A JP 2013149898A JP 2012010876 A JP2012010876 A JP 2012010876A JP 2012010876 A JP2012010876 A JP 2012010876A JP 2013149898 A JP2013149898 A JP 2013149898A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
light emitting
emitting device
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012010876A
Other languages
Japanese (ja)
Inventor
Eiji Muramoto
衛司 村本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012010876A priority Critical patent/JP2013149898A/en
Publication of JP2013149898A publication Critical patent/JP2013149898A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting device with improved light output per unit area.SOLUTION: In a semiconductor light-emitting device 10, a first semiconductor stack 11 and a second semiconductor stack 12 are stacked via an insulating film 13. The first semiconductor stack 11 has a first semiconductor layer 15 of a first conductivity type, a second semiconductor layer 17 of a second conductivity type, and a first semiconductor light-emitting layer 16 provided between the first and second semiconductor layers 15 and 17. The second semiconductor stack 12 has a third semiconductor layer 18 of the second conductivity type, a fourth semiconductor layer 20 of the first conductivity type, and a second semiconductor light-emitting layer 19 provided between the third and fourth semiconductor layers 18 and 20. First to fourth electrodes 24, 25, 26, and 27 are electrically connected to the first to the fourth semiconductor layers 15, 17, 18, and 20.

Description

本発明の実施形態は、半導体発光装置に関する。   Embodiments described herein relate generally to a semiconductor light emitting device.

従来、半導体発光装置には、同種または異種の第１半導体積層体と第２半導体積層体を、直接または導電層を介して接合し、第１および第２半導体積層体から同時に光を取り出すように構成されているものがある。   2. Description of the Related Art Conventionally, in a semiconductor light emitting device, the same or different kinds of first semiconductor stacked body and second semiconductor stacked body are joined directly or via a conductive layer, and light is extracted simultaneously from the first and second semiconductor stacked bodies. Some are configured.

第１および第２半導体積層体を積層することにより、同種の第１および第２半導体積層体では、単位面積当たりの光出力が増大する。異種の第１および第２半導体積層体では、波長の異なる光が混合された光出力が得られる。   By laminating the first and second semiconductor stacks, the light output per unit area increases in the same kind of first and second semiconductor stacks. In the first and second semiconductor stacks of different types, a light output in which light having different wavelengths is mixed is obtained.

然しながら、この種の半導体発光装置は、電気的には２つのダイオードが順方向に直列接続された２端子回路または逆方向に直列接続された３端子回路である。   However, this type of semiconductor light emitting device is electrically a two-terminal circuit in which two diodes are connected in series in the forward direction or a three-terminal circuit in which the diodes are connected in series in the reverse direction.

半導体発光装置が２端子回路の場合、第１および第２半導体積層体は等しい電流で通電される。半導体発光装置が３端子回路の場合、第１および第２半導体積層体は同一電源で通電される。   When the semiconductor light emitting device is a two-terminal circuit, the first and second semiconductor stacked bodies are energized with an equal current. When the semiconductor light emitting device is a three-terminal circuit, the first and second semiconductor stacked bodies are energized with the same power source.

そのため、第１および第２半導体積層体の通電条件を独立して自由に設定することができない。従って、第１および第２半導体積層体を目的に応じて最適条件で通電することができないという問題がある。   Therefore, the energization conditions for the first and second semiconductor stacks cannot be set independently and freely. Therefore, there is a problem that the first and second semiconductor stacked bodies cannot be energized under optimum conditions according to the purpose.

特許公報第４６９９２８７号Patent Publication No. 4699287 特許公報第４７３５７９４号Patent Publication No. 4735794

本発明は、単位面積当たりの光出力を高めた半導体発光装置を提供する。   The present invention provides a semiconductor light emitting device having an increased light output per unit area.

一つの実施形態によれば、半導体発光装置では、第１半導体積層体と第２半導体積層体が絶縁膜を介して積層されている。前記第１半導体積層体は、第１導電型の第１半導体層と、第２導電型の第２半導体層と、前記第１および第２半導体層の間に設けられた第１半導体発光層とを有している。前記第２半導体積層体は、第２導電型の第３半導体層と、第１導電型の第４半導体層と、前記第３および第４半導体層の間に設けられた第２半導体発光層とを有している。第１乃至第４電極が、前記第１乃至第４半導体層に電気的に接続されている。   According to one embodiment, in the semiconductor light emitting device, the first semiconductor stacked body and the second semiconductor stacked body are stacked via the insulating film. The first semiconductor stacked body includes a first conductive type first semiconductor layer, a second conductive type second semiconductor layer, and a first semiconductor light emitting layer provided between the first and second semiconductor layers. have. The second semiconductor stacked body includes a second conductivity type third semiconductor layer, a first conductivity type fourth semiconductor layer, and a second semiconductor light emitting layer provided between the third and fourth semiconductor layers; have. First to fourth electrodes are electrically connected to the first to fourth semiconductor layers.

実施例１に係る半導体発光装置を示す図。1 is a diagram illustrating a semiconductor light emitting device according to Example 1. FIG. 実施例１に係る半導体発光装置を示す断面図。1 is a cross-sectional view showing a semiconductor light emitting device according to Example 1. FIG. 実施例１に係る半導体発光装置の要部を示す断面図。FIG. 3 is a cross-sectional view illustrating a main part of the semiconductor light emitting device according to the first embodiment. 実施例１に係る半導体発光装置の等価回路を示す図。1 is a diagram illustrating an equivalent circuit of a semiconductor light emitting device according to Example 1. FIG. 実施例１に係る半導体発光装置が実装された状態を示す平面図。FIG. 3 is a plan view showing a state in which the semiconductor light emitting device according to Example 1 is mounted. 実施例１に係る半導体発光装置の通電方法を比較例の半導体発光装置の通電方法と対比して示す回路図。FIG. 3 is a circuit diagram illustrating a method for energizing a semiconductor light emitting device according to Example 1 in contrast to a method for energizing a semiconductor light emitting device of a comparative example. 実施例１に係る半導体発光装置の製造工程を順に示す断面図。Sectional drawing which shows the manufacturing process of the semiconductor light-emitting device concerning Example 1 in order. 実施例１に係る半導体発光装置の製造工程を順に示す断面図。Sectional drawing which shows the manufacturing process of the semiconductor light-emitting device concerning Example 1 in order. 実施例１に係る半導体発光装置の製造工程を順に示す断面図。Sectional drawing which shows the manufacturing process of the semiconductor light-emitting device concerning Example 1 in order. 実施例２に係る半導体発光装置を示す図。FIG. 6 is a diagram showing a semiconductor light emitting device according to Example 2. 実施例２に係る半導体発光装置を示す断面図。6 is a cross-sectional view showing a semiconductor light emitting device according to Example 2. FIG. 実施例２に係る半導体発光装置の製造工程を順に示す断面図。Sectional drawing which shows the manufacturing process of the semiconductor light-emitting device concerning Example 2 in order. 実施例２に係る半導体発光装置の製造工程を順に示す断面図。Sectional drawing which shows the manufacturing process of the semiconductor light-emitting device concerning Example 2 in order. 実施例２に係る半導体発光装置の製造工程を順に示す断面図。Sectional drawing which shows the manufacturing process of the semiconductor light-emitting device concerning Example 2 in order. 実施例２に係る別の半導体発光装置を示す断面図。FIG. 6 is a cross-sectional view showing another semiconductor light emitting device according to Example 2; 実施例２に係る別の半導体発光装置を示す断面図。FIG. 6 is a cross-sectional view showing another semiconductor light emitting device according to Example 2; 実施例２に係る別の半導体発光装置を示す断面図。FIG. 6 is a cross-sectional view showing another semiconductor light emitting device according to Example 2; 実施例３に係る半導体発光装置を示す図。FIG. 10 is a diagram illustrating a semiconductor light emitting device according to Example 3; 実施例３に係る半導体発光装置を示す断面図。FIG. 6 is a cross-sectional view showing a semiconductor light emitting device according to Example 3; 実施例３に係る別の半導体発光装置を示す断面図。FIG. 9 is a cross-sectional view showing another semiconductor light emitting device according to Example 3; 実施例３に係る別の半導体発光装置を示す断面図。FIG. 9 is a cross-sectional view showing another semiconductor light emitting device according to Example 3;

以下、本発明の実施例について図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

本実施例に係る半導体発光装置について図１を用いて説明する。図１は本実施例の半導体発光装置を示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図である。図２は図１（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図である。図３は半導体発光装置の要部を示す断面図である。   A semiconductor light emitting device according to this example will be described with reference to FIG. FIG. 1 is a diagram showing a semiconductor light emitting device of this embodiment, FIG. 1 (a) is a plan view thereof, and FIG. 1 (b) is cut along the line AA in FIG. FIG. FIG. 2 is a cross-sectional view taken along the line BB in FIG. FIG. 3 is a cross-sectional view showing the main part of the semiconductor light emitting device.

本実施例の半導体発光装置１０は、窒化物半導体を用いた青色発光ダイオード（Light Emitting diode）である。   The semiconductor light emitting device 10 of this embodiment is a blue light emitting diode (Light Emitting diode) using a nitride semiconductor.

図１乃至図３に示すように、半導体発光装置１０は、第１半導体積層体１１と第２半導体積層体１２が絶縁膜１３を介して積層された半導体発光装置である。   As shown in FIGS. 1 to 3, the semiconductor light emitting device 10 is a semiconductor light emitting device in which a first semiconductor stacked body 11 and a second semiconductor stacked body 12 are stacked via an insulating film 13.

絶縁性の基板１４に第１半導体積層体１１が設けられている。基板１４は、例えばサファイア基板である。   The first semiconductor stacked body 11 is provided on the insulating substrate 14. The substrate 14 is, for example, a sapphire substrate.

第１半導体積層体１１は、第１導電型の第１半導体層１５と、第２導電型の第２半導体層１７と、第１および第２半導体層１５、１７の間に設けられた第１半導体発光層１６を有している。   The first semiconductor stacked body 11 includes a first conductive type first semiconductor layer 15, a second conductive type second semiconductor layer 17, and a first semiconductor layer 15 provided between the first and second semiconductor layers 15 and 17. The semiconductor light emitting layer 16 is included.

第１半導体層１５は、Ｎ型ＧａＮクラッド層３１を含んでいる。Ｎ型ＧａＮクラッド層３１は、第１半導体発光層１６、第２半導体層１７をエピタキシャル成長させるための下地単結晶層を兼ねており、例えば不純物濃度が約３Ｅ１８ｃｍ−３で、約２乃至５μｍと厚く形成されている。 The first semiconductor layer 15 includes an N-type GaN cladding layer 31. The N-type GaN clad layer 31 also serves as a base single crystal layer for epitaxially growing the first semiconductor light emitting layer 16 and the second semiconductor layer 17, and has an impurity concentration of about 3E18 cm −3 and a thickness of about 2 to 5 μm, for example. Is formed.

第２半導体層１７は、Ｐ型ＧａＮクラッド層３２とＰ型ＧａＮクラッド層３２上に設けられたＰ型ＧａＮコンタクト層３３を含んでいる。Ｐ型ＧａＮクラッド層３２は、例えば厚さが約１００ｎｍ、不純物濃度が約１Ｅ２０ｃｍ−３である。Ｐ型ＧａＮコンタクト層３３は、例えば厚さが約１０ｎｍ、不純物濃度が約１Ｅ２１ｃｍ−３である。 The second semiconductor layer 17 includes a P-type GaN cladding layer 32 and a P-type GaN contact layer 33 provided on the P-type GaN cladding layer 32. The P-type GaN cladding layer 32 has, for example, a thickness of about 100 nm and an impurity concentration of about 1E20 cm −3 . For example, the P-type GaN contact layer 33 has a thickness of about 10 nm and an impurity concentration of about 1E21 cm −3 .

第１半導体発光層１６は、ＧａＮ障壁層３４とＩｎＧａＮ井戸層３５が交互に積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を含んでいる。ＧａＮ障壁層３４は、例えば厚さが約５ｎｍである。ＩｎＧａＮ井戸層３５は、例えば厚さが約２．５ｎｍである。ＩｎＧａＮ井戸層３５のＩｎ組成比は放出される光のピーク波長が、例えば約４５０ｎｍになるように０．１程度に設定されている。   The first semiconductor light emitting layer 16 includes a multiple quantum well (MQW) structure in which GaN barrier layers 34 and InGaN well layers 35 are alternately stacked. The GaN barrier layer 34 has a thickness of about 5 nm, for example. The InGaN well layer 35 has a thickness of about 2.5 nm, for example. The In composition ratio of the InGaN well layer 35 is set to about 0.1 so that the peak wavelength of emitted light is about 450 nm, for example.

同様に、第２半導体積層体１２は、第２導電型の第３半導体層１８と、第１導電型の第４半導体層２０と、第３および第４半導体層１８、２０の間に設けられた第２半導体発光層１９を有している。   Similarly, the second semiconductor stacked body 12 is provided between the second conductive type third semiconductor layer 18, the first conductive type fourth semiconductor layer 20, and the third and fourth semiconductor layers 18, 20. The second semiconductor light emitting layer 19 is provided.

第３半導体層１８、第２半導体発光層１９および第４半導体層２０は、第１半導体層１５、第１半導体発光層１６および第２半導体層１７と同様であり、その説明は省略する。   The third semiconductor layer 18, the second semiconductor light emitting layer 19 and the fourth semiconductor layer 20 are the same as the first semiconductor layer 15, the first semiconductor light emitting layer 16 and the second semiconductor layer 17, and the description thereof is omitted.

第２半導体層１７と絶縁膜１３の間に、第１および第２半導体発光層１６、１９から放出される光に対して透明な第１透明導電膜２１が設けられている。第１透明導電膜２１は、第２半導体層１７の周辺部を除いて設けられている。   A first transparent conductive film 21 that is transparent to light emitted from the first and second semiconductor light emitting layers 16 and 19 is provided between the second semiconductor layer 17 and the insulating film 13. The first transparent conductive film 21 is provided except for the peripheral portion of the second semiconductor layer 17.

第３半導体層１８と絶縁膜１３の間に、第１および第２半導体発光層１６、１９から放出される光に対して透明な第２透明導電膜２２が設けられている。第２透明導電膜２２は、第３半導体層１８の周辺部を除いて設けられている。   A second transparent conductive film 22 that is transparent to light emitted from the first and second semiconductor light emitting layers 16 and 19 is provided between the third semiconductor layer 18 and the insulating film 13. The second transparent conductive film 22 is provided except for the peripheral portion of the third semiconductor layer 18.

第１および第２透明導電膜２１、２２は、例えば厚さが１００ｎｍ乃至２００ｎｍ程度のＩＴＯ（Indium Tin Oxide）膜である。   The first and second transparent conductive films 21 and 22 are, for example, ITO (Indium Tin Oxide) films having a thickness of about 100 nm to 200 nm.

第２透明導電膜２２の一部と絶縁膜１３の間に引き出し電極２３が設けられている。引き出し電極２３は、一方が第２透明導電膜２２に接触し、他方は第２透明導電膜２２より外側の絶縁膜１３上まで延在している。   An extraction electrode 23 is provided between a part of the second transparent conductive film 22 and the insulating film 13. One of the lead electrodes 23 is in contact with the second transparent conductive film 22, and the other extends to the insulating film 13 outside the second transparent conductive film 22.

絶縁膜１３は、後述するように第１および第２絶縁膜１３ａ、１３ｂが接合して一体化した絶縁膜である。絶縁膜１３により、第１半導体積層体１１と第２半導体積層体１２は電気的に分離されて接合されている。絶縁膜１３は、例えばシリコン酸化膜である。   The insulating film 13 is an insulating film in which the first and second insulating films 13a and 13b are joined and integrated as will be described later. By the insulating film 13, the first semiconductor stacked body 11 and the second semiconductor stacked body 12 are electrically separated and joined. The insulating film 13 is a silicon oxide film, for example.

半導体発光装置１０は平面視で矩形状である。半導体発光装置１０には、矩形の隅に第１乃至第３切り欠き部１０ａ、１０ｂ、１０ｃが設けられている。第１切り欠き部１０ａには、第１半導体層１５が露出している。第２切り欠き部１０ｂには、第１透明導電膜２１が露出している。第３切り欠き部１０ｃには、引き出し電極２３が露出している。   The semiconductor light emitting device 10 has a rectangular shape in plan view. The semiconductor light emitting device 10 is provided with first to third notches 10a, 10b, and 10c at the corners of a rectangle. The first semiconductor layer 15 is exposed in the first notch 10a. The first transparent conductive film 21 is exposed in the second cutout portion 10b. The extraction electrode 23 is exposed in the third cutout portion 10c.

第１切り欠き部１０ａに露出した第１半導体層１５上に、第１電極（Ｎ側電極）２４が設けられている。第２切り欠き部１０ｂに露出した第１透明導電膜２１上に、第２電極（Ｐ側電極）２５が設けられている。   A first electrode (N-side electrode) 24 is provided on the first semiconductor layer 15 exposed in the first notch 10a. A second electrode (P-side electrode) 25 is provided on the first transparent conductive film 21 exposed at the second notch 10b.

第３切り欠き部１０ｃに露出した引き出し電極２３上に第３電極（Ｐ側電極）２６が設けられている。第４半導体層２０上に、第４電極（Ｎ側電極）２７が設けられている。   A third electrode (P-side electrode) 26 is provided on the extraction electrode 23 exposed in the third notch 10c. A fourth electrode (N-side electrode) 27 is provided on the fourth semiconductor layer 20.

第１および第４電極２４、２７は、例えばＮ型ＧａＮとオーミックコンタクトが可能なチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）の積層膜である。第２および第３電極２５、２６は、例えばＰ型ＧａＮとオーミックコンタクトが可能な金（Ａｕ）膜である。   The first and fourth electrodes 24 and 27 are, for example, a laminated film of titanium (Ti) / platinum (Pt) / gold (Au) capable of ohmic contact with N-type GaN. The second and third electrodes 25 and 26 are, for example, gold (Au) films capable of ohmic contact with P-type GaN.

第４半導体層２０には、第４半導体層２０の表面からの光の取り出し効率を高めるためにドット状の凹凸部２８が設けられている。凹凸部２８は、第４半導体層２０上に分散して設けられている。凹凸部２８のサイズに応じて第４半導体層２０に入射する光が散乱または乱反射される。   The fourth semiconductor layer 20 is provided with dot-shaped uneven portions 28 in order to increase the light extraction efficiency from the surface of the fourth semiconductor layer 20. The uneven portions 28 are provided in a distributed manner on the fourth semiconductor layer 20. The light incident on the fourth semiconductor layer 20 is scattered or irregularly reflected according to the size of the uneven portion 28.

基板１４にも、予めドット状の凹凸部２９を設けておくとよい。第１半導体層１５は基板１４に凹凸部２９を埋めるように成長し、略平坦な表面を有する第１半導体層１５が得られる。   The substrate 14 may be provided with a dot-shaped uneven portion 29 in advance. The first semiconductor layer 15 grows so as to fill the uneven portion 29 in the substrate 14, and the first semiconductor layer 15 having a substantially flat surface is obtained.

第１半導体層１５の屈折率（約２．４７）と基板１４の屈折率（約１．７８）が異なるため、第１半導体層１５と基板１４の界面に入射した光は、凹凸部２９で散乱、もしくは乱反射される。その結果、全反射角度以下で入射する光の割合が増加し、半導体発光装置１０からの光取出し効率が向上する効果がある。   Since the refractive index (about 2.47) of the first semiconductor layer 15 and the refractive index (about 1.78) of the substrate 14 are different, the light incident on the interface between the first semiconductor layer 15 and the substrate 14 passes through the concavo-convex portion 29. Scattered or diffusely reflected. As a result, the proportion of light incident at a total reflection angle or less is increased, and the light extraction efficiency from the semiconductor light emitting device 10 is improved.

上述した半導体発光装置１０は、第１半導体積層体１１と第２半導体積層体１２が絶縁膜１３を介して積層され、第１および第２半導体積層体１１、１２が電気的に分離されるように構成されている。   In the semiconductor light emitting device 10 described above, the first semiconductor stacked body 11 and the second semiconductor stacked body 12 are stacked via the insulating film 13 so that the first and second semiconductor stacked bodies 11 and 12 are electrically separated. It is configured.

これにより、第１および第２半導体積層体１１、１２は独立して自由に通電することができる。第１および第２半導体積層体１１、１２を目的に応じた適切な条件で通電することが可能である。   Thereby, the 1st and 2nd semiconductor laminated bodies 11 and 12 can be freely supplied with electricity independently. The first and second semiconductor stacked bodies 11 and 12 can be energized under appropriate conditions according to the purpose.

図４は半導体発光装置１０の等価回路を示す回路図である。図４に示すように、第１および第２半導体積層体１１、１２は電気的にはＰＮ接合ダイオードである。第１半導体積層体１１では、第１電極２４がカソード端子となり、第２電極２５がアノード端子となる。第２半導体積層体１２では、第３電極２６がアノード端子となり、第４電極２７がカソード端子となる。   FIG. 4 is a circuit diagram showing an equivalent circuit of the semiconductor light emitting device 10. As shown in FIG. 4, the first and second semiconductor stacked bodies 11 and 12 are electrically PN junction diodes. In the first semiconductor stacked body 11, the first electrode 24 serves as a cathode terminal, and the second electrode 25 serves as an anode terminal. In the second semiconductor stacked body 12, the third electrode 26 serves as an anode terminal, and the fourth electrode 27 serves as a cathode terminal.

第１電極２４と第２電極２５の間に第１電圧を印加すると、第１半導体積層体１１に電流が流れ、第１半導体発光層１６から波長λ１、光出力Ｐ１の光３７が放出される。第３電極２６と第４電極２７の間に第２電圧を印加すると、第２半導体積層体１２に電流が流れ、第２半導体発光層１９から波長λ２、光出力Ｐ２の光３８が放出される。   When a first voltage is applied between the first electrode 24 and the second electrode 25, a current flows through the first semiconductor stacked body 11, and light 37 having a wavelength λ1 and an optical output P1 is emitted from the first semiconductor light emitting layer 16. . When a second voltage is applied between the third electrode 26 and the fourth electrode 27, a current flows through the second semiconductor stacked body 12, and light 38 having a wavelength λ2 and an optical output P2 is emitted from the second semiconductor light emitting layer 19. .

第１および第２半導体発光層１６、１９から放出された光３７、３８のうち、多くは第４半導体層２０の上面から取り出され、一部が基板１４の側面から取り出される。   Of the light 37 and 38 emitted from the first and second semiconductor light emitting layers 16 and 19, most are extracted from the upper surface of the fourth semiconductor layer 20, and some are extracted from the side surface of the substrate 14.

具体的には、第１半導体発光層１６から放出された光３７のうち、直接または全反射されて第４半導体層２０側に向かう光は、第１透明導電膜２１、絶縁膜１３、第２透明導電膜２２および第２半導体積層体１２を透過し、第４半導体層２０の上面から取り出される。第１半導体発光層１６から放出された光３７のうち、直接または全反射されて第１半導体層１５側に向かう光は、主に基板１４の側面から取り出される。   Specifically, among the light 37 emitted from the first semiconductor light emitting layer 16, the light that is directly or totally reflected and travels toward the fourth semiconductor layer 20 side is the first transparent conductive film 21, the insulating film 13, and the second light. The light passes through the transparent conductive film 22 and the second semiconductor stacked body 12 and is taken out from the upper surface of the fourth semiconductor layer 20. Of the light 37 emitted from the first semiconductor light emitting layer 16, the light that is directly or totally reflected and travels toward the first semiconductor layer 15 is extracted mainly from the side surface of the substrate 14.

第２半導体発光層１９から放出された光３８のうち、直接または全反射されて第４半導体層２０側に向かう光は、第４半導体層２０の上面から取り出される。第２半導体発光１９から放出された光３８のうち、直接または全反射されて第１半導体層１５側に向かう光は、第２透明導電膜２２、絶縁膜１３、第１透明導電膜２１および第１半導体積層体１１を透過し、主に基板１４の側面から取り出される。   Of the light 38 emitted from the second semiconductor light emitting layer 19, the light that is directly or totally reflected and travels toward the fourth semiconductor layer 20 side is extracted from the upper surface of the fourth semiconductor layer 20. Of the light 38 emitted from the second semiconductor light emission 19, the light that is directly or totally reflected and travels toward the first semiconductor layer 15 side is the second transparent conductive film 22, the insulating film 13, the first transparent conductive film 21, and the first transparent conductive film 21. 1 is transmitted through the semiconductor stack 11 and is taken out mainly from the side surface of the substrate 14.

これにより、第１および第２半導体発光層１６、１９から放出された光３７、３８は略同じ方向に取り出され、半導体発光装置１０は、波長λ１、λ２に応じた波長分布と、光出力Ｐ１、Ｐ２に応じた光出力を有する光を放出する。   Thereby, the lights 37 and 38 emitted from the first and second semiconductor light emitting layers 16 and 19 are extracted in substantially the same direction, and the semiconductor light emitting device 10 has a wavelength distribution corresponding to the wavelengths λ1 and λ2 and the light output P1. , Emit light having a light output corresponding to P2.

ここで、第１半導体発光層１６のバンドギャップは、第２半導体発光層１９のバンドギャップと等しいか、または狭いように設定する。これにより、波長λ１は波長λ２に等しいか、長くなる（λ１≧λ２）ので、第２半導体発光層１９による光３７の吸収損失が低減される。   Here, the band gap of the first semiconductor light emitting layer 16 is set to be equal to or narrower than the band gap of the second semiconductor light emitting layer 19. As a result, the wavelength λ1 is equal to or longer than the wavelength λ2 (λ1 ≧ λ2), so that the absorption loss of the light 37 by the second semiconductor light emitting layer 19 is reduced.

図５は半導体発光装置１０が基板に実装された状態を示す平面図である。図５に示すように、半導体発光装置１０が実装される基板（図示せず）には、マウントベッド４０が設けられている。マウントベッド４０は、互いに離間して田の字状に配列されたサブマウントベッド４０ａ、４０ｂ、４０ｃ、４０ｄを有している。各サブマウントベッド４０ａ、４０ｂ、４０ｃ、４０ｄは、リード（図示せず）により外部に引き出されている。   FIG. 5 is a plan view showing a state where the semiconductor light emitting device 10 is mounted on a substrate. As shown in FIG. 5, a mount bed 40 is provided on a substrate (not shown) on which the semiconductor light emitting device 10 is mounted. The mount bed 40 has submount beds 40a, 40b, 40c, and 40d that are spaced apart from each other and arranged in a square shape. Each submount bed 40a, 40b, 40c, 40d is pulled out by a lead (not shown).

半導体発光装置１０は、各サブマウントベッド４０ａ、４０ｂ、４０ｃ、４０ｄの間を跨ぐように、絶縁性の接着剤（図示せず）を介してマウントベッド４０に載置されている。   The semiconductor light emitting device 10 is placed on the mount bed 40 via an insulating adhesive (not shown) so as to straddle between the submount beds 40a, 40b, 40c, and 40d.

第１電極２４はワイヤ４１ａを介してサブマウントベッド４０ａに接続されている。第２電極２５はワイヤ４１ｂを介してサブマウントベッド４０ｂに接続されている。第３電極２６はワイヤ４１ｃを介してサブマウントベッド４０ｃに接続されている。第４電極２７はワイヤ４１ｄを介してサブマウントベッド４０ｄに接続されている。   The first electrode 24 is connected to the submount bed 40a through a wire 41a. The second electrode 25 is connected to the submount bed 40b via a wire 41b. The third electrode 26 is connected to the submount bed 40c through a wire 41c. The fourth electrode 27 is connected to the submount bed 40d through a wire 41d.

図６は半導体発光装置１０の通電方法を第１および第２比較例の半導体発光装置の通電方法と対比して示す回路図で、図６（ａ）は本実施例の半導体発光装置の通電方法を示す回路図、図６（ｂ）は第１比較例の半導体発光装置の通電方法を示す回路図、図６（ｃ）は第２比較例の半導体発光装置の通電方法を示す回路図である。   FIG. 6 is a circuit diagram showing the energization method of the semiconductor light emitting device 10 in comparison with the energization methods of the semiconductor light emitting devices of the first and second comparative examples, and FIG. 6A is an energization method of the semiconductor light emitting device of this embodiment. FIG. 6B is a circuit diagram illustrating an energization method of the semiconductor light emitting device of the first comparative example, and FIG. 6C is a circuit diagram illustrating an energization method of the semiconductor light emitting device of the second comparative example. .

ここで、第１比較例の半導体発光装置とは第１および第２半導体積層体１１、１２であるＰＮ接合ダイオードが逆方向に直列接続されている半導体発光装置、第２比較例の半導体発光装置とは第１および第２半導体積層体１１、１２であるＰＮ接合ダイオードが順方向に直列接続されている半導体発光装置のことである。始めに、第１および第２比較例の半導体発光装置の通電方法について説明する。   Here, the semiconductor light emitting device of the first comparative example is a semiconductor light emitting device in which the PN junction diodes that are the first and second semiconductor stacked bodies 11 and 12 are connected in series in the reverse direction, and the semiconductor light emitting device of the second comparative example Is a semiconductor light emitting device in which the PN junction diodes which are the first and second semiconductor multilayer bodies 11 and 12 are connected in series in the forward direction. First, the energization method of the semiconductor light emitting devices of the first and second comparative examples will be described.

図６（ｂ）に示すように、第１比較例の半導体発光装置５０では、第１および第２半導体積層体１１、１２の第２および第３電極（Ｐ側電極）が内部で共通接続され、共通のアノード端子５１となるように構成されている。   As shown in FIG. 6B, in the semiconductor light emitting device 50 of the first comparative example, the second and third electrodes (P-side electrodes) of the first and second semiconductor stacked bodies 11 and 12 are commonly connected inside. The common anode terminal 51 is configured.

第１および第２半導体積層体１１、１２の第１および第４電極（Ｎ側電極）は、それぞれカゾート端子５２、５３となる。半導体発光装置５０は３端子回路である。   The first and fourth electrodes (N-side electrodes) of the first and second semiconductor stacked bodies 11 and 12 become casto terminals 52 and 53, respectively. The semiconductor light emitting device 50 is a three-terminal circuit.

第１および第２半導体積層体１１、１２は抵抗Ｒ３、Ｒ４を介して電源４４に並列接続されている。電源４３は、第１および第２半導体積層体１１、１２の順方向電圧より高い電圧Ｅ３を有するバッテリーである。抵抗Ｒ３、Ｒ４は、第１および第２半導体積層体１１、１２に流れる電流Ｉ１、Ｉ２を制限するための電流制限抵抗である。   The first and second semiconductor stacked bodies 11 and 12 are connected in parallel to the power supply 44 through resistors R3 and R4. The power source 43 is a battery having a voltage E3 higher than the forward voltage of the first and second semiconductor stacked bodies 11 and 12. The resistors R3 and R4 are current limiting resistors for limiting the currents I1 and I2 flowing through the first and second semiconductor stacked bodies 11 and 12.

第１および第２半導体積層体１１、１２に流れる電流Ｉ１、Ｉ２は、抵抗Ｒ３、Ｒ４により独立に設定できるが、電源４４が共通なので自由に設定することはできない。従って、第１および第２半導体積層体１１、１２からの光出力Ｐ１、Ｐ２を独立して自由に設定することができない。   Although the currents I1 and I2 flowing through the first and second semiconductor stacked bodies 11 and 12 can be set independently by the resistors R3 and R4, they cannot be set freely because the power supply 44 is common. Therefore, the light outputs P1 and P2 from the first and second semiconductor stacked bodies 11 and 12 cannot be set independently.

図６（ｃ）に示すように、第２比較例の半導体発光装置５５では、第１半導体積層体１１の第２電極（Ｐ側電極）と第２半導体積層体１２の第４電極（Ｎ側電極）が内部で接続されるように構成されている。   As shown in FIG. 6C, in the semiconductor light emitting device 55 of the second comparative example, the second electrode (P side electrode) of the first semiconductor stacked body 11 and the fourth electrode (N side) of the second semiconductor stacked body 12 are used. Electrode) is connected inside.

第２半導体積層体１２の第３電極（Ｐ側電極）がアノード端子５６となり、第１半導体積層体１１の第１電極（Ｎ側電極）はカソード端子５７となる。半導体発光装置５５は２端子回路である。   The third electrode (P-side electrode) of the second semiconductor stacked body 12 becomes the anode terminal 56, and the first electrode (N-side electrode) of the first semiconductor stacked body 11 becomes the cathode terminal 57. The semiconductor light emitting device 55 is a two-terminal circuit.

第１および第２半導体積層体１１、１２は抵抗Ｒ５を介して電源４５に直列接続されている。電源４５は、第１および第２半導体積層体１１、１２の順方向電圧の和より高い電圧Ｅ４を有するバッテリーである。抵抗Ｒ５は、第１および第２半導体積層体１１、１２に流れる電流を制限するための電流制限抵抗である。   The first and second semiconductor stacked bodies 11 and 12 are connected in series to the power supply 45 via a resistor R5. The power supply 45 is a battery having a voltage E4 higher than the sum of the forward voltages of the first and second semiconductor stacked bodies 11 and 12. The resistor R5 is a current limiting resistor for limiting the current flowing through the first and second semiconductor stacked bodies 11 and 12.

第１および第２半導体積層体１１、１２に流れる電流Ｉ１、Ｉ２は等しくなる（Ｉ１＝Ｉ２）。電流Ｉ１は、電源４５および抵抗Ｒ５により自由に設定できるが、独立に設定することはできない。従って、第１および第２半導体積層体１１、１２からの光出力Ｐ１、Ｐ２を独立して自由に設定することができない。   The currents I1 and I2 flowing through the first and second semiconductor stacked bodies 11 and 12 are equal (I1 = I2). The current I1 can be freely set by the power supply 45 and the resistor R5, but cannot be set independently. Therefore, the light outputs P1 and P2 from the first and second semiconductor stacked bodies 11 and 12 cannot be set independently.

一方、図６（ａ）に示すように、本実施例の半導体発光装置１０は４端子回路である。第１半導体積層体１１は抵抗Ｒ１を介して電源４２に接続されている。第２半導体積層体１２は抵抗Ｒ２を介して電源４３に接続されている。   On the other hand, as shown in FIG. 6A, the semiconductor light emitting device 10 of this example is a four-terminal circuit. The first semiconductor stacked body 11 is connected to the power source 42 via the resistor R1. The second semiconductor stacked body 12 is connected to the power source 43 via the resistor R2.

電源４２、４３は第１および第２半導体積層体１１、１２の順方向電圧より高い電圧Ｅ１、Ｅ２を有するバッテリーである。抵抗Ｒ１、Ｒ２は、第１および第２半導体積層体１１、１２に流れる電流を制限するための電流制限抵抗である。   The power sources 42 and 43 are batteries having voltages E1 and E2 that are higher than the forward voltages of the first and second semiconductor stacked bodies 11 and 12. The resistors R1 and R2 are current limiting resistors for limiting the current flowing through the first and second semiconductor stacked bodies 11 and 12.

電源４２および抵抗Ｒ１により第１半導体積層体１１の電流Ｉ１を自由に設定することができる。電源４３および抵抗Ｒ２により第２半導体積層体１２の電流Ｉ２を自由に設定することができる。従って、第１および第２半導体積層体１１、１２からの光出力Ｐ１、Ｐ２を独立して自由に設定することができる。   The current I1 of the first semiconductor stacked body 11 can be freely set by the power source 42 and the resistor R1. The current I2 of the second semiconductor stacked body 12 can be freely set by the power supply 43 and the resistor R2. Accordingly, the optical outputs P1 and P2 from the first and second semiconductor stacked bodies 11 and 12 can be set independently and freely.

次に、半導体発光装置１０の製造方法について説明する。図７乃至図９は半導体発光装置１０の製造工程を順に示す断面図である。   Next, a method for manufacturing the semiconductor light emitting device 10 will be described. 7 to 9 are cross-sectional views sequentially showing the manufacturing process of the semiconductor light emitting device 10.

始めに、図７（ａ）−１および図７（ａ）−２に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、基板１４に第１半導体層１５、第１半導体発光層１６、第２半導体層１７を順にエピタキシャル成長させて半導体積層体１１を形成する。同時に、基板６１に第４半導体層２０、第２半導体発光層１９、第３半導体層１８を順にエピタキシャル成長させて半導体積層体１２を形成する。基板１４、６１としては、例えばＣ面サファイア基板を用いる。   First, as shown in FIGS. 7 (a) -1 and 7 (a) -2, the first semiconductor layer 15, the first semiconductor light emitting layer 16, and the like are formed on the substrate 14 by MOCVD (Metal Organic Chemical Vapor Deposition). The second semiconductor layer 17 is epitaxially grown in order to form the semiconductor stacked body 11. At the same time, the fourth semiconductor layer 20, the second semiconductor light emitting layer 19, and the third semiconductor layer 18 are epitaxially grown on the substrate 61 in order to form the semiconductor stacked body 12. As the substrates 14 and 61, for example, a C-plane sapphire substrate is used.

第１および第２半導体積層体１１、１２の形成方法は周知であるが、以下簡単に説明する。第１および第２半導体積層体１１、１２は同様なので、以後第１半導体積層体１１について説明する。   Although the formation method of the 1st and 2nd semiconductor laminated bodies 11 and 12 is well-known, it demonstrates easily below. Since the first and second semiconductor stacked bodies 11 and 12 are the same, the first semiconductor stacked body 11 will be described below.

基板１４に前処理として、例えば有機洗浄、酸洗浄を施した後、ＭＯＣＶＤ装置の反応室内に収納する。   As a pretreatment, the substrate 14 is subjected to, for example, organic cleaning or acid cleaning, and then stored in a reaction chamber of the MOCVD apparatus.

次に、例えば窒素（Ｎ２）ガスと水素（Ｈ２）ガスの常圧混合ガス雰囲気中で、高周波加熱により、基板１４の温度を、例えば１１００℃まで昇温する。これにより、基板１４の表面が気相エッチングされ、表面に形成されている自然酸化膜が除去される。 Next, the temperature of the substrate 14 is raised to, for example, 1100 ° C. by high-frequency heating in an atmospheric pressure mixed gas atmosphere of nitrogen (N 2 ) gas and hydrogen (H 2 ) gas, for example. As a result, the surface of the substrate 14 is vapor-phase etched, and the natural oxide film formed on the surface is removed.

次に、Ｎ２ガスとＨ２ガスの混合ガスをキャリアガスとし、プロセスガスとして、例えばアンモニア（ＮＨ３）ガスと、トリメチルガリウム（ＴＭＧ：Tri-Methyl Gallium）ガスを供給し、Ｎ型ドーパントとして、例えばシラン（ＳｉＨ４）ガスを供給し、厚さ２乃至５μｍのＮ型ＧａＮクラッド層３１を形成する。 Next, a mixed gas of N 2 gas and H 2 gas is used as a carrier gas, and as a process gas, for example, ammonia (NH 3 ) gas and trimethylgallium (TMG) gas are supplied and used as an N-type dopant. For example, silane (SiH 4 ) gas is supplied to form an N-type GaN cladding layer 31 having a thickness of 2 to 5 μm.

次に、ＮＨ３ガスは供給し続けながらＴＭＧガスおよびＳｉＨ４ガスの供給を停止し、基板１４の温度を１１００℃より低い温度、例えば８００℃まで降温し、８００℃で保持する。 Next, the supply of the TMG gas and the SiH 4 gas is stopped while the NH 3 gas is continuously supplied, the temperature of the substrate 14 is lowered to a temperature lower than 1100 ° C., for example, 800 ° C., and held at 800 ° C.

次に、Ｎ２ガスをキャリアガスとし、プロセスガスとして、例えばＮＨ３ガスおよびＴＭＧガスを供給し、厚さ５ｎｍのＧａＮ障壁層３４を形成し、この中にトリメチルインジウム（ＴＭＩ：Tri-Methyl Indium）ガスを供給することにより、厚さ２．５ｎｍ、Ｉｎ組成比が０．１のＩｎＧａＮ井戸層３５を形成する。 Next, N 2 gas is used as a carrier gas, and as a process gas, for example, NH 3 gas and TMG gas are supplied to form a GaN barrier layer 34 having a thickness of 5 nm, in which trimethylindium (TMI: Tri-Methyl Indium) is formed. ) By supplying a gas, the InGaN well layer 35 having a thickness of 2.5 nm and an In composition ratio of 0.1 is formed.

次に、ＴＭＩガスの供給を断続することにより、ＧａＮ障壁層３４とＩｎＧａＮ井戸層３５の形成を、例えば８回繰返す。   Next, by intermittently supplying the TMI gas, the formation of the GaN barrier layer 34 and the InGaN well layer 35 is repeated, for example, eight times.

次に、ＴＭＧガス、ＮＨ３ガスは供給し続けながらＴＭＩガスの供給を停止し、アンドープで厚さ５ｎｍのＧａＮキャップ層を形成する。 Next, the supply of TMI gas is stopped while continuously supplying TMG gas and NH 3 gas, and a GaN cap layer having a thickness of 5 nm is formed by undoping.

次に、ＮＨ３ガスは供給し続けながらＴＭＧガスの供給を停止し、Ｎ２ガス雰囲気中で、基板１１の温度を８００℃より高い温度、例えば１０３０℃まで昇温し、１０３０℃で保持する。 Next, the supply of the TMG gas is stopped while continuing to supply the NH 3 gas, and the temperature of the substrate 11 is raised to a temperature higher than 800 ° C., for example, 1030 ° C., and held at 1030 ° C. in the N 2 gas atmosphere. .

次に、Ｎ２ガスとＨ２ガスの混合ガスをキャリアガスとし、プロセスガスとしてＮＨ３ガス、ＴＭＧガス、Ｐ型ドーパントとしてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）ガスを供給し、Ｍｇ濃度が１Ｅ２０ｃｍ−３、厚さが１００ｎｍ程度のＰ型ＧａＮクラッド層３２を形成する。 Next, a mixed gas of N 2 gas and H 2 gas is used as a carrier gas, NH 3 gas as a process gas, TMG gas, and biscyclopentadienyl magnesium (Cp 2 Mg) gas as a P-type dopant are supplied, and the Mg concentration is 1E20 cm −3 , a P-type GaN cladding layer 32 having a thickness of about 100 nm is formed.

次に、Ｃｐ２Ｍｇガスの供給を増やして、Ｍｇ濃度が１Ｅ２１ｃｍ−３、厚さ１０ｎｍ程度のＰ型ＧａＮコンタクト層３３を形成する。 Next, the supply of Cp2Mg gas is increased to form a P-type GaN contact layer 33 having an Mg concentration of 1E21 cm −3 and a thickness of about 10 nm.

次に、ＮＨ３ガスは供給し続けながらＴＭＧガスの供給を停止し、キャリアガスのみ引き続き供給し、基板１４を自然降温する。ＮＨ３ガスの供給は、基板１４の温度が５００℃に達するまで継続する。これにより、基板１４に第１半導体積層体１１が形成される。 Next, the supply of the TMG gas is stopped while the NH 3 gas is continuously supplied, and only the carrier gas is continuously supplied, and the substrate 14 is naturally cooled. The supply of NH 3 gas is continued until the temperature of the substrate 14 reaches 500 ° C. Thereby, the first semiconductor stacked body 11 is formed on the substrate 14.

次に、図７（ｂ）−１および図７（ｂ）−２に示すように、例えばスパッタリング法により、第２半導体層１７および第３半導体層１８上に厚さが約２００ｎｍの第１および第２透明導電膜２１、２２を形成する（以後、ＩＴＯ膜２１、２２とも称する）。   Next, as shown in FIGS. 7 (b) -1 and 7 (b) -2, the first and second layers having a thickness of about 200 nm are formed on the second semiconductor layer 17 and the third semiconductor layer 18 by, for example, sputtering. Second transparent conductive films 21 and 22 are formed (hereinafter also referred to as ITO films 21 and 22).

次に、ＩＴＯ膜２１、２２上にフォトリソグラフィ法により周辺部を除いてレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして、王水系エッチャントを用いてＩＴＯ膜２１、２２をウエットエッチングする。これにより、周辺部が除去されたＩＴＯ膜２１、２２が得られる。   Next, a resist film (not shown) is formed on the ITO films 21 and 22 except for the peripheral portion by photolithography. Using this resist film as a mask, the ITO films 21 and 22 are wet-etched using an aqua regia etchant. Thereby, ITO films 21 and 22 from which peripheral portions are removed are obtained.

次に、ＩＴＯ膜とＰ型ＧａＮコンタクトとのオーミックコンタクトをとるために、熱処理を施す。熱処理は、例えば窒素中、もしくは窒素と酸素の混合雰囲気中で、温度４００乃至７５０℃程度、時間１乃至２０分程度が適当である。   Next, heat treatment is performed to make ohmic contact between the ITO film and the P-type GaN contact. For the heat treatment, for example, in a nitrogen atmosphere or a mixed atmosphere of nitrogen and oxygen, a temperature of about 400 to 750 ° C. and a time of about 1 to 20 minutes are appropriate.

次に、ＩＴＯ膜２２上に、例えばスパッタリング法により、厚さ約１００ｎｍのニッケル（Ｎｉ）層（図示せず）を形成する。Ｎｉ層上に、図１（ａ）に示す第３切り欠き部１０ｃに対応する領域を覆うレジスト膜（図示せず）を形成する。このレジスト膜をマスクとしてＮｉ層をウエットエッチングする。これにより、引き出し電極２３が得られる。   Next, a nickel (Ni) layer (not shown) having a thickness of about 100 nm is formed on the ITO film 22 by sputtering, for example. A resist film (not shown) is formed on the Ni layer so as to cover a region corresponding to the third notch 10c shown in FIG. Using this resist film as a mask, the Ni layer is wet etched. Thereby, the extraction electrode 23 is obtained.

次に、図７（ｃ）−１および図７（ｃ）−２に示すように、ＩＴＯ膜２１、２２上に、例えばスピンコート法により、厚さ約２μｍのＳｉＯ２系のＳＯＧ（Spin On Glass）膜６２ａ、６２ｂを塗布する。 Next, as shown in FIGS. 7C-1 and 7C-2, the SiO 2 SOG (Spin On) with a thickness of about 2 μm is formed on the ITO films 21 and 22 by, eg, spin coating. Glass) films 62a and 62b are applied.

次に、図８（ａ）に示すように、基板６１を反転してＳＯＧ膜６２ａ、６２ｂを対向させ、基板１４と基板６１を重ね合わせる。基板１４と基板６１を加圧し、熱板６３で約２５０℃に加熱して、基板１４と基板６１を接合する。   Next, as shown in FIG. 8A, the substrate 61 is inverted so that the SOG films 62a and 62b face each other, and the substrate 14 and the substrate 61 are overlapped. The substrate 14 and the substrate 61 are pressurized and heated to about 250 ° C. with the hot plate 63 to bond the substrate 14 and the substrate 61 together.

ＳＯＧ膜６２ａ、６２ｂはキュアされて、第１および第２絶縁膜１３ａ、１３ｂになり、第１および第２絶縁膜１３ａ、１３ｂが一体化して絶縁膜１３になる。   The SOG films 62a and 62b are cured to become the first and second insulating films 13a and 13b, and the first and second insulating films 13a and 13b are integrated into the insulating film 13.

次に、図８（ｂ）に示すように、例えばレーザリフトオフ法により、基板６１を第２半導体積層体１２から分離する。   Next, as shown in FIG. 8B, the substrate 61 is separated from the second semiconductor stacked body 12 by, for example, a laser lift-off method.

レーザリフトオフ法とは、高出力のレーザ光を照射することにより物質内部を部分的に加熱分解し、分解した部分を境に分離する手法である。   The laser lift-off method is a method in which the inside of a substance is partially thermally decomposed by irradiating with a high-power laser beam, and the decomposed portion is separated as a boundary.

具体的には、基板６１を透過し第４半導体層２０で吸収されるレーザ６４を基板６１と第４半導体層２０の界面付近に照射する。例えば、Ｎｄ−ＹＡＧレーザの第４高調波（２６６ｎｍ）を基板６１側から照射する。この光に対してサファイアは透明なので、照射された光は基板６１を透過し、第４半導体層２０で有効に吸収される。   Specifically, a laser beam 64 that passes through the substrate 61 and is absorbed by the fourth semiconductor layer 20 is irradiated near the interface between the substrate 61 and the fourth semiconductor layer 20. For example, the fourth harmonic (266 nm) of an Nd-YAG laser is irradiated from the substrate 61 side. Since sapphire is transparent to this light, the irradiated light passes through the substrate 61 and is effectively absorbed by the fourth semiconductor layer 20.

基板６１との界面近傍の第４半導体層２０には多くの結晶欠陥が存在するために、吸収された光はほとんど全てが熱に変換され、２ＧａＮ＝２Ｇａ＋Ｎ２（ｇ）↑なる反応が生じ、ＧａＮはＧａとＮ２ガスに解離する。 Since there are many crystal defects in the fourth semiconductor layer 20 in the vicinity of the interface with the substrate 61, almost all of the absorbed light is converted into heat, and a reaction of 2GaN = 2Ga + N 2 (g) ↑ occurs. GaN dissociates into Ga and N 2 gas.

レーザは、連続光（ＣＷ）でも、パルス光（ＰＷ）でもよいが、尖頭出力の高いパルス光であることが望ましい。尖頭出力の高いパルスレーザとしては、ピコ秒からフェムト秒オーダの超短パルス光が出力可能なＱスイッチレーザ、モードロックレーザなどが適している。   The laser may be continuous light (CW) or pulsed light (PW), but is preferably pulsed light with a high peak output. As a pulse laser having a high peak output, a Q-switched laser, a mode-locked laser, or the like that can output ultrashort pulsed light on the order of picoseconds to femtoseconds is suitable.

次に、図８（ｃ）に示すように、第４半導体層２０に凹凸部２８を形成する。具体的には、例えばＫＯＨ水溶液で第４半導体層２０をウエットエッチングする。ＫＯＨ水溶液は、例えば濃度２０％〜４０％程度、温度６０℃〜７０℃程度が適当である。Ｎ極性ＧａＮ面はＫＯＨ水溶液により異方性エッチングされるので、第４半導体層２０に凹凸を形成することが可能である。   Next, as shown in FIG. 8C, the uneven portion 28 is formed in the fourth semiconductor layer 20. Specifically, the fourth semiconductor layer 20 is wet etched with, for example, a KOH aqueous solution. For example, a KOH aqueous solution having a concentration of about 20% to 40% and a temperature of about 60 ° C. to 70 ° C. is appropriate. Since the N-polar GaN surface is anisotropically etched by the KOH aqueous solution, it is possible to form irregularities in the fourth semiconductor layer 20.

次に、図９（ａ）−１および図９（ａ）−２に示すように、フォトリソグラフィ法により、第４半導体層２０上に、図１（ａ）に示す第１乃至第３切り欠き部１０ａ、１０ｂ、１０ｃに対応する領域を露出する開口を有するレジスト膜（図示せず）を形成する。   Next, as shown in FIGS. 9A-1 and 9A-2, the first to third notches shown in FIG. 1A are formed on the fourth semiconductor layer 20 by photolithography. A resist film (not shown) having an opening exposing a region corresponding to the portions 10a, 10b, 10c is formed.

このレジスト膜をマスクとして、塩素系ガス（ＳｉＣｌ４、ＢＣｌ３、Ｃｌ２）を用いたＲＩＥ（Reactive Ion Etching）法により、第２半導体積層体１２およびＩＴＯ膜２２をエッチングする。絶縁膜１３および引出し電極２３は、塩素系ガスを用いたＲＩＥ法でエッチングされない。 Using this resist film as a mask, the second semiconductor stacked body 12 and the ITO film 22 are etched by RIE (Reactive Ion Etching) using chlorine-based gas (SiCl 4 , BCl 3 , Cl 2 ). The insulating film 13 and the extraction electrode 23 are not etched by the RIE method using a chlorine-based gas.

これにより、第１および第２切り欠き部１０ａ、１０ｂに対応する領域には、絶縁膜１３が露出する。第３切り欠き部１０ｃに対応する領域には、引き出し電極２３が露出し、第３切り欠き部１０ｃが得られる。   As a result, the insulating film 13 is exposed in the regions corresponding to the first and second cutout portions 10a and 10b. In the region corresponding to the third notch portion 10c, the extraction electrode 23 is exposed, and the third notch portion 10c is obtained.

次に、図９（ｂ）−１および図９（ｂ）−２に示すように、フッ酸を含む水溶液により、第１および第２切り欠き部１０ａ、１０ｂに対応する領域に露出した絶縁膜１３をエッチングし、ＩＴＯ膜２１を露出させる。これにより、第２切り欠き部１０ｂが得られる。引き出し電極２３は、フッ酸を含む水溶液でエッチングされない。   Next, as shown in FIGS. 9B-1 and 9B-2, the insulating film exposed to the region corresponding to the first and second notches 10a, 10b by the aqueous solution containing hydrofluoric acid. 13 is etched to expose the ITO film 21. Thereby, the 2nd notch part 10b is obtained. The extraction electrode 23 is not etched with an aqueous solution containing hydrofluoric acid.

次に、図９（ｃ）−１および図９（ｃ）−２に示すように、フォトリソグラフィ法により、第１切り欠き部１０ａ部を露出する開口を有するレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして、塩素系ガスを用いたＲＩＥ法により、第１切り欠き部１０ａに対応する領域に露出したＩＴＯ膜２１および第１半導体積層体１１をエッチングする。エッチングは第１半導体層１５が露出するまで行う。これにより、第１切り欠き部１０ａが得られる。   Next, as shown in FIGS. 9C-1 and 9C-2, a resist film (not shown) having an opening exposing the first notch 10a is formed by photolithography. To do. Using this resist film as a mask, the ITO film 21 and the first semiconductor stacked body 11 exposed in the region corresponding to the first notch 10a are etched by the RIE method using a chlorine-based gas. Etching is performed until the first semiconductor layer 15 is exposed. Thereby, the 1st notch part 10a is obtained.

次に、レジスト膜を除去した後、第１切り欠き部１０ａに露出した第１半導体層１５および第４半導体層２０上に、第１および第４電極２４、２７を形成する。第２切り欠き部１０ｂに露出したＩＴＯ膜２１および第３切り欠き部１０ｃに露出した引き出し電極２３上に、第２および第３電極２５、２６を形成する。これにより、図１および図２に示す半導体発光装置１０が得られる。   Next, after removing the resist film, the first and fourth electrodes 24 and 27 are formed on the first semiconductor layer 15 and the fourth semiconductor layer 20 exposed in the first notch 10a. Second and third electrodes 25 and 26 are formed on the ITO film 21 exposed in the second notch 10b and the extraction electrode 23 exposed in the third notch 10c. Thereby, the semiconductor light emitting device 10 shown in FIGS. 1 and 2 is obtained.

以上説明したように、本実施例の半導体発光装置１０では、第１および第２半導体積層体１１、１２を、絶縁膜１３により電気的に絶縁して積層している。その結果、第１および第２半導体積層体１１、１２に独立して自由に通電することができる。従って、単位面積当たりの光出力を高めた半導体発光装置が得られる。   As described above, in the semiconductor light emitting device 10 of this example, the first and second semiconductor stacked bodies 11 and 12 are stacked by being electrically insulated by the insulating film 13. As a result, the first and second semiconductor stacked bodies 11 and 12 can be energized independently. Therefore, a semiconductor light emitting device having an increased light output per unit area can be obtained.

ここでは、基板１４がサファイア基板である場合について説明したが、ＧａＮが成長可能な透明基板であればよく、例えばＧａＮ基板、炭化珪素基板などの導電性基板を用いてもよい。   Although the case where the substrate 14 is a sapphire substrate has been described here, any transparent substrate capable of growing GaN may be used. For example, a conductive substrate such as a GaN substrate or a silicon carbide substrate may be used.

第１、第２透明導電膜２１、２２が、ＩＴＯ膜である場合について説明したが、その他の透明導電膜、例えばＺｎＯ膜、Ｓｎ２Ｏ膜なども可能である。 Although the case where the first and second transparent conductive films 21 and 22 are ITO films has been described, other transparent conductive films such as a ZnO film and a Sn 2 O film are also possible.

絶縁膜１３が、シリコン酸化膜である場合について説明したが、第１および第２半導体積層体１１、１２を接合可能なものであれば、特に限定されない。有機系の熱硬化性樹脂、例えばポリイミド樹脂、エポキシ樹脂なども可能である。   Although the case where the insulating film 13 is a silicon oxide film has been described, the insulating film 13 is not particularly limited as long as the first and second semiconductor stacked bodies 11 and 12 can be bonded. Organic thermosetting resins such as polyimide resins and epoxy resins are also possible.

第１および第２導電型がＮ型およびＰ型である場合について説明したが、第１および第２導電型がＰ型およびＮ型でも構わない。第２半導体積層体１２を反転し、第３半導体層１８を上面とし、第４半導体層２０を絶縁膜１３側に配置することも可能である。   Although the case where the first and second conductivity types are N-type and P-type has been described, the first and second conductivity types may be P-type and N-type. It is also possible to invert the second semiconductor stacked body 12 so that the third semiconductor layer 18 is the upper surface and the fourth semiconductor layer 20 is disposed on the insulating film 13 side.

凹凸部２８をＫＯＨ水溶液によりエッチングして形成する場合について説明したが、微細なドットパターンを有するマスク材を、例えばフォトリソグラフィ法により形成し、ＲＩＥ法により異方性エッチングして形成してもよい。   Although the description has been given of the case where the uneven portion 28 is formed by etching with a KOH aqueous solution, a mask material having a fine dot pattern may be formed by, for example, photolithography and anisotropic etching by RIE. .

ドットのサイズが５０ｎｍ以下の場合は、マスク材としては芳香族ポリマーとアクリルポリマーのブロックコポリマーなどが適している。ブロックコポリマーによれは自己組織化を利用してｎｍサイズのドットパターンを形成することが可能である。   When the dot size is 50 nm or less, a block copolymer of an aromatic polymer and an acrylic polymer is suitable as a mask material. Depending on the block copolymer, it is possible to form a dot pattern of nm size by utilizing self-assembly.

具体的には、プロックコポリマーを有機溶剤により溶解し、スピンコート法により第４半導体層２０の表面に塗布する。熱アニール（１００℃〜２００℃）によりプロックコポリマーに相分離構造を発生させる。   Specifically, the block copolymer is dissolved in an organic solvent and applied to the surface of the fourth semiconductor layer 20 by spin coating. A phase separation structure is generated in the block copolymer by thermal annealing (100 ° C. to 200 ° C.).

芳香族ポリマーとアクリルポリマーが相分離すると、芳香族ポリマーの海にアクリルポリマーの島が点在するｎｍサイズの海島構造が得られる。   When the aromatic polymer and the acrylic polymer are phase-separated, a nm-sized sea-island structure in which acrylic polymer islands are scattered in the aromatic polymer sea is obtained.

相分離したプロックコポリマーをＲＩＥ法により異方性エッチングする。芳香族ポリマーとアクリルポリマーのエッチング耐性の違いにより、アクリルポリマーが選択的にエッチングされる。最終的に残された芳香族ポリマーが微細なドットパターンを有するマスク材となる。   The phase-separated block copolymer is anisotropically etched by the RIE method. The acrylic polymer is selectively etched due to the difference in etching resistance between the aromatic polymer and the acrylic polymer. The aromatic polymer finally left becomes a mask material having a fine dot pattern.

実施例２に係る半導体発光装置について、図１０および図１１を用いて説明する。図１０は本実施例の半導体発光装置を示す図で、図１０（ａ）はその平面図、図１０（ｂ）は図１０（ａ）のＣ−Ｃ線に沿って切断し矢印方向に眺めた断面図である。図１１は図１０（ａ）のＤ−Ｄ線に沿って切断し矢印方向に眺めた断面図である。   A semiconductor light emitting device according to Example 2 will be described with reference to FIGS. 10 and 11. FIG. 10 is a diagram showing the semiconductor light emitting device of this example, FIG. 10 (a) is a plan view thereof, and FIG. 10 (b) is cut along the line CC in FIG. 10 (a) and viewed in the direction of the arrow. FIG. FIG. 11 is a cross-sectional view taken along the line DD in FIG.

本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、基板を導電性基板としたことにある。   In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, description thereof is omitted, and different portions are described. The present embodiment is different from the first embodiment in that the substrate is a conductive substrate.

即ち、図１０および図１１に示すように、本実施例の半導体発光装置７０は、第１および第２半導体積層体１１、１２が絶縁膜１３を介して積層されている点では実施例１に示す半導体発光装置１０と同様である。   That is, as shown in FIGS. 10 and 11, the semiconductor light emitting device 70 of this example is similar to Example 1 in that the first and second semiconductor stacked bodies 11 and 12 are stacked via the insulating film 13. This is the same as the semiconductor light emitting device 10 shown.

異なるのは、第１半導体積層体１１が導電性の基板７１に金属層７２を介して設けられている点である。更に、第１半導体積層体１１と金属層７２の間に光反射膜７３が設けられている点である。   The difference is that the first semiconductor stacked body 11 is provided on a conductive substrate 71 via a metal layer 72. Furthermore, a light reflecting film 73 is provided between the first semiconductor stacked body 11 and the metal layer 72.

光反射膜７３を設けて第１および第２半導体積層体１１、１２を積層するために、第１半導体積層体１１は、第１半導体層１５が第２半導体積層体１２の第３半導体層１８と対向するように積層されている。   In order to stack the first and second semiconductor stacked bodies 11 and 12 by providing the light reflecting film 73, the first semiconductor stacked body 11 includes the first semiconductor layer 15 and the third semiconductor layer 18 of the second semiconductor stacked body 12. Are stacked so as to face each other.

光反射膜７３は、第１および第２半導体発光層１６、１９から放出された光３７、３８のうち、直接または全反射されて基板７１側向かう光を第４半導体層２０側に反射する。第４半導体層２０側に反射された光の多くは、第４半導体層２０の上面から取り出される。   The light reflection film 73 reflects the light 37 or 38 emitted from the first and second semiconductor light emitting layers 16 and 19 directly or totally reflected and directed toward the substrate 71 toward the fourth semiconductor layer 20 side. Most of the light reflected to the fourth semiconductor layer 20 side is extracted from the upper surface of the fourth semiconductor layer 20.

基板７１は、例えばシリコン基板である。金属層７２は、例えば金錫（ＡｕＳｎ）合金層である。光反射膜７３は高い光反射率を有し、Ｐ型ＧａＮとオーミック接触が容易な金属膜、例えば銀（Ａｇ）膜が適している。   The substrate 71 is a silicon substrate, for example. The metal layer 72 is, for example, a gold tin (AuSn) alloy layer. The light reflecting film 73 has a high light reflectivity, and a metal film that can easily make ohmic contact with P-type GaN, for example, a silver (Ag) film is suitable.

第１半導体層１５を露出する第１切り欠き部７０ａが設けられている。第１切り欠き部７０ａに露出した第１半導体層１５上に第１電極２４が設けられている。基板７１に第２電極（Ｐ側電極）７４、例えばシリコンとオーミック接触が容易なチタン（Ｔｉ）、金（Ａｕ）またはアルミニウム（Ａｌ）膜が設けられている。   A first cutout portion 70a exposing the first semiconductor layer 15 is provided. The first electrode 24 is provided on the first semiconductor layer 15 exposed in the first notch 70a. The substrate 71 is provided with a second electrode (P-side electrode) 74, for example, a titanium (Ti), gold (Au), or aluminum (Al) film that is easily in ohmic contact with silicon.

引き出し電極２３を露出する第２切り欠き部７０ｂが設けられている。第２切り欠き部７０ｂに露出した引き出し電極２３上に第３電極２６が設けられている。第４半導体層２０上に第４極２７が設けられている。   A second cutout portion 70b that exposes the extraction electrode 23 is provided. A third electrode 26 is provided on the extraction electrode 23 exposed in the second cutout portion 70b. A fourth pole 27 is provided on the fourth semiconductor layer 20.

第１電極２４と第２電極７４の間に電圧を印加すると、第１半導体積層体１１に電流が流れる。第３電極２６と第４電極２７の間に電圧を印加すると、第２半導体積層体１２に電流が流れる。   When a voltage is applied between the first electrode 24 and the second electrode 74, a current flows through the first semiconductor stacked body 11. When a voltage is applied between the third electrode 26 and the fourth electrode 27, a current flows through the second semiconductor stacked body 12.

上述した半導体発光装置７０は、導電性基板７１により放熱性を高めるとともに、光反射膜７３により導電性基板７１による光吸収を防止して光取り出し効率を高めるように構成されている。従って、半導体発光装置７０は大電流で駆動される高光出力の半導体発光装置として適している。   The semiconductor light emitting device 70 described above is configured to enhance heat dissipation by the conductive substrate 71 and to prevent light absorption by the conductive substrate 71 by the light reflecting film 73 to increase light extraction efficiency. Accordingly, the semiconductor light emitting device 70 is suitable as a high light output semiconductor light emitting device driven by a large current.

半導体発光装置７０の等価回路、通電方法は実施例１に示す半導体発光装置１０と同様であり、その説明は省略する。   The equivalent circuit and energization method of the semiconductor light emitting device 70 are the same as those of the semiconductor light emitting device 10 shown in the first embodiment, and the description thereof is omitted.

次に、半導体発光装置７０の製造方法について、図１２乃至図１４を用いて説明する。図１２乃至図１４は半導体発光装置７０の製造工程を順に示す断面図である。   Next, a method for manufacturing the semiconductor light emitting device 70 will be described with reference to FIGS. 12 to 14 are cross-sectional views sequentially showing the manufacturing process of the semiconductor light emitting device 70.

図１２（ａ）に示すように、ＭＯＣＶＤ法によりシリコン基板７５に第１半導体層１５、第１半導体発光層１６および第２半導体層１７を順に積層して第１半導体積層体１１を形成する。   As shown in FIG. 12A, the first semiconductor stacked body 11 is formed by sequentially stacking the first semiconductor layer 15, the first semiconductor light emitting layer 16, and the second semiconductor layer 17 on the silicon substrate 75 by MOCVD.

このとき、図１３（ａ）に示すシリコン基板７６に第４半導体層２０、第２半導体発光層１９および第３半導体層１８を順に積層して第２半導体積層体１２を形成しておく。   At this time, the fourth semiconductor layer 20, the second semiconductor light emitting layer 19, and the third semiconductor layer 18 are sequentially stacked on the silicon substrate 76 shown in FIG. 13A to form the second semiconductor stacked body 12.

次に、第２半導体層１７上に光反射膜７３として、例えばスパッタリング法により厚さ約２００ｎｍのＡｇ膜を形成する。   Next, an Ag film having a thickness of about 200 nm is formed on the second semiconductor layer 17 as the light reflecting film 73 by, for example, sputtering.

Ａｇ膜は、Ｐ型ＧａＮとオーミックコンタクトをとるために、窒素と酸素の混合雰囲気中で温度３００乃至５００℃程度で1乃至１０分程度の熱処理を施すとよい。また、Ａｇ膜上にキャップ層として、ニッケル（Ｎｉ）層、白金（Ｐｔ）層、ロジウム（Ｒｈ）層などを設けて多層構造にしてもよい。   In order to make ohmic contact with the P-type GaN, the Ag film is preferably heat-treated at a temperature of about 300 to 500 ° C. for about 1 to 10 minutes in a mixed atmosphere of nitrogen and oxygen. Further, a nickel (Ni) layer, a platinum (Pt) layer, a rhodium (Rh) layer, or the like may be provided as a cap layer on the Ag film to form a multilayer structure.

Ａｇ膜は、Ａｇ合金膜、例えば銀インジウム合金（ＡｇＩｎ）膜、銀パラジウム銅合金（ＡＰＣ：ＡｇＰｄＣｕ）膜としてもよい。Ａｇ系の反射電極は、窒素と酸素を含んだ雰囲気で熱処理すると、オーミックコンタクト特性、密着性が良好になる。熱処理温度は３００℃以上、５００℃以下程度がよい。   The Ag film may be an Ag alloy film, for example, a silver indium alloy (AgIn) film or a silver palladium copper alloy (APC: AgPdCu) film. When the Ag-based reflective electrode is heat-treated in an atmosphere containing nitrogen and oxygen, ohmic contact characteristics and adhesion are improved. The heat treatment temperature is preferably about 300 ° C. or more and 500 ° C. or less.

次に、光反射膜７３および基板７１上にバリアメタルとして、例えばスパッタリング法によるチタン／白金／チタン（Ｔｉ／Ｐｔ／Ｔｉ）積層膜（図示せず）を形成する。   Next, a titanium / platinum / titanium (Ti / Pt / Ti) laminated film (not shown) is formed as a barrier metal on the light reflecting film 73 and the substrate 71, for example, by sputtering.

次に、基板７１上にバリアメタルを介して金属層７２として、例えば真空蒸着法により厚さ約２μｍのＡｕＳｎ合金層を形成する。   Next, an AuSn alloy layer having a thickness of about 2 μm is formed on the substrate 71 as a metal layer 72 through a barrier metal, for example, by vacuum deposition.

次に、図１２（ｂ）に示すように、光反射膜７３上のバリアメタルと金属層７２を対向させて、基板７１とシリコン基板７５を重ね合わせる。基板７１とシリコン基板７５を加圧し、加熱して接合する。   Next, as shown in FIG. 12B, the substrate 71 and the silicon substrate 75 are overlaid with the barrier metal on the light reflection film 73 and the metal layer 72 facing each other. The substrate 71 and the silicon substrate 75 are pressurized and heated for bonding.

次に、図１２（ｃ）に示すように、シリコン基板７５を、例えば厚さ約３０μｍまで研削した後、例えばＳＦ６ガスを用いてエッチングする。これにより、シリコン基板７５が除去される。 Next, as shown in FIG. 12C, the silicon substrate 75 is ground to a thickness of, for example, about 30 μm, and then etched using, for example, SF 6 gas. Thereby, the silicon substrate 75 is removed.

次に、図１３（ａ）に示すように、第３半導体層１８上にＩＴＯ膜２２を形成する。ＩＴＯ膜２２に接した引き出し電極２３を形成する。   Next, as shown in FIG. 13A, an ITO film 22 is formed on the third semiconductor layer 18. A lead electrode 23 in contact with the ITO film 22 is formed.

次に、図１３（ｂ）に示すように、第１半導体層１１の第１半導体層１５と第２半導体積層体１２の第３半導体層１８を対向させて、絶縁膜１３を介して基板７１とシリコン基板７６を接合する。   Next, as shown in FIG. 13B, the first semiconductor layer 15 of the first semiconductor layer 11 and the third semiconductor layer 18 of the second semiconductor stacked body 12 are opposed to each other, and the substrate 71 is interposed through the insulating film 13. And the silicon substrate 76 are bonded.

次に、図１３（ｃ）に示すように、図１２（ｃ）に示す工程と同様にしてシリコン基板７６を除去する。   Next, as shown in FIG. 13C, the silicon substrate 76 is removed in the same manner as in the step shown in FIG.

次に、図１４（ａ）に示すように、図８（ｃ）と同様にして、露出した第３半導体層１８に凹凸部２８を形成する。   Next, as shown in FIG. 14A, as in FIG. 8C, the uneven portion 28 is formed in the exposed third semiconductor layer 18.

次に、図１４（ｂ）−１および図１４（ｂ）−２に示すように、図９（ａ）−１乃至図９（ｃ）−２と同様にして、第１および第２切り欠き部７０ａ、７０ｂを形成する。これにより、第１切り欠き部７０ａに第１半導体層１５が露出し、第２切り欠き部７０ｂに引き出し電極２３が露出する。   Next, as shown in FIGS. 14 (b) -1 and 14 (b) -2, the first and second notches are formed in the same manner as FIGS. 9 (a) -1 to 9 (c) -2. Portions 70a and 70b are formed. As a result, the first semiconductor layer 15 is exposed in the first cutout portion 70a, and the extraction electrode 23 is exposed in the second cutout portion 70b.

次に、第１切り欠き部７０ａに露出した第１半導体層１５に第１電極２４を形成し、第４半導体層２０に第４電極２７を形成する。第２切り欠き部７０ｂに露出した引き出し電極２３に第３電極２６を形成し、基板７１に第２電極７４を形成する。これにより、図１０および図１１に示す半導体発光装置７０が得られる。   Next, the first electrode 24 is formed on the first semiconductor layer 15 exposed at the first notch 70 a, and the fourth electrode 27 is formed on the fourth semiconductor layer 20. The third electrode 26 is formed on the lead electrode 23 exposed in the second notch 70 b, and the second electrode 74 is formed on the substrate 71. Thereby, the semiconductor light emitting device 70 shown in FIGS. 10 and 11 is obtained.

以上説明したように、本実施例の半導体発光装置７０では、絶縁膜１３を介して積層された第１および第２半導体積層体１１、１２が金属層７２を介して導電性の基板７１に設けられている。更に、第２半導体層１７と金属層７２の間に光反射膜７３が設けられている。その結果、大電流で駆動される高光出力の半導体発光装置が得られる利点がある。   As described above, in the semiconductor light emitting device 70 of this example, the first and second semiconductor stacked bodies 11 and 12 stacked via the insulating film 13 are provided on the conductive substrate 71 via the metal layer 72. It has been. Further, a light reflecting film 73 is provided between the second semiconductor layer 17 and the metal layer 72. As a result, there is an advantage that a high light output semiconductor light emitting device driven by a large current can be obtained.

ここでは、基板７１がシリコン基板である場合について説明したが、これに限定されずその他の導電性を有する半導体基板または金属基板でも構わない。基板７１としては、例えばゲルマニウム（Ｇｅ）、銅タングステン合金（ＣｕＷ）、銅モリブデン合金（ＣｕＭｏ）などが適している。なお、当然ながら、基板７１は、第１および第２半導体発光層１６、１９から放出される光３７、３８に対して透明である必要はない。   Although the case where the substrate 71 is a silicon substrate has been described here, the present invention is not limited to this and may be a semiconductor substrate or metal substrate having other conductivity. As the substrate 71, for example, germanium (Ge), copper tungsten alloy (CuW), copper molybdenum alloy (CuMo), or the like is suitable. Of course, the substrate 71 does not have to be transparent to the light 37 and 38 emitted from the first and second semiconductor light emitting layers 16 and 19.

基板７１がＣｕＷ、ＣｕＭｏの場合は、基板自体がオーミック電極になるので、基板７１に設けられる第２電極７４は不要である。   When the substrate 71 is CuW or CuMo, the substrate itself is an ohmic electrode, so the second electrode 74 provided on the substrate 71 is not necessary.

第１半導体層１５と絶縁膜１３の間に透明導電膜を設けてもよい。図１５は第１半導体層１５と絶縁膜１３の間に透明導電膜が設けられた半導体装置を示す図で、図１５（ａ）は図１０（ａ）に示すＣ−Ｃ線に沿って切断し矢印方向に眺めた断面図、図１５（ｂ）は図１０（ａ）に示すＤ−Ｄ線に沿って切断し矢印方向に眺めた断面図ある。   A transparent conductive film may be provided between the first semiconductor layer 15 and the insulating film 13. 15 is a view showing a semiconductor device in which a transparent conductive film is provided between the first semiconductor layer 15 and the insulating film 13, and FIG. 15A is cut along the line CC shown in FIG. 10A. FIG. 15B is a sectional view taken along the line DD shown in FIG. 10A and viewed in the direction of the arrow.

ＩＴＯ膜２１により電流が広げられるので、第１半導体積層体１１に流れる電流分布をより均一化することができる。半導体発光装置のサイズが比較的大きい場合に適した構造である。   Since the current is spread by the ITO film 21, the current distribution flowing in the first semiconductor stacked body 11 can be made more uniform. This structure is suitable when the size of the semiconductor light emitting device is relatively large.

第１および第２半導体積層体１１、１２をシリコン基板７５、７６に形成した場合について説明したが、サファイア基板に形成しても構わない。サファイア基板では、シリコン基板よりも第１および第２半導体積層体１１、１２の結晶性を向上させることができる。従って、より高い光出力３７、３８を得ることができる。   Although the case where the 1st and 2nd semiconductor laminated bodies 11 and 12 were formed in the silicon substrates 75 and 76 was demonstrated, you may form in a sapphire substrate. In the sapphire substrate, the crystallinity of the first and second semiconductor stacked bodies 11 and 12 can be improved as compared with the silicon substrate. Accordingly, higher light outputs 37 and 38 can be obtained.

一方、シリコン基板は、サファイア基板よりも第１および第２半導体積層体１１、１２との分離が容易である。   On the other hand, the silicon substrate is easier to separate from the first and second semiconductor stacked bodies 11 and 12 than the sapphire substrate.

第１および第２半導体積層体が、窒化物半導体積層体である場合について説明したが、その他の半導体積層体、例えばＡｌＩｎＧａＰ系半導体積層体、ＧａＰ半導体積層体でも構わない。   Although the case where the first and second semiconductor stacked bodies are nitride semiconductor stacked bodies has been described, other semiconductor stacked bodies such as an AlInGaP-based semiconductor stacked body and a GaP semiconductor stacked body may be used.

図１６はＡｌＩｎＧａＰ系第１および第２半導体積層体を有する半導体発光装置を示す図で、図１６（ａ）は図１０（ａ）に示すＣ−Ｃ線に沿って切断し矢印方向に眺めた断面図、図１６（ｂ）は図１０（ａ）に示すＤ−Ｄ線に沿って切断し矢印方向に眺めた断面図ある。   FIG. 16 is a diagram showing a semiconductor light emitting device having an AlInGaP-based first and second semiconductor stacks, and FIG. 16A is cut along the line CC shown in FIG. 10A and viewed in the direction of the arrow. FIG. 16B is a cross-sectional view taken along the line DD shown in FIG. 10A and viewed in the direction of the arrow.

図１６に示すように、半導体発光装置８０は、ＡｌＩｎＧａＰ系の第１および第２半導体積層体８１、８２が絶縁膜１３を介して積層されている。   As shown in FIG. 16, in the semiconductor light emitting device 80, AlInGaP-based first and second semiconductor stacked bodies 81 and 82 are stacked via an insulating film 13.

第１半導体積層体８１は、第１導電型の第１半導体層８３と、第２導電型の第２半導体層８５と、第１および第２導体層８３、８５の間に設けられた第１半導体発光層８４を有している。   The first semiconductor stacked body 81 includes a first conductive type first semiconductor layer 83, a second conductive type second semiconductor layer 85, and a first conductive layer 83 provided between the first and second conductive layers 83, 85. A semiconductor light emitting layer 84 is provided.

第２半導体積層体８２は、第２導電型の第３半導体層８６と、第１導電型の第４半導体層８８と、第３および第４半導体層８６、８８の間に設けられた第２半導体発光層８７を有している。   The second semiconductor stacked body 82 includes a second conductive type third semiconductor layer 86, a first conductive type fourth semiconductor layer 88, and a second conductive layer provided between the third and fourth semiconductor layers 86, 88. A semiconductor light emitting layer 87 is provided.

第１および第４半導体層８３、８８は、Ｎ型ＩｎＡｌＰクラッド層を含んでいる。第２および第３半導体層８５、８６は、Ｐ型ＩｎＡｌＰクラッド層およびＰ型ＧａＡｓコンタクト層を含んでいる。第１および第２半導体発光層８４、８７は、ＩｎＡｌＰ障壁層とＡｌＩｎＧａＰ井戸層が交互に積層された多重量子井戸構造を含んでいる。   The first and fourth semiconductor layers 83 and 88 include N-type InAlP cladding layers. The second and third semiconductor layers 85 and 86 include a P-type InAlP cladding layer and a P-type GaAs contact layer. The first and second semiconductor light emitting layers 84 and 87 include a multiple quantum well structure in which InAlP barrier layers and AlInGaP well layers are alternately stacked.

ＡｌＩｎＧａＰ井戸層のＡｌ組成を変えることにより第１および第２半導体発光層８４、８７のバンドギャップが変化する。第１および第２半導体発光層８４、８７のバンドギャップを等しくすると、半導体発光装置８０の光出力を増加させることができる。第１半導体発光層８４のバンドギャップを第２半導体発光層８７のバンドギャップより狭くすると、半導体発光装置８０から混色光を得ることができる。   By changing the Al composition of the AlInGaP well layer, the band gaps of the first and second semiconductor light emitting layers 84 and 87 change. When the band gaps of the first and second semiconductor light emitting layers 84 and 87 are made equal, the light output of the semiconductor light emitting device 80 can be increased. When the band gap of the first semiconductor light emitting layer 84 is narrower than the band gap of the second semiconductor light emitting layer 87, mixed color light can be obtained from the semiconductor light emitting device 80.

図１７はＧａＰの第１および第２半導体積層体を有する半導体発光装置を示す図で、図１７（ａ）は図１０（ａ）に示すＣ−Ｃ線に沿って切断し矢印方向に眺めた断面図、図１７（ｂ）は図１０（ａ）に示すＤ−Ｄ線に沿って切断し矢印方向に眺めた断面図ある。   FIG. 17 is a view showing a semiconductor light emitting device having GaP first and second semiconductor stacks, and FIG. 17A is cut along the line CC shown in FIG. 10A and viewed in the direction of the arrow. FIG. 17B is a cross-sectional view taken along the line DD shown in FIG. 10A and viewed in the direction of the arrow.

図１７に示すように、半導体発光装置９０は、ＧａＰの第１および第２半導体積層体９１、９２を有している。第１および第２半導体積層体９１、９２は絶縁膜１３を介して電気的に分離されて接合されている。第１半導体積層体９１が、Ｎ型ＧａＰ基板９３に設けられている。   As shown in FIG. 17, the semiconductor light emitting device 90 includes first and second semiconductor stacked bodies 91 and 92 of GaP. The first and second semiconductor stacked bodies 91 and 92 are electrically separated and bonded via the insulating film 13. The first semiconductor stacked body 91 is provided on the N-type GaP substrate 93.

第１半導体積層体９１は、第１導電型の第１半導体層９４と、第２導電型の第２半導体層９５を有している。第２半導体積層体９２は、第２導電型の第３半導体層９６と、第１導電型の第４半導体層９７を有している。   The first semiconductor stacked body 91 includes a first conductive type first semiconductor layer 94 and a second conductive type second semiconductor layer 95. The second semiconductor stacked body 92 includes a second conductivity type third semiconductor layer 96 and a first conductivity type fourth semiconductor layer 97.

第１および第４半導体層９４、９７はＮ型ＧａＰ層であり、第２および第３半導体層９５、９６はＰ型ＧａＰ層である。   The first and fourth semiconductor layers 94 and 97 are N-type GaP layers, and the second and third semiconductor layers 95 and 96 are P-type GaP layers.

第１半導体積層体９１の形成方法は周知であるが、以下簡単に説明する。第１半導体積層体９１はＮ型ＧａＰ基板９３上に、例えば液相成長法により形成される。第１導電型の不純物は、例えばサルファ（Ｓ）またはＳｉであり、第２導電型の不純物は、例えばＺｎである。第２半導体層９５には、赤色または緑色の発光中心を形成するためにＺｎ−Ｏペアまたは窒素（Ｎ）が多量にドープされる。   A method for forming the first semiconductor stacked body 91 is well known, but will be briefly described below. The first semiconductor stacked body 91 is formed on the N-type GaP substrate 93 by, for example, a liquid phase growth method. The first conductivity type impurity is, for example, sulfur (S) or Si, and the second conductivity type impurity is, for example, Zn. The second semiconductor layer 95 is heavily doped with Zn—O pairs or nitrogen (N) to form red or green emission centers.

なお、ＧａＰ基板は薬液等により選択的に除去することはできない。第１半導体積層体９１が形成されたＧａＰ基板は、除去せずにＮ型ＧａＰ基板９３として使用する。第２半導体積層体９２が形成されたＮ型ＧａＰ基板は、研削により除去する。   Note that the GaP substrate cannot be selectively removed with a chemical solution or the like. The GaP substrate on which the first semiconductor stacked body 91 is formed is used as the N-type GaP substrate 93 without being removed. The N-type GaP substrate on which the second semiconductor multilayer body 92 is formed is removed by grinding.

第１および第２半導体積層体９１、９２をＧａＡｓＰ系の半導体積層体とすることも可能である。ＧａＡｓＰ系の半導体積層体は以下のようにして形成される。   The first and second semiconductor stacked bodies 91 and 92 may be GaAsP-based semiconductor stacked bodies. The GaAsP-based semiconductor stack is formed as follows.

Ｎ型ＧａＰ基板に、気相成長法によりＡｓの組成ｘを０から徐々に大きくしたＮ型ＧａＡｓｘＰ（１−ｘ）グレーデッド層を形成する。Ｎ型ＧａＡｓｘＰ（１−ｘ）グレーデッド層に、例えば封管法によりＺｎを拡散してＰ型ＧａＡｓｘＰ（１−ｘ）層を形成する。Ｐ型ＧａＡｓｘＰ（１−ｘ）層には、発光中心を形成するためにＮを多量にドープする。Ａｓの組成ｘに応じて赤色から黄色の発光が得られる。 An N-type GaAs x P (1-x) graded layer in which the As composition x is gradually increased from 0 is formed on the N-type GaP substrate by vapor deposition. In the N-type GaAs x P (1-x) graded layer, for example, Zn is diffused by a sealed tube method to form a P-type GaAs x P (1-x) layer. The P-type GaAs x P (1-x) layer is doped with a large amount of N to form an emission center. Red to yellow light emission is obtained according to the composition x of As.

実施例３に係る半導体発光装置について、図１８および図１９を用いて説明する。図１８は本実施例の半導体発光装置を示す図で、図１８（ａ）はその平面図、図１８（ｂ）は図１８（ａ）のＥ−Ｅ線に沿って切断し矢印方向に眺めた断面図、図１９は図１８（ａ）のＦ−Ｆ線に沿って切断し矢印方向に眺めた断面図である。   A semiconductor light emitting device according to Example 3 will be described with reference to FIGS. 18 and 19. 18A and 18B are views showing the semiconductor light emitting device of this example, FIG. 18A is a plan view thereof, and FIG. 18B is cut along the line EE of FIG. 18A and viewed in the direction of the arrow. FIG. 19 is a cross-sectional view taken along the line FF in FIG. 18A and viewed in the direction of the arrow.

本実施例において、上記実施例２と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例２と異なる点は、第１および第２半導体積層体を異種の半導体積層体としたことにある。   In the present embodiment, the same components as those in the second embodiment are denoted by the same reference numerals, description thereof will be omitted, and different portions will be described. The difference between the present embodiment and the second embodiment is that the first and second semiconductor stacked bodies are different types of semiconductor stacked bodies.

即ち、図１６および図１７に示すように、本実施例の半導体発光装置１００は、ＡｌＩｎＧａＰ系の第１半導体積層体８１と、ＧａＮ系の第２半導体積層体１２を有している。   That is, as shown in FIGS. 16 and 17, the semiconductor light emitting device 100 of this example includes an AlInGaP-based first semiconductor stacked body 81 and a GaN-based second semiconductor stacked body 12.

第１半導体発光層８４は、Ａｌの組成を変えることによりバンドギャップが変化し、赤色から緑色までの光を放出する。第１半導体発光層８４から放出される光３７と第２半導体発光層１９から放出される光３８の波長（λ１、λ２）および光出力（Ｐ１、Ｐ２）を種々組み合わせることにより、色の属性（色相、彩度、明度）を変化させることができる。   The first semiconductor light emitting layer 84 changes the band gap by changing the composition of Al, and emits light from red to green. By variously combining the wavelengths (λ1, λ2) and light outputs (P1, P2) of the light 37 emitted from the first semiconductor light emitting layer 84 and the light 38 emitted from the second semiconductor light emitting layer 19, color attributes ( Hue, saturation, brightness) can be changed.

例えば、第１半導体発光層８４から放出される光を黄色光（λ１≒５９０ｎｍ）とし、第２半導体発光層１９から放出される光を青色光（λ２≒４８０ｎｍ）とする。周知のように、黄色と青色は補色関係にあるので、半導体発光装置１００から黄色光と青色光が混じった白色光が得られる。   For example, the light emitted from the first semiconductor light emitting layer 84 is yellow light (λ1≈590 nm), and the light emitted from the second semiconductor light emitting layer 19 is blue light (λ2≈480 nm). As is well known, since yellow and blue are in a complementary color relationship, white light in which yellow light and blue light are mixed is obtained from the semiconductor light emitting device 100.

第１半導体発光層８４から放出される光を赤色光（λ１≒６２０ｎｍ）とすると、桃色光を得ることができる。第１半導体発光層８４から放出される光を緑色光（λ１≒５６０ｎｍ）とすると、水色光を得ることができる。   If the light emitted from the first semiconductor light emitting layer 84 is red light (λ1≈620 nm), pink light can be obtained. If the light emitted from the first semiconductor light emitting layer 84 is green light (λ1≈560 nm), light blue light can be obtained.

第１半導体積層体８１の順方向電圧は約２．１Ｖである。一方、第２半導体積層体１２の順方向電圧は約３．５Ｖである。第１半導体積層体８１の順方向電圧と第２半導体積層体１２の順方向電圧は大きく異なっている。   The forward voltage of the first semiconductor stacked body 81 is about 2.1V. On the other hand, the forward voltage of the second semiconductor stacked body 12 is about 3.5V. The forward voltage of the first semiconductor stacked body 81 and the forward voltage of the second semiconductor stacked body 12 are greatly different.

光出力Ｐ１、Ｐ２が同じでも、明るさは視感度に応じて異なる。目的の属性を得るのに必要な第１および第２半導体積層体８１、１２の電流Ｉ１、Ｉ２は、大きく異なってくる。   Even if the light outputs P1 and P2 are the same, the brightness varies depending on the visibility. The currents I1 and I2 of the first and second semiconductor stacked bodies 81 and 12 necessary for obtaining the target attribute are greatly different.

従って、第１および第２半導体積層体８１、１２は、独立して自由に通電できることが必要である。半導体発光装置１００は、４端子回路であり、電流Ｉ１、Ｉ２を独立して自由に設定することができる。   Therefore, it is necessary that the first and second semiconductor stacked bodies 81 and 12 can be independently energized independently. The semiconductor light emitting device 100 is a four-terminal circuit, and the currents I1 and I2 can be set independently and freely.

次に、半導体発光装置１００の製造方法について簡単に説明する。製造工程は、基本的には図１２乃至図１４に示す工程と同じである。異なる点は以下のようである。   Next, a method for manufacturing the semiconductor light emitting device 100 will be briefly described. The manufacturing process is basically the same as the process shown in FIGS. The differences are as follows.

第１半導体積層体８１は、ＭＯＣＶＤ法によりＧａＡｓ基板に形成する。ＧａＡｓ基板の除去は、水酸化アンモニウム（ＮＨ４ＯＨ）と過酸化水素（Ｈ２Ｏ２）の混合水溶液でおこなう。シリコンはこの液ではエッチングされない。 The first semiconductor stacked body 81 is formed on the GaAs substrate by MOCVD. The removal of the GaAs substrate is performed with a mixed aqueous solution of ammonium hydroxide (NH 4 OH) and hydrogen peroxide (H 2 O 2 ). Silicon is not etched by this solution.

以上説明したように、本実施例の半導体発光装置１００は、ＡｌＩｎＧａＰ系の第１半導体積層体８１と、ＧａＮ系の第２半導体積層体１２を有している。第１および第２半導体積層体８１、１２からの光３７、３８を種々組み合わせることにより、属性が異なる光が得られる利点がある。   As described above, the semiconductor light emitting device 100 of this example includes the AlInGaP-based first semiconductor stacked body 81 and the GaN-based second semiconductor stacked body 12. There is an advantage that light having different attributes can be obtained by variously combining the lights 37 and 38 from the first and second semiconductor stacked bodies 81 and 12.

特に、第１半導体発光層８４から放出される光３７を黄色光とし、第２半導体発光層１９から放出される光３８を青色光とすると、蛍光体を用いなくても白色光が得られる利点がある。   In particular, when the light 37 emitted from the first semiconductor light emitting layer 84 is yellow light and the light 38 emitted from the second semiconductor light emitting layer 19 is blue light, white light can be obtained without using a phosphor. There is.

ここでは、第１半導体積層体がＡｌＩｎＧａＰ系半導体積層体である場合について説明したが、第１半導体積層体をＧａＰ半導体積層体とすることもできる。図２０はＧａＰの第１半導体積層体を有する半導体発光装置を示す図で、図２０（ａ）は図１８（ａ）に示すＥ−Ｅ線に沿って切断し矢印方向に眺めた断面図、図２０（ｂ）は図１８（ａ）に示すＦ−Ｆ線に沿って切断し矢印方向に眺めた断面図である。   Although the case where the first semiconductor stacked body is an AlInGaP-based semiconductor stacked body has been described here, the first semiconductor stacked body may be a GaP semiconductor stacked body. FIG. 20 is a diagram showing a semiconductor light emitting device having a GaP first semiconductor stack, and FIG. 20A is a cross-sectional view taken along the line EE shown in FIG. FIG. 20B is a cross-sectional view taken along the line FF shown in FIG.

図２０に示すように、半導体発光装置１１０は、ＧａＰの第１半導体積層体９１と、ＧａＮ系第２半導体積層体１２が絶縁膜１３を介して積層されている。   As shown in FIG. 20, in the semiconductor light emitting device 110, a GaP first semiconductor stacked body 91 and a GaN-based second semiconductor stacked body 12 are stacked via an insulating film 13.

また、第１および第２半導体積層体の一方をＧａＰ半導体積層体とし、他方をＡｌＩｎＧａＰの半導体積層体とすることもできる。図２１はＧａＰの第１半導体積層体とＧａＮ系第２半導体積層体を有する半導体発光装置を示す図で、図２１（ａ）は図１８（ａ）に示すＥ−Ｅ線に沿って切断し矢印方向に眺めた断面図、図２1（ｂ）は図１８（ａ）に示すＦ−Ｆ線に沿って切断し矢印方向に眺めた断面図である。   One of the first and second semiconductor stacks may be a GaP semiconductor stack and the other may be an AlInGaP semiconductor stack. FIG. 21 is a diagram showing a semiconductor light emitting device having a GaP first semiconductor laminate and a GaN-based second semiconductor laminate, and FIG. 21A is cut along the line EE shown in FIG. FIG. 21B is a sectional view taken along the line FF shown in FIG. 18A and viewed in the direction of the arrow.

図２１に示すように、半導体発光装置１２０は、ＧａＰの第１半導体積層体９１と、ＡｌＩｎＧａＰ系の第２半導体積層体８２が絶縁膜１３を介して積層されている。   As shown in FIG. 21, in the semiconductor light emitting device 120, a GaP first semiconductor stacked body 91 and an AlInGaP-based second semiconductor stacked body 82 are stacked via an insulating film 13.

第１半導体積層体をＡｌＩｎＧａＰ系半導体積層体とし、第２半導体積層体をＧａＰの半導体積層体とすることもできる。   The first semiconductor stack may be an AlInGaP-based semiconductor stack, and the second semiconductor stack may be a GaP semiconductor stack.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 基板に設けられ、第１導電型の第１半導体層と、第１半導体発光層と、第２導電型の第２半導体層とが順に積層された第１半導体積層体と、
前記第２半導体層上に設けられた第１透明導電膜と、
前記第１透明導電膜上に設けられた絶縁膜と、
前記絶縁膜上に設けられた第２透明導電膜と、
前記第２透明導電膜の一部と前記絶縁膜の間に設けられた引き出し電極と、
前記第２透明導電膜上に設けられ、第２導電型の第３半導体層と、第２半導体発光層と、第１導電型の第４半導体層が順に積層された第２半導体積層体と、
前記第１半導体層の一部を露出する第１切り欠き部に設けられた第１電極と、
前記第１透明導電膜の一部を露出する第２切り欠き部に設けられた第２電極と、
前記引き出し電極の一部を露出する第３切り欠き部に設けられた第３電極と、
前記第４半導体層上に設けられた第４電極と、
を具備する半導体発光装置。 The present invention can be configured as described in the following supplementary notes.
(Additional remark 1) The 1st semiconductor laminated body provided in the board | substrate, in which the 1st conductivity type 1st semiconductor layer, the 1st semiconductor light emitting layer, and the 2nd conductivity type 2nd semiconductor layer were laminated | stacked in order,
A first transparent conductive film provided on the second semiconductor layer;
An insulating film provided on the first transparent conductive film;
A second transparent conductive film provided on the insulating film;
An extraction electrode provided between a part of the second transparent conductive film and the insulating film;
A second semiconductor stacked body provided on the second transparent conductive film, in which a second conductive type third semiconductor layer, a second semiconductor light emitting layer, and a first conductive type fourth semiconductor layer are sequentially stacked;
A first electrode provided in a first notch exposing a portion of the first semiconductor layer;
A second electrode provided in a second notch that exposes a portion of the first transparent conductive film;
A third electrode provided in a third cutout portion exposing a part of the extraction electrode;
A fourth electrode provided on the fourth semiconductor layer;
A semiconductor light emitting device comprising:

（付記２） 導電性の基板に金属層を介して設けられ、第２導電型の第２半導体層と、第１半導体発光層と、第１導電型の第１半導体層とが順に積層された第１半導体積層体と、
前記第１半導体層上に設けられた絶縁膜と、
前記絶縁膜上に設けられた第２透明導電膜と、
前記第２透明導電膜の一部と前記絶縁膜の間に設けられた引き出し電極と、
前記第２透明導電膜上に設けられ、第２導電型の第３半導体層と、第２半導体発光層と、第１導電型の第４半導体層とが順に積層された第２半導体積層体と、
前記第１半導体層の一部を露出する第１切り欠き部に設けられた第１電極と、
前記導電性の基板に設けられた第２電極と、
前記引き出し電極の一部を露出する第３切り欠き部に設けられた第３電極と、
前記第４半導体層上に設けられた第４電極と、
を具備する半導体発光装置。 (Additional remark 2) It provided in the electroconductive board | substrate through the metal layer, and the 2nd conductivity type 2nd semiconductor layer, the 1st semiconductor light emitting layer, and the 1st conductivity type 1st semiconductor layer were laminated | stacked in order. A first semiconductor laminate;
An insulating film provided on the first semiconductor layer;
A second transparent conductive film provided on the insulating film;
An extraction electrode provided between a part of the second transparent conductive film and the insulating film;
A second semiconductor stacked body provided on the second transparent conductive film, wherein a second conductive type third semiconductor layer, a second semiconductor light emitting layer, and a first conductive type fourth semiconductor layer are sequentially stacked; ,
A first electrode provided in a first notch exposing a portion of the first semiconductor layer;
A second electrode provided on the conductive substrate;
A third electrode provided in a third cutout portion exposing a part of the extraction electrode;
A fourth electrode provided on the fourth semiconductor layer;
A semiconductor light emitting device comprising:

（付記３） 前記第１半導体層と前記絶縁膜との間に設けられた第１透明導電膜を備え、
前記第１切り欠き部は前記第１透明導電膜の一部を露出し、前記第１電極は前記第１切り欠き部に露出した前記第１透明導電膜上に設けられている付記２に記載の導体発光装置。 (Appendix 3) A first transparent conductive film provided between the first semiconductor layer and the insulating film,
The first cutout part exposes a part of the first transparent conductive film, and the first electrode is provided on the first transparent conductive film exposed in the first cutout part. Conductor light emitting device.

（付記４） 前記第４半導体層に、凹凸が設けられている付記１または付記２に記載の半導体発光装置。 (Additional remark 4) The semiconductor light-emitting device of Additional remark 1 or Additional remark 2 by which the said 4th semiconductor layer is provided with unevenness | corrugation.

（付記５） 前記金属層と前記第２半導体層との間に光反射膜が設けられている付記２に記載の半導体発光装置。 (Additional remark 5) The semiconductor light-emitting device of Additional remark 2 with which the light reflection film is provided between the said metal layer and the said 2nd semiconductor layer.

（付記６） 前記第１半導体発光層のバンドギャップエネルギーが、前記第２半導体発光層のバンドギャップエネルギーに等しい、または狭いことを特徴とする付記２に記載の半導体発光装置。 (Supplementary note 6) The semiconductor light emitting device according to supplementary note 2, wherein a band gap energy of the first semiconductor light emitting layer is equal to or narrower than a band gap energy of the second semiconductor light emitting layer.

（付記７） 前記絶縁膜は、シリコン酸化膜である請求項１、付記１、２のいずれかに記載の半導体発光装置。 (Appendix 7) The semiconductor light emitting device according to any one of claims 1 and 2, wherein the insulating film is a silicon oxide film.

（付記８） 前記第２透明導電膜は、ＩＴＯ膜、ＺｎＯ膜またはＳｎ２Ｏ膜である請求項２、３、付記１、２のいずれかに記載の半導体発光装置。 (Supplementary Note 8) The second transparent conductive film according to claim 2,3 ITO film, a ZnO film or Sn 2 O film, a semiconductor light emitting device according to any one of Appendices 1 and 2.

（付記９） 前記第１透明導電膜は、ＩＴＯ膜、ＺｎＯ膜またはＳｎ２Ｏ膜であることを特徴とする請求項２、４または付記１、３に記載の半導体発光装置。 (Supplementary Note 9) The first transparent conductive film, a semiconductor light emitting device according to claim 2, 4 or Appendix 1,3, characterized in that the ITO film is a ZnO film or Sn 2 O film.

（付記１０） 前記基板は、サファイア基板、窒化ガリウム基板、または炭化珪素基板である付記１に記載の半導体発光装置。 (Supplementary note 10) The semiconductor light-emitting device according to supplementary note 1, wherein the substrate is a sapphire substrate, a gallium nitride substrate, or a silicon carbide substrate.

（付記１１） 前記導電性の基板は、シリコン基板または金属基板である請求項３または付記２に記載の半導体発光装置。 (Supplementary note 11) The semiconductor light-emitting device according to claim 3 or 2, wherein the conductive substrate is a silicon substrate or a metal substrate.

（付記１２） 前記第１および第２半導体積層体は窒化物系半導体積層体である請求項１、付記１、２のいずれかに記載の半導体発光装置。 (Additional remark 12) The said 1st and 2nd semiconductor laminated body is a nitride-type semiconductor laminated body, The semiconductor light-emitting device in any one of Claim 1, Additional remark 1,2.

（付記１３） 前記第１および第４半導体層はＮ型ＧａＮクラッド層を含み、前記第２および第３半導体層はＰ型ＧａＮクラッド層とＰ型ＧａＮコンタクト層を含み、前記第１および第２半導体発光層はＩｎｘ１Ｇａｙ１Ａｌ（１−ｘ１−ｙ１）Ｎ井戸層（０＜ｘ１＜１、０＜ｙ１≦１）と、Ｉｎｘ２Ｇａｙ２Ａｌ（１−ｘ２−ｙ２）Ｎ障壁層（０≦ｘ２＜ｘ１＜１、０＜ｙ１＜ｙ２≦１）が交互に積層された多重量子井戸構造を含む付記１２に記載の半導体発光装置。 (Supplementary Note 13) The first and fourth semiconductor layers include an N-type GaN cladding layer, the second and third semiconductor layers include a P-type GaN cladding layer and a P-type GaN contact layer, and the first and second layers The semiconductor light emitting layer includes an In x1 Ga y1 Al (1-x1-y1) N well layer (0 <x1 <1, 0 <y1 ≦ 1), an In x2 Ga y2 Al (1-x2-y2) N barrier layer ( The semiconductor light-emitting device according to appendix 12, including a multiple quantum well structure in which 0 ≦ x2 <x1 <1, 0 <y1 <y2 ≦ 1) are alternately stacked.

（付記１４） 前記第１半導体積層体がＡｌＩｎＧａＰ系半導体積層体であり、前記第２半導体積層体が窒化物系半導体積層体である請求項１、付記１、２のいずれかに記載の半導体発光装置。 (Additional remark 14) The said 1st semiconductor laminated body is an AlInGaP type | system | group semiconductor laminated body, and the said 2nd semiconductor laminated body is a nitride type semiconductor laminated body, The semiconductor light-emitting in any one of the additional marks 1 and 2 apparatus.

（付記１５） 前記第１および第２半導体積層体はＡｌＩｎＧａＰ系半導体積層体である請求項１、付記１、２のいずれかに記載の半導体発光装置。 (Additional remark 15) The said 1st and 2nd semiconductor laminated body is an AlInGaP type | system | group semiconductor laminated body, The semiconductor light-emitting device in any one of Claim 1, Additional remark 1,2.

（付記１６） 前記第１および第２半導体積層体はＧａＰ半導体積層体である請求項１、２、付記１、２のいずれかに記載の半導体発光装置。 (Additional remark 16) The said 1st and 2nd semiconductor laminated body is a GaP semiconductor laminated body, The semiconductor light-emitting device in any one of Claim 1, 2 and Additional remark 1 and 2.

（付記１７） 前記第１および第２半導体積層体の一方がＧａＰ半導体積層体であり、他方がＡｌＩｎＧａＰ半導体積層体である請求項１、付記１、２のいずれかに記載の半導体発光装置。 (Supplementary note 17) One of the first and second semiconductor multilayer bodies is a GaP semiconductor multilayer body, and the other is an AlInGaP semiconductor multilayer body.

１０、５０、５５、７０、８０、９０、１００、１１０、１２０ 半導体発光装置
１０ａ、７０ａ、１００ａ 第１切り欠き部
１０ｂ、７０ｂ、１００ｂ 第２切り欠き部
１０ｃ 第３切り欠き部
１１、８１、９１ 第１半導体積層体
１２、８２、９２ 第２半導体積層体
１３ 絶縁膜
１３ａ 第１絶縁膜
１３ｂ 第２絶縁膜
１４、６１、７１、９３ 基板
１５、８３、９１ 第１半導体層
１６、８４ 第１半導体発光層
１７、８５、９５ 第２半導体層
１８、８６、９６ 第３半導体層
１９、８７ 第２半導体発光層
２０、８８、９７ 第４半導体層
２１ 第１透明導電膜
２２ 第２透明導電膜
２３ 引き出し電極
２４ 第１電極
２５、７４ 第２電極
２６ 第３電極
２７ 第４電極
２８、２９ 凹凸部
３１ Ｎ型ＧａＮクラッド層
３２ Ｐ型ＧａＮクラッド層
３３ Ｐ型ＧａＮコンタクト層
３４ ＧａＮ障壁層
３５ ＩｎＧａＮ井戸層
３７、３８ 光
４０ マウントベッド
４０ａ、４０ｂ、４０ｃ、４０ｄ サブマウントベッド
４１ａ、４１ｂ、４１ｃ、４１ｄ ワイヤ
４２、４３、４４、４５ 電源
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５ 抵抗
５１、５６ アノード端子
５２、５３、５７ カソード端子
６２ａ、６２ｂ ＳＯＧ膜
６３ 熱板
６４ レーザ
７１ 導電性基板
７２ 金属層
７３ 光反射膜
７５、７６ シリコン基板 10, 50, 55, 70, 80, 90, 100, 110, 120 Semiconductor light emitting device 10a, 70a, 100a First notch 10b, 70b, 100b Second notch 10c Third notch 11, 81, 91 1st semiconductor laminated body 12, 82, 92 2nd semiconductor laminated body 13 Insulating film 13a 1st insulating film 13b 2nd insulating film 14, 61, 71, 93 Substrate 15, 83, 91 1st semiconductor layer 16, 84 1st 1 Semiconductor light emitting layer 17, 85, 95 2nd semiconductor layer 18, 86, 96 3rd semiconductor layer 19, 87 2nd semiconductor light emitting layer 20, 88, 97 4th semiconductor layer 21 1st transparent conductive film 22 2nd transparent conductive Film 23 Lead electrode 24 First electrode 25, 74 Second electrode 26 Third electrode 27 Fourth electrode 28, 29 Uneven portion 31 N-type GaN cladding layer 32 P-type GaN cladding layer 33 P-type GaN Contact layer 34 GaN barrier layer 35 InGaN well layer 37, 38 Light 40 Mount bed 40a, 40b, 40c, 40d Submount bed 41a, 41b, 41c, 41d Wire 42, 43, 44, 45 Power supply R1, R2, R3, R4 , R5 Resistors 51, 56 Anode terminals 52, 53, 57 Cathode terminals 62a, 62b SOG film 63 Hot plate 64 Laser 71 Conductive substrate 72 Metal layer 73 Light reflecting film 75, 76 Silicon substrate

Claims (7)

第１導電型の第１半導体層と、第２導電型の第２半導体層と、前記第１および第２半導体層の間に設けられた第１半導体発光層とを有する第１半導体積層体と、
第２導電型の第３半導体層と、第１導電型の第４半導体層と、前記第３および第４半導体層の間に設けられた第２半導体発光層とを有する第２半導体積層体と、
前記第１半導体積層体と前記第２半導体積層体の間に設けられ、前記第１半導体積層体と前記第２半導体積層体を接合する絶縁膜と、
前記第１乃至第４半導体層に電気的に接続された第１乃至第４電極と、
を具備することを特徴とする半導体発光装置。 A first semiconductor stacked body having a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, and a first semiconductor light emitting layer provided between the first and second semiconductor layers; ,
A second semiconductor stacked body having a second conductive type third semiconductor layer, a first conductive type fourth semiconductor layer, and a second semiconductor light emitting layer provided between the third and fourth semiconductor layers; ,
An insulating film provided between the first semiconductor stacked body and the second semiconductor stacked body and joining the first semiconductor stacked body and the second semiconductor stacked body;
First to fourth electrodes electrically connected to the first to fourth semiconductor layers;
A semiconductor light emitting device comprising: 前記第２半導体層と前記絶縁膜の間に設けられた第１透明導電膜と、
前記第３半導体層と前記絶縁膜の間に設けられた第２透明導電膜と、
前記第２透明導電膜の一部と前記絶縁膜の間に設けられた引き出し電極と、
を備え、
前記第１半導体層の一部を露出する第１切り欠き部に前記第１電極が設けられ、
前記第１透明導電膜の一部を露出する第２切り欠き部に前記第２電極が設けられ、
前記引き出し電極の一部を露出する第３切り欠き部に前記第３電極が設けられ、
前記第４半導体層上に前記第４電極が設けられ、
ていることを特徴とする請求項１に記載の半導体発光装置。 A first transparent conductive film provided between the second semiconductor layer and the insulating film;
A second transparent conductive film provided between the third semiconductor layer and the insulating film;
An extraction electrode provided between a part of the second transparent conductive film and the insulating film;
With
The first electrode is provided in a first notch exposing a part of the first semiconductor layer;
The second electrode is provided in a second cutout portion exposing a part of the first transparent conductive film,
The third electrode is provided in a third cutout portion exposing a part of the extraction electrode;
The fourth electrode is provided on the fourth semiconductor layer;
The semiconductor light-emitting device according to claim 1. 金属層を介して前記第１半導体積層体が設けられる導電性の基板と、
前記第３半導体層と前記絶縁膜の間に設けられた第２透明導電膜と、
前記第２透明導電膜の一部と前記絶縁膜の間に設けられた引き出し電極と、
を備え、
前記第１半導体層の一部を露出する第１切り欠き部に前記第１電極が設けられ、
前記導電性基板に前記第２電極が設けられ、
前記引き出し電極の一部を露出する第３切り欠き部に前記第３電極が設けられ、
前記第４半導体層上に前記第４電極が設けられ、
ていることを特徴とする請求項１に記載の半導体発光装置。 A conductive substrate on which the first semiconductor laminate is provided via a metal layer;
A second transparent conductive film provided between the third semiconductor layer and the insulating film;
An extraction electrode provided between a part of the second transparent conductive film and the insulating film;
With
The first electrode is provided in a first notch exposing a part of the first semiconductor layer;
The second electrode is provided on the conductive substrate;
The third electrode is provided in a third cutout portion exposing a part of the extraction electrode;
The fourth electrode is provided on the fourth semiconductor layer;
The semiconductor light-emitting device according to claim 1. 前記第１半導体層と前記絶縁膜の間に設けられた第１透明導電膜を備え、
前記第１切り欠き部は前記第１透明導電膜の一部を露出し、前記第１電極は前記第１切り欠き部に露出した前記第１透明導電膜上に設けられていることを特徴とする請求項３に記載の半導体発光装置。 A first transparent conductive film provided between the first semiconductor layer and the insulating film;
The first cutout part exposes a part of the first transparent conductive film, and the first electrode is provided on the first transparent conductive film exposed in the first cutout part. The semiconductor light emitting device according to claim 3. 前記第４半導体層上に、凹凸が設けられていることを特徴とする請求項１に記載の半導体発光装置。   The semiconductor light emitting device according to claim 1, wherein unevenness is provided on the fourth semiconductor layer. 前記金属層と前記第２半導体層の間に光反射膜が設けられていることを特徴とする請求項３に記載の半導体発光装置。   The semiconductor light emitting device according to claim 3, wherein a light reflecting film is provided between the metal layer and the second semiconductor layer. 前記第１半導体発光層のバンドギャップエネルギーが、前記第２半導体発光層のバンドギャップエネルギーに等しい、または狭いことを特徴とする請求項３に記載の半導体発光装置。   4. The semiconductor light emitting device according to claim 3, wherein a band gap energy of the first semiconductor light emitting layer is equal to or narrower than a band gap energy of the second semiconductor light emitting layer.
JP2012010876A 2012-01-23 2012-01-23 Semiconductor light-emitting device Pending JP2013149898A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012010876A JP2013149898A (en) 2012-01-23 2012-01-23 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012010876A JP2013149898A (en) 2012-01-23 2012-01-23 Semiconductor light-emitting device

Publications (1)

Publication Number Publication Date
JP2013149898A true JP2013149898A (en) 2013-08-01

Family

ID=49047096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012010876A Pending JP2013149898A (en) 2012-01-23 2012-01-23 Semiconductor light-emitting device

Country Status (1)

Country Link
JP (1) JP2013149898A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021534574A (en) * 2018-08-17 2021-12-09 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co., Ltd. Light emitting element
JP7519573B2 (en) 2020-06-26 2024-07-22 日亜化学工業株式会社 Light emitting device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021534574A (en) * 2018-08-17 2021-12-09 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co., Ltd. Light emitting element
JP7288041B2 (en) 2018-08-17 2023-06-06 ソウル バイオシス カンパニー リミテッド light emitting element
JP7519573B2 (en) 2020-06-26 2024-07-22 日亜化学工業株式会社 Light emitting device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US8436373B2 (en) Light emitting diode with a light source suitable structure
JP5024247B2 (en) Light emitting element
JP5858633B2 (en) Light emitting device, light emitting device package
US8710530B2 (en) Light emitted diode
JP2005150675A (en) Semiconductor light-emitting diode and its manufacturing method
JP2007287757A (en) Nitride semiconductor light-emitting element and its manufacturing method
WO2012073993A1 (en) Light-emitting diode, light-emitting diode lamp, and illumination device
KR100996446B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
JP2013008817A (en) Semiconductor light emitting element and manufacturing method of the same
JP2012054422A (en) Light-emitting diode
JP6013931B2 (en) Semiconductor light emitting device
JP2014056984A (en) Semiconductor light-emitting element, lighting fixture for vehicle, and method of manufacturing semiconductor light-emitting element
CN102263120A (en) Semiconductor light-emitting element, light-emitting device, luminaire, display unit, traffic signal lamp unit, and traffic information display unit
JP2006066518A (en) Semiconductor light-emitting element and method of manufacturing the same
JP5960426B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2013168547A (en) Group iii nitride semiconductor light emitting element and manufacturing method of the same
JP2012129281A (en) Light-emitting device
JP5586371B2 (en) Light emitting diode, light emitting diode lamp, and lighting device
CN107026222B (en) Light emitting element and method for manufacturing the same
JP6101303B2 (en) Light emitting diode, light emitting diode lamp, and lighting device
US9559270B2 (en) Light-emitting device and method of producing the same
JP2013149898A (en) Semiconductor light-emitting device
JP6106522B2 (en) Semiconductor light emitting device array
JP2012064759A (en) Semiconductor light-emitting device and manufacturing method of semiconductor light-emitting device
JP5557648B2 (en) Light emitting diode, light emitting diode lamp, and lighting device