JP2013149138A - Electronic apparatus - Google Patents
Electronic apparatus Download PDFInfo
- Publication number
- JP2013149138A JP2013149138A JP2012010041A JP2012010041A JP2013149138A JP 2013149138 A JP2013149138 A JP 2013149138A JP 2012010041 A JP2012010041 A JP 2012010041A JP 2012010041 A JP2012010041 A JP 2012010041A JP 2013149138 A JP2013149138 A JP 2013149138A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- storage area
- memory
- internal memory
- logical value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、揮発性メモリからなる内部メモリのデータの読み込み先が不揮発性メモリからなる外部メモリであるモードと、前記内部メモリのデータの読み込み先が外部装置であるモードとの間で動作モードを切り替える電子機器に関する。 The present invention provides an operation mode between a mode in which the data read destination of the internal memory consisting of a volatile memory is an external memory consisting of a nonvolatile memory and a mode in which the data read destination of the internal memory is an external device. The present invention relates to an electronic device to be switched.
ディジタル処理を用いた周波数シンセサイザは、電圧制御発振器を含むアナログ回路とPLLループの一部においてディジタル処理を行うディジタル処理部とからなる回路部分と、この回路部分を制御する制御装置をなすマイクロコントローラと、を備えている。マイクロコントローラの役割としては、運転初期の周波数の立ち上げ時における周波数引き込みを制御すること、ディジタル/アナログ変換器の最大出力値をはじめ種々のパラメータを設定すること、などが挙げられる。 A frequency synthesizer using digital processing includes a circuit portion including an analog circuit including a voltage-controlled oscillator and a digital processing portion that performs digital processing in a part of the PLL loop, and a microcontroller that forms a control device that controls the circuit portion. It is equipped with. The role of the microcontroller includes controlling the frequency pull-in at the start of the frequency at the initial stage of operation and setting various parameters including the maximum output value of the digital / analog converter.
図7は、前記マイクロコントローラ及びその周囲の装置を示すブロック図である。図中101は当該マイクロコントローラ、102はマイクロコントローラ101に接続した外部の不揮発性メモリ(外部メモリ)、例えばEEPROMである。103は接続回路であり、マイクロコントローラ101の外部のホストコンピュータ(外部コンピュータ)104を当該マイクロコントローラ101に接続する。105はマイクロコントローラ101に設けられるICであり、ワークメモリであるレジスタ106を含む。前記パラメータは、外部メモリ102に外部コンピュータ104から書き込まれる。マイクロコントローラ101は外部メモリ102から前記パラメータを前記レジスタ106に読み出し、読み出されたパラメータが前記周波数シンセサイザをなす回路部100に出力されて制御される。
FIG. 7 is a block diagram showing the microcontroller and its peripheral devices. In the figure,
メーカー側では、上記周波数シンセサイザの調整時に外部メモリ102に標準のパラメータを書き込んで装置を動作させ、外部コンピュータ104によりレジスタ106の前記パラメータの書き換えを行いながら装置の動作を確認する。それによって、個々の製品毎に最適なパラメータ(固有情報)を決定し、その決定した値に前記外部メモリ102のパラメータを書き換えた後、ユーザに製品を引き渡す。
On the manufacturer side, when adjusting the frequency synthesizer, standard parameters are written in the
ところで、この引き渡し後にユーザがパラメータを自由に設定できるようにすると、製品に動作の不具合が起こったり、所望の性能が得られなくなるおそれがある。それを防ぐために上記マイクロコントローラ101は、前記レジスタ106のパラメータの読み込み先を外部メモリ102とし、外部コンピュータ104からの前記パラメータの書き換えを禁止するマスターモードと、前記パラメータの読み込み先を外部コンピュータ102とするスレーブモードとを互いに切り替えて実行できるように構成される。つまり、前記ユーザが通常使用する場合にはマスターモードに設定され、メーカーが上記のように設定を行う場合にはスレーブモードに設定される。
By the way, if the user can freely set the parameters after the delivery, there is a possibility that a malfunction of the product occurs or a desired performance cannot be obtained. In order to prevent this, the
このようなモードの切り替えを行うために従来は、例えば図7に示すようにIC105の外部に設けられるスイッチ107の切り替えにより、IC105のモード切り替え用の端子108に印加される電圧が変化し、それによってIC105に設けられるモード切り替え用回路109が、上記のモードの切り替えを行うように構成されていた。しかし、このような構成とする場合、モード切り替えを行うための専用の端子108及びスイッチ107を設ける必要があるので、周波数シンセサイザを構成する部品点数が多くなってしまう。また、このようにモード切り替え用IC105の外部から各モードが切り替え可能であると、例えばユーザによる前記パラメータの改ざんが容易に行われてしまうおそれがある。
In order to perform such mode switching, the voltage applied to the
特許文献1には、LCDパネルの2つの表示領域について、各表示領域に接続されるドライバに含まれるレジスタに書き込まれる設定値によってドライバの動作が決定され、一方のドライバが他方のドライバに電力を供給する表示装置について記載されている。しかし、上記のようにメモリとレジスタとの間でのデータ送信を制御するものではない。
In
本発明はこのような事情の下になされたものであり、その目的は、揮発性メモリからなる内部メモリのデータの読み込み先が不揮発性メモリからなる外部メモリであるモードと、前記内部メモリのデータの読み込み先が外部装置であるモードとの間で動作モードを切り替える電子機器において、当該電子機器の構成を簡素にする技術を提供することである。 The present invention has been made under such circumstances, and an object of the present invention is to provide a mode in which the data read destination of the internal memory made of a volatile memory is an external memory made of a nonvolatile memory, and the data of the internal memory. It is to provide a technique for simplifying the configuration of an electronic device that switches an operation mode between a mode in which the reading destination is an external device.
本発明の電子機器は、電子機器本体と、揮発性メモリからなる内部メモリを有する制御部と、この制御部に接続される不揮発性メモリからなる外部メモリと、を備え、電源の投入に基づいて制御部が前記外部メモリから読み出して前記内部メモリに書き込んだデータに基づいて前記電子機器本体を制御する電子機器において、
前記内部メモリのデータの読み込み先が前記外部メモリであるマスターモードと、前記内部メモリのデータの読み込み先が前記制御部に接続される外部装置であるスレーブモードと、の間で動作モードを切り替えるための切り替え回路部と、
前記内部メモリに割り当てられる記憶領域であって、電源投入に基づく当該記憶領域の初期状態に対応する論理値であるマスターモード用の論理値と、このマスターモード用の論理値とは異なる論理値であるスレーブモード用の論理値と、のいずれか一方が前記外部メモリから読み出されて書き込まれるモード用の記憶領域と、
前記外部メモリに割り当てられ、前記マスターモード用の論理値と前記スレーブモード用の論理値との一方が外部装置により書き込まれる記憶領域であって、マスターモードに切り換えられているときには当該記憶領域に書き込まれているモード用の論理値が前記内部メモリのモード用の記憶領域に読み出されるモード用の記憶領域と、を備え、
前記切り替え回路部は、内部メモリのモード用の記憶領域の論理値に応じて動作モードをマスターモードまたはスレーブモードに切り替え、電源の投入時には、前記内部メモリのモード用の記憶領域が初期状態であることからマスターモードを選択し、これにより前記外部メモリからモード用の論理値を含むデータが内部メモリに読み出されることを特徴とする。
例えば前記マスターモード用の論理値は、「0」である。
An electronic device of the present invention includes an electronic device main body, a control unit having an internal memory made of a volatile memory, and an external memory made of a nonvolatile memory connected to the control unit, and is based on power-on. In an electronic device that controls the electronic device main body based on data read from the external memory by the control unit and written to the internal memory,
To switch the operation mode between a master mode in which the data read destination of the internal memory is the external memory and a slave mode in which the data read destination of the internal memory is an external device connected to the control unit Switching circuit part of
A storage area allocated to the internal memory, and a logical value for the master mode that is a logical value corresponding to the initial state of the storage area based on power-on, and a logical value different from the logical value for the master mode A logical value for a certain slave mode, and a storage area for a mode in which any one of them is read and written from the external memory;
One of the logical values for the master mode and the slave mode, which is allocated to the external memory, is written by an external device and is written to the storage area when the master mode is switched. A mode storage area in which a logic value for the mode being read is read to the mode storage area of the internal memory,
The switching circuit unit switches the operation mode to the master mode or the slave mode according to the logical value of the storage area for the mode of the internal memory, and when the power is turned on, the storage area for the mode of the internal memory is in an initial state Therefore, the master mode is selected, whereby data including a logic value for the mode is read from the external memory to the internal memory.
For example, the logical value for the master mode is “0”.
本発明の電子機器は、モード用の記憶領域の論理値に応じて内部メモリのデータの読み込み先を外部メモリとするマスターモードと、前記読み込み先を外部装置とするスレーブモードとの間で切り替え、電源の投入時には、前記内部メモリのモード用の記憶領域が初期状態であることからマスターモードを選択し、これにより前記外部メモリからモード用の論理値を含むデータが内部メモリに読み出されるように構成される。従って、各モードを切り替えるためのスイッチや端子を設ける必要が無いので、装置の部品点数を抑えて簡素化することができる。 The electronic device according to the present invention switches between a master mode in which the reading destination of data in the internal memory is an external memory and a slave mode in which the reading destination is an external device according to the logical value of the storage area for the mode, When the power is turned on, the master mode is selected because the storage area for the mode of the internal memory is in the initial state, and thereby data including the logical value for the mode is read from the external memory to the internal memory. Is done. Therefore, there is no need to provide a switch or a terminal for switching between the modes, so that the number of parts of the apparatus can be reduced and simplified.
本発明の電子機器を周波数シンセサイザに適用した実施の形態について説明する。図1において1は前記電子機器をなす周波数シンセサイザであり、この周波数シンセサイザ1は電子機器本体であるシンセサイザ回路部10と、このシンセサイザ回路部10を制御する制御部であるマイクロコントローラ2と、を備えている。図1は周波数シンセサイザ1の調整及び後述のモードの切り替えを行うために、マイクロコントローラ2に外部装置であるパーソナルコンピュータ(外部コンピュータ)5を接続した状態を示している。
An embodiment in which an electronic apparatus of the present invention is applied to a frequency synthesizer will be described. In FIG. 1,
シンセサイザ回路部10は、図示していないが、一例としては電圧制御発振器と、電圧制御発振器の出力をアナログ/ディジタル(A/D)変換するA/D変換器、A/D変換して得られたディジタル信号を処理するディジタル信号処理回路部、この処理部で処理された信号をD/A変換器などを備えた構成を一例として挙げることができる。具体例としては本件出願人が既に出願した特開2007−295537号を挙げることができる。
Although not shown, the
マイクロコントローラ2は、データ変換用IC11、モード切り替え用IC21、I2Cバス12を備えており、これらIC11、21は互いにI2Cバス12により接続されている。図中、このI2Cバス12を構成するSCL(シリアルクロック)、SDA(シリアルデータ)の各信号線を示している。
The microcontroller 2 includes a
マイクロコントローラ2は、前記外部コンピュータ5を接続するための接続端子13を備え、この接続端子13を介して前記データ変換用IC11に外部コンピュータ5がUSBにより接続される。前記データ変換用IC11は前記USBと、前記I2Cバス12との間で信号を変換し、これらバス間でデータの送受信を行うための回路を含んでいる。また、マイクロコントローラ2は接続端子14を備えている。この接続端子14を介してI2Cバス12に例えばEEPROMである不揮発性メモリ(外部メモリ)31が接続される。
The microcontroller 2 includes a
前記外部メモリ31について説明する。外部メモリ31は、周波数シンセサイザ1に固有のパラメータ群(固有情報とする)を記憶する固有情報記憶領域32と、マイクロコントローラ2が実行する動作モードを指定するためのモード用論理値を記憶するモード用記憶領域33とを夫々備える。前記固有情報としてはディジタル処理における演算式の係数、ディジタル/アナログ変換器の最大出力値などのパラメータがある。前記モード用論理値は、1または0のパラメータである。
The
外部メモリ31にはパスワードが設定されており、外部コンピュータ5から適切なパスワードを入力しない限り各記憶領域32、33へのアクセスは禁止され、適切なパスワードを入力することにより当該外部コンピュータ5からこれら各記憶領域32、33の情報の書き換えが可能になる。この書き換えは、後述のマスターモード、スレーブモードの各実行時に行うことができる。
Passwords are set in the
マイクロコントローラ2は、背景技術の項目でも説明したマスターモードとスレーブモードとを互いに切り替えて実行する。マスターモードは、周波数シンセサイザ1を通常運転させるためのモードであり、前記外部メモリ31の固有情報記憶領域32に記憶される前記固有情報と、モード用記憶領域33に記憶されるモード用論理値とが、前記モード切り替え用IC21に含まれるレジスタ25に読み出され、前記レジスタ25に記憶されるこれらのデータを外部コンピュータ5から書き換えることが禁止される。スレーブモードは周波数シンセサイザ1の調整時に行われるモードであり、レジスタ25の各データの読み出し先が外部コンピュータ5になる。つまり、ユーザは、外部コンピュータ5からレジスタ25にアクセスして、各記憶領域32、33のデータを書き換えることができる。
The microcontroller 2 executes switching between the master mode and the slave mode described in the background art item. The master mode is a mode for normal operation of the
モード切り替え用IC21には、切り替え回路22、マスター回路23、スレーブ回路24及びワークメモリとして機能する揮発性メモリであるレジスタ25が設けられている。切り替え回路22は前記I2Cバス12に接続され、この切り替え回路22に、マスター回路23、スレーブ回路24、レジスタ25が夫々接続される。また、マスター回路23、スレーブ回路24は夫々レジスタ25に接続されている。
The
レジスタ25において、図中に00〜0Eで示す各アドレス(固有情報記憶領域26とする)には前記固有情報が記憶され、この記憶された固有情報がシンセサイザ回路部10に出力されて当該回路部10を制御する。また、レジスタ25において、図中に0Fで示すアドレス(モード用記憶領域27とする)には前記モード用論理値として0または1が記憶される。
In the
切り替え回路22は、レジスタ25のモード用記憶領域27に記憶されているモード用論理値に基づいて、マスター回路23、スレーブ回路24のうちいずれかを動作させるように構成されており、前記モード用論理値が0のときにはマスター回路23を、1のときにはスレーブ回路24を夫々動作させる。
The switching
マスター回路23は上記のように外部メモリ31の固有情報記憶領域32、モード用記憶領域33に夫々記憶される固有情報、モード用論理値をレジスタ25の固有情報記憶領域26、モード用記憶領域27に夫々読み出す。つまりマスター回路23は上記のマスターモードを実行するための回路である。スレーブ回路24は、上記のように外部コンピュータ5からレジスタ25へのアクセスを可能にするための回路である。つまりスレーブ回路24は、上記のスレーブモードを実行するための回路である。即ち、レジスタ25のモード用記憶領域27に記憶されているモード用論理値が0のときにはマイクロコントローラ2はマスターモードを実行し、1のときにはスレーブモードを実行する。
As described above, the
図中15は、マイクロコントローラ2の電源のオン、オフを切り替えるスイッチである。前記電源オフの状態から電源オンにした直後はレジスタ25に記憶されている固有情報及びモード用論理値は初期状態である0になっており、マイクロコントローラ2はマスターモードを実行する。
In the figure,
続いて、図2〜図5のマイクロコントローラ2の動作状態を示す模式図及び図6のフローチャートを参照しながら、周波数シンセサイザ1を出荷する前の調整作業を例にとって説明する。先ず、電源がオフの状態のマイクロコントローラ2に外部メモリ31を接続する。この外部メモリ31の固有情報記憶領域32には予め周波数シンセサイザ1の標準の固有情報が書き込まれ、モード用記憶領域33にはモード用論理値として「1」が書き込まれている。
Next, an adjustment operation before shipping the
装置の調整者によって電源スイッチ15が操作されてマイクロコントローラ2の電源が投入されると(ステップS1)、レジスタ25のモード用記憶領域27のモード用論理値は初期化されて「0」となっているので、切り替え回路22はマスター回路23を起動させると共にスレーブ回路24の動作を停止させた状態にして(ステップS2)、マスターモードが実行され、図2に示すように、外部メモリ31の固有情報記憶領域32の固有情報がレジスタ25の固有情報記憶領域26に読み出されると共に外部メモリ31のモード用記憶領域33のモード用論理値、つまり「1」がレジスタ25のモード用記憶領域27に読み出される(ステップS3)。このとき外部コンピュータ5からレジスタ25の領域26、27の各情報の書き換えは禁止されている。
When the
モード用記憶領域27にモード用論理値として1が書き込まれることで、図3に示すように切り替え回路22はマスター回路23の動作を停止させると共にスレーブ回路24を動作させる(ステップS4、S5)。これによって、マイクロコントローラ2の動作がマスターモードからスレーブモードに切り替わり、外部コンピュータ5からレジスタ25の領域26、27の各データの書き換えが可能になる。
When 1 is written as the mode logical value in the
その後、周波数シンセサイザ1の動作確認のための試運転が行われ、調整者は、外部コンピュータ5からレジスタ25の固有情報を適宜変更し、最適な固有情報を決定する。その後、調整者は図4に示すように外部コンピュータ5から外部メモリ31に格納される固有情報を、そのように決定した固有情報に書き換え、さらに外部メモリ31に格納されるモード用論理値を「1」から「0」に書き換えて、マイクロコントローラ2の電源を落とし、装置の調整を終える。
Thereafter, a test run for confirming the operation of the
調整後の周波数シンセサイザ1の通常使用時の動作について説明する。上記のステップS1〜S3のユーザによる電源投入、レジスタ25が初期化されていることによるマスターモードの実行、外部メモリ31のデータのレジスタ25への読み込みが順次行われる。このとき図5に示すように外部メモリ31からレジスタ25に読み込まれるモード用論理値は「0」であるため、このモード用論理値が読み込まれた後もマスターモードが継続して実行され、外部コンピュータ5からレジスタ25の各領域26、27の情報の書き換えが禁止される(ステップS4、S6)。
An operation during normal use of the
固有情報の再設定を行う場合には、外部コンピュータ5から外部メモリ31にアクセスし、記憶されるモード用論理値を「0」から「1」に書き換え、マイクロコントローラ2の電源をオフにする。電源を再投入することで、上記のステップS1〜S5に従ってスレーブモードが実行され、レジスタ25のデータが書き換え可能になる。
When resetting the unique information, the
上記の実施形態のマイクロコントローラ2においては、外部メモリ31にモード用論理値が記憶され、マイクロコントローラ2の電源投入時にこのモード用論理値がレジスタ25に読み込まれ、このモード用論理値に基づいて切り替え回路22がマスター回路23とスレーブ回路24とのうちのいずれかの回路を動作させる。従って、これらのマスターモードとスレーブモードとの間で切り替えを行うにあたり、背景技術の項目に示したような、モード切り替えIC25におけるモードの切り替えを行うための電圧を印加する端子や、モードを切り替えるために当該端子に印加する電圧を切り替えるスイッチを設ける必要が無くなる。従って、マイクロコントローラ2の構成を簡素化し、装置の製造コストの低減を図ることができる。また、外部メモリ31にアクセスするために既述のようにパスワードを設定することで、ICの外部に前記スイッチを設けてモードを切り替える構成に比べて、レジスタ内のデータの改ざんが防げるという利点がある。
In the microcontroller 2 of the above embodiment, the mode logic value is stored in the
ところで、電源投入に基づく内部メモリのモード用の記憶領域の初期状態に対応する論理値(マスターモード用の論理値)とは、内部メモリが初期化されているため「0」とすることが装置構成上得策であるが、本発明はこれに限るものではない。例えば電子機器の電源を投入した後、操作スイッチをオンにすることにより、内部のデバイスにより当該モード用の記憶領域に論理値「1」を書き込み、この論理値をマスターモード用の論理値とした場合にも、本発明の技術的範囲に含まれる。 By the way, the logical value (master mode logical value) corresponding to the initial state of the storage area for the mode of the internal memory upon power-on is set to “0” because the internal memory is initialized. Although it is a good idea in configuration, the present invention is not limited to this. For example, by turning on the operation switch after turning on the electronic device, a logical value “1” is written in the storage area for the mode by the internal device, and this logical value is set as the logical value for the master mode. Such cases are also included in the technical scope of the present invention.
1 周波数シンセサイザ
10 シンセサイザ回路部
2 マイクロコントローラ
21 モード切り替え用IC
22 切り替え回路
23 マスター回路
24 スレーブ回路
25 レジスタ
31 外部メモリ
DESCRIPTION OF
22
Claims (2)
前記内部メモリのデータの読み込み先が前記外部メモリであるマスターモードと、前記内部メモリのデータの読み込み先が前記制御部に接続される外部装置であるスレーブモードと、の間で動作モードを切り替えるための切り替え回路部と、
前記内部メモリに割り当てられる記憶領域であって、電源投入に基づく当該記憶領域の初期状態に対応する論理値であるマスターモード用の論理値と、このマスターモード用の論理値とは異なる論理値であるスレーブモード用の論理値と、のいずれか一方が前記外部メモリから読み出されて書き込まれるモード用の記憶領域と、
前記外部メモリに割り当てられ、前記マスターモード用の論理値と前記スレーブモード用の論理値との一方が外部装置により書き込まれる記憶領域であって、マスターモードに切り換えられているときには当該記憶領域に書き込まれているモード用の論理値が前記内部メモリのモード用の記憶領域に読み出されるモード用の記憶領域と、を備え、
前記切り替え回路部は、内部メモリのモード用の記憶領域の論理値に応じて動作モードをマスターモードまたはスレーブモードに切り替え、電源の投入時には、前記内部メモリのモード用の記憶領域が初期状態であることからマスターモードを選択し、これにより前記外部メモリからモード用の論理値を含むデータが内部メモリに読み出されることを特徴とする電子機器。 An electronic device main body, a control unit having an internal memory including a volatile memory, and an external memory including a non-volatile memory connected to the control unit, and the control unit is connected to the external memory based on power-on. In an electronic device that controls the electronic device main body based on data read and written to the internal memory,
To switch the operation mode between a master mode in which the data read destination of the internal memory is the external memory and a slave mode in which the data read destination of the internal memory is an external device connected to the control unit Switching circuit part of
A storage area allocated to the internal memory, and a logical value for the master mode that is a logical value corresponding to the initial state of the storage area based on power-on, and a logical value different from the logical value for the master mode A logical value for a certain slave mode, and a storage area for a mode in which any one of them is read and written from the external memory;
One of the logical values for the master mode and the slave mode, which is allocated to the external memory, is written by an external device and is written to the storage area when the master mode is switched. A mode storage area in which a logic value for the mode being read is read to the mode storage area of the internal memory,
The switching circuit unit switches the operation mode to the master mode or the slave mode according to the logical value of the storage area for the mode of the internal memory, and when the power is turned on, the storage area for the mode of the internal memory is in an initial state Therefore, the electronic mode is selected, whereby the data including the mode logic value is read from the external memory to the internal memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012010041A JP2013149138A (en) | 2012-01-20 | 2012-01-20 | Electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012010041A JP2013149138A (en) | 2012-01-20 | 2012-01-20 | Electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013149138A true JP2013149138A (en) | 2013-08-01 |
Family
ID=49046567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012010041A Pending JP2013149138A (en) | 2012-01-20 | 2012-01-20 | Electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013149138A (en) |
-
2012
- 2012-01-20 JP JP2012010041A patent/JP2013149138A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1742458B (en) | Method and apparatus for controlling a data processing system during debug | |
TWI226599B (en) | Driver of display device | |
KR102473299B1 (en) | Display device and method of driving the same | |
US11704072B2 (en) | Electronic device and method of utilizing storage space thereof | |
JP2006251886A (en) | Microcomputer | |
TWI606329B (en) | System and method for sequentially distributing power among one or more modules | |
US20080235428A1 (en) | Method and system for dynamic switching between multiplexed interfaces | |
JP6047033B2 (en) | LSI and information processing system | |
US8891302B2 (en) | Electronic equipment | |
US7007181B2 (en) | Microcontroller | |
JP2003044303A (en) | Computer system | |
US20130308406A1 (en) | Semiconductor device, method for operating the same, and memory system including the same | |
JP2013149138A (en) | Electronic apparatus | |
US9075588B2 (en) | Voltage regulator and control circuit for supplying voltage to a plurality of subcircuits via a chain of switches | |
JP2011013915A (en) | Control method for measurement device | |
JP6360320B2 (en) | Semiconductor device | |
JP6690375B2 (en) | In-vehicle display device | |
JP5897866B2 (en) | Power supply circuit and liquid crystal display device | |
US20190354677A1 (en) | Information processing apparatus, control method for information processing apparatus, and storage medium | |
JP5620718B2 (en) | Integrated circuit device having voltage regulator | |
KR100849215B1 (en) | Power control apparatus, method, and system thereof | |
JP2020170377A (en) | Power source control circuit, power management circuit, and electronic apparatus | |
JP4965161B2 (en) | Memory card controller | |
CN112119403B (en) | RFID tag and RFID tag system | |
EP4099566A1 (en) | Integrated circuit, and control method and system |