JP2013143483A - Semiconductor laser element manufacturing method and semiconductor laser element - Google Patents

Semiconductor laser element manufacturing method and semiconductor laser element Download PDF

Info

Publication number
JP2013143483A
JP2013143483A JP2012003037A JP2012003037A JP2013143483A JP 2013143483 A JP2013143483 A JP 2013143483A JP 2012003037 A JP2012003037 A JP 2012003037A JP 2012003037 A JP2012003037 A JP 2012003037A JP 2013143483 A JP2013143483 A JP 2013143483A
Authority
JP
Japan
Prior art keywords
pattern
forming
layer
insulating film
diffraction grating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012003037A
Other languages
Japanese (ja)
Other versions
JP5927916B2 (en
Inventor
Yasuhiro Kunitsugu
恭宏 國次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012003037A priority Critical patent/JP5927916B2/en
Publication of JP2013143483A publication Critical patent/JP2013143483A/en
Application granted granted Critical
Publication of JP5927916B2 publication Critical patent/JP5927916B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor laser element manufacturing method which can make a diffraction grating and a cleavage plane parallel with each other, and provide the semiconductor laser element.SOLUTION: A semiconductor laser element manufacturing method according to a present embodiment comprises: forming on a substrate, a plurality of semiconductor layers which have a first region and a second region; forming a selective etching layer in the second region; forming a diffraction grating in the first region and forming in the second region, a cleavage groove which pierces the selective etching layer in parallel with the diffraction grating; forming an upper clad layer which fills the diffraction grating and the cleavage groove; forming on the upper clad layer, an insulation film having an opening immediately above the cleavage groove, which has a width wider than a width of the cleavage groove; for the selective etching layer, selectively etching the upper clad layer exposed on the opening, the upper clad layer which fills the cleavage groove and the plurality of semiconductor layers exposed on a bottom of the cleavage groove; and subsequently, cleaving the substrate along the cleavage groove.

Description

本発明は、例えば光通信などに用いられる半導体レーザ素子の製造方法と半導体レーザ素子に関する。   The present invention relates to a method for manufacturing a semiconductor laser element used for optical communication, for example, and a semiconductor laser element.

特許文献１には、発振波長を制御するための回折格子を有する半導体レーザ素子の製造方法が開示されている。この製造方法では、回折格子の周期的パターンと平行に、基板の切断位置を案内する溝を形成する。そして、この溝に沿って基板を切断することで、回折格子パターンに対して基板の切断面（へき開面）を平行にする。   Patent Document 1 discloses a method for manufacturing a semiconductor laser device having a diffraction grating for controlling the oscillation wavelength. In this manufacturing method, a groove for guiding the cutting position of the substrate is formed in parallel with the periodic pattern of the diffraction grating. Then, by cutting the substrate along this groove, the cut surface (cleavage surface) of the substrate is made parallel to the diffraction grating pattern.

特開昭６１−２２０４９６号公報JP-A-61-220496

特許文献１に開示の製造方法では、溝を形成したい部分に収束イオンビームを照射し、溝を形成し、かつ溝内の結晶はアモルファス状態とする。そして、回折格子の埋め込み成長のために形成されるエピタキシャル層を当該アモルファスの上にも形成する。その後、アモルファスとその上のエピタキシャル層を、塩酸を含むエッチャントで選択的にエッチングする。しかしながらこのエッチングでは、エピタキシャル層のエッチング位置がアモルファスの直上からずれることがあった。また、溝を所望の深さまで形成できないこともあった。このように、特許文献１に開示の製造方法では、安定的に所望の形状の溝を形成できない問題があった。   In the manufacturing method disclosed in Patent Document 1, a focused ion beam is irradiated to a portion where a groove is to be formed, the groove is formed, and the crystal in the groove is in an amorphous state. Then, an epitaxial layer formed for the buried growth of the diffraction grating is also formed on the amorphous. Thereafter, the amorphous and the epitaxial layer thereon are selectively etched with an etchant containing hydrochloric acid. However, in this etching, the etching position of the epitaxial layer may be shifted from directly above the amorphous layer. In addition, the groove may not be formed to a desired depth. As described above, the manufacturing method disclosed in Patent Document 1 has a problem that a groove having a desired shape cannot be stably formed.

本発明は、上述のような課題を解決するためになされたもので、回折格子の端面位相を制御した半導体レーザ素子の製造方法と半導体レーザ素子を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor laser device manufacturing method and a semiconductor laser device in which the end face phase of a diffraction grating is controlled.

本発明に係る半導体レーザ素子の製造方法は、基板の上に、第１領域と第２領域を有する複数の半導体層を形成する工程と、該第２領域に選択エッチング層を形成する工程と、該第１領域に回折格子を形成しつつ、該第２領域に該選択エッチング層を貫通するへき開溝を該回折格子と平行に形成する工程と、該回折格子と該へき開溝を埋める上クラッド層を形成する工程と、該上クラッド層の上に、該へき開溝の幅よりも幅が広い開口を該へき開溝の直上に有する絶縁膜を形成する工程と、該選択エッチング層に対して、該開口に露出した該上クラッド層と、該へき開溝を埋める該上クラッド層と、該へき開溝の底部に露出した該複数の半導体層を選択エッチングする工程と、該選択エッチングする工程の後に、該へき開溝に沿って該基板をへき開する工程と、を備えたことを特徴とする。   A method of manufacturing a semiconductor laser device according to the present invention includes a step of forming a plurality of semiconductor layers having a first region and a second region on a substrate, a step of forming a selective etching layer in the second region, Forming a cleaved groove penetrating the selective etching layer in the second region in parallel with the diffraction grating while forming a diffraction grating in the first region; and an upper cladding layer filling the cleaved groove with the diffraction grating Forming an insulating film having an opening wider than the cleaved groove on the upper cladding layer directly above the cleaved groove; and The step of selectively etching the upper cladding layer exposed at the opening, the upper cladding layer filling the cleavage groove, the plurality of semiconductor layers exposed at the bottom of the cleavage groove, and the selective etching step, The substrate along the cleaved groove A step of opening can, characterized by comprising a.

本発明に係る他の半導体レーザ素子の製造方法は、基板の上に複数の半導体層を形成する工程と、該複数の半導体層の上に、回折格子を形成するための第１パターンと、該第１パターンと平行に伸びる方向に残しパターンである第２パターンを有する絶縁膜を形成する工程と、該第１パターンと該第２パターンをマスクとして該複数の半導体層をエッチングする工程と、該エッチングする工程の後に、該第１パターンを除去する工程と、該第１パターンを除去した後に、該第２パターンの上を避けて該複数の半導体層の上に上クラッド層を選択成長し、該第２パターンの上に該上クラッド層の側面で構成されるへき開溝を形成する工程と、該へき開溝を形成した後に、該第２パターンを除去する工程と、該第２パターンを除去した後に、該へき開溝に沿って該基板をへき開する工程と、を備えたことを特徴とする。   Another method of manufacturing a semiconductor laser device according to the present invention includes a step of forming a plurality of semiconductor layers on a substrate, a first pattern for forming a diffraction grating on the plurality of semiconductor layers, Forming an insulating film having a second pattern which is a pattern left in a direction extending in parallel with the first pattern, etching the plurality of semiconductor layers using the first pattern and the second pattern as a mask, After the etching step, removing the first pattern; and after removing the first pattern, selectively growing an upper cladding layer on the plurality of semiconductor layers avoiding the second pattern; Forming a cleaved groove constituted by a side surface of the upper cladding layer on the second pattern, removing the second pattern after forming the cleaved groove, and removing the second pattern Later And comprising the a step of cleaving the substrate along the open groove.

本発明に係る他の半導体レーザ素子の製造方法は、基板の上に複数の半導体層を形成する工程と、該複数の半導体層の上に、回折格子を形成するための第１パターンと、該第１パターンと平行に伸びる方向に開口がある第２パターンを有する絶縁膜を形成する工程と、該第１パターンと該第２パターンをマスクとして該複数の半導体層をエッチングして、該回折格子と、該開口に沿ったへき開溝を形成しつつ、該エッチングで表れた該半導体層の側面と底面にポリマーを形成する工程と、該ポリマーを形成する工程の後に該第１パターンを除去する工程と、該第１パターンを除去した後に該第２パターンと該へき開溝の中を避けて該回折格子を埋め込むように上クラッド層を選択成長する工程と、該選択成長する工程の後に、該第２パターンと、該へき開溝の該ポリマーを除去する工程と、該ポリマーを除去する工程の後に、該へき開溝に沿って該基板をへき開する工程と、を備えたことを特徴とする。   Another method of manufacturing a semiconductor laser device according to the present invention includes a step of forming a plurality of semiconductor layers on a substrate, a first pattern for forming a diffraction grating on the plurality of semiconductor layers, Forming an insulating film having a second pattern having an opening extending in a direction extending in parallel with the first pattern; and etching the plurality of semiconductor layers using the first pattern and the second pattern as a mask, A step of forming a polymer on the side surface and the bottom surface of the semiconductor layer appearing by the etching while forming a cleaved groove along the opening, and a step of removing the first pattern after the step of forming the polymer And, after removing the first pattern, selectively growing an upper cladding layer so as to embed the diffraction grating while avoiding the second pattern and the cleaved groove, and after the selective growing step, 2 patterns And removing the polymer of the cleavage groove, after the step of removing the polymer, and comprising the a step of cleaving the substrate along the cleavage groove.

本発明に係る他の半導体レーザ素子の製造方法は、基板の上に活性層を含む複数の半導体層を形成する工程と、該複数の半導体層の一部に回折格子を形成する工程と、該複数の半導体層を少なくとも該活性層までエッチングしたへき開溝を、該回折格子と平行になるように形成する工程と、該へき開溝に沿って該基板をへき開する工程と、を備えたことを特徴とする。   Another method of manufacturing a semiconductor laser device according to the present invention includes a step of forming a plurality of semiconductor layers including an active layer on a substrate, a step of forming a diffraction grating in a part of the plurality of semiconductor layers, A step of forming a cleave groove by etching a plurality of semiconductor layers at least up to the active layer so as to be parallel to the diffraction grating; and a step of cleaving the substrate along the cleave groove. And

本発明に係る他の半導体レーザ素子の製造方法は、基板の上に複数の半導体層を形成する工程と、該複数の半導体層の一部に回折格子を形成する工程と、該複数の半導体層に該回折格子と平行にへき開溝を形成する工程と、該へき開溝の底面に向かってレーザ光を照射し該へき開溝の底面の下にダメージ層を形成する工程と、該ダメージ層を形成する工程の後に、該へき開溝に沿って該基板をへき開する工程と、を備えたことを特徴とする。   Another method of manufacturing a semiconductor laser device according to the present invention includes a step of forming a plurality of semiconductor layers on a substrate, a step of forming a diffraction grating in a part of the plurality of semiconductor layers, and the plurality of semiconductor layers. Forming a cleavage groove parallel to the diffraction grating, irradiating a laser beam toward the bottom surface of the cleavage groove to form a damage layer under the bottom surface of the cleavage groove, and forming the damage layer. And cleaving the substrate along the cleavage groove after the step.

本発明に係る半導体レーザ素子は、基板と、該基板の上に形成された、活性層を含む複数の半導体層と、を有し、平面視で、該活性層の端面は該基板の端面よりも内側にあることを特徴とする。   The semiconductor laser device according to the present invention includes a substrate and a plurality of semiconductor layers including the active layer formed on the substrate, and the end surface of the active layer is more than the end surface of the substrate in plan view. Is also inside.

本発明に係る他の半導体レーザ素子は、基板と、該基板の上に形成された、活性層を含む複数の半導体層と、を有し、該複数の半導体層のうち、端面に露出する部分の一部は、該端面に露出しない部分よりも割れやすく形成されたことを特徴とする。   Another semiconductor laser device according to the present invention includes a substrate and a plurality of semiconductor layers including an active layer formed on the substrate, and a portion of the plurality of semiconductor layers exposed to an end surface. A part of is formed more easily than a part not exposed at the end face.

本発明によれば、半導体レーザ素子の回折格子とへき開面を平行に形成できる。   According to the present invention, the diffraction grating and the cleavage plane of the semiconductor laser element can be formed in parallel.

本発明の実施の形態１に係る半導体レーザ素子の斜視図である。1 is a perspective view of a semiconductor laser element according to a first embodiment of the present invention. 基板の上に半導体層を形成する工程を示す図である。It is a figure which shows the process of forming a semiconductor layer on a board | substrate. 第２領域に選択エッチング層と酸化防止膜を形成することを示す図である。It is a figure which shows forming a selective etching layer and antioxidant film | membrane in a 2nd area | region. 絶縁膜とレジストパターンを形成したことを示す図である。It is a figure which shows having formed the insulating film and the resist pattern. 絶縁膜をエッチングしたことを示す図である。It is a figure which shows having etched the insulating film. エッチングによりへき開溝と回折格子を形成することを示す図である。It is a figure which shows forming a cleavage groove and a diffraction grating by an etching. 第２上クラッド層を形成することを示す図である。It is a figure which shows forming a 2nd upper clad layer. パターニングされたレジストをマスクとして絶縁膜をエッチングしたことを示す図である。It is a figure which shows having etched the insulating film using the patterned resist as a mask. 選択エッチング後の半導体レーザ素子を示す図である。It is a figure which shows the semiconductor laser element after selective etching. 選択エッチング後の処理を示す図である。It is a figure which shows the process after selective etching. 本発明の実施の形態２に係る半導体レーザ素子の斜視図である。It is a perspective view of the semiconductor laser element which concerns on Embodiment 2 of this invention. 絶縁膜を形成したことを示す図である。It is a figure which shows having formed the insulating film. 絶縁膜をパターニングするためのレジストパターンを形成したことを示す図である。It is a figure which shows having formed the resist pattern for patterning an insulating film. 絶縁膜をパターニングしたことを示す図である。It is a figure which shows having patterned the insulating film. エッチング後の半導体レーザ素子を示す図である。It is a figure which shows the semiconductor laser element after an etching. 選択エッチングしたことを示す図である。It is a figure which shows having carried out selective etching. 第２上クラッド層を形成したことを示す図である。It is a figure which shows having formed the 2nd upper clad layer. 絶縁膜と電極を形成したことを示す図である。It is a figure which shows having formed the insulating film and the electrode. 本発明の実施の形態３に係る半導体レーザ素子の斜視図である。It is a perspective view of the semiconductor laser element concerning Embodiment 3 of this invention. 絶縁膜を形成したことを示す図である。It is a figure which shows having formed the insulating film. エッチング後の半導体レーザ素子を示す図である。It is a figure which shows the semiconductor laser element after an etching. レジストを形成したことを示す図である。It is a figure which shows having formed the resist. レジストを除去したことを示す図である。It is a figure which shows having removed the resist. 第２上クラッド層を形成したことを示す図である。It is a figure which shows having formed the 2nd upper clad layer. 絶縁膜と電極を形成したことを示す図である。It is a figure which shows having formed the insulating film and the electrode. 本発明の実施の形態４に係る半導体レーザ素子の斜視図である。It is a perspective view of the semiconductor laser element concerning Embodiment 4 of this invention. 基板の上に複数の半導体層を形成したことを示す図である。It is a figure showing having formed a plurality of semiconductor layers on a substrate. 絶縁膜とレジストパターンを形成したことを示す図である。It is a figure which shows having formed the insulating film and the resist pattern. 絶縁膜をエッチングした後にレジストパターンを除去したことを示す図である。It is a figure which shows having removed the resist pattern after etching the insulating film. 回折格子を形成したことを示す図である。It is a figure which shows having formed the diffraction grating. 第２上クラッド層の上に絶縁膜を形成したことを示す図である。It is a figure which shows having formed the insulating film on the 2nd upper clad layer. へき開溝を形成したことを示す図である。It is a figure which shows having formed the cleavage groove | channel. 絶縁膜と電極を形成したことを示す図である。It is a figure which shows having formed the insulating film and the electrode. 本発明の実施の形態５に係る半導体レーザ素子の斜視図である。It is a perspective view of the semiconductor laser element concerning Embodiment 5 of this invention. 絶縁膜及びレジストパターンを形成したことを示す図である。It is a figure which shows having formed the insulating film and the resist pattern. 第１絶縁膜をエッチングし、その後レジストを除去したことを示す図である。It is a figure which shows having removed the resist after the 1st insulating film was etched. エッチング後の半導体レーザ素子を示す図である。It is a figure which shows the semiconductor laser element after an etching. レジストに覆われない絶縁膜とポリマーをエッチングしたことを示す図である。It is a figure which shows having etched the insulating film and polymer which are not covered with a resist. 第２上クラッド層を形成したことを示す図である。It is a figure which shows having formed the 2nd upper clad layer. レジストを形成したことを示す図である。It is a figure which shows having formed the resist. エッチングしてへき開溝を深堀りしたことを示す図である。It is a figure which shows having etched and cleaving the deep groove. 絶縁膜と電極を形成したことを示す図である。It is a figure which shows having formed the insulating film and the electrode. 本発明の実施の形態６に係る半導体レーザ素子の斜視図である。It is a perspective view of the semiconductor laser element concerning Embodiment 6 of this invention. 第２上クラッド層の側面で構成されるへき開溝が形成されることを示す図である。It is a figure which shows that the cleaved groove | channel comprised by the side surface of a 2nd upper clad layer is formed. レジストと反射膜を形成したことを示す図である。It is a figure which shows having formed the resist and the reflecting film. 反射膜の一部をリフトオフしたことを示す図である。It is a figure which shows having lifted off a part of reflective film. レーザ光を照射することを示す図である。It is a figure which shows irradiating a laser beam.

実施の形態１．
図１は、本発明の実施の形態１に係る半導体レーザ素子の斜視図である。本発明の実施の形態１に係る半導体レーザ素子１０は、１．３μｍ帯ＩｎＰ系ＤＦＢレーザ素子で形成されている。半導体レーザ素子１０は、基板１２を備えている。基板１２はＩｎＰで形成されている。基板１２の上にはＩｎＰを用いた下クラッド層１４が形成されている。下クラッド層１４の上にはＩｎＧａＡｓＰ／ＩｎＰのＭＱＷ構造を用いた活性層１６が形成されている。活性層１６の上にはＩｎＰを用いた第１上クラッド層１８が形成されている。 Embodiment 1 FIG.
FIG. 1 is a perspective view of a semiconductor laser device according to Embodiment 1 of the present invention. The semiconductor laser device 10 according to the first embodiment of the present invention is formed of a 1.3 μm band InP-based DFB laser device. The semiconductor laser element 10 includes a substrate 12. The substrate 12 is made of InP. A lower cladding layer 14 using InP is formed on the substrate 12. An active layer 16 using an InGaAsP / InP MQW structure is formed on the lower cladding layer 14. A first upper cladding layer 18 using InP is formed on the active layer 16.

半導体レーザ素子１０は、その中央に形成されたリッジ部１０ａと、リッジ部１０ａよりも高さが低くリッジ部１０ａの左右に形成されたチャネル部１０ｂと、リッジ部１０ａとほぼ同じ高さでチャネル部１０ｂより外側に形成されたテラス部１０ｃを有する。リッジ部１０ａとチャネル部１０ｂを第１領域１０Ａと称する。テラス部１０ｃを第２領域１０Ｂと称する。リッジ部１０ａとテラス部１０ｃにおける第１上クラッド層１８の上にはＩｎＧａＡｓＰを用いた回折格子層２０が形成されている。回折格子層２０の上にはＩｎＰを用いた回折格子キャップ層２２が形成されている。回折格子層２０と回折格子キャップ層２２は図１のＡ−Ａ′方向に沿って周期的な回折格子構造を形成している。テラス部１０ｃにおける回折格子キャップ層２２の上にはＡｌＩｎＡｓを用いた選択エッチング層２４が形成されている。   The semiconductor laser element 10 includes a ridge portion 10a formed at the center thereof, a channel portion 10b having a height lower than that of the ridge portion 10a and formed on the left and right sides of the ridge portion 10a, and a channel having substantially the same height as the ridge portion 10a. The terrace portion 10c is formed outside the portion 10b. The ridge portion 10a and the channel portion 10b are referred to as a first region 10A. The terrace portion 10c is referred to as a second region 10B. A diffraction grating layer 20 using InGaAsP is formed on the first upper cladding layer 18 in the ridge portion 10a and the terrace portion 10c. On the diffraction grating layer 20, a diffraction grating cap layer 22 using InP is formed. The diffraction grating layer 20 and the diffraction grating cap layer 22 form a periodic diffraction grating structure along the AA ′ direction of FIG. A selective etching layer 24 using AlInAs is formed on the diffraction grating cap layer 22 in the terrace portion 10c.

選択エッチング層２４の上、及び回折格子キャップ層２２の上にはＩｎＰを用いた第２上クラッド層２６が形成されている。第１領域１０Ａと第２領域１０Ｂの表面は、ＳｉＯ２を用いた絶縁膜２８及びその上の電極３０で覆われている。 A second upper cladding layer 26 using InP is formed on the selective etching layer 24 and the diffraction grating cap layer 22. The surfaces of the first region 10A and the second region 10B are covered with an insulating film 28 using SiO 2 and an electrode 30 thereon.

図１に示されるように、第２領域１０Ｂの端面部分３２は第１領域１０Ａの端面よりも一段奥に位置している。この端面部分３２には選択エッチング層２４、回折格子キャップ層２２、回折格子層２０、第１上クラッド層１８、活性層１６、下クラッド層１４、及び基板１２の断面が表れている。また、半導体レーザ素子１０を平面視すると、端面部分３２に沿って選択エッチング層２４が表れている。   As shown in FIG. 1, the end surface portion 32 of the second region 10B is located one step deeper than the end surface of the first region 10A. In this end face portion 32, cross sections of the selective etching layer 24, the diffraction grating cap layer 22, the diffraction grating layer 20, the first upper cladding layer 18, the active layer 16, the lower cladding layer 14, and the substrate 12 appear. Further, when the semiconductor laser element 10 is viewed in plan, the selective etching layer 24 appears along the end face portion 32.

続いて、半導体レーザ素子１０の製造方法について説明する。製造方法については図１のＡ−Ａ′線（リッジ部１０ａの共振器長方向の線）沿いの第１断面と、図１のＢ−Ｂ′線（テラス部１０ｃの共振器長方向の線）沿いの第２断面について説明する。なお、図１の半導体レーザ素子１０はへき開を終えたものであるが、製造方法の説明をする都合上、上述したどちらの線もへき開されるへき開面を跨ぐように引かれたものとする。   Then, the manufacturing method of the semiconductor laser element 10 is demonstrated. As for the manufacturing method, the first cross section along the line AA ′ in FIG. 1 (line in the resonator length direction of the ridge portion 10a) and the BB ′ line in FIG. 1 (the line in the resonator length direction of the terrace portion 10c). ) Along the second cross section. Although the semiconductor laser device 10 of FIG. 1 has been cleaved, it is assumed that both of the above-described lines are drawn across the cleaved surface to be cleaved for convenience of explaining the manufacturing method.

図２は、基板の上に半導体層を形成する工程を示す図である。半導体層とは、下クラッド層１４などの半導体で形成された層のいずれかを指す用語である。図２Ａは第１断面、図２Ｂは第２断面である（Ａ図が第１断面を示しＢ図が第２断面を示すのは、Ａ図とＢ図を備えた他の図についても同様である）。第１領域１０Ａ、及び第２領域１０Ｂには、下クラッド層１４、活性層１６、第１上クラッド層１８、回折格子層２０、及び回折格子キャップ層２２を形成する。こうして、基板１２の上に、第１領域１０Ａと第２領域１０Ｂを有する複数の半導体層を形成する。   FIG. 2 is a diagram illustrating a process of forming a semiconductor layer on a substrate. The semiconductor layer is a term indicating any one of layers formed of a semiconductor such as the lower cladding layer 14. 2A is the first cross section, and FIG. 2B is the second cross section. (A shows the first cross section and B shows the second cross section. The same applies to the other figures including A and B. is there). A lower cladding layer 14, an active layer 16, a first upper cladding layer 18, a diffraction grating layer 20, and a diffraction grating cap layer 22 are formed in the first region 10A and the second region 10B. Thus, a plurality of semiconductor layers having the first region 10A and the second region 10B are formed on the substrate 12.

次いで、第２領域１０Ｂに選択エッチング層と酸化防止膜を形成する。図３は、第２領域に選択エッチング層と酸化防止膜を形成することを示す図である。この工程では、第２領域１０Ｂにおける回折格子キャップ層２２の上に選択エッチング層２４を形成する。さらに、選択エッチング層２４の上に選択エッチング層２４の酸化を抑制する酸化防止膜４０をＩｎＰで形成する。   Next, a selective etching layer and an antioxidant film are formed in the second region 10B. FIG. 3 is a diagram showing that a selective etching layer and an antioxidant film are formed in the second region. In this step, the selective etching layer 24 is formed on the diffraction grating cap layer 22 in the second region 10B. Furthermore, an antioxidant film 40 that suppresses oxidation of the selective etching layer 24 is formed on the selective etching layer 24 with InP.

次いで、第１領域１０Ａと第２領域１０Ｂの表面に絶縁膜を形成し、その後レジストパターンを形成する。図４は、絶縁膜とレジストパターンを形成したことを示す図である。まず、第１領域１０Ａと第２領域１０Ｂの表面に、ＳｉＯ２を用いた絶縁膜４２を形成する。その後、絶縁膜４２の上にレジストパターン４４を形成する。レジストパターンは、まずスピンコートによりＥＢ露光用のレジストを形成し、その後ＥＢ露光にてリッジ部１０ａでは回折格子のパターン４４ａを形成し、テラス部１０ｃでは溝４４ｂを形成する。平面視で溝４４ｂの伸びる方向は、回折格子のパターン４４ａの伸びる方向と平行である。回折格子のパターン４４ａの周期は、半導体レーザ素子１０の出力波長に依存するが、例えば２００−２５０ｎｍで形成する。溝４４ｂの抜きパターンの幅は当該周期の１／８以下とする。 Next, an insulating film is formed on the surfaces of the first region 10A and the second region 10B, and then a resist pattern is formed. FIG. 4 is a diagram showing that an insulating film and a resist pattern are formed. First, the insulating film 42 using SiO 2 is formed on the surfaces of the first region 10A and the second region 10B. Thereafter, a resist pattern 44 is formed on the insulating film 42. As the resist pattern, first, a resist for EB exposure is formed by spin coating, and then, by EB exposure, a diffraction grating pattern 44a is formed in the ridge portion 10a, and a groove 44b is formed in the terrace portion 10c. The direction in which the groove 44b extends in a plan view is parallel to the direction in which the diffraction grating pattern 44a extends. Although the period of the diffraction grating pattern 44a depends on the output wavelength of the semiconductor laser element 10, it is formed, for example, at 200 to 250 nm. The width of the extraction pattern of the groove 44b is 1/8 or less of the period.

図４の一点破線は、将来へき開する部分を示す。図４から明らかなように、溝４４ｂはへき開する部分の上に形成する。回折格子のパターン４４ａはへき開する部分の上に形成する。次いで、このレジストパターン４４をマスクにＲＩＥ法等により絶縁膜４２をエッチングする。図５は、絶縁膜をエッチングしたことを示す図である。絶縁膜は、リッジ部１０ａにおいて回折格子のパターン４２ａを有し、テラス部１０ｃにおいて開口４２ｂを有する。その後レジストパターン４４を除去する。   The dashed line in FIG. 4 indicates the portion that will be cleaved in the future. As is apparent from FIG. 4, the groove 44b is formed on the portion to be cleaved. The diffraction grating pattern 44a is formed on the cleaved portion. Next, the insulating film 42 is etched by the RIE method or the like using the resist pattern 44 as a mask. FIG. 5 is a diagram showing that the insulating film has been etched. The insulating film has a diffraction grating pattern 42a in the ridge portion 10a and an opening 42b in the terrace portion 10c. Thereafter, the resist pattern 44 is removed.

次いで、絶縁膜４２をマスクとしてエッチングを行う。図６は、エッチングによりへき開溝と回折格子を形成することを示す図である。このエッチングにより、第１領域１０Ａのリッジ部１０ａに回折格子５２を形成しつつ、第２領域１０Ｂに選択エッチング層２４を貫通するへき開溝５０を回折格子５２と平行に形成する。回折格子５２は、回折格子キャップ層２２、回折格子層２０、及び第１上クラッド層１８の途中までエッチングして形成する。へき開溝５０は、少なくとも酸化防止膜４０と選択エッチング層２４をエッチングして形成する。このエッチングは、例えばＣＨ４／Ｈ２系のガスなどの選択エッチング性の少ないエッチングガスを用いたＲＩＥ法などで行う。 Next, etching is performed using the insulating film 42 as a mask. FIG. 6 is a diagram showing the formation of cleaved grooves and diffraction gratings by etching. By this etching, the cleaved groove 50 penetrating the selective etching layer 24 is formed in the second region 10B in parallel with the diffraction grating 52 while forming the diffraction grating 52 in the ridge portion 10a of the first region 10A. The diffraction grating 52 is formed by etching halfway through the diffraction grating cap layer 22, the diffraction grating layer 20, and the first upper cladding layer 18. The cleavage groove 50 is formed by etching at least the antioxidant film 40 and the selective etching layer 24. This etching is performed by, for example, an RIE method using an etching gas having a low selective etching property such as a CH 4 / H 2 gas.

次いで、絶縁膜４２を、フッ素系ガスによるドライエッチ又はフッ酸系薬液によるウェットエッチにより除去する。次いで、第２上クラッド層を形成する。図７は、第２上クラッド層を形成することを示す図である。第２上クラッド層５４は回折格子５２とへき開溝５０を埋めるように形成する。なお、第２上クラッド層５４の最表面付近にはキャリア濃度を上げ、コンタクト抵抗を下げるためにＩｎＧａＡｓ層を形成することがある。   Next, the insulating film 42 is removed by dry etching using a fluorine-based gas or wet etching using a hydrofluoric acid-based chemical solution. Next, a second upper cladding layer is formed. FIG. 7 is a diagram illustrating the formation of the second upper cladding layer. The second upper cladding layer 54 is formed so as to fill the diffraction grating 52 and the cleaved groove 50. An InGaAs layer may be formed near the outermost surface of the second upper cladding layer 54 in order to increase the carrier concentration and decrease the contact resistance.

次いで、第２上クラッド層の上に、開口を有する絶縁膜を形成する。図８は、パターニングされたレジストをマスクとして絶縁膜をエッチングしたことを示す図である。絶縁膜６０は第２上クラッド層５４の上に形成する。絶縁膜６０の上にレジスト６２を形成する。レジスト６２はへき開溝５０の直上に開口６２ａを有するようにパターニングする。開口６２ａの幅はへき開溝５０の幅より広い。そして、レジスト６２をマスクとして絶縁膜６０をエッチングする。このエッチングにより、第２上クラッド層５４の上に、へき開溝５０の幅よりも幅が広い開口６０ａをへき開溝５０の直上に有する絶縁膜６０を形成する。   Next, an insulating film having an opening is formed on the second upper cladding layer. FIG. 8 is a diagram showing that the insulating film has been etched using the patterned resist as a mask. The insulating film 60 is formed on the second upper cladding layer 54. A resist 62 is formed on the insulating film 60. The resist 62 is patterned so as to have an opening 62 a immediately above the cleavage groove 50. The width of the opening 62 a is wider than the width of the cleavage groove 50. Then, the insulating film 60 is etched using the resist 62 as a mask. By this etching, the insulating film 60 is formed on the second upper clad layer 54. The insulating film 60 has an opening 60a that is wider than the width of the cleavage groove 50 immediately above the cleavage groove 50.

次いで、絶縁膜６０をマスクに選択エッチングを実施する。図９は、選択エッチング後の半導体レーザ素子を示す図である。このエッチングでは、選択エッチング層２４に対するエッチレートを低く、選択エッチング層２４以外の半導体層に対するエッチレートを高くする。具体的には、例えばＣＨ４／Ｈ２系ガスに酸素を添加したエッチングガスを用いて、選択エッチング層２４の表面を酸化し選択エッチング層２４のエッチングレートを低下させる。そして、選択エッチング層２４に対して、開口６０ａに露出した第２上クラッド層５４と、へき開溝５０を埋める第２上クラッド層５４と、へき開溝５０の底部に露出した複数の半導体層を選択エッチングする。 Next, selective etching is performed using the insulating film 60 as a mask. FIG. 9 is a diagram showing the semiconductor laser element after selective etching. In this etching, the etching rate for the selective etching layer 24 is lowered, and the etching rate for the semiconductor layers other than the selective etching layer 24 is increased. Specifically, for example, using an etching gas in which oxygen is added to a CH 4 / H 2 gas, the surface of the selective etching layer 24 is oxidized to lower the etching rate of the selective etching layer 24. Then, with respect to the selective etching layer 24, a second upper cladding layer 54 exposed in the opening 60a, a second upper cladding layer 54 filling the cleavage groove 50, and a plurality of semiconductor layers exposed at the bottom of the cleavage groove 50 are selected. Etch.

へき開溝５０はこの選択エッチングにより深堀されてトレンチを形成する。選択エッチング後のへき開溝５０の底部は基板１２に達する。選択エッチングの後に、絶縁膜６０を除去する。図１０は、選択エッチング後の処理を示す図である。ドライエッチング等によりリッジ構造１０ａ、１０ｂを形成した後、図１０Ａに示すようにリッジ部１０ａには、電流を部分的に流すためにＣＶＤ、蒸着又はスパッタ等により絶縁膜２８及び電極３０を形成する。   The cleavage groove 50 is deepened by this selective etching to form a trench. The bottom of the cleavage groove 50 after the selective etching reaches the substrate 12. After the selective etching, the insulating film 60 is removed. FIG. 10 is a diagram illustrating a process after selective etching. After the ridge structures 10a and 10b are formed by dry etching or the like, as shown in FIG. 10A, the insulating film 28 and the electrode 30 are formed in the ridge portion 10a by CVD, vapor deposition, sputtering, or the like in order to flow a current partially. .

次いで、へき開溝５０に沿って基板１２をへき開する。具体的には、へき開溝５０に対し３点支持法等を用いて荷重を印加する。基板１２の面側から荷重を印加することにより、へき開溝５０が押し広げられ、へき開溝５０先端に荷重が集中し、へき開溝５０を起点として基板１２をへき開する。こうして図１に示す半導体レーザ素子１０を製造する。   Next, the substrate 12 is cleaved along the cleavage groove 50. Specifically, a load is applied to the cleavage groove 50 using a three-point support method or the like. By applying a load from the surface side of the substrate 12, the cleavage groove 50 is pushed and widened, the load is concentrated on the tip of the cleavage groove 50, and the substrate 12 is cleaved starting from the cleavage groove 50. Thus, the semiconductor laser device 10 shown in FIG. 1 is manufactured.

本発明の実施の形態１に係る半導体レーザ素子の製造方法では、回折格子の形成と同時に選択エッチング層２４を貫通するへき開溝５０を形成し、その後選択エッチング層２４をマスクにしてへき開溝をさらに深くする選択エッチングを実施する。つまり、選択エッチング層を導入することにより、所謂セルフアライメントでへき開溝を形成することができる。そして、選択エッチングにより基板１２のへき開位置を案内するのに十分に深いへき開溝５０を形成することができる。   In the method of manufacturing the semiconductor laser device according to the first embodiment of the present invention, the cleave groove 50 penetrating the selective etching layer 24 is formed simultaneously with the formation of the diffraction grating, and then the cleave groove is further formed using the selective etching layer 24 as a mask. Perform selective etching to deepen. That is, by introducing the selective etching layer, the cleave groove can be formed by so-called self-alignment. Then, the cleavage groove 50 deep enough to guide the cleavage position of the substrate 12 by selective etching can be formed.

このように本発明の実施の形態１に係る半導体レーザ素子の製造方法は、選択エッチングによりへき開溝５０内の物質を確実に除去でき、かつへき開溝５０が十分深いのでへき開溝５０に沿ったへき開が可能となる。よって、容易な方法で回折格子とへき開面を平行に形成し単一波長性の高い半導体レーザ素子を形成することができる。なお、結晶レベルでは、へき開溝を結晶軸に対し完全に平行には形成できない為、へき開によりへき開面にへき開段差が発生することは避けられない。しかしながら当該へき開段差はへき開溝５０下部で発生するため、レーザの発光点を有するリッジ部１０ａでは、結晶レベルで平坦な面を得ることが出来る。   As described above, in the method of manufacturing the semiconductor laser device according to the first embodiment of the present invention, the material in the cleavage groove 50 can be surely removed by selective etching, and the cleavage groove 50 is sufficiently deep, so that the cleavage along the cleavage groove 50 is performed. Is possible. Therefore, it is possible to form a semiconductor laser element having a high single wavelength by forming the diffraction grating and the cleavage plane in parallel by an easy method. At the crystal level, the cleavage groove cannot be formed completely parallel to the crystal axis, and therefore it is inevitable that a cleavage step is generated on the cleavage plane due to cleavage. However, since the cleavage step is generated below the cleavage groove 50, a flat surface can be obtained at the crystal level in the ridge portion 10a having the laser emission point.

さらに、図８の絶縁膜６０の開口６０ａの幅を、へき開溝５０の幅よりも広くすることにより、選択エッチングの際のアスペクト比を改善し、より確実にへき開溝５０を深堀することができる。   Furthermore, by making the width of the opening 60a of the insulating film 60 of FIG. 8 wider than the width of the cleavage groove 50, the aspect ratio at the time of selective etching can be improved, and the cleavage groove 50 can be deepened more reliably. .

本発明の実施の形態１に係る半導体レーザ素子の製造方法及び半導体レーザ素子では、リッジ型でかつ活性層の上に回折格子層がある構造に限らず、埋め込み型や回折格子が活性層の下にある構造にも応用できる。また、回折格子層のある部分でへき開することとしたが、回折格子層がない部分でへき開してもよい。その他、本発明の特徴を失わない範囲で様々な変形が可能である。   In the method of manufacturing a semiconductor laser device and the semiconductor laser device according to the first embodiment of the present invention, the structure is not limited to the ridge type and has a diffraction grating layer on the active layer. It can be applied to the structure in In addition, the cleavage is performed at a portion where the diffraction grating layer is present, but the cleavage may be performed at a portion where the diffraction grating layer is not present. In addition, various modifications are possible without departing from the characteristics of the present invention.

実施の形態２．
本発明の実施の形態２に係る半導体レーザ素子の製造方法と半導体レーザ素子については、実施の形態１との相違点を中心に説明する。図１１は、本発明の実施の形態２に係る半導体レーザ素子の斜視図である。半導体レーザ素子１００の特徴は、選択成長により形成されたテラス部１０ｃにおける第２上クラッド層２６が斜面２６ａを有していることである。なお、斜面２６ａの角度は任意である。 Embodiment 2. FIG.
The method for manufacturing a semiconductor laser device and the semiconductor laser device according to the second embodiment of the present invention will be described with a focus on differences from the first embodiment. FIG. 11 is a perspective view of the semiconductor laser device according to the second embodiment of the present invention. The feature of the semiconductor laser device 100 is that the second upper cladding layer 26 in the terrace portion 10c formed by selective growth has a slope 26a. The angle of the slope 26a is arbitrary.

続いて、半導体レーザ素子１００の製造方法について説明する。まず、基板１２の上に複数の半導体層を形成する。次いで、回折格子キャップ層の上に絶縁膜を形成する。図１２は、絶縁膜を形成したことを示す図である。図１２の一点破線はへき開位置を示す。図１２Ｂに示すように、テラス部１０ｃには第１絶縁膜１０２と第２絶縁膜１０４を形成する。へき開位置では、第１絶縁膜１０２の上に第２絶縁膜１０４を重ねて形成する。第１絶縁膜１０２は例えばＳｉＮであり、第２絶縁膜は例えばＳｉＯ２である。フッ酸系のウェットエッチングを行うと第１絶縁膜１０２に対して第２絶縁膜１０４を選択的にエッチングできる。一方、図１２Ａに示すように、リッジ部１０ａには第２絶縁膜１０４を形成する。 Next, a method for manufacturing the semiconductor laser element 100 will be described. First, a plurality of semiconductor layers are formed on the substrate 12. Next, an insulating film is formed on the diffraction grating cap layer. FIG. 12 is a diagram showing that an insulating film has been formed. The dashed line in FIG. 12 indicates the cleavage position. As shown in FIG. 12B, the first insulating film 102 and the second insulating film 104 are formed on the terrace portion 10c. In the cleavage position, the second insulating film 104 is formed over the first insulating film 102. The first insulating film 102 is, for example, SiN, and the second insulating film is, for example, SiO 2 . When hydrofluoric acid-based wet etching is performed, the second insulating film 104 can be selectively etched with respect to the first insulating film 102. On the other hand, as shown in FIG. 12A, a second insulating film 104 is formed on the ridge portion 10a.

次いで、レジストパターンを形成する。図１３は、絶縁膜をパターニングするためのレジストパターンを形成したことを示す図である。図１３Ａに示すように、リッジ部１０ａのレジスト１０６ａには回折格子を形成するためのパターンを形成する。また、図１３Ｂに示すように、テラス部１０ｃのレジスト１０６ｂはへき開位置の上に残るようにパターニングする。テラス部１０ｃのレジスト１０６ｂは、回折格子を形成するためのレジスト１０６ａと平行に伸びるラインパターンである。   Next, a resist pattern is formed. FIG. 13 is a diagram showing that a resist pattern for patterning the insulating film is formed. As shown in FIG. 13A, a pattern for forming a diffraction grating is formed on the resist 106a of the ridge portion 10a. Further, as shown in FIG. 13B, the resist 106b of the terrace portion 10c is patterned so as to remain on the cleavage position. The resist 106b of the terrace portion 10c is a line pattern extending in parallel with the resist 106a for forming a diffraction grating.

次いで、レジスト１０６をマスクに絶縁膜をパターニングする。図１４は、絶縁膜をパターニングしたことを示す図である。このパターニングはＲＩＥ等のドライエッチングで行う。このパターニングにより、複数の半導体層の上に、回折格子を形成するための第１パターン１０４ａと、第１パターンと平行に伸びる方向に残しパターンである第２パターン１０２ｂ、１０４ｂを形成する。その後レジスト１０６を除去する。   Next, the insulating film is patterned using the resist 106 as a mask. FIG. 14 is a diagram showing the patterning of the insulating film. This patterning is performed by dry etching such as RIE. By this patterning, the first pattern 104a for forming the diffraction grating and the second patterns 102b and 104b which are the remaining patterns in the direction extending in parallel with the first pattern are formed on the plurality of semiconductor layers. Thereafter, the resist 106 is removed.

次いで、絶縁膜（第１パターン１０４ａと第２パターン１０２ｂ、１０４ｂ）をマスクに複数の半導体層のうち、回折格子キャップ層２２、回折格子層２０、第１上クラッド層１８をエッチングする。図１５は、エッチング後の半導体レーザ素子を示す図である。この工程では、回折格子キャップ層２２、回折格子層２０、第１上クラッド層１８の一部までエッチングする。エッチングには例えばＣＨ４／Ｈ２ガスを用いる。第１パターン１０４ａをマスクにエッチングするリッジ部１０ａでは回折格子を形成し、第２パターン１０２ｂ、１０４ｂをマスクにエッチングするテラス部１０ｃでは第１パターン１０４ａと平行の残しパターンが残る。 Next, the diffraction grating cap layer 22, the diffraction grating layer 20, and the first upper cladding layer 18 among the plurality of semiconductor layers are etched using the insulating film (first pattern 104 a and second patterns 102 b and 104 b) as a mask. FIG. 15 is a diagram showing the semiconductor laser element after etching. In this step, the diffraction grating cap layer 22, the diffraction grating layer 20, and a part of the first upper cladding layer 18 are etched. For example, CH 4 / H 2 gas is used for etching. A diffraction grating is formed in the ridge portion 10a etched using the first pattern 104a as a mask, and a remaining pattern parallel to the first pattern 104a remains in the terrace portion 10c etched using the second patterns 102b and 104b.

次いで、フッ酸系のウェットエッチングにより第２パターン１０２ｂに対して、第１パターン１０４ａと第２パターン１０４ｂを選択的にエッチングする。図１６は、選択エッチングしたことを示す図である。このエッチング後も第２パターン１０２ｂは残るので、第２パターンは維持される。   Next, the first pattern 104a and the second pattern 104b are selectively etched with respect to the second pattern 102b by hydrofluoric acid-based wet etching. FIG. 16 is a diagram showing that selective etching has been performed. Since the second pattern 102b remains after this etching, the second pattern is maintained.

次いで、エピタキシャル成長により第２上クラッド層を形成する。図１７は、第２上クラッド層を形成したことを示す図である。第２上クラッド層１１０は、第２パターン１０２ｂの上を避けて複数の半導体層の上に形成する。第２上クラッド層１１０は複数の半導体層の上に選択的に形成するので、第２パターン１０２ｂの上には上クラッド層１１０の側面で構成されるへき開溝１１０ａが形成される。   Next, a second upper cladding layer is formed by epitaxial growth. FIG. 17 is a diagram showing that the second upper cladding layer is formed. The second upper cladding layer 110 is formed on the plurality of semiconductor layers, avoiding the second pattern 102b. Since the second upper clad layer 110 is selectively formed on a plurality of semiconductor layers, a cleave groove 110a constituted by a side surface of the upper clad layer 110 is formed on the second pattern 102b.

へき開溝１１０ａを形成した後に、テラス部１０ｃの第１絶縁膜１０２（第２パターン１０２ｂ）を除去する。次いで、ドライエッチング等によりリッジ構造１０ａ、１０ｂを形成した後、絶縁膜と電極を形成する。図１８は、絶縁膜と電極を形成したことを示す図である。図１８Ａに示すようにリッジ部１０ａには、電流を部分的に流すためにＣＶＤ、蒸着又はスパッタ等により絶縁膜２８及び電極３０を形成する。   After the cleavage groove 110a is formed, the first insulating film 102 (second pattern 102b) of the terrace portion 10c is removed. Next, after forming the ridge structures 10a and 10b by dry etching or the like, an insulating film and an electrode are formed. FIG. 18 is a diagram showing that an insulating film and an electrode are formed. As shown in FIG. 18A, an insulating film 28 and an electrode 30 are formed on the ridge portion 10a by CVD, vapor deposition, sputtering, or the like in order to flow a current partially.

次いで、へき開溝１１０ａに沿って基板１２をへき開する。具体的には、へき開溝１１０ａに対し３点支持法等を用いて荷重を印加する。基板１２の面側から荷重を印加することにより、へき開溝１１０ａが押し広げられ、へき開溝１１０ａ先端に荷重が集中し、へき開溝１１０ａを起点として基板１２をへき開する。こうして図１１に示す半導体レーザ素子１００を製造する。   Next, the substrate 12 is cleaved along the cleavage groove 110a. Specifically, a load is applied to the cleavage groove 110a using a three-point support method or the like. By applying a load from the surface side of the substrate 12, the cleavage groove 110 a is pushed and widened, the load is concentrated on the tip of the cleavage groove 110 a, and the substrate 12 is cleaved from the cleavage groove 110 a as a starting point. Thus, the semiconductor laser device 100 shown in FIG. 11 is manufactured.

本発明の実施の形態２に係る半導体レーザ素子の製造方法によれば、複数の半導体層の上に、回折格子を形成するための第１パターン１０４ａと平行に伸びる方向に残しパターンである第２パターン１０２ｂ、１０４ｂを形成する。第２パターン１０２ｂ、１０４ｂはへき開位置に沿って形成される。第２パターン１０２ｂを避けて形成される第２上クラッド層１１０により、第２上クラッド層１１０の側面で構成されるへき開溝１１０ａを第２パターン１０２ｂに沿って形成できる。この方法によりへき開溝１１０ａを所望の位置に確実に形成できる。また、へき開実施までにへき開溝１１０ａは一度も埋め込まれることがないのでへき開溝１１０ａ内の物質を除去する必要がない。なお、へき開段差はへき開溝１１０ａ下部で発生するため、レーザの発光点を有するリッジ部１０ａでは、結晶レベルで平坦な面を得ることが出来る。   According to the method of manufacturing a semiconductor laser device according to the second embodiment of the present invention, the second pattern that is left in the direction extending in parallel with the first pattern 104a for forming the diffraction grating on the plurality of semiconductor layers. Patterns 102b and 104b are formed. The second patterns 102b and 104b are formed along the cleavage position. By the second upper clad layer 110 formed so as to avoid the second pattern 102b, a cleave groove 110a constituted by the side surface of the second upper clad layer 110 can be formed along the second pattern 102b. By this method, the cleavage groove 110a can be reliably formed at a desired position. Further, since the cleave groove 110a is never buried before cleaving, it is not necessary to remove the substance in the cleave groove 110a. Since the cleavage step is generated below the cleavage groove 110a, a flat surface can be obtained at the crystal level in the ridge portion 10a having a laser emission point.

本発明の実施の形態２に係る半導体レーザ素子の製造方法と半導体レーザ素子は上述の特徴を失わない限りにおいて様々な変形が可能である。本発明の実施の形態２に係る半導体レーザ素子の製造方法と半導体レーザ素子は、少なくとも実施の形態１と同程度の変形が可能である。   The semiconductor laser device manufacturing method and the semiconductor laser device according to the second embodiment of the present invention can be variously modified without losing the above-described characteristics. The semiconductor laser device manufacturing method and the semiconductor laser device according to the second embodiment of the present invention can be modified at least as much as the first embodiment.

実施の形態３．
本発明の実施の形態３に係る半導体レーザ素子の製造方法と半導体レーザ素子については、実施の形態１との相違点を中心に説明する。図１９は、本発明の実施の形態３に係る半導体レーザ素子の斜視図である。半導体レーザ素子２００の特徴は、第２領域１０Ｂにおける第２上クラッド層２０２が斜面２０２ａを有していることである。また、第２領域１０Ｂの端面部分２０４は第１領域１０Ａの端面よりも一段奥に位置している。この端面部分２０４には回折格子キャップ層２２、回折格子層２０、及び第１上クラッド層１８の断面が表れている。 Embodiment 3 FIG.
The method for manufacturing a semiconductor laser device and the semiconductor laser device according to the third embodiment of the present invention will be described with a focus on differences from the first embodiment. FIG. 19 is a perspective view of a semiconductor laser device according to Embodiment 3 of the present invention. The feature of the semiconductor laser element 200 is that the second upper cladding layer 202 in the second region 10B has an inclined surface 202a. Further, the end surface portion 204 of the second region 10B is located one step deeper than the end surface of the first region 10A. In the end face portion 204, cross sections of the diffraction grating cap layer 22, the diffraction grating layer 20, and the first upper cladding layer 18 appear.

続いて、半導体レーザ素子２００の製造方法について説明する。まず、基板１２の上に複数の半導体層を形成する。次いで、絶縁膜を形成する。図２０は、絶縁膜を形成したことを示す図である。複数の半導体層の上に、回折格子を形成するための第１パターン４２ａと、第１パターンと平行に伸びる方向に開口４２ｃがある第２パターン４２ｂを有する絶縁膜を形成する。   Next, a method for manufacturing the semiconductor laser element 200 will be described. First, a plurality of semiconductor layers are formed on the substrate 12. Next, an insulating film is formed. FIG. 20 is a diagram showing that an insulating film has been formed. On the plurality of semiconductor layers, an insulating film having a first pattern 42a for forming a diffraction grating and a second pattern 42b having an opening 42c in a direction extending in parallel with the first pattern is formed.

次いで、第１パターン４２ａと第２パターン４２ｂをマスクとして複数の半導体層をエッチングする。このエッチングでは、例えばＳｉＣｌ４などのＳｉを含むエッチングガスを用いる。図２１は、エッチング後の半導体レーザ素子を示す図である。このエッチングは、リッジ部１０ａでは回折格子を形成し、テラス部１０ｃでは第２パターン４２ｂの開口４２ｃに沿ったへき開溝５０を形成しつつ、エッチングで表れた半導体層の側面と底面にポリマー２１０を形成する。ポリマー２１０はエッチングガスと半導体層が反応することで形成される。従ってポリマー２１０は回折格子の内壁とへき開溝５０の内壁（側面と底面）に形成される。ポリマー２１０はＳｉ系ポリマーである。 Next, the plurality of semiconductor layers are etched using the first pattern 42a and the second pattern 42b as a mask. In this etching, for example, an etching gas containing Si such as SiCl 4 is used. FIG. 21 is a diagram showing the semiconductor laser element after etching. In this etching, the ridge portion 10a forms a diffraction grating, and the terrace portion 10c forms a cleaved groove 50 along the opening 42c of the second pattern 42b, while the polymer 210 is formed on the side and bottom surfaces of the semiconductor layer that appears in the etching. Form. The polymer 210 is formed by the reaction between the etching gas and the semiconductor layer. Therefore, the polymer 210 is formed on the inner wall of the diffraction grating and the inner wall (side surface and bottom surface) of the cleavage groove 50. The polymer 210 is a Si-based polymer.

次いで、へき開溝５０の内壁に形成されたポリマー及びその周辺の絶縁膜を保護するレジストを形成する。図２２は、レジストを形成したことを示す図である。図２２Ｂに示すように、レジスト２１２はポリマー２１０が形成されたへき開溝５０を埋めるとともに、へき開溝５０周辺の第２パターン４２ｂを覆う。   Next, a resist that protects the polymer formed on the inner wall of the cleavage groove 50 and its surrounding insulating film is formed. FIG. 22 is a diagram showing that a resist has been formed. As shown in FIG. 22B, the resist 212 fills the cleaved groove 50 in which the polymer 210 is formed and covers the second pattern 42b around the cleaved groove 50.

次いで、第１パターン４２ａをエッチングして除去する。このエッチングはフッ酸系のエッチャントを用いてレジスト２１２に覆われていない絶縁膜及びポリマーを除去する。次いで、レジスト２１２を除去する。図２３は、レジストを除去したことを示す図である。   Next, the first pattern 42a is removed by etching. In this etching, an insulating film and a polymer not covered with the resist 212 are removed using a hydrofluoric acid-based etchant. Next, the resist 212 is removed. FIG. 23 shows that the resist is removed.

次いで、第２上クラッド層を形成する。図２４は、第２上クラッド層を形成したことを示す図である。第２上クラッド層２０２は、第２パターン４２ｂとへき開溝５０の中を避けて回折格子を埋め込むように選択成長する。このような選択成長は、絶縁膜で形成された第２パターン４２ｂとポリマー２１０の上の第２上クラッド層の成長が阻害されることで可能となる。   Next, a second upper cladding layer is formed. FIG. 24 is a diagram showing that the second upper cladding layer is formed. The second upper cladding layer 202 is selectively grown so as to embed the diffraction grating while avoiding the second pattern 42 b and the cleaved groove 50. Such selective growth becomes possible by inhibiting the growth of the second upper cladding layer on the second pattern 42b and the polymer 210 formed of an insulating film.

次いで、第２パターン４２ｂと、へき開溝５０内のポリマー２１０を除去する。次いで、ドライエッチング等によりリッジ構造１０ａ、１０ｂを形成した後、絶縁膜と電極を形成する。図２５は、絶縁膜と電極を形成したことを示す図である。図２５Ａに示すようにリッジ部１０ａには、電流を部分的に流すためにＣＶＤ、蒸着又はスパッタ等により絶縁膜２８及び電極３０を形成する。   Next, the second pattern 42b and the polymer 210 in the cleavage groove 50 are removed. Next, after forming the ridge structures 10a and 10b by dry etching or the like, an insulating film and an electrode are formed. FIG. 25 is a diagram showing that an insulating film and an electrode are formed. As shown in FIG. 25A, an insulating film 28 and an electrode 30 are formed on the ridge portion 10a by CVD, vapor deposition, sputtering, or the like in order to cause a current to partially flow.

次いで、へき開溝５０に沿って基板１２をへき開する。具体的には、へき開溝５０に対し３点支持法等を用いて荷重を印加する。基板１２の面側から荷重を印加することにより、へき開溝５０が押し広げられ、へき開溝５０先端に荷重が集中し、へき開溝５０を起点として基板１２をへき開する。こうして図１９に示す半導体レーザ素子２００を製造する。   Next, the substrate 12 is cleaved along the cleavage groove 50. Specifically, a load is applied to the cleavage groove 50 using a three-point support method or the like. By applying a load from the surface side of the substrate 12, the cleavage groove 50 is pushed and widened, the load is concentrated on the tip of the cleavage groove 50, and the substrate 12 is cleaved starting from the cleavage groove 50. Thus, the semiconductor laser device 200 shown in FIG. 19 is manufactured.

本発明の実施の形態３に係る半導体レーザ素子の製造方法によれば、へき開溝５０の内壁にポリマー２１０を形成することで、その後の第２上クラッド層２０２を形成する工程において、へき開溝５０内に第２上クラッド層２０２が侵入することを防止できる。従って、へき開溝５０は一度も半導体材料に埋め込まれることがないので、所望位置での確実なへき開が可能となる。なお、へき開段差はへき開溝５０下部で発生するため、レーザの発光点を有するリッジ部１０ａでは、結晶レベルで平坦な面を得ることが出来る。   According to the method of manufacturing a semiconductor laser device according to the third embodiment of the present invention, the formation of the polymer 210 on the inner wall of the cleavage groove 50, and the subsequent formation of the second upper cladding layer 202, then the cleavage groove 50. It is possible to prevent the second upper cladding layer 202 from entering inside. Therefore, since the cleavage groove 50 is never embedded in the semiconductor material, it is possible to reliably cleave at a desired position. Since the cleavage step is generated below the cleavage groove 50, a flat surface can be obtained at the crystal level in the ridge portion 10a having a laser emission point.

本発明の実施の形態３に係る半導体レーザ素子の製造方法と半導体レーザ素子は上述の特徴を失わない限りにおいて様々な変形が可能である。本発明の実施の形態３に係る半導体レーザ素子の製造方法は、少なくとも実施の形態１と同程度の変形が可能である。   The semiconductor laser device manufacturing method and the semiconductor laser device according to the third embodiment of the present invention can be variously modified without losing the above-described characteristics. The method for manufacturing a semiconductor laser device according to the third embodiment of the present invention can be modified at least as much as in the first embodiment.

実施の形態４．
本発明の実施の形態４に係る半導体レーザ素子の製造方法と半導体レーザ素子については、実施の形態１との相違点を中心に説明する。図２６は、本発明の実施の形態４に係る半導体レーザ素子の斜視図である。半導体レーザ素子３００の特徴は、平面視で、活性層１６の端面は基板１２の端面よりも内側にあることである。つまり、活性層１６の端面を含む端面３００ａは、基板１２の端面３００ｂよりも一段奥まった場所にある。また、平面視で選択エッチング層３０２が露出している。 Embodiment 4 FIG.
The method for manufacturing a semiconductor laser device and the semiconductor laser device according to the fourth embodiment of the present invention will be described focusing on the differences from the first embodiment. FIG. 26 is a perspective view of a semiconductor laser element according to Embodiment 4 of the present invention. The semiconductor laser device 300 is characterized in that the end surface of the active layer 16 is inside the end surface of the substrate 12 in plan view. That is, the end surface 300 a including the end surface of the active layer 16 is located one step deeper than the end surface 300 b of the substrate 12. Further, the selective etching layer 302 is exposed in plan view.

続いて、半導体レーザ素子３００の製造方法について説明する。本発明の実施の形態４に係る半導体レーザ素子の製造方法は、リッジ部の共振器長方向の断面（図２６のＡ−Ａ´に沿った断面であってへき開前のもの）を示しながら説明する。まず、基板の上に活性層を含む複数の半導体層を形成する。図２７は、基板の上に複数の半導体層を形成したことを示す図である。ここで、複数の半導体層には、下クラッド層１４、活性層１６、第１上クラッド層１８、回折格子層２０、及び回折格子キャップ層２２に加えて、選択エッチング層３０２が含まれる。   Next, a method for manufacturing the semiconductor laser element 300 will be described. The method for manufacturing a semiconductor laser device according to the fourth embodiment of the present invention will be described while showing a cross section in the resonator length direction of the ridge portion (a cross section along AA ′ in FIG. 26 and before cleavage). To do. First, a plurality of semiconductor layers including an active layer are formed on a substrate. FIG. 27 is a diagram showing that a plurality of semiconductor layers are formed on the substrate. Here, the plurality of semiconductor layers include a selective etching layer 302 in addition to the lower cladding layer 14, the active layer 16, the first upper cladding layer 18, the diffraction grating layer 20, and the diffraction grating cap layer 22.

この工程では、一点破線で示すへき開位置を含むように選択エッチング層３０２を形成する。選択エッチング層３０２はＡｌＩｎＡｓで形成されている。選択エッチング層３０２の上には選択エッチング層３０２の酸化を防止するために酸化防止膜３０４を形成する。   In this step, the selective etching layer 302 is formed so as to include a cleavage position indicated by a dashed line. The selective etching layer 302 is made of AlInAs. An anti-oxidation film 304 is formed on the selective etching layer 302 in order to prevent the selective etching layer 302 from being oxidized.

次いで、絶縁膜とレジストパターンを形成する。図２８は、絶縁膜とレジストパターンを形成したことを示す図である。絶縁膜３０６は全面に形成する。そして、絶縁膜３０６の上にレジストパターン３０８を形成する。レジストパターン３０８はへき開位置に開口３０８ａを有し、へき開位置以外の場所に回折格子パターン３０８ｂを有する。   Next, an insulating film and a resist pattern are formed. FIG. 28 is a diagram showing that an insulating film and a resist pattern are formed. The insulating film 306 is formed over the entire surface. Then, a resist pattern 308 is formed on the insulating film 306. The resist pattern 308 has an opening 308a at a cleavage position and a diffraction grating pattern 308b at a place other than the cleavage position.

次いで、レジストパターン３０８をマスクにして絶縁膜３０６をエッチングする。その後、レジストパターン３０８を除去する。図２９は、絶縁膜をエッチングした後にレジストパターンを除去したことを示す図である。エッチングにはＲＩＥ法などを用いる。エッチングによりへき開位置には開口３０６ａが形成される。   Next, the insulating film 306 is etched using the resist pattern 308 as a mask. Thereafter, the resist pattern 308 is removed. FIG. 29 is a diagram showing that the resist pattern is removed after the insulating film is etched. An RIE method or the like is used for etching. An opening 306a is formed at the cleavage position by etching.

次いで、絶縁膜３０６をマスクとして半導体層をエッチングし、複数の半導体層の一部に回折格子を形成する。図３０は、回折格子を形成したことを示す図である。このエッチングは、へき開位置以外の場所では、回折格子キャップ層２２、回折格子層２０、第１上クラッド層１８の途中までエッチングして回折格子５２を形成するものである。また、へき開位置に形成された開口３０６ａでは、少なくとも酸化防止膜３０４と選択エッチング層３０２までエッチングし、選択エッチング層３０２の開口３０２ａを形成する。このとき選択エッチング層の下層までエッチングしても良い。このエッチングには例えばＲＩＥ法などが用いられる。このエッチングでは、選択エッチング層３０２と回折格子層２０などを同時にエッチングするため、エッチングガスとして選択エッチング性の少ないＣＨ４／Ｈ２系ガスなどを採用する。 Next, the semiconductor layer is etched using the insulating film 306 as a mask, so that diffraction gratings are formed in part of the plurality of semiconductor layers. FIG. 30 is a diagram showing that a diffraction grating is formed. In this etching, the diffraction grating 52 is formed by etching up to the middle of the diffraction grating cap layer 22, the diffraction grating layer 20, and the first upper cladding layer 18 at a place other than the cleavage position. In addition, in the opening 306 a formed at the cleavage position, at least the antioxidant film 304 and the selective etching layer 302 are etched to form the opening 302 a of the selective etching layer 302. At this time, etching may be performed up to the lower layer of the selective etching layer. For example, RIE is used for this etching. In this etching, since the selective etching layer 302, the diffraction grating layer 20, and the like are etched at the same time, a CH 4 / H 2 -based gas having a low selective etching property is employed as an etching gas.

次いで、フッ酸系のドライエッチング又はフッ酸系の薬液により絶縁膜３０６をエッチングする。その後、第２上クラッド層を形成する。第２上クラッド層の最表面付近にはキャリア濃度を上げ、コンタクト抵抗を下げるためにＩｎＧａＡｓ層を形成することがある。次いで、第２上クラッド層の上に絶縁膜を形成する。図３１は、第２上クラッド層の上に絶縁膜を形成したことを示す図である。第２上クラッド層３０１の上に、へき開位置に開口３１０ａを有する絶縁膜３１０を形成する。開口３１０ａの幅は、選択エッチング層３０２の開口３０２ａの幅よりも広い。   Next, the insulating film 306 is etched by hydrofluoric acid dry etching or hydrofluoric acid chemical. Thereafter, a second upper cladding layer is formed. An InGaAs layer may be formed near the outermost surface of the second upper cladding layer in order to increase the carrier concentration and decrease the contact resistance. Next, an insulating film is formed on the second upper cladding layer. FIG. 31 is a diagram showing that an insulating film is formed on the second upper cladding layer. On the second upper clad layer 301, an insulating film 310 having an opening 310a at a cleavage position is formed. The width of the opening 310 a is wider than the width of the opening 302 a of the selective etching layer 302.

次いで、絶縁膜３１０をマスクにして、複数の半導体層を少なくとも活性層までエッチングしてへき開溝を形成する。図３２は、へき開溝を形成したことを示す図である。へき開溝３２０を形成するためのエッチングは２つの段階に分けられる。第１段階は、絶縁膜３１０の開口３１０ａにより露出した第２上クラッド層３０１と酸化防止膜３０４をエッチングして選択エッチング層を露出させるものである。ここで、エッチングには、例えばＣＨ４／Ｈ２系ガスに酸素を添加したエッチングガスを用いる。そうすると、選択エッチング層３０２の表面を酸化して選択エッチング層３０２を残すことが可能となる。 Next, using the insulating film 310 as a mask, the plurality of semiconductor layers are etched to at least the active layer to form cleaved grooves. FIG. 32 is a diagram showing that cleaved grooves have been formed. The etching for forming the cleavage groove 320 is divided into two stages. In the first step, the second upper cladding layer 301 and the antioxidant film 304 exposed through the opening 310a of the insulating film 310 are etched to expose the selective etching layer. Here, for the etching, for example, an etching gas in which oxygen is added to a CH 4 / H 2 gas is used. Then, the surface of the selective etching layer 302 can be oxidized to leave the selective etching layer 302.

そして引き続きエッチングを続けることで、選択エッチング層３０２を残しつつ、選択エッチング層３０２の開口３０２ａに露出した半導体層をエッチングする。具体的には、選択エッチング層３０２の開口３０２ａでは回折格子キャップ層２２、回折格子層２０、第１上クラッド層１８、活性層１６、下クラッド層１４、及び基板１２の一部までエッチングする。このエッチングは少なくとも活性層までエッチングすればよい。こうして既に形成してある回折格子５２と平行になるへき開溝３２０を形成する。図３２に示すように、このエッチングにより、一点破線で示すへき開位置には基板１２のみが残る。すなわち、このエッチングで活性層の端面を含む端面３００ａを出す。   Then, by continuing the etching, the semiconductor layer exposed to the opening 302a of the selective etching layer 302 is etched while leaving the selective etching layer 302. Specifically, in the opening 302 a of the selective etching layer 302, the diffraction grating cap layer 22, the diffraction grating layer 20, the first upper cladding layer 18, the active layer 16, the lower cladding layer 14, and a part of the substrate 12 are etched. This etching may be performed at least up to the active layer. In this way, a cleave groove 320 that is parallel to the already formed diffraction grating 52 is formed. As shown in FIG. 32, by this etching, only the substrate 12 remains at the cleavage position indicated by the dashed line. That is, the end face 300a including the end face of the active layer is obtained by this etching.

次いで、ドライエッチング等によりリッジ構造１０ａ、１０ｂを形成した後、絶縁膜と電極を形成する。図３３は、絶縁膜と電極を形成したことを示す図である。図３３に示すようにリッジ部には、電流を部分的に流すためにＣＶＤ、蒸着又はスパッタ等により絶縁膜２８及び電極３０を形成する。次いで、へき開溝３２０に沿って基板１２をへき開する。この工程では基板１２のみをへき開する。こうして図２６に示す半導体レーザ素子３００を形成する。   Next, after forming the ridge structures 10a and 10b by dry etching or the like, an insulating film and an electrode are formed. FIG. 33 is a diagram showing that an insulating film and an electrode are formed. As shown in FIG. 33, an insulating film 28 and an electrode 30 are formed in the ridge portion by CVD, vapor deposition, sputtering, or the like in order to cause a current to partially flow. Next, the substrate 12 is cleaved along the cleavage groove 320. In this step, only the substrate 12 is cleaved. Thus, the semiconductor laser device 300 shown in FIG. 26 is formed.

本発明の実施の形態４に係る半導体レーザ素子の製造方法によれば、実質的に発光に寄与する活性層１６の端面を含む端面３００ａをエッチングで形成するので端面３００ａと回折格子５２を平行にできる。ところで、端面３００ａを出すためのエッチングは端面３００ａと回折格子５２の平行度が決まる重要な工程となる。この端面３００ａは、選択エッチング層３０２をマスクにしたエッチングで形成するので、端面３００ａは選択エッチング層３０２の開口の形を再現する。よって、端面３００ａを回折格子５２と平行に形成できる。なお、へき開作業自体は端面３００ａと回折格子５２の平行度に影響しないので精度が求められない。   According to the method of manufacturing a semiconductor laser device according to the fourth embodiment of the present invention, the end surface 300a including the end surface of the active layer 16 that substantially contributes to light emission is formed by etching, so that the end surface 300a and the diffraction grating 52 are parallel to each other. it can. By the way, the etching for extracting the end face 300a is an important process in which the parallelism between the end face 300a and the diffraction grating 52 is determined. Since the end surface 300a is formed by etching using the selective etching layer 302 as a mask, the end surface 300a reproduces the shape of the opening of the selective etching layer 302. Therefore, the end face 300 a can be formed in parallel with the diffraction grating 52. Note that the cleaving operation itself does not affect the parallelism between the end face 300a and the diffraction grating 52, so that accuracy is not required.

本発明の実施の形態４に係る半導体レーザ素子の製造方法と半導体レーザ素子は上述の特徴を失わない限りにおいて様々な変形が可能である。本発明の実施の形態４に係る半導体レーザ素子の製造方法は、少なくとも実施の形態１と同程度の変形が可能である。   The semiconductor laser device manufacturing method and the semiconductor laser device according to the fourth embodiment of the present invention can be variously modified without losing the above-described features. The method for manufacturing a semiconductor laser device according to the fourth embodiment of the present invention can be modified at least as much as in the first embodiment.

実施の形態５．
本発明の実施の形態５に係る半導体レーザ素子の製造方法と半導体レーザ素子については、実施の形態４との相違点を中心に説明する。図３４は、本発明の実施の形態５に係る半導体レーザ素子の斜視図である。半導体レーザ素子４００の特徴は、実施の形態４と同じく、平面視で、活性層１６の端面を含む端面４００ａが基板１２の端面４００ｂよりも内側にあることである。つまり、活性層１６の端面を含む端面４００ａは、基板１２の端面４００ｂよりも一段奥まった場所にある。実施の形態４の半導体レーザ素子との相違点は、選択エッチング層がなく、第２上クラッド層４０２に斜面４０２ａが形成されている点である。 Embodiment 5 FIG.
The semiconductor laser device manufacturing method and the semiconductor laser device according to the fifth embodiment of the present invention will be described with a focus on differences from the fourth embodiment. FIG. 34 is a perspective view of a semiconductor laser element according to Embodiment 5 of the present invention. As in the fourth embodiment, the semiconductor laser device 400 is characterized in that the end surface 400a including the end surface of the active layer 16 is on the inner side of the end surface 400b of the substrate 12 in plan view. That is, the end surface 400 a including the end surface of the active layer 16 is located one step deeper than the end surface 400 b of the substrate 12. The difference from the semiconductor laser device of the fourth embodiment is that there is no selective etching layer, and an inclined surface 402 a is formed in the second upper cladding layer 402.

続いて、半導体レーザ素子４００の製造方法について説明する。本発明の実施の形態５に係る半導体レーザ素子の製造方法は、リッジ部の共振器長方向の断面（図３４のＡ−Ａ´に沿った断面であってへき開前のもの）を示しながら説明する。図３５は、絶縁膜及びレジストパターンを形成したことを示す図である。図３５に示すように、基板１２の上に活性層１６を含む複数の半導体層を形成し、その上にスパッタ法やＣＶＤ法を用いて第１絶縁膜４１０を形成する。そして、第１絶縁膜４１０の上にレジストパターン４１２を形成する。レジストパターン４１２は、一点破線で示すへき開位置に開口４１２ａを有し、へき開位置以外の場所に回折格子パターン４１２ｂを有する。   Next, a method for manufacturing the semiconductor laser element 400 will be described. The manufacturing method of the semiconductor laser device according to the fifth embodiment of the present invention will be described while showing a cross section in the resonator length direction of the ridge portion (a cross section along AA ′ in FIG. 34 and before cleavage). To do. FIG. 35 is a diagram showing that an insulating film and a resist pattern are formed. As shown in FIG. 35, a plurality of semiconductor layers including the active layer 16 are formed on the substrate 12, and a first insulating film 410 is formed thereon using a sputtering method or a CVD method. Then, a resist pattern 412 is formed on the first insulating film 410. The resist pattern 412 has an opening 412a at a cleavage position indicated by a dashed line, and has a diffraction grating pattern 412b at a place other than the cleavage position.

次いで、レジストパターン４１２をマスクにして第１絶縁膜４１０をエッチングする。次いで、レジストパターン４１２を除去する。図３６は、第１絶縁膜をエッチングし、その後レジストを除去したことを示す図である。絶縁膜４１０は、開口４１０ａと回折格子パターン４１０ｂを有する。   Next, the first insulating film 410 is etched using the resist pattern 412 as a mask. Next, the resist pattern 412 is removed. FIG. 36 is a diagram showing that the first insulating film is etched and then the resist is removed. The insulating film 410 has an opening 410a and a diffraction grating pattern 410b.

次いで、絶縁膜４１０をマスクとして回折格子キャップ層２２、回折格子層２０、第１上クラッド層１８の一部をエッチングする。図３７は、エッチング後の半導体レーザ素子を示す図である。このエッチングでは、エッチングガスとしてＳｉＣｌ４ガスを用い、へき開位置にへき開溝４１４を形成し、へき開位置の前後に回折格子５２を形成する。そして、エッチングで表れた半導体層の側面と底面にポリマー４１８を形成する。ポリマー４１８はエッチングガスと半導体層が反応することで形成される。従って、ポリマー４１８は、回折格子５２の内壁とへき開溝４１４の内壁（側面と底面）に形成される。ポリマー４１８はＳｉ系ポリマーである。 Next, a part of the diffraction grating cap layer 22, the diffraction grating layer 20, and the first upper cladding layer 18 is etched using the insulating film 410 as a mask. FIG. 37 is a diagram showing the semiconductor laser element after etching. In this etching, SiCl 4 gas is used as an etching gas, cleavage grooves 414 are formed at the cleavage position, and diffraction gratings 52 are formed before and after the cleavage position. Then, a polymer 418 is formed on the side surface and the bottom surface of the semiconductor layer that appears by etching. The polymer 418 is formed by a reaction between the etching gas and the semiconductor layer. Therefore, the polymer 418 is formed on the inner wall of the diffraction grating 52 and the inner wall (side surface and bottom surface) of the cleavage groove 414. The polymer 418 is a Si-based polymer.

次いで、へき開溝４１４の内壁に形成されたポリマー４１８及びその周辺の第１絶縁膜４１０を保護するレジストを形成する。次いでフッ酸系のエッチャントを使用し、レジストに覆われない絶縁膜とポリマーをエッチングする。図３８は、レジストに覆われない絶縁膜とポリマーをエッチングしたことを示す図である。レジスト４２０に覆われたポリマー４１８と第１絶縁膜４１０は、エッチング後も残る。   Next, a resist that protects the polymer 418 formed on the inner wall of the cleavage groove 414 and the first insulating film 410 therearound is formed. Next, using a hydrofluoric acid-based etchant, the insulating film and the polymer not covered with the resist are etched. FIG. 38 is a diagram showing that the insulating film not covered with the resist and the polymer are etched. The polymer 418 and the first insulating film 410 covered with the resist 420 remain after etching.

次いでレジスト４２０を除去する。その後第２上クラッド層を形成する。図３９は、第２上クラッド層を形成したことを示す図である。第２上クラッド層４０２は、第１絶縁膜４１０とへき開溝４１４の中を避けて回折格子５２を埋め込むように選択成長する。このような選択成長は、第１絶縁膜４１０とポリマー４１８の上の成長が阻害されることで可能となる。   Next, the resist 420 is removed. Thereafter, a second upper cladding layer is formed. FIG. 39 is a diagram showing that the second upper cladding layer is formed. The second upper cladding layer 402 is selectively grown so as to embed the diffraction grating 52 while avoiding the first insulating film 410 and the cleaved groove 414. Such selective growth is possible because the growth on the first insulating film 410 and the polymer 418 is inhibited.

次いで、へき開位置を開口するようにレジストを形成する。図４０は、レジストを形成したことを示す図である。レジスト４１６は開口４１６ａを有しその幅は第１絶縁膜４１０の開口４１０ａの幅より広くなっている。そのため、第１絶縁膜４１０の一部が表面に露出する。次いで、ドライエッチングにてへき開溝４１４を深堀りする。図４１は、エッチングしてへき開溝を深堀りしたことを示す図である。具体的には、第１絶縁膜４１０を残しつつ、回折格子キャップ層２２、回折格子層２０、第１上クラッド層１８、活性層１６、下クラッド層１４、及び基板１２の一部までエッチングする。このエッチングにより、活性層１６の端面を含む端面４００ａを出す。   Next, a resist is formed so as to open the cleavage position. FIG. 40 shows that a resist is formed. The resist 416 has an opening 416 a whose width is wider than the width of the opening 410 a of the first insulating film 410. Therefore, a part of the first insulating film 410 is exposed on the surface. Next, the cleave groove 414 is deepened by dry etching. FIG. 41 is a diagram showing that the cleave groove has been deepened by etching. Specifically, the diffraction grating cap layer 22, the diffraction grating layer 20, the first upper cladding layer 18, the active layer 16, the lower cladding layer 14, and a part of the substrate 12 are etched while leaving the first insulating film 410. . By this etching, an end face 400a including the end face of the active layer 16 is exposed.

次いで、ドライエッチング等によりリッジ構造１０ａ、１０ｂを形成した後、絶縁膜と電極を形成する。図４２は、絶縁膜と電極を形成したことを示す図である。図４２に示すようにリッジ部には、電流を部分的に流すためにＣＶＤ、蒸着又はスパッタ等により絶縁膜２８及び電極３０を形成する。次いで、へき開溝４１４に沿って基板１２をへき開する。この工程では基板１２のみをへき開する。こうして図３４に示す半導体レーザ素子４００を形成する。   Next, after forming the ridge structures 10a and 10b by dry etching or the like, an insulating film and an electrode are formed. FIG. 42 is a diagram showing that an insulating film and an electrode are formed. As shown in FIG. 42, an insulating film 28 and an electrode 30 are formed in the ridge portion by CVD, vapor deposition, sputtering, or the like in order to cause a current to partially flow. Next, the substrate 12 is cleaved along the cleavage groove 414. In this step, only the substrate 12 is cleaved. Thus, the semiconductor laser element 400 shown in FIG. 34 is formed.

本発明の実施の形態５に係る半導体レーザ素子の製造方法によれば、実質的に発光に寄与する端面４００ａをエッチングで形成するので、端面４００ａと回折格子５２を平行にできる。本発明の実施の形態５に係る半導体レーザ素子の製造方法は、エッチングで活性層の端面を出す点で、実施の形態４と類似する。   According to the method for manufacturing a semiconductor laser device according to the fifth embodiment of the present invention, the end surface 400a that substantially contributes to light emission is formed by etching, so that the end surface 400a and the diffraction grating 52 can be made parallel. The semiconductor laser device manufacturing method according to the fifth embodiment of the present invention is similar to the fourth embodiment in that the end face of the active layer is obtained by etching.

本発明の実施の形態５に係る半導体レーザ素子の製造方法と半導体レーザ素子は上述の特徴を失わない限りにおいて様々な変形が可能である。本発明の実施の形態５に係る半導体レーザ素子の製造方法は、少なくとも実施の形態１と同程度の変形が可能である。   The semiconductor laser device manufacturing method and the semiconductor laser device according to the fifth embodiment of the present invention can be variously modified as long as the above characteristics are not lost. The method for manufacturing a semiconductor laser device according to the fifth embodiment of the present invention can be modified at least as much as in the first embodiment.

実施の形態６．
本発明の実施の形態６に係る半導体レーザ素子の製造方法と半導体レーザ素子については、実施の形態１との相違点を中心に説明する。図４３は、本発明の実施の形態６に係る半導体レーザ素子の斜視図である。半導体レーザ素子５００の特徴は、複数の半導体層のうち、端面に露出する部分の一部５００ａは、端面に露出しない部分よりも割れやすく形成されたことである。一部５００ａはレーザ光を照射したことで、結晶がもろくなった部分である。また、第２上クラッド層５０２は、一部５００ａの上に斜面５０２ｂを有している。 Embodiment 6 FIG.
The method for manufacturing a semiconductor laser device and the semiconductor laser device according to the sixth embodiment of the present invention will be described with a focus on differences from the first embodiment. FIG. 43 is a perspective view of a semiconductor laser element according to Embodiment 6 of the present invention. A feature of the semiconductor laser element 500 is that a portion 500a of a portion exposed at the end face among the plurality of semiconductor layers is formed more easily than a portion not exposed at the end face. A part 500a is a part where the crystal becomes brittle by irradiating the laser beam. The second upper cladding layer 502 has a slope 502b on a part 500a.

続いて、半導体レーザ素子５００の製造方法について説明する。まず、前述した図１７に示す構造を形成する。形成方法は前述したので省略する。これにより図４４に示すように第２上クラッド層５０２の側面で構成されるへき開溝５０２ａが形成される。なお、へき開溝５０２ａは、回折格子と平行に形成する。   Next, a method for manufacturing the semiconductor laser element 500 will be described. First, the structure shown in FIG. 17 is formed. The forming method is omitted because it has been described above. As a result, as shown in FIG. 44, a cleaved groove 502a constituted by the side surface of the second upper cladding layer 502 is formed. The cleavage groove 502a is formed in parallel with the diffraction grating.

次いで、レジストと反射膜を形成する。図４５は、レジストと反射膜を形成したことを示す図である。まず、第２上クラッド層５０２の斜面５０２ｂにだけ抜きパターンを有するレジスト５０６を形成する。なお、レジスト５０６はへき開溝５０２ａの底面には形成する。   Next, a resist and a reflective film are formed. FIG. 45 is a diagram showing that a resist and a reflective film are formed. First, a resist 506 having a punching pattern only on the slope 502b of the second upper cladding layer 502 is formed. Note that the resist 506 is formed on the bottom surface of the cleavage groove 502a.

次いで、蒸着等により全面に反射膜５０８を形成する。反射膜５０８のうち、第２上クラッド層５０２の斜面５０２ｂに形成したものは側面の反射膜５０８ａと称する。反射膜５０８はレジスト５０６の上にも形成する。本発明の実施の形態６に係る製造方法では、反射膜５０８はＡｕで形成するが、レーザ光を反射する材料であれば特に限定されない。   Next, a reflective film 508 is formed on the entire surface by vapor deposition or the like. Of the reflective film 508, the one formed on the slope 502b of the second upper cladding layer 502 is referred to as a side reflective film 508a. The reflective film 508 is also formed on the resist 506. In the manufacturing method according to Embodiment 6 of the present invention, the reflective film 508 is formed of Au, but is not particularly limited as long as it is a material that reflects laser light.

次いで、リフトオフ法により、レジスト５０６を除去することでその上の反射膜５０８も除去する。図４６は、反射膜の一部をリフトオフしたことを示す図である。リフトオフが終わると、図４６Ｂに示すように側面の反射膜５０８ａだけが残る。なお、図４６Ａに示す絶縁膜２８と電極３０は適宜作成しておく。   Next, the resist 506 is removed by a lift-off method to remove the reflective film 508 thereon. FIG. 46 is a diagram showing that a part of the reflective film is lifted off. When the lift-off is finished, only the side reflection film 508a remains as shown in FIG. 46B. Note that the insulating film 28 and the electrode 30 shown in FIG. 46A are appropriately formed.

次いで、へき開溝５０２ａの底面に向かってレーザ光を照射する。図４７は、レーザ光を照射することを示す図である。レーザ光は図４７Ｂに矢印で示す。このとき、レーザ光の一部は斜面５０２ｂの反射膜５０８ａに当たって反射され、へき開溝５０２ａの底面にレーザ光が集中する。このレーザ光照射により、へき開溝５０２ａの底面の下にダメージ層５１０を形成する。ダメージ層５１０とは、複数の半導体層のうちレーザ光を受けることで割れやすくなった部分である。   Next, laser light is irradiated toward the bottom surface of the cleavage groove 502a. FIG. 47 is a diagram illustrating irradiation with laser light. The laser beam is indicated by an arrow in FIG. 47B. At this time, part of the laser light strikes the reflective film 508a on the slope 502b and is reflected, and the laser light is concentrated on the bottom surface of the cleavage groove 502a. By this laser light irradiation, a damage layer 510 is formed under the bottom surface of the cleavage groove 502a. The damaged layer 510 is a portion that is easily broken by receiving laser light among a plurality of semiconductor layers.

次いで、へき開溝５０２ａに沿って基板１２をへき開する。このときへき開溝５０２ａの底面の下にはダメージ層５１０が形成されているので、へき開溝５０２ａの底面の下に向かって基板１２をまっすぐへき開ことができる。つまり、ダメージ層５１０によってへき開方向を限定し、基板１２をへき開溝５０２ａに沿って形成することができる。そして、へき開溝５０２ａは回折格子５２と平行に形成されるので、回折格子５２と平行なへき開面を形成することができる。   Next, the substrate 12 is cleaved along the cleavage groove 502a. At this time, since the damaged layer 510 is formed under the bottom surface of the cleavage groove 502a, the substrate 12 can be cleaved straight toward the bottom surface of the cleavage groove 502a. That is, the cleavage direction is limited by the damage layer 510, and the substrate 12 can be formed along the cleavage groove 502a. Since the cleavage groove 502a is formed in parallel with the diffraction grating 52, a cleavage plane parallel to the diffraction grating 52 can be formed.

本発明はダメージ層５１０を形成することで、へき開の進む方向を限定することを特徴とするものであり、この特徴を失わない限り様々な変形が可能である。例えば、レーザ光の広がりを抑制できる場合にはレーザ光をへき開溝の底面に集中させることが容易となるので、反射膜は形成しなくてもよい。また、本発明の実施の形態６に係る半導体レーザ素子の製造方法は、少なくとも実施の形態１と同程度の変形が可能である。   The present invention is characterized by limiting the direction of cleavage by forming the damage layer 510, and various modifications can be made without losing this feature. For example, when the spread of the laser beam can be suppressed, it is easy to concentrate the laser beam on the bottom surface of the cleaved groove, so that the reflective film need not be formed. Further, the semiconductor laser device manufacturing method according to the sixth embodiment of the present invention can be modified at least as much as the first embodiment.

以上のすべての実施の形態では、１つの半導体レーザ素子の左右に他の半導体レーザ素子がないチップの状態でへき開を行うことを前提として説明した。チップの状態でへき開を行うのはサイドモードサプレッション比 （ＳＭＳＲ）を高めるためであるが、半導体レーザ素子が左右に並んだバーに対して本発明を実施してもよい。この場合、一回のへき開で複数の半導体レーザ素子の発光面が表れる。バーに対して本発明を実施した場合には、共振器長制御性の向上、及び窓構造を用いた半導体レーザ素子では、窓長の制御性が改善するという利点がある。なお、図中では回折格子の位相と溝の位置関係について記載していないが、ＳＭＳＲを最大にするためには、モード間の反射鏡損失差が最大となる位相でへき開するように溝の位置を選択すればよい。この位置関係は要求特性により適宜調整してかまわない。   In all of the above-described embodiments, description has been made on the assumption that cleavage is performed in a chip state in which there is no other semiconductor laser element on the left and right of one semiconductor laser element. Cleaving in the state of the chip is performed to increase the side mode suppression ratio (SMSR), but the present invention may be applied to a bar in which semiconductor laser elements are arranged side by side. In this case, the light emitting surfaces of the plurality of semiconductor laser elements appear by one cleavage. When the present invention is applied to the bar, there is an advantage that the control of the resonator length is improved and the control of the window length is improved in the semiconductor laser element using the window structure. In the figure, the phase relationship of the diffraction grating and the positional relationship between the grooves are not described. However, in order to maximize the SMSR, the position of the groove should be cleaved at a phase where the reflector loss difference between modes is maximum. Should be selected. This positional relationship may be appropriately adjusted according to required characteristics.

１０ 半導体レーザ素子、 １０ａ リッジ部、 １０ｂ チャネル層、 １０ｃ テラス部、 １０Ａ 第１領域、 １０Ｂ 第２領域、 １２ 基板、 １４ 下クラッド層、 １６ 活性層、 １８ 第１上クラッド層、 ２０ 回折格子層、 ２２ 回折格子キャップ層、 ２４ 選択エッチング層、 ２６ 第２上クラッド層、 ２８ 絶縁膜、 ３０ 電極   DESCRIPTION OF SYMBOLS 10 Semiconductor laser element, 10a Ridge part, 10b Channel layer, 10c Terrace part, 10A 1st area | region, 10B 2nd area | region, 12 Substrate, 14 Lower clad layer, 16 Active layer, 18 1st upper clad layer, 20 Diffraction grating layer , 22 diffraction grating cap layer, 24 selective etching layer, 26 second upper cladding layer, 28 insulating film, 30 electrode

Claims (11)

基板の上に、第１領域と第２領域を有する複数の半導体層を形成する工程と、
前記第２領域に選択エッチング層を形成する工程と、
前記第１領域に回折格子を形成しつつ、前記第２領域に前記選択エッチング層を貫通するへき開溝を前記回折格子と平行に形成する工程と、
前記回折格子と前記へき開溝を埋める上クラッド層を形成する工程と、
前記上クラッド層の上に、前記へき開溝の幅よりも幅が広い開口を前記へき開溝の直上に有する絶縁膜を形成する工程と、
前記選択エッチング層に対して、前記開口に露出した前記上クラッド層と、前記へき開溝を埋める前記上クラッド層と、前記へき開溝の底部に露出した前記複数の半導体層を選択エッチングする工程と、
前記選択エッチングする工程の後に、前記へき開溝に沿って前記基板をへき開する工程と、
を備えたことを特徴とする半導体レーザ素子の製造方法。 Forming a plurality of semiconductor layers having a first region and a second region on a substrate;
Forming a selective etching layer in the second region;
Forming a cleaved groove penetrating the selective etching layer in the second region in parallel with the diffraction grating while forming a diffraction grating in the first region;
Forming an upper cladding layer that fills the diffraction grating and the cleavage groove;
Forming an insulating film on the upper cladding layer, the insulating film having an opening that is wider than the width of the cleavage groove immediately above the cleavage groove;
Selectively etching the upper cladding layer exposed in the opening, the upper cladding layer filling the cleavage groove, and the plurality of semiconductor layers exposed at the bottom of the cleavage groove with respect to the selective etching layer;
Cleaving the substrate along the cleavage groove after the selective etching step;
A method for manufacturing a semiconductor laser device, comprising: 前記選択エッチングにより前記へき開溝の底部は前記基板に達したことを特徴とする請求項１に記載の半導体レーザ素子の製造方法。   2. The method of manufacturing a semiconductor laser device according to claim 1, wherein the bottom of the cleavage groove reaches the substrate by the selective etching. 基板の上に複数の半導体層を形成する工程と、
前記複数の半導体層の上に、回折格子を形成するための第１パターンと、前記第１パターンと平行に伸びる方向に残しパターンである第２パターンを有する絶縁膜を形成する工程と、
前記第１パターンと前記第２パターンをマスクとして前記複数の半導体層をエッチングする工程と、
前記エッチングする工程の後に、前記第１パターンを除去する工程と、
前記第１パターンを除去した後に、前記第２パターンの上を避けて前記複数の半導体層の上に上クラッド層を選択成長し、前記第２パターンの上に前記上クラッド層の側面で構成されるへき開溝を形成する工程と、
前記へき開溝を形成した後に、前記第２パターンを除去する工程と、
前記第２パターンを除去した後に、前記へき開溝に沿って前記基板をへき開する工程と、
を備えたことを特徴とする半導体レーザ素子の製造方法。 Forming a plurality of semiconductor layers on a substrate;
Forming a first pattern for forming a diffraction grating on the plurality of semiconductor layers and an insulating film having a second pattern which is a pattern left in a direction extending in parallel with the first pattern;
Etching the plurality of semiconductor layers using the first pattern and the second pattern as a mask;
Removing the first pattern after the etching step;
After removing the first pattern, an upper cladding layer is selectively grown on the plurality of semiconductor layers while avoiding the second pattern, and is formed on the side surface of the upper cladding layer on the second pattern. Forming a cleave groove;
Removing the second pattern after forming the cleavage groove;
Cleaving the substrate along the cleavage groove after removing the second pattern;
A method for manufacturing a semiconductor laser device, comprising: 前記絶縁膜を形成する工程では、前記第２パターンとして第１絶縁膜の上に第２絶縁膜を有する構成を形成し、前記第１パターンは前記第２絶縁膜と同じ材料で形成し、
前記第２絶縁膜は前記第１絶縁膜に対して選択エッチング可能であり、
前記第１パターンを除去する工程では、前記第２パターンの前記第２絶縁膜も除去され、
前記第２パターンを除去する工程では、前記第１絶縁膜が除去されることを特徴とする請求項３に記載の半導体レーザ素子の製造方法。 In the step of forming the insulating film, a structure having a second insulating film on the first insulating film as the second pattern is formed, and the first pattern is formed of the same material as the second insulating film,
The second insulating film can be selectively etched with respect to the first insulating film,
In the step of removing the first pattern, the second insulating film of the second pattern is also removed,
4. The method of manufacturing a semiconductor laser device according to claim 3, wherein in the step of removing the second pattern, the first insulating film is removed. 基板の上に複数の半導体層を形成する工程と、
前記複数の半導体層の上に、回折格子を形成するための第１パターンと、前記第１パターンと平行に伸びる方向に開口がある第２パターンを有する絶縁膜を形成する工程と、
前記第１パターンと前記第２パターンをマスクとして前記複数の半導体層をエッチングして、前記回折格子と、前記開口に沿ったへき開溝を形成しつつ、前記エッチングで表れた前記半導体層の側面と底面にポリマーを形成する工程と、
前記ポリマーを形成する工程の後に前記第１パターンを除去する工程と、
前記第１パターンを除去した後に前記第２パターンと前記へき開溝の中を避けて前記回折格子を埋め込むように上クラッド層を選択成長する工程と、
前記選択成長する工程の後に、前記第２パターンと、前記へき開溝の前記ポリマーを除去する工程と、
前記ポリマーを除去する工程の後に、前記へき開溝に沿って前記基板をへき開する工程と、
を備えたことを特徴とする半導体レーザ素子の製造方法。 Forming a plurality of semiconductor layers on a substrate;
Forming an insulating film having a first pattern for forming a diffraction grating and a second pattern having an opening in a direction extending in parallel with the first pattern on the plurality of semiconductor layers;
Etching the plurality of semiconductor layers using the first pattern and the second pattern as a mask to form the diffraction grating and a cleaved groove along the opening, and a side surface of the semiconductor layer appearing in the etching Forming a polymer on the bottom surface;
Removing the first pattern after the step of forming the polymer;
Selectively growing an upper cladding layer so as to embed the diffraction grating while avoiding the second pattern and the cleaved groove after removing the first pattern;
After the step of selectively growing, the step of removing the second pattern and the polymer of the cleavage groove;
Cleaving the substrate along the cleavage groove after removing the polymer;
A method for manufacturing a semiconductor laser device, comprising: 前記エッチングではＳｉを含むエッチングガスを用い、
前記ポリマーとしてＳｉ系ポリマーを形成することを特徴とする請求項５に記載の半導体レーザ素子の製造方法。 In the etching, an etching gas containing Si is used,
6. The method of manufacturing a semiconductor laser device according to claim 5, wherein a Si-based polymer is formed as the polymer. 基板の上に活性層を含む複数の半導体層を形成する工程と、
前記複数の半導体層の一部に回折格子を形成する工程と、
前記複数の半導体層を少なくとも前記活性層までエッチングしたへき開溝を、前記回折格子と平行になるように形成する工程と、
前記へき開溝に沿って前記基板をへき開する工程と、
を備えたことを特徴とする半導体レーザ素子の製造方法。 Forming a plurality of semiconductor layers including an active layer on a substrate;
Forming a diffraction grating in a part of the plurality of semiconductor layers;
Cleaving grooves formed by etching the plurality of semiconductor layers to at least the active layer so as to be parallel to the diffraction grating;
Cleaving the substrate along the cleavage groove;
A method for manufacturing a semiconductor laser device, comprising: 基板の上に複数の半導体層を形成する工程と、
前記複数の半導体層の一部に回折格子を形成する工程と、
前記複数の半導体層に前記回折格子と平行にへき開溝を形成する工程と、
前記へき開溝の底面に向かってレーザ光を照射し前記へき開溝の底面の下にダメージ層を形成する工程と、
前記ダメージ層を形成する工程の後に、前記へき開溝に沿って前記基板をへき開する工程と、
を備えたことを特徴とする半導体レーザ素子の製造方法。 Forming a plurality of semiconductor layers on a substrate;
Forming a diffraction grating in a part of the plurality of semiconductor layers;
Forming cleaved grooves parallel to the diffraction grating in the plurality of semiconductor layers;
Irradiating a laser beam toward the bottom surface of the cleavage groove to form a damage layer under the bottom surface of the cleavage groove;
Cleaving the substrate along the cleavage groove after the step of forming the damage layer;
A method for manufacturing a semiconductor laser device, comprising: 前記ダメージ層を形成する工程の前に、前記へき開溝の斜面に反射膜を形成したことを特徴とする請求項８に記載の半導体レーザ素子の製造方法。   9. The method of manufacturing a semiconductor laser device according to claim 8, wherein a reflective film is formed on a slope of the cleavage groove before the step of forming the damage layer. 基板と、
前記基板の上に形成された、活性層を含む複数の半導体層と、を有し、
平面視で、前記活性層の端面は前記基板の端面よりも内側にあることを特徴とする半導体レーザ素子。 A substrate,
A plurality of semiconductor layers including an active layer formed on the substrate;
The semiconductor laser device according to claim 1, wherein an end surface of the active layer is located on an inner side than an end surface of the substrate in a plan view. 基板と、
前記基板の上に形成された、活性層を含む複数の半導体層と、を有し、
前記複数の半導体層のうち、端面に露出する部分の一部は、前記端面に露出しない部分よりも割れやすく形成されたことを特徴とする半導体レーザ素子。 A substrate,
A plurality of semiconductor layers including an active layer formed on the substrate;
Of the plurality of semiconductor layers, a part of a portion exposed at the end face is formed more easily than a portion not exposed at the end face.
JP2012003037A 2012-01-11 2012-01-11 Manufacturing method of semiconductor laser device Active JP5927916B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012003037A JP5927916B2 (en) 2012-01-11 2012-01-11 Manufacturing method of semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012003037A JP5927916B2 (en) 2012-01-11 2012-01-11 Manufacturing method of semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2013143483A true JP2013143483A (en) 2013-07-22
JP5927916B2 JP5927916B2 (en) 2016-06-01

Family

ID=49039885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012003037A Active JP5927916B2 (en) 2012-01-11 2012-01-11 Manufacturing method of semiconductor laser device

Country Status (1)

Country Link
JP (1) JP5927916B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113507040A (en) * 2021-07-02 2021-10-15 中国科学院长春光学精密机械与物理研究所 Semiconductor laser and preparation method thereof

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220496A (en) * 1985-03-27 1986-09-30 Fujitsu Ltd Manufacture of electric solid-state device
JPH04123428A (en) * 1990-09-14 1992-04-23 Hitachi Ltd Dryetching method
JPH06275485A (en) * 1993-03-23 1994-09-30 Mitsubishi Electric Corp Manufacture of alignment marker for semiconductor optical element manufacture and mask-alignment method
JPH0766496A (en) * 1993-08-31 1995-03-10 Nec Corp Semiconductor laser and its manufacture
JPH07122814A (en) * 1993-10-22 1995-05-12 Nec Corp Semiconductor laser and its manufacture
JPH0864906A (en) * 1994-08-24 1996-03-08 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor device
JPH11163465A (en) * 1997-11-28 1999-06-18 Nec Corp Optical semiconductor element and manufacture thereof
JP2000124539A (en) * 1998-08-11 2000-04-28 Nec Corp Manufacture of semiconductor optical element
JP2003338468A (en) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk Manufacturing method of light-emitting element, light- emitting diode, and semiconductor laser element
JP2005223265A (en) * 2004-02-09 2005-08-18 Sharp Corp Semiconductor apparatus and method for manufacturing the same
JP2009194231A (en) * 2008-02-15 2009-08-27 Sumitomo Electric Ind Ltd Method of manufacturing optical semiconductor device
JP2010129763A (en) * 2008-11-27 2010-06-10 Sony Corp Semiconductor laser and method of manufacturing the same
JP2011243857A (en) * 2010-05-20 2011-12-01 Nec Corp Method of manufacturing semiconductor substrate

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220496A (en) * 1985-03-27 1986-09-30 Fujitsu Ltd Manufacture of electric solid-state device
JPH04123428A (en) * 1990-09-14 1992-04-23 Hitachi Ltd Dryetching method
JPH06275485A (en) * 1993-03-23 1994-09-30 Mitsubishi Electric Corp Manufacture of alignment marker for semiconductor optical element manufacture and mask-alignment method
JPH0766496A (en) * 1993-08-31 1995-03-10 Nec Corp Semiconductor laser and its manufacture
JPH07122814A (en) * 1993-10-22 1995-05-12 Nec Corp Semiconductor laser and its manufacture
JPH0864906A (en) * 1994-08-24 1996-03-08 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor device
JPH11163465A (en) * 1997-11-28 1999-06-18 Nec Corp Optical semiconductor element and manufacture thereof
JP2000124539A (en) * 1998-08-11 2000-04-28 Nec Corp Manufacture of semiconductor optical element
JP2003338468A (en) * 2002-03-12 2003-11-28 Hamamatsu Photonics Kk Manufacturing method of light-emitting element, light- emitting diode, and semiconductor laser element
JP2005223265A (en) * 2004-02-09 2005-08-18 Sharp Corp Semiconductor apparatus and method for manufacturing the same
JP2009194231A (en) * 2008-02-15 2009-08-27 Sumitomo Electric Ind Ltd Method of manufacturing optical semiconductor device
JP2010129763A (en) * 2008-11-27 2010-06-10 Sony Corp Semiconductor laser and method of manufacturing the same
JP2011243857A (en) * 2010-05-20 2011-12-01 Nec Corp Method of manufacturing semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113507040A (en) * 2021-07-02 2021-10-15 中国科学院长春光学精密机械与物理研究所 Semiconductor laser and preparation method thereof

Also Published As

Publication number Publication date
JP5927916B2 (en) 2016-06-01

Similar Documents

Publication Publication Date Title
JP4305554B2 (en) Manufacturing method of semiconductor laser
JP5026905B2 (en) Semiconductor light emitting device and manufacturing method thereof
US7736926B2 (en) Method for manufacturing a light-emitting device with a periodic structure in an active region
JP2005333144A (en) Photonic integrated device using reverse-mesa structure and method for fabricating same
JP2009076860A (en) Integrated optical semiconductor device having ridge structure grown rather than etched, and method for making same
JP2007109896A (en) Integrated optical semiconductor device and method of manufacturing same
JP5927916B2 (en) Manufacturing method of semiconductor laser device
CN113906640B (en) Semiconductor optical integrated element and method for manufacturing semiconductor optical integrated element
JP2008071906A (en) Optical semiconductor integrated device and its manufacturing method
KR20080014613A (en) Semiconductor optical device and manufacturing method therefor
JP4825150B2 (en) Optical semiconductor integrated device and manufacturing method thereof
JP5323648B2 (en) Semiconductor optical amplifier
JP5098878B2 (en) Manufacturing method of semiconductor light emitting device
JP4212040B2 (en) Composite optical waveguide
JP2018088456A (en) Quantum cascade semiconductor laser
US20150311674A1 (en) Semiconductor laser device and manufacturing method of the same
JP4769778B2 (en) Optical semiconductor device and manufacturing method thereof
JP2010278278A (en) Optical semiconductor device
JP2019087714A (en) Method for manufacturing optical semiconductor element
JP5277877B2 (en) Manufacturing method of optical waveguide element
JP2953449B2 (en) Optical semiconductor device and method of manufacturing the same
JP4569311B2 (en) Manufacturing method of semiconductor laser
KR100584376B1 (en) Method for fabricating laser diode with oxidation barrier layers
JP2009244648A (en) Light modulator and manufacturing method thereof, and optical integrating element and manufacturing method thereof
JP2006261300A (en) Semiconductor optical element, its manufacturing method, and optical module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5927916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250