JP2013140866A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013140866A
JP2013140866A JP2012000164A JP2012000164A JP2013140866A JP 2013140866 A JP2013140866 A JP 2013140866A JP 2012000164 A JP2012000164 A JP 2012000164A JP 2012000164 A JP2012000164 A JP 2012000164A JP 2013140866 A JP2013140866 A JP 2013140866A
Authority
JP
Japan
Prior art keywords
layer
interface
semiconductor device
nitride semiconductor
aluminum oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012000164A
Other languages
English (en)
Inventor
Nobuyuki Igarashi
信行 五十嵐
Takeshi Onizawa
岳 鬼沢
Tetsushi Nishifuji
哲史 西藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012000164A priority Critical patent/JP2013140866A/ja
Priority to US13/734,844 priority patent/US8872234B2/en
Priority to CN201310008686.4A priority patent/CN103199103B/zh
Publication of JP2013140866A publication Critical patent/JP2013140866A/ja
Priority to US14/466,966 priority patent/US9362110B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】Ｇａを含む窒化物半導体層と、酸化アルミニウム層の界面に界面準位が発生することを抑制する。
【解決手段】第１窒化物半導体層１００は、Ｇａを含んでいる。第１窒化物半導体層１００は、例えばＧａＮ層、ＡｌＧａＮ層、又はＡｌＩｎＧａＮ層である。そして酸化アルミニウム層２００は、第１窒化物半導体層１００との界面領域において、Ａｌ原子として、４つのＯ原子に囲まれた４配位Ａｌ原子と、６つのＯ原子に囲まれた６配位Ａｌ原子を有している。界面領域は、例えば第１窒化物半導体層１００との界面から１．５ｎｍ以下の領域である。そして界面領域では、４配位Ａｌ原子は、Ａｌ原子の総数に対して３０原子％以上５０原子％未満となっている。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特にＧａを含む窒化物半導体層の上に酸化アルミニウム膜を積層した構造を有する半導体装置及び半導体装置の製造方法に関する。
Ｇａを含む窒化物半導体層を用いてトランジスタを形成する場合、ゲート絶縁膜の材料の候補には、様々な物質が挙がっている。
例えば特許文献１には、ゲート絶縁膜として窒素を含む酸化アルミニウム層を用いることが検討されている。
特許文献２には、ゲート絶縁膜として、Ａｌを組成に含みスピネル構造を有する材料を用いることが記載されている。この材料としては、ＭｇＡｌ２Ｏ４、ＭｎＡｌ２Ｏ、ＣｏＡｌ２Ｏ４、及びＮｉＡｌ２Ｏ４が例示されている。
特許文献３には、ゲート絶縁膜としてＡｌＧａＮ層を用いることが記載されている。
特許文献４には、ゲート絶縁膜として窒化シリコン膜、酸化シリコン膜、及び酸窒化シリコン膜のいずれかを用いることが記載されている。
特開２００５−１８３５９７号公報 特開２０１０−４５３０８号公報 特開２００４−２７３６３０号公報 特開２００７−２３５０００号公報
Ｇａを含む窒化物半導体層の上に酸化アルミニウム層を形成すると、酸化アルミニウム層と窒化物半導体層の界面に多くの界面準位が発生する。この場合、この積層構造を用いた半導体装置の特性が劣化してしまう。
一実施の形態によれば、Ｇａを含む第１窒化物半導体層の上には、酸化アルミニウム層が形成されている。酸化アルミニウム層は、前記第１窒化物半導体層との界面から１．５ｎｍ以下の領域に位置する界面領域において、Ａｌ原子として、４つのＯ原子に囲まれた４配位Ａｌ原子と、６つのＯ原子に囲まれた６配位Ａｌ原子を有している。そして界面領域において、４配位Ａｌ原子は、Ａｌ原子全体の３０原子％以上５０原子％未満になっている。
一実施の形態によれば、Ｇａを含む窒化物半導体層上には、酸化アルミニウムからなる界面層を形成される。この界面層は、酸化材を含まない雰囲気中で熱処理される。その後、界面層上には、酸化アルミニウム層を形成される。
前記一実施の形態によれば、Ｇａを含む窒化物半導体層と、酸化アルミニウム層の界面に界面準位が発生することを抑制できる。
第１の実施形態に係る半導体装置に用いられる層構造を示す図である。 図１に示した半導体装置の構造を形成するための方法を示す図である。 （ａ）は、第１の実施形態で示した方法により形成した界面層のＴＥＭ−ＥＥＬＳスペクトル（O K-edge）を示す図である。（ｂ）は、窒化物半導体層上に直接本体層を形成したとき（比較例）の界面におけるＴＥＭ−ＥＥＬＳスペクトルを示す図である。 α−Ａｌ２Ｏ３とγ−Ａｌ２Ｏ３のＴＥＭ−ＥＥＬＳのスペクトルを示す図である。 α−Ａｌ２Ｏ３とγ−Ａｌ２Ｏ３の割合を変えた場合の、ＴＥＭ−ＥＥＬＳのスペクトルの変化を示すシミュレーション結果である。 （ａ）は、実施形態に係る試料と比較例に係る試料の、窒化物半導体層と酸化アルミニウム層の界面における界面準位の密度を測定した結果を示す図である。（ｂ）は、実施形態に係る試料と比較例に係る試料の、ＢＴＩ特性の測定結果を示す図である。 第２の実施形態に係る半導体装置に用いられる層構造を示す断面図である。 第３の実施形態に係る半導体装置の構成を示す図である。 図８に示した半導体装置の製造方法を示す断面図である。 第４の実施形態に係る半導体装置の構成を示す断面図である。 図１０に示した半導体装置の製造方法を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置に用いられる層構造を示す図である。この半導体装置は、第１窒化物半導体層１００及び酸化アルミニウム層２００を備えている。第１窒化物半導体層１００は、Ｇａを含んでいる。第１窒化物半導体層１００は、例えばＧａＮ層、ＡｌＧａＮ層、又はＡｌＩｎＧａＮ層である。そして酸化アルミニウム層２００は、第１窒化物半導体層１００との界面領域において、Ａｌ原子として、４つのＯ原子に囲まれた４配位Ａｌ原子と、６つのＯ原子に囲まれた６配位Ａｌ原子を有している。
界面領域は、例えば第１窒化物半導体層１００との界面から１．５ｎｍ以下の領域である。ただし、界面領域は、第１窒化物半導体層１００との界面から３ｎｍ以下の領域であってもよいし、第１窒化物半導体層１００との界面から２原子層又は３原子層までの領域であっても良い。そして界面領域では、４配位Ａｌ原子は、Ａｌ原子の総数に対して３０原子％以上５０原子％未満、好ましくは３５原子％以上４５原子％以下となっている。界面領域は、例えば９０原子％以上がγＡｌ２Ｏ３であるが、他の結晶構造（アモルファス状態を含む）を有していても良い。
このようにすると、界面領域における酸化アルミニウム層２００と第１窒化物半導体層１００のつながりが良くなり、第１窒化物半導体層１００と酸化アルミニウム層２００の界面に界面準位が発生することを抑制できる。
本発明者は、この理由を以下のように推定している。まず、第１窒化物半導体層１００の表面には、Ｇａの酸化物が不可避的に形成されてしまう。Ｇａの酸化物の量は、例えば１原子層又は２原子層である。ここで、Ｇａの酸化物は、第１窒化物半導体層１００の全面を覆っておらず島状に形成されている場合もある。Ｇａの酸化物の最安定構造は、β−Ｇａ２Ｏ３である。β−Ｇａ２Ｏ３は、Ｇａ原子の約４０％が４つのＯ原子に囲まれており、残りの約６０％が６つのＯ原子に囲まれている。このため、酸化アルミニウム層２００の界面領域においても、Ａｌ原子の約４０％が４つのＯ原子に囲まれており、残りの約６０％が６つのＯ原子に囲まれているようにすれば、界面準位の形成が抑制される。
本実施形態では、酸化アルミニウム層２００の界面領域として、酸化アルミニウムからなる界面層２０２が形成されている。界面層２０２上には、酸化アルミニウムからなる本体層２０４が形成されている。本体層２０４の厚さは、例えば１０ｎｍ以上１００ｎｍ以下である。なお、界面層２０２と本体層２０４は同一の材料により形成されているため、界面層２０２と本体層２０４の境界は不明瞭なことがある。
なお、第１窒化物半導体層１００は基板１０上に形成されている。第１窒化物半導体層１００は、エピタキシャル成長膜である。第１窒化物半導体層１００と基板１０の間には、バッファ層が形成されていても良い。基板１０は、例えばＳｉ基板である。
図２は、図１に示した半導体装置の構造を形成するための方法を示す図である。まず、基板１０上に、第１窒化物半導体層１００をエピタキシャル成長させる。次いで、第１窒化物半導体層１００の表面を、塩酸などの薬液で洗浄する。次いで、基板１０及び第１窒化物半導体層１００の積層構造を、酸化アルミニウム層を形成するための処理容器内に搬入する。この処理容器は、窒化アルミニウム層を、例えばＡＬＤ（Atomic Layer Deposition）法で形成するための容器である。
次いで、この処理容器内で、第１窒化物半導体層１００上に界面層２０２を含む酸化アルミニウム層を形成する。このため、まず、所望の厚さの酸化アルミニウム層２００を堆積し、次いで、この処理容器内で、酸化アルミニウム層２００を、酸化材を含まない雰囲気中で熱処理する。なお、酸化剤を含まない雰囲気とは、例えば酸素分圧が０．２×１０５気圧以下の雰囲気であり、例えば窒素ガス雰囲気、又はＡｒガスなどの不活性ガス雰囲気である。熱処理温度は、例えば５００℃以上１０００℃以下である。また熱処理時間は、例えば１分以上５分以下である。この処理によって、形成される界面層２０２の厚さは、例えば１ｎｍ以上３ｎｍ以下である。なお界面層２０２は、２原子層以上４原子層以下であっても良い。なお、これらの熱処理の条件は、この熱処理によって酸化アルミニウム層２００が結晶化しない範囲で設定される。
この処理により、界面層２０２上に本体層２０４を有する酸化アルミニウム層２００が形成される。
なお、酸化アルミニウム層２００のうち第１窒化物半導体層１００との界面における結晶構造が、本実施形態に示した通りになっているか否かは、例えばＴＥＭ−ＥＥＬＳ（Transmission Electron Microscope−Electron Energy-Loss Spectroscopy）法を用いて確認することができる。
図３（ａ）は、本実施形態で示した方法により形成した界面層２０２のＴＥＭ−ＥＥＬＳスペクトル（O K-edge）を示している。図３（ｂ）は、第１窒化物半導体層１００上に直接本体層２０４を形成したとき（比較例）の、本体層２０４のうち第１窒化物半導体層１００との界面におけるＴＥＭ−ＥＥＬＳスペクトルを示している。このように、本実施形態で示した界面層２０２のＴＥＭ−ＥＥＬＳスペクトルのピーク位置は、比較例にかかるピーク位置とは異なっている。
この理由を、図４及び図５を用いて説明する。図４は、α−Ａｌ２Ｏ３とγ−Ａｌ２Ｏ３のＴＥＭ−ＥＥＬＳのスペクトルを示している。本図に示すように、ＴＥＭ−ＥＥＬＳにおいて、α−Ａｌ２Ｏ３のピーク位置は、γ−Ａｌ２Ｏ３より約２．５ｅＶ高くなっている。そして、γ−Ａｌ２Ｏ３は、４配位Ａｌ原子がＡｌ原子全体の３３％を占めるのに対し、α−Ａｌ２Ｏ３は、４配位Ａｌ原子がＡｌ原子全体の０％である。このことから、４配位Ａｌ原子の割合によって、ＴＥＭ−ＥＥＬＳのピーク位置がずれることが分かる。
図５は、α−Ａｌ２Ｏ３とγ−Ａｌ２Ｏ３の割合を変えた場合の、ＴＥＭ−ＥＥＬＳのスペクトルの変化を示すシミュレーション結果である。例えば試料から得られたＴＥＭ−ＥＥＬＳのスペクトルを、図５に示したスペクトルと比較することで、試料内における４配位Ａｌ原子の割合を推定することができる。
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、上記したように、第１窒化物半導体層１００と酸化アルミニウム層２００の界面に界面準位が発生することを抑制できる。このことを、以下に詳細を述べる通り、実際に試料を作製して確認した。
まず、上記した実施形態に従って試料を作製した。界面層２０２の膜厚は、１．５ｎｍであり、本体層２０４の膜厚は、３０ｎｍである。この際、熱処理温度を変えて複数の試料を作製した。また、比較例として、００２１段落で記述した処理を行わず、界面層が形成されていない試料を作製した。
図６（ａ）は、実施形態に係る試料と比較例に係る試料の、第１窒化物半導体層１００と酸化アルミニウム層２００の界面における界面準位の密度を測定した結果を示している。この図から、実施形態に係る試料は、比較例よりも界面準位が低減している。この傾向は、熱処理温度が高くなるにつれて大きくなる。
図６（ｂ）は、実施形態に係る試料と比較例に係る試料の、ＢＴＩ特性の測定結果を示している。測定条件は、温度が１５０℃として、ゲート電圧を１０Ｖとした。なお、実施形態及び比較例のいずれにおいても、熱処理温度が８００℃の試料を用いた。本図から、実施形態に係る試料は、比較例に係る試料に対してＢＴＩ特性が良いこと、すなわちトランジスタの閾値電圧のシフト量が少ないことが分かる。
（第２の実施形態）
図７は、第２の実施形態に係る半導体装置に用いられる層構造を示す断面図である。この層構造は、基板１０と第１窒化物半導体層１００の間に第２窒化物半導体層１０２を有している点を除いて、第１の実施形態に係る層構造と同様である。本実施形態において、第１窒化物半導体層１００はＡｌＧａＮ層又はＡｌＩｎＧａＮ層である。そして第２窒化物半導体層１０２は、ＧａＮ層である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
（第３の実施形態）
図８は、第３の実施形態に係る半導体装置の構成を示す図である。この半導体装置は、ＨＥＭＴ（High Electron Mobility Transistor）を有している。ＨＥＭＴは、図７に示した層構造を用いて形成されている。具体的には、第２窒化物半導体層１０２と第１窒化物半導体層１００は、互いに電子親和力の異なる材料により形成されている。このため、第２窒化物半導体層１０２と第１窒化物半導体層１００の界面はヘテロ接合している。そして第１窒化物半導体層１００は２次元電子ガスの供給層として機能し、第２窒化物半導体層１０２はチャネル層として機能する。
第１窒化物半導体層１００上には、酸化アルミニウム層２００が形成されている。酸化アルミニウム層２００は、界面層２０２及び本体層２０４を含んでおり、ＨＥＭＴのゲート絶縁膜として機能する。酸化アルミニウム層２００上には、ゲート電極２１０が形成されている。ゲート電極２１０は、例えばスパッタリング法または、ＣＶＤ法により形成されている。
第１窒化物半導体層１００上には、ソース電極２２２及びドレイン電極２２４も形成されている。ソース電極２２２及びドレイン電極２２４は、ゲート電極２１０を挟んで互いに逆側に位置している。第１窒化物半導体層１００のうちソース電極２２２及びドレイン電極２２４が位置する領域には、酸化アルミニウム層２００が形成されていない。このため、ソース電極２２２及びドレイン電極２２４は、第１窒化物半導体層１００に直接接続している。
ゲート電極２１０からドレイン電極２２４までの距離は、ゲート電極２１０からソース電極２２２までの距離よりも長くなっている。これにより、ゲート−ドレイン間の耐圧は向上している。また、酸化アルミニウム層２００のうちゲート電極２１０とドレイン電極２２４の間に位置する領域の上には、フィールドプレート電極２３０が形成されている。フィールドプレート電極２３０は、例えばソース電極２２２と同電位（例えば接地電位）になっている。これにより、ゲート−ドレイン間の耐圧はさらに向上している。
図９は、図８に示した半導体装置の製造方法を示す断面図である。まず図９（ａ）に示すように、基板１０上に第２窒化物半導体層１０２が形成された基板を準備する。次いで、第２窒化物半導体層１０２上に第１窒化物半導体層１００を形成する。次いで、第１窒化物半導体層１００上に界面層２０２及び本体層２０４を形成する。これらの形成方法は、第１の実施形態で説明した通りである。
次いで、酸化アルミニウム層２００上にゲート電極２１０となる導電膜を形成する。この導電膜は、例えばスパッタリング法やＣＶＤ法を用いて形成される。
次いで図９（ｂ）に示すように、ゲート電極２１０となる導電膜上にレジストパターンを形成し、このレジストパターンをマスクとして導電膜を選択的に除去する。これにより、ゲート電極２１０が形成される。その後、レジストパターンを除去する。次いで、ゲート電極２１０上及び酸化アルミニウム層２００上にレジストパターンを形成し、このレジストパターンをマスクとして酸化アルミニウム層２００を選択的に除去する。これにより、第１窒化物半導体層１００のうちソース電極２２２及びドレイン電極２２４と接続する部分が、酸化アルミニウム層２００から露出する。その後、レジストパターンを除去する。ただし、ゲート電極２１０及び酸化アルミニウム層２００のパターニングの方法及び工程順は、上記した例に限定されない。
次いで、第１窒化物半導体層１００上、酸化アルミニウム層２００上、及びゲート電極２１０上に導電膜を形成し、この導電膜を選択的に除去する。これにより、ソース電極２２２及びドレイン電極２２４が形成される。
本実施形態によれば、ゲート絶縁膜である酸化アルミニウム層２００と第１窒化物半導体層１００の界面準位は低減される。従って、ＨＥＭＴの特性、例えばＢＴＩは向上する。
（第４の実施形態）
図１０は、第４の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、電界効果型のトランジスタを有している。このトランジスタは、図１に示した層構造を用いて形成されている。本実施形態において、第１窒化物半導体層１００は、例えばＧａＮである。
第１窒化物半導体層１００には、ソース領域２３２、ドレイン領域２３４、及びＬＤＤ領域２３６が形成されている。これらの各領域は、例えば第１窒化物半導体層１００に不純物を導入することにより、形成されている。この不純物は、ソース領域２３２、ドレイン領域２３４、及びＬＤＤ領域２３６がＮ型である場合は例えばＳｉであり、Ｐ型である場合は例えばＭｇである。平面視で、ソース領域２３２及びドレイン領域２３４は、酸化アルミニウム層２００を介して互いに対向している。
ソース領域２３２にはソース電極２２２が接続しており、ドレイン領域２３４にはドレイン電極２２４が接続している。さらに酸化アルミニウム層２００上にはゲート電極２１０及びフィールドプレート電極２３０が形成されている。ソース電極２２２、ゲート電極２１０、フィールドプレート電極２３０、及びドレイン電極２２４のレイアウトは、図８に示した例と同様である。
図１１は、図１０に示した半導体装置の製造方法を示す断面図である。まず、第３の実施形態において図９（ｂ）に示した構造を作製する。この構造の形成方法は、第３の実施形態と同様である。
次いで図１１（ａ）に示すように、レジストパターン５０を形成し、レジストパターン５０及びゲート電極２１０をマスクとして、第１窒化物半導体層１００に不純物を注入する。これにより、ＬＤＤ領域２３６が形成される。
その後、図１１（ｂ）に示すように、レジストパターン５０を除去する。次いで、ゲート電極２１０及び酸化アルミニウム層２００をマスクとして、第１窒化物半導体層１００に不純物を注入する。これにより、ソース領域２３２及びドレイン領域２３４が形成される。
その後、ソース電極２２２及びドレイン電極２２４を形成する。
本実施形態によれば、ゲート絶縁膜である酸化アルミニウム層２００と第１窒化物半導体層１００の界面準位は低減される。従って、電界効果型トランジスタの特性、例えばＢＴＩは向上する。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１０ 基板
５０ レジストパターン
１００ 第１窒化物半導体層
１０２ 第２窒化物半導体層
２００ 酸化アルミニウム層
２０２ 界面層
２０４ 本体層
２１０ ゲート電極
２２２ ソース電極
２２４ ドレイン電極
２３０ フィールドプレート電極
２３２ ソース領域
２３４ ドレイン領域
２３６ ＬＤＤ領域

Claims (11)

  1. Ｇａを含む第１窒化物半導体層と、
    前記第１窒化物半導体層に接して形成された酸化アルミニウム層と、
    を備え、
    前記酸化アルミニウム層は、前記第１窒化物半導体層との界面から１．５ｎｍ以下の領域に位置する界面領域において、
    Ａｌ原子として、４つのＯ原子に囲まれた４配位Ａｌ原子と、６つのＯ原子に囲まれた６配位Ａｌ原子を有しており、
    前記４配位Ａｌ原子が前記Ａｌ原子の総数に対して３０原子％以上５０原子％未満である半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１窒化物半導体層はＧａＮ層、ＡｌＧａＮ層、又はＡｌＩｎＧａＮ層である半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記界面領域において、前記酸化アルミニウム層の９０原子％以上がγＡｌ２Ｏ３である半導体装置。
  4. 請求項１〜３のいずれか一項に記載の半導体層において、
    前記酸化アルミニウム層は、前記界面領域としての界面層と、前記界面層上に積層された本体層とを有している半導体装置。
  5. 請求項１〜４のいずれか一項に記載の半導体装置において、
    前記第１窒化物半導体層は、前記酸化アルミニウム層との界面に、Ｇａの酸化物を有している半導体装置。
  6. 請求項１〜５のいずれか一項に記載の半導体装置において、
    前記酸化アルミニウム層はゲート絶縁膜であり、
    前記酸化アルミニウム層上に形成されたゲート電極を有している半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１窒化物半導体層の下に形成され、前記第１窒化物半導体層にヘテロ接合している第２窒化物半導体層を有している半導体装置。
  8. 請求項７に記載の半導体層において、
    前記第１窒化物半導体層に形成され、平面視で前記ゲート絶縁膜を挟んで互いに対向するソース及びドレインを有している半導体装置。
  9. Ｇａを含む窒化物半導体層上に、酸化アルミニウムからなる界面層を形成する工程と、
    前記界面層を、酸化材を含まない雰囲気中で熱処理する工程と、
    前記界面層上に、酸化アルミニウム層を形成する工程と、
    を備える半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記界面層の厚さは、１ｎｍ以上３ｎｍ以下である半導体装置の製造方法。
  11. 請求項９又は１０に記載の半導体装置の製造方法において、
    前記熱処理の温度は５００℃以上１０００℃以下である半導体装置の製造方法。
JP2012000164A 2012-01-04 2012-01-04 半導体装置及び半導体装置の製造方法 Pending JP2013140866A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012000164A JP2013140866A (ja) 2012-01-04 2012-01-04 半導体装置及び半導体装置の製造方法
US13/734,844 US8872234B2 (en) 2012-01-04 2013-01-04 Semiconductor device and method of manufacturing the semiconductor device
CN201310008686.4A CN103199103B (zh) 2012-01-04 2013-01-04 半导体器件和制造半导体器件的方法
US14/466,966 US9362110B2 (en) 2012-01-04 2014-08-23 Semiconductor device and method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012000164A JP2013140866A (ja) 2012-01-04 2012-01-04 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013140866A true JP2013140866A (ja) 2013-07-18

Family

ID=48694134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012000164A Pending JP2013140866A (ja) 2012-01-04 2012-01-04 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8872234B2 (ja)
JP (1) JP2013140866A (ja)
CN (1) CN103199103B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466706B2 (en) 2014-07-08 2016-10-11 Toyoda Gosei Co., Ltd. Semiconductor device including first and second gate insulating films disposed on a semiconductor layer and manufacturing method of the same
US11257676B2 (en) 2018-01-19 2022-02-22 Fuji Electric Co., Ltd. Gallium nitride based semiconductor device and manufacturing method of gallium nitride based semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6207352B2 (ja) * 2013-11-13 2017-10-04 キヤノン株式会社 現像剤担持体、現像装置、プロセスカートリッジ、画像形成装置
CN108022833A (zh) * 2017-11-17 2018-05-11 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN109786256B (zh) * 2019-01-17 2021-05-04 中国电子科技集团公司第十三研究所 自对准表面沟道场效应晶体管的制备方法及功率器件
US11133408B2 (en) * 2019-08-06 2021-09-28 Iqe Plc Dielectric passivation for layered structures
CN113823681A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于栅极场板和双源极场板的hemt器件及其制备方法
CN113871477A (zh) * 2021-08-30 2021-12-31 瑶芯微电子科技(上海)有限公司 基于栅极场板和源极场板的双异质结hemt器件及其制备方法
CN113823685A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于复合盖帽层/介质层/钝化层的hemt器件及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088013A (ja) * 2005-09-20 2007-04-05 Toyohashi Univ Of Technology 金属酸化物薄膜の形成方法
JP2008081659A (ja) * 2006-09-28 2008-04-10 Nippon Shokubai Co Ltd ポリアルキレングリコール類の製造方法
JP2008521215A (ja) * 2004-11-15 2008-06-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造およびそれを形成する方法（金属酸化物の付着を介して形成されたしきい電圧制御層を含む窒素含有電界効果トランジスタ・ゲート・スタック）
JP2010045308A (ja) * 2008-08-18 2010-02-25 Sharp Corp 半導体装置およびその製造方法、並びにｍｏｓ型電界効果トランジスタおよびその製造方法
JP2010161349A (ja) * 2008-12-08 2010-07-22 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
JP2010166040A (ja) * 2008-12-19 2010-07-29 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010232377A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体素子
JP2011044647A (ja) * 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2011187623A (ja) * 2010-03-08 2011-09-22 Furukawa Electric Co Ltd:The 半導体素子、および半導体素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP4304431B2 (ja) 2003-03-06 2009-07-29 住友電気工業株式会社 電界効果トランジスタの製造方法
JP4741792B2 (ja) 2003-12-18 2011-08-10 日本電気株式会社 窒化物半導体ｍｉｓ型電界効果トランジスタの製造方法
US7226850B2 (en) * 2005-05-19 2007-06-05 Raytheon Company Gallium nitride high electron mobility transistor structure
JP2007235000A (ja) 2006-03-03 2007-09-13 Eudyna Devices Inc 半導体の処理方法、半導体装置およびその製造方法
US8035130B2 (en) * 2007-03-26 2011-10-11 Mitsubishi Electric Corporation Nitride semiconductor heterojunction field effect transistor having wide band gap barrier layer that includes high concentration impurity region
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008521215A (ja) * 2004-11-15 2008-06-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造およびそれを形成する方法（金属酸化物の付着を介して形成されたしきい電圧制御層を含む窒素含有電界効果トランジスタ・ゲート・スタック）
JP2007088013A (ja) * 2005-09-20 2007-04-05 Toyohashi Univ Of Technology 金属酸化物薄膜の形成方法
JP2008081659A (ja) * 2006-09-28 2008-04-10 Nippon Shokubai Co Ltd ポリアルキレングリコール類の製造方法
JP2010045308A (ja) * 2008-08-18 2010-02-25 Sharp Corp 半導体装置およびその製造方法、並びにｍｏｓ型電界効果トランジスタおよびその製造方法
JP2010161349A (ja) * 2008-12-08 2010-07-22 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
JP2010166040A (ja) * 2008-12-19 2010-07-29 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010232377A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体素子
JP2011044647A (ja) * 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2011187623A (ja) * 2010-03-08 2011-09-22 Furukawa Electric Co Ltd:The 半導体素子、および半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466706B2 (en) 2014-07-08 2016-10-11 Toyoda Gosei Co., Ltd. Semiconductor device including first and second gate insulating films disposed on a semiconductor layer and manufacturing method of the same
US11257676B2 (en) 2018-01-19 2022-02-22 Fuji Electric Co., Ltd. Gallium nitride based semiconductor device and manufacturing method of gallium nitride based semiconductor device

Also Published As

Publication number Publication date
US20130168690A1 (en) 2013-07-04
US8872234B2 (en) 2014-10-28
CN103199103B (zh) 2017-11-10
US20140363982A1 (en) 2014-12-11
CN103199103A (zh) 2013-07-10
US9362110B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
JP2013140866A (ja) 半導体装置及び半導体装置の製造方法
US10084077B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
US8247796B2 (en) Semiconductor device
CN106663634B (zh) 半导体器件及半导体器件的制造方法
JP2016162879A (ja) 半導体装置の製造方法および半導体装置
JP6050018B2 (ja) 半導体装置および半導体装置の製造方法
US10658469B2 (en) Semiconductor device including a plurality of nitride semiconductor layers
CN106449767A (zh) 半导体器件及其制造方法
TW202025258A (zh) 氮化鎵高電子移動率電晶體的閘極結構的製造方法
US11640989B2 (en) Semiconductor device structure with metal gate stack
JP2019009462A (ja) 半導体装置
TWI798676B (zh) 氮化鎵高電子移動率電晶體
Meng High Mobility III-V Semiconductor Devices with Gate Dielectrics and Passivation Layers Grown by Atomic Layer Deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809