JP2013132112A - Switching power supply unit and control method therefor - Google Patents
Switching power supply unit and control method therefor Download PDFInfo
- Publication number
- JP2013132112A JP2013132112A JP2011279186A JP2011279186A JP2013132112A JP 2013132112 A JP2013132112 A JP 2013132112A JP 2011279186 A JP2011279186 A JP 2011279186A JP 2011279186 A JP2011279186 A JP 2011279186A JP 2013132112 A JP2013132112 A JP 2013132112A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- pulse
- switching element
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、スイッチング電源装置に係わり、特に直流の直流入力電圧から所望の直流出力電圧を得るスイッチング電源装置及びその制御方法に関する。 The present invention relates to a switching power supply device, and more particularly to a switching power supply device that obtains a desired DC output voltage from a DC input voltage and a control method thereof.
DC−DCコンバータは、一般的に、スイッチング回路、出力回路及び制御回路で構成され、直流入力電圧をスイッチング回路で矩形波状の交流電圧に変換し、さらにトランスを介した後、出力回路にて交流を直流へと整流平滑する装置である。即ち、入力した直流電圧と異なる電圧の直流出力を生成することが可能な電力変換装置である。 The DC-DC converter is generally composed of a switching circuit, an output circuit, and a control circuit. The DC-input voltage is converted into a rectangular wave-shaped AC voltage by the switching circuit, and after passing through the transformer, the AC is output by the output circuit. Is a device that rectifies and smoothes the current to DC. In other words, the power converter is capable of generating a DC output having a voltage different from the input DC voltage.
この直流出力は、制御回路におけるスイッチング回路と出力回路すべてのスイッチング素子の時比率制御によって安定化される。その結果、負荷には、安定した動作電圧が供給される。さらに電力変換効率の改善も図っている。 This DC output is stabilized by the time ratio control of the switching circuit in the control circuit and the switching elements of all the output circuits. As a result, a stable operating voltage is supplied to the load. In addition, power conversion efficiency is improved.
例えば、特許文献1では、軽負荷時における漏洩インダクタンスでの銅損鉄損を抑制して、スイッチング電源装置における効率の向上を図っている。また特許文献2では、パワー部の回路を複雑にすることなく、トランス二次側の同期整流スイッチの動作タイミングを変更して軽負荷時の効率向上を図っている。
For example, in
多くの従来技術のコンバータ制御回路は、内蔵発振器に同期したゲート駆動パルスをパルス幅変調(Pulse Width Modulation : PWM)制御により生成し、コンバータのスイッチング動作を行っている。ゲート駆動パルスにおけるオン/オフのタイミングは、内部キャリア信号とコンベア値によって決定される。ところがコンバータの負荷が変化した際には、上記のオン/オフのタイミング動作では、スイッチング素子の電力損失が増加してしまう場合がある。この電力損失増加は、電源の発熱を招くため、そのための冷却が必要となり電源のサイズ・コストアップなどの問題が生じる。 Many conventional converter control circuits generate a gate drive pulse synchronized with a built-in oscillator by pulse width modulation (PWM) control, and perform switching operation of the converter. The on / off timing of the gate drive pulse is determined by the internal carrier signal and the conveyor value. However, when the load of the converter changes, the power loss of the switching element may increase in the above on / off timing operation. This increase in power loss causes heat generation of the power source, and thus cooling is required, which causes problems such as an increase in the size and cost of the power source.
このように、従来技術の問題点は、スイッチング素子の動作タイミングが固定のため、コンバータの状態、(負荷)変化に対して電力損失が大きくなるタイミングでしかスイッチング素子のオン/オフ動作ができないことに起因する。そのための解決手段としては、例えば、コンバータの状態に応じて各スイッチング素子のオン/オフのタイミングを任意に可変する制御手法が有効である。しかし、従来の制御方法では、このような可変制御は困難である。 As described above, the problem with the prior art is that the switching element can be turned on / off only at the timing when the power loss increases with respect to the converter state and (load) change because the operation timing of the switching element is fixed. caused by. As a means for solving this problem, for example, a control method that arbitrarily varies the on / off timing of each switching element in accordance with the state of the converter is effective. However, such variable control is difficult with the conventional control method.
上記課題を解決するため、本発明は、入出力電力情報及びトランス電流情報をベースに、デジタル・シグナル・プロセッサ(DSP:Digital Signal Processor)及びプログラムを用いタイミング演算アルゴリズムを導入することにより、各スイッチング素子の動作を個別設定し、スイッチング素子のオン/オフのタイミング動作に伴って生ずる電力損失を可及的に低減できる制御システムを組み入れている。すなわち、本発明によるスイッチング電源装置は、直流電圧を入力してトランスの一次側に電力供給するスイッチング回路と、前記トランスの二次側から直流出力電圧を生成し負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流平滑回路に所望のパルス信号を供給する制御回路を備えるスイッチング電源装置であって、前記制御回路は、前記パルス信号を更に任意タイミングで出力する機能を有するパルス制御手段を有することを特徴とする。 In order to solve the above-described problems, the present invention is based on input / output power information and transformer current information. By introducing a timing arithmetic algorithm using a digital signal processor (DSP) and a program, each switching is performed. It incorporates a control system that can individually set the operation of the element and reduce the power loss caused by the on / off timing operation of the switching element as much as possible. That is, a switching power supply according to the present invention includes a switching circuit that inputs a DC voltage and supplies power to the primary side of the transformer, and a rectifying and smoothing circuit that generates a DC output voltage from the secondary side of the transformer and supplies power to the load. A switching power supply device including a control circuit that feeds back the DC output voltage and supplies a desired pulse signal to the switching circuit and the rectifying / smoothing circuit, wherein the control circuit further outputs the pulse signal at an arbitrary timing. It has the pulse control means which has the function to perform.
かかるパルス制御手段を制御回路に設けたこの構成により、上記課題を解決することができる。 With this configuration in which such a pulse control means is provided in the control circuit, the above problem can be solved.
また、本発明によるスイッチング電源装置は、前記制御回路の前記パルス制御手段に、入出力電力情報及びトランス電流情報に基づき、前記スイッチング回路の各スイッチング素子への前記任意タイミングを制御する機能を有する第一のパルス制御手段と、前記整流平滑回路の各スイッチング素子への前記任意タイミングを制御する機能を有する第二のパルス制御手段を備えることを特徴とする。 In the switching power supply according to the present invention, the pulse control means of the control circuit has a function of controlling the arbitrary timing to each switching element of the switching circuit based on input / output power information and transformer current information. One pulse control means and a second pulse control means having a function of controlling the arbitrary timing to each switching element of the rectifying and smoothing circuit are provided.
また、本発明によるスイッチング電源装置は、前記パルス第一制御手段及び前記パルス第二制御手段が、前記各スイッチング素子への前記任意タイミングの波形生成を実現するために、DSP及びプログラムを用いてタイミング演算アルゴリズムを導入するようにしてもよい。 In the switching power supply according to the present invention, the first pulse control means and the second pulse control means may use a DSP and a program to realize the arbitrary timing waveform generation to the respective switching elements. An arithmetic algorithm may be introduced.
また、本発明によるスイッチング電源装置は、前記制御回路が、前記直流出力電圧と目標値である基準電圧との差を増幅する誤差増幅機能と、前記誤差をパルス幅に変換するためのキャリア信号と前記誤差増幅器の出力信号を入力して前記パルス波形の時比率を変えて所望のパルス信号を生成するためのパルス幅変調(PWM)機能とを、この順で備えるとともに、前記パルス幅変調(PWM)回路と前記スイッチング回路の間には前記パルス第一制御手段を、前記PWM回路と前記整流平滑回路の間には、前記パルス第二制御手段をそれぞれ接続するようにしてもよい。 Also, in the switching power supply device according to the present invention, the control circuit includes an error amplification function for amplifying a difference between the DC output voltage and a reference voltage that is a target value, and a carrier signal for converting the error into a pulse width. A pulse width modulation (PWM) function for inputting a signal output from the error amplifier and generating a desired pulse signal by changing the time ratio of the pulse waveform is provided in this order, and the pulse width modulation (PWM) ) The first pulse control means may be connected between the circuit and the switching circuit, and the second pulse control means may be connected between the PWM circuit and the rectifying / smoothing circuit.
また、本発明によるスイッチング電源装置において、前記制御回路は、前記直流出力電圧と目標値である基準電圧との差を増幅する誤差増幅機能と、前記誤差をパルス波形の時比率へ変えて所望のパルス信号を生成するPWM回路の第一コンパレータの一方の入力端子に接続し、前記第一コンパレータの他方の入力端子にキャリア信号を入力させるとともに、前記フィルタと前記第一コンパレータ間の接続経路上にパルス第一制御手段を接続する第一制御回路と、前記フィルタの出力側を前記PWM回路の第二コンパレータの一方の入力端子に接続し、前記第二コンパレータの他方の入力端子に前記キャリア信号を入力させるとともに、前記フィルタと前記第二コンパレータ間の接続経路上にパルス第二制御手段を接続する第二制御回路とで構成し、前記第一コンパレータの出力側と前記スイッチング回路及び前記第二コンパレータの出力側と前記整流回路とをそれぞれ接続するようにしてもよい。 Further, in the switching power supply device according to the present invention, the control circuit has an error amplifying function for amplifying a difference between the DC output voltage and a reference voltage that is a target value, and changes the error to a pulse waveform time ratio to obtain a desired Connect to one input terminal of the first comparator of the PWM circuit that generates the pulse signal, and input the carrier signal to the other input terminal of the first comparator, and on the connection path between the filter and the first comparator A first control circuit for connecting a pulse first control means; and an output side of the filter is connected to one input terminal of a second comparator of the PWM circuit, and the carrier signal is connected to the other input terminal of the second comparator. And a second control circuit that connects the pulse second control means on the connection path between the filter and the second comparator. Form, and the rectifier circuit and the output side of the first comparator output and the switching circuit and the second comparator may be connected.
また、本発明によるスイッチング電源装置において、前記制御回路には、前記直流出力電圧と目標値である基準電圧との差を増幅する誤差増幅機能と、前記誤差をパルス波形の時比率へ変えて所望のパルス信号を生成するPWM回路の第一コンパレータの一方の入力端子に接続し、前記第一コンパレータの他方の入力端子にキャリア信号を入力させるとともに、前記キャリア信号と前記第一コンパレータ間の接続経路上にパルス第一制御手段を接続する第一制御回路と、前記フィルタの出力側を前記PWM回路の第二コンパレータの一方の入力端子に接続し、前記第二コンパレータの他方の入力端子に前記キャリア信号を入力させるとともに、前記キャリア信号と前記第二コンパレータ間の接続経路上にパルス第二制御手段を接続する第二制御回路とで構成し、前記第一コンパレータの出力側と前記スイッチング回路及び前記第二コンパレータの出力側と前記平滑回路とをそれぞれ接続するようにしてもよい。 In the switching power supply according to the present invention, the control circuit may include an error amplifying function for amplifying a difference between the DC output voltage and a reference voltage as a target value, and changing the error to a pulse waveform time ratio. And connecting a carrier signal to the other input terminal of the first comparator, and a connection path between the carrier signal and the first comparator. A first control circuit for connecting a pulse first control means and an output side of the filter connected to one input terminal of a second comparator of the PWM circuit, and the carrier connected to the other input terminal of the second comparator; A second control unit that inputs a signal and connects a pulse second control unit on a connection path between the carrier signal and the second comparator. Constituted by a circuit, the output side of the first comparator the switching circuit and the output side of the second comparator and the smoothing circuit may be connected, respectively.
また、本発明によるスイッチング電源装置の制御方法は、直流電圧を入力してトランスの一次側ではいったん交流電圧に変換するスイッチング回路と、前記トランスの二次側で前記交流電圧を整流平滑し所望の直流出力電圧に変換するとともに負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流回路に所望のパルス信号を供給する制御回路を備えるスイッチング電源装置における制御方法であって、前記制御回路は、前記パルス信号を前記の各電力情報及びトランス電流情報に基づいて任意のタイミングで制御するようにしてもよい。 The switching power supply device control method according to the present invention includes a switching circuit that inputs a DC voltage and converts it into an AC voltage once on the primary side of the transformer, and a desired rectifying and smoothing of the AC voltage on the secondary side of the transformer. A control method in a switching power supply comprising: a rectifying / smoothing circuit that converts a DC output voltage and supplies power to a load; and a control circuit that feeds back the DC output voltage and supplies a desired pulse signal to the switching circuit and the rectifying circuit In this case, the control circuit may control the pulse signal at an arbitrary timing based on the power information and the transformer current information.
また、本発明によるスイッチング電源装置の制御方法は、パルス第一制御手段が入出力電力情報及びトランス電流情報に基づき前記スイッチング回路の各スイッチング素子への前記任意タイミングを制御し、パルス第二制御手段が前記整流平滑回路の各スイッチング素子への前記任意タイミングを制御するようにしてもよい。 In the switching power supply control method according to the present invention, the pulse first control means controls the arbitrary timing to each switching element of the switching circuit based on the input / output power information and the transformer current information, and the pulse second control means However, the arbitrary timing to each switching element of the rectifying / smoothing circuit may be controlled.
また、本発明によるスイッチング電源装置の制御方法は、前記パルス第一制御手段と前記パルス第二制御手段に、前記各スイッチング素子への前記任意タイミングの波形生成を実現するために、DSP及びプログラムを用いてタイミング演算アルゴリズムを導入するようにしてもよい。 The switching power supply device control method according to the present invention includes a DSP and a program for the pulse first control means and the pulse second control means in order to realize the waveform generation at the arbitrary timing for the switching elements. It may be used to introduce a timing calculation algorithm.
本発明のスイッチング電源装置は、回路を構成する全スイッチのオン/オフに伴って発生する電力損失を最小化にすることができ、電力効率の改善を図ることができる。また、回路の発熱量を低減することができるので、結果として装置のコンパクト化、軽量化も図ることができる。 The switching power supply device of the present invention can minimize the power loss caused by turning on / off all the switches constituting the circuit, and can improve the power efficiency. In addition, the amount of heat generated by the circuit can be reduced, and as a result, the apparatus can be made compact and light.
発明を実施するための形態(以下、実施形態と省略する)のスイッチング電源装置は、コンバータの制御において、パルス幅変調(PWM)回路から出力する固定タイミングのパルス信号を、従来にない新規な制御回路によって制御する。新規な制御回路は、スイッチング回路に最適なタイミングでパルス信号を出力しスイッチング回路を制御するパルス第一制御手段(パルスタイミングコントローラ1)を有するとともに、整流平滑回路に最適なタイミングでパルス信号を出力し整流平滑回路を制御するパルス第二制御手段(パルスタイミングコントローラ2)とを有し、2つのパルス制御手段を有して構成される。このような、パルス第一制御手段とパルス第二制御手段とを有する新規なパルス制御手段は、従来から知られている種々のコンバータの回路構成に適用できる。従って、実施形態のスイッチング電源装置は、このような新規なパルス制御手段を採用することによって、種々の接続態様のコンバータ回路を実施することができる。そして、どの接続態様のコンバータ回路においても、スイッチング回路に最適なタイミングでパルス信号を出力するとともに、整流平滑回路に最適なタイミングでパルス信号を出力することができるという、同様の効果を得ることができる。また、デジタル・シグナル・プロセッサを用いる場合においては、スイッチング回路に最適なパルス信号と整流平滑回路に最適なタイミングのパルス信号とを演算する演算アルゴリズムの柔軟な設計が可能である。以下、本発明の実施の形態を、図面を参照して説明する。 A switching power supply apparatus according to a mode for carrying out the invention (hereinafter, abbreviated as an embodiment) is a novel control that does not use a fixed timing pulse signal output from a pulse width modulation (PWM) circuit in the control of a converter. Control by circuit. The new control circuit has a pulse first control means (pulse timing controller 1) that outputs a pulse signal at an optimal timing for the switching circuit and controls the switching circuit, and outputs a pulse signal at an optimal timing for the rectifying and smoothing circuit. And a pulse second control means (pulse timing controller 2) for controlling the rectifying and smoothing circuit, and two pulse control means. Such a novel pulse control means having the pulse first control means and the pulse second control means can be applied to various circuit configurations of conventionally known converters. Therefore, the switching power supply of the embodiment can implement converter circuits of various connection modes by adopting such a novel pulse control means. And, in any connection mode converter circuit, a pulse signal can be output at an optimal timing for the switching circuit and a pulse signal can be output at an optimal timing for the rectifying and smoothing circuit. it can. In the case of using a digital signal processor, it is possible to flexibly design an arithmetic algorithm for calculating a pulse signal optimal for a switching circuit and a pulse signal having an optimal timing for a rectifying / smoothing circuit. Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の第1の実施形態によるスイッチング電源装置の基本構成を示すブロック図である。スイッチング電源装置1は、スイッチング回路2、整流回路(整流平滑回路)3及び制御回路4で構成する。スイッチング回路2には、直流入力電圧Vinが入力される。この直流入力電圧Vinを用いて交流電圧を発生し、トランスTの一次側にこの交流電圧を印加する。スイッチング回路2の入力端から直流入力電流Iinが流入する。トランスTの一次側には、トランス1次側電流Itrsが発生する。整流回路3では、トランスTの二次側で変圧された交流電圧を整流し平滑することで所望の直流出力電圧Voutに変換する。制御回路内4の誤差検出器VRにて直流出力電圧Voutと基準電圧Vrefとの電圧の差が比較される。直流出力電圧Voutと基準電圧Vrefの電圧の差である誤差電圧が誤差検出器VRの増幅回路で増幅される。この増幅回路で増幅された誤差電圧は、制御系の特性を最適化するためのフィルタ5に入力される。コンペア値6は、フィルタ5から出力される誤差電圧である。コンペア値6は、キャリア信号7とともにPWM回路8に入力される。PWM回路8では、キャリア信号7を用いて、コンペア値6に応じたパルス幅を有するパルス信号に変換する。PWM回路8で生成されたパルス信号は、直流出力電圧Voutを安定化するための制御信号としてパルス制御手段9のパルス第一制御手段10と、パルス第二制御手段11に入力される。パルス第一制御手段10には、スイッチング回路2に入力される直流入力電圧Vin、直流入力電流Iin、トランスTに発生するトランス電流Itrsの少なくともいずれかがスイッチング回路情報12として供給される。
FIG. 1 is a block diagram showing a basic configuration of a switching power supply device according to a first embodiment of the present invention. The switching
また、パルス第二制御手段には、整流回路3から出力される直流出力電圧Vout、直流出力電流Iout、トランスTに発生するトランス1次側電流Itrsの少なくともいずれかが整流回路情報13として供給される。
The pulse second control means is supplied with at least one of the DC output voltage Vout output from the rectifier circuit 3, the DC output current Iout, and the transformer primary current Itrs generated in the transformer T as the
パルス第一制御手段10は、PWM回路8で生成されたパルス信号を、スイッチング回路情報12に基づいて最適のタイミングでスイッチング回路2に出力する。一方、パルス第二制御手段11は、PWM回路8で生成されたパルス信号を、整流回路情報13に基づいて最適のタイミングで整流回路3に出力する。これらパルス第一制御手段10とパルス第二制御手段11によって、スイッチング回路2のスイッチング素子と整流回路3のスイッチング素子との各スイッチング素子のオン/オフの動作タイミングを最適化する。
The pulse first control means 10 outputs the pulse signal generated by the PWM circuit 8 to the
図2は、本発明の第1の実施形態によるスイッチング電源装置1の実施回路例である。より詳しくは、制御回路4を除くスイッチング回路2と整流回路3の実施回路部分について示した。フルブリッジ回路で構成されるスイッチング回路2は、トランスTの一次側コイルN1を交流駆動し、整流回路3は、トランスTの二次側コイルN2に誘起される交流電圧を同期整流して直流出力電圧Voutに変換する。
FIG. 2 is an implementation circuit example of the switching
スイッチング回路2は、例えば、直流電圧400Vが印加される入力端子と、一次側基準電位(接地電位)間に直列に接続されたスイッチング素子A、B、及びC、Dを並列に接続したフルブリッジ回路で構成される。スイッチング素子A、B、C、Dに並列接続されているダイオードD3〜D6、コンデンサC3〜C6は、各スイッチング素子に寄生するボディダイオード及び出力容量である。
The
トランスTを介して接続される整流回路3には、同期整流スイッチとして機能するスイッチング素子SRAと同期整流スイッチとして機能するスイッチング素子SRBの各々がトランスTの二次側の各々の巻線端に接続されている。スイッチング素子SRAとスイッチング素子SRBの各々に並列に接続されているダイオードD7、D8は各スイッチング素子に寄生するボディダイオードである。また、スイッチング素子SRAの一端にチョークコイルL1の一端が接続され、スイッチング素子SRBの一端にチョークコイルL2の一端が接続されている。スイッチング素子SRAの他端とスイッチング素子SRBの他端とは接地されている。抵抗r1はL1の等価直列抵抗あり、抵抗r2はL2の等価直列抵抗ある。この抵抗r1と抵抗r2の接続点と2次側基準電位点間に出力コンデンサCoが接続され、出力コンデンサCoの両端から直流出力電圧Voutが得られる。整流回路3は、カレントダブラ整流回路を形成する。 In the rectifier circuit 3 connected via the transformer T, each of the switching element SRA functioning as a synchronous rectification switch and the switching element SRB functioning as a synchronous rectification switch are connected to respective winding ends on the secondary side of the transformer T. Has been. Diodes D7 and D8 connected in parallel to each of the switching element SRA and the switching element SRB are body diodes parasitic on each switching element. One end of the choke coil L1 is connected to one end of the switching element SRA, and one end of the choke coil L2 is connected to one end of the switching element SRB. The other end of the switching element SRA and the other end of the switching element SRB are grounded. The resistor r1 has an equivalent series resistance of L1, and the resistor r2 has an equivalent series resistance of L2. An output capacitor Co is connected between the connection point of the resistors r1 and r2 and the secondary reference potential point, and a DC output voltage Vout is obtained from both ends of the output capacitor Co. The rectifier circuit 3 forms a current doubler rectifier circuit.
図3は、第1の実施形態における動作タイミングを示す図である。スイッチング回路2の各スイッチング素子A〜Dと整流回路3のスイッチング素子SRA、SRBの各スイッチのオン/オフの動作タイミングを示してある。時刻T1からT11までの間は、動作タイミングの1周期分にあたり、スイッチング素子SRBの立ち上がりタイミングを1周期のスタートとして表現した。
FIG. 3 is a diagram illustrating operation timings in the first embodiment. The on / off operation timings of the switches of the switching elements A to D of the
スイッチング素子A,Bは交互にオン/オフを繰り返すとともに、両スイッチの同時オンによる入力電源の短絡を防止するために、スイッチング素子A、B共にオフする微小な時間(以下、「デッドタイム」という)を設けている。また、スイッチング素子C,D共にオフするデッドタイムを設けて交互にオン/オフ動作する。ここで、スイッチング素子A,B及びスイッチング素子C,Dの動作タイミングに設けたデッドタイムをデッドタイムTd_ab、及びデッドタイムTd_cdとする。スイッチング素子A,Bとスイッチング素子C,Dを、ある時間差(以下、「位相差」という)で動作させ、この位相差を可変することで直流出力電圧を制御する。また、スイッチング素子SRA、SRBがオンするタイミングはスイッチング素子A、Bがオフするタイミングに同期する。また、スイッチング素子SRA、SRBがオフするタイミングはスイッチング素子B、Aがオフするタイミングからわずかな期間ΔTzcsだけ遅延させる。 The switching elements A and B are alternately turned on and off alternately, and in order to prevent a short circuit of the input power supply due to the simultaneous turning on of both switches, the switching elements A and B are both turned off for a short time (hereinafter referred to as “dead time”). ). Further, the switching elements C and D are both turned on / off alternately by providing a dead time for turning off. Here, the dead time provided at the operation timing of the switching elements A and B and the switching elements C and D is defined as a dead time Td_ab and a dead time Td_cd. The switching elements A and B and the switching elements C and D are operated with a certain time difference (hereinafter referred to as “phase difference”), and the DC output voltage is controlled by varying the phase difference. Further, the timing when the switching elements SRA and SRB are turned on is synchronized with the timing when the switching elements A and B are turned off. The timing at which the switching elements SRA and SRB are turned off is delayed by a slight period ΔTzcs from the timing at which the switching elements B and A are turned off.
T1とT3の間及びT6とT8の間は、それぞれスイッチング素子SRA及びスイッチング素子SRBをソフトスイッチングさせるための期間ΔTzcsである。また、T2とT5の間は、位相差を示す。 Between T1 and T3 and between T6 and T8 are periods ΔTzcs for soft-switching the switching element SRA and the switching element SRB, respectively. Further, a phase difference is shown between T2 and T5.
ところで、従来の整流回路3における同期整流スイッチの制御方法において、スイッチング素子SRA及びSRBはボディダイオード損失が発生する。これはスイッチング素子のオン/オフ動作タイミングが固定であることに起因するものである。その結果、コンバータの状態変化によっては電力損失が大きくなるタイミングが存在し、これが効率低下の要因となっていた。これを改善するためにはコンバータの状態に応じて各スイッチのオン/オフのタイミングを可変とする制御が有効となる。即ち、負荷電流の全域に亘り、最適なオン/オフの動作タイミングを設定することができれば、効率低下を防ぐことが可能となる。従来の制御方法では、このような可変制御は困難である。 By the way, in the control method of the synchronous rectification switch in the conventional rectifier circuit 3, the switching elements SRA and SRB generate a body diode loss. This is due to the fact that the ON / OFF operation timing of the switching element is fixed. As a result, there is a timing at which the power loss increases depending on the state change of the converter, and this has been a factor in reducing efficiency. In order to improve this, it is effective to make the ON / OFF timing of each switch variable according to the state of the converter. That is, if an optimum on / off operation timing can be set over the entire load current, a reduction in efficiency can be prevented. Such variable control is difficult with the conventional control method.
本実施形態は、上述した問題を解消するために制御回路4にパルス制御手段9を備えた。このパルス制御手段9には、DSP及びプログラムを用いてタイミング演算アルゴリズムからなるシステムを導入している。パルス制御手段9は、上述したように、パルス第一制御手段10とパルス第二制御手段11との特徴ある構成を有する。パルス第一制御手段10においては、PWM回路8から出力されるパルス信号に加えて、直流入力電圧Vin、直流入力電流Iin及びトランスTに発生するトランス1次側電流Itrsのスイッチング回路情報12のうちの少なくとも、いずれか1つ、またはこれらの2つ以上の組み合わせが制御に用いられる。また、パルス第二制御手段11においては、PWM回路8から出力されるパルス信号に加えて、直流出力電圧Vout、直流出力電流Iout及びトランス1次側電流Itrsの整流回路情報13のうちの少なくとも、いずれか1つ、またはこれらの2つ以上の組み合わせが制御に用いられる。具体的にどのように制御にこれらの情報が用いられるかについては、後述する。これらの情報を適宜用いDSPにおいて演算処理することで、各スイッチング素子のオン/オフのタイミング動作を最適条件下に個別に設定することを可能にしている。図3のスイッチング素子SRA及びスイッチング素子SRBの動作のタイミングは、パルス第一制御手段10とパルス第二制御手段11とを有する、かかるシステムのもとに設定した動作タイミングである。
In the present embodiment, the control circuit 4 is provided with pulse control means 9 in order to solve the above-described problems. The pulse control means 9 is introduced with a system comprising a timing calculation algorithm using a DSP and a program. As described above, the pulse control means 9 has a characteristic configuration of the pulse first control means 10 and the pulse second control means 11. In the first pulse control means 10, in addition to the pulse signal output from the PWM circuit 8, the DC input voltage Vin, the DC input current Iin, and the
図2の回路を動作させたシミュレーション波形を図4及び図5に示す。図4は、従来の制御方法を用いた場合のスイッチング素子SRAの電流波形であり、図5は、本発明の制御方法を用いた場合の同スイッチの電流波形である。 Simulation waveforms obtained by operating the circuit of FIG. 2 are shown in FIGS. FIG. 4 shows a current waveform of the switching element SRA when the conventional control method is used, and FIG. 5 shows a current waveform of the switch when the control method of the present invention is used.
(従来の同期整流スイッチの制御方法のシミュレーション結果)
図4(a)は出力電流を15A、図4(b)は出力電流を30A、そして図4(c)は出力電流を60Aとしたときのスイッチング素子SRAの電流波形を示す。
(Simulation results of conventional synchronous rectification switch control method)
4A shows the current waveform of the switching element SRA when the output current is 15A, FIG. 4B is the output current 30A, and FIG. 4C is the output current 60A.
従来の制御方式では、スイッチング素子SRAのオン/オフ動作はスイッチング素子Aに同期している。スイッチング素子SRAがオフするとき、スイッチング素子SRAに流れる電流は出力電流とほぼ同じ値から強制的に遮断される。そのため、スイッチがオフした後、スイッチに流れていた電流は同スイッチに寄生するボディダイオードに転流するため、ダイオードによる電力損失が発生する。また、スイッチング素子SRBにおいても同一の理由により、電力損失が生じる。従来の制御方式において、上記の損失は動作原理上必ず発生するものであり、ここに電力損失の低減が容易ではない理由がある。 In the conventional control method, the on / off operation of the switching element SRA is synchronized with the switching element A. When the switching element SRA is turned off, the current flowing through the switching element SRA is forcibly cut off from substantially the same value as the output current. Therefore, after the switch is turned off, the current flowing through the switch is commutated to the body diode that is parasitic on the switch, and power loss due to the diode occurs. Further, power loss occurs in the switching element SRB for the same reason. In the conventional control method, the above-mentioned loss is inevitably generated on the principle of operation, and there is a reason why it is not easy to reduce the power loss.
(本実施形態のタイミング制御におけるZCS(Zero Current Switching)動作の実現)
本実施形態においては、整流回路3において、スイッチングタイミングの最適化を図っている。以下、これにつき説明をする。図5(a)は出力電流を15A、図5(b)は出力電流を30A、そして図5(c)は出力電流を60Aとしたときのスイッチング素子SRAの電流波形を示す。同図において、出力電流が増加しても、スイッチング素子SRAがオフする前に同スイッチ電流が0Aまで減少していることがわかる。
(Realization of ZCS (Zero Current Switching) operation in timing control of this embodiment)
In the present embodiment, the rectifier circuit 3 optimizes the switching timing. This will be described below. 5A shows the current waveform of the switching element SRA when the output current is 15A, FIG. 5B is the output current 30A, and FIG. 5C is the output current 60A. In the figure, it can be seen that even if the output current increases, the switch current decreases to 0 A before the switching element SRA is turned off.
(本実施形態における同期整流スイッチの制御方法シミュレーション結果)
図5において、同期整流スイッチとして機能するスイッチング素子SRAのオフタイミングは、スイッチング素子Aのオフタイミングより期間ΔTzcs遅らせている。このような時系列のスイッチングの関係は、図3に一致(符合)している。期間ΔTzcsにおけるスイッチング素子SRAの電流はスイッチング素子Aがオフになった直後から徐々に下降し、期間ΔTzcs経過時に0Aとなる。このタイミングでスイッチング素子SRAをオフさせることで、ZCSを実現している。スイッチング素子Aのオフと同時にスイッチング素子SRAはオフとなり、スイッチング素子SRAのボディダイオード電流が大きく流れる従来の制御方式とは、著しく対照的である。すなわち、本実施形態の制御方法によれば、期間ΔTzcsを設定することによってスイッチング素子SRAに寄生するボディダイオードの損失を原理上取り除くことが可能となる。
(Control method simulation result of synchronous rectification switch in this embodiment)
In FIG. 5, the OFF timing of the switching element SRA that functions as a synchronous rectification switch is delayed from the OFF timing of the switching element A by a period ΔTzcs. Such a time-series switching relationship coincides (signs) with FIG. The current of the switching element SRA in the period ΔTzcs gradually decreases immediately after the switching element A is turned off, and becomes 0 A when the period ΔTzcs elapses. ZCS is realized by turning off the switching element SRA at this timing. At the same time as the switching element A is turned off, the switching element SRA is turned off, which is in sharp contrast with the conventional control method in which the body diode current of the switching element SRA flows greatly. That is, according to the control method of the present embodiment, it is possible in principle to remove the loss of the body diode parasitic on the switching element SRA by setting the period ΔTzcs.
出力電流を大きくした場合、期間ΔTzcsを長くすることで、スイッチング素子SRAがオフする時の同スイッチ電流を0Aまで減少させることができる。したがって、図2の回路の出力電力が変化した場合において、期間ΔTzcsを可変させることで電力損失を小さくできる。 When the output current is increased, the switching current SRA when the switching element SRA is turned off can be reduced to 0 A by increasing the period ΔTzcs. Therefore, when the output power of the circuit of FIG. 2 changes, the power loss can be reduced by changing the period ΔTzcs.
具体的には以下のように制御をする。パルスタイミングコントローラ2(パルス第二制御手段11)は、直流出力電圧Voutと直流出力電流Ioutとから図2に示す回路における出力電力を検出する。そして、この出力電力に応じた最も電力損失が少なくなる、予め求めておいた、期間ΔTzcsをロム(ROM)テーブルから読み出す。すなわち、ロム(ROM)テーブルには、実験で求めた、種々の出力電力に対応する電力損失が最も少なくなる期間ΔTzcsが予め記憶されている。さらに、トランスの1次側に流れるトランス1次側電流Itrsの情報も参照して、情報量を増やして、より精度を高くして期間ΔTzcsを求めることもできる。また、別の方法としては、2次側の電圧が一定である場合には、トランス1次側電流Itrsの情報のみによって、電力損失が最も少なくなる期間ΔTzcsを求めることもできる。 Specifically, the control is performed as follows. The pulse timing controller 2 (pulse second control means 11) detects output power in the circuit shown in FIG. 2 from the DC output voltage Vout and the DC output current Iout. Then, the period ΔTzcs obtained in advance, in which the power loss corresponding to the output power is minimized, is read from the ROM (ROM) table. That is, in the ROM (ROM) table, a period ΔTzcs obtained in an experiment in which the power loss corresponding to various output powers is minimized is stored in advance. Furthermore, it is also possible to obtain the period ΔTzcs with higher accuracy by referring to the information on the transformer primary current Itrs flowing on the primary side of the transformer to increase the amount of information. As another method, when the voltage on the secondary side is constant, the period ΔTzcs in which the power loss is minimized can be obtained based only on the information on the transformer primary current Itrs.
期間ΔTzcsは、直接、スイッチング素子のオン/オフのタイミングに関係し、電力損失に大きく影響する。従って、期間ΔTzcsの設定は、本発明において極めて重要なパラメータである。このZCS(ソフトスイッチング)動作実現のため、パルス第二制御手段において、DSP及びプログラムを用いてタイミング演算アルゴリズムを導入し、最適タイミングを設定している。なお、DSPを用いずともマイコンやASIC等を適用しソフトウェアによるデジタル制御によっても本制御は実現可能である。さらに、制御回路4の全体をハードウエアで構成してもよい。 The period ΔTzcs is directly related to the ON / OFF timing of the switching element and greatly affects the power loss. Therefore, the setting of the period ΔTzcs is a very important parameter in the present invention. In order to realize this ZCS (soft switching) operation, the pulse second control means introduces a timing calculation algorithm using a DSP and a program, and sets an optimum timing. Note that this control can be realized by digital control by software using a microcomputer, ASIC, or the like without using a DSP. Further, the entire control circuit 4 may be configured by hardware.
(フルブリッジ回路のオン/オフのタイミング制御)
本実施形態においては、スイッチング回路2においてもスイッチングタイミングの最適化を図っている。以下、これにつき説明をする。本回路の動作において、スイッチング素子A,B及びスイッチング素子C,Dの動作タイミングに設けたデッドタイムTd_ab及びデッドタイムTd_cdと、その時のスイッチング素子B及びスイッチング素子Dのドレインソース間電圧波形を図6に示す。ここで、図6(a)は電力損失が大きくなる動作タイミングでの各部波形であり、図6(b)は最適動作(電力損失が最小)となるタイミング時の各波形を示す。
(Full bridge circuit on / off timing control)
In the present embodiment, the switching timing of the
(フルブリッジ回路のデッドタイム最適化によるZVS動作の実現)
2つのデッドタイムTd_ab及びTd_cdにおける、スイッチング素子B及びスイッチング素子Dのドレインソース間電圧波形を図6に示す。また、図2にあるスイッチング素子A及びCのドレインソース間電圧もスイッチング素子B、Dに対し上下反転した波形となる。
(Realization of ZVS operation by optimizing dead time of full bridge circuit)
FIG. 6 shows drain-source voltage waveforms of the switching element B and the switching element D at the two dead times Td_ab and Td_cd. Further, the drain-source voltages of the switching elements A and C shown in FIG.
図6(a)はデッドタイムTd_ab及びTd_cdが負荷条件によって最適なデッドタイムとなっていない場合のスイッチング素子B及びDのドレインソース間電圧波形である。同図からわかるように、スイッチング素子Bのドレインソース間電圧はトランスの漏洩インダクタンスとスイッチング素子のドレインソース間寄生容量で共振動作しており、その電圧が最大値又は最小値ポイント以外の電圧値にてスイッチング素子がオン/オフしている。電力損失の最小化には、ZVSの実現が不可欠であり、そのためのデッドタイムTd_abの最適値は以下の式となる。
ここで、Lrはトランスの漏洩インダクタンス、CDS1はスイッチング素子A、Bのドレインソース間寄生容量の和、IT1はスイッチング素子A、Bがスイッチングする時のトランス1次側電流値を表す。
FIG. 6A shows drain-source voltage waveforms of the switching elements B and D when the dead times Td_ab and Td_cd are not the optimum dead time depending on the load condition. As can be seen from the figure, the drain-source voltage of the switching element B resonates with the leakage inductance of the transformer and the drain-source parasitic capacitance of the switching element, and the voltage reaches a voltage value other than the maximum or minimum value point. The switching element is on / off. Realization of ZVS is indispensable for minimizing the power loss, and the optimum value of the dead time Td_ab for that is given by the following equation.
Here, Lr the transformer leakage inductance, C DS1 is the sum of the switching element A, the drain-source parasitic capacitance of B, I T1 represents the primary side of the transformer current when the switching element A, B is switched.
スイッチング素子Dのドレインソース間電圧は直線状に変化し、デッドタイムTd_cd経過前にドレインソース間電圧は最大値または最小値に到達する。その場合、スイッチング素子D及びCに寄生するボディダイオードに電流が流れることによる電力損失が生じる。また、図2の回路素子パラメータによっては、スイッチング素子のドレインソース間電圧が最大値又は最小値に到達する前にスイッチング素子がオン/オフしてしまい、スイッチング素子D及びCに寄生する出力容量に残った電荷を消費するため損失となる。したがって、デッドタイムTd_abと同じくデッドタイムTd_cdにも最適時間があり、その値を以下の式に示す。
ここで、CDS2はスイッチング素子C,Dのドレインソース間寄生容量の和、IT2はスイッチング素子C,Dがスイッチングする時のトランス1次側電流値を表す。
The drain-source voltage of the switching element D changes linearly, and the drain-source voltage reaches the maximum value or the minimum value before the dead time Td_cd elapses. In that case, power loss occurs due to current flowing through the body diodes parasitic to the switching elements D and C. Further, depending on the circuit element parameters of FIG. 2, the switching element is turned on / off before the drain-source voltage of the switching element reaches the maximum value or the minimum value, resulting in an output capacitance parasitic to the switching elements D and C. Since the remaining charge is consumed, it is lost. Therefore, the dead time Td_cd has an optimum time as well as the dead time Td_ab, and the value is shown in the following equation.
Here, C DS2 is the sum of the drain-source parasitic capacitance of the switching elements C, D, I T2 represents the primary side of the transformer current when the switching elements C, D is switched.
(本実施形態によるフルブリッジスイッチの個別デッドタイム制御)
従来の制御では、前記した2つの式によるデッドタイムを個別かつ最適値に制御することが難しい。しかしながら本発明ではデッドタイムTd_ab及びTd_cdをタイミングコントローラを用いて個別に最適化が可能である。図6(b)は本発明を適用しデッドタイムTd_ab及びTd_cdを最適化したスイッチング素子B及びDのドレインソース間電圧波形である。同図より、スイッチング素子の電圧が最大又は最小値となると同時にオン/オフしていることは明確である。したがって、フルブリッジ回路のデッドタイムを個別に最適化し、ZVSを達成することで電力損失を最小化できる。
(Individual dead time control of full bridge switch according to this embodiment)
In the conventional control, it is difficult to individually control the dead time according to the above two expressions to an optimum value. However, in the present invention, the dead times Td_ab and Td_cd can be individually optimized using a timing controller. FIG. 6B shows drain-source voltage waveforms of the switching elements B and D to which the present invention is applied and the dead times Td_ab and Td_cd are optimized. From the figure, it is clear that the switching element voltage is turned on / off simultaneously with the maximum or minimum value. Therefore, the power loss can be minimized by individually optimizing the dead time of the full bridge circuit and achieving ZVS.
具体的には以下のように制御する。図1には図示しないが、スイッチング素子Bのドレインソース間電圧波形を図1に示すパルスタイミングコントローラ1(パルス第二制御手段11)に入力する。そして、パルスタイミングコントローラ1において、スイッチング素子Bのドレインソース間電圧波形の1回微分と2回微分とを演算して、スイッチング素子Bのドレインソース間電圧波形が最大値に達した時刻を検出してこのときにスイッチング素子AをONにするように制御する。また、図1には図示しないが、スイッチング素子Bのドレインソース間電圧波形を図1に示すパルスタイミングコントローラ1(パルス第二制御手段11)に入力する。そして、パルスタイミングコントローラ1において、スイッチング素子Bのドレインソース間電圧波形の1回微分と2回微分とを演算して、スイッチング素子Bのドレインソース間電圧波形が最小値に達した時刻を検出してこのときにスイッチング素子BをONにするように制御する。
Specifically, the control is performed as follows. Although not shown in FIG. 1, the drain-source voltage waveform of the switching element B is input to the pulse timing controller 1 (pulse second control means 11) shown in FIG. The
また、別の方法としては、以下のように制御する。オシロスコープを用いてスイッチング素子BをOFFとした後、ドレインソース間電圧波形が最大となるデッドタイムTd_abを求める。そして、種々の出力電力に対応するドレインソース間電圧波形が最大となるデッドタイム間Td_abを予め求めておく。そして、種々の出力電力に対するデッドタイムTd_abをロムに記憶する。直流入力電圧Vin、直流入力電圧Vinを用いて出力電力を演算し、ロムを参照してデッドタイムTd_abを設定する。さらには、精度をより高くするためにトランスの1次側電流に流れるトランス1次側電流Itrsを用いて出力電力を演算し、ロムを参照してデッドタイムTd_abを設定する。 As another method, the following control is performed. After switching element B is turned OFF using an oscilloscope, a dead time Td_ab that maximizes the drain-source voltage waveform is obtained. Then, a dead time interval Td_ab that maximizes the drain-source voltage waveform corresponding to various output powers is obtained in advance. Then, the dead time Td_ab for various output powers is stored in ROM. The output power is calculated using the DC input voltage Vin and the DC input voltage Vin, and the dead time Td_ab is set with reference to ROM. Furthermore, in order to increase the accuracy, the output power is calculated using the transformer primary current Itrs flowing in the transformer primary current, and the dead time Td_ab is set with reference to the ROM.
一般的には、スイッチング素子Bのドレインソース間電圧波形が最大となるデッドタイムTd_abと、スイッチング素子Bのドレインソース間電圧波形が最小となるデッドタイムTd_abとは、一致する。しかし、一致しない場合には、ドレインソース間電圧波形が最大となるデッドタイムTd_abと、ドレインソース間電圧波形が最小となるデッドタイムTd_abとを異なる時間に設定してもよい。 In general, the dead time Td_ab at which the drain-source voltage waveform of the switching element B is maximized coincides with the dead time Td_ab at which the drain-source voltage waveform of the switching element B is minimized. However, if they do not match, the dead time Td_ab at which the drain-source voltage waveform is maximized and the dead time Td_ab at which the drain-source voltage waveform is minimized may be set to different times.
上述したデッドタイムTd_abの設定の手段と同様の手段を用いて、デッドタイムTd_cdについても設定することができる。 The dead time Td_cd can also be set using the same means as the means for setting the dead time Td_ab described above.
図7は、図2の回路を、ある仕様に基づき試作・検証した電力変換効率の結果である。ここで、縦軸は電力変換効率η[%]、横軸は出力電力[W]を示す。 FIG. 7 shows the result of the power conversion efficiency obtained when the circuit of FIG. 2 is prototyped and verified based on a certain specification. Here, the vertical axis represents power conversion efficiency η [%], and the horizontal axis represents output power [W].
図7において、ηaは従来技術による電力変換効率、ηbは本発明のパルス第一制御手段10の適用効果による電力変換効率、ηcは本発明のパルス第二制御手段11の適用効果による電力変換効率であって、ηdはこれらパルス第一制御手段10とパルス第二制御手段11段の適用による相乗効果を示す電力変換効率である。 In FIG. 7, ηa is the power conversion efficiency according to the prior art, ηb is the power conversion efficiency due to the application effect of the pulse first control means 10 of the present invention, and ηc is the power conversion efficiency due to the effect of the pulse second control means 11 according to the present invention. Where ηd is a power conversion efficiency showing a synergistic effect due to the application of these first pulse control means 10 and second pulse control means 11 steps.
パルス第一制御手段10を適用することで、軽負荷〜中負荷の主な損失成分であるスイッチング損失を軽減できるため、主に軽負荷領域において効率が改善された。ただし、重負荷(最大出力)領域は主にスイッチング素子の抵抗やボディダイオードによる導通損失が大きな割合を占めるため、パルス第一制御手段10の適用による効率改善効果は少ない。 By applying the pulse first control means 10, the switching loss, which is the main loss component from light load to medium load, can be reduced, so the efficiency is improved mainly in the light load region. However, in the heavy load (maximum output) region, the resistance of the switching element and the conduction loss due to the body diode occupy a large proportion, so that the efficiency improvement effect by applying the pulse first control means 10 is small.
これに対し、パルス第二制御手段11を適用することで、スイッチング素子のボディダイオード損失が減少するため、主に重負荷(最大出力)領域の効率改善効果が得られる。しかし、軽負荷領域においては電流が小さいため損失改善効果が得られにくい。以上のように、本発明であるパルス第一制御手段10とパルス第二制御手段11の併用により、出力電力の全領域で効率改善効果が得られた。 On the other hand, since the body diode loss of the switching element is reduced by applying the pulse second control means 11, an efficiency improvement effect mainly in the heavy load (maximum output) region can be obtained. However, since the current is small in the light load region, it is difficult to obtain a loss improvement effect. As described above, by using the pulse first control means 10 and the pulse second control means 11 according to the present invention in combination, an efficiency improvement effect was obtained in the entire range of output power.
図7に示すように、本実施形態の適用による電力変換効率ηdは、出力電力のすべての領域で従来技術による電力変換効率を上回っている。従来技術においては、軽負荷に対して効率改善を図る目的のものが多数あるが、本発明では、軽負荷、定格負荷に係らず電力変換効率の向上を達成することが実験によって検証できている。 As shown in FIG. 7, the power conversion efficiency ηd according to the application of the present embodiment exceeds the power conversion efficiency according to the conventional technique in all regions of the output power. There are many conventional techniques aimed at improving efficiency with respect to light loads, but in the present invention, it has been verified by experiments that power conversion efficiency can be improved regardless of light loads and rated loads. .
以上のように、本実施形態では、スイッチング素子Aとスイッチング素子B、スイッチング素子Cとスイッチング素子Dのデッドタイム最適値が異なる場合においても、全スイッチのZVSを実現した。また、スイッチング素子SRAとSRBのゼロ電流スイッチングを達成した。 As described above, in this embodiment, ZVS of all the switches is realized even when the switching elements A and B, and the switching elements C and D have different dead time optimum values. Also, zero current switching of the switching elements SRA and SRB was achieved.
図8は、本発明の第2の実施形態によるスイッチング電源装置1Aの回路ブロック図である。この実施形態では、本発明の第1の実施形態におけるパルス第一制御手段10とパルス第二制御手段11の回路上での位置を変えている。すなわち、パルス第一制御手段10とパルス第二制御手段11とをPWM回路8の手前に配置した。制御回路4としては、直流出力電圧Voutを帰還させて目標値の基準電圧Vrefと比較し、その誤差を増幅する誤差検出器VRと、誤差検出器VRの出力信号をパルス幅変調信号へ変換し所望のパルス信号を生成するPWM回路8の第一コンパレータ14の一方の入力端子に接続し、第一コンパレータ14の他方の入力端子にキャリア信号7を入力させるとともに、誤差検出器VRと第一コンパレータ14間の接続経路上にパルス第一制御手段10を接続する第一制御回路と、誤差検出器VRの出力側をPWM回路8の第二コンパレータ15の一方の入力端子に接続し、第二コンパレータ15の他方の入力端子にキャリア信号7を入力させるとともに、誤差検出器VRと第二コンパレータ15間の接続経路上にパルス第二制御手段11を接続する第二制御回路とで構成し、第一コンパレータ14の出力側とスイッチング回路2及び第二コンパレータ15の出力側と前記整流回路3とをそれぞれ接続するように構成している。
FIG. 8 is a circuit block diagram of a switching power supply apparatus 1A according to the second embodiment of the present invention. In this embodiment, the positions of the pulse first control means 10 and the pulse second control means 11 in the first embodiment of the present invention on the circuit are changed. That is, the pulse first control means 10 and the pulse second control means 11 are arranged in front of the PWM circuit 8. The control circuit 4 feeds back the DC output voltage Vout, compares it with the reference voltage Vref of the target value, amplifies the error, and converts the output signal of the error detector VR into a pulse width modulation signal. Connected to one input terminal of the
すなわち、第2の実施形態のスイッチング電源装置1Aの制御回路4は、直流出力電圧Voutを帰還させて目標値Vrefの基準電圧と比較し、誤差を増幅する誤差増幅器として機能する誤差検出器VRと、パルス第一制御手段として機能するパルスタイミングコントローラ10から出力される信号と誤差とを加算して第1の加算信号を得る第1の加算器18と、第1の加算信号に応じた第1のパルス信号を生成する第1のPWM回路として機能する第一コンパレータ14と、パルス第二制御手段として機能するパルスタイミングコントローラ11から出力される信号と誤差とを加算して第2の加算信号を得る第2の加算器19と、第2の加算信号に応じた第2のパルス信号を生成する第2のPWM回路として機能する第二コンパレータ15と、を備える。PWM回路8は、第1のPWM回路と第2のPWM回路とを有する。そして、第1のパルス信号によって、スイッチング回路2の各スイッチング素子のオンとオフのタイミングを制御し、第2のパルス信号によって、整流平滑回路3の各スイッチング素子のオンとオフのタイミングを制御する。
That is, the control circuit 4 of the switching power supply device 1A of the second embodiment feeds back the DC output voltage Vout and compares it with the reference voltage of the target value Vref, and an error detector VR that functions as an error amplifier that amplifies the error. The
ここで、ハードウエアで制御回路4を構成する場合には、第1の実施形態では、パルス第一制御手段、パルス第二制御手段は、PWM信号の加工をする。これに対して、第2の実施形態では、パルス第一制御手段、パルス第二制御手段は、アナログ信号の加工をする。しかしながら、制御回路4を含む制御手段がデジタル・シグナル・プロセッサで形成される場合には、パルス第一制御手段、パルス第二制御手段のいずれもが、デジタル処理によって実現される。 Here, when the control circuit 4 is configured by hardware, in the first embodiment, the pulse first control unit and the pulse second control unit process the PWM signal. On the other hand, in the second embodiment, the pulse first control means and the pulse second control means process analog signals. However, when the control means including the control circuit 4 is formed by a digital signal processor, both the pulse first control means and the pulse second control means are realized by digital processing.
このような回路構成にしたのは、PWM回路8においてパルス変換される前の誤差検出器VRから出力されるコンペア値6を調整しておくためである。ただ、実施形態が目的とする所望のパルス信号を回路の各スイッチング素子に最適なスイッチタイミングで個別に設定するスイッチング電源装置1として提供する点で、本発明の第1の実施形態によるスイッチング電源装置1と同様である。また、機能的にも同様であり、演算アルゴリズムの柔軟な設計を可能とするものである。
The reason for this circuit configuration is to adjust the compare value 6 output from the error detector VR before being subjected to pulse conversion in the PWM circuit 8. However, the switching power supply device according to the first embodiment of the present invention is provided as the switching
図9は、本発明の第3の実施形態によるスイッチング電源装置1Bの回路ブロック図である。この実施形態では、制御回路4としては、直流出力電圧Voutを帰還させて目標値の基準電圧Vrefと比較し、その誤差を増幅する誤差検出器VRと、誤差検出器VRの出力信号をパルス幅変調信号へ変換し所望のパルス信号を生成するPWM回路8の第一コンパレータ14の一方の入力端子に接続し、第一コンパレータ14の他方の入力端子にキャリア信号7を入力させるとともに、キャリア信号7と第一コンパレータ14間の接続経路上にパルス第一制御手段10を接続する第一制御回路と、誤差検出器VRの出力側をPWM回路8の第二コンパレータ15の一方の入力端子に接続し、第二コンパレータ15の他方の入力端子にキャリア信号7を入力させるとともに、キャリア信号7と第二コンパレータ15間の接続経路上にパルス第二制御手段11を接続する第二制御回路とで構成し、第一コンパレータ14の出力側とスイッチング回路2及び第二コンパレータ15の出力側と整流回路3とをそれぞれ接続するように構成している。
FIG. 9 is a circuit block diagram of a switching
すなわち、第3の実施形態のスイッチング電源装置1Bの制御回路4は、直流出力電圧Voutを帰還させて目標値Vrefの基準電圧と比較し、誤差を増幅する誤差増幅器として機能する誤差検出器VRと、パルス第一制御手段として機能するパルスタイミングコントローラ10から出力される信号とキャリア信号7とを加算して第1の加算信号を得る第1の加算器18と、第1の加算信号と誤差に応じた第1のパルス信号を生成する第1のPWM回路として機能する第一コンパレータ14と、パルス第二制御手段として機能するパルスタイミングコントローラ11から出力される信号とキャリア信号7とを加算して第2の加算信号を得る第2の加算器19と、第2の加算信号と誤差に応じた第2のパルス信号を生成する第2のPWM回路として機能する第二コンパレータ15と、を備える。PWM回路8は、第1のPWM回路と第2のPWM回路とを有する。そして、第1のパルス信号によって、スイッチング回路2の各スイッチング素子のオンとオフのタイミングを制御し、第2のパルス信号によって、整流平滑回路3の各スイッチング素子のオンとオフのタイミングを制御する。
That is, the control circuit 4 of the switching
ここで、ハードウエアで制御回路4を構成する場合には、第3の実施形態では、パルス第一制御手段、パルス第二制御手段は、アナログ信号の加工をする。しかしながら、制御回路4を含む制御手段がデジタル・シグナル・プロセッサで形成される場合には、パルス第一制御手段、パルス第二制御手段のいずれもが、デジタル処理によって実現される。 Here, when the control circuit 4 is configured by hardware, in the third embodiment, the pulse first control unit and the pulse second control unit process an analog signal. However, when the control means including the control circuit 4 is formed by a digital signal processor, both the pulse first control means and the pulse second control means are realized by digital processing.
第2の実施形態が誤差検出器VRから出力されるコンペア値6との関連で位置づけられたのに対し、この第3の実施形態ではキャリア信号7との関連で位置づけられている。つまり、一定値のキャリア信号7にパルス第一制御手段10のコントロール信号又はパルス第二制御手段11のコントロール信号を入力すること、DSP及びプログラムを用いてタイミング演算アルゴリズムを導入すること等によって各スイッチング素子に最適なスイッチタイミングを供給する。この実施形態においても本発明が目的とする所望のパルス信号を回路の各スイッチング素子に最適なスイッチタイミングで個別に設定するスイッチング電源装置1として提供する点では、実施の形態1又は2と同様である。また、機能的にも同様であり、演算アルゴリズムの柔軟な設計を可能とするものである。
The second embodiment is positioned in relation to the compare value 6 output from the error detector VR, whereas the third embodiment is positioned in relation to the carrier signal 7. That is, each switching is performed by inputting the control signal of the pulse first control means 10 or the control signal of the pulse second control means 11 to the carrier signal 7 of a constant value, introducing a timing calculation algorithm using a DSP and a program, etc. Provides optimal switch timing for the device. This embodiment is also the same as that of
要するに、実施形態のスイッチング電源装置は、直流電圧を入力してトランスの一次側に電力供給するスイッチング回路と、トランスの二次側から直流出力電圧を生成し負荷に電力供給する整流平滑回路と、直流出力電圧を帰還してスイッチング回路と整流平滑回路に所望のパルス信号を供給する制御回路とを備えるスイッチング電源装置であって、制御回路は、入力電力情報またはトランス電流情報に基づき、スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第一制御手段と、整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第二制御手段と、を備えるものである。 In short, the switching power supply device of the embodiment includes a switching circuit that inputs a DC voltage and supplies power to the primary side of the transformer, a rectifying and smoothing circuit that generates a DC output voltage from the secondary side of the transformer and supplies power to the load, A switching power supply device including a control circuit that feeds back a DC output voltage and supplies a desired pulse signal to a switching circuit and a rectifying / smoothing circuit, the control circuit based on input power information or transformer current information. Pulse first control means for controlling the on / off timing of each switching element and pulse second control means for controlling the on / off timing of each switching element of the rectifying and smoothing circuit are provided.
なお、本発明の第2の実施形態及び第3の実施形態によるスイッチング電源装置1の回路ブロック図に使用する回路、パーツ等は、機能的に本発明の第1の実施形態における対応する回路、パーツ等と同一であるため、第1の実施形態におけるに用いる符号と同一符号を表示した。
In addition, the circuit, parts, etc. used for the circuit block diagram of the switching
1、1A、1B: スイッチング電源装置
2: スイッチング回路
3: 整流回路(整流平滑回路)
4: 制御回路
5: フィルタ
6: コンペア値
7: キャリア信号
8: PWM回路
9: パルス制御手段
10: パルス第一制御手段
11: パルス第二制御手段
12: スイッチング回路情報(直流入力電圧、直流入力電圧、トランス1次側電流の情報)
13: 整流回路情報(直流出力電圧、直流出力電流、トランス1次側電流の情報)
14: 第一コンパレータ
15: 第二コンパレータ
VR: 誤差検出器
Vref: 基準電圧
Itrs: トランス1次側電流
T: トランス
Vin: 直流入力電圧
Vout: 直流出力電圧
1, 1A, 1B: Switching power supply
2: Switching circuit
3: Rectifier circuit (rectifier smoothing circuit)
4: Control circuit
5: Filter
6: Compare value
7: Carrier signal
8: PWM circuit
9: Pulse control means
10: Pulse first control means
11: Pulse second control means 12: Switching circuit information (DC input voltage, DC input voltage, transformer primary side information)
13: Rectifier circuit information (DC output voltage, DC output current, transformer primary current information)
14: First comparator 15: Second comparator
VR: Error detector
Vref: Reference voltage
Itrs: Transformer primary side current
T: Transformer
Vin: DC input voltage Vout: DC output voltage
Claims (7)
前記制御回路は、
入力電力情報またはトランス電流情報に基づき、
前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第一制御手段と、
前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第二制御手段と、を備えることを特徴とするスイッチング電源装置。 A switching circuit that inputs a DC voltage and supplies power to the primary side of the transformer; a rectifying and smoothing circuit that generates a DC output voltage from the secondary side of the transformer and supplies power to the load; and feedback the DC output voltage to A switching power supply device comprising a switching circuit and a control circuit for supplying a desired pulse signal to the rectifying and smoothing circuit,
The control circuit includes:
Based on input power information or transformer current information,
Pulse first control means for controlling the on and off timing of each switching element of the switching circuit;
A switching power supply comprising: pulse second control means for controlling on and off timings of the switching elements of the rectifying and smoothing circuit.
デジタル・シグナル・プロセッサを有して形成されることを特徴とする請求項1に記載のスイッチング電源装置。 The control circuit includes:
2. The switching power supply device according to claim 1, wherein the switching power supply device is formed with a digital signal processor.
前記直流出力電圧をフィードバックして目標値の基準電圧と比較し、誤差を増幅する誤差増幅器と、
キャリア信号及び前記誤差増幅器からの出力信号を入力しパルス信号を生成するパルス幅変調回路と、を、備え、
前記パルス幅変調回路と前記スイッチング回路の間には前記パルス第一制御手段を接続し、
前記パルス幅変調回路と前記整流平滑回路の間には前記パルス第二制御手段を接続する、ことを特徴とする請求項1に記載のスイッチング電源装置。 The control circuit includes:
An error amplifier for amplifying an error by feeding back the DC output voltage and comparing it with a reference voltage of a target value;
A pulse width modulation circuit that inputs a carrier signal and an output signal from the error amplifier to generate a pulse signal, and
The first pulse control means is connected between the pulse width modulation circuit and the switching circuit,
2. The switching power supply device according to claim 1, wherein the second pulse control means is connected between the pulse width modulation circuit and the rectifying / smoothing circuit.
前記直流出力電圧を帰還させて目標値の基準電圧と比較し、誤差を増幅する誤差増幅器と、
前記誤差と前記パルス第一制御手段から出力される信号とを加算して第1の加算信号を得る第1の加算器と、
前記第1の加算信号に応じた第1のパルス信号を生成する第1のパルス幅変調回路と、
前記誤差と前記パルス第二制御手段から出力される信号とを加算して第2の加算信号を得る第2の加算器と、
前記第2の加算信号に応じた第2のパルス信号を生成する第2のパルス幅変調回路と、を備え、
前記第1のパルス信号によって、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御し、
前記第2のパルス信号によって、前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御する、ことを特徴とする請求項1に記載のスイッチング電源装置。 The control circuit includes:
An error amplifier that amplifies an error by feeding back the DC output voltage and comparing it with a reference voltage of a target value;
A first adder that adds the error and the signal output from the pulse first control means to obtain a first addition signal;
A first pulse width modulation circuit for generating a first pulse signal according to the first addition signal;
A second adder that adds the error and the signal output from the pulse second control means to obtain a second addition signal;
A second pulse width modulation circuit that generates a second pulse signal according to the second addition signal,
By controlling the on and off timing of each switching element of the switching circuit by the first pulse signal,
2. The switching power supply device according to claim 1, wherein on / off timing of each switching element of the rectifying and smoothing circuit is controlled by the second pulse signal.
前記直流出力電圧を帰還させて目標値の基準電圧と比較し、誤差を増幅する誤差増幅器と、
キャリア信号と前記パルス第一制御手段から出力される信号とを加算して第1の加算信号を得る第1の加算器と、
前記第1の加算信号と前記誤差に応じた第1のパルス信号を生成する第1のパルス幅変調回路と、
前記キャリア信号と前記パルス第二制御手段から出力される信号とを加算して第2の加算信号を得る第2の加算器と、
前記第2の加算信号と前記誤差に応じた第2のパルス信号を生成する第2のパルス幅変調回路と、を備え、
前記第1のパルス信号によって、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御し、
前記第2のパルス信号によって、前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御する、ことを特徴とする請求項1に記載のスイッチング電源装置。 The control circuit includes:
An error amplifier that amplifies an error by feeding back the DC output voltage and comparing it with a reference voltage of a target value;
A first adder that adds a carrier signal and a signal output from the first pulse control means to obtain a first addition signal;
A first pulse width modulation circuit for generating a first pulse signal corresponding to the first addition signal and the error;
A second adder that adds the carrier signal and the signal output from the pulse second control means to obtain a second addition signal;
A second pulse width modulation circuit that generates a second pulse signal according to the second addition signal and the error,
By controlling the on and off timing of each switching element of the switching circuit by the first pulse signal,
2. The switching power supply device according to claim 1, wherein on / off timing of each switching element of the rectifying and smoothing circuit is controlled by the second pulse signal.
直流電圧が印加される入力端子間に直列に接続された第1のスイッチング素子及び第2のスイッチング素子と、前記入力端子間に直列に接続された第3のスイッチング素子及び第4のスイッチング素子と、を並列に接続し、
交互にオン/オフする第1のスイッチング素子及び第2のスイッチング素子と、交互にオン/オフする第3のスイッチング素子及び第4のスイッチング素子と、の間のオン/オフの位相差を制御することでトランス1次側に交流電圧を印加するフルブリッジ回路を有して形成され、
前記整流平滑回路は、
トランス2次側端子の各々に接続されトランス2次側電圧に同期してオン/オフする第5のスイッチング素子と第6のスイッチング素子と、
前記トランス2次側端子の一端と前記第5のスイッチング素子とが接続する接続点と出力端子との間に接続した第1のチョークチョークコイルと、
前記トランス2次側端子の他端と前記第6のスイッチング素子とが接続する接続点と出力端子との間に接続した第2のチョークチョークコイルと、
前記第1のチョークチョークコイルと前記第2のチョークチョークコイルが接続する接続点と2次側基準電位点間に接続される出力コンデンサと、を有するカレントダブラ整流回路を形成する、
請求項1ないし請求項5の1項に記載のスイッチング電源装置。 The switching circuit is
A first switching element and a second switching element connected in series between input terminals to which a DC voltage is applied; a third switching element and a fourth switching element connected in series between the input terminals; , Connect in parallel
Controlling the on / off phase difference between the first switching element and the second switching element which are alternately turned on / off and the third switching element and the fourth switching element which are alternately turned on / off. Thus, it is formed with a full bridge circuit that applies an alternating voltage to the transformer primary side,
The rectifying and smoothing circuit is
A fifth switching element and a sixth switching element connected to each of the transformer secondary side terminals and turned on / off in synchronization with the transformer secondary side voltage;
A first choke choke coil connected between an output terminal and a connection point at which one end of the transformer secondary terminal and the fifth switching element are connected;
A second choke choke coil connected between an output terminal and a connection point where the other end of the transformer secondary terminal and the sixth switching element are connected;
Forming a current doubler rectifier circuit having a connection point between the first choke choke coil and the second choke choke coil and an output capacitor connected between the secondary reference potential points;
The switching power supply device according to claim 1.
前記パルス信号を前記の各電力情報及びトランス電流情報に基づいて任意のタイミングで制御する、ことを特徴とするスイッチング電源装置の制御方法。 A switching circuit that inputs a DC voltage and converts it into an AC voltage once on the primary side of the transformer, and a rectifier that rectifies and smoothes the AC voltage on the secondary side of the transformer to generate a desired DC output voltage and supplies power to the load. A control method in a switching power supply device comprising a smoothing circuit and a control circuit that feeds back the DC output voltage and supplies a desired pulse signal to the switching circuit and the rectifying and smoothing circuit,
A control method for a switching power supply, wherein the pulse signal is controlled at an arbitrary timing based on the power information and transformer current information.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279186A JP5930700B2 (en) | 2011-12-21 | 2011-12-21 | Switching power supply device and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279186A JP5930700B2 (en) | 2011-12-21 | 2011-12-21 | Switching power supply device and control method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013132112A true JP2013132112A (en) | 2013-07-04 |
JP5930700B2 JP5930700B2 (en) | 2016-06-08 |
Family
ID=48909283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011279186A Expired - Fee Related JP5930700B2 (en) | 2011-12-21 | 2011-12-21 | Switching power supply device and control method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5930700B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015079573A1 (en) * | 2013-11-29 | 2015-06-04 | 新電元工業株式会社 | Power-supply device, inspection device, and optimization method for power-supply device |
WO2015079579A1 (en) * | 2013-11-29 | 2015-06-04 | 新電元工業株式会社 | Power-supply device, inspection device, and optimization method for power-supply device |
JP5866614B1 (en) * | 2014-12-05 | 2016-02-17 | パナソニックIpマネジメント株式会社 | Switching power supply |
JP2016116440A (en) * | 2014-12-15 | 2016-06-23 | パナソニックIpマネジメント株式会社 | Power conversion device |
US10008945B2 (en) | 2014-12-05 | 2018-06-26 | Panasonic Intellectual Property Management Co., Ltd. | Switching power supply device |
CN110417100A (en) * | 2019-07-31 | 2019-11-05 | 苏州博沃创新能源科技有限公司 | A kind of Vehicular charger functional safety framework control circuit and control method |
CN110890877A (en) * | 2019-11-21 | 2020-03-17 | 北京大华无线电仪器有限责任公司 | Implementation method of multi-path adjustable reference voltage |
US11901825B2 (en) | 2019-06-18 | 2024-02-13 | Autonetworks Technologies, Ltd. | Isolated DC-DC converter |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004260928A (en) * | 2003-02-26 | 2004-09-16 | Omron Corp | Switching power supply device |
JP2007325386A (en) * | 2006-05-31 | 2007-12-13 | Hitachi Ltd | Dc-dc converter and dc-dc converter system |
JP2008263748A (en) * | 2007-04-13 | 2008-10-30 | Oki Power Tech Co Ltd | Inverter power supply device |
WO2010022959A1 (en) * | 2008-08-28 | 2010-03-04 | Aptronic Aktiengesellschaft | Switched-mode power supply having self-optimizing efficiency |
JP2010213430A (en) * | 2009-03-10 | 2010-09-24 | Hitachi Ltd | Power supply device, hard disk device, and method for switching power supply device |
JP2011055602A (en) * | 2009-08-31 | 2011-03-17 | Tdk Corp | Voltage converter and method for calculating output current of the same |
JP2011166949A (en) * | 2010-02-10 | 2011-08-25 | Hitachi Ltd | Power-supply device, hard disk drive, and switching method of power-supply device |
-
2011
- 2011-12-21 JP JP2011279186A patent/JP5930700B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004260928A (en) * | 2003-02-26 | 2004-09-16 | Omron Corp | Switching power supply device |
JP2007325386A (en) * | 2006-05-31 | 2007-12-13 | Hitachi Ltd | Dc-dc converter and dc-dc converter system |
JP2008263748A (en) * | 2007-04-13 | 2008-10-30 | Oki Power Tech Co Ltd | Inverter power supply device |
WO2010022959A1 (en) * | 2008-08-28 | 2010-03-04 | Aptronic Aktiengesellschaft | Switched-mode power supply having self-optimizing efficiency |
JP2010213430A (en) * | 2009-03-10 | 2010-09-24 | Hitachi Ltd | Power supply device, hard disk device, and method for switching power supply device |
JP2011055602A (en) * | 2009-08-31 | 2011-03-17 | Tdk Corp | Voltage converter and method for calculating output current of the same |
JP2011166949A (en) * | 2010-02-10 | 2011-08-25 | Hitachi Ltd | Power-supply device, hard disk drive, and switching method of power-supply device |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015079573A1 (en) * | 2013-11-29 | 2015-06-04 | 新電元工業株式会社 | Power-supply device, inspection device, and optimization method for power-supply device |
WO2015079579A1 (en) * | 2013-11-29 | 2015-06-04 | 新電元工業株式会社 | Power-supply device, inspection device, and optimization method for power-supply device |
JP6080326B2 (en) * | 2013-11-29 | 2017-02-22 | 新電元工業株式会社 | Power supply device, inspection device, and optimization method of power supply device |
JPWO2015079573A1 (en) * | 2013-11-29 | 2017-03-16 | 新電元工業株式会社 | Power supply device, inspection device, and optimization method of power supply device |
JP5866614B1 (en) * | 2014-12-05 | 2016-02-17 | パナソニックIpマネジメント株式会社 | Switching power supply |
WO2016088322A1 (en) * | 2014-12-05 | 2016-06-09 | パナソニックIpマネジメント株式会社 | Switching power supply device |
JP2016111922A (en) * | 2014-12-05 | 2016-06-20 | パナソニックIpマネジメント株式会社 | Switching power supply unit |
US10008945B2 (en) | 2014-12-05 | 2018-06-26 | Panasonic Intellectual Property Management Co., Ltd. | Switching power supply device |
JP2016116440A (en) * | 2014-12-15 | 2016-06-23 | パナソニックIpマネジメント株式会社 | Power conversion device |
US11901825B2 (en) | 2019-06-18 | 2024-02-13 | Autonetworks Technologies, Ltd. | Isolated DC-DC converter |
CN110417100A (en) * | 2019-07-31 | 2019-11-05 | 苏州博沃创新能源科技有限公司 | A kind of Vehicular charger functional safety framework control circuit and control method |
CN110890877A (en) * | 2019-11-21 | 2020-03-17 | 北京大华无线电仪器有限责任公司 | Implementation method of multi-path adjustable reference voltage |
Also Published As
Publication number | Publication date |
---|---|
JP5930700B2 (en) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5930700B2 (en) | Switching power supply device and control method thereof | |
JP6528561B2 (en) | High efficiency power factor correction circuit and switching power supply | |
US8125805B1 (en) | Switch-mode converter operating in a hybrid discontinuous conduction mode (DCM)/continuous conduction mode (CCM) that uses double or more pulses in a switching period | |
US9318960B2 (en) | High efficiency and low loss AC-DC power supply circuit and control method | |
US8354827B2 (en) | Controller for a buck-boost circuit | |
CN108539984B (en) | PFWM control system of switching power supply circuit | |
EP2101400A2 (en) | Method and apparatus for AC to DC power conversion with reduced harmonic current | |
Bianchin et al. | High-power-factor rectifier using the modified SEPIC converter operating in discontinuous conduction mode | |
KR20160061907A (en) | Power factor improvement circuit | |
EP3614554B1 (en) | Welding power supply with extended voltage characteristic | |
US9160238B2 (en) | Power converter with current feedback loop | |
JP2019068675A (en) | AC-DC converter | |
JP2013048508A (en) | Power-supply device | |
JP2010233363A (en) | Switching power supply and switching method | |
CN110971107A (en) | Control method and control circuit of switch circuit and switch circuit | |
Shahzad et al. | A high-power-density high-efficiency soft-switched single-phase universal input to 28-V isolated AC–DC converter module designed for paralleled operation | |
JP2010081736A (en) | Ac/dc converter | |
JP5348427B2 (en) | Voltage converter and voltage control circuit | |
JP2012222951A (en) | Charging device | |
KR101609726B1 (en) | Control circuit of switching rectifier with high power factor | |
JP2011083049A (en) | Voltage converter | |
Singh et al. | Improved power quality buck-boost converter fed LLC resonant converter for induction heater | |
JP5239917B2 (en) | Power factor correction converter and power factor correction converter controller | |
JP2019037077A (en) | Power conversion circuit and control method thereof | |
Singh et al. | Design and control of two stage battery charger for low voltage electric vehicle using high gain buck-boost PFC AC-DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5930700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |