JP2013131838A

JP2013131838A - Ｄ／ａコンバータシステムおよびそれを用いた試験装置

Info

Publication number: JP2013131838A
Application number: JP2011278634A
Authority: JP
Inventors: Shoji Kojima; 昭二小島
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2011-12-20
Filing date: 2011-12-20
Publication date: 2013-07-04

Abstract

【課題】精度が低い測定器によってＩＮＬを改善する。
【解決手段】キャリブレーション工程において、以下の処理を実行する。
（ａ）全入力コード範囲を複数の区間０〜Ｓ−１（Ｓは２以上の整数）に分割する。（ｂ）各区間においてメインＤ／Ａコンバータに対する入力コードを変化させ、各入力コードＸ_０〜Ｘ_Ｋ−１に対応するデジタル値Ｌ［０］〜Ｌ［Ｋ−１］を取得する。（ｃ）各区間０〜Ｓ−１それぞれにおいて、入力コードＤ_ＣＡＬとデジタル値Ｌ［０］〜Ｌ［Ｋ−１］の回帰直線を計算する。（ｄ）ひとつの入力コードに対する理想入出力特性上の値と、その入力コードに対応する回帰直線上の値の差分Ｔｉを算出する。（ｅ）理想入出力特性の傾きと前記回帰直線の傾きの差分Ｔｓを計算する。（ｆ）差分Ｔｉ［０］〜Ｔｉ［Ｓ−１］および傾きの差分Ｔｓ［０］〜Ｔｓ［Ｓ−１］を補正テーブルとして保持する。
【選択図】図４

Description

本発明は、Ｄ／Ａコンバータに関する。

デジタル信号をアナログ信号に変換するために、バイナリで重み付けされたＤ／Ａコンバータ（本明細書において、バイナリ重み付けＤ／Ａコンバータと称する）が利用され、こうしたＤ／Ａコンバータとしては、Ｒ−２Ｒ型や、バイナリ重み付けされた電流源を用いた電流加算型Ｄ／Ａコンバータが知られている。

図１（ａ）は、Ｄ／Ａコンバータの入出力特性を示す図である。理想的なＤ／Ａコンバータでは、出力電圧は、図１（ａ）に破線で示すように、入力コードに対して直線的に変化する。ところが、現実のＤ／Ａコンバータでは、実線で示す実際の出力電圧と破線で示す理想的な出力電圧の誤差が、ＩＮＬとなって現れる。
図１（ｂ）は、実際のＤ／ＡコンバータのＩＮＬの一例を示す図である。バイナリ重み付けされた素子を用いたＤ／Ａコンバータでは、素子ばらつきによって出力電圧が不連続となるという欠点を有する。特に２進数の入力コードが大きな桁上がりを伴って遷移する場合にこの不連続が発生しやすく、このような入力コードの遷移は、メジャーキャリー遷移（Major Carry Transition）と称される。たとえば２進数の０１１１１１から１０００００へ遷移するような場合が該当する。

図１（ｂ）の例では、１４ビットのＤ／Ａコンバータが示されており、入力コードのフルスケールは２^１４−１＝１６３８３である。またこのＤ／Ａコンバータのフルスケールは２．４Ｖであり、１ＬＳＢ＝２．４／１６３８３＝０．１４６ｍＶである。図１（ｂ）を参照すると、フルスケールの半分の８１９１と８１９２の間に大きな不連続点が存在する。この不連続点において電圧値が２．５ｍＶ戻っており、１７ＬＳＢに相当する誤差が生じていることになる。つまり１４ビットのＤ／Ａコンバータであるにもかかわらず、１０ビット程度の精度しか有していないことになる。

特許文献１〜３には、このようなバイナリ重み付けされた素子を用いたＤ／Ａコンバータを補正して使用する技術が提案されている。これらの技術においては、補正対象となるメインのＤ／Ａコンバータに加えて、補正用のＤ／Ａコンバータと、それらの出力を加算する加算器と、が設けられる。メインのＤ／Ａコンバータに対する入力コードと、補正用のＤ／Ａコンバータに入力すべき補正用のコードとの対応関係（ルックアップテーブル）は、キャリブレーション処理によって予め生成される。

米国特許第４，４６５，９９６号明細書米国特許第４，５２３，１８２号明細書米国特許出願公開第２０１１／０１０９４８７Ａ１号明細書

いずれの特許文献にも、キャリブレーションの具体的な手法は開示されていないが、一般的に考えれば、メインのＤ／Ａコンバータの１ＬＳＢよりも高い精度を有する測定器を用いて、メインのＤ／Ａコンバータの特性を測定する必要がある。言い換えれば、これらの特許文献の技術は、このような高精度な測定器が利用可能な状況を想定したものであり、精度が低い測定器によってキャリブレーションすることはできない。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、精度が低い測定器によってＩＮＬを改善する技術の提供にある。

本発明のある態様は、Ｎビット（Ｎは自然数）の入力コードをアナログ出力信号に変換するＤ／Ａコンバータと、前記Ｄ／Ａコンバータをキャリブレーションするキャリブレーション回路と、を備えるＤ／Ａコンバータシステムに関する。Ｄ／Ａコンバータは、入力コードをデジタル／アナログ変換して第１アナログ信号を生成する、バイナリ重み付けされた素子で構成されるメインＤ／Ａコンバータと、キャリブレーション工程において予め生成された補正テーブルにもとづいて、入力コードに応じたＭビット（ＭはＭ＜Ｎなる自然数）の補正コードを生成する第１演算部と、補正コードをデジタル／アナログ変換して第２アナログ信号を生成するサブＤ／Ａコンバータと、第１アナログ信号と第２アナログ信号を加算し、アナログ出力信号を生成する加算部と、を備える。
キャリブレーション回路は、アナログ信号をアナログ／デジタル変換し、デジタル値を生成するアナログ／デジタル変換器と、キャリブレーション工程において、Ｄ／Ａコンバータに対する入力コードを制御し、それにともない生成されるアナログ出力信号に応じたデジタル値にもとづき、補正テーブルを生成する。
キャリブレーション回路は、キャリブレーション工程において、以下の処理を実行する。
（ａ）メインＤ／Ａコンバータの入出力特性の不連続点を跨がないように、全入力コード範囲を複数の区間０〜Ｓ−１（Ｓは２以上の整数）に分割する。
（ｂ）各区間においてメインＤ／Ａコンバータに対する入力コードを変化させ、各入力コードに対応するデジタル値を取得する。
（ｃ）各区間０〜Ｓ−１それぞれにおいて、入力コードとデジタル値の回帰直線を計算する。
（ｄ）各区間０〜Ｓ−１それぞれについて、ひとつの入力コードに対する理想入出力特性上の値と、その入力コードに対応する回帰直線上の値の差分Ｔｉを算出する。
（ｅ）各区間０〜Ｓ−１それぞれについて、理想入出力特性の傾きと回帰直線の傾きの差分Ｔｓを計算する。
（ｆ）各区間０〜Ｓ−１ごとに得られた差分Ｔｉ［０］〜Ｔｉ［Ｓ−１］および傾きの差分Ｔｓ［０］〜Ｔｓ［Ｓ−１］を補正テーブルとして保持する。

一般的なＤ／Ａコンバータの入出力特性は、メジャーキャリー遷移において不連続点となり、それ以外の区間においては、実質的に直線的に変化する。したがって、直線的に変化する範囲を、測定器（Ａ／Ｄコンバータ）によってサンプリングし、回帰直線を求めることで、仮に測定器の精度が低い場合であっても、メインＤ／Ａコンバータの入出力特性を精度良く記述できる。そして、実動作時においては、キャリブレーションによって求めた補正テーブルＴｉ[０］〜Ｔｉ［Ｓ−１]、Ｔｓ［０］〜Ｔｓ［Ｓ−１］にしたがって、ＩＮＬ特性を計算し、それを補正するために必要な補正コードを生成することができる。

キャリブレーション工程のステップ（ｂ）〜（ｆ）に対応して、キャリブレーション回路は、各区間ごとに、以下の処理を行ってもよい。
（ｇ−１）各区間をそれぞれ小区間０〜Ｋ−１（Ｋは２以上の整数）に分割する。
（ｇ−２）各小区間０〜Ｋ−１それぞれの入力コードの最小値をメインＤ／Ａコンバータに入力し、各最小値に対応するデジタル値Ｌ［０］〜Ｌ［Ｋ−１］を取得する。
（ｇ−３）小区間０〜Ｋ−１に対して得られたデジタル値Ｌ［０］〜Ｌ［Ｋ−１］にもとづいて、式（１）〜（１１）にしたがって、その区間Ｐの差分Ｔｉ［Ｐ］および傾きの差分Ｔｓ［Ｐ］を計算する。
ＡｖｇＸ＝（Ｋ−１）／２ …（１）
ＡｖｇＹ＝Σ_{ｋ＝０：Ｋ−１}Ｌ［ｋ］／Ｋ …（２）
ＳｑＸＸ＝Σ_{ｋ＝０：Ｋ−１}｛（ｋ−ＡｖｇＸ）^２｝ …（３）
ＳｑＸＹ＝Σ_{ｋ＝０：Ｋ−１}｛（Ｌ［ｋ］−ＡｖｇＹ）・（ｋ−ＡｖｇＸ）｝ …（４）
ａ_ＲＥＡＬ’＝ＳｑＸＹ／ＳｑＸＸ …（５）
ａ_ＲＥＡＬ＝ａ_ＲＥＡＬ’・Ｋ・Ｓ／２^Ｎ …（６）
Ｙ_ＲＥＡＬ＝ＡｖｇＹ−ａ_ＲＥＡＬ’／ＡｖｇＸ …（７）
ａ_{ＩＤＥＡＬ}＝（Ｙ_{ＭＡＸ＿ＭＡＩＮ}−Ｙ_{ＭＩＮ＿ＭＡＩＮ}）／（２^Ｎ−１） …（８）
Ｙ_{ＩＤＥＡＬ}＝ａ_{ＩＤＥＡＬ}・Ｐ・２^Ｎ／Ｓ＋Ｙ_{ＭＩＮ＿ＭＡＩＮ} …（９）
Ｔｉ［Ｐ］＝Ｙ_ＲＥＡＬ−Ｙ_{ＩＤＥＡＬ} …（１０）
Ｔｓ［Ｐ］＝ａ_ＲＥＡＬ−ａ_{ＩＤＥＡＬ} …（１１）
（但し、Ｙ_{ＭＩＮ＿ＭＡＩＮ}はメインＤ／Ａコンバータの最小出力電圧、Ｙ_{ＭＡＸ＿ＭＡＩＮ}はメインＤ／Ａコンバータの最大出力電圧）

第１演算部は、実動作時において、以下の処理を行ってもよい。
（ｈ）入力コードＤ_ＩＮが含まれる区間Ｐを判定する。
（ｉ）補正テーブルから、データＴｉ［Ｐ］、Ｔｓ［Ｐ］を読み出す。
（ｊ）データＴｉ［Ｐ］、Ｔｓ［Ｐ］にもとづいて、式（１２）にしたがってサブＤ／Ａコンバータが生成すべき補正量Ｓ２を計算する。
Ｓ２＝Ｔｉ［Ｐ］＋Ｔｓ［Ｐ］・（Ｄ_ＩＮ−Ｐ・２^Ｎ／Ｓ） …（１２）
そして、その補正量Ｓ２が得られるように、式（１３）にしたがってサブＤ／Ａコンバータ１６に設定すべき補正コードＤ_ＣＭＰを計算する。
Ｄ_ＣＭＰ＝ＳｕｂＤＡＣＺ−Ｓ２・（２^Ｍ−１）／Ｖ_{ＦＳ＿ＳＵＢ} …（１３）
但し、Ｖ_{ＦＳ＿ＳＵＢ}はサブＤ／Ａコンバータのフルスケール電圧であり、ＳｕｂＤＡＣＺは、補正量ゼロ（Ｓ２＝０）に対応する入力コードである。

ある態様において、Ｄ／Ａコンバータは複数設けられてもよい。キャリブレーション回路は複数のＤ／Ａコンバータで共有され、Ｄ／Ａコンバータごとの補正テーブルを有してもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、精度が低い測定器によってＤ／ＡコンバータのＩＮＬを改善できる。

図１（ａ）は、Ｄ／Ａコンバータの入出力特性を示す図であり、図１（ｂ）は、実際のＤ／ＡコンバータのＩＮＬの一例を示す図である。実施の形態に係るＤ／Ａコンバータシステムの構成を示すブロック図である。図３（ａ）、（ｂ）は、Ｄ／Ａコンバータの構成例を示す回路図である。図４（ａ）、（ｂ）は、キャリブレーション処理を説明する図である。図５（ａ）は、補正テーブルＴｉ［０］〜Ｔｉ［Ｋ−１］、Ｔｓ［０］〜Ｔｓ［Ｋ−１］と、ＩＮＬの関係を示す図であり、図５（ｂ）は、入力コード応じた補正量を示す図である。図６（ａ）は、Ｄ／Ａコンバータシステムのキャリブレーション前のＩＮＬおよびＤＮＬ（微分非線形性）の測定結果を、図６（ｂ）は、キャリブレーション後のＩＮＬおよびＤＮＬの測定結果を示す図である。第１の変形例に係るＤ／Ａコンバータシステムの構成を示すブロック図である。第２の変形例に係るＤ／Ａコンバータシステムの構成を示すブロック図である。第３の変形例に係るＤ／Ａコンバータシステムの構成を示すブロック図である。実施の形態に係るＤ／Ａコンバータシステムを備える試験装置の構成を示すブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」、あるいは「部材Ａが、部材Ｂとカップリングされた状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係るＤ／Ａコンバータシステム１００の構成を示すブロック図である。Ｄ／Ａコンバータシステム１００は、Ｄ／Ａコンバータ１０、キャリブレーション回路２０、メモリ３０および出力スイッチＳＷｏを備える。Ｄ／Ａコンバータ１０は、実動作時において、Ｎビット（Ｎは自然数）の入力コードＤ_ＩＮ［Ｎ−１：０］をアナログ出力信号Ｖ_ＯＵＴに変換する。キャリブレーション回路２０は、キャリブレーション工程において、Ｄ／Ａコンバータ１０を、具体的にはそのＩＮＬをキャリブレーションする。図２には、実動作時の信号の流れが実線で、キャリブレーション時の信号の流れが破線で示される。出力スイッチＳＷｏは実動作時にオン、キャリブレーション時にオフする。

Ｄ／Ａコンバータ１０は、メインＤ／Ａコンバータ１２、第１演算部１４、サブＤ／Ａコンバータ１６、加算部１８を備える。
メインＤ／Ａコンバータ１２は、入力コードＤ_ＩＮをデジタル／アナログ変換して第１アナログ信号Ｓ１を生成する。メインＤ／Ａコンバータ１２は、バイナリ重み付けされた素子で構成される。

後述するキャリブレーション工程において、補正テーブルが予め生成され、メモリ３０に格納されている。
第１演算部１４は、メモリ３０に格納された補正テーブルにもとづいて、入力コードＤ_ＩＮに応じたＭビット（ＭはＭ＜Ｎなる自然数）の補正コードＤ_ＣＭＰ［Ｍ−１：０］を生成する。サブＤ／Ａコンバータ１６は、補正コードＤ_ＣＭＰ［Ｍ−１：０］をデジタル／アナログ変換して第２アナログ信号Ｓ２を生成する。加算部１８は、第１アナログ信号Ｓ１と第２アナログ信号Ｓ２を加算し、アナログ出力信号Ｖ_ＯＵＴを生成する。

サブＤ／Ａコンバータ１６には、メインＤ／Ａコンバータ１２の非線形成分を補正する能力があればよい。たとえばメインＤ／Ａコンバータ１２の非直線性が３ｍＶｐｅａｋ−ｐｅａｋであれば、サブＤ／Ａコンバータ１６はＤ／Ａコンバータ１０の出力電圧Ｖ_ＯＵＴを３ｍＶ可変できる能力があればよい。非線形性が素子ばらつきによって大きくなることを考慮すれば、３ｍＶの数倍〜数十倍を、サブＤ／Ａコンバータ１６のフルスケール電圧Ｖ_{ＦＳ＿ＳＵＢ}とすればよい。

また、サブＤ／Ａコンバータ１６の分解能Ｖ_{ＬＳＢ＿ＳＵＢ}は、メインＤ／Ａコンバータ１２の分解能Ｖ_{ＬＳＢ＿ＳＵＢ}と同程度か、それより細かい分解能とするのが望ましい。サブＤ／Ａコンバータ１６に要求されるフルスケール電圧Ｖ_{ＦＳ＿ＳＵＢ}と、分解能Ｖ_{ＬＳＢ＿ＳＵＢ}が決まると、サブＤ／Ａコンバータ１６のビット数Ｍが決まる。Ｍが１０ビット以下であれば、サブＤ／Ａコンバータ１６をバイナリＤＡＣとしてもよいが、それより大きい場合、サブＤ／Ａコンバータ１６自体の非線形性に注意を払って設計する必要がある。

図３（ａ）、（ｂ）は、Ｄ／Ａコンバータ１０の構成例を示す回路図である。図３（ａ）のＤ／Ａコンバータ１０ａにおいて、メインＤ／Ａコンバータ１２ａ、サブＤ／Ａコンバータ１６ａがいずれも電流加算型で構成される。電流加算型Ｄ／Ａコンバータは、それぞれがバイナリで重み付けされた電流を生成する複数の電流源を含み、入力コードに応じた電流を加算する。Ｄ／Ａコンバータ１０ａでは、メインＤ／Ａコンバータ１２ａ、サブＤ／Ａコンバータ１６ａそれぞれの出力信号Ｓ１、Ｓ２は電流信号であり、加算部１８ａは２つの電流信号を合成する配線で構成される。たとえば合成された電流（Ｓ１＋Ｓ２）を、一端の電位の固定された抵抗に供給することにより、電圧Ｖ_ＯＵＴに変換してもよい。

図３（ｂ）のＤ／Ａコンバータ１０ｂにおいて、メインＤ／Ａコンバータ１２ｂ、サブＤ／Ａコンバータ１６ｂは、いずれもＲ−２Ｒ型で構成される。加算部１８ｂは、メインＤ／Ａコンバータ１２ｂの出力端子と、サブＤ／Ａコンバータ１６ｂの出力端子の間に設けられた抵抗Ｒｓで構成される。なお、サブＤ／Ａコンバータ１６ｂを構成する抵抗ラダーの抵抗値が十分に高い場合には、抵抗Ｒｓを省略して、メインＤ／Ａコンバータ１２ｂの出力端子とサブＤ／Ａコンバータ１６ｂの出力端子を直接接続してもよい。

なおＤ／Ａコンバータ１０の構成は図３（ａ）、（ｂ）に例示したものには限定されず、公知の、あるいは将来利用可能なさまざまなＤ／Ａコンバータでよく、少なくともメインＤ／Ａコンバータ１２が、バイナリで重み付けされた素子を有していればよい。サブＤ／Ａコンバータ１６は任意の形式のＤ／Ａコンバータが利用しうる。

図２に戻る。キャリブレーション回路２０は、Ａ／Ｄコンバータ２２、第２演算部２４、を備える。Ａ／Ｄコンバータ２２は、アナログ出力信号Ｖ_ＯＵＴをアナログ／デジタル変換し、アナログ出力信号Ｖ_ＯＵＴに応じたデジタル値Ｄ_ＯＵＴを生成する。

第２演算部２４は、キャリブレーション工程において、Ｄ／Ａコンバータ１０に対する入力コードＤ_ＩＮを制御し、それにともない生成されるアナログ出力信号Ｖ_ＯＵＴに応じたデジタル値Ｄ_ＯＵＴにもとづき、補正テーブルを生成し、メモリ３０に格納する。

第１演算部１４および第２演算部２４は、後述する演算処理を実行するように構成された専用回路であってもよいし、後述する演算処理を記述するプログラムを実行する汎用のマイクロコントローラであってもよい。市販されるマイクロコントローラには、デジタル回路の中央演算処理装置の他、Ａ／Ｄコンバータが搭載されるものが存在する。このようなマイクロコントローラを利用する場合、第１演算部１４、第２演算部２４、Ａ／Ｄコンバータ２２の機能は、同一のマイクロコントローラ内に実装することが可能である。後述のように、Ａ／Ｄコンバータ２２にはそれほど高い精度は要求されないため、汎用マイクロコントローラに内蔵されるものが十分に利用できる。マイクロコントローラがメモリを内蔵する場合、メモリ３０も一体に構成できる。

キャリブレーション回路２０は、キャリブレーション工程において、以下の処理（ステップａ〜ｆ）を行う。図４（ａ）、（ｂ）は、キャリブレーション処理を説明する図である。
（ａ）メインＤ／Ａコンバータ１２のＩＮＬ特性の不連続点（メジャーキャリー遷移点）を跨がないように、全入力コード範囲を複数の区間０〜Ｓ−１（Ｓは２以上の整数）に分割する。

図４（ａ）には、メインＤ／Ａコンバータ１２の入出力特性と、それに応じて設定される複数の区間０〜Ｓ−１が示される。図４（ａ）では、メジャーキャリー遷移点を境界として複数の区間０〜Ｓ−１に分割する場合を示すが、さらに細かく分割してもよく、要するに、各区間内に不連続点が存在しないように分割すればよい。

（ｂ）全区間０〜Ｓ−１それぞれにおいて、メインＤ／Ａコンバータ１２に対する入力コードＤ_ＣＡＬを変化させ、各入力コードＤ_ＣＡＬに対応するデジタル値Ｄ_ＯＵＴを取得する。

図４（ｂ）は、図４（ａ）の区間Ｐを拡大して示したものであり、ステップｂ以降については、区間Ｐに着目して説明する。図４（ｂ）の実線（Ｉ）は、メインＤ／Ａコンバータ１２の実際の入出力特性を、一点鎖線（II）はメインＤ／Ａコンバータ１２の理想入出力特性を示す。

（ｃ）各区間０〜Ｓ−１それぞれにおいて、入力コードＤ_ＣＡＬとデジタル値Ｄ_ＯＵＴの回帰直線（III）を計算する。

（ｄ）各区間０〜Ｓ−１それぞれについて、ひとつの入力コードＸに対する理想入出力特性上の値Ｙ_{ＩＤＥＡＬ}と、その入力コードＸに対応する回帰直線上の値Ｙ_ＲＥＡＬの差分Ｔｉを算出する。本実施の形態では、その区間Ｐの最小入力コードＸ_０に対して、差分Ｔｉが算出される。

（ｅ）各区間０〜Ｓ−１それぞれについて、理想入出力特性の傾きａ_{ＩＤＥＡＬ}と回帰直線の傾きａ_ＲＥＡＬの差分Ｔｓを計算する。

（ｆ）各区間０〜Ｓ−１ごとに得られた差分Ｔｉ［０］〜Ｔｉ［Ｓ−１］および傾きの差分Ｔｓ［０］〜Ｔｓ［Ｓ−１］を補正テーブルとしてメモリ３０に保持する。

キャリブレーション処理のアルゴリズムの一例について詳細に説明する。
キャリブレーション工程のステップ（ｂ）〜（ｆ）に対応して、キャリブレーション回路２０は、以下の処理を行う。
（ｇ−１）区間Ｐを小区間０〜Ｋ−１にＫ等分する。
（ｇ−２）小区間０〜Ｋ−１それぞれの入力コードの最小値Ｘ_０〜Ｘ_Ｋ−１をメインＤ／Ａコンバータ１２に入力し、各最小値Ｘ_０〜Ｘ_Ｋ−１に対応するデジタル値Ｌ［０］〜Ｌ［Ｋ−１］を取得する。
（ｇ−３）小区間０〜Ｋ−１に対して得られたデジタル値Ｌ［０］〜Ｌ［Ｋ−１］にもとづいて、式（１）〜（１１）にしたがって、その区間Ｐの差分Ｔｉ［Ｐ］および傾きの差分Ｔｓ［Ｐ］を計算する。

ＡｖｇＸ＝（Ｋ−１）／２ …（１）
ＡｖｇＹ＝Σ_{ｋ＝０：Ｋ−１}Ｌ［ｋ］／Ｋ …（２）
ＳｑＸＸ＝Σ_{ｋ＝０：Ｋ−１}｛（ｋ−ＡｖｇＸ）^２｝ …（３）
ＳｑＸＹ＝Σ_{ｋ＝０：Ｋ−１}｛（Ｌ［ｋ］−ＡｖｇＹ）・（ｋ−ＡｖｇＸ）｝ …（４）
ａ_ＲＥＡＬ’＝ＳｑＸＹ／ＳｑＸＸ …（５）
ａ_ＲＥＡＬ＝ａ_ＲＥＡＬ’・Ｋ・Ｓ／２^Ｎ …（６）
Ｙ_ＲＥＡＬ＝ＡｖｇＹ−ａ_ＲＥＡＬ’／ＡｖｇＸ …（７）
ａ_{ＩＤＥＡＬ}＝（Ｙ_{ＭＡＸ＿ＭＡＩＮ}−Ｙ_{ＭＩＮ＿ＭＡＩＮ}）／（２^Ｎ−１） …（８）
Ｙ_{ＩＤＥＡＬ}＝ａ_{ＩＤＥＡＬ}・Ｐ・２^Ｎ／Ｓ＋Ｙ_{ＭＩＮ＿ＭＡＩＮ} …（９）

Ｙ_{ＭＩＮ＿ＭＡＩＮ}、Ｙ_{ＭＡＸ＿ＭＡＩＮ}はそれぞれメインＤ／Ａコンバータ１２の最小出力電圧、最大出力電圧であり、それらは予め測定しておく。たとえばサブＤ／Ａコンバータ１６の入力コードを所定値（たとえばフルスケールの中点）に固定し、メインＤ／Ａコンバータ１２の入力コードを最小値（オールゼロ）に設定する。このときの出力電圧Ｖ_ＯＵＴをＡ／Ｄコンバータ２２によって読み取ることでＹ_{ＭＩＮ＿ＭＡＩＮ}は測定できる。

また、サブＤ／Ａコンバータ１６の入力コードを所定値に固定し、メインＤ／Ａコンバータ１２の入力コードを最大値（オール１）に設定し、このときの出力電圧Ｖ_ＯＵＴをＡ／Ｄコンバータ２２によって読み取ることで最大出力電圧Ｙ_{ＭＡＸ＿ＭＡＩＮ}が測定できる。

メインＤ／Ａコンバータ１２のフルスケール電圧Ｖ_{ＦＳ＿ＭＡＩＮ}は、Ｙ_{ＭＩＮ＿ＭＡＩＮ}とＹ_{ＭＡＸ＿ＭＡＩＮ}の差分によって求められる。
Ｖ_{ＦＳ＿ＭＡＩＮ}＝Ｙ_{ＭＡＸ＿ＭＡＩＮ}−Ｙ_{ＭＩＮ＿ＭＡＩＮ}

同様にして、サブＤ／Ａコンバータ１６の最小出力電圧Ｙ_{ＭＩＮ＿ＳＵＢ}、最大出力電圧Ｙ_{ＭＡＸ＿ＳＵＢ}を測定し、それらの差分にもとづいてフルスケール電圧Ｖ_{ＦＳ＿ＳＵＢ}が計算される。具体的には、メインＤ／Ａコンバータ１２の入力コードを所定値（たとえばフルスケールの中点）に固定し、サブＤ／Ａコンバータ１６の入力コードを最大値（オール１）、最小値（オール０）に設定し、このときの出力電圧Ｖ_ＯＵＴをＡ／Ｄコンバータ２２によって読み取ることで最大出力電圧Ｙ_{ＭＡＸ＿ＳＵＢ}、最小出力電圧Ｙ_{ＭＡＸ＿ＳＵＢ}が測定される。そして、サブＤ／Ａコンバータ１６のフルスケール電圧Ｖ_{ＦＢ＿ＳＵＢ}は、Ｙ_{ＭＩＮ＿ＳＵＢ}とＹ_{ＭＡＸ＿ＳＵＢ}の差分によって求められる。
Ｖ_{ＦＳ＿ＳＵＢ}＝Ｙ_{ＭＡＸ＿ＳＵＢ}−Ｙ_{ＭＩＮ＿ＳＵＢ}

式（１）〜（７）は、測定されたＫ個のデータＬ［０］〜Ｌ［Ｋ−１］にもとづいて回帰直線（III）を計算するアルゴリズムである。ａ_ＲＥＡＬは、回帰直線（III）の傾きであり、Ｙ_ＲＥＡＬは、区間Ｐの最小入力コードＸ_０に対応する出力電圧である。
区間Ｐにおける回帰直線は、
Ｙ＝ａ_ＲＥＡＬ×（Ｄ_ＣＡＬ−Ｘ_０）＋Ｙ_ＲＥＡＬ
で与えられる。

式（８）に示すように、理想入出力特性の傾きａ_{ＩＤＥＡＬ}は、メインＤ／Ａコンバータ１２の最大出力電圧Ｙ_{ＭＡＸ＿ＭＡＩＮ}と最小出力電圧Ｙ_{ＭＩＮ＿ＭＡＩＮ}の差分をフルスケールの階調数（２^Ｎ−１）で除算することにより計算できる。

理想入出力特性は、
Ｙ＝ａ_{ＩＤＥＡＬ}×Ｄ_ＣＡＬ＋Ｙ_{ＭＩＮ＿ＭＡＩＮ}
であるから、Ｄ_ＣＡＬ＝Ｐ・２^Ｎ／Ｓを代入することで、式（９）に示すようにＹ_{ＩＤＥＡＬ}が計算できる。２^Ｎ／Ｓは、区間Ｐの階調数である。

このようにして、区間Ｐにおいて、入力コードＸ_０に対する理想入出力特性上の値Ｙ_{ＩＤＥＡＬ}と、その入力コードＸ_０に対応する回帰直線上の値Ｙ_ＲＥＡＬが計算され、それらの差分Ｔｉ［Ｐ］が算出される。
Ｔｉ［Ｐ］＝Ｙ_ＲＥＡＬ−Ｙ_{ＩＤＥＡＬ} …（１０）

また、区間Ｐにおいて、理想入出力特性の傾きａ_{ＩＤＥＡＬ}と回帰直線の傾きａ_ＲＥＡＬが計算され、それらの差分Ｔｓ［Ｐ］が算出される。
Ｔｓ［Ｐ］＝ａ_ＲＥＡＬ−ａ_{ＩＤＥＡＬ} …（１１）

以上がキャリブレーション回路２０のキャリブレーション処理である。

続いて、実動作時におけるＤ／Ａコンバータ１０の動作を説明する。
図５（ａ）は、補正テーブルＴｉ［０］〜Ｔｉ［Ｋ−１］、Ｔｓ［０］〜Ｔｓ［Ｋ−１］と、ＩＮＬの関係を示す図であり、図５（ｂ）は、入力コードＤ_ＩＮ応じた補正量Ｓ２の関係を示す図である。

第１演算部１４は、実動作時において、以下の処理を行う。
（ｈ）入力コードＤ_ＩＮが含まれる区間Ｐを判定する。
（ｉ）補正テーブル（３０）から、データＴｉ［Ｐ］、Ｔｓ［Ｐ］を読み出す。
（ｊ）データＴｉ［Ｐ］、Ｔｓ［Ｐ］にもとづいて、式（１２）にしたがってサブＤ／Ａコンバータ１６が出力すべき補正量、すなわち第２アナログ信号Ｓ２を計算する。
Ｓ２＝Ｔｉ［Ｐ］＋Ｔｓ［Ｐ］・（Ｄ_ＩＮ−Ｐ・２^Ｎ／Ｓ） …（１２）

そして、その補正量Ｓ２が得られるように、式（１３）にしたがってサブＤ／Ａコンバータ１６に設定すべき補正コードＤ_ＣＭＰを計算する。
Ｄ_ＣＭＰ＝ＳｕｂＤＡＣＺ−Ｓ２・（２^Ｍ−１）／Ｖ_{ＦＳ＿ＳＵＢ} …（１３）
上述のように、Ｖ_{ＦＳ＿ＳＵＢ}はサブＤ／Ａコンバータのフルスケール電圧であり、ＳｕｂＤＡＣＺは、補正量ゼロを与える入力コードである。たとえばＳｕｂＤＡＣＺは、サブＤ／Ａコンバータ１６がフルスケールの中点電圧を出力するコードであってもよい。

図６（ａ）は、Ｄ／Ａコンバータシステム１００のキャリブレーション前のＩＮＬおよびＤＮＬ（微分非線形性）の測定結果を、図６（ｂ）は、キャリブレーション後のＩＮＬおよびＤＮＬの測定結果を示す図である。測定したメインＤ／Ａコンバータ１２のフルスケールは、＋０．５Ｖ〜＋２．９Ｖ、メインＤ／Ａコンバータ１２の分解能は０．１５ｍＶ（Ｎ＝１４ビット）であり、サブＤ／Ａコンバータ１６のフルスケールは−３８ｍＶ〜＋３８ｍＶ、サブＤ／Ａコンバータ１６の分解能は０．１５ｍＶ（Ｍ＝９ビット）、測定用のＡ／Ｄコンバータ２２の分解能は０．４ｍＶ（１３ビット）である。

図６（ａ）、（ｂ）に示すように、キャリブレーション前に±１．３ｍＶ程度あった非線形誤差は、±０．１８ｍＶ以下に抑制されている。これはＡ／Ｄコンバータ２２の分解能の半分以下の誤差に抑えられたことを意味しており、精度が低いＡ／Ｄコンバータ２２を用いて、メインＤ／Ａコンバータ１２の非線形を良好に補正できることがわかる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

図７は、第１の変形例に係るＤ／Ａコンバータシステム１００ａの構成を示すブロック図である。Ａ／Ｄコンバータ２２自体が非線形誤差を有する場合、それを用いてメインＤ／Ａコンバータ１２をキャリブレーションすると、Ａ／Ｄコンバータ２２の誤差が反映されてしまう。そこで図７のＤ／Ａコンバータシステム１００ａでは、メインＤ／Ａコンバータ１２のキャリブレーションに先立ち、Ａ／Ｄコンバータ２２をキャリブレーション可能に構成される。Ｄ／Ａコンバータシステム１００ａは、図２のＤ／Ａコンバータシステム１００に加えて、スイッチＳＷ１、ＳＷ２、測定用端子Ｐ１、データ入力端子Ｐ２をさらに備える。Ｄ／Ａコンバータシステム１００ａの測定用端子Ｐ１には、外部測定器４０が接続可能に構成される。外部測定器４０は、高精度なＡ／Ｄコンバータあるいは電圧計である。

第１スイッチＳＷ１は、加算部１８の出力端子と、Ａ／Ｄコンバータ２２の入力端子の間に設けられ、メインＤ／Ａコンバータ１２のキャリブレーション時にオンする。第２スイッチＳＷ２は、Ａ／Ｄコンバータ２２の入力端子と測定用端子Ｐ１の間に設けられ、Ａ／Ｄコンバータ２２のキャリブレーション時にオンする。

Ａ／Ｄコンバータ２２のキャリブレーション時において、出力電圧Ｖ_ＯＵＴがスイープ、あるいはランダムに変化し、それに応じたＡ／Ｄコンバータ２２の出力Ｄ_ＯＵＴが第２演算部２４に入力される。また外部測定器４０による計測値Ｄ_ＯＵＴ’がデータ入力端子Ｐ２を介して第２演算部２４に入力される。第２演算部２４は、２つのデータＤ_ＯＵＴとＤ_ＯＵＴ’にもとづいて、階調ごとのＡ／Ｄコンバータ２２の誤差を計算し、メモリ３０にＡ／Ｄコンバータ２２の補正テーブルを書き込む。これによりＡ／Ｄコンバータ２２のキャリブレーションが完了し、外部測定器４０が取り外される。

メインＤ／Ａコンバータ１２のキャリブレーション時には、第２演算部２４は、メモリ３０からＡ／Ｄコンバータ２２の補正用テーブルを参照し、Ａ／Ｄコンバータ２２の出力値Ｄ_ＯＵＴを補正する。

以上の構成によれば、Ａ／Ｄコンバータ２２の非線形誤差を打ち消すことができる。

図８は、第２の変形例に係るＤ／Ａコンバータシステム１００ｂの構成を示すブロック図である。Ｄ／Ａコンバータシステム１００ｂは、複数のＤ／Ａコンバータ１０＿０〜１０＿Ｖを備える。Ｖは任意の自然数である。各Ｄ／Ａコンバータ１０は、すでに説明したように、メインＤ／Ａコンバータ１２およびサブＤ／Ａコンバータ１６を含んでいる。単一のＡ／Ｄコンバータ２２は、複数のＤ／Ａコンバータ１０＿０〜１０＿Ｖによって共有され、第１スイッチＳＷ１＿１〜ＳＷ１＿Ｖによって接続先が切りかえ可能となっている。

第２演算部２４は、第１スイッチＳＷ１＿１〜ＳＷ＿Ｖを順に切りかえながら、対応するＤ／Ａコンバータ１０＿０〜１０＿Ｖをキャリブレーションする。メモリ３０には、Ｄ／Ａコンバータ１０それぞれの補正テーブルＴｉ［０，０：Ｓ−１］〜Ｔｉ［Ｖ，０：Ｓ−１］、Ｔｓ［０，０：Ｓ−１］〜Ｔｓ［Ｖ，０：Ｓ−１］が格納される。第１演算部１４は、ｉ番目のＤ／Ａコンバータ１０＿ｉを使用する際には、対応する補正テーブルＴｉ［ｉ，０：Ｓ−１］、Ｔｓ［ｉ，０：Ｓ−１］を参照する。

この構成によれば、単一のＡ／Ｄコンバータ２２および単一の第２演算部２４によって、複数のＤ／Ａコンバータ１０をキャリブレーションできる。

図９は、第３の変形例に係るＤ／Ａコンバータシステム１００ｃの構成を示すブロック図である。図２の構成では、メインＤ／Ａコンバータ１２とサブＤ／Ａコンバータ１６の入力コードの設定タイミングの時間差が、出力電圧Ｖ_ＯＵＴにグリッジを生じさせる場合がある。この問題を解決するために、Ｄ／Ａコンバータシステム１００ｃは、メインＤ／Ａコンバータ１２に対する入力コードＤ_ＩＮと、サブＤ／Ａコンバータ１６に対する入力コードＤ_ＣＭＰをラッチするラッチ回路４２を備える。これにより、２つの入力コードの設定タイミングが一致し、グリッジを抑制できる。

上述の任意の変形例は、任意のその他の変形例との組み合わせが可能であり、そうした構成も本発明の範囲に含まれる。

最後に、Ｄ／Ａコンバータシステム１００のアプリケーションの例を説明する。
図１０は、実施の形態に係るＤ／Ａコンバータシステム１００を備える試験装置２の構成を示すブロック図である。試験装置２は、ＤＵＴ１に試験パターンＳ_ＰＡＴを入力し、それに応じてＤＵＴ１から出力される信号Ｓ_ＤＵＴを受け、ＤＵＴ１の良否を判定し、あるいは不良箇所を特定する。図１０には、いわゆるピンエレクトロニクスと称される回路ブロックが示される。

ドライバＤＲは、入力されたデータに応じた試験パターンＳ_ＰＡＴを生成する。ドライバＤＲが生成する試験パターンＳ_ＰＡＴのハイレベル電圧Ｖ_Ｈ、ローレベル電圧Ｖ_Ｌはそれぞれ独立に調節可能となっている。実施の形態に係るＤ／Ａコンバータシステム１００は、ハイレベル電圧Ｖ_Ｈ、ローレベル電圧Ｖ_Ｌを設定する用途に利用できる。あるいは、図１には図示しないが、終端電圧を生成するドライバに対して、アナログ電圧を与える用途にＤ／Ａコンバータシステム１００を用いてもよい。

タイミングコンパレータＣＭＰ＿Ｈは、ＤＵＴ１からの信号Ｓ_ＤＵＴを受け、上側しきい値Ｖ_ＴＨ＿Ｔと比較し、比較結果を所定の周期ごとにラッチする。タイミングコンパレータＣＭＰ＿Ｌは、信号Ｓ_ＤＵＴを下側しきい値Ｖ_ＴＨ＿Ｌと比較し、所定の周期ごとにラッチする。しきい値電圧Ｖ_ＴＨ＿Ｈ、Ｖ_ＴＨ＿Ｌは調節可能となっており、Ｄ／Ａコンバータシステム１００は、これらのしきい値電圧Ｖ_ＴＨ＿Ｈ、Ｖ_ＴＨ＿Ｌを生成する用途にも利用できる。

あるいは、実施の形態に係るＤ／Ａコンバータシステム１００は、より汎用的な用途に利用することも可能である。上述したように、汎用のマイクロコントローラには、中央演算処理装置に加えてＡ／Ｄコンバータが内蔵され、さらにＤ／Ａコンバータを内蔵するものがある。しかしながら、残念なことに、汎用のマイクロコントローラのＤ／Ａコンバータの精度はそれほど高くないのが実情である。そこで、実施の形態に係るＤ／Ａコンバータシステム１００を、こうした汎用のマイクロコントローラに内蔵することにより、コスト増を招くことなく、精度の高いＤ／Ａコンバータを得ることができる。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…Ｄ／Ａコンバータシステム、１０…Ｄ／Ａコンバータ、１２…メインＤ／Ａコンバータ、１４…第１演算部、１６…サブＤ／Ａコンバータ、１８…加算部、２０…キャリブレーション回路、２２…Ａ／Ｄコンバータ、２４…第２演算部、３０…メモリ、４０…外部測定器、ＳＷｏ…出力スイッチ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、Ｐ１…測定用端子、Ｐ２…データ入力端子、１…ＤＵＴ、２…試験装置。

Claims

Ｎビット（Ｎは自然数）の入力コードをアナログ出力信号に変換するＤ／Ａコンバータと、前記Ｄ／Ａコンバータをキャリブレーションするキャリブレーション回路と、を備えるＤ／Ａコンバータシステムであって、
前記Ｄ／Ａコンバータは、
前記入力コードをデジタル／アナログ変換して第１アナログ信号を生成する、バイナリ重み付けされた素子で構成されるメインＤ／Ａコンバータと、
キャリブレーション工程において予め生成された補正テーブルにもとづいて、前記入力コードに応じたＭビット（ＭはＭ＜Ｎなる自然数）の補正コードを生成する第１演算部と、
前記補正コードをデジタル／アナログ変換して第２アナログ信号を生成するサブＤ／Ａコンバータと、
前記第１アナログ信号と前記第２アナログ信号を加算し、前記アナログ出力信号を生成する加算部と、
を備え、
前記キャリブレーション回路は、
前記アナログ出力信号をアナログ／デジタル変換し、デジタル値を生成するアナログ／デジタル変換器と、
キャリブレーション工程において、前記Ｄ／Ａコンバータに対する入力コードを制御し、それにともない生成される前記アナログ出力信号に応じた前記デジタル値にもとづき、前記補正テーブルを生成する第２演算部と、
を備え、
前記キャリブレーション回路は、
前記キャリブレーション工程において、
（ａ）前記メインＤ／Ａコンバータの入出力特性の不連続点を跨がないように、前記入力コードが取り得る全範囲を複数の区間０〜Ｓ−１（Ｓは２以上の整数）に分割するステップと、
（ｂ）各区間において前記メインＤ／Ａコンバータに対する入力コードを変化させ、各入力コードに対応する前記デジタル値を取得するステップと、
（ｃ）各区間０〜Ｓ−１それぞれにおいて、前記入力コードと前記デジタル値の回帰直線を計算するステップと、
（ｄ）各区間０〜Ｓ−１それぞれについて、ひとつの入力コードに対する理想入出力特性上の値と、その入力コードに対応する回帰直線上の値の差分Ｔｉを算出するステップと、
（ｅ）各区間０〜Ｓ−１それぞれについて、前記理想入出力特性の傾きと前記回帰直線の傾きの差分Ｔｓを計算するステップと、
（ｆ）各区間０〜Ｓ−１ごとに得られた差分Ｔｉ［０］〜Ｔｉ［Ｓ−１］および傾きの差分Ｔｓ［０］〜Ｔｓ［Ｓ−１］を前記補正テーブルとして保持するステップと、
を実行することを特徴とするＤ／Ａコンバータシステム。
前記キャリブレーション工程のステップ（ｂ）〜（ｆ）に対応して、前記キャリブレーション回路は、各区間ごとに、
（ｇ−１）区間を小区間０〜Ｋ−１に分割するステップと、
（ｇ−２）小区間０〜Ｋ−１それぞれの入力コードの最小値を前記メインＤ／Ａコンバータに入力し、各最小値に対応するデジタル値Ｌを取得するステップと、
（ｇ−３）小区間０〜Ｋ−１に対して得られたデジタル値Ｌ［０］〜Ｌ［Ｋ−１］にもとづいて、式（１）〜（１１）にしたがって、その区間Ｐの差分Ｔｉ［Ｐ］および傾きの差分Ｔｓ［Ｐ］を計算するステップと、
を実行することを特徴とする請求項１に記載のＤ／Ａコンバータシステム。
ＡｖｇＸ＝（Ｋ−１）／２ …（１）
ＡｖｇＹ＝Σ_{ｋ＝０：Ｋ−１}Ｌ［ｋ］／Ｋ …（２）
ＳｑＸＸ＝Σ_{ｋ＝０：Ｋ−１}｛（ｋ−ＡｖｇＸ）^２｝ …（３）
ＳｑＸＹ＝Σ_{ｋ＝０：Ｋ−１}｛（Ｌ［ｋ］−ＡｖｇＹ）・（ｋ−ＡｖｇＸ）｝ …（４）
ａ_ＲＥＡＬ’＝ＳｑＸＹ／ＳｑＸＸ …（５）
ａ_ＲＥＡＬ＝ａ_ＲＥＡＬ’・Ｋ・Ｓ／２^Ｎ …（６）
Ｙ_ＲＥＡＬ＝ＡｖｇＹ−ａ_ＲＥＡＬ’／ＡｖｇＸ …（７）
ａ_{ＩＤＥＡＬ}＝（Ｙ_{ＭＡＸ＿ＭＡＩＮ}−Ｙ_{ＭＩＮ＿ＭＡＩＮ}）／（２^Ｎ−１） …（８）
Ｙ_{ＩＤＥＡＬ}＝ａ_{ＩＤＥＡＬ}・Ｐ・２^Ｎ／Ｓ＋Ｙ_{ＭＩＮ＿ＭＡＩＮ} …（９）
Ｔｉ［Ｐ］＝Ｙ_ＲＥＡＬ−Ｙ_{ＩＤＥＡＬ} …（１０）
Ｔｓ［Ｐ］＝ａ_ＲＥＡＬ−ａ_{ＩＤＥＡＬ} …（１１）
（但し、Ｙ_{ＭＩＮ＿ＭＡＩＮ}はメインＤ／Ａコンバータの最小出力電圧、Ｙ_{ＭＡＸ＿ＭＡＩＮ}はメインＤ／Ａコンバータの最大出力電圧）
前記第１演算部は、実動作時において、
（ｈ）前記入力コードが含まれる区間Ｐを判定するステップと、
（ｉ）前記補正テーブルから、データＴｉ［Ｐ］、Ｔｓ［Ｐ］を読み出すステップと、
（ｊ）データＴｉ［Ｐ］、Ｔｓ［Ｐ］にもとづいて、式（１２）、（１３）にしたがって前記サブＤ／Ａコンバータに入力すべき補正コードＤ_ＣＭＰを計算するステップと、
を備えることを特徴とする請求項１または２に記載のＤ／Ａコンバータシステム。
Ｓ２＝Ｔｉ［Ｐ］＋Ｔｓ［Ｐ］・（Ｄ_ＩＮ−Ｐ・２^Ｎ／Ｓ） …（１２）
Ｄ_ＣＭＰ＝ＳｕｂＤＡＣＺ−Ｓ２・（２^Ｍ−１）／Ｖ_{ＦＳ＿ＳＵＢ} …（１３）
（但し、Ｖ_{ＦＳ＿ＳＵＢ}はサブＤ／Ａコンバータのフルスケール電圧、ＳｕｂＤＡＣＺは、サブＤ／Ａコンバータに設定する所定のコード）
前記Ｄ／Ａコンバータは複数設けられ、
前記キャリブレーション回路は複数のＤ／Ａコンバータで共有され、前記Ｄ／Ａコンバータごとの前記補正テーブルを有することを特徴とする請求項１から３のいずれかに記載のＤ／Ａコンバータシステム。
請求項１から４のいずれかに記載のＤ／Ａコンバータシステムを備えることを特徴とする試験装置。