JP2013123020A - Device for mounting ic chip with bump to circuit board and mounting method - Google Patents
Device for mounting ic chip with bump to circuit board and mounting method Download PDFInfo
- Publication number
- JP2013123020A JP2013123020A JP2011271735A JP2011271735A JP2013123020A JP 2013123020 A JP2013123020 A JP 2013123020A JP 2011271735 A JP2011271735 A JP 2011271735A JP 2011271735 A JP2011271735 A JP 2011271735A JP 2013123020 A JP2013123020 A JP 2013123020A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- chip
- bumps
- image
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Analysis (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Image Processing (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、バンプ付きＩＣチップを回路基板に実装する装置及び方法に関し、特に、前記ＩＣチップのバンプ形成面の画像データに基づいてバンプの正確な位置を推定し、前記回路基板上への前記のＩＣチップの実装位置を補正する機能を有する実装装置及び実装方法に関する。 The present invention relates to an apparatus and method for mounting an IC chip with a bump on a circuit board, and in particular, estimates an accurate position of a bump based on image data of a bump formation surface of the IC chip, and The present invention relates to a mounting apparatus and a mounting method having a function of correcting the mounting position of the IC chip.
従来、ＩＣ部品におけるバンプの検査方法としては、例えば、複数にＩＣ部品に対して、各々のバンプ形成面に夫々のバンプの形成を行なった後、そのまま、夫々のバンプの形成状態の画像を撮像して、当該夫々の画像処理を行なうことで、夫々のバンプの形成状態の検査を行なうという検査方法がある。 Conventionally, as a method for inspecting bumps in an IC component, for example, after forming each bump on each bump formation surface for a plurality of IC components, an image of the formation state of each bump is taken as it is. Then, there is an inspection method in which the formation state of each bump is inspected by performing each image processing.
前記の検査方法として、例えば、特許文献１に記載の発明は、ラインセンサーカメラと変位検出器と移動ステージと画像処理装置とを備え、上記移動ステージにより複数列に配置されたバンプを一方向に順次移動し、該列状のバンプを上記ラインセンサーカメラにより画像として取込み、上記画像処理装置により上記バンプの中心位置を計測し、該計測された中心位置データに基づいて、上記バンプと上記変位検出器との相対位置を各々決定し、上記変位検出器から上記バンプの中心の高さ情報を得ることを特徴としている。 As the inspection method, for example, the invention described in Patent Document 1 includes a line sensor camera, a displacement detector, a moving stage, and an image processing device, and bumps arranged in a plurality of rows by the moving stage in one direction. The bumps in a row are sequentially moved, the line sensor camera captures the image as an image, the center position of the bump is measured by the image processing device, and the bump and the displacement detection are performed based on the measured center position data. A relative position with respect to the device is determined, and height information of the center of the bump is obtained from the displacement detector.
また、特許文献２は、ボールグリッドアレイ型電子デバイスの自動実装に用いる画像認識方法とこの方法を実施するための装置が開示されている。特許文献２に開示された発明は、ボールグリッドアレイ型のパッケージの底面を撮像し、前記パッケージの画像データから、所定の最小値以上であって所定の最大値以下の面積を有する複数の小粒状の像を検出し、これらの像を結ぶ直線の傾きによって、前記パッケージの傾きを求めることを特徴としている。 Patent Document 2 discloses an image recognition method used for automatic mounting of a ball grid array type electronic device and an apparatus for carrying out this method. The invention disclosed in Patent Document 2 images a bottom surface of a ball grid array type package, and, based on the image data of the package, a plurality of small particles having an area that is greater than or equal to a predetermined minimum value and less than or equal to a predetermined maximum value. The image is detected, and the inclination of the package is obtained by the inclination of a straight line connecting these images.
しかしながら、上述のような特許文献１に開示された検査方法では、ラインセンサーカメラのサンプリングレートを変えない限り、すなわち、前記のサンプリングレートが同一のままでは、前記のＩＣチップの移動速度に比例して解像度は低下する。その結果、前記ＩＣチップ上のバンプのコントラストが十分に確保できないことや、バンプの直径が１ピクセル前後になることから画像サンプリング解像度の低下の影響による位置決め精度が低下するという問題がある。 However, in the inspection method disclosed in Patent Document 1 as described above, unless the sampling rate of the line sensor camera is changed, that is, if the sampling rate remains the same, it is proportional to the moving speed of the IC chip. The resolution is reduced. As a result, there is a problem that the contrast of the bumps on the IC chip cannot be sufficiently secured and the positioning accuracy due to the influence of the decrease in the image sampling resolution is lowered because the bump diameter is about 1 pixel.
また、特許文献２に開示された画像認識装置及び画像認識方法は、パッケージの傾きを求めるに止まり、電子デバイスの底面に形成された個々の半田ボールの形状等の特徴をそれぞれ考慮していない。そのため、ＩＣチップの実装位置を補正する能力に限界がある。 Further, the image recognition apparatus and the image recognition method disclosed in Patent Document 2 are not limited to obtaining the inclination of the package, and do not consider the characteristics such as the shape of individual solder balls formed on the bottom surface of the electronic device. Therefore, there is a limit to the ability to correct the IC chip mounting position.
従って、本発明の目的は、上記問題を解決することにあって、ＩＣ部品の電極上に形成された夫々のバンプの画像を取得し、当該取得された夫々の画像の画像処理を行なうことで、高精度かつ効率的なＩＣ部品の実装装置及び実装方法を提供することにある。 Accordingly, an object of the present invention is to solve the above-described problem, by acquiring an image of each bump formed on the electrode of the IC component, and performing image processing on the acquired image. Another object of the present invention is to provide a highly accurate and efficient IC component mounting apparatus and mounting method.
上記目的を達成するために、本発明は以下のように構成する。 In order to achieve the above object, the present invention is configured as follows.
本発明に係るバンプ付きＩＣチップを回路基板に実装する装置は、複数のバンプが形成されたＩＣチップのバンプ形成面の画像を取得する撮像装置と、当該取得された画像をデジタルデータ化処理し、前記デジタルデータ化された画像データを用いて前記バンプのそれぞれについて頂点の検出、重心位置の算出及びバンプの特徴量の算出を並列的に処理する複数の処理エレメントと、前記の並列処理の結果に基づいて、バンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢を計算し、前記の計算されたバンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢に基づいて、前記ＩＣチップの回路基板上への実装位置を決定する位置決め演算処理部とを備えること、を特徴とする。 An apparatus for mounting an IC chip with bumps on a circuit board according to the present invention includes an imaging apparatus for acquiring an image of a bump forming surface of an IC chip on which a plurality of bumps are formed, and digitalizing the acquired image. A plurality of processing elements for performing parallel processing of vertex detection, centroid position calculation and bump feature value calculation for each of the bumps using the digitalized image data, and the result of the parallel processing Based on each of the bumps and the position and orientation of the IC chip, and on the circuit board of the IC chip based on the calculated position of the bump and the position and orientation of the IC chip. And a positioning calculation processing unit for determining a mounting position on.
前記のバンプ付きＩＣチップの実装装置によれば、画像処理によって得られた画像データが複数の処理エレメントで並列処理される。そのため、ＩＣチップ上に形成された１０００個程度のバンプが存在する場合であっても、処理時間を増加すること無く、ＩＣチップの実装位置を精度良く決定することができる。 According to the mounting device for the IC chip with bumps, the image data obtained by the image processing is processed in parallel by the plurality of processing elements. Therefore, even if there are about 1000 bumps formed on the IC chip, the mounting position of the IC chip can be accurately determined without increasing the processing time.
本発明に係るバンプ付きＩＣチップを回路基板に実装する方法は、複数のバンプが形成されたＩＣチップのバンプ形成面の画像を取得し、当該取得された画像の画像処理を行い、前記画像処理によって得られた画像データを複数の処理エレメントによって、前記バンプのそれぞれについて頂点の検出、重心位置の算出及びバンプの特徴量の算出を並列的に処理し、前記の並列処理の結果に基づいて、バンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢を計算し、前記の計算されたバンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢に基づいて、前記ＩＣチップの回路基板上への実装位置を決定すること、を特徴とする。 The method of mounting an IC chip with bumps on a circuit board according to the present invention acquires an image of a bump forming surface of an IC chip on which a plurality of bumps are formed, performs image processing on the acquired image, and performs the image processing. A plurality of processing elements are used to process the image data obtained by the above processes in parallel for vertex detection, centroid position calculation, and bump feature value calculation for each of the bumps, based on the results of the parallel processing, The position of each bump and the position and orientation of the IC chip are calculated, and the mounting position of the IC chip on the circuit board is calculated based on the calculated position of each bump and the position and orientation of the IC chip. Determining.
前記のバンプ付きＩＣチップの実装方法によれば、画像処理によって得られた画像データが複数の処理エレメントで並列処理される。そのため、ＩＣチップ上に形成された１０００個程度のバンプが存在する場合であっても、処理時間を増加すること無く、ＩＣチップの実装位置を精度良く決定することができる。また、定量的に算出された「バンプらしさ」を用いることによって、ＩＣチップの実装位置の補正に利用することができる。すなわち、本願発明は、後述するピークグレイレベルの分布及びピークグレイレベルの位置、或いはバンプの形状等に基づいて「バンプの特徴」を定量的に評価することを特徴としている。また、後述するように、バンプの形態及び形成位置と理想的な形態及び形成位置との違い等から複数の種類の特徴量を組み合わせて、更なる精度向上を図ることが可能になる。 According to the mounting method of the bumped IC chip, the image data obtained by the image processing is processed in parallel by the plurality of processing elements. Therefore, even if there are about 1000 bumps formed on the IC chip, the mounting position of the IC chip can be accurately determined without increasing the processing time. Further, by using the “bump-likeness” calculated quantitatively, it can be used for correcting the mounting position of the IC chip. That is, the present invention is characterized by quantitatively evaluating the “characteristics of the bump” based on the distribution of the peak gray level and the position of the peak gray level described later, or the shape of the bump. Further, as will be described later, it is possible to further improve the accuracy by combining a plurality of types of feature amounts due to the difference between the bump form and formation position and the ideal form and formation position.
また、前記のバンプ付きＩＣチップを回路基板に実装する方法は、前記の構成において、 前記の画像処理が、前記のバンプ形成面の画像を複数の小領域に分割することを含み、前記の並列処理が、前記の小領域に形成されているバンプのそれぞれの頂点の検出、重心位置の算出及び特徴量の算出を行うことを含むことを特徴とする。 Further, the method for mounting the bumped IC chip on the circuit board in the above configuration includes the image processing including dividing the image of the bump forming surface into a plurality of small regions, and the parallel processing. The processing includes detecting each vertex of the bump formed in the small region, calculating the center of gravity position, and calculating the feature amount.
前記のバンプ付きＩＣチップの実装方法によれば、バンプ形成面の画像を複数の小領域に分割して、前記の小領域に形成されているバンプのそれぞれの頂点の検出、重心位置の算出及び特徴量が複数の処理エレメントによって並列的に算出される。そのため、処理時間を増加すること無く、ＩＣチップの実装位置を精度良く決定することができる。 According to the mounting method of the IC chip with bumps, the image of the bump forming surface is divided into a plurality of small areas, detection of the vertices of the bumps formed in the small areas, calculation of the center of gravity position, and The feature amount is calculated in parallel by a plurality of processing elements. Therefore, the mounting position of the IC chip can be accurately determined without increasing the processing time.
また、前記のバンプ付きＩＣチップを回路基板に実装する方法は、前記の構成において、前記のバンプの特徴量の算出が、バンプのそれぞれについて探索範囲を決定し、前記探索範囲を平面視にてｌ×ｍ（ｌ及びｍは、自然数）の範囲に分割し、前記の範囲のそれぞれついてグレイレベルを算出することと、前記の算出されたグレイレベルに対する前記探索範囲外の領域におけるバンプのグレイレベルのコントラストを算出することと、前記の探索範囲のグレイレベルのうち、最も高いグレイレベルを検出することのうち、少なくとも一つ含むことを特徴とする。 Further, in the method of mounting the IC chip with bumps on the circuit board, in the configuration described above, the calculation of the feature amount of the bumps determines a search range for each of the bumps, and the search range is viewed in plan view. dividing the range into l × m (where l and m are natural numbers), calculating a gray level for each of the ranges, and a gray level of the bump in the region outside the search range with respect to the calculated gray levels And at least one of detecting the highest gray level among the gray levels in the search range.
前記のバンプ付きＩＣチップの実装方法によれば、前記のＩＣチップに形成された全てのバンプの形態及び形成位置と理想的な形態及び形成位置との違い、すなわち、それぞれのバンプについて「バンプらしさ」を定量的に評価することが可能になる。 According to the mounting method of the bumped IC chip, the difference between the form and the formation position of all the bumps formed on the IC chip and the ideal form and the formation position, that is, for each bump, Can be quantitatively evaluated.
また、前記のバンプ付きＩＣチップを回路基板に実装する方法は、前記の構成において、前記の探索範囲の決定が、バンプの配置に関する設計データに画像内のバンプを対比することによって画像内のバンプを検出することと、検出された画像内のバンプと標準パターンを対比することを含むことを特徴とする。 Further, the method of mounting the bumped IC chip on the circuit board has the above configuration, wherein the search range is determined by comparing the bumps in the image with the design data relating to the arrangement of the bumps. And comparing the bumps in the detected image with a standard pattern.
前記のバンプ付きＩＣチップの実装方法によれば、前記の探索範囲の決定が、バンプの配置に関する設計データ及びバンプの標準パターンに基づいて形成されるため、探索範囲の決定のための処理時間の短縮を図ることが可能になる。 According to the mounting method of the IC chip with bumps, since the determination of the search range is formed based on the design data regarding the arrangement of the bumps and the standard pattern of the bumps, the processing time for determining the search range can be reduced. It becomes possible to shorten.
また、前記のバンプ付きＩＣチップを回路基板に実装する方法は、前記の構成において、前記ＩＣチップに形成されたそれぞれのバンプについて、バンプの配置に関する設計データと検出されたバンプの位置との間に補正モデルを定義し、バンプの配置に関する設計データと前記の検出されたバンプの位置との誤差と、前記特徴量から算出したバンプの重み付け係数との積を定義し、前記定義された積の関数の総和からなる関数が極小になるような重み付け係数を算出し、前記の重み付け係数を用いて、前記の推定されたバンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢を補正することを特徴とする。 Further, the method for mounting the IC chip with bumps on the circuit board has the above configuration in which, for each bump formed on the IC chip, between the design data regarding the arrangement of the bumps and the detected bump position. A correction model is defined, and a product of an error between the design data regarding the arrangement of the bump and the detected bump position and the weighting coefficient of the bump calculated from the feature amount is defined. Calculating a weighting coefficient that minimizes a function consisting of a sum of functions, and correcting the estimated position of each bump and the position and orientation of the IC chip using the weighting coefficient; And
前記のバンプ付きＩＣチップの実装方法によれば、バンプの位置の設計データと、ＩＣチップに形成されたバンプの写真に基づいて、ＩＣチップの取り付け位置を最小二乗法等の一般的なフィッティングモデルを用いて決定することができる。 According to the above-described mounting method of an IC chip with bumps, a general fitting model such as a least square method is used to set the mounting position of the IC chip based on the design data of the bump position and the photograph of the bump formed on the IC chip. Can be determined.
本発明のバンプ付きＩＣチップの回路基板上への実装装置及び方法によれば、それぞれのバンプの取り付け位置だけで無くバンプの特徴を考慮しつつＩＣチップを回路基板上へ取り付けることができるので、ＩＣチップの取り付け精度を向上することができる。 According to the mounting apparatus and method of the bumped IC chip on the circuit board of the present invention, the IC chip can be mounted on the circuit board while considering not only the mounting position of each bump but also the characteristics of the bump. The mounting accuracy of the IC chip can be improved.
前記のバンプ付きＩＣチップの実装方法によれば、バンプの位置の設計データと、ＩＣチップに形成されたバンプの写真に基づいて、ＩＣチップの取り付け位置を最小二乗法等の一般的なフィッティングモデルを用いて決定することができる。そのため、高価なカメラを増設すること無く、ＩＣチップの取り付け精度を向上することができる。 According to the above-described mounting method of an IC chip with bumps, a general fitting model such as a least square method is used to set the mounting position of the IC chip based on the design data of the bump position and the photograph of the bump formed on the IC chip. Can be determined. Therefore, the IC chip mounting accuracy can be improved without adding an expensive camera.
本発明に係るバンプ付きＩＣチップの回路基板への実装装置及び実装方法を、以下の実施形態に基づいて具体的に説明するが、以下に示す実施形態は本発明の一例であって、本発明はこの実施形態に限定されるものではない。 A mounting device and a mounting method of a bumped IC chip according to the present invention on a circuit board will be specifically described based on the following embodiments. The embodiments described below are examples of the present invention, and Is not limited to this embodiment.
（バンプ付きＩＣチップの回路基板への実装装置）
図１は、本発明の実施形態に係るバンプ付きＩＣチップ４の回路基板８への実装装置１００の構成を模式的に示したブロック図である。実装装置１００は、演算処理部１と、撮像装置２と、モーションコントローラ６１と、移載手段６と、吸着手段としての吸着ヘッド５とを備える。
(Device for mounting IC chip with bump on circuit board)
FIG. 1 is a block diagram schematically showing a configuration of a mounting device 100 for mounting a bumped IC chip 4 on a circuit board 8 according to an embodiment of the present invention. The mounting apparatus 100 includes an arithmetic processing unit 1, an imaging device 2, a motion controller 61, a transfer unit 6, and a suction head 5 as a suction unit.
前記のモーションコントローラ６１は、演算処理部１から受信した制御信号に基づいて移載手段６及び吸着ヘッド５の動作を制御し、前記の吸着ヘッド５は、チップカセット３に収納された複数のバンプ付きＩＣチップ４（以下、単に「チップ」という。）から前記チップ４を吸着保持する。移載手段６は、前記チップ４のバンプ形成面が撮像装置２に撮像されるように露出させた状態を維持しつつ回路基板８の上側に搬送する。なお、前記の回路基板８は、基板ステージ７上に配置されている。 The motion controller 61 controls the operation of the transfer means 6 and the suction head 5 based on the control signal received from the arithmetic processing unit 1, and the suction head 5 includes a plurality of bumps housed in the chip cassette 3. The chip 4 is sucked and held from the attached IC chip 4 (hereinafter simply referred to as “chip”). The transfer means 6 conveys the bump forming surface of the chip 4 to the upper side of the circuit board 8 while maintaining the exposed state so that the imaging device 2 can take an image. The circuit board 8 is disposed on the substrate stage 7.
撮像装置２は、ＣＣＤカメラ等で構成されており、前記の吸着ヘッド５がチップ４を保持している間に、チップ上に形成されたバンプの位置を撮像できるように配置されており、撮像したバンプの形成面の画像データを演算処理部１に送信する。 The imaging device 2 is composed of a CCD camera or the like, and is arranged so that the position of the bump formed on the chip can be imaged while the suction head 5 holds the chip 4. The image data of the formed bump formation surface is transmitted to the arithmetic processing unit 1.
図２は、図１に示す実装装置１００を構成する演算処理部１、撮像装置２及びモーションコントローラ６１の画像データの処理のフローを示すブロック構成図である。撮像装置２内に備えられたチップ撮像センサ２１によって前記のチップ４上に形成されたバンプ面が検知され、前記バンプ面が撮像装置２によって撮像される。取得された前記バンプ面の画像は、撮像装置２内においてＡ／Ｄ変換回路２２によってデジタルデータへ画像処理され、前記のデジタルデータ化された画像は、バッファメモリ等を有する画像取り込み部２３へ転送される。 FIG. 2 is a block configuration diagram illustrating a flow of processing of image data of the arithmetic processing unit 1, the imaging device 2, and the motion controller 61 configuring the mounting apparatus 100 illustrated in FIG. A bump imaging formed on the chip 4 is detected by the chip imaging sensor 21 provided in the imaging device 2, and the bump imaging is imaged by the imaging device 2. The acquired image of the bump surface is image-processed into digital data by the A / D conversion circuit 22 in the imaging device 2, and the digitalized image is transferred to the image capturing unit 23 having a buffer memory or the like. Is done.
前記の転送された画像は、演算処理部１内のホストコンピュータ（Ｈｏｓｔ Ｃｏｍｕｐｕｔｅｒ）１１内に設けられたメインメモリ部１１ａの一部である画像メモリ１１ｂに格納される。前記のホストコンピュータ１１は、カメラ、レンズ特性を考慮して前記の画像メモリ内に格納された画像データを補正し、前記のバンプ面上のバンプの形成の基準となるパターン（以下、単に「基準パターン」という。）を用いて、前記チップ４が前記の吸着ヘッド５によってどのような状態で吸着保持されているか、すなわち、前記の吸着ヘッド５における前記チップ４のおおよその位置を検出する演算処理を行う。 The transferred image is stored in an image memory 11 b which is a part of a main memory unit 11 a provided in a host computer 11 in the arithmetic processing unit 1. The host computer 11 corrects the image data stored in the image memory in consideration of camera and lens characteristics, and a pattern (hereinafter simply referred to as “reference”) for forming a bump on the bump surface. A calculation process for detecting in what state the chip 4 is sucked and held by the suction head 5, that is, an approximate position of the chip 4 in the suction head 5. I do.
前記バンプ面の画像データは、前記チップ４のおおよその位置のデータとともに画像処理部１２へ転送され、デバイスメモリ１２ｂを介して、処理エレメント１２ａへ転送される。尚、前記チップ４のおおよその位置を検出する演算処理は、処理エレメント１２ａが行っても良い。 The image data of the bump surface is transferred to the image processing unit 12 together with the data of the approximate position of the chip 4, and is transferred to the processing element 12a via the device memory 12b. The calculation process for detecting the approximate position of the chip 4 may be performed by the processing element 12a.
前記の処理エレメント１２ａは、前記デジタルデータ化された画像データを用いて前記バンプのそれぞれについて頂点（バンプピーク）の検出、重心位置及びバンプの特徴量の算出を並列的に処理する。通常、チップ４上にバンプは数１００個乃至１０００個程度も存在する。そのため、これらのバンプ全てについてそれぞれのバンプピークの検出、重心位置及びバンプの特徴量の算出等を単一の処理エレメント１２ａのみに行わせる場合、処理時間が増大する。そこで、図３に示すように、前記のバンプ形成面の画像を複数の小領域に分割し、複数の処理エレメント１２ａを用いて、前記の小領域のそれぞれについて、前記の小領域に形成されているバンプのそれぞれの頂点の検出、重心位置の算出及び特徴量の算出処理等を同時並列的に行わせることが好ましい。尚、図３は、処理エレメント（Ｐｒｏｃｅｓｓｉｎｇ Ｅｌｅｍｅｎｔ）１２ａにおいて行われる、図１に示す撮像装置２によって取り込まれた画像データの処理のフローチャートであって、前記のバンプ形成面の画像が８つの小領域に分割された事例を示す。但し、前記の小領域の個数は８つに限定されず、処理エレメント１２ａの個々の性能に応じて、８つ未満であっても８超にもすることができる。また、小領域の大きさも均等では無く相違していても良い。 The processing element 12a processes in parallel the detection of apexes (bump peaks) and the calculation of the center of gravity position and the feature amount of the bump for each of the bumps using the digitalized image data. Usually, there are several hundred to 1,000 bumps on the chip 4. For this reason, the processing time increases when only the single processing element 12a performs the detection of the respective bump peaks, the calculation of the center of gravity position and the feature amount of the bumps, etc. for all of these bumps. Therefore, as shown in FIG. 3, the image of the bump forming surface is divided into a plurality of small regions, and each of the small regions is formed in the small region using a plurality of processing elements 12a. It is preferable that the detection of the vertices of the bumps, the calculation of the center of gravity position, the calculation of the feature amount, and the like are performed simultaneously in parallel. 3 is a flowchart of processing of image data captured by the imaging device 2 shown in FIG. 1 performed in the processing element (Processing Element) 12a, and the image of the bump formation surface has eight small regions. The example divided into is shown. However, the number of the small regions is not limited to 8, and may be less than 8 or more than 8 depending on the individual performance of the processing element 12a. Further, the sizes of the small regions are not uniform and may be different.
前記のホストコンピュータ１１は、前記の処理エレメント１２ａが検出したバンプピークの情報、重心位置及びバンプの特徴量の算出結果に基づいて、前記の吸着ヘッド５における前記のチップ４の位置及び姿勢が前記の基準パターンからのどの程度ずれているか推定する。前記の基準パターンからのずれは、２次元座標（Ｘ，Ｙ）及び傾斜角度θを用いて、ΔＸ、ΔＹ及びΔθ等として定量的に算出される。 The host computer 11 determines the position and orientation of the chip 4 in the suction head 5 based on the information on the bump peak detected by the processing element 12a, the gravity center position, and the calculation result of the feature amount of the bump. The degree of deviation from the reference pattern is estimated. The deviation from the reference pattern is quantitatively calculated as ΔX, ΔY, Δθ, etc. using the two-dimensional coordinates (X, Y) and the inclination angle θ.
前記の算出された結果、すなわち、前記の吸着ヘッド５における前記のチップ４の基準パターンからのずれのデータは、有線若しくは無線のイーサネット（登録商標）を介して前記のモーションコントローラ６１に送信される。前記のモーションコントローラ６１は、前記のずれのデータを用いてチップ４の回路基板８上の実装位置を補正して、移載手段６及び吸着ヘッド５の動作を制御して前記の補正された実装位置にチップ４を実装する。 The calculated result, that is, the deviation data from the reference pattern of the chip 4 in the suction head 5 is transmitted to the motion controller 61 via wired or wireless Ethernet (registered trademark). . The motion controller 61 corrects the mounting position of the chip 4 on the circuit board 8 using the deviation data, and controls the operations of the transfer means 6 and the suction head 5 to correct the mounting. The chip 4 is mounted at the position.
なお、前記の演算処理部１を構成するハードウェアは特殊なデバイスで構成する必要は無く、例えば汎用品のＧＰＵ等の並列処理可能なボードを用いて構成することが可能である。 The hardware constituting the arithmetic processing unit 1 does not need to be configured by a special device, and can be configured by using a board capable of parallel processing such as a general-purpose GPU.
図４（ａ）は図１に示す実装装置１００を構成する撮像装置２が、チップ吸着ツール（Ｎｏｚｚｌｅ）５に吸着されたチップ４を撮像する工程を示す概略図であり、図４（ｂ）は撮像装置２によって撮像されたＩＣチップ４の画像の模式図である。以下、本発明の実施形態に係るバンプ付きＩＣチップの回路基板への実装方法を詳細に説明する。 4A is a schematic diagram illustrating a process in which the imaging device 2 configuring the mounting apparatus 100 illustrated in FIG. 1 images the chip 4 adsorbed by the chip adsorbing tool (Nozzle) 5, and FIG. FIG. 4 is a schematic diagram of an image of the IC chip 4 imaged by the imaging device 2. Hereinafter, a method for mounting a bumped IC chip on a circuit board according to an embodiment of the present invention will be described in detail.
（バンプ付きＩＣチップの回路基板への実装方法）
撮像装置２は、モーションコントローラ６１の図示しないエンコーダからの読み出し値によって、外部トリガおよび同期信号を受け取り、画像取り込みを行う。画像はあらかじめ指定された幅が取り込まれており、取り込んだ画像には、図４（ｂ）に示すように撮像対象となったチップ４とともに、前記の基準パターン（Ｃｒｉｔｅｒｉａ Ｐａｔｔｅｒｎ）が同時に撮像される。
(Method of mounting IC chip with bump on circuit board)
The imaging device 2 receives an external trigger and a synchronization signal based on a read value from an encoder (not shown) of the motion controller 61 and captures an image. A predetermined width is captured in the image, and the captured reference image (Criteria Pattern) is simultaneously captured in the captured image together with the chip 4 to be imaged as shown in FIG. 4B. .
前記の画像の座標はＸ及びＹからなる２次元座標系で表され、前記チップ４の推定された中心位置
から吸着ヘッド５の回転中心位置p0(x’0, y’0)までの距離をΔＸ、ΔＹ、回転成分をΔθと定義する。前記の回転中心位置p0(x’0, y’0)は、前記の基準パターンからの相対位置が事前に計測されており、不変量とする。
The coordinates of the image are represented by a two-dimensional coordinate system consisting of X and Y, and the estimated center position of the chip 4
The distance from the rotation center position p 0 (x ′ 0 , y ′ 0 ) to the suction head 5 is defined as ΔX, ΔY, and the rotation component is defined as Δθ. The rotation center position p 0 (x ′ 0 , y ′ 0 ) is an invariant because the relative position from the reference pattern is measured in advance.
バンプの対応付けはバンプの配置に関して前記の２次元座標系で表された（ｘ，ｙ）点列の設計データを参照し、画像内のバンプを検出する。例えば、図５（ａ）及び（ｂ）に示されるようにバンプ数が８個の場合、前記の８個のバンプの座標位置に関する設計データpi(xi, yi)（符号ｉは１乃至８の自然数）を参照する。 The bump correspondence is detected by referring to the design data of the (x, y) point sequence expressed in the two-dimensional coordinate system with respect to the bump arrangement. For example, as shown in FIGS. 5A and 5B, when the number of bumps is 8, the design data p i (x i , y i ) (symbol i is 1) regarding the coordinate positions of the 8 bumps. To a natural number of 8).
前記の設計データ及び基準パターンの推定位置からバンプ４１乃至４８毎の探索範囲Ｒ１乃至Ｒ８を求める。前記の探索範囲Ｒ１乃至Ｒ８は吸着ヘッド５によるチップ４の取り付け精度等からあらかじめ設定された固定値である。 Search ranges R1 to R8 for each bump 41 to 48 are obtained from the design data and the estimated position of the reference pattern. The search ranges R <b> 1 to R <b> 8 are fixed values set in advance from the accuracy of attaching the chip 4 by the suction head 5.
図６は、バンプ４１乃至４８のそれぞれについて探索範囲Ｒ１乃至Ｒ８を示す模式図である。尚、バンプ数が８個で探索範囲Ｒ６内のバンプが欠落している場合、複数のバンプ位置と後述するバンプスコアのセットからチップ４の位置姿勢を推定する。 FIG. 6 is a schematic diagram showing search ranges R1 to R8 for the bumps 41 to 48, respectively. When the number of bumps is eight and the bumps in the search range R6 are missing, the position and orientation of the chip 4 is estimated from a plurality of bump positions and a set of bump scores to be described later.
前記の探索範囲Ｒ６内の異常バンプのスコアは低く、チップ４の位置姿勢に寄与しない。しかし、他の探索範囲Ｒ１乃至Ｒ６及びＲ８内の７個の正常なバンプにおいても、バンプ形状のばらつきや画像サンプリング状況の違いにより、バンプごとの位置推定誤差に差が発生する。そこで最小二乗法によるそれぞれのバンプ毎の誤差要因の影響を抑制するため、バンプ毎のスコアを加味した解を求める。 The abnormal bump score in the search range R6 is low and does not contribute to the position and orientation of the chip 4. However, even in the seven normal bumps in the other search ranges R1 to R6 and R8, a difference occurs in the position estimation error for each bump due to variations in bump shape and image sampling conditions. Therefore, in order to suppress the influence of the error factor for each bump by the least square method, a solution including the score for each bump is obtained.
図７は、ＩＣチップ４上におけるバンプの推定された位置とバンプの実際の位置との差（位置推定誤差）と、バンプの特徴量との関係の一例を示すグラフである。図７のようにバンプをスコア化しておけば探索範囲Ｒ６内のようなバンプの欠落部分の位置推定誤差は大きくなるがスコアは十分に低いため、異常バンプの除外処理の必要はなく除外のためのしきい値設定は不要となる。 FIG. 7 is a graph showing an example of the relationship between the difference between the estimated position of the bump on the IC chip 4 and the actual position of the bump (position estimation error) and the feature amount of the bump. If the bumps are scored as shown in FIG. 7, the position estimation error of the missing part of the bump in the search range R6 increases, but the score is sufficiently low. No threshold setting is required.
画像からバンプ位置を求める方法として、バンプ毎の探索範囲Ｒ１乃至Ｒ８内のピークグレイレベルの位置を求め、ピークグレイレベルの位置を含む周辺画素の重心位置を計算する。尚、バンプが背景と比べて明輝度である場合、逆の場合には暗輝度を求めればよい。図８は、図１に示す撮像装置２によって取り込まれた画像データに基づいて、探索範囲Ｒ４におけるピークグレイ点を特定する画像データの模式図である。 As a method of obtaining the bump position from the image, the position of the peak gray level within the search range R1 to R8 for each bump is obtained, and the barycentric position of the surrounding pixels including the position of the peak gray level is calculated. If the bump has a brighter brightness than the background, the dark brightness can be obtained in the opposite case. FIG. 8 is a schematic diagram of image data for specifying a peak gray point in the search range R4 based on the image data captured by the imaging device 2 shown in FIG.
図８に関して、探索範囲Ri内の最大輝度を持つ画素をpi(l, m)、グレイレベルをG(l, m)とすると、Ｎ×Ｍ画素の範囲における重心位置pi（xi’, yi’）は、次式（１）によって求められる。図９に、式（１）を用いて算出されたバンプ毎の探索範囲Ｒ４内のｘ方向におけるグレイレベルＧ（ｌ，ｍ）の分布図を示す。 Referring to FIG. 8, assuming that the pixel having the maximum luminance within the search range Ri is pi (l, m) and the gray level is G (l, m), the barycentric position pi (x i ′, y in the range of N × M pixels. i ′) is obtained by the following equation (1). FIG. 9 shows a distribution diagram of the gray level G (l, m) in the x direction within the search range R4 for each bump calculated using the equation (1).
・・・式（１） ... Formula (1)
このように、バンプスコアは、複数の特徴量として定義される。例えば、バンプのピークグレイレベルと周辺ボトムグレイレベルとの差（コントラスト）、ピークグレイレベル近傍の尖鋭度、平均グレイレベル、バンプ複数画素のグレイレベル値そのものがあげられる。複数特徴量は位置推定誤差との主成分分析を行い、第一主成分をとることによりバンプらしさを再定義することができる。 As described above, the bump score is defined as a plurality of feature amounts. For example, the difference (contrast) between the peak gray level of the bump and the peripheral bottom gray level, the sharpness in the vicinity of the peak gray level, the average gray level, and the gray level values of a plurality of bump pixels are included. Plural feature quantities are subjected to principal component analysis with position estimation errors, and by taking the first principal component, the likelihood of bumps can be redefined.
前記の推定されたバンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢の補正は、前記のバンプの配置に関する設計データと検出されたバンプの位置との誤差を低減するだけではＩＣチップの実装位置の取り付け精度を向上することに限界があることを本願の発明者らは見出した。すなわち、前記のバンプの配置に関する設計データと検出されたバンプの位置との誤差に対して前記特徴量から算出したバンプの重み付け係数を考慮することによって、ＩＣチップの実装位置の取り付け精度を更に向上できることを本願の発明者らは見出した。より具体的には、前記ＩＣチップに形成されたそれぞれのバンプについて、バンプの配置に関する設計データと検出されたバンプの位置と間に補正モデルを定義し、前記のバンプの配置に関する設計データと検出されたバンプの位置との誤差と、前記特徴量から算出したバンプの重み付け係数との積を定義し、前記定義された積の関数の総和からなる関数が極小になるような重み付け係数を算出する。そして、前記の重み付け係数を用いて、前記の推定されたバンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢を補正することによって、ＩＣチップの実装位置の取り付け精度が更に向上することを本願の発明者らは見出した。 The correction of the estimated position of each bump and the position and orientation of the IC chip can be achieved by reducing the error between the design data related to the bump arrangement and the detected bump position. The inventors of the present application have found that there is a limit to improving the mounting accuracy. That is, the mounting accuracy of the mounting position of the IC chip is further improved by taking into account the weighting coefficient of the bump calculated from the feature amount with respect to the error between the design data regarding the arrangement of the bump and the detected bump position. The inventors of the present application have found that this is possible. More specifically, for each bump formed on the IC chip, a correction model is defined between the design data related to bump arrangement and the detected bump position, and the design data and detection related to the bump arrangement are detected. Defining a product of an error with respect to the position of the bump and a weighting coefficient of the bump calculated from the feature amount, and calculating a weighting coefficient that minimizes a function composed of the sum of the functions of the defined product . Then, by correcting the estimated position of each bump and the position and orientation of the IC chip using the weighting coefficient, the mounting accuracy of the mounting position of the IC chip is further improved. The inventors have found.
以下に、前記の補正モデルとして、射影変換を仮定した場合について述べる。同様の考えは、アフィン変換や非線形写像変換においても適用される。設計データから与えられる理想的なバンプの位置及び、取り込んだ画像に存在するバンプ位置を２次元座標系にて表し、それぞれ（ｘ，ｙ）及び（ｘ’，ｙ’）として表す。 The case where projective transformation is assumed as the correction model will be described below. Similar considerations apply to affine transformations and nonlinear mapping transformations. The ideal bump position given from the design data and the bump position existing in the captured image are represented in a two-dimensional coordinate system, and are represented as (x, y) and (x ', y'), respectively.
・・・式（２） ... Formula (2)
位置補正用のバンプ数をNとし、探索範囲Ｒi内のバンプ位置スコアをwiとする。前記のバンプ位置スコアwiはバンプが正しく生成されていない場合に低く設定して、位置補正用の結果には影響しないように考慮する。 The number of bumps for position correction is N, and the bump position score within the search range Ri is wi. The bump position score wi is set to a low value when the bump is not generated correctly, and is considered not to affect the position correction result.
前記ＩＣチップに形成されたそれぞれのバンプについて、バンプの配置に関する設計データと検出されたバンプの位置の差の自乗と重み付け係数との積を次式（３）により定義する。 For each bump formed on the IC chip, the product of the design data relating to the bump arrangement and the square of the difference between the detected bump positions and the weighting coefficient is defined by the following equation (3).
・・・式（３）
... Formula (3)
そして、前記定義された積の関数の総和からなる関数（式（３））が極小になるような重み付け係数を次式（４）によって算出し、前記の重み付け係数を用いて、前記の推定されたバンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢を補正する。 Then, a weighting coefficient that minimizes a function (equation (3)) composed of the sum of the defined product functions is calculated by the following equation (4), and the estimated weight is calculated using the weighting factor. The position of each bump and the position and orientation of the IC chip are corrected.
前記の式（３）が最小化となるためには、変換係数の偏微分が０となる解を求める。すなわち、以下の式（４）乃至（１１）の偏微分方程式の解を求めれば良い。
・・・式（４）
In order to minimize Equation (3), a solution is obtained in which the partial differentiation of the conversion coefficient is zero. That is, a solution of the partial differential equations of the following formulas (4) to (11) may be obtained.
... Formula (4)
・・・式（５）
... Formula (5)
・・・式（６）
... Formula (6)
・・・式（７）
... Formula (7)
・・・式（８）
... Formula (8)
・・・式（９）
... Formula (9)
・・・式（１０）
... Formula (10)
・・・式（１１）
... Formula (11)
前記のパラメータc2が1になるように他の変換係数を調整して、８個の変数を求めることができる。ここで共通項を以下のように定義する。 Eight variables can be obtained by adjusting other conversion coefficients so that the parameter c 2 is 1. Here, the common term is defined as follows.
・・・式（１２）
... Formula (12)
・・・式（１３）
... Formula (13)
・・・式（１４）
... Formula (14)
・・・式（１５） ... Formula (15)
前記の８つの変数の連立方程式を解く方法として、以下のように、例えば、行列を用いた掃き出し法を利用することができる。 As a method for solving the simultaneous equations of the eight variables, for example, a sweeping method using a matrix can be used as follows.
・・・式（１６）
... Formula (16)
前記の式（１）乃至（１６）を用いてバンプ位置の重み付けがあると仮定して最小二乗法を用いて算出した位置の誤差（○）と、バンプ位置の重み付けが無いと仮定して最小二乗法を用いて算出した位置の誤差（×）とを比較するグラフを図１０に示す。 It is assumed that there is weighting of the bump position using the above formulas (1) to (16), the position error (◯) calculated using the least square method, and the minimum assuming that there is no weighting of the bump position. FIG. 10 shows a graph comparing the position error (×) calculated using the square method.
上記の様に、バンプスコアとしてコントラストを用いた場合、重み付けありとなしを比べた繰り返し位置推定精度のばらつき実験の結果、約２０％の推定精度向上がみられる。バンプスコアをコントラスト以外の特徴量と組み合わせることでさらなる効果が期待できる。 As described above, when contrast is used as the bump score, the estimation accuracy is improved by about 20% as a result of the variation experiment of the repeated position estimation accuracy comparing weighted and not weighted. A further effect can be expected by combining the bump score with a feature amount other than contrast.
１ 演算処理部
２ 撮像装置
３ チップカセット
４ バンプ付きＩＣチップ
５ 吸着ヘッド
６ 移載手段
７ 基板ステージ７
８ 回路基板
１１ ホストコンピュータ
１２ 画像処理部
１２ａ 処理エレメント
１２ｂ デバイスメモリ
１０ 光学シャッター
１１ ホストコンピュータ
１２ 偏光素子
６１ モーションコントローラ
１００ 実装装置
DESCRIPTION OF SYMBOLS 1 Arithmetic processing part 2 Imaging device 3 Chip cassette 4 IC chip with bump 5 Suction head 6 Transfer means 7 Substrate stage 7
DESCRIPTION OF SYMBOLS 8 Circuit board 11 Host computer 12 Image processing part 12a Processing element 12b Device memory 10 Optical shutter 11 Host computer 12 Polarization element 61 Motion controller 100 Mounting apparatus
Claims (6)
バンプ付きＩＣチップの回路基板への実装装置。 An imaging device that acquires an image of a bump formation surface of an IC chip on which a plurality of bumps are formed, and the acquired image is converted into digital data, and each of the bumps is processed using the digitalized image data A plurality of processing elements that process vertex detection, centroid position calculation, and bump feature value calculation in parallel, and the position of each bump and the position and orientation of the IC chip based on the result of the parallel processing And a positioning calculation processing unit that determines the mounting position of the IC chip on the circuit board based on the calculated position of each bump and the position and orientation of the IC chip. And
Device for mounting bumped IC chips on circuit boards.
複数のバンプが形成されたＩＣチップのバンプ形成面の画像を取得し、
当該取得された画像の画像処理を行い、
前記画像処理によって得られた画像データを複数の処理エレメントによって、前記バンプのそれぞれについて頂点の検出、重心位置の算出及びバンプの特徴量の算出を並列的に処理し、
前記の並列処理の結果に基づいて、バンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢を計算し、
前記の推定されたバンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢に基づいて、前記ＩＣチップの回路基板上への実装位置を決定することを特徴とする、バンプ付きＩＣチップの回路基板上への実装方法。 In a method of mounting a bumped IC chip on a circuit board,
Acquire an image of the bump formation surface of the IC chip on which multiple bumps are formed,
Perform image processing of the acquired image,
The image data obtained by the image processing is processed in parallel by a plurality of processing elements for vertex detection, centroid position calculation, and bump feature value calculation for each of the bumps,
Based on the result of the parallel processing, calculate the position of each bump and the position and orientation of the IC chip,
A mounting position of the IC chip on the circuit board is determined on the circuit board based on the estimated position of each bump and the position and orientation of the IC chip. Implementation method.
前記の並列処理は、前記の小領域のそれぞれについて、前記の小領域に形成されているバンプのそれぞれの頂点の検出、重心位置の算出及び特徴量の算出を行うことを含む、請求項２に記載のバンプ付きＩＣチップの回路基板上への実装方法。 The image processing includes dividing the image of the bump forming surface into a plurality of small regions,
The parallel processing includes, for each of the small areas, detecting a vertex of each bump formed in the small area, calculating a centroid position, and calculating a feature amount. A method of mounting the described IC chip with bumps on a circuit board.
前記のバンプの配置に関する設計データと検出されたバンプの位置との誤差と、前記特徴量から算出したバンプの重み付け係数との積を定義し、
前記定義された積の関数の総和からなる関数が極小になるような重み付け係数を算出し、
前記の重み付け係数を用いて、前記の推定されたバンプのそれぞれの位置及び前記ＩＣチップの位置及び姿勢を補正することを特徴とする、請求項２に記載のバンプ付きＩＣチップの回路基板上への実装方法。
For each bump formed on the IC chip, a correction model is defined between the design data regarding the arrangement of the bump and the position of the detected bump,
Define the product of the design data related to the bump arrangement and the detected bump position and the weighting coefficient of the bump calculated from the feature amount,
Calculating a weighting factor such that a function consisting of the sum of the functions of the defined products is minimized;
3. The bumped IC chip according to claim 2, wherein the estimated bump position and the IC chip position and orientation are corrected using the weighting factor. How to implement
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011271735A JP6099116B2 (en) | 2011-12-12 | 2011-12-12 | Apparatus and method for mounting bumped IC chip on circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011271735A JP6099116B2 (en) | 2011-12-12 | 2011-12-12 | Apparatus and method for mounting bumped IC chip on circuit board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016248254A Division JP6343819B2 (en) | 2016-12-21 | 2016-12-21 | Apparatus and method for mounting bumped IC chip on circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013123020A true JP2013123020A (en) | 2013-06-20 |
| JP6099116B2 JP6099116B2 (en) | 2017-03-22 |
Family
ID=48774823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011271735A Expired - Fee Related JP6099116B2 (en) | 2011-12-12 | 2011-12-12 | Apparatus and method for mounting bumped IC chip on circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6099116B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170128182A (en) * | 2015-02-12 | 2017-11-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Integrated circuit structure with substrate isolation and un-doped channel |
| WO2019123534A1 (en) * | 2017-12-19 | 2019-06-27 | 株式会社Ｆｕｊｉ | Mounting device, control device, and setting method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08184408A (en) * | 1994-12-28 | 1996-07-16 | Sony Corp | Position determining system |
| WO1998026641A1 (en) * | 1996-12-13 | 1998-06-18 | Matsushita Electric Industrial Co., Ltd. | Electronic component and mounting method and device therefor |
| JP2008508739A (en) * | 2004-08-04 | 2008-03-21 | エプコス アクチエンゲゼルシャフト | Flip chip electrical element |
| JP2010506197A (en) * | 2007-04-17 | 2010-02-25 | オーキンス エレクトロニクス カンパニー，リミテッド | Inspection method using electro-optic detector |
-
2011
- 2011-12-12 JP JP2011271735A patent/JP6099116B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08184408A (en) * | 1994-12-28 | 1996-07-16 | Sony Corp | Position determining system |
| WO1998026641A1 (en) * | 1996-12-13 | 1998-06-18 | Matsushita Electric Industrial Co., Ltd. | Electronic component and mounting method and device therefor |
| JP2008508739A (en) * | 2004-08-04 | 2008-03-21 | エプコス アクチエンゲゼルシャフト | Flip chip electrical element |
| JP2010506197A (en) * | 2007-04-17 | 2010-02-25 | オーキンス エレクトロニクス カンパニー，リミテッド | Inspection method using electro-optic detector |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170128182A (en) * | 2015-02-12 | 2017-11-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Integrated circuit structure with substrate isolation and un-doped channel |
| KR101960613B1 (en) | 2015-02-12 | 2019-03-20 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Integrated circuit structure with substrate isolation and un-doped channel |
| WO2019123534A1 (en) * | 2017-12-19 | 2019-06-27 | 株式会社Ｆｕｊｉ | Mounting device, control device, and setting method |
| JPWO2019123534A1 (en) * | 2017-12-19 | 2020-11-26 | 株式会社Ｆｕｊｉ | Mounting device, control device and setting method |
| JP7220672B2 (en) | 2017-12-19 | 2023-02-10 | 株式会社Fuji | Mounting device, control device and setting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6099116B2 (en) | 2017-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201706091A (en) | System and method for tying together machine vision coordinate spaces in a guided assembly environment | |
| TWI494535B (en) | Object control system, object control method and program, and rotational center position specification device | |
| JP2008070267A5 (en) | ||
| CN105783711B (en) | Three-dimensional scanner correction system and correction method thereof | |
| US8588510B2 (en) | Image processing apparatus and image processing method | |
| JP5455123B2 (en) | Image processing device for component mounter | |
| JP6099116B2 (en) | Apparatus and method for mounting bumped IC chip on circuit board | |
| US20070013803A1 (en) | Pickup image processing device of electronic part mounting device and pickup image processing method | |
| JP6343819B2 (en) | Apparatus and method for mounting bumped IC chip on circuit board | |
| JP4405009B2 (en) | Calibration method of inspection machine with line sensor camera | |
| TWI450155B (en) | Method and system for calculating calibration information for an optical touch apparatus | |
| JP5375488B2 (en) | Appearance inspection apparatus, appearance inspection method, and appearance inspection program | |
| KR102157356B1 (en) | Recognizing apparatus, recognizing method, mounting apparatus and mounting method | |
| JP2008294065A (en) | Mounting method and mounting device for electronic component | |
| JP6466960B2 (en) | Mounting machine and electronic component suction posture inspection method using mounting machine | |
| TWI496465B (en) | Solid-state imaging device | |
| JP6580407B2 (en) | POSITION MEASUREMENT DEVICE, DATA CORRECTION DEVICE, POSITION MEASUREMENT METHOD, AND DATA CORRECTION METHOD | |
| WO2020031980A1 (en) | Method for correcting lens marker image, correcting device, program, and recording medium | |
| TWI493475B (en) | Method for determining convex polygon object in image | |
| JP5671135B2 (en) | Position detecting device and visual inspection device equipped with the same | |
| KR102446944B1 (en) | Wafer position error collection device and collection method | |
| JP5271654B2 (en) | Electronic component mounting equipment | |
| US20230324312A1 (en) | System and method for determining contact height of a packaged chip | |
| TWI727628B (en) | Dynamic tracking system with function of compensating pose and pose compensation method thereof | |
| WO2024042995A1 (en) | Light detection device and light detection system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160823 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6099116 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |