JP2013122993A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2013122993A JP2013122993A JP2011271051A JP2011271051A JP2013122993A JP 2013122993 A JP2013122993 A JP 2013122993A JP 2011271051 A JP2011271051 A JP 2011271051A JP 2011271051 A JP2011271051 A JP 2011271051A JP 2013122993 A JP2013122993 A JP 2013122993A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- electrode
- semiconductor device
- metal plate
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
従来より、表裏両面に金属板を備え一方の金属板を主電極とすると共に、該主電極に接続されたリード電極を備える一対の絶縁基板と、各絶縁基板の該主電極とされる金属板の間に挟持されて、該主電極に圧接されている半導体素子と、各絶縁基板の該主電極とされる金属板と反対側の金属板表面と、各リード電極の一部とを露出して、各絶縁基板と該半導体素子と各リード電極とを封止する樹脂層とを備える半導体装置であって、一方の該絶縁基板の該主電極は、該半導体素子のアノード(またはエミッタ)電極に対する接続部として周囲の部分から***している***部を備える半導体装置があった(例えば、特許文献1参照)。 Conventionally, a metal plate is provided on both front and back surfaces, and one metal plate is used as a main electrode, and a pair of insulating substrates provided with lead electrodes connected to the main electrode, and the metal plate used as the main electrode of each insulating substrate. The semiconductor element sandwiched between the main electrodes, the metal plate surface of each insulating substrate opposite to the metal plate serving as the main electrode, and a part of each lead electrode are exposed, A semiconductor device comprising a resin layer for sealing each insulating substrate and the semiconductor element and each lead electrode, wherein the main electrode of one of the insulating substrates is connected to an anode (or emitter) electrode of the semiconductor element There has been a semiconductor device provided with a raised portion raised from a surrounding portion as a portion (see, for example, Patent Document 1).
ところで、従来の半導体装置では、主電極に***部が設けられている。 By the way, in the conventional semiconductor device, the main electrode is provided with a raised portion.
このため、主電極の***部が形成されている面とは反対側の面に絶縁基板をろう付け等で接続すると、凸部に応力が集中することによって絶縁基板に不均一な応力がかかり、絶縁基板が破損する虞があった。 For this reason, when the insulating substrate is connected to the surface opposite to the surface where the raised portions of the main electrode are formed by brazing or the like, uneven stress is applied to the insulating substrate due to stress concentration on the convex portion, There was a risk of damage to the insulating substrate.
そこで、絶縁基板の破損を抑制した半導体装置を提供することを目的とする。 In view of the above, an object of the present invention is to provide a semiconductor device in which breakage of an insulating substrate is suppressed.
本発明の実施の形態の半導体装置は、第1金属板と、前記第1金属板の一方の面に実装される半導体素子と、前記第1金属板の他方の面に配設される第1絶縁基板と、前記第1金属板、前記半導体素子、及び前記第1絶縁基板を封止する封止樹脂とを含み、前記第1金属板と前記第1絶縁基板との間に、流動性のある熱伝導部材が塗布又は形成される。 A semiconductor device according to an embodiment of the present invention includes a first metal plate, a semiconductor element mounted on one surface of the first metal plate, and a first disposed on the other surface of the first metal plate. An insulating substrate; and a sealing resin that seals the first metal plate, the semiconductor element, and the first insulating substrate, and has a fluidity between the first metal plate and the first insulating substrate. A heat conducting member is applied or formed.
絶縁基板の破損を抑制した半導体装置を提供できる。 A semiconductor device in which damage to the insulating substrate is suppressed can be provided.
以下、本発明の半導体装置を適用した実施の形態について説明する。 Hereinafter, embodiments to which the semiconductor device of the present invention is applied will be described.
<実施の形態1>
図1は、実施の形態1の半導体装置を含む電源回路によって駆動される電動機を含む駆動システムを示す図である。
<
FIG. 1 is a diagram illustrating a drive system including an electric motor driven by a power supply circuit including the semiconductor device of the first embodiment.
駆動システム10は、電動機1、電源回路2、駆動制御部3、HVECU(Hybrid Vehicle Electronic Control Unit)4、及びレゾルバ5を含み、例えば、ハイブリッド車(Hybrid Vehicle)に用いられる。
The
電動機1は、車両に搭載されるモータ・ジェネレータ(MG)であって、電源回路2に含まれるバッテリ6から電力が供給されるときはモータとして機能し、図示されていないエンジンによる駆動時、あるいは車両の制動時には発電機として機能する三相同期型回転電機である。
The
ここでは、電動機1として、1台でモータの機能と発電機の機能とを有するモータ・ジェネレータを用いる形態について説明するが、これは例示であって、モータの機能のみを有する回転電機を1台、発電機の機能のみを有する回転電機を1台用いるものとしてもよい。また、モータ・ジェネレータを複数用いてもよい。
Here, a mode in which a motor / generator having a motor function and a generator function is used as one
モータ・ジェネレータを複数用いる場合は、いずれか1つの電動機1をバッテリ6の充電のための発電機、いずれか他の電動機1を主として動力を発生する駆動モータとして用いてもよい。
When a plurality of motor / generators are used, any one of the
電源回路2は、バッテリ6、平滑キャパシタ7A、昇降圧コンバータ8、平滑キャパシタ7B、及びインバータ9を含む。
The
バッテリ6は、充放電可能な二次電池である。バッテリ6としては、例えば、約200Vから約300Vの端子電圧を有するリチウムイオン組電池あるいはニッケル水素組電池、又はキャパシタ等を用いることができる。 The battery 6 is a chargeable / dischargeable secondary battery. As the battery 6, for example, a lithium ion assembled battery or a nickel hydride assembled battery having a terminal voltage of about 200V to about 300V, or a capacitor can be used.
平滑キャパシタ7Aは、バッテリ6と昇降圧コンバータ8との間に設けられ、電源回路2内におけるバッテリ6側の電圧変動を抑制する。
Smoothing capacitor 7 </ b> A is provided between battery 6 and buck-
昇降圧コンバータ8は、リアクトルと、複数のスイッチング素子を含み、電源回路2内におけるバッテリ6側の電圧を昇圧してインバータ9側に出力するとともに、インバータ9側の電圧を降圧してバッテリ6側に出力する。
The step-up /
昇降圧コンバータ8は、例えば、バッテリ6側の約200Vから約300V程度の電圧を、リアクトルのエネルギ蓄積作用を利用して、例えば約500V〜700Vの高電圧に昇圧する。また、昇降圧コンバータ8は、インバータ9側からの電力をバッテリ6側に充電電力として供給するときには、インバータ9側の電圧を降圧してバッテリ6側に出力する。
The step-up / step-
平滑キャパシタ7Bは、昇降圧コンバータ8とインバータ9の間に設けられ、電源回路2内におけるインバータ9側の電圧変動を抑制する。
Smoothing capacitor 7 </ b> B is provided between buck-
インバータ9は、直流電力を交流三相駆動電力に変換して電動機1に供給するとともに、電動機1で回生された交流三相回生電力を直流電力に変換してバッテリ6に供給する。
The inverter 9 converts DC power into AC three-phase drive power and supplies it to the
インバータ9は、2つのスイッチング素子が直列に接続され、さらに各スイッチング素子にそれぞれダイオードが並列に接続されるアームを三相分有する。各アームの中点は、電動機1の三相巻線1u、1v、1wに接続される。なお、インバータ9の入力電圧及び出力電圧の電圧値を表す信号は、駆動制御部3に入力される。
Inverter 9 has three phases of arms in which two switching elements are connected in series, and diodes are connected in parallel to each switching element. The midpoint of each arm is connected to the three-
インバータ9の各アームに含まれる2つのスイッチング素子と2つのダイオードは、実施の形態1の半導体装置に含まれる半導体素子である。スイッチング素子は、例えばIGBTであり、ダイオードは例えばFWDである。実施の形態1の半導体装置は、電力の供給及び回生を行うパワーカードとして、インバータ9の各アームに用いられている。 Two switching elements and two diodes included in each arm of inverter 9 are semiconductor elements included in the semiconductor device of the first embodiment. The switching element is, for example, an IGBT, and the diode is, for example, an FWD. The semiconductor device of the first embodiment is used for each arm of the inverter 9 as a power card for supplying and regenerating power.
駆動制御部3は、電源回路2のインバータ9の駆動制御を行うことにより、電動機1の駆動制御を行う装置である。
The drive control unit 3 is a device that performs drive control of the
駆動制御部3は、例えば、正弦波制御モード、過変調制御モード、又は矩形波制御モードによる電圧指令を生成し、インバータ9を介して電動機1の駆動制御を行う。駆動制御部3は、例えばECUによって構成される。
The drive control unit 3 generates a voltage command in, for example, a sine wave control mode, an overmodulation control mode, or a rectangular wave control mode, and performs drive control of the
HVECU4は、スロットルポジションセンサに接続されており、車両の運転者がスロットルを踏み込む度合いに応じたトルク指令値を出力する。トルク指令値は、電動機1に要求されるトルクを表す。HVECU4が出力するトルク指令値は、駆動制御部3に入力される。
The HVECU 4 is connected to a throttle position sensor and outputs a torque command value corresponding to the degree to which the vehicle driver steps on the throttle. The torque command value represents the torque required for the
レゾルバ5は、電動機1の回転軸の回転数を検出する回転数検出部の一例である。レゾルバ5によって検出される電動機1の回転数を表す信号は、駆動制御部3に入力される。
The resolver 5 is an example of a rotation speed detection unit that detects the rotation speed of the rotation shaft of the
図2は、実施の形態1の半導体装置の斜視分解図である。図3は、実施の形態1の半導体装置の内部構造を示す斜視図である。図4は、実施の形態1の半導体装置を示す斜視図である。図5は、実施の形態1の半導体装置の断面図である。 FIG. 2 is an exploded perspective view of the semiconductor device according to the first embodiment. FIG. 3 is a perspective view showing the internal structure of the semiconductor device of the first embodiment. FIG. 4 is a perspective view showing the semiconductor device of the first embodiment. FIG. 5 is a cross-sectional view of the semiconductor device of First Embodiment.
実施の形態1の半導体装置100は、電極110、半導体素子120A、120B、電極130、絶縁基板140、及び封止樹脂150を含む。
The
分かり易さのために、図2及び図3では封止樹脂150を省略してある。図3と図4の違いは、封止樹脂150の有無である。すなわち、図3に示す電極110、半導体素子120A、120B、電極130、絶縁基板140を封止樹脂150で封止すると、図4に示す半導体装置100が得られる。図5は、図4におけるA−A矢視断面を示す。
For ease of understanding, the sealing
ここでは、半導体素子120AがIGBTであり、半導体素子120BがFWDである形態について説明する。半導体素子120A、120Bを含む半導体装置100は、図1に示すインバータ9に含まれる。
Here, a mode in which the
電極110は、半導体素子120A、120Bを駆動するための電極として機能するとともに、半導体素子120A、120Bが発生する熱を放射する放熱板(ヒートシンク)として機能する。電極110は、例えば、銅又は銅合金で構成され、厚さは、例えば、1.0mm〜5.0mmである。電極110は、第1金属板の一例である。
The
電極110の上面には半導体素子120A、120Bが接続される。半導体素子120Aの下面には、IGBTのコレクタがある。半導体素子120Aのコレクタは、例えば、半田によって電極110の上面に接続される。また、半導体素子120Bの下面には、FWDのカソードがある。半導体素子120Bのカソードは、例えば、半田によって電極110の上面に接続される。
Semiconductor elements 120 </ b> A and 120 </ b> B are connected to the upper surface of the
また、図2に示すように、電極110にはバスバー111が接続されている。電極110は、バスバー111を介して、電動機1又は平滑キャパシタ7B等(図1参照)に接続されている。
As shown in FIG. 2, a
半導体素子120Aの上面にある端子121A、121B、121C、121Dは、それぞれ、ボンディングワイヤ171A、171B、171C、171Dによって制御端子172A、172B、172C、172Dに接続されている。
The
制御端子172A〜172Dは図示しないリードフレームによって固定されており、図4に示すように封止樹脂150によって封止された後に、リードフレームが切除される。制御端子172A〜172Dは、電極110とは絶縁されている。制御端子172A〜172Dのうちの少なくとも1つはIGBTのゲートに接続されている。制御端子172A〜172Dは、半導体素子120Aの駆動制御を行う制御信号の入力等に用いられる。
The
なお、ボンディングワイヤ171A〜171Dは、例えば、アルミニウム合金、又は、高純度のアルミニウムで構成される。ボンディングワイヤ171A〜171Dの線径は、例えば、50μm〜500μmである。制御端子172A〜172Dは、例えば、銅又は銅合金で構成される。制御端子172A〜172Dの厚さは、例えば、0.3mm〜1.0mmである。
The
半導体素子120Aの上面には、端子121A〜121Dに加えて、IGBTのエミッタ121Eがある。エミッタ121Eは、電極130の第1部分132に接続される。エミッタ121Eと第1部分132とは、例えば、半田によって接続される。
On the upper surface of the
半導体素子120Bの上面には、FWDのアノード122Aがある。アノード122Aは、電極130の第2部分133が接続される。アノード122Aと第2部分133とは、例えば、半田によって接続される。
On the upper surface of the
半導体素子120Aのエミッタ121Eと、半導体素子120Bのアノード122Aは、電極130によって互いに接続される。
The
電極130は、図2及び図3に示すように、バスバー131、第1部分132、及び第2部分133を有する。
As shown in FIGS. 2 and 3, the
バスバー131は、電動機1又は平滑キャパシタ7Bに接続されている。第1部分132は、半導体素子120Aのエミッタ121Eに接続されている。第2部分133は、半導体素子120Bの上面にあるアノード122Aに接続されている。電極130は、例えば、電極110と同様に、銅又は銅合金で構成される。
The
絶縁基板140は、粘着性及び熱伝導性のあるシリコーングリス141を介して、電極110の下面に貼り付けられている。絶縁基板140は、例えば、窒化ケイ素(SiN)、窒化アルミニウム(AlN)、又はアルミナ(Al2O3)等のセラミック製の基板である。
The insulating
絶縁基板140は、平面視で電極110より大きく、電極110よりも薄く形成されている。絶縁基板140の厚さは、例えば、0.2mm〜1.0mmである。
The insulating
絶縁基板140の下面140Aは、封止樹脂150から表出している。半導体素子120A、120Bから電極110に伝導する熱を半導体装置100の外部に放射する放熱板として機能する。
The
また、絶縁基板140は、シリコーングリス141によって電極110に貼り付けられているが、シリコーングリス141の粘着性は、絶縁基板140を電極110に固定するほどの粘着力を有していない。このため、絶縁基板140は、封止樹脂150によって固定されている。なお、シリコーングリス141の厚さは、例えば、10μm〜200μmであればよい。シリコーングリス141は、流動性のある熱伝導部材の一例である。
Further, the insulating
図4及び図5に示すように、封止樹脂150は、電極110、半導体素子120A、120B、電極130、及び絶縁基板140を封止する樹脂である。絶縁基板140の下面140Aは、封止樹脂150から表出している。すなわち、絶縁基板140の下面140Aには、封止樹脂150は形成されていない。また、バスバー111、131、及び制御端子172A〜172Dは、封止樹脂150から延出している。
As shown in FIGS. 4 and 5, the sealing
封止樹脂150は熱硬化性の樹脂で構成される。封止樹脂150は、例えば、エポキシ樹脂で構成され、ガラス繊維等が混入されていてもよい。封止樹脂150は、例えば、80℃〜200℃程度まで加熱されて硬化され、その後に冷却される。
The sealing
電極110、半導体素子120A、120B、電極130、及び絶縁基板140は、封止樹脂150によって封止されている。封止樹脂150は、絶縁基板140と密着している。
The
図6は、実施の形態1の半導体装置100の等価回路を示す図である。IGBTで構成される半導体素子120Aのコレクタは、電極110を介して、FWDで構成される半導体素子120Bのカソードに接続され、IGBTで構成される半導体素子120Aのエミッタは、電極130を介して、FWDで構成される半導体素子120Bのアノードに接続されている。
FIG. 6 is a diagram illustrating an equivalent circuit of the
IGBTで構成される半導体素子120Aのゲートは、ボンディングワイヤ171A〜171D及び制御端子172A〜172Dのうちの少なくとも一組を介して、駆動制御部30(図1参照)に接続される。
The gate of the
半導体装置100の半導体素子120Aは、駆動制御部30からゲートに入力される制御信号によってオン/オフが行われる。半導体素子120Bには、半導体素子120Aがオフの時に、電流が流れる。
The semiconductor element 120 </ b> A of the
次に、実施の形態1の半導体装置100の製造方法について説明する。
Next, a method for manufacturing the
図7及び図8は、実施の形態1の半導体装置100の製造工程を示す図である。
7 and 8 are diagrams showing manufacturing steps of the
まず、電極110、半導体素子120A、120B、電極130、絶縁基板140、及び制御端子172A〜172Dの位置合わせを行う。位置合わせには、周知の治具を用いればよい。
First, the
図7に示す状態で、電極110と半導体素子120A、120Bとの間、及び、半導体素子120A、120Bと電極130との間は、半田箔等を用いて接合される。半田箔は、例えば、錫と銀を含むSnAg半田、又は、錫と銅を含むSnCu半田等の材料を圧延することにより、シート状にした半田である。
In the state shown in FIG. 7, the
また、絶縁基板140は、シリコーングリス141によって電極110の下面に貼り合わされている。電極110にはバスバー111が接続されている。また、半導体素子120Aの端子121A〜121Dと、制御端子172A〜172Dとはそれぞれボンディングワイヤ171A〜171Dで接続される。
In addition, the insulating
なお、電極110、130の表面には、ニッケルメッキ等が施されていてもよい。また、電極110、130の表面のうち、半田箔と接する部分には、濡れ性をよくするために金メッキを施してもよい。
The surfaces of the
図7に示すように位置合わせを行った状態で、半田箔を溶融させることにより、電極110、半導体素子120A、120B、電極130、及び絶縁基板140を接続する。
As shown in FIG. 7, the
図7に示すように接合した電極110、半導体素子120A、120B、電極130、及び絶縁基板140は、封止樹脂150で封止する前に、ポリアミド又はポリイミド等を有機溶媒に溶解させた溶液に含浸させることにより、表面にポリアミド又はポリイミド等の被膜をコーティングする。これは、電極110、半導体素子120A、120B、電極130、及び絶縁基板140の表面に封止樹脂150が密着しやすくするためである。
As shown in FIG. 7, the
次に、電極110、半導体素子120A、120B、電極130、絶縁基板140、バスバー111、131、及び制御端子172A〜172Dを封止樹脂150で封止する。封止樹脂150による封止は、封止樹脂150に熱硬化処理を行うことによって行われる。
Next, the
熱硬化処理では、図8に示す半導体素子120A、120B、電極130、絶縁基板140、バスバー111、131、及び制御端子172A〜172Dを加熱した金型180A、180Bに入れ、熱硬化樹脂を加熱しながら金型180A、180B内に流し込み、金型180A、180B内の熱硬化樹脂に補圧を与えるとともに加熱を行うことにより、熱硬化樹脂の硬化反応を促進させる。このようにして、インサートモールドを行う。
In the thermosetting process, the
このとき、金型180A、180Bの間で、樹脂の注入圧が電極110を金型180Bに押し付けるように働くため、電極110と絶縁基板140との間にあるシリコーングリス141が厚さ方向に圧縮されることにより、より薄くなる。このため、電極110と絶縁基板140との間の熱伝導性が向上する。
At this time, since the resin injection pressure works between the
熱硬化樹脂の加熱は、例えば、80℃〜200℃程度の温度で行い、その後に冷却することにより、図4に示す封止樹脂150が得られる。封止樹脂150は、電極110、半導体素子120A、120B、電極130、絶縁基板140を封止する。また、封止樹脂150からは、絶縁基板140の下面140A、バスバー111、131、及び制御端子172A〜172Dの外側の一部が露出する。
The thermosetting resin is heated at, for example, a temperature of about 80 ° C. to 200 ° C., and then cooled to obtain the sealing
以上のような実施の形態1の半導体装置100によれば、電極110と絶縁基板140とはシリコーングリス141の粘着力又は毛細管現象によって張り合わされているだけである。シリコーングリス141は、図7及び図8を用いて説明した製造工程において、電極110と絶縁基板140との位置あわせを行う際に、位置ずれが生じない程度の粘着性を有している。
According to the
このため、製造段階において電極110と絶縁基板140に位置ずれが生じることを抑制できる。
For this reason, it can suppress that position shift arises in the
また、電極110と絶縁基板140とは、シリコーングリス141によって熱的に接合されているが、シリコーングリス141によって剛的に接合されていない。電極110と絶縁基板140とは、シリコーングリス141によって仮接着されているだけであり、絶縁基板140は、封止樹脂150によって固定されている。
Further, the
従って、半導体素子120A、120Bで発生した熱は、電極110及びシリコーングリス141を介して絶縁基板140に伝達し、絶縁基板140から外部へ放熱される。
Accordingly, heat generated in the
また、電極110と絶縁基板140とは線膨張率が大きく異なるが、上述のように電極110と絶縁基板140との間はシリコーングリス141によって熱的に接合されているが剛的には接合されていない。
In addition, although the linear expansion coefficient of the
このため、半導体装置100を駆動に伴って電極110及び絶縁基板140の熱膨張及び熱収縮が生じても、電極110と絶縁基板140との間では応力の発生が抑制されるので、絶縁基板140の破損を抑制することができる。
For this reason, even if thermal expansion and thermal contraction of the
また、このように絶縁基板140の破損を抑制できるので、電極110の厚さをより厚くすることができ、半導体装置100の放熱性能を向上させることができる。
In addition, since the breakage of the insulating
また、半導体装置100は、上述のように製造段階において、樹脂の注入圧が電極110を金型180Bに押し付けるように働くため、電極110と絶縁基板140との間にあるシリコーングリス141が厚さ方向に圧縮されることにより、より薄くすることができる。このため、電極110と絶縁基板140との間の熱伝導性を向上させることができる。
Further, in the
また、封止樹脂150を形成する工程で、樹脂の注入圧によって電極110と絶縁基板140とが押圧されることによってシリコーングリス141が薄くされるため、封止樹脂150を形成する前に、予め電極110と絶縁基板140とを加圧してシリコーングリス141を薄くする工程は不要である。
Further, in the step of forming the sealing
以上のように、実施の形態1によれば、絶縁基板140の破損を抑制した半導体装置100を提供できる。実施の形態1の半導体装置100は、電極110と絶縁基板140とが薄膜化されたシリコーングリス141を介して接続されているため、放熱効果も改善されている。
As described above, according to the first embodiment, it is possible to provide the
また、絶縁基板140が封止樹脂150によって固定されていることにより、インバータ9に半導体装置100を組み付ける作業性が向上する。
In addition, since the insulating
半導体装置100がハイブリッド車に搭載される場合は、電動機10の駆動及び回生の度に、インバータ9は高温に晒される。このような状況では、冷却性能の改善された実施の形態1の半導体装置100を用いることは、非常に有益である。
When the
なお、シリコーングリス141の熱伝導性は、例えば、シリコーングリス141に混入する無機フィラーの量によって調節することができる。
Note that the thermal conductivity of the
また、以上では、電極110と絶縁基板140との間をシリコーングリス141で貼り付ける形態について説明したが、電極110から絶縁基板140に熱を伝導でき、電極110と絶縁基板140とを剛的に接合しないものであれば、シリコーングリス141の代わりに用いることができる。このようなものとしては、例えば、銀ペースト等の金属粉末を樹脂に混合させたペーストを用いることができる。
In the above description, the mode in which the gap between the
また、以上では、半導体装置100が2つの半導体素子120A、120Bを含む形態について説明した。しかしながら、半導体装置100は、半導体素子を1つだけ含んでもよく、3つ以上の半導体素子を含んでもよい。
In the above description, the
また、以上では、IGBTとFWDを含む形態について説明したが、MOSFETやバイポーラトランジスタを含んでもよい。 Moreover, although the form containing IGBT and FWD was demonstrated above, MOSFET and a bipolar transistor may be included.
また、以上では、封止樹脂150がエポキシ樹脂で構成される形態について説明したが、封止樹脂150は、PPS(ポリフェニレンスルファイド)樹脂、PBT(ポリブチレンテレフタレート)樹脂で構成されてもよい。
Moreover, although the sealing
なお、以上では、半導体装置100がハイブリッド車のインバータ9に用いられる形態について説明したが、半導体装置100は、EV(Electric Vehicle)車やその他の形式の車両のインバータに用いられてもよく、また、車両以外に用いられてもよい。
In the above, the form in which the
<実施の形態2>
図9は、実施の形態2の半導体装置の断面構造を示す図である。図9(A)、(B)に示す断面は、実施の形態1の半導体装置100の図5に示す断面に対応する。
<
FIG. 9 is a diagram showing a cross-sectional structure of the semiconductor device of the second embodiment. 9A and 9B correspond to the cross section shown in FIG. 5 of the
以下において、実施の形態1の半導体装置100と同様の構成要素には同一符号を付し、その説明を省略する。
In the following, the same components as those of the
図9(A)に示すように、実施の形態2の半導体装置200は、電極110の下面110Aに溝部111が形成されている点が実施の形態1の半導体装置100と異なる。
As shown in FIG. 9A, the
溝部111は、電極110の下面110Aの四辺に沿って、形成されている。溝部111の深さは、例えば、0.1mm、幅は1mm程度である。
The
このような溝部111は、半導体装置200の封止樹脂150を形成する段階で、電極110と絶縁基板140とが樹脂の注入圧によって加圧されるときに、電極110の外周部に向かって移動するシリコーングリス141の余剰分を受けるために形成されている。
The
電極110と絶縁基板140との間で加圧によって外側に押し出されるシリコーングリス141の余剰分は、溝部141に溜められる。
A surplus of the
このため、シリコーングリス141の余剰分が平面視で電極110の外側にはみ出すことを抑制できる。
For this reason, it can suppress that the excess part of the
また、図9(B)に示すように、図9(A)に示す溝部111の代わりに、電極110の下面110Aの四辺に沿って凹部112を形成してもよい。
Further, as shown in FIG. 9B, recesses 112 may be formed along the four sides of the
凹部112は、電極110の下面110Aの端部に沿って形成されている。
The
このような凹部112を有する場合においても、溝部111を有する場合と同様に、電極110と絶縁基板140との間で加圧によって外側に押し出されるシリコーングリス141の余剰分は、凹部112に溜められる。
Even in the case of having such a
このため、シリコーングリス141の余剰分が平面視で電極110の外側にはみ出すことを抑制できる。
For this reason, it can suppress that the excess part of the
なお、以上では、溝部111又は凹部112は、電極110の下面110Aの四辺の全周にわたって形成される形態について説明したが、溝部111又は凹部112は、電極110の下面110Aの四辺の一部に形成されていてもよい。例えば、四辺のうち、対向する二辺に沿って形成されていてもよい。
In addition, although the
また、溝部111又は凹部112は、連続的に形成されていてもよいし、一箇所又は複数箇所が途切れていてもよい。さらに、溝部111が二重に形成されていたり、溝部111と凹部112とを同じ辺で組み合わせたり、溝部111と凹部112とを辺毎にそれぞれ配置してもよい。
Moreover, the
<実施の形態3>
図10は、実施の形態3の半導体装置の断面構造を示す図である。図10に示す断面は、実施の形態2の半導体装置200(図9(A))に示す断面に対応する。
<Embodiment 3>
FIG. 10 is a diagram showing a cross-sectional structure of the semiconductor device of the third embodiment. The cross section shown in FIG. 10 corresponds to the cross section shown in the
実施の形態3の半導体装置300は、実施の形態2の半導体装置200の絶縁基板140の下面140Aを金属膜360で被覆した構成を有する。その他の構成は、図9(A)に示す実施の形態2の半導体装置200と同様であるため、以下において、実施の形態2の半導体装置200と同様の構成要素には同一符号を付し、その説明を省略する。
The
半導体装置300の絶縁基板140の下面140Aには、絶縁基板140の保護膜として用いる金属膜360が形成されている。
A
金属膜360は、例えば、銅箔又はアルミ箔であり、絶縁基板140の下面140Aにろう付けされている。
The
また、図10では絶縁基板140の一面にのみ金属膜360が形成されているが、両面に形成してもよい。
In FIG. 10, the
図11は、実施の形態3の半導体装置300の製造工程の一部を示す図である。
FIG. 11 is a diagram illustrating a part of the manufacturing process of the
図11(A)に示すように、金型180A、180B(図8参照)を用いて半導体装置300の封止樹脂150を形成した後には、封止樹脂150の一部が金属膜360の下面360Aを覆っている場合がある。
As shown in FIG. 11A, after forming the sealing
このような場合には、金属膜360の下面360Aより下の部分にある封止樹脂150を歯具等を用いて切削やショットブラストで削り取る。
In such a case, the sealing
図11(B)に破線で示すように、封止樹脂150のうち金属膜360の下面360Aより下の部分を削り取ると、封止樹脂150から金属膜360が表出される。
As shown by a broken line in FIG. 11B, when the portion of the sealing
このように封止樹脂150の下部を削り取る際に、金属膜360が形成されていないと、セラミック等で構成される絶縁基板140が破損する虞がある。また、これとは逆に、歯具が破損する場合もある。
Thus, when the lower part of the sealing
しかしながら、金属膜360を形成しておけば、封止樹脂150の下部を削り取っても、金属膜360は下面360Aが封止樹脂150の下部とともに削り取られるだけで、破損することはない。
However, if the
従って、実施の形態3によれば、封止樹脂150を形成した後には、封止樹脂150の下部を削り取る場合であっても、絶縁基板140に損傷を与えることなく、半導体装置300を製造することができる。
Therefore, according to the third embodiment, after the sealing
また、このように封止樹脂150の下部を削り取る際に、金属膜360の下面360Aも削り取ることにより、半導体装置300の下面において、封止樹脂150と金属膜360の面を揃えることができる。
Further, when the lower portion of the sealing
なお、半導体装置300の動作に伴って絶縁基板140と金属膜360が熱膨張及び熱収縮を繰り返しても、絶縁基板140に比べて金属膜360は薄いため、絶縁基板140の熱膨張及び熱収縮に合わせて金属膜360が伸縮することになる。金属膜360の厚さは、例えば、0.5mmであればよい。
Note that even if the insulating
また、金属膜360で絶縁基板140を被覆しておくと、半導体装置300の金属膜360を冷却器等に取り付ける際に、異物が挟まっても、金属膜360が変形して異物混入による圧力を分散して絶縁基板140の破損を抑制することができる。
In addition, when the insulating
<実施の形態4>
図12は、実施の形態4の半導体装置の斜視分解図である。図13は、実施の形態4の半導体装置の内部構造を示す斜視図である。
<Embodiment 4>
FIG. 12 is an exploded perspective view of the semiconductor device of the fourth embodiment. FIG. 13 is a perspective view showing the internal structure of the semiconductor device of the fourth embodiment.
実施の形態4の半導体装置400は、実施の形態1の半導体装置100の半導体素子120A、120Bの上側にも絶縁基板を設けた構成を有する。その他の構成は、実施の形態1の半導体装置100と同様であるため、以下において、実施の形態1の半導体装置100と同様の構成要素には同一符号を付し、その説明を省略する。
The
半導体装置400は、電極110、半導体素子120A、120B、スペーサ420A、420B、電極430、及び絶縁基板140、440を含む。図12及び図13では、封止樹脂を省略する。
The
実施の形態4の半導体装置400は、実施の形態1の半導体装置100の電極130の代わりに、放熱板(ヒートシンク)として機能する電極430を含み、電極430の上面に絶縁基板440を取り付けた構成を有する。なお、電極430と半導体素子120A、120Bの間には、主にボンディングワイヤ171A、171B、171C、171Dと電極430との干渉を防ぐために、スペーサ420A、420Bが挿入されている。
A
スペーサ420A、420Bは、銅又は銅合金で構成される。スペーサ420Aは、IGBTのエミッタ121Eと、電極430とを接合する。スペーサ420Bは、FWDのアノード122Aと、電極430とを接合する。スペーサ420A、420Bの高さは、ボンディングワイヤ171A、171B、171C、171Dと電極430との干渉しないようにできる高さであればよい。
The
電極430は、第2金属板の一例である。電極430は、電極110と同様の構成を有し、半導体素子120A、120Bの電極として機能するとともに、半導体素子120A、120Bの放熱板(ヒートシンク)として機能する。半導体素子120A、120Bが発生する熱は、スペーサ420A、420Bを介して電極430に伝達する。
The
なお、半導体素子120A、120B、スペーサ420A、420B、電極430は、それぞれ半田で接合されている。また、電極430には、バスバー431が接続されている。バスバー431は、実施の形態1のバスバー131と同様である。
The
絶縁基板440は、第2絶縁基板の一例である。絶縁基板440は、電極430の上面に、シリコーングリスによって張り合わされている。絶縁基板440は、絶縁基板140と同様に、例えば、窒化ケイ素(SiN)、窒化アルミニウム(AlN)、又はアルミナ(Al2O3)等のセラミック製の基板である。
The insulating
絶縁基板440は、平面視で電極430より大きく、電極430よりも薄く形成されている。絶縁基板440の厚さは、例えば、0.2mm〜1.0mmである。
The insulating
絶縁基板440は、電極430と熱的に接合されており、半導体素子120A、120Bからスペーサ420A、420B、及び電極430を経て伝達される熱を放熱する。絶縁基板440の上面440Aは、後述する封止樹脂から表出する。
The insulating
図14は、実施の形態4の半導体装置の断面構造を示す図である。図14に示す断面は、図13におけるB−B矢視断面である。 FIG. 14 is a diagram showing a cross-sectional structure of the semiconductor device of the fourth embodiment. The cross section shown in FIG. 14 is a cross section taken along line BB in FIG.
図14に示すように、半導体装置120Bの上には、スペーサ420B及び電極430が接続されており、電極430の上には、シリコーングリス441を介して、絶縁基板440が張り合わされている。
As shown in FIG. 14, a spacer 420 </ b> B and an
電極430と絶縁基板440とは、シリコーングリス441によって熱的に接合されているが、シリコーングリス441によって剛的に接合されていない。絶縁基板440は、封止樹脂450によって固定されている。
The
このため、半導体素子120A、120Bで発生した熱は、電極430及びシリコーングリス441を介して絶縁基板440に伝達し、絶縁基板440から外部へ放熱される。
For this reason, the heat generated in the
また、電極430と絶縁基板440とは線膨張率が大きく異なるが、上述のように電極430と絶縁基板440との間はシリコーングリス441によって熱的に接合されているが剛的には接合されていない。
In addition, the
このため、半導体装置400を駆動に伴って電極430及び絶縁基板440の熱膨張及び熱収縮が生じても、電極430と絶縁基板440との間では応力の発生が抑制されるので、絶縁基板440の破損を抑制することができる。
For this reason, even if thermal expansion and thermal contraction of the
また、このように絶縁基板440の破損を抑制できるので、電極430の厚さをより厚くすることができ、半導体装置400の放熱性能を向上させることができる。
Further, since the breakage of the insulating
また、半導体装置400は、上述のように製造段階において、樹脂の注入圧が電極430を金型180A、180B(図8参照)に押し付けるように働くため、電極430と絶縁基板440との間にあるシリコーングリス441が厚さ方向に圧縮されることにより、より薄くすることができる。このため、電極430と絶縁基板440との間の熱伝導性を向上させることができる。
Further, in the
また、封止樹脂450を形成する工程で、樹脂の注入圧によって電極430と絶縁基板440とが押圧されることによってシリコーングリス441が薄くされるため、封止樹脂450を形成する前に、予め電極430と絶縁基板440とを加圧してシリコーングリス441を薄くする工程は不要である。
Further, in the step of forming the sealing
以上のように、実施の形態4によれば、絶縁基板140及び440の破損を抑制した半導体装置400を提供できる。
As described above, according to the fourth embodiment, it is possible to provide the
実施の形態4の半導体装置400は、半導体素子120A、120Bで生じた熱が、絶縁基板140及び440の両方から放熱されるため、実施の形態1の半導体装置100よりも放熱効果が高い。
The
実施の形態4の半導体装置400は、電極430と絶縁基板440とが薄膜化されたシリコーングリス441を介して接続されているため、放熱効果も改善されている。
In the
なお、以上では、電極430と絶縁基板440との間をシリコーングリス441で貼り付ける形態について説明したが、電極430から絶縁基板440に熱を伝導でき、電極430と絶縁基板440とを剛的に接合しないものであれば、シリコーングリス441の代わりに用いることができる。このようなものとしては、例えば、銀ペースト等の金属粉末を樹脂に混合させたペーストを用いることができる。
In the above description, the mode in which the
また、絶縁基板140の下面140Aを金属膜360で被覆するとともに、絶縁基板440の上面440Aを同様の金属膜で被覆してもよい。この金属膜は、第2金属膜の一例である。
Further, the
また、電極430の上面に、実施の形態2で説明した溝部111又は凹部112と同様の溝部又は凹部を形成してもよい。
Further, a groove or a recess similar to the
以上、本発明の例示的な実施の形態の半導体装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。 The semiconductor device according to the exemplary embodiment of the present invention has been described above. However, the present invention is not limited to the specifically disclosed embodiment, and does not depart from the scope of the claims. Various modifications and changes are possible.
100、200、300、400 半導体装置
110、130、430 電極
111 溝部
112 凹部
120A、120B 半導体素子
140、440 絶縁基板
141、441 シリコーングリス
150、450 封止樹脂
360 金属膜
420A、420B スペーサ
100, 200, 300, 400
Claims (5)
前記第1金属板の一方の面に実装される半導体素子と、
前記第1金属板の他方の面に配設される第1絶縁基板と、
前記第1金属板、前記半導体素子、及び前記第1絶縁基板を封止する封止樹脂と
を含み、
前記第1金属板と前記第1絶縁基板との間に、流動性のある熱伝導部材が塗布又は形成される、半導体装置。 A first metal plate;
A semiconductor element mounted on one surface of the first metal plate;
A first insulating substrate disposed on the other surface of the first metal plate;
A sealing resin for sealing the first metal plate, the semiconductor element, and the first insulating substrate;
A semiconductor device in which a fluid heat conductive member is applied or formed between the first metal plate and the first insulating substrate.
前記スペーサを介して前記半導体素子の前記第1金属板に接続される面とは反対側の面に接続される第2金属板と、
前記第2金属板の前記スペーサに接続される面とは反対側の面に配設される第2絶縁基板と
をさらに含み、
前記スペーサ、前記第2金属板、及び前記第2絶縁基板は、前記封止樹脂によって封止されるとともに、前記第2金属板と前記第2絶縁基板との間に、流動性のある熱伝導部材が塗布又は形成される、請求項1乃至3のいずれか一項記載の半導体装置。 A spacer connected to a surface opposite to the surface connected to the first metal plate of the semiconductor element;
A second metal plate connected to a surface opposite to the surface connected to the first metal plate of the semiconductor element via the spacer;
A second insulating substrate disposed on a surface opposite to the surface connected to the spacer of the second metal plate,
The spacer, the second metal plate, and the second insulating substrate are sealed with the sealing resin, and fluid heat conduction is performed between the second metal plate and the second insulating substrate. The semiconductor device according to claim 1, wherein the member is applied or formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011271051A JP2013122993A (en) | 2011-12-12 | 2011-12-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011271051A JP2013122993A (en) | 2011-12-12 | 2011-12-12 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013122993A true JP2013122993A (en) | 2013-06-20 |
Family
ID=48774803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011271051A Pending JP2013122993A (en) | 2011-12-12 | 2011-12-12 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013122993A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022054685A1 (en) * | 2020-09-10 | 2022-03-17 | デンカ株式会社 | Multilayer body, heat dissipation structure and semiconductor module |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003168772A (en) * | 2001-11-30 | 2003-06-13 | Denso Corp | Package structure of power module |
JP2005057102A (en) * | 2003-08-06 | 2005-03-03 | Denso Corp | Semiconductor cooling unit |
JP2005123233A (en) * | 2003-10-14 | 2005-05-12 | Denso Corp | Cooling structure of semiconductor device |
JP2007095875A (en) * | 2005-09-28 | 2007-04-12 | Denso Corp | Mounting structure of semiconductor device |
JP2009124082A (en) * | 2007-11-19 | 2009-06-04 | Mitsubishi Electric Corp | Semiconductor device for power |
JP2009246063A (en) * | 2008-03-31 | 2009-10-22 | Hitachi Ltd | Cooling structure of power module and semiconductor device using same |
JP2010232365A (en) * | 2009-03-26 | 2010-10-14 | Honda Motor Co Ltd | Semiconductor device |
-
2011
- 2011-12-12 JP JP2011271051A patent/JP2013122993A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003168772A (en) * | 2001-11-30 | 2003-06-13 | Denso Corp | Package structure of power module |
JP2005057102A (en) * | 2003-08-06 | 2005-03-03 | Denso Corp | Semiconductor cooling unit |
JP2005123233A (en) * | 2003-10-14 | 2005-05-12 | Denso Corp | Cooling structure of semiconductor device |
JP2007095875A (en) * | 2005-09-28 | 2007-04-12 | Denso Corp | Mounting structure of semiconductor device |
JP2009124082A (en) * | 2007-11-19 | 2009-06-04 | Mitsubishi Electric Corp | Semiconductor device for power |
JP2009246063A (en) * | 2008-03-31 | 2009-10-22 | Hitachi Ltd | Cooling structure of power module and semiconductor device using same |
JP2010232365A (en) * | 2009-03-26 | 2010-10-14 | Honda Motor Co Ltd | Semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022054685A1 (en) * | 2020-09-10 | 2022-03-17 | デンカ株式会社 | Multilayer body, heat dissipation structure and semiconductor module |
JPWO2022054685A1 (en) * | 2020-09-10 | 2022-03-17 | ||
JP7223917B2 (en) | 2020-09-10 | 2023-02-16 | デンカ株式会社 | Laminate, heat dissipation structure and semiconductor module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8847374B2 (en) | Power semiconductor module and manufacturing method thereof | |
US9241429B2 (en) | Power module and power conversion apparatus using same | |
JP5581131B2 (en) | Power module and power conversion device using the same | |
JP5663462B2 (en) | Power semiconductor module and power module | |
JP5634429B2 (en) | Power semiconductor module | |
US9165848B2 (en) | Semiconductor device | |
WO2012176706A1 (en) | Power semiconductor module and electric power conversion device using same | |
JP5486990B2 (en) | Power module and power conversion device using the same | |
US8604608B2 (en) | Semiconductor module | |
CN111095537B (en) | Semiconductor device and power conversion device provided with same | |
JP2020017562A (en) | Semiconductor device, power converter, manufacturing method of semiconductor device, and manufacturing method of power converter | |
WO2022123870A1 (en) | Electrical circuit body, power conversion device, and electrical circuit body manufacturing method | |
CN109698179B (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5948106B2 (en) | Power semiconductor module and power converter using the same | |
JP4228830B2 (en) | Semiconductor cooling unit | |
US20230040316A1 (en) | Semiconductor device and power converter | |
JP2013122993A (en) | Semiconductor device | |
WO2019171684A1 (en) | Semiconductor device and power conversion device | |
WO2022137701A1 (en) | Electric circuit element and power converting apparatus | |
WO2023100980A1 (en) | Semiconductor module, power conversion device, and method for producing power conversion device | |
CN117769761A (en) | Power module and power conversion device | |
JP2013233042A (en) | Power semiconductor module, manufacturing method of the same, and semiconductor power conversion apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |