JP2013115415A - Compound semiconductor solar cell - Google Patents

Compound semiconductor solar cell Download PDF

Info

Publication number
JP2013115415A
JP2013115415A JP2011263516A JP2011263516A JP2013115415A JP 2013115415 A JP2013115415 A JP 2013115415A JP 2011263516 A JP2011263516 A JP 2011263516A JP 2011263516 A JP2011263516 A JP 2011263516A JP 2013115415 A JP2013115415 A JP 2013115415A
Authority
JP
Japan
Prior art keywords
layer
type
compound semiconductor
subcell
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011263516A
Other languages
Japanese (ja)
Inventor
Makoto Toko
真 都甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011263516A priority Critical patent/JP2013115415A/en
Publication of JP2013115415A publication Critical patent/JP2013115415A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a compound semiconductor solar cell with high characteristics.SOLUTION: In the compound semiconductor solar cell, the layer closest to a first sub-cell among layers constituting a grading buffer layer provided between a second sub-cell and the first sub-cell has a thickness of 1.5 to 2 μm inclusive.

Description

本発明は、化合物半導体太陽電池に関する。   The present invention relates to a compound semiconductor solar cell.

従来、化合物半導体太陽電池を高効率化する方法としては、半導体基板上に半導体基板と同程度の格子定数を有する化合物半導体層を成長させ、光電変換層であるサブセルを複数個形成することによって、結晶性に優れた化合物半導体太陽電池を得る方法が用いられていた。   Conventionally, as a method for improving the efficiency of a compound semiconductor solar cell, a compound semiconductor layer having a lattice constant comparable to that of a semiconductor substrate is grown on a semiconductor substrate, and a plurality of subcells that are photoelectric conversion layers are formed. A method of obtaining a compound semiconductor solar cell having excellent crystallinity has been used.

しかしながら、化合物半導体層を成長するための主な半導体基板となるＳｉ、Ｇｅ、ＧａＡｓまたはＩｎＰ等と同程度の格子定数を有し、さらには好適なバンドギャップを有するサブセルを用いた化合物半導体太陽電池としては、ＧａＡｓ基板を用いたＩｎＧａＰ／ＧａＡｓ化合物半導体太陽電池や、Ｇｅ基板を用いたＩｎＧａＰ／ＩｎＧａＡｓ／Ｇｅ化合物半導体太陽電池等に限られていた。   However, a compound semiconductor solar cell using a subcell having a lattice constant comparable to that of Si, Ge, GaAs, InP, or the like, which is a main semiconductor substrate for growing a compound semiconductor layer, and further having a suitable band gap For example, the InGaP / GaAs compound semiconductor solar cell using a GaAs substrate and the InGaP / InGaAs / Ge compound semiconductor solar cell using a Ge substrate have been used.

また、これらの化合物半導体太陽電池よりもさらに高効率化する方法として、ＩｎＧａＰ／ＧａＡｓ太陽電池に３つ目のサブセルとして１ｅＶのバンドギャップを有する化合物半導層を含むサブセルを配置する方法もある。   Further, as a method for further improving the efficiency compared to these compound semiconductor solar cells, there is a method of disposing a subcell including a compound semiconductor layer having a band gap of 1 eV as a third subcell in an InGaP / GaAs solar cell.

しかしながら、ＧａＡｓと格子定数が同等で、バンドギャップが１ｅＶ程度の適当な化合物半導体が存在しない。ここで、ＧａＡｓと格子定数が約２．３％ずれているＩｎＧａＡｓは１ｅＶ程度のバンドギャップを有しているが、ＩｎＧａＰ／ＧａＡｓ化合物半導体太陽電池の３つ目のサブセルとしてＩｎＧａＡｓ層を含むサブセルを用いた場合には、ＧａＡｓ基板上に格子不整合系の化合物半導体層を成長した後に格子整合系の化合物半導体層を成長させることになるため、格子整合系の化合物半導体層の結晶性が悪くなり、化合物半導体太陽電池全体の特性が悪化するおそれがある。   However, there is no suitable compound semiconductor having a lattice constant equivalent to GaAs and a band gap of about 1 eV. Here, InGaAs, whose lattice constant is shifted by about 2.3% from GaAs, has a band gap of about 1 eV, but a subcell including an InGaAs layer is used as the third subcell of the InGaP / GaAs compound semiconductor solar cell. If used, the lattice-matching compound semiconductor layer is grown after the lattice-mismatched compound semiconductor layer is grown on the GaAs substrate, so that the crystallinity of the lattice-matching compound semiconductor layer is deteriorated. The characteristics of the entire compound semiconductor solar battery may be deteriorated.

そこで、半導体基板上に半導体基板と格子定数が同等程度で、化合物半導体太陽電池の受光面が半導体基板側となるように化合物半導体層を成長させ、そこからグレーディングバッファ層を介して半導体基板と格子定数が異なる化合物半導体層を成長する方法が研究されている（たとえば、特許文献１、特許文献２および非特許文献１参照）。   Therefore, the compound semiconductor layer is grown on the semiconductor substrate so that the lattice constant is about the same as that of the semiconductor substrate and the light-receiving surface of the compound semiconductor solar cell is on the semiconductor substrate side, and the semiconductor substrate and the lattice are then passed through the grading buffer layer. Methods for growing compound semiconductor layers having different constants have been studied (see, for example, Patent Document 1, Patent Document 2, and Non-Patent Document 1).

すなわち、通常、化合物半導体太陽電池は、成長基板となる半導体基板の反対側に受光面が位置するように化合物半導体層を成長させて形成される（すなわち、受光面が化合物半導体層の成長方向に位置するように形成される）。しかしながら、受光面が半導体基板側となるように化合物半導体層を成長させて化合物半導体太陽電池を作製することによって、半導体基板と格子定数が同等程度の化合物半導体層を含むサブセルにおいては良好な結晶性が得られ、さらに半導体基板と格子定数が異なる格子不整合系の化合物半導体層を含むサブセルの特性も得られることから、高い特性の化合物半導体太陽電池が得られる。   That is, normally, a compound semiconductor solar cell is formed by growing a compound semiconductor layer so that the light receiving surface is located on the opposite side of the semiconductor substrate serving as a growth substrate (that is, the light receiving surface is in the growth direction of the compound semiconductor layer). To be positioned). However, by producing a compound semiconductor solar cell by growing the compound semiconductor layer so that the light-receiving surface is on the semiconductor substrate side, good crystallinity is obtained in the subcell including the compound semiconductor layer having the same lattice constant as that of the semiconductor substrate. In addition, the characteristics of the subcell including the compound semiconductor layer of the lattice mismatch system having a lattice constant different from that of the semiconductor substrate can be obtained, so that a compound semiconductor solar battery having high characteristics can be obtained.

特開２０１０−１８２９５１号公報JP 2010-182951 A 特開２０１１−１３４９５２号公報JP 2011-134952 A

A.F.Geisz, et al. “High-efficiency GaInP/GaAs/InGaAs triple-junction solar cells grown inverted with a metamorphic botoom junction”, Applied physics letters 91, 023502 (2007)A.F.Geisz, et al. “High-efficiency GaInP / GaAs / InGaAs triple-junction solar cells grown inverted with a metamorphic botoom junction”, Applied physics letters 91, 023502 (2007)

特許文献１、特許文献２および非特許文献１に記載されているグレーディングバッファ層は、サブセルを構成する化合物半導体層の格子定数差に起因して発生する応力や、それにより生じる転位やその他の結晶欠陥を低減するために設けられている。   The grading buffer layer described in Patent Document 1, Patent Document 2, and Non-Patent Document 1 includes stress generated due to a difference in lattice constant of a compound semiconductor layer constituting a subcell, dislocations and other crystals generated thereby. It is provided to reduce defects.

しかしながら、近年、化合物半導体太陽電池の特性をさらに向上させることが要求されており、グレーディングバッファ層を設けること以上の技術が要望されている。   However, in recent years, there has been a demand for further improving the characteristics of compound semiconductor solar cells, and a technique more than providing a grading buffer layer is desired.

上記の事情に鑑みて、本発明の目的は、高い特性を有する化合物半導体太陽電池を提供することにある。   In view of the above circumstances, an object of the present invention is to provide a compound semiconductor solar cell having high characteristics.

本発明は、第１の化合物半導体層を含む第１のサブセルと、第１のサブセル上に設けられた第２の化合物半導体層を含む第２のサブセルと、第２のサブセル上に設けられた第３の化合物半導体層を含む第３のサブセルと、第２のサブセルと第１のサブセルとの間に設けられた第４の化合物半導体層を含むグレーディングバッファ層と、を備え、第２の化合物半導体層の格子定数は、第１の化合物半導体層の格子定数および第４の化合物半導体層の格子定数よりも小さく、第２の化合物半導体層の格子定数に対する第１の化合物半導体層の格子定数の格子不整合率は０．１％以上であり、第２の化合物半導体層の格子定数に対する第４の化合物半導体層の格子定数の格子不整合率は、０．１％以上であって、グレーディングバッファ層を構成する層のうち第２のサブセルに最も近接する層と第２の化合物半導体層との間の格子定数差がグレーディングバッファ層を構成する隣り合う２層間の格子定数差よりも大きく、グレーディングバッファ層を構成する層のうち第１のサブセルに最も近接する層の厚さが１．５μｍ以上２μｍ以下である化合物半導体太陽電池である。   The present invention is provided on a first subcell including a first compound semiconductor layer, a second subcell including a second compound semiconductor layer provided on the first subcell, and a second subcell. A third subcell including a third compound semiconductor layer, and a grading buffer layer including a fourth compound semiconductor layer provided between the second subcell and the first subcell, the second compound The lattice constant of the semiconductor layer is smaller than the lattice constant of the first compound semiconductor layer and the lattice constant of the fourth compound semiconductor layer, and the lattice constant of the first compound semiconductor layer with respect to the lattice constant of the second compound semiconductor layer is The lattice mismatch rate is 0.1% or more, the lattice mismatch rate of the lattice constant of the fourth compound semiconductor layer with respect to the lattice constant of the second compound semiconductor layer is 0.1% or more, and the grading buffer Make up layer The lattice constant difference between the layer closest to the second subcell and the second compound semiconductor layer is larger than the lattice constant difference between two adjacent layers constituting the grading buffer layer, and the grading buffer layer is formed. In the compound semiconductor solar cell, the layer closest to the first subcell among the layers to be formed has a thickness of 1.5 μm or more and 2 μm or less.

ここで、本発明の化合物半導体太陽電池において、第１の化合物半導体層は、ＩｎxＧａ1-xＡｓ（０．２５≦ｘ≦０．３）の式で表わされる化合物半導体層であることが好ましい。 Here, in the compound semiconductor solar battery of the present invention, the first compound semiconductor layer is a compound semiconductor layer represented by a formula of In x Ga 1-x As (0.25 ≦ x ≦ 0.3). preferable.

また、本発明の化合物半導体太陽電池において、第４の化合物半導体層は、ＩｎyＧａ1-yＰ（０．４８≦ｙ≦０．８）の式で表わされる化合物半導体層であることが好ましい。 In the compound semiconductor solar battery of the present invention, the fourth compound semiconductor layer is preferably a compound semiconductor layer represented by a formula of In y Ga 1-y P (0.48 ≦ y ≦ 0.8). .

また、本発明の化合物半導体太陽電池において、グレーディングバッファ層を構成する層のうち第２のサブセルに最も近接する層と第２の化合物半導体層との間の格子定数差が、０．１９ｎｍ以上０．４４ｎｍ以下であることが好ましい。   In the compound semiconductor solar cell of the present invention, the difference in lattice constant between the layer closest to the second subcell among the layers constituting the grading buffer layer and the second compound semiconductor layer is 0.19 nm or more and 0. .44 nm or less is preferable.

また、本発明の化合物半導体太陽電池において、グレーディングバッファ層を構成する層の厚さは、第１のサブセルに最も近接する層を除き、０．２５μｍ以上０．３２μｍ以下であることが好ましい。   In the compound semiconductor solar battery of the present invention, the thickness of the layer constituting the grading buffer layer is preferably 0.25 μm or more and 0.32 μm or less except for the layer closest to the first subcell.

また、本発明の化合物半導体太陽電池において、グレーディングバッファ層は８層以上で構成されることが好ましい。   In the compound semiconductor solar battery of the present invention, the grading buffer layer is preferably composed of 8 or more layers.

本発明によれば、高い特性を有する化合物半導体太陽電池を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the compound semiconductor solar cell which has a high characteristic can be provided.

本発明の化合物半導体太陽電池の一例の模式的な断面図である。It is typical sectional drawing of an example of the compound semiconductor solar cell of this invention. 図１に示す化合物半導体太陽電池の製造方法の一例の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the compound semiconductor solar cell shown in FIG. 図１に示す化合物半導体太陽電池の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating other one part of the manufacturing process of an example of the manufacturing method of the compound semiconductor solar cell shown in FIG. 図１に示す化合物半導体太陽電池の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating other one part of the manufacturing process of an example of the manufacturing method of the compound semiconductor solar cell shown in FIG. 実施例で作製したサンプルＮｏ．１〜Ｎｏ．４の化合物半導体太陽電池の電流−電圧特性を示す図である。Sample No. produced in the Example 1-No. It is a figure which shows the current-voltage characteristic of the compound semiconductor solar cell of 4. FIG. 実施例で作製したサンプルＮｏ．１〜Ｎｏ．４の化合物半導体太陽電池の変換効率を示す図である。Sample No. produced in the Example 1-No. It is a figure which shows the conversion efficiency of 4 compound semiconductor solar cells.

以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。   Embodiments of the present invention will be described below. In the drawings of the present invention, the same reference numerals represent the same or corresponding parts.

＜構成＞
図１に、本発明の化合物半導体太陽電池の一例の模式的な断面図を示す。図１に示す化合物半導体太陽電池においては、支持基板５１（たとえば厚さ４００μｍ）上に、金属層５０、ｐ型ＩｎＧａＡｓからなるコンタクト層４３（たとえば厚さ０．５μｍ）、ｐ型ＩｎＧａＰからなるＢＳＦ層４２（たとえば厚さ０．１μｍ）、ｐ型ＩｎＧａＡｓからなるベース層４１（たとえば厚さ３μｍ）、ｎ型ＩｎＧａＡｓからなるエミッタ層４０（たとえば厚さ０．１μｍ）およびｎ型ＩｎＧａＰからなる窓層３９（たとえば厚さ０．１μｍ）がこの順序で積層されている。 <Configuration>
In FIG. 1, typical sectional drawing of an example of the compound semiconductor solar cell of this invention is shown. In the compound semiconductor solar cell shown in FIG. 1, a metal layer 50, a contact layer 43 made of p-type InGaAs (eg, 0.5 μm thick), and a BSF made of p-type InGaP on a support substrate 51 (eg, 400 μm thick). Layer 42 (for example, thickness 0.1 μm), base layer 41 (for example, thickness 3 μm) made of p-type InGaAs, emitter layer 40 (for example, thickness 0.1 μm) made of n-type InGaAs, and window layer made of n-type InGaP 39 (for example, a thickness of 0.1 μm) are stacked in this order.

ここで、ｐ型ＩｎＧａＡｓからなるベース層４１と、ｎ型ＩｎＧａＡｓからなるエミッタ層４０との接合体から第１のサブセル２０１が構成されている。   Here, the first subcell 201 is composed of a joined body of a base layer 41 made of p-type InGaAs and an emitter layer 40 made of n-type InGaAs.

また、ｎ型ＩｎＧａＰからなる窓層３９の格子定数およびｎ型ＩｎＧａＡｓからなるエミッタ層４０の格子定数は、それぞれ、ｐ型ＩｎＧａＡｓからなるベース層４１の格子定数と同等程度とされる。   In addition, the lattice constant of the window layer 39 made of n-type InGaP and the lattice constant of the emitter layer 40 made of n-type InGaAs are approximately equal to the lattice constant of the base layer 41 made of p-type InGaAs.

また、ｎ型ＩｎＧａＰからなる窓層３９上には、ｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８（たとえば厚さ１μｍ）、ｎ型Ｉｎ0.75Ｇａ0.25Ｐ層３７（たとえば厚さ０．２５μｍ）、ｎ型Ｉｎ0.71Ｇａ0.29Ｐ層３６（たとえば厚さ０．２５μｍ）、ｎ型Ｉｎ0.68Ｇａ0.32Ｐ層３５（たとえば厚さ０．２５μｍ）、ｎ型Ｉｎ0.65Ｇａ0.35Ｐ層３４（たとえば厚さ０．２５μｍ）、ｎ型Ｉｎ0.61Ｇａ0.39Ｐ層３３（たとえば厚さ０．２５μｍ）、ｎ型Ｉｎ0.58Ｇａ0.42Ｐ層３２（たとえば厚さ０．２５μｍ）およびｎ型Ｉｎ0.55Ｇａ0.45Ｐ層３１（たとえば厚さ０．２５μｍ）がこの順序で積層されている。 On the window layer 39 made of n-type InGaP, an n-type In 0.78 Ga 0.22 P layer 38 (for example, 1 μm thick), an n-type In 0.75 Ga 0.25 P layer 37 (for example, 0.25 μm thick), an n-type In 0.71 Ga 0.29 P layer 36 (for example, thickness 0.25 μm), n-type In 0.68 Ga 0.32 P layer 35 (for example, thickness 0.25 μm), n-type In 0.65 Ga 0.35 P layer 34 (for example, thickness 0.25 μm) ), N-type In 0.61 Ga 0.39 P layer 33 (eg, thickness 0.25 μm), n-type In 0.58 Ga 0.42 P layer 32 (eg, thickness 0.25 μm), and n-type In 0.55 Ga 0.45 P layer 31 (eg, thickness) Are stacked in this order.

ここで、ｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８、ｎ型Ｉｎ0.75Ｇａ0.25Ｐ層３７、ｎ型Ｉｎ0.71Ｇａ0.29Ｐ層３６、ｎ型Ｉｎ0.68Ｇａ0.32Ｐ層３５、ｎ型Ｉｎ0.65Ｇａ0.35Ｐ層３４、ｎ型Ｉｎ0.61Ｇａ0.39Ｐ層３３、ｎ型Ｉｎ0.58Ｇａ0.42Ｐ層３２およびｎ型Ｉｎ0.55Ｇａ0.45Ｐ層３１から、グレーディングバッファ層２０２が構成されている。 Here, n-type In 0.78 Ga 0.22 P layer 38, n-type In 0.75 Ga 0.25 P layer 37, n-type In 0.71 Ga 0.29 P layer 36, n-type In 0.68 Ga 0.32 P layer 35, n-type In 0.65 Ga 0.35 P The grading buffer layer 202 is composed of the layer 34, the n-type In 0.61 Ga 0.39 P layer 33, the n-type In 0.58 Ga 0.42 P layer 32 and the n-type In 0.55 Ga 0.45 P layer 31.

なお、グレーディングバッファ層２０２は、後述する第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３から、第１のサブセル２０１のｐ型ＩｎＧａＡｓからなるベース層４１に格子定数が近づくように格子定数を段階的に変化させた層である。   The grading buffer layer 202 has a lattice constant so that the lattice constant approaches the base layer 41 made of p-type InGaAs of the first subcell 201 from the base layer 23 made of p-type GaAs of the second subcell 204 described later. It is a layer changed in stages.

また、グレーディングバッファ層２０２上には、ｎ+型ＡｌＩｎＰ層２８（たとえば厚さ０．０５μｍ）、ｎ+型Ｉｎ0.48Ｇａ0.52Ｐ層２７（たとえば厚さ０．０２μｍ）、ｐ+型ＡｌＧａＡｓ層２６（たとえば厚さ０．０２μｍ）およびｐ+型ＡｌＩｎＰ層２５（たとえば厚さ０．０５μｍ）がこの順に積層されている。 On the grading buffer layer 202, an n + -type AlInP layer 28 (for example, thickness 0.05 μm), an n + -type In 0.48 Ga 0.52 P layer 27 (for example, thickness 0.02 μm), and a p + -type AlGaAs layer 26 (For example, a thickness of 0.02 μm) and a p + -type AlInP layer 25 (for example, a thickness of 0.05 μm) are laminated in this order.

ここで、ｎ+型Ｉｎ0.48Ｇａ0.52Ｐ層２７とｐ+型ＡｌＧａＡｓ層２６との接合体から、後述する第２のサブセル２０４と第１のサブセル２０１とを接続する回路素子である第１のトンネルダイオード２０３が構成されている。 Here, a first circuit element that connects a second subcell 204 and a first subcell 201 to be described later from a joined body of the n + type In 0.48 Ga 0.52 P layer 27 and the p + type AlGaAs layer 26. A tunnel diode 203 is configured.

また、第１のトンネルダイオード２０３上には、ｐ型Ｉｎ0.48Ｇａ0.52ＰからなるＢＳＦ層２４（たとえば厚さ０．１μｍ）、ｐ型ＧａＡｓからなるベース層２３（たとえば厚さ３μｍ）、ｎ型ＧａＡｓからなるエミッタ層２２（たとえば厚さ０．１μｍ）およびｎ型Ｉｎ0.48Ｇａ0.52Ｐからなる窓層２１（たとえば厚さ０．０５μｍ）がこの順序で積層されている。 Further, on the first tunnel diode 203, a BSF layer 24 (eg, thickness 0.1 μm) made of p-type In 0.48 Ga 0.52 P, a base layer 23 (eg, thickness 3 μm) made of p-type GaAs, an n-type, An emitter layer 22 made of GaAs (for example, a thickness of 0.1 μm) and a window layer 21 made of n-type In 0.48 Ga 0.52 P (for example, a thickness of 0.05 μm) are laminated in this order.

ここで、ｐ型ＧａＡｓからなるベース層２３とｎ型ＧａＡｓからなるエミッタ層２２との接合体から第２のサブセル２０４が構成されている。   Here, the second subcell 204 is constituted by a joined body of the base layer 23 made of p-type GaAs and the emitter layer 22 made of n-type GaAs.

また、ｎ型Ｉｎ0.48Ｇａ0.52Ｐからなる窓層２１上には、ｎ+型ＡｌＩｎＰ層２０（たとえば厚さ０．０５μｍ）、ｎ+型Ｉｎ0.48Ｇａ0.52Ｐ層１９（たとえば厚さ０．０２μｍ）、ｐ+型ＡｌＧａＡｓ層１８（たとえば厚さ０．０２μｍ）およびｐ+型ＡｌＩｎＰ層１７（たとえば厚さ０．０５μｍ）がこの順に積層されている。 On the window layer 21 made of n-type In 0.48 Ga 0.52 P, an n + -type AlInP layer 20 (for example, thickness 0.05 μm) and an n + -type In 0.48 Ga 0.52 P layer 19 (for example, thickness 0.02 μm). ), A p + type AlGaAs layer 18 (for example, thickness 0.02 μm) and a p + type AlInP layer 17 (for example, thickness 0.05 μm) are laminated in this order.

ここで、ｎ+型Ｉｎ0.48Ｇａ0.52Ｐ層１９とｐ+型ＡｌＧａＡｓ層１８との接合体から、後述する第３のサブセル２０６と第２のサブセル２０４とを接続する回路素子である第２のトンネルダイオード２０５が構成されている。 Here, a second circuit element is a circuit element that connects a third subcell 206 and a second subcell 204, which will be described later, from the joined body of the n + type In 0.48 Ga 0.52 P layer 19 and the p + type AlGaAs layer 18. A tunnel diode 205 is configured.

また、ｐ+型ＡｌＩｎＰ層１７上には、ｐ型ＡｌＩｎＰからなるＢＳＦ層１６（たとえば厚さ０．０５μｍ）、ｐ型Ｉｎ0.48Ｇａ0.52Ｐからなるベース層１５（たとえば厚さ０．７μｍ）、ｎ型Ｉｎ0.48Ｇａ0.52Ｐからなるエミッタ層１４（たとえば厚さ０．０５μｍ）およびｎ型ＡｌＩｎＰからなる窓層１３（たとえば厚さ０．０５μｍ）がこの順に積層されている。 On the p + -type AlInP layer 17, a BSF layer 16 (for example, thickness 0.05 μm) made of p-type AlInP, a base layer 15 (for example, thickness 0.7 μm) made of p-type In 0.48 Ga 0.52 P, An emitter layer 14 (for example, thickness 0.05 μm) made of n-type In 0.48 Ga 0.52 P and a window layer 13 (for example thickness 0.05 μm) made of n-type AlInP are laminated in this order.

ここで、ｐ型Ｉｎ0.48Ｇａ0.52Ｐからなるベース層１５とｎ型Ｉｎ0.48Ｇａ0.52Ｐからなるエミッタ層１４との接合体から第３のサブセル２０６が構成されている。 Here, the third subcell 206 from the junction of the base layer 15 and the n-type an In 0.48 Ga 0.52 emitter layer 14 made of P consisting of p-type an In 0.48 Ga 0.52 P is formed.

また、ｎ型ＡｌＩｎＰからなる窓層１３上には、ｎ型ＧａＡｓからなるコンタクト層１２（たとえば厚さ０．５μｍ）および反射防止膜６１が形成され、ｎ型ＧａＡｓからなるコンタクト層１２上に電極層６２が形成されている。   Further, on the window layer 13 made of n-type AlInP, a contact layer 12 made of n-type GaAs (for example, having a thickness of 0.5 μm) and an antireflection film 61 are formed. An electrode is formed on the contact layer 12 made of n-type GaAs. A layer 62 is formed.

図１に示す化合物半導体太陽電池においては、第３のサブセル２０６のｐ型Ｉｎ0.48Ｇａ0.52Ｐからなるベース層１５のバンドギャップ＞第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３のバンドギャップ＞第１のサブセル２０１のｐ型ＩｎＧａＡｓからなるベース層４１のバンドギャップの関係が満たされている。 In the compound semiconductor solar cell shown in FIG. 1, the band gap of the base layer 15 made of p-type In 0.48 Ga 0.52 P in the third subcell 206> the band gap of the base layer 23 made of p-type GaAs in the second subcell 204. > The band gap relationship of the base layer 41 made of p-type InGaAs in the first subcell 201 is satisfied.

すなわち、第３のサブセル２０６のｐ型Ｉｎ0.48Ｇａ0.52Ｐからなるベース層１５の格子定数＜第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３の格子定数＜第１のサブセル２０１のｐ型ＩｎＧａＡｓからなるベース層４１の格子定数の関係が満たされている。 That is, the lattice constant of the base layer 15 made of p-type In 0.48 Ga 0.52 P of the third subcell 206 <the lattice constant of the base layer 23 made of p-type GaAs of the second subcell 204 <p-type of the first subcell 201. The relation of the lattice constant of the base layer 41 made of InGaAs is satisfied.

また、第１のサブセル２０１のｐ型ＩｎＧａＡｓからなるベース層４１のバンドギャップエネルギは０．９ｅＶ以上１．１ｅＶ以下であることが好ましい。この場合には、上記の第３のサブセル２０６、第２のサブセル２０４および第１のサブセル２０１からなる３接合構造の図１に示す化合物半導体太陽電池の理論変換効率が４５％以上となる傾向にある。   The band gap energy of the base layer 41 made of p-type InGaAs in the first subcell 201 is preferably 0.9 eV or more and 1.1 eV or less. In this case, the theoretical conversion efficiency of the compound semiconductor solar battery shown in FIG. 1 having a three-junction structure including the third subcell 206, the second subcell 204, and the first subcell 201 tends to be 45% or more. is there.

＜製造方法＞
以下、図２〜図４の模式的断面図を参照して、図１に示す化合物半導体太陽電池の製造方法の一例について説明する。 <Manufacturing method>
Hereinafter, an example of a method for producing the compound semiconductor solar cell shown in FIG. 1 will be described with reference to the schematic cross-sectional views of FIGS.

まず、図２に示すように、ＧａＡｓ基板１０１上に、ｎ型Ｉｎ0.48Ｇａ0.52Ｐエッチング停止層１１、コンタクト層１２、窓層１３、エミッタ層１４、ベース層１５およびＢＳＦ層１６をこの順にたとえばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によってエピタキシャル成長させる。 First, as shown in FIG. 2, an n-type In 0.48 Ga 0.52 P etching stop layer 11, a contact layer 12, a window layer 13, an emitter layer 14, a base layer 15 and a BSF layer 16 are arranged in this order on a GaAs substrate 101. Epitaxial growth is performed by MOCVD (Metal Organic Chemical Vapor Deposition) method.

次に、ＢＳＦ層１６上に、ｐ+型ＡｌＩｎＰ層１７、ｐ+型ＡｌＧａＡｓ層１８、ｎ+型Ｉｎ0.48Ｇａ0.52Ｐ層１９およびｎ+型ＡｌＩｎＰ層２０をこの順にたとえばＭＯＣＶＤ法によってエピタキシャル成長させる。 Next, a p + type AlInP layer 17, a p + type AlGaAs layer 18, an n + type In 0.48 Ga 0.52 P layer 19 and an n + type AlInP layer 20 are epitaxially grown in this order by, for example, the MOCVD method.

次に、ｎ+型ＡｌＩｎＰ層２０上に、窓層２１、エミッタ層２２、ベース層２３およびＢＳＦ層２４をこの順にたとえばＭＯＣＶＤ法によってエピタキシャル成長させる。   Next, on the n + -type AlInP layer 20, the window layer 21, the emitter layer 22, the base layer 23, and the BSF layer 24 are epitaxially grown in this order by, for example, the MOCVD method.

次に、ＢＳＦ層２４上に、ｐ+型ＡｌＩｎＰ層２５、ｐ+型ＡｌＧａＡｓ層２６、ｎ+型Ｉｎ0.48Ｇａ0.52Ｐ層２７およびｎ+型ＡｌＩｎＰ層２８をこの順にたとえばＭＯＣＶＤ法によってエピタキシャル成長させる。 Next, a p + type AlInP layer 25, a p + type AlGaAs layer 26, an n + type In 0.48 Ga 0.52 P layer 27, and an n + type AlInP layer 28 are epitaxially grown in this order by, for example, the MOCVD method.

次に、ｎ+型ＡｌＩｎＰ層２８上に、ｎ型Ｉｎ0.55Ｇａ0.45Ｐ層３１、ｎ型Ｉｎ0.58Ｇａ0.42Ｐ層３２、ｎ型Ｉｎ0.61Ｇａ0.39Ｐ層３３、ｎ型Ｉｎ0.65Ｇａ0.35Ｐ層３４、ｎ型Ｉｎ0.68Ｇａ0.32Ｐ層３５、ｎ型Ｉｎ0.71Ｇａ0.29Ｐ層３６、ｎ型Ｉｎ0.75Ｇａ0.25Ｐ層３７およびｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８をこの順にたとえばＭＯＣＶＤ法によってエピタキシャル成長させる。 Next, on the n + -type AlInP layer 28, an n-type In 0.55 Ga 0.45 P layer 31, an n-type In 0.58 Ga 0.42 P layer 32, an n-type In 0.61 Ga 0.39 P layer 33, and an n-type In 0.65 Ga 0.35 P layer. 34, n-type In 0.68 Ga 0.32 P layer 35, n-type In 0.71 Ga 0.29 P layer 36, n-type In 0.75 Ga 0.25 P layer 37 and n-type In 0.78 Ga 0.22 P layer 38 are epitaxially grown in this order, for example, by MOCVD. .

次に、ｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８上に、窓層３９、エミッタ層４０、ベース層４１、ＢＳＦ層４２およびコンタクト層４３をこの順にたとえばＭＯＣＶＤ法によってエピタキシャル成長させる。 Next, on the n-type In 0.78 Ga 0.22 P layer 38, the window layer 39, the emitter layer 40, the base layer 41, the BSF layer 42, and the contact layer 43 are epitaxially grown in this order, for example, by MOCVD.

次に、図３に示すように、コンタクト層４３の表面上に、金属層５０を介して、支持基板５１を貼り付ける。   Next, as shown in FIG. 3, a support substrate 51 is pasted on the surface of the contact layer 43 via the metal layer 50.

次に、図４に示すように、ＧａＡｓ基板１０１およびｎ型Ｉｎ0.48Ｇａ0.52Ｐエッチング停止層１１を酸水溶液を用いてエッチングにより除去し、コンタクト層１２の表面を露出させる。 Next, as shown in FIG. 4, the GaAs substrate 101 and the n-type In 0.48 Ga 0.52 P etching stop layer 11 are removed by etching using an acid aqueous solution to expose the surface of the contact layer 12.

その後、図１に示すように、コンタクト層１２の一部をエッチングして窓層１３の表面を露出させ、窓層１３の表面に反射防止膜６１を形成するとともに、コンタクト層１２の表面に電極層６２を形成する。以上により、図１に示す化合物半導体太陽電池が作製される。   Thereafter, as shown in FIG. 1, a part of the contact layer 12 is etched to expose the surface of the window layer 13, an antireflection film 61 is formed on the surface of the window layer 13, and an electrode is formed on the surface of the contact layer 12. Layer 62 is formed. Thus, the compound semiconductor solar battery shown in FIG. 1 is produced.

＜作用効果＞
図１に示す化合物半導体太陽電池において、第１のサブセル２０１のｐ型ＩｎＧａＡｓからなるベース層４１は、第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３に対して格子不整合となっている。ここで、「格子不整合」は、第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３の格子定数ａ１に対する第１のサブセル２０１のｐ型ＩｎＧａＡｓからなるベース層４１の格子定数ａ２の格子不整合率が０．１％以上となっていることを意味する。ａ１に対するａ２の格子不整合率は、以下の式（Ｉ）により算出される。なお、第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３の格子定数は、第１のサブセル２０１のｐ型ＩｎＧａＡｓからなるベース層４１の格子定数よりも大きくなっている。
格子不整合率（％）＝｛１００×（ａ１−ａ２）｝／ａ１ …（Ｉ） <Effect>
In the compound semiconductor solar cell shown in FIG. 1, the base layer 41 made of p-type InGaAs in the first subcell 201 has a lattice mismatch with the base layer 23 made of p-type GaAs in the second subcell 204. . Here, the “lattice mismatch” is the lattice mismatch of the lattice constant a2 of the base layer 41 of p-type InGaAs of the first subcell 201 with respect to the lattice constant a1 of the base layer 23 of p-type GaAs of the second subcell 204. It means that the matching rate is 0.1% or more. The lattice mismatch rate of a2 with respect to a1 is calculated by the following formula (I). Note that the lattice constant of the base layer 23 made of p-type GaAs in the second subcell 204 is larger than the lattice constant of the base layer 41 made of p-type InGaAs in the first subcell 201.
Lattice mismatch rate (%) = {100 × (a1−a2)} / a1 (I)

また、グレーディングバッファ層２０２を構成するそれぞれの層は、第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３に対して格子不整合となっている。ここで、「格子不整合」は、第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３の格子定数ａ１に対するグレーディングバッファ層２０２を構成するいずれか１層の格子定数ａ３の格子不整合率が０．１％以上となっていることを意味する。ａ１に対するａ３の格子不整合率は、以下の式（ＩＩ）により算出される。なお、第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３の格子定数は、グレーディングバッファ層２０２を構成するそれぞれの層の格子定数よりも大きくなっている。
格子不整合率（％）＝｛１００×（ａ１−ａ３）｝／ａ１ …（ＩＩ） Each layer constituting the grading buffer layer 202 is lattice-mismatched with the base layer 23 made of p-type GaAs of the second subcell 204. Here, “lattice mismatch” means that the lattice mismatch rate of the lattice constant a3 of any one layer constituting the grading buffer layer 202 with respect to the lattice constant a1 of the base layer 23 made of p-type GaAs of the second subcell 204 is It means 0.1% or more. The lattice mismatch rate of a3 with respect to a1 is calculated by the following formula (II). Note that the lattice constant of the base layer 23 made of p-type GaAs in the second subcell 204 is larger than the lattice constant of each layer constituting the grading buffer layer 202.
Lattice mismatch rate (%) = {100 × (a1-a3)} / a1 (II)

また、グレーディングバッファ層２０２を構成する層のうち第２のサブセル２０４に最も近接するｎ型Ｉｎ0.55Ｇａ0.45Ｐ層３１と、第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３との間の格子定数差が、グレーディングバッファ層２０２を構成する隣り合う２層間の格子定数差よりも大きくなっている。 Also, between the n-type In 0.55 Ga 0.45 P layer 31 closest to the second subcell 204 among the layers constituting the grading buffer layer 202 and the base layer 23 made of p-type GaAs of the second subcell 204. The lattice constant difference is larger than the lattice constant difference between two adjacent layers constituting the grading buffer layer 202.

ここで、「グレーディングバッファ層２０２を構成する隣り合う２層間の格子定数差」は、（i）ｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８とｎ型Ｉｎ0.75Ｇａ0.25Ｐ層３７との間、（ii）ｎ型Ｉｎ0.75Ｇａ0.25Ｐ層３７とｎ型Ｉｎ0.71Ｇａ0.29Ｐ層３６との間、（iii）ｎ型Ｉｎ0.71Ｇａ0.29Ｐ層３６とｎ型Ｉｎ0.68Ｇａ0.32Ｐ層３５との間、（iv）ｎ型Ｉｎ0.68Ｇａ0.32Ｐ層３５とｎ型Ｉｎ0.65Ｇａ0.35Ｐ層３４との間、（v）ｎ型Ｉｎ0.65Ｇａ0.35Ｐ層３４とｎ型Ｉｎ0.61Ｇａ0.39Ｐ層３３との間、（vi）ｎ型Ｉｎ0.61Ｇａ0.39Ｐ層３３とｎ型Ｉｎ0.58Ｇａ0.42Ｐ層３２との間、および（vii）ｎ型Ｉｎ0.58Ｇａ0.42Ｐ層３２とｎ型Ｉｎ0.55Ｇａ0.45Ｐ層３１との間のそれぞれの格子定数差を意味する。 Here, the “lattice constant difference between two adjacent layers constituting the grading buffer layer 202” is (i) between the n-type In 0.78 Ga 0.22 P layer 38 and the n-type In 0.75 Ga 0.25 P layer 37 (ii ) Between the n-type In 0.75 Ga 0.25 P layer 37 and the n-type In 0.71 Ga 0.29 P layer 36, (iii) between the n-type In 0.71 Ga 0.29 P layer 36 and the n-type In 0.68 Ga 0.32 P layer 35, (Iv) Between the n-type In 0.68 Ga 0.32 P layer 35 and the n-type In 0.65 Ga 0.35 P layer 34, (v) between the n-type In 0.65 Ga 0.35 P layer 34 and the n-type In 0.61 Ga 0.39 P layer 33 (Vi) between the n-type In 0.61 Ga 0.39 P layer 33 and the n-type In 0.58 Ga 0.42 P layer 32, and (vii) the n-type In 0.58 Ga 0.42 P layer 32 and the n-type In 0.55 Ga 0.45 P layer Each lattice constant difference from 31 is meant.

さらに、グレーディングバッファ層２０２を構成する層のうち第１のサブセル２０１に最も近接するｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８の厚さが１．５μｍ以上２μｍ以下とされている。 Further, the n-type In 0.78 Ga 0.22 P layer 38 closest to the first subcell 201 among the layers constituting the grading buffer layer 202 has a thickness of 1.5 μm or more and 2 μm or less.

以上の構成を有する図１に示す化合物半導体太陽電池においては、グレーディングバッファ層２０２が、厚さ１．５μｍ以上２μｍ以下の厚膜化されたｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８を有しており、グレーディングバッファ層２０２のエピタキシャル成長中に発生した転位をグレーディングバッファ層２０２内に留めることができる。そのため、グレーディングバッファ層２０２上にエピタキシャル成長する第１のサブセル２０１中の転位やその他の結晶欠陥を低減することができるため、高い特性を有する化合物半導体太陽電池を得ることができる。 In the compound semiconductor solar battery shown in FIG. 1 having the above configuration, the grading buffer layer 202 has the n-type In 0.78 Ga 0.22 P layer 38 having a thickness of 1.5 μm or more and 2 μm or less. Dislocations generated during the epitaxial growth of the grading buffer layer 202 can be retained in the grading buffer layer 202. Therefore, since dislocations and other crystal defects in the first subcell 201 epitaxially grown on the grading buffer layer 202 can be reduced, a compound semiconductor solar cell having high characteristics can be obtained.

なお、上記においては、第１のサブセル２０１のベース層として、ｐ型ＩｎＧａＡｓからなるベース層４１を用いたが、第１のサブセル２０１のベース層としてはＩｎxＧａ1-xＡｓ（０．２５≦ｘ≦０．３）の式で表わされる化合物半導体層を用いることが好ましい。この場合には、第１のサブセル２０１を１ｅＶ程度のバンドギャップを有するサブセルとすることができる。 In the above description, the base layer 41 made of p-type InGaAs is used as the base layer of the first subcell 201, but In x Ga 1-x As (0.25) is used as the base layer of the first subcell 201. It is preferable to use a compound semiconductor layer represented by the formula ≦ x ≦ 0.3). In this case, the first subcell 201 can be a subcell having a band gap of about 1 eV.

また、上記においては、グレーディングバッファ層２０２としてｎ型ＩｎＧａＰ層を用いたが、グレーディングバッファ層２０２としてはＩｎyＧａ1-yＰ（０．４８≦ｙ≦０．８）の式で表わされる化合物半導体層を用いることが好ましい。この場合には、グレーディングバッファ層２０２上に結晶性に優れた第１のサブセル２０１を形成することができる。 In the above description, an n-type InGaP layer is used as the grading buffer layer 202. However, the grading buffer layer 202 is a compound represented by the formula In y Ga 1-y P (0.48 ≦ y ≦ 0.8). It is preferable to use a semiconductor layer. In this case, the first subcell 201 having excellent crystallinity can be formed on the grading buffer layer 202.

また、グレーディングバッファ層２０２を構成する層のうち第２のサブセル２０４に最も近接するｎ型Ｉｎ0.55Ｇａ0.45Ｐ層３１と、第２のサブセル２０４のｐ型ＧａＡｓからなるベース層２３との間の格子定数差は、０．１９ｎｍ以上０．４４ｎｍ以下であることが好ましい。この場合には、電気特性に優れた第１のサブセル２０１を形成できる傾向にある。 Also, between the n-type In 0.55 Ga 0.45 P layer 31 closest to the second subcell 204 among the layers constituting the grading buffer layer 202 and the base layer 23 made of p-type GaAs of the second subcell 204. The difference in lattice constant is preferably 0.19 nm or more and 0.44 nm or less. In this case, the first subcell 201 having excellent electrical characteristics tends to be formed.

また、グレーディングバッファ層２０２を構成する層のうち、第１のサブセル２０１に最も近接するｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８以外の層（ｎ型Ｉｎ0.55Ｇａ0.45Ｐ層３１、ｎ型Ｉｎ0.58Ｇａ0.42Ｐ層３２、ｎ型Ｉｎ0.61Ｇａ0.39Ｐ層３３、ｎ型Ｉｎ0.65Ｇａ0.35Ｐ層３４、ｎ型Ｉｎ0.68Ｇａ0.32Ｐ層３５、ｎ型Ｉｎ0.71Ｇａ0.29Ｐ層３６およびｎ型Ｉｎ0.75Ｇａ0.25Ｐ層３７）の厚さは、それぞれ、０．２５μｍ以上０．３２μｍ以下であることが好ましい。この場合には、結晶性に優れた第１のサブセル２０１を形成できる傾向にある。 Of the layers constituting the grading buffer layer 202, layers other than the n-type In 0.78 Ga 0.22 P layer 38 closest to the first subcell 201 (n-type In 0.55 Ga 0.45 P layer 31, n-type In 0.58 Ga). 0.42 P layer 32, n-type In 0.61 Ga 0.39 P layer 33, n-type In 0.65 Ga 0.35 P layer 34, n-type In 0.68 Ga 0.32 P layer 35, n-type In 0.71 Ga 0.29 P layer 36 and n-type In 0.75 Ga The thickness of the 0.25 P layer 37) is preferably 0.25 μm or more and 0.32 μm or less, respectively. In this case, the first subcell 201 having excellent crystallinity tends to be formed.

グレーディングバッファ層２０２を構成する層は、８層以上であることが好ましい。この場合には、グレーディングバッファ層２０２のエピタキシャル成長中に発生した転位をグレーディングバッファ層２０２内に留める傾向が大きくなるため、グレーディングバッファ層２０２上に結晶性に優れた第１のサブセル２０１を形成することができる。   The number of layers constituting the grading buffer layer 202 is preferably eight or more. In this case, since the dislocation generated during the epitaxial growth of the grading buffer layer 202 tends to remain in the grading buffer layer 202, the first subcell 201 having excellent crystallinity is formed on the grading buffer layer 202. Can do.

＜サンプルの作製＞
まず、図２に示すように、直径１００ｍｍのＧａＡｓ基板１０１をＭＯＣＶＤ装置内に設置し、このＧａＡｓ基板１０１上に、ＧａＡｓと選択エッチングが可能なｎ型Ｉｎ0.48Ｇａ0.52Ｐからなるエッチング停止層１１、厚さ０．５μｍのｎ型ＧａＡｓからなるコンタクト層１２、厚さ０．０５μｍのｎ型ＡｌＩｎＰからなる窓層１３、厚さ０．０５μｍのｎ型Ｉｎ0.48Ｇａ0.52Ｐからなるエミッタ層１４、厚さ０．７μｍのｐ型Ｉｎ0.48Ｇａ0.52Ｐからなるベース層１５および厚さ０．０５μｍのｐ型ＡｌＩｎＰからなるＢＳＦ層１６をこの順にＭＯＣＶＤ法によりエピタキシャル成長させた。 <Preparation of sample>
First, as shown in FIG. 2, a GaAs substrate 101 having a diameter of 100 mm is set in an MOCVD apparatus, and an etching stop layer 11 made of n-type In 0.48 Ga 0.52 P capable of selective etching with GaAs is formed on the GaAs substrate 101. A contact layer 12 made of n-type GaAs having a thickness of 0.5 μm, a window layer 13 made of n-type AlInP having a thickness of 0.05 μm, an emitter layer 14 made of n-type In 0.48 Ga 0.52 P having a thickness of 0.05 μm, A base layer 15 made of p-type In 0.48 Ga 0.52 P having a thickness of 0.7 μm and a BSF layer 16 made of p-type AlInP having a thickness of 0.05 μm were epitaxially grown in this order by MOCVD.

次に、厚さ０．０５μｍのｐ型ＡｌＩｎＰからなるＢＳＦ層１６上に、厚さ０．０５μｍのｐ+型ＡｌＩｎＰ層１７、厚さ０．０２μｍのｐ+型ＡｌＧａＡｓ層１８、厚さ０．０２μｍのｎ+型Ｉｎ0.48Ｇａ0.52Ｐ層１９および厚さ０．０５μｍのｎ+型ＡｌＩｎＰ層２０をこの順にＭＯＣＶＤ法によりエピタキシャル成長させた。 Next, on the BSF layer 16 made of p-type AlInP having a thickness of 0.05 μm, a p + -type AlInP layer 17 having a thickness of 0.05 μm, a p + -type AlGaAs layer 18 having a thickness of 0.02 μm, and a thickness of 0. A 02 μm n + -type In 0.48 Ga 0.52 P layer 19 and a 0.05 μm thick n + -type AlInP layer 20 were epitaxially grown in this order by MOCVD.

次に、ｎ+型ＡｌＩｎＰ層２０上に、厚さ０．１μｍのｎ型Ｉｎ0.48Ｇａ0.52Ｐからなる窓層２１、厚さ０．０５μｍのｎ型ＧａＡｓからなるエミッタ層２２、厚さ３μｍのｐ型ＧａＡｓからなるベース層２３、および厚さ０．１μｍのｐ型Ｉｎ0.48Ｇａ0.52ＰからなるＢＳＦ層２４をこの順にＭＯＣＶＤ法によりエピタキシャル成長させた。 Next, on the n + -type AlInP layer 20, a window layer 21 made of n-type In 0.48 Ga 0.52 P having a thickness of 0.1 μm, an emitter layer 22 made of n-type GaAs having a thickness of 0.05 μm, and a thickness of 3 μm. A base layer 23 made of p-type GaAs and a BSF layer 24 made of p-type In 0.48 Ga 0.52 P having a thickness of 0.1 μm were epitaxially grown in this order by MOCVD.

次に、ｐ型Ｉｎ0.48Ｇａ0.52ＰからなるＢＳＦ層２４上に、厚さ０．０５μｍのｐ+型ＡｌＩｎＰ層２５、厚さ０．０２μｍのｐ+型ＡｌＧａＡｓ層２６、厚さ０．０２μｍのｎ+型Ｉｎ0.48Ｇａ0.52Ｐ層２７および厚さ０．０５μｍのｎ+型ＡｌＩｎＰ層２８をこの順にＭＯＣＶＤ法によりエピタキシャル成長させた。 Next, on the BSF layer 24 made of p-type In 0.48 Ga 0.52 P, a p + -type AlInP layer 25 having a thickness of 0.05 μm, a p + -type AlGaAs layer 26 having a thickness of 0.02 μm, and a thickness of 0.02 μm. An n + type In 0.48 Ga 0.52 P layer 27 and a 0.05 μm thick n + type AlInP layer 28 were epitaxially grown in this order by MOCVD.

次に、ｎ+型ＡｌＩｎＰ層２８上に、厚さ０．２５μｍのｎ型Ｉｎ0.55Ｇａ0.45Ｐ層３１、厚さ０．２５μｍのｎ型Ｉｎ0.58Ｇａ0.42Ｐ層３２、厚さ０．２５μｍのｎ型Ｉｎ0.61Ｇａ0.39Ｐ層３３、厚さ０．２５μｍのｎ型Ｉｎ0.65Ｇａ0.35Ｐ層３４、厚さ０．２５μｍのｎ型Ｉｎ0.68Ｇａ0.32Ｐ層３５、厚さ０．２５μｍのｎ型Ｉｎ0.71Ｇａ0.29Ｐ層３６、厚さ０．２５μｍのｎ型Ｉｎ0.75Ｇａ0.25Ｐ層３７、およびｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８をこの順にたとえばＭＯＣＶＤ法によってエピタキシャル成長させた。 Next, an n-type In 0.55 Ga 0.45 P layer 31 having a thickness of 0.25 μm, an n-type In 0.58 Ga 0.42 P layer 32 having a thickness of 0.25 μm, and a 0.25 μm thickness are formed on the n + -type AlInP layer 28. n-type In 0.61 Ga 0.39 P layer 33, n-type In 0.65 Ga 0.35 P layer 34 having a thickness of 0.25 μm, n-type In 0.68 Ga 0.32 P layer 35 having a thickness of 0.25 μm, n-type having a thickness of 0.25 μm An In 0.71 Ga 0.29 P layer 36, an n-type In 0.75 Ga 0.25 P layer 37 having a thickness of 0.25 μm, and an n-type In 0.78 Ga 0.22 P layer 38 were epitaxially grown in this order, for example, by MOCVD.

次に、ｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８上に、厚さ０．１μｍのｎ型ＩｎＧａＰ層３９、厚さ０．１μｍのｎ型ＩｎＧａＡｓからなるエミッタ層４０、厚さ３μｍのｐ型ＩｎＧａＡｓからなるベース層４１、厚さ０．１μｍのｐ型ＩｎＧａＰからなるＢＳＦ層４２および厚さ０．５μｍのｐ型ＩｎＧａＡｓからなるコンタクト層４３をこの順にＭＯＣＶＤ法によりエピタキシャル成長させた。 Next, an n-type InGaP layer 39 having a thickness of 0.1 μm, an emitter layer 40 made of n-type InGaAs having a thickness of 0.1 μm, and a p-type InGaAs having a thickness of 3 μm are formed on the n-type In 0.78 Ga 0.22 P layer 38. A base layer 41, a BSF layer 42 made of p-type InGaP having a thickness of 0.1 μm, and a contact layer 43 made of p-type InGaAs having a thickness of 0.5 μm were epitaxially grown in this order by MOCVD.

ここで、ＧａＡｓの形成にはＡｓＨ3（アルシン）およびＴＭＧ（トリメチルガリウム）を用い、ＩｎＧａＰの形成にはＴＭＩ（トリメチルインジウム）、ＴＭＧおよびＰＨ3（ホスフィン）を用い、ＩｎＧａＡｓの形成にはＴＭＩ、ＴＭＧおよびＡｓＨ3を用い、ＡｌＩｎＰの形成にはＴＭＡ（トリメチルアルミニウム）、ＴＭＩおよびＰＨ3を用い、ＡｌＧａＡｓの形成には、ＴＭＡ、ＴＭＧおよびＡｓＨ3を用い、ＡｌＩｎＧａＡｓの形成には、ＴＭＡ、ＴＭＩ、ＴＭＧおよびＡｓＨ3を用いた。 Here, AsH 3 (arsine) and TMG (trimethylgallium) are used for the formation of GaAs, TMI (trimethylindium), TMG and PH 3 (phosphine) are used for the formation of InGaP, and TMI, Using TMG and AsH 3 , TMA (trimethylaluminum), TMI and PH 3 are used to form AlInP, TMA, TMG and AsH 3 are used to form AlGaAs, and TMA, TMI, TMG and AsH 3 were used.

次に、図３に示すように、ｐ型ＩｎＧａＡｓからなるコンタクト層４３の表面上に、たとえばＡｕ／Ａｇの積層体からなる金属層５０を形成し、その後、金属層５０により支持基板５１を貼り付けた。   Next, as shown in FIG. 3, a metal layer 50 made of, for example, an Au / Ag laminate is formed on the surface of the contact layer 43 made of p-type InGaAs, and then a support substrate 51 is pasted by the metal layer 50. I attached.

次に、図４に示すように、ＧａＡｓ基板１０１をアルカリ水溶液にてエッチングした後に、ｎ型Ｉｎ0.48Ｇａ0.52Ｐからなるエッチング停止層１１を酸水溶液にてエッチングした。 Next, as shown in FIG. 4, after etching the GaAs substrate 101 with an alkaline aqueous solution, the etching stopper layer 11 made of n-type In 0.48 Ga 0.52 P was etched with an aqueous acid solution.

次に、ｎ型ＧａＡｓからなるコンタクト層１２上にフォトリソグラフィによりレジストパターンを形成した後、コンタクト層１２の一部をアルカリ水溶液によりエッチングした。そして、図１に示すように、コンタクト層１２の表面上に再度フォトリソグラフィによりレジストパターンを形成し、真空蒸着装置を用いて、たとえばＡｕＧｅ（１２％）／Ｎｉ／Ａｕ／Ａｇの積層体からなる電極層６２を形成した。   Next, after forming a resist pattern on the contact layer 12 made of n-type GaAs by photolithography, a part of the contact layer 12 was etched with an alkaline aqueous solution. Then, as shown in FIG. 1, a resist pattern is formed again on the surface of the contact layer 12 by photolithography, and is made of, for example, a laminate of AuGe (12%) / Ni / Au / Ag using a vacuum deposition apparatus. An electrode layer 62 was formed.

次に、窓層１３の表面上に、真空蒸着法により、ＴｉＯ2膜およびＡｌ2Ｏ3膜の積層体を形成して反射防止膜６１を形成した。これにより、化合物半導体太陽電池の受光面が化合物半導体の成長方向と反対側に位置する図１に示す化合物半導体太陽電池を得た。 Next, on the surface of the window layer 13, a laminated body of a TiO 2 film and an Al 2 O 3 film was formed by vacuum vapor deposition to form an antireflection film 61. Thereby, the compound semiconductor solar cell shown in FIG. 1 in which the light receiving surface of the compound semiconductor solar cell is located on the side opposite to the growth direction of the compound semiconductor was obtained.

上記の化合物半導体太陽電池としては、サンプルＮｏ．１〜Ｎｏ．４の４種類を作製した。なお、サンプルＮｏ．１〜Ｎｏ．４の４種類の化合物半導体太陽電池は、それぞれ、ｎ型ＩｎＧａＰ層３８の膜厚を変更したこと以外は他のすべての条件を一定にして作製した。   As said compound semiconductor solar cell, sample No.1. 1-No. Four types of 4 were produced. Sample No. 1-No. Each of the four types of compound semiconductor solar cells No. 4 was produced by making all other conditions constant except that the film thickness of the n-type InGaP layer 38 was changed.

すなわち、下記の表１に示すように、サンプルＮｏ．１〜Ｎｏ．４の４種類の化合物半導体太陽電池は、それぞれ、ｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８の膜厚が、０．５μｍ（サンプルＮｏ．１）、１μｍ（サンプルＮｏ．２）、１．５μｍ（サンプルＮｏ．３）および２μｍ（サンプルＮｏ．４）であった。 That is, as shown in Table 1 below, sample No. 1-No. In the four types of compound semiconductor solar cells 4, the n-type In 0.78 Ga 0.22 P layer 38 has a film thickness of 0.5 μm (sample No. 1), 1 μm (sample No. 2), and 1.5 μm (sample). No. 3) and 2 μm (sample No. 4).

＜実験＞
サンプルＮｏ．１〜Ｎｏ．４の４種類の化合物半導体太陽電池のそれぞれの作製の途中において最表面に露出したｐ型ＩｎＧａＡｓからなるコンタクト層４３の表面状態を金属顕微鏡で観察した。その結果を表１に示す。 <Experiment>
Sample No. 1-No. The surface state of the contact layer 43 made of p-type InGaAs exposed on the outermost surface during the production of each of the four types of compound semiconductor solar cells 4 was observed with a metal microscope. The results are shown in Table 1.

表１における表面状態の評価Ａおよび評価Ｂは、それぞれ、以下の表面状態を表わしている。
Ａ…ｐ型ＩｎＧａＡｓからなるコンタクト層４３の表面状態が良好。
Ｂ…ｐ型ＩｎＧａＡｓからなるコンタクト層４３の表面状態が不良。 Surface state evaluation A and evaluation B in Table 1 represent the following surface states, respectively.
A: The surface state of the contact layer 43 made of p-type InGaAs is good.
B: The surface state of the contact layer 43 made of p-type InGaAs is poor.

Figure 2013115415
Figure 2013115415

また、ＭＯＣＶＤ法によるｐ型ＩｎＧａＡｓからなるコンタクト層４３の成長終了後、図２に示す段階で、ＴＥＭ（Transmission Electron Microscope）を用いて、第１のサブセル２０１の断面観察を行った。   Further, after the growth of the contact layer 43 made of p-type InGaAs by the MOCVD method, the cross section of the first subcell 201 was observed using a TEM (Transmission Electron Microscope) at the stage shown in FIG.

また、上記のサンプルＮｏ．１〜Ｎｏ．４の４種類の化合物半導体太陽電池のそれぞれに１.３７ｋＷ／ｍ2の強度の光（ＡＭ０のソーラーシミュレータ）を照射して、電流−電圧特性を測定した。その結果を図５に示す。図５の縦軸が電流密度（ｍＡ／ｃｍ2）を示し、横軸が電圧（Ｖ）を示す。 In addition, the above sample No. 1-No. Each of the four compound semiconductor solar cells of No. 4 was irradiated with light having an intensity of 1.37 kW / m 2 (AM0 solar simulator), and current-voltage characteristics were measured. The result is shown in FIG. The vertical axis in FIG. 5 represents current density (mA / cm 2 ), and the horizontal axis represents voltage (V).

さらに、図５に示す電流−電圧曲線から、上記のサンプルＮｏ．１〜Ｎｏ．４の４種類の化合物半導体太陽電池のそれぞれの変換効率（％）を算出した。その結果を図６に示す。   Further, from the current-voltage curve shown in FIG. 1-No. The conversion efficiencies (%) of the four types of compound semiconductor solar cells of No. 4 were calculated. The result is shown in FIG.

＜評価＞
表１に示すように、サンプルＮｏ．３およびＮｏ．４の化合物半導体太陽電池は、サンプルＮｏ．１およびＮｏ．２の化合物半導体太陽電池と比べて、ｐ型ＩｎＧａＡｓからなるコンタクト層４３の表面状態が良好であった。 <Evaluation>
As shown in Table 1, sample no. 3 and no. The compound semiconductor solar cell of No. 1 and no. Compared with the compound semiconductor solar cell of No. 2, the surface state of the contact layer 43 made of p-type InGaAs was good.

また、図５および図６に示すように、サンプルＮｏ．３およびＮｏ．４の化合物半導体太陽電池は、サンプルＮｏ．１およびＮｏ．２の化合物半導体太陽電池と比べて、開放電圧および変換効率の特性に優れることが確認された。これは、サンプルＮｏ．３およびＮｏ．４の化合物半導体太陽電池においては、ｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８が厚いため、グレーディングバッファ層２０２で形成された転位をエミッタ層４０およびベース層４１に伝達させることなく、グレーディングバッファ層２０２内で閉じ込めることができたためと考えられる。 In addition, as shown in FIGS. 3 and no. The compound semiconductor solar cell of No. 1 and no. Compared with the compound semiconductor solar cell of 2, it was confirmed that the characteristics of the open circuit voltage and the conversion efficiency were excellent. This is sample no. 3 and no. In the compound semiconductor solar cell of FIG. 4, since the n-type In 0.78 Ga 0.22 P layer 38 is thick, the dislocation formed in the grading buffer layer 202 is not transmitted to the emitter layer 40 and the base layer 41, so that the inside of the grading buffer layer 202 It is thought that it was able to be confined by.

また、サンプルＮｏ．３およびＮｏ．４の化合物半導体太陽電池においては、ｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８の厚さが、１．５μｍ以上２μｍ以下であるため、変換効率の特性がさらに優れたものになったと考えられる。 Sample No. 3 and no. In the compound semiconductor solar cell of No. 4, since the thickness of the n-type In 0.78 Ga 0.22 P layer 38 is 1.5 μm or more and 2 μm or less, it is considered that the conversion efficiency characteristics are further improved.

なお、図５および図６に示すように、サンプルＮｏ．３およびＮｏ．４の化合物半導体太陽電池の特性はあまり変わらなかったことから、化合物半導体太陽電池の特性の向上のためには、ｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８の厚さは、１．５μｍ以上であればよいものと考えられる。 As shown in FIG. 5 and FIG. 3 and no. Therefore, in order to improve the characteristics of the compound semiconductor solar cell, the thickness of the n-type In 0.78 Ga 0.22 P layer 38 should be 1.5 μm or more. It is considered good.

さらに、金属顕微鏡によるｐ型ＩｎＧａＡｓからなるコンタクト層４３の表面状態の観察結果では、サンプルＮｏ．１およびＮｏ．２においては、その表面に微小なワレ状物質が形成されていた。また、サンプルＮｏ．１およびＮｏ．２においては、ＴＥＭによる第１のサブセル２０１の断面観察において、第１のサブセル２０１に貫通転位が発見された。以上の観察結果からも、厚膜のｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８を用いた場合には、第１のサブセル２０１への貫通転位の進入が妨げられていることを示唆している。 Furthermore, in the observation result of the surface state of the contact layer 43 made of p-type InGaAs by a metal microscope, the sample No. 1 and no. In No. 2, a fine crack-like substance was formed on the surface. Sample No. 1 and no. 2, threading dislocations were found in the first subcell 201 in the cross-sectional observation of the first subcell 201 by TEM. The above observation results also suggest that when the thick n-type In 0.78 Ga 0.22 P layer 38 is used, the penetration of threading dislocations into the first subcell 201 is hindered.

以上より、本実施例によれば、図１に示す構成の三接合型化合物半導体太陽電池のｎ型Ｉｎ0.78Ｇａ0.22Ｐ層３８の厚さを１．５μｍ以上とすることによって、グレーディングバッファ層２０２で発生した、サブセル間の格子定数の差に起因した転位を、グレーディングバッファ層２０２内に留めることができるため、サブセル間に格子不整合が生じている場合であっても、結晶欠陥の少ない化合物半導体太陽電池を作製することができ、変換効率をさらに高めることができることが確認された。 As described above, according to this example, the grading buffer layer 202 is formed by setting the thickness of the n-type In 0.78 Ga 0.22 P layer 38 of the three-junction compound semiconductor solar cell having the configuration shown in FIG. The dislocations caused by the difference in lattice constant between subcells generated in step 1 can be retained in the grading buffer layer 202, so that even if a lattice mismatch occurs between the subcells, the compound has few crystal defects. It was confirmed that a semiconductor solar cell can be produced and the conversion efficiency can be further increased.

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は、化合物半導体太陽電池に利用することができる。   The present invention can be used for compound semiconductor solar cells.

１１ エッチング停止層、１２ コンタクト層、１３ 窓層、１４ エミッタ層、１５ ベース層、１６ ＢＳＦ層、１７ ｐ+型ＡｌＩｎＰ層、１８ ｐ+型ＡｌＧａＡｓ層、１９ ｎ+型Ｉｎ0.48Ｇａ0.52Ｐ層、２０ ｎ+型ＡｌＩｎＰ層、２１ 窓層、２２ エミッタ層、２３ ベース層、２４ ＢＳＦ層、２５ ｐ+型ＡｌＩｎＰ層、２６ ｐ+型ＡｌＧａＡｓ層、２７ ｎ+型Ｉｎ0.48Ｇａ0.52Ｐ層、２８ ｎ+型ＡｌＩｎＰ層、３１ ｎ型Ｉｎ0.55Ｇａ0.45Ｐ層、３２ ｎ型Ｉｎ0.58Ｇａ0.42Ｐ層、３３ ｎ型Ｉｎ0.61Ｇａ0.39Ｐ層、３４ ｎ型Ｉｎ0.65Ｇａ0.35Ｐ層、３５ ｎ型Ｉｎ0.68Ｇａ0.32Ｐ層、３６ ｎ型Ｉｎ0.71Ｇａ0.29Ｐ層、３７ ｎ型Ｉｎ0.75Ｇａ0.25Ｐ層、３８ ｎ型Ｉｎ0.78Ｇａ0.22Ｐ層、３９ ｎ型ＩｎＧａＰ層、４０ エミッタ層、４１ ベース層、４２ ＢＳＦ層、４３ コンタクト層、５０ 金属層、５１ 支持基板、６１ 反射防止膜、６２ 電極層、１０１ ＧａＡｓ基板、２０１ 第１のサブセル、２０２ グレーディングバッファ層、２０３ 第１のトンネルダイオード、２０４ 第２のサブセル、２０５ 第２のトンネルダイオード、２０６ 第３のサブセル。 11 etching stop layer, 12 contact layer, 13 window layer, 14 emitter layer, 15 base layer, 16 BSF layer, 17 p + type AlInP layer, 18 p + type AlGaAs layer, 19 n + type In 0.48 Ga 0.52 P layer, 20 n + type AlInP layer, 21 window layer, 22 emitter layer, 23 base layer, 24 BSF layer, 25 p + type AlInP layer, 26 p + type AlGaAs layer, 27 n + type In 0.48 Ga 0.52 P layer, 28 n + Type AlInP layer, 31 n type In 0.55 Ga 0.45 P layer, 32 n type In 0.58 Ga 0.42 P layer, 33 n type In 0.61 Ga 0.39 P layer, 34 n type In 0.65 Ga 0.35 P layer, 35 n type In 0.68 Ga 0.32 P layer, 36 n-type In 0.71 Ga 0.29 P layer, 37 n-type In 0.75 Ga 0.25 P layer, 38 n-type In 0.78 Ga 0.22 P layer, 39 n-type In GaP layer, 40 emitter layer, 41 base layer, 42 SF layer, 43 contact layer, 50 metal layer, 51 support substrate, 61 antireflection film, 62 electrode layer, 101 GaAs substrate, 201 first subcell, 202 grading buffer layer, 203 first tunnel diode, 204 second Subcell, 205 second tunnel diode, 206 third subcell.

Claims (6)

第１の化合物半導体層を含む第１のサブセルと、
前記第１のサブセル上に設けられた、第２の化合物半導体層を含む第２のサブセルと、
前記第２のサブセル上に設けられた、第３の化合物半導体層を含む第３のサブセルと、
前記第２のサブセルと前記第１のサブセルとの間に設けられた、第４の化合物半導体層を含むグレーディングバッファ層と、を備え、
前記第２の化合物半導体層の格子定数は、前記第１の化合物半導体層の格子定数および前記第４の化合物半導体層の格子定数よりも小さく、
前記第２の化合物半導体層の前記格子定数に対する前記第１の化合物半導体層の前記格子定数の格子不整合率は、０．１％以上であり、
前記第２の化合物半導体層の前記格子定数に対する前記第４の化合物半導体層の前記格子定数の格子不整合率は、０．１％以上であって、
前記グレーディングバッファ層を構成する層のうち前記第２のサブセルに最も近接する層と前記第２の化合物半導体層との間の格子定数差が、前記グレーディングバッファ層を構成する隣り合う２層間の格子定数差よりも大きく、
前記グレーディングバッファ層を構成する層のうち前記第１のサブセルに最も近接する層の厚さが、１．５μｍ以上２μｍ以下である、化合物半導体太陽電池。 A first subcell including a first compound semiconductor layer;
A second subcell including a second compound semiconductor layer provided on the first subcell;
A third subcell including a third compound semiconductor layer provided on the second subcell;
A grading buffer layer including a fourth compound semiconductor layer provided between the second subcell and the first subcell; and
The lattice constant of the second compound semiconductor layer is smaller than the lattice constant of the first compound semiconductor layer and the lattice constant of the fourth compound semiconductor layer,
A lattice mismatch ratio of the lattice constant of the first compound semiconductor layer with respect to the lattice constant of the second compound semiconductor layer is 0.1% or more;
The lattice mismatch rate of the lattice constant of the fourth compound semiconductor layer with respect to the lattice constant of the second compound semiconductor layer is 0.1% or more,
The lattice constant difference between the layer that is closest to the second subcell and the second compound semiconductor layer among the layers that constitute the grading buffer layer is the lattice between two adjacent layers that constitute the grading buffer layer. Greater than the constant difference,
The compound semiconductor solar battery, wherein a layer closest to the first subcell among the layers constituting the grading buffer layer has a thickness of 1.5 μm or more and 2 μm or less. 前記第１の化合物半導体層は、ＩｎxＧａ1-xＡｓ（０．２５≦ｘ≦０．３）の式で表わされる化合物半導体層である、請求項１に記載の化合物半導体太陽電池。 2. The compound semiconductor solar battery according to claim 1, wherein the first compound semiconductor layer is a compound semiconductor layer represented by a formula of In x Ga 1-x As (0.25 ≦ x ≦ 0.3). 前記第４の化合物半導体層は、ＩｎyＧａ1-yＰ（０．４８≦ｙ≦０．８）の式で表わされる化合物半導体層である、請求項１または２に記載の化合物半導体太陽電池。 3. The compound semiconductor solar battery according to claim 1, wherein the fourth compound semiconductor layer is a compound semiconductor layer represented by a formula of In y Ga 1-y P (0.48 ≦ y ≦ 0.8). . 前記グレーディングバッファ層を構成する層のうち前記第２のサブセルに最も近接する前記層と前記第２の化合物半導体層との間の前記格子定数差が、０．１９ｎｍ以上０．４４ｎｍ以下である、請求項１から３のいずれかに記載の化合物半導体太陽電池。   The lattice constant difference between the second compound semiconductor layer and the layer closest to the second subcell among the layers constituting the grading buffer layer is 0.19 nm or more and 0.44 nm or less. The compound semiconductor solar cell in any one of Claim 1 to 3. 前記グレーディングバッファ層を構成する層の厚さは、前記第１のサブセルに最も近接する前記層を除き、０．２５μｍ以上０．３２μｍ以下である、請求項１から４のいずれかに記載の化合物半導体太陽電池。   5. The compound according to claim 1, wherein a thickness of the layer constituting the grading buffer layer is 0.25 μm or more and 0.32 μm or less except for the layer closest to the first subcell. Semiconductor solar cell. 前記グレーディングバッファ層は８層以上で構成される、請求項１から５のいずれかに記載の化合物半導体太陽電池。   The compound semiconductor solar cell according to claim 1, wherein the grading buffer layer is composed of eight or more layers.
JP2011263516A 2011-12-01 2011-12-01 Compound semiconductor solar cell Pending JP2013115415A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011263516A JP2013115415A (en) 2011-12-01 2011-12-01 Compound semiconductor solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011263516A JP2013115415A (en) 2011-12-01 2011-12-01 Compound semiconductor solar cell

Publications (1)

Publication Number Publication Date
JP2013115415A true JP2013115415A (en) 2013-06-10

Family

ID=48710641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011263516A Pending JP2013115415A (en) 2011-12-01 2011-12-01 Compound semiconductor solar cell

Country Status (1)

Country Link
JP (1) JP2013115415A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006247A1 (en) * 2014-07-11 2016-01-14 Ricoh Company, Ltd. Compound-semiconductor photovoltaic cell and manufacturing method of compound-semiconductor photovoltaic cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006247A1 (en) * 2014-07-11 2016-01-14 Ricoh Company, Ltd. Compound-semiconductor photovoltaic cell and manufacturing method of compound-semiconductor photovoltaic cell
US11527666B2 (en) 2014-07-11 2022-12-13 Ricoh Company, Ltd. Compound-semiconductor photovoltaic cell and manufacturing method of compound-semiconductor photovoltaic cell

Similar Documents

Publication Publication Date Title
JP5570736B2 (en) Method for producing compound semiconductor solar cell
JP5215284B2 (en) Multi-junction compound semiconductor solar cell
JP5148976B2 (en) Multilayer compound semiconductor solar cell
US7615400B2 (en) Method for producing multijunction solar cell
JP2003218374A (en) Group iii-v solar battery
US9324911B2 (en) Methods of fabricating dilute nitride semiconductor materials for use in photoactive devices and related structures
US20150068581A1 (en) Fabrication Method for Multi-junction Solar Cells
US20140090700A1 (en) High-concentration multi-junction solar cell and method for fabricating same
TWI496314B (en) Compound semiconductor solar cell manufacturing laminated body, compound semiconductor solar cell and manufacturing method thereof
JP2013115414A (en) Compound semiconductor solar cell
JP5231142B2 (en) Manufacturing method of multi-junction solar cell
JP6536220B2 (en) Compound semiconductor solar cell and method of manufacturing the same
JP2013115415A (en) Compound semiconductor solar cell
JP5634955B2 (en) III-V compound semiconductor film manufacturing method and compound semiconductor solar cell manufacturing method
JP4804571B2 (en) Compound solar cell and method for producing the same
JP2013183125A (en) Compound semiconductor device epitaxial growth substrate
WO2017119235A1 (en) Group iii-v compound semiconductor solar cell, method for manufacturing group iii-v compound semiconductor solar cell and artificial satellite
JP5980826B2 (en) Compound semiconductor solar cell and method for producing compound semiconductor solar cell
JP2005347402A (en) Rear surface reflection compound semiconductor solar cell and its manufacturing process
JP2013093358A (en) Compound semiconductor solar cell
JP2013175632A (en) Compound semiconductor solar cell
JP2013197353A (en) Compound semiconductor solar cell and compound semiconductor solar cell manufacturing method
CN112563354A (en) Four-junction solar cell and preparation method thereof
JP2014086654A (en) Compound semiconductor solar cell and method of manufacturing compound semiconductor solar cell
JP2009065208A (en) Compound solar cell and manufacturing method therefor