JP2013113954A - Liquid crystal device, manufacturing method for liquid crystal device, and projector - Google Patents

Liquid crystal device, manufacturing method for liquid crystal device, and projector Download PDF

Info

Publication number
JP2013113954A
JP2013113954A JP2011258605A JP2011258605A JP2013113954A JP 2013113954 A JP2013113954 A JP 2013113954A JP 2011258605 A JP2011258605 A JP 2011258605A JP 2011258605 A JP2011258605 A JP 2011258605A JP 2013113954 A JP2013113954 A JP 2013113954A
Authority
JP
Japan
Prior art keywords
light
liquid crystal
substrate
crystal device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011258605A
Other languages
Japanese (ja)
Inventor
Koichiro Akasaka
康一郎 赤坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011258605A priority Critical patent/JP2013113954A/en
Publication of JP2013113954A publication Critical patent/JP2013113954A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal device which has excellent light utilization efficiency and which can be easily manufactured, a manufacturing method for the liquid crystal device, and a projector.SOLUTION: A liquid crystal device comprises: a pair of substrates disposed to face each other and having a plurality of pixel regions; a liquid crystal layer held between the pair of substrates; a switching element provided corresponding to each of the plurality of pixel regions on a first substrate of the pair of substrates; a plurality of first light refraction parts provided for the liquid crystal layer side as compared with the switching element on the first substrate of the pair of substrates and provided for each of the pixel regions; and a plurality of second light refraction parts provided for a second substrate of the pair of substrates, which is different from the first substrate, and provided for each of the pixel regions. One of the first light refraction part and the second light refraction part is formed to have a curved surface, while the other is formed by a plurality of flat planes inclined toward a center of the pixel region in plan view.

Description

本発明は、液晶装置、液晶装置の製造方法及びプロジェクターに関するものである。   The present invention relates to a liquid crystal device, a method for manufacturing the liquid crystal device, and a projector.

プロジェクターのライトバルブとして用いられる液晶装置の画像表示領域には、光を射出する画素部と、当該画素部に電気信号を供給する配線が形成された画素間領域とが設けられている。例えば、液晶装置においては、当該画素間領域は遮光部によって覆われ、遮光部において光が透過しないようになっている。   An image display area of a liquid crystal device used as a light valve of a projector is provided with a pixel portion that emits light and an inter-pixel region in which wiring for supplying an electric signal to the pixel portion is formed. For example, in the liquid crystal device, the inter-pixel region is covered with a light shielding part, and light is not transmitted through the light shielding part.

このような液晶装置においては、画素部から射出される光の光量はできるだけ多く、明るい光であることが望まれており、高い光利用効率を実現することが求められている。これに対して、例えば液晶装置の対向基板などにマイクロレンズを形成することにより、液晶パネルの表示に寄与しない部分に入射した光を、液晶パネルの画素部に収束し、液晶パネルの実質的な開口率の向上を図る構成が知られている。一方、マイクロレンズによっては、集光力が大きくなりすぎ、光のエネルギーが狭い範囲に集中するため、当該集光部に配置された部材が劣化するおそれがあった。また、集光により液晶層への入射光線の角度成分が大きくなり、マイクロレンズがない場合に比べてコントラスト低下を招くという問題もある。   In such a liquid crystal device, the amount of light emitted from the pixel portion is as large as possible and is desired to be bright light, and high light utilization efficiency is required. On the other hand, for example, by forming a microlens on the counter substrate of the liquid crystal device, the light incident on the portion that does not contribute to the display of the liquid crystal panel is converged on the pixel portion of the liquid crystal panel, and the liquid crystal panel substantially A configuration for improving the aperture ratio is known. On the other hand, depending on the microlens, the light condensing power becomes too large, and the light energy is concentrated in a narrow range, so that there is a possibility that the member arranged in the light condensing part is deteriorated. Further, there is a problem that the angle component of incident light to the liquid crystal layer is increased by the light collection, and the contrast is lowered as compared with the case where there is no microlens.

このため、例えば特許文献1の液晶装置は、液晶パネルの対向基板にマイクロレンズ層が2層形成された構成となっている。この構成によれば、第一層のマイクロレンズによって集光された光が、第二層のマイクロレンズにより画素全体に拡散されるため、劣化が生じない程度に光を適度に集光させることができるようになっている。また前記第二層のマイクロレンズにより液晶層への入射光線の角度成分が小さくなる方向へ光が曲げられるため、コントラストの低下を抑制することができる。   For this reason, for example, the liquid crystal device of Patent Document 1 has a configuration in which two microlens layers are formed on the counter substrate of the liquid crystal panel. According to this configuration, the light condensed by the first layer microlens is diffused throughout the pixel by the second layer microlens, so that the light can be appropriately condensed to such an extent that deterioration does not occur. It can be done. Further, since the light is bent in the direction in which the angle component of the incident light to the liquid crystal layer becomes smaller by the micro lens of the second layer, it is possible to suppress a decrease in contrast.

特開2007−79208号公報JP 2007-79208 A

しかしながら、特許文献1に記載の構成においては、2層のマイクロレンズを形成する際に、レンズの形状を制御するための工程が2回分必要になる。このため、マイクロレンズ基板の製造に際して手間やコストが掛かってしまう。   However, in the configuration described in Patent Document 1, when forming a two-layer microlens, a process for controlling the shape of the lens is required twice. For this reason, it takes time and cost to manufacture the microlens substrate.

以上のような事情に鑑み、本発明は、光の利用効率に優れると共に、容易に製造可能な液晶装置、液晶装置の製造方法及びプロジェクターを提供することを目的とする。   In view of the circumstances as described above, it is an object of the present invention to provide a liquid crystal device, a liquid crystal device manufacturing method, and a projector that are excellent in light utilization efficiency and can be easily manufactured.

本発明に係る液晶装置は、対向配置され、複数の画素領域が設けられた一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板のうち第一基板において複数の前記画素領域のそれぞれに対応して設けられたスイッチング素子と、前記一対の基板のうち前記第一基板において前記スイッチング素子よりも前記液晶層側に設けられ、前記画素領域ごとに配置された複数の第一光屈折部と、前記一対の基板のうち前記第一基板とは異なる第二基板に設けられ、前記画素領域ごとに配置された複数の第二光屈折部とを備え、前記第一光屈折部及び前記第二光屈折部のうち、一方は曲面状に形成されており、他方は平面視で前記画素領域の中央部へ向けて傾斜する複数の平面によって形成されている。   A liquid crystal device according to the present invention includes a pair of substrates that are arranged opposite to each other and provided with a plurality of pixel regions, a liquid crystal layer that is sandwiched between the pair of substrates, and a plurality of the first substrate among the pair of substrates. A switching element provided corresponding to each of the pixel regions, and a plurality of second elements provided for each of the pixel regions provided on the liquid crystal layer side of the first substrate of the pair of substrates than the switching element. A first light refracting portion, and a plurality of second light refracting portions provided on a second substrate different from the first substrate of the pair of substrates, and arranged for each of the pixel regions. One of the part and the second light refracting part is formed in a curved shape, and the other is formed by a plurality of planes inclined toward the central part of the pixel region in plan view.

本発明によれば、液晶層を挟持する一対の基板のうち第一基板には第一光屈折部が設けられ、第二基板には第二光屈折部が設けられているので、これら第一光屈折部及び第二光屈折部により光を屈折させて集光することができる。これにより、光の利用効率に優れた液晶装置を得ることができる。しかも、一対の基板のうち一方の基板には曲面状に形成された光屈折部が設けられと共に、他方の基板には平面視で画素領域の中央部へ向けて傾斜する複数の平面によって形成された光屈折部が設けられるので、第一光屈折部及び第二光屈折部の両方が曲面状に形成された場合に比べて、容易に製造することができる。これにより、光の利用効率に優れると共に、容易に製造可能な液晶装置を提供することができる。   According to the present invention, the first substrate is provided with the first light refracting portion and the second substrate is provided with the second light refracting portion among the pair of substrates sandwiching the liquid crystal layer. Light can be refracted and condensed by the light refraction part and the second light refraction part. Thereby, a liquid crystal device excellent in light utilization efficiency can be obtained. In addition, one of the pair of substrates is provided with a light refracting portion formed in a curved shape, and the other substrate is formed by a plurality of planes inclined toward the central portion of the pixel region in plan view. Since the light refracting portion is provided, the first light refracting portion and the second light refracting portion can be easily manufactured as compared with the case where both the first light refracting portion and the second light refracting portion are formed in a curved shape. Accordingly, it is possible to provide a liquid crystal device that is excellent in light utilization efficiency and can be easily manufactured.

上記の液晶装置において、前記第二基板は、複数の前記画素領域のそれぞれに対応する画素電極を有し、前記画素電極は、前記スイッチング素子よりも前記液晶層側に配置されており、前記第二光屈折部は、前記画素電極と前記スイッチング素子との間に設けられていることが好ましい。
本発明によれば、第二基板が複数の画素領域のそれぞれに対応する画素電極を有し、これら複数の画素電極がスイッチング素子よりも液晶層側に配置されており、第二光屈折部が画素電極とスイッチング素子との間に設けられているので、液晶層側からスイッチング素子へ向かう光を屈折させ、スイッチング素子に光が照射されるのを防ぐことができる。これにより、スイッチング素子の誤作動を防ぐことができるので、信頼性の高い液晶装置を提供することができる。
In the above liquid crystal device, the second substrate has pixel electrodes corresponding to the plurality of pixel regions, and the pixel electrodes are disposed on the liquid crystal layer side with respect to the switching element. The two-light refracting part is preferably provided between the pixel electrode and the switching element.
According to the present invention, the second substrate has a pixel electrode corresponding to each of the plurality of pixel regions, the plurality of pixel electrodes are disposed on the liquid crystal layer side of the switching element, and the second photorefractive portion is Since it is provided between the pixel electrode and the switching element, light traveling from the liquid crystal layer side toward the switching element can be refracted to prevent the switching element from being irradiated with light. Accordingly, malfunction of the switching element can be prevented, so that a highly reliable liquid crystal device can be provided.

上記の液晶装置において、前記第二光屈折部は、平面視において前記スイッチング素子から外れた領域に設けられていることが好ましい。
本発明によれば、第二光屈折部が平面視においてスイッチング素子から外れた領域に設けられているので、容易に形成することができる。
In the liquid crystal device, it is preferable that the second light refracting portion is provided in a region outside the switching element in a plan view.
According to the present invention, the second light refracting portion is provided in a region deviated from the switching element in plan view, and therefore can be easily formed.

上記の液晶装置において、前記第二基板には、前記スイッチング素子に接続された配線が設けられており、前記第二光屈折部は、平面視において前記配線から外れた領域に設けられていることが好ましい。
本発明によれば、第二基板には、スイッチング素子に接続された配線が設けられており、第二光屈折部が平面視において配線から外れた領域に設けられているので、容易に形成することができる。
In the liquid crystal device, the second substrate is provided with a wiring connected to the switching element, and the second light refracting portion is provided in a region outside the wiring in a plan view. Is preferred.
According to the present invention, the second substrate is provided with the wiring connected to the switching element, and the second light refracting portion is provided in a region away from the wiring in a plan view, so that it is easily formed. be able to.

上記の液晶装置において、前記第二基板は、前記スイッチング素子と前記画素電極との間を電気的に接続するコンタクトホールを有し、前記コンタクトホールは、平面視で前記第二光屈折部から外れた位置に配置されていることが好ましい。
本発明によれば、第二基板がスイッチング素子と画素電極との間を電気的に接続するコンタクトホールを有し、コンタクトホールが平面視で第二光屈折部から外れた位置に配置されているので、第二光屈折部において光の屈折を妨げることなく、スイッチング素子と画素電極との間の電気的接続を図ることができる。
In the liquid crystal device, the second substrate has a contact hole that electrically connects the switching element and the pixel electrode, and the contact hole is separated from the second light refraction part in a plan view. It is preferable that they are arranged at different positions.
According to the present invention, the second substrate has a contact hole for electrically connecting the switching element and the pixel electrode, and the contact hole is disposed at a position away from the second light refraction part in plan view. Therefore, it is possible to achieve electrical connection between the switching element and the pixel electrode without hindering light refraction in the second light refraction unit.

上記の液晶装置において、前記第一光屈折部は、曲面状に形成されており、前記第二光屈折部は、平面視で前記画素領域の中央部へ向けて傾斜する複数の平面によって形成されていることが好ましい。
本発明によれば、第一光屈折部が曲面状に形成されており、第二光屈折部が平面視で画素領域の中央部へ向けて傾斜する複数の平面によって形成されているので、スイッチング素子を形成した後に第二光屈折部として形成される形状が複数の平面となる。スイッチング素子など微細な構成要素を形成する第二基板において、製造の容易な複数の平面が形成されることになるので、レイアウト上の負担及び製造上の負担を低減させることができる。
In the above liquid crystal device, the first light refracting portion is formed in a curved surface shape, and the second light refracting portion is formed by a plurality of planes inclined toward the central portion of the pixel region in plan view. It is preferable.
According to the present invention, the first light refracting part is formed in a curved surface, and the second light refracting part is formed by a plurality of planes inclined toward the central part of the pixel region in plan view. The shape formed as the second light refracting portion after the element is formed becomes a plurality of planes. In the second substrate on which fine components such as switching elements are formed, a plurality of planes that are easy to manufacture are formed, so that the burden on layout and the burden on manufacturing can be reduced.

本発明に係る液晶装置の製造方法は、対向配置され複数の画素領域が設けられた一対の基板と、当該一対の基板に挟持された液晶層とを備える液晶装置の製造方法であって、前記一対の基板のうち第一基板において複数の前記画素領域のそれぞれに対応する位置にスイッチング素子を形成する工程と、前記第一基板のうち前記スイッチング素子よりも前記液晶層側に、前記画素領域ごとに配置されるように複数の第一光屈折部を形成する工程と、前記一対の基板のうち前記第一基板とは異なる第二基板に、前記画素領域ごとに配置されるように複数の第二光屈折部を形成する工程とを含むと共に、前記第一光屈折部及び前記第二光屈折部のうち、一方は曲面状に形成し、他方は平面視で前記画素領域の中央部へ向けて傾斜する複数の平面によって形成する。   A method for manufacturing a liquid crystal device according to the present invention is a method for manufacturing a liquid crystal device comprising a pair of substrates that are arranged opposite to each other and provided with a plurality of pixel regions, and a liquid crystal layer that is sandwiched between the pair of substrates. Forming a switching element at a position corresponding to each of the plurality of pixel regions in the first substrate of the pair of substrates; and for each pixel region on the liquid crystal layer side of the first substrate relative to the switching element. Forming a plurality of first light refracting portions so as to be disposed in a plurality of first regions so that each pixel region is disposed on a second substrate different from the first substrate among the pair of substrates. Forming a two-light refracting portion, and one of the first light refracting portion and the second light refracting portion is formed in a curved shape, and the other is directed toward the center of the pixel region in plan view. With multiple inclined planes To form Te.

本発明によれば、第一光屈折部及び前記第二光屈折部のうち、一方は曲面状に形成し、他方は平面視で画素領域の中央部へ向けて傾斜する複数の平面によって形成するので、両方を曲面状に形成する場合に比べて、容易に製造することができる。これにより、液晶装置を容易に製造可能な液晶装置の製造方法を提供することができる。   According to the present invention, one of the first light refracting portion and the second light refracting portion is formed in a curved surface, and the other is formed by a plurality of planes inclined toward the central portion of the pixel region in plan view. Therefore, it can manufacture easily compared with the case where both are formed in a curved surface shape. Thereby, the manufacturing method of the liquid crystal device which can manufacture a liquid crystal device easily can be provided.

本発明に係るプロジェクターは、上記の液晶装置を備える。
本発明によれば、光の利用効率に優れると共に、容易に製造可能な液晶装置を備えるので、表示特性が高く、製造が容易なプロジェクターを提供することができる。
A projector according to the present invention includes the liquid crystal device described above.
According to the present invention, it is possible to provide a projector that is excellent in light utilization efficiency and easy to manufacture because it includes a liquid crystal device that can be easily manufactured.

本発明の第一実施形態に係る液晶装置の全体構成を示す平面図。1 is a plan view showing an overall configuration of a liquid crystal device according to a first embodiment of the present invention. 本実施形態に係る液晶装置の断面構成を示す図。FIG. 3 is a diagram illustrating a cross-sectional configuration of the liquid crystal device according to the embodiment. 本実施形態に係る液晶装置の一部の構成を示す平面図。FIG. 3 is a plan view showing a partial configuration of the liquid crystal device according to the embodiment. 本実施形態に係る液晶装置の一部の構成を示す断面図。FIG. 3 is a cross-sectional view illustrating a partial configuration of the liquid crystal device according to the embodiment. 本実施形態に係る液晶装置の一部の構成を示す断面図。FIG. 3 is a cross-sectional view illustrating a partial configuration of the liquid crystal device according to the embodiment. 本実施形態に係る液晶装置の電気的構成を示す配線図。FIG. 3 is a wiring diagram illustrating an electrical configuration of the liquid crystal device according to the embodiment. 本実施形態に係る素子基板の製造過程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on this embodiment. 本実施形態に係る素子基板の製造過程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on this embodiment. 本実施形態に係る素子基板の製造過程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on this embodiment. 本実施形態に係る素子基板の製造過程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on this embodiment. 本実施形態に係る素子基板の製造過程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on this embodiment. 本実施形態に係る素子基板の製造過程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on this embodiment. 本実施形態に係る素子基板の製造過程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on this embodiment. 本実施形態に係る素子基板の製造過程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on this embodiment. 本実施形態に係る素子基板の製造過程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on this embodiment. 本実施形態に係る素子基板の製造過程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on this embodiment. 本発明の第二実施形態に係るプロジェクターの構成を示す図。The figure which shows the structure of the projector which concerns on 2nd embodiment of this invention.

[第一実施形態]
以下、図面を参照して、本発明の第一実施形態を説明する。
図1は、本実施形態に係る液晶装置120の構成を示す平面図である。図2は、液晶装置120のA−A断面に沿った構成を示す図である。
[First embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a plan view showing the configuration of the liquid crystal device 120 according to the present embodiment. FIG. 2 is a diagram illustrating a configuration along the AA section of the liquid crystal device 120.

図1に示すように、液晶装置120は、TFTアレイ基板220と対向基板210とを重ね合わせるとともに、両者の間に設けられたシール材52により貼り合わせた構成を有する。シール材152によって区画された領域内には液晶層250が封入されている。シール材152の形成領域の内側には、遮光性材料からなる周辺見切り153が形成されている。   As shown in FIG. 1, the liquid crystal device 120 has a configuration in which a TFT array substrate 220 and a counter substrate 210 are overlaid and bonded together by a sealing material 52 provided therebetween. A liquid crystal layer 250 is sealed in a region partitioned by the sealing material 152. A peripheral parting part 153 made of a light-shielding material is formed inside the formation region of the sealing material 152.

シール材152の外側の領域には、データ線駆動回路141および外部回路実装端子142がTFTアレイ基板220の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路154が形成されている。TFTアレイ基板220の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路154の間を接続するための複数の配線155が設けられている。また、対向基板210の角部においては、TFTアレイ基板220と対向基板210との間で電気的導通をとるための基板間導通材156が配設されている。   A data line driving circuit 141 and an external circuit mounting terminal 142 are formed along one side of the TFT array substrate 220 in a region outside the sealing material 152, and the scanning line driving circuit is formed along two sides adjacent to the one side. 154 is formed. On the remaining side of the TFT array substrate 220, a plurality of wirings 155 are provided for connecting between the scanning line driving circuits 154 provided on both sides of the image display area. In addition, an inter-substrate conductive material 156 for providing electrical continuity between the TFT array substrate 220 and the counter substrate 210 is disposed at a corner portion of the counter substrate 210.

なお、データ線駆動回路141および走査線駆動回路154をTFTアレイ基板220の上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape Automated Bonding)基板とTFTアレイ基板220の周辺部に形成された端子群とを異方性導電膜を介して電気的および機械的に接続するようにしてもよい。   Instead of forming the data line driving circuit 141 and the scanning line driving circuit 154 on the TFT array substrate 220, for example, a TAB (Tape Automated Bonding) substrate on which a driving LSI is mounted and a peripheral portion of the TFT array substrate 220 The terminal group formed in the above may be electrically and mechanically connected via an anisotropic conductive film.

図2に示すように、対向基板210は、基材200、光屈折層201、遮光部203、保護層204、共通電極205及び配向膜206を有している。
基材200は、例えばガラスや石英など、光透過性を有する材料を用いて構成されている。
As shown in FIG. 2, the counter substrate 210 includes a base material 200, a photorefractive layer 201, a light shielding portion 203, a protective layer 204, a common electrode 205, and an alignment film 206.
The base material 200 is configured using a light-transmitting material such as glass or quartz.

基材200は、液晶層250側の第一面200aに形成された複数の凹部200bを有している。複数の凹部200bは、平面視で複数の画素の各々と重なり合うように配置されている。本実施形態では、複数の凹部200bは、マトリクス状に配列された構成を有している。複数の凹部200bの底部は、それぞれ曲面状に形成されている。   The base material 200 has a plurality of recesses 200b formed on the first surface 200a on the liquid crystal layer 250 side. The plurality of recesses 200b are arranged so as to overlap each of the plurality of pixels in plan view. In the present embodiment, the plurality of recesses 200b have a configuration arranged in a matrix. The bottoms of the plurality of recesses 200b are each formed in a curved shape.

光屈折層201は、複数の凹部200bの内部を含む基材200の第一面200aの略全面に積層されている。光屈折層201は、基材200よりも光屈折率の高い無機材料を用いて形成されている。このような無機材料としては、例えばSiON、AlOなどが挙げられる。   The photorefractive layer 201 is laminated on substantially the entire first surface 200a of the substrate 200 including the insides of the plurality of recesses 200b. The photorefractive layer 201 is formed using an inorganic material having a higher refractive index than that of the substrate 200. Examples of such an inorganic material include SiON and AlO.

本実施形態では、凹部200bの底部が曲面状に形成されているため、基材200に入射して凹部200bに到達した光は、基材200と光屈折層201との間の光屈折率の差により、平面視で凹部200bの中央部側へ屈折する。このように、光屈折層201のうち、複数の複数の凹部200bの内部に設けられる部分には、マイクロレンズ(光学素子)が形成されることになる。また、凹部200bは、断面視において底部へ向けて短手方向の寸法が小さくなるように形成されている、すなわち、先細りとなるように形成されている。   In the present embodiment, since the bottom of the recess 200b is formed in a curved shape, the light that has entered the substrate 200 and reached the recess 200b has a refractive index between the substrate 200 and the photorefractive layer 201. Due to the difference, the light is refracted toward the center of the concave portion 200b in plan view. Thus, a microlens (optical element) is formed in a portion of the photorefractive layer 201 provided inside the plurality of recesses 200b. In addition, the concave portion 200b is formed so that the dimension in the short-side direction becomes smaller toward the bottom in a cross-sectional view, that is, formed to be tapered.

本実施形態では、このようなマイクロレンズMLが複数設けられており、マイクロレンズアレイ(光学素子アレイ)MLAを構成している。各々のマイクロレンズMLは、平面視で複数の画素の各々と重なり合うように配置される。本実施形態では、基材200及び光屈折層201により、光学素子基板202が構成されている。   In the present embodiment, a plurality of such microlenses ML are provided to constitute a microlens array (optical element array) MLA. Each microlens ML is disposed so as to overlap each of the plurality of pixels in plan view. In the present embodiment, the optical element substrate 202 is configured by the base material 200 and the photorefractive layer 201.

遮光部203は、光屈折層201の第二面201aのうちマイクロレンズML同士の境界に平面視で重なる領域に形成されている。保護層204は、光屈折層201の第二面201a及び遮光部203を覆うように形成されている。保護層204は、当該第二面201aのほぼ全面に亘って形成されている。共通電極205は、保護層204のほぼ全面に亘って形成されている。配向膜206は、共通電極205を覆うように形成されている。   The light shielding portion 203 is formed in a region of the second surface 201 a of the photorefractive layer 201 that overlaps the boundary between the microlenses ML in plan view. The protective layer 204 is formed so as to cover the second surface 201 a of the photorefractive layer 201 and the light shielding portion 203. The protective layer 204 is formed over substantially the entire second surface 201a. The common electrode 205 is formed over almost the entire surface of the protective layer 204. The alignment film 206 is formed so as to cover the common electrode 205.

次に、TFTアレイ基板220の構成について、図3から図5を参照して説明する。
図3は、相隣接する複数の画素部150の平面図である。図4は、図3におけるB−B線断面に沿った構成を示す図である。図5は、図3におけるC−C断面に沿った構成を示す図である。
Next, the configuration of the TFT array substrate 220 will be described with reference to FIGS.
FIG. 3 is a plan view of a plurality of pixel portions 150 adjacent to each other. FIG. 4 is a diagram showing a configuration along a cross section taken along line BB in FIG. FIG. 5 is a diagram illustrating a configuration along a CC cross section in FIG. 3.

図3から図5においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する各図についても同様である。図3から図5では、説明の便宜上、画素電極9aより上側に位置する部分の図示を省略している。   In FIG. 3 to FIG. 5, the scales of the respective layers and members are different from each other in order to make each layer and each member recognizable on the drawing. The same applies to each drawing described later. 3 to 5, for convenience of explanation, illustration of a portion located above the pixel electrode 9a is omitted.

図3において、TFTアレイ基板220は、基材10を有している。画素電極9aは、基材10上に、マトリクス状に複数設けられている。なお、図3中には、任意の一画素に着目して、かかる画素における画素電極9aの構成を概略的に図示してある。画素電極9aの縦横の境界にそれぞれ沿って、データ線6a及び走査線11が設けられている。即ち、走査線11は、X方向に沿って延びており、データ線6aは、走査線11と交差するように、Y方向に沿って延びている。なお、走査線11は、下側遮光膜を兼ねる第1の走査線11aと、ゲート電極3aと一体的に形成された第2の走査線11bとを含み、X方向に沿って二重配線されてなる。走査線11及びデータ線6aが互いに交差する個所の各々には画素スイッチング用のTFT30が設けられている。このように、第1の走査線11a及び第2の走査線11bが二重配線されるため、走査線11の電気的な抵抗を全体的に低くすることが可能となる。また、第1の走査線11a及び第2の走査線11bの一方に断線等の不具合が生じても、他方を冗長的に機能させることができるため、液晶装置の信頼性を向上させることができる。   In FIG. 3, the TFT array substrate 220 has a base material 10. A plurality of pixel electrodes 9 a are provided in a matrix on the base material 10. In FIG. 3, the configuration of the pixel electrode 9a in such a pixel is schematically illustrated by focusing on an arbitrary pixel. Data lines 6a and scanning lines 11 are provided along the vertical and horizontal boundaries of the pixel electrode 9a. In other words, the scanning line 11 extends along the X direction, and the data line 6 a extends along the Y direction so as to intersect the scanning line 11. The scanning line 11 includes a first scanning line 11a that also serves as a lower light-shielding film and a second scanning line 11b that is formed integrally with the gate electrode 3a, and is double-wired along the X direction. It becomes. A pixel switching TFT 30 is provided at each of the locations where the scanning line 11 and the data line 6a intersect each other. Thus, since the first scanning line 11a and the second scanning line 11b are double-wired, the electrical resistance of the scanning line 11 can be lowered as a whole. In addition, even if one of the first scanning line 11a and the second scanning line 11b has a defect such as disconnection, the other can be made to function redundantly, so that the reliability of the liquid crystal device can be improved. .

走査線11、データ線6a、蓄積容量70、TFT30、シールド層400及び中継層93及び402等は、基材10上で平面的に見て、画素電極9aに対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線11、データ線6a、蓄積容量70、TFT30、シールド層400及び中継層93及び402等は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。なお、画素部150の開口領域には、後述するプリズム部PRが設けられている。   The scanning line 11, the data line 6a, the storage capacitor 70, the TFT 30, the shield layer 400, the relay layers 93 and 402, and the like, when viewed in plan on the base material 10, are the opening regions (that is, the pixel electrodes 9a corresponding to the pixel electrodes 9a). In each pixel, the pixel is disposed in a non-opening region surrounding a region where light that actually contributes to display is transmitted or reflected. That is, the scanning line 11, the data line 6a, the storage capacitor 70, the TFT 30, the shield layer 400, the relay layers 93 and 402, and the like are not in the opening area of each pixel but in the non-opening area so as not to disturb the display. Is arranged. Note that a prism portion PR described later is provided in the opening region of the pixel portion 150.

以下、TFTアレイ基板220上の画素部150の積層構造について第1層から順に、説明する。
第1層には、導電性ポリシリコン、高融点金属、高融点金属シリサイド等により、例えば200nmの膜厚で第1の走査線11aが設けられている。第1の走査線11aは、図3に示すようにX方向に沿って延びる部分と共に、該部分からTFT30のチャネル領域1a’と重なるようにY方向に沿って延在する部分を有している。
Hereinafter, the stacked structure of the pixel unit 150 on the TFT array substrate 220 will be described in order from the first layer.
The first layer is provided with the first scanning line 11a with a thickness of, for example, 200 nm made of conductive polysilicon, refractory metal, refractory metal silicide, or the like. The first scanning line 11a has a portion extending along the X direction as shown in FIG. 3, and a portion extending from the portion along the Y direction so as to overlap the channel region 1a ′ of the TFT 30. .

第1の走査線11aは、図3に示すように、TFT30のチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに対向する領域を含むように、好ましくは形成される。よって、第1の走査線11aによって、基材10における裏面反射や、複板式のプロジェクター等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30のチャネル領域1a’を殆ど或いは完全に遮光できる。即ち、第1の走査線11aは、走査信号を供給する配線として機能すると共に戻り光に対するTFT30の下側遮光膜として機能することが可能である。   As shown in FIG. 3, the first scanning line 11a includes a channel region 1a ′ of the TFT 30, a data line side LDD region 1b and a pixel electrode side LDD region 1c, and a data line side source / drain region 1d and a pixel electrode side source / drain. Preferably, it is formed so as to include a region facing region 1e. Therefore, the channel of the TFT 30 with respect to the return light such as light reflected from the back surface of the substrate 10 by the first scanning line 11a or light emitted from another liquid crystal device by a multi-plate projector or the like and penetrating the composite optical system. The region 1a ′ can be shielded almost or completely. That is, the first scanning line 11a can function as a wiring for supplying a scanning signal and can also function as a lower light-shielding film for the TFT 30 for returning light.

図4において、第1層の走査線11a及び第2層のTFT30間は、下地絶縁膜12によって絶縁されている。下地絶縁膜12は、第1の走査線11aからTFT30を絶縁する機能の他、基材10の全面に形成されることにより、基材10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性の劣化を防止する機能を有する。なお、下地絶縁膜12は、例えばTEOS(珪酸エチル)膜を膜厚300nm及びHTO(High Temperature Oxide)膜を膜厚50nmで積層してなる2層構造を有する。   In FIG. 4, the first-layer scanning line 11 a and the second-layer TFT 30 are insulated by the base insulating film 12. In addition to the function of insulating the TFT 30 from the first scanning line 11a, the base insulating film 12 is formed on the entire surface of the base material 10, so that the surface of the base material 10 is roughened when it is polished, dirt remaining after cleaning, etc. Thus, it has a function of preventing the deterioration of the characteristics of the pixel switching TFT 30. The base insulating film 12 has a two-layer structure in which, for example, a TEOS (ethyl silicate) film is laminated with a film thickness of 300 nm and an HTO (High Temperature Oxide) film is laminated with a film thickness of 50 nm.

第2層には、半導体膜1a及びゲート電極3aを含むTFT30が設けられている。
図3及び図4に示すように、半導体膜1aは、例えばポリシリコンから膜厚が55nmとして形成され、Y方向に沿ったチャネル長を有するチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。尚、データ線側LDD領域1bは、本発明に係る「第1の接合領域」の一例であり、画素電極側LDD領域1cは、本発明に係る「第2の接合領域」の一例である。データ線側ソースドレイン領域1dは、本発明に係る「第1のソースドレイン領域」の一例であり、画素電極側ソースドレイン領域1eは、本発明に係る「第2のソースドレイン領域」の一例である。
In the second layer, a TFT 30 including the semiconductor film 1a and the gate electrode 3a is provided.
As shown in FIGS. 3 and 4, the semiconductor film 1a is formed of, for example, polysilicon with a film thickness of 55 nm and has a channel length 1a ′ having a channel length along the Y direction, a data line side LDD region 1b, and a pixel electrode. A side LDD region 1c, a data line side source / drain region 1d, and a pixel electrode side source / drain region 1e. That is, the TFT 30 has an LDD structure. The data line side LDD region 1b is an example of the “first junction region” according to the present invention, and the pixel electrode side LDD region 1c is an example of the “second junction region” according to the present invention. The data line side source / drain region 1d is an example of the “first source / drain region” according to the present invention, and the pixel electrode side source / drain region 1e is an example of the “second source / drain region” according to the present invention. is there.

データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a’を基準として、Y方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンプランテーション法等の不純物打ち込みによって半導体膜1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、TFT30の非動作時において、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよい。   The data line side source / drain region 1d and the pixel electrode side source / drain region 1e are formed substantially in mirror symmetry along the Y direction with respect to the channel region 1a '. The data line side LDD region 1b is formed between the channel region 1a 'and the data line side source / drain region 1d. The pixel electrode side LDD region 1c is formed between the channel region 1a 'and the pixel electrode side source / drain region 1e. The data line side LDD region 1b, the pixel electrode side LDD region 1c, the data line side source / drain region 1d, and the pixel electrode side source / drain region 1e are impurities formed by implanting impurities into the semiconductor film 1a by, for example, ion implantation. It is an area. The data line side LDD region 1b and the pixel electrode side LDD region 1c are formed as low concentration impurity regions with less impurities than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e, respectively. According to such an impurity region, when the TFT 30 is not operating, the off-current that flows to the data line side source / drain region 1d and the pixel electrode side source / drain region 1e is reduced, and the on-current that flows when the TFT 30 is operating is reduced. Can be suppressed. The TFT 30 preferably has an LDD structure, but may have an offset structure in which no impurity is implanted into the data line side LDD region 1b and the pixel electrode side LDD region 1c.

図3及び図4において、ゲート電極3aと一体的に第2の走査線11bが、例えば導電性ポリシリコンとタングステンシリサイド(WSi)とを夫々膜厚が60nmとして積層することにより形成される。第2の走査線11bは、図3に示すように、平面的に見てチャネル領域1a’に重なってY方向に沿って延在する部分がゲート電極3aとして機能すると共に、Y方向に沿って延在する部分から第1の走査線11aに並走してX方向に延在する部分を有している。   3 and 4, the second scanning line 11b is formed integrally with the gate electrode 3a by stacking, for example, conductive polysilicon and tungsten silicide (WSi) with a film thickness of 60 nm. As shown in FIG. 3, in the second scanning line 11b, a portion extending in the Y direction so as to overlap the channel region 1a ′ in plan view functions as the gate electrode 3a and along the Y direction. It has a portion extending in the X direction in parallel with the first scanning line 11a from the extending portion.

第2の走査線11bにおいて、これと一体的に形成されたゲート電極3aは半導体膜1aとゲート絶縁膜2によって絶縁されている。本実施形態では、図3及び図4に示すように、下地絶縁膜12において、半導体膜1aの脇にはコンタクトホール810が開口される。ゲート電極3aは、コンタクトホール810内にまで連続的に形成されて第1の走査線11aと電気的に接続される。   In the second scanning line 11b, the gate electrode 3a formed integrally therewith is insulated by the semiconductor film 1a and the gate insulating film 2. In the present embodiment, as shown in FIGS. 3 and 4, a contact hole 810 is opened in the base insulating film 12 on the side of the semiconductor film 1 a. The gate electrode 3a is continuously formed up to the contact hole 810 and is electrically connected to the first scanning line 11a.

図4において、TFT30より上層側には、第2層及び第3層間を層間絶縁する、層間絶縁膜41が設けられる。層間絶縁膜41は、例えば膜厚300nmのTEOS膜により形成される。層間絶縁膜41には、画素電極側ソースドレイン領域1eと蓄積容量70の下部容量電極71とを電気的に接続するためのコンタクトホール83が開口される。また、データ線側ソースドレイン領域1dとデータ線6aとを電気的に接続するためのコンタクトホール81も、開口される。   In FIG. 4, an interlayer insulating film 41 is provided on the upper layer side of the TFT 30 to insulate the second and third layers. The interlayer insulating film 41 is formed of a TEOS film having a thickness of 300 nm, for example. A contact hole 83 for electrically connecting the pixel electrode side source / drain region 1 e and the lower capacitor electrode 71 of the storage capacitor 70 is opened in the interlayer insulating film 41. Further, a contact hole 81 for electrically connecting the data line side source / drain region 1d and the data line 6a is also opened.

層間絶縁膜41より上層側の第3層には、下部容量電極71、及び誘電体膜75を介して下部容量電極71と対向する上部容量電極300を有する蓄積容量70が形成される。   In the third layer above the interlayer insulating film 41, a storage capacitor 70 having a lower capacitor electrode 71 and an upper capacitor electrode 300 facing the lower capacitor electrode 71 through a dielectric film 75 is formed.

上部容量電極は、容量線300と一体的に形成される。容量線300は、例えば、膜厚が50nm及び100nmの各々の窒化チタン(TiN)膜に、膜厚が150nmのアルミニウム(Al)膜を挟持してなる3層構造を有する。容量線300は、その詳細な構成については図示を省略してあるが、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続され、固定電位に維持される。容量線300は、図3において、半導体膜1a上において、データ線側LDD領域1b及び画素電極側LDD領域1cと、画素電極側ソースドレイン領域1eとに重なるように、Y方向に沿って延在する部分と、該部分からX方向に沿って延在する部分を有する。容量線300において、Y方向に沿って延在する部分と、下部容量電極71と重なる、X方向に沿って延在する一部が上部容量電極として機能する。よって、上部容量電極は固定電位に維持される、固定電位側容量電極として機能する。   The upper capacitor electrode is formed integrally with the capacitor line 300. The capacitor line 300 has, for example, a three-layer structure in which an aluminum (Al) film with a thickness of 150 nm is sandwiched between titanium nitride (TiN) films with a thickness of 50 nm and 100 nm. Although the detailed illustration of the capacity line 300 is omitted, the capacitor line 300 extends from the image display region 10a in which the pixel electrode 9a is arranged, is electrically connected to a constant potential source, and has a fixed potential. Maintained. 3, the capacitor line 300 extends along the Y direction so as to overlap the data line side LDD region 1b, the pixel electrode side LDD region 1c, and the pixel electrode side source / drain region 1e on the semiconductor film 1a. And a portion extending from the portion along the X direction. In the capacitance line 300, a portion extending along the Y direction and a portion extending along the X direction that overlaps with the lower capacitance electrode 71 function as an upper capacitance electrode. Therefore, the upper capacitor electrode functions as a fixed potential side capacitor electrode maintained at a fixed potential.

下部容量電極71は、例えば膜厚が100nmとして導電性ポリシリコンより形成される。下部容量電極71は、図3において、Y方向及びX方向の各々に、上部容量電極300と重なるように延在する部分を有する。そして、Y方向に延在する部分において、画素電極側ソースドレイン領域1eと重なると共に、コンタクトホール83を介して電気的に接続される。また、X方向に延在する部分において、容量線300の配置を避けて露出する部分において、コンタクトホール84を介して第4層目の中継層93と電気的に接続される。中継層93はコンタクトホール85を介して第5層目の中継層402と電気的に接続される。更に、中継層402は、コンタクトホール86を介して画素電極9aと電気的に接続される。従って、下部容量電極71は、画素電位に維持される、画素電位側容量電極として機能する。   The lower capacitor electrode 71 is made of conductive polysilicon with a film thickness of 100 nm, for example. In FIG. 3, the lower capacitor electrode 71 has portions extending in the Y direction and the X direction so as to overlap the upper capacitor electrode 300. The portion extending in the Y direction overlaps with the pixel electrode side source / drain region 1 e and is electrically connected through the contact hole 83. Further, in the portion extending in the X direction, the portion exposed to avoid the arrangement of the capacitor line 300 is electrically connected to the fourth relay layer 93 via the contact hole 84. The relay layer 93 is electrically connected to the fifth relay layer 402 through the contact hole 85. Further, the relay layer 402 is electrically connected to the pixel electrode 9 a through the contact hole 86. Therefore, the lower capacitor electrode 71 functions as a pixel potential side capacitor electrode maintained at the pixel potential.

誘電体膜75は、例えば膜厚が4nmのHTO膜及び膜厚が15nm窒化シリコン(SiN)膜を積層してなる2層構造を有している。
図4において、蓄積容量70より上層側には、第3層及び第4層間を層間絶縁する層間絶縁膜42が、例えば膜厚が400nmのTEOS膜により形成される。コンタクトホール84は層間絶縁膜42を貫通して、下部容量電極71の表面に達するように開口され、コンタクトホール81は、層間絶縁膜42及び41、更にはゲート絶縁膜2を貫通して開口され、半導体膜1aの表面に達する。
The dielectric film 75 has a two-layer structure in which, for example, an HTO film having a thickness of 4 nm and a silicon nitride (SiN) film having a thickness of 15 nm are stacked.
In FIG. 4, on the upper layer side of the storage capacitor 70, an interlayer insulating film 42 that insulates the third and fourth layers is formed of, for example, a TEOS film having a thickness of 400 nm. The contact hole 84 is opened to penetrate the interlayer insulating film 42 and reach the surface of the lower capacitor electrode 71, and the contact hole 81 is opened to penetrate the interlayer insulating films 42 and 41 and the gate insulating film 2. Reaches the surface of the semiconductor film 1a.

図3及び図4において、第4層には、データ線6a及び中継層93が設けられる。図4において、データ線6aは、コンタクトホール81を介して、半導体膜1aのデータ線側ソースドレイン領域1dと電気的に接続される。また、中継層93は、コンタクトホール84を介して下部容量電極71と電気的に接続される。データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。なお、例えばデータ線6a及び中継層93は夫々、膜厚が20nmのチタン(Ti)膜、膜厚が50nmのTiN膜、膜厚が350nmのAl膜、膜厚が150nmのTiN膜をこの順に積層してなる4層構造を有する。   3 and 4, the data line 6a and the relay layer 93 are provided in the fourth layer. In FIG. 4, the data line 6 a is electrically connected to the data line side source / drain region 1 d of the semiconductor film 1 a through the contact hole 81. The relay layer 93 is electrically connected to the lower capacitor electrode 71 through the contact hole 84. For the data line 6a and the relay layer 93, a thin film made of a conductive material such as a metal film is formed on the interlayer insulating film 42 using a thin film forming method, and the thin film is partially removed, that is, patterned. Thus, they are formed apart from each other. Therefore, since the data line 6a and the relay layer 93 can be formed in the same process, the manufacturing process of the device can be simplified. For example, the data line 6a and the relay layer 93 are respectively a titanium (Ti) film having a thickness of 20 nm, a TiN film having a thickness of 50 nm, an Al film having a thickness of 350 nm, and a TiN film having a thickness of 150 nm in this order. It has a four-layer structure formed by stacking.

図4において、データ線6a及び中継層93より上層側には、第4層及び第5層間を層間絶縁する層間絶縁膜43が、例えば膜厚が600nmのTEOS膜により形成される。コンタクトホール85は、層間絶縁膜43を貫通して開口され、中継層93の表面に達する。なお、好ましくは、層間絶縁膜43の表面に対して、例えばCMP(化学的機械研磨)法等による平坦化処理が行われる。   In FIG. 4, an interlayer insulating film 43 that insulates the fourth and fifth layers from the data line 6a and the relay layer 93 is formed of a TEOS film having a thickness of 600 nm, for example. The contact hole 85 is opened through the interlayer insulating film 43 and reaches the surface of the relay layer 93. Preferably, the surface of the interlayer insulating film 43 is planarized by, for example, a CMP (Chemical Mechanical Polishing) method or the like.

第5層には、シールド層400及び中継層402が設けられる。図3において、シールド層400は、データ線6aと同方向即ちY方向に沿って延設される。半導体膜1aにおいてチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに対向する領域に、データ線6a及びシールド層400が配線されている。よって、半導体膜1aにおける、これらの各領域に対して上層側から進行する光を、データ線6a及びシールド層400によって遮光することが可能となる。   In the fifth layer, a shield layer 400 and a relay layer 402 are provided. In FIG. 3, the shield layer 400 extends in the same direction as the data line 6a, that is, in the Y direction. In the semiconductor film 1a, the data line 6a and the shield are formed in regions facing the channel region 1a ′, the data line side LDD region 1b and the pixel electrode side LDD region 1c, and the data line side source / drain region 1d and the pixel electrode side source / drain region 1e. Layer 400 is wired. Therefore, light traveling from the upper layer side with respect to each of these regions in the semiconductor film 1a can be shielded by the data line 6a and the shield layer 400.

また、図4において、中継層402は好ましくはシールド層400と同一膜により形成される。中継層402は、既に説明したように、画素電極9aと電気的に接続され、画素電極9a及び中継層93間の電気的接続を中継する。なお、シールド層400及び中継層402は夫々、例えば、膜厚が350nmのAl膜及び膜厚が150nmのTiN膜を積層してなる2層構造を有する。   In FIG. 4, the relay layer 402 is preferably formed of the same film as the shield layer 400. As described above, the relay layer 402 is electrically connected to the pixel electrode 9 a and relays the electrical connection between the pixel electrode 9 a and the relay layer 93. The shield layer 400 and the relay layer 402 each have a two-layer structure in which, for example, an Al film having a thickness of 350 nm and a TiN film having a thickness of 150 nm are stacked.

図4において、シールド層400及び中継層402より上層側には、第5層及び第6層間を層間絶縁する光屈折層44が例えばSiONなどの材料を用いて形成されている。コンタクトホール86は、光屈折層44を貫通して開口され、中継層402の表面に達する。なお、好ましくは、光屈折層44の表面に対して平坦化処理が行われる。   In FIG. 4, on the upper layer side of the shield layer 400 and the relay layer 402, a photorefractive layer 44 that insulates the fifth and sixth layers is formed using a material such as SiON. The contact hole 86 is opened through the photorefractive layer 44 and reaches the surface of the relay layer 402. Preferably, a planarization process is performed on the surface of the photorefractive layer 44.

図3及び図4において、第6層には、画素電極9aが形成される。図4に示すように、画素電極9aは、中継層402及び93と、下部容量電極71とによって、コンタクトホール86、85、84及び83を介して中継されつつ、半導体膜1aの画素電極側ソースドレイン領域1eに電気的に接続されている。図2を参照して既に説明したように、画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜45が設けられている。   3 and 4, the pixel electrode 9a is formed on the sixth layer. As shown in FIG. 4, the pixel electrode 9a is relayed by the relay layers 402 and 93 and the lower capacitor electrode 71 through the contact holes 86, 85, 84 and 83, and the pixel electrode side source of the semiconductor film 1a. It is electrically connected to the drain region 1e. As already described with reference to FIG. 2, the alignment film 45 subjected to a predetermined alignment process such as a rubbing process is provided on the upper surface of the pixel electrode 9a.

また、図2に示すように、TFTアレイ基板220には、プリズムアレイPRAが形成されている。プリズムアレイPRAは、光屈折層44の一部に形成されている。プリズムアレイPRAは、TFT30が形成された層よりも液晶層250側に配置されている。プリズムアレイPRAは、画素部150ごとに形成された複数のプリズム部PRを有している。   As shown in FIG. 2, the TFT array substrate 220 is formed with a prism array PRA. The prism array PRA is formed on a part of the photorefractive layer 44. The prism array PRA is disposed closer to the liquid crystal layer 250 than the layer on which the TFT 30 is formed. The prism array PRA has a plurality of prism portions PR formed for each pixel portion 150.

図3及び図5に示すように、プリズム部PRは、平面視において画素部150のほぼ中央部に形成されている。プリズム部PRは、画素部150に形成されたデータ線6aや走査線11、容量線300などの配線、TFT30や蓄積容量70などの素子、コンタクトホール86などの各構成要素に対して、平面視で外れた領域に形成されている。図3においては、プリズム部PRの形状が正方形に形成された構成が示されているが、これに限られることは無く、例えば画素部150の構成に応じて、図中X方向又はY方向の比が異なる矩形であっても構わない。   As shown in FIGS. 3 and 5, the prism portion PR is formed at a substantially central portion of the pixel portion 150 in plan view. The prism portion PR is a plan view of each component such as the data line 6 a, the scanning line 11, the capacitance line 300, the elements such as the TFT 30 and the storage capacitor 70, and the contact holes 86 formed in the pixel portion 150. It is formed in a region that is off. FIG. 3 shows a configuration in which the shape of the prism portion PR is formed in a square shape. However, the configuration is not limited to this. For example, depending on the configuration of the pixel portion 150, the prism portion PR may be arranged in the X direction or the Y direction. Rectangulars with different ratios may be used.

プリズム部PRは、断面視において画素電極9aとTFT30(ゲート電極3a)との間の層に配置されている。プリズム部PRは、光屈折層44の一部がTFT30側に突出するように形成されている。プリズム部PRは、層間絶縁膜43を貫通すると共に、層間絶縁膜42の一部にくい込むように形成されている。なお、本実施形態では、光屈折層44の光屈折率よりも層間絶縁膜43及び層間絶縁膜42の光屈折率の方が低くなるように材料が選択されている。例えば、光屈折層44の光屈折率として、1.46〜2.00程度に設定する場合、層間絶縁膜43及び層間絶縁膜42の光屈折率が1.46以下となるように設定することが好ましい。   The prism portion PR is disposed in a layer between the pixel electrode 9a and the TFT 30 (gate electrode 3a) in a cross-sectional view. The prism portion PR is formed so that a part of the photorefractive layer 44 protrudes to the TFT 30 side. The prism portion PR is formed so as to penetrate the interlayer insulating film 43 and to be partially inserted into the interlayer insulating film 42. In the present embodiment, the material is selected so that the optical refractive index of the interlayer insulating film 43 and the interlayer insulating film 42 is lower than the optical refractive index of the photorefractive layer 44. For example, when the optical refractive index of the photorefractive layer 44 is set to about 1.46 to 2.00, the optical refractive index of the interlayer insulating film 43 and the interlayer insulating film 42 is set to be 1.46 or less. Is preferred.

プリズム部PRは、TFTアレイ基板220の基板面(XY平面に平行な面)に平行に形成された底面501と、当該底面501の四辺のそれぞれに接続された側面502とを有している。底面501及び側面502は、それぞれ平面をなすように形成されている。プリズム部PRは、断面視において、液晶層250側が長くTFT30側が短い台形をなしている。4つの側面502は、TFT30側から液晶層250側へ向けて、画素部150の外側に広がるように傾いて形成されている。   The prism portion PR has a bottom surface 501 formed in parallel to the substrate surface (surface parallel to the XY plane) of the TFT array substrate 220 and side surfaces 502 connected to each of the four sides of the bottom surface 501. The bottom surface 501 and the side surface 502 are formed so as to form a plane. The prism portion PR has a trapezoidal shape in which the liquid crystal layer 250 side is long and the TFT 30 side is short in a sectional view. The four side surfaces 502 are formed so as to be inclined outward from the pixel portion 150 from the TFT 30 side toward the liquid crystal layer 250 side.

図2に示すように、対向基板210の基材200に入射した光Lは、マイクロレンズMLによって開口部203bの中央部側へ屈折される。その後、液晶層250を通過した光Lは、液晶装置120の垂直方向に対して傾いた方向に進行する。この光Lは、TFTアレイ基板220のプリズム部PRに入射し、当該プリズム部PRによって平面視で画素部150の内側へ屈折される。この光屈折により、光Lの進行方向は、液晶装置120の垂直方向に沿った方向に近づけられることになる。   As shown in FIG. 2, the light L incident on the base material 200 of the counter substrate 210 is refracted by the microlens ML toward the center of the opening 203b. Thereafter, the light L that has passed through the liquid crystal layer 250 travels in a direction inclined with respect to the vertical direction of the liquid crystal device 120. The light L is incident on the prism portion PR of the TFT array substrate 220 and is refracted to the inside of the pixel portion 150 by the prism portion PR in plan view. By this light refraction, the traveling direction of the light L is brought close to the direction along the vertical direction of the liquid crystal device 120.

このように、対向基板210側のマイクロレンズMLと、TFTアレイ基板220側のプリズム部PRとにより、対向基板210からTFTアレイ基板220へと液晶装置120を透過する光は、液晶装置120の垂直方向に近い方向に射出されることになる。このため、光の利用効率が高められることになる。また、例えばプリズム部PRにより、液晶層250からTFT30側へ進行する光を当該TFT30から外れた方向に屈折させるため、TFT30に光が入射されないことになる。   Thus, the light transmitted through the liquid crystal device 120 from the counter substrate 210 to the TFT array substrate 220 by the micro lens ML on the counter substrate 210 side and the prism portion PR on the TFT array substrate 220 side is perpendicular to the liquid crystal device 120. It will be emitted in the direction close to the direction. For this reason, the utilization efficiency of light is improved. Further, for example, the light that travels from the liquid crystal layer 250 to the TFT 30 side is refracted in the direction away from the TFT 30 by the prism portion PR, so that the light is not incident on the TFT 30.

次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。
図6は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
Next, an electrical configuration of the pixel portion of the liquid crystal device according to the present embodiment will be described with reference to FIG.
FIG. 6 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms the image display region of the liquid crystal device according to the present embodiment.

図6において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の夫々には、画素電極9a及び本発明に係る「トランジスタ」の一例としてのTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 6, a pixel electrode 9 a and a TFT 30 as an example of a “transistor” according to the present invention are formed in each of a plurality of pixels formed in a matrix that forms the image display region 10 a. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a during operation of the liquid crystal device. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. Good.

TFT30のゲートに走査線11が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。   The scanning line 11 is electrically connected to the gate of the TFT 30, and the liquid crystal device according to this embodiment applies the scanning signals G1, G2,..., Gm to the scanning line 11 in this order at a predetermined timing. It is configured to apply line-sequentially. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the TFT 30 as a switching element for a certain period. It is written at a predetermined timing. Image signals S 1, S 2,..., Sn written in a liquid crystal as an example of an electro-optical material via the pixel electrode 9 a are held for a certain period with the counter electrode formed on the counter substrate.

液晶層250(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal composing the liquid crystal layer 250 (see FIG. 2) modulates light and allows gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する蓄積容量である。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量70は、後述するように、TFT30へ入射する光を遮る内蔵遮光膜としても機能する。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 (see FIG. 2). The storage capacitor 70 is a storage capacitor that functions as a storage capacitor that temporarily holds the potential of each pixel electrode 9a in response to supply of an image signal. One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is connected to the capacitor line 300 with a fixed potential so as to have a constant potential. According to the storage capacitor 70, the potential holding characteristic in the pixel electrode 9a is improved, and display characteristics such as contrast improvement and flicker reduction can be improved. As will be described later, the storage capacitor 70 also functions as a built-in light shielding film that blocks light incident on the TFT 30.

以上に説明した画素部150の構成は、図2に示すように、各画素部150に共通である。画像表示領域10a(図1参照)には、かかる画素部150が周期的に形成されている。   The configuration of the pixel unit 150 described above is common to each pixel unit 150 as shown in FIG. Such pixel portions 150 are periodically formed in the image display area 10a (see FIG. 1).

次に、液晶装置120の製造方法を説明する。
まず、対向基板210の製造過程を説明する。対向基板210の製造に際して、ガラスや石英などを用いて形成された基材200を用意する。次に、当該基材200に対してウエットエッチング処理を行うことにより、基材200の第一面200aに曲面状の底部を有する複数の凹部200bを形成する。当該凹部200bは、平面視でマトリクス状に配置されるようにする。
Next, a method for manufacturing the liquid crystal device 120 will be described.
First, the manufacturing process of the counter substrate 210 will be described. In manufacturing the counter substrate 210, a base material 200 formed using glass, quartz, or the like is prepared. Next, a plurality of recesses 200b having curved bottoms are formed on the first surface 200a of the substrate 200 by performing a wet etching process on the substrate 200. The recesses 200b are arranged in a matrix in plan view.

次に、基材200のうち複数の凹部200bを含む第一面200aのほぼ全面に対して、プラズマCVD法や蒸着法などの手法により、例えば基材200よりも光屈折率の高い無機材料の層(無機材料層)を形成し、当該無機材料層の表面を平坦に加工する。これにより、凹部200bの内部にそれぞれマイクロレンズMLが配置されることになり、マイクロレンズアレイMLAが形成される。   Next, an inorganic material having a higher refractive index than that of the substrate 200 is applied to almost the entire first surface 200a including the plurality of recesses 200b of the substrate 200 by a method such as plasma CVD or vapor deposition. A layer (inorganic material layer) is formed, and the surface of the inorganic material layer is processed to be flat. As a result, the microlenses ML are disposed inside the recesses 200b, and the microlens array MLA is formed.

その後、マイクロレンズアレイMLAに対して、各マイクロレンズMLを囲う領域に遮光部203を形成し、マイクロレンズアレイMLAの第二面201a及び遮光部203を覆うように保護層204を形成する。その後、当該保護層204に対して共通電極205及び配向膜206を積層させることで、対向基板210が形成される。   Thereafter, with respect to the microlens array MLA, a light shielding portion 203 is formed in a region surrounding each microlens ML, and a protective layer 204 is formed so as to cover the second surface 201a and the light shielding portion 203 of the microlens array MLA. After that, the common substrate 205 and the alignment film 206 are stacked on the protective layer 204, whereby the counter substrate 210 is formed.

次に、TFTアレイ基板220の製造過程を説明する。
まず、基材10に対して公知の手法を施し、TFT30を含め、上記画素部150の第5層(シールド層400及び中継層402)まで形成する。その後、図7に示すように、例えばスピンコート法などの手法により、シールド層400、中継層402及び層間絶縁膜43の表面を覆うようにレジスト膜R1を形成する。次に、図8に示すように、フォトリソグラフィ法などの手法により、レジスト膜R1の平面視中央部に開口部Raをパターニングする。
Next, the manufacturing process of the TFT array substrate 220 will be described.
First, a known method is applied to the base material 10 to form the fifth layer (shield layer 400 and relay layer 402) of the pixel portion 150 including the TFT 30. Thereafter, as illustrated in FIG. 7, a resist film R <b> 1 is formed so as to cover the surfaces of the shield layer 400, the relay layer 402, and the interlayer insulating film 43 by a technique such as spin coating. Next, as shown in FIG. 8, the opening Ra is patterned in the central portion in plan view of the resist film R <b> 1 by a technique such as photolithography.

その後、図9に示すように、例えばCHF3、CF4、Arなどのエッチングガスを用いて、レジスト膜R1及び層間絶縁膜43の表面側からドライエッチングする。これにより、レジスト膜R1及び層間絶縁膜43が表面側から除去され、層間絶縁膜43に凹部43aが形成される。   Then, as shown in FIG. 9, dry etching is performed from the surface side of the resist film R1 and the interlayer insulating film 43 using an etching gas such as CHF3, CF4, and Ar. As a result, the resist film R1 and the interlayer insulating film 43 are removed from the surface side, and a recess 43a is formed in the interlayer insulating film 43.

当該ドライエッチング処理を進めていくと、図10に示すように、レジスト膜R1が除去されて次第に薄くなっていくと共に層間絶縁膜43が貫通されて貫通孔43bが形成される。また、当該層間絶縁膜43の下層側の層間絶縁膜42が除去され、凹部42aが形成される。   As the dry etching process proceeds, as shown in FIG. 10, the resist film R1 is removed and gradually becomes thinner, and the interlayer insulating film 43 is penetrated to form a through hole 43b. Further, the interlayer insulating film 42 on the lower layer side of the interlayer insulating film 43 is removed, and a recess 42a is formed.

この工程では、貫通孔43bの傾斜、及び、凹部42aの側部42bの傾斜が所望の角度に形成されるようにドライエッチング処理を行う。このような形状を形成するには、例えば処理時間などのエッチング条件を予め調整しておき、ドライエッチング処理の終了のタイミングを設定するようにする。   In this step, the dry etching process is performed so that the inclination of the through hole 43b and the inclination of the side part 42b of the recess 42a are formed at a desired angle. In order to form such a shape, for example, the etching conditions such as the processing time are adjusted in advance, and the end timing of the dry etching process is set.

なお、図10に示すように、レジスト膜R1が残った状態でドライエッチング処理を終了させる。このように、レジスト膜R1をエッチングマスクとして機能させることで、層間絶縁膜43に貫通孔43bを形成し、層間絶縁膜42に凹部42aを形成する。その後、図11に示すように、例えば有機溶剤などを用いて、残ったレジスト膜R1を除去し、シールド層400、中継層402、層間絶縁膜43及び42を露出させる。   As shown in FIG. 10, the dry etching process is terminated with the resist film R1 remaining. In this way, by making the resist film R1 function as an etching mask, the through hole 43b is formed in the interlayer insulating film 43, and the recess 42a is formed in the interlayer insulating film. Thereafter, as shown in FIG. 11, the remaining resist film R1 is removed using, for example, an organic solvent, and the shield layer 400, the relay layer 402, and the interlayer insulating films 43 and 42 are exposed.

レジスト膜R1を除去した後、図12に示すように、露出させたシールド層400、中継層402、層間絶縁膜43及び層間絶縁膜42の上に光屈折層44を形成する。この工程では、例えばスパッタリング法や蒸着法などにより光屈折層44を形成する。この場合、先の工程で形成された凹部42a及び貫通孔43bの内部にも光屈折材料を配置させると共に、シールド層400、中継層402、層間絶縁膜43及び層間絶縁膜42上に所定の厚さとなるように光屈折材料を配置させる必要があるため、実際の層厚よりも厚くなるように光屈折層44を形成する。   After removing the resist film R1, a photorefractive layer 44 is formed on the exposed shield layer 400, relay layer 402, interlayer insulating film 43, and interlayer insulating film 42, as shown in FIG. In this step, the photorefractive layer 44 is formed by, for example, a sputtering method or a vapor deposition method. In this case, a photorefractive material is also disposed inside the recess 42a and the through hole 43b formed in the previous step, and a predetermined thickness is formed on the shield layer 400, the relay layer 402, the interlayer insulating film 43, and the interlayer insulating film 42. Therefore, the photorefractive material 44 is formed so as to be thicker than the actual layer thickness.

光屈折層44を形成した後、図13に示すように、例えば化学機械研磨(CMP)法などの手法により、当該光屈折層44が所望の厚さに形成されるように、かつ、光屈折層44の表面44aが平坦になるように研磨する。これにより、凹部42a及び貫通孔43bの内部にプリズム部PRを有する光屈折層44が形成される。なお、プリズム部PRの底面501は、凹部42aの底面の形状に対応して形成される。また、プリズム部PRの側面502は、凹部42aの側部42bの形状及び貫通孔43bの形状に対応して形成される。このため、当該製造方法では、ドライエッチングの条件を調整することで凹部42a及び貫通孔43bの形状(傾斜角度)を調整可能であり、これにより、プリズム部PRの側面502の傾斜角度を所望の角度に調整することができる。   After the photorefractive layer 44 is formed, as shown in FIG. 13, the photorefractive layer 44 is formed to a desired thickness by a technique such as chemical mechanical polishing (CMP), and the photorefractive layer is formed. Polishing is performed so that the surface 44a of the layer 44 becomes flat. As a result, the photorefractive layer 44 having the prism portion PR is formed inside the recess 42a and the through hole 43b. The bottom surface 501 of the prism portion PR is formed corresponding to the shape of the bottom surface of the recess 42a. Further, the side surface 502 of the prism portion PR is formed corresponding to the shape of the side portion 42b of the recess 42a and the shape of the through hole 43b. For this reason, in the manufacturing method, the shape (inclination angle) of the concave portion 42a and the through hole 43b can be adjusted by adjusting the dry etching conditions, whereby the inclination angle of the side surface 502 of the prism portion PR is set to a desired value. Can be adjusted to angle.

光屈折層44の表面44aを研磨した後、図14に示すように、当該表面44a上にレジスト層R2を形成する。この工程では、例えばフォトリソグラフィ法などにより、レジスト層R2のうち中継層402に重なる位置に開口部Rbが形成されるようにパターニングする。   After polishing the surface 44a of the photorefractive layer 44, a resist layer R2 is formed on the surface 44a as shown in FIG. In this step, patterning is performed so that the opening Rb is formed at a position overlapping the relay layer 402 in the resist layer R2, for example, by photolithography.

その後、レジスト層R2をマスクとしてエッチング処理を行うことで、図15に示すように、光屈折層44に開口部86aが形成される。ここでは、例えばエッチング溶液を用いたウエットエッチングを行う。開口部86aを形成した後、有機溶剤などを用いてレジスト層R2を除去する。その後、図16に示すように、開口部86aの内部及び光屈折層の44の表面44a上に例えば蒸着法などによってコンタクトホール86及び画素電極9aを形成する。このようにして、TFTアレイ基板220が形成される。   Thereafter, an etching process is performed using the resist layer R2 as a mask, thereby forming an opening 86a in the photorefractive layer 44 as shown in FIG. Here, for example, wet etching using an etching solution is performed. After forming the opening 86a, the resist layer R2 is removed using an organic solvent or the like. Thereafter, as shown in FIG. 16, a contact hole 86 and a pixel electrode 9a are formed in the opening 86a and on the surface 44a of the photorefractive layer 44 by, for example, vapor deposition. In this way, the TFT array substrate 220 is formed.

以上のように、本実施形態によれば、液晶層250を挟持する一対の基板のうち対向基板210には第一光屈折部としてマイクロレンズMLが設けられ、TFTアレイ基板220には第二光屈折部としてプリズム部PRが設けられているので、これらマイクロレンズML及びプリズム部PRにより光を屈折させて画素部150の中央部に集光することができる。これにより、光の利用効率に優れた液晶装置120を得ることができる。   As described above, according to the present embodiment, the counter substrate 210 of the pair of substrates sandwiching the liquid crystal layer 250 is provided with the microlens ML as the first light refracting portion, and the TFT array substrate 220 has the second light. Since the prism portion PR is provided as the refracting portion, the light can be refracted by the microlens ML and the prism portion PR and condensed on the central portion of the pixel portion 150. Thereby, the liquid crystal device 120 excellent in light utilization efficiency can be obtained.

しかも、本実施形態では、対向基板210には曲面状に形成されたマイクロレンズMLが設けられると共に、平面視で画素部150の中央部へ向けて傾斜する複数の側面502によって形成されたプリズム部PRが設けられるので、マイクロレンズML及びプリズム部PRの両方が曲面状に形成された場合に比べて、容易に製造することができる。これにより、光の利用効率に優れると共に、容易に製造可能な液晶装置120を提供することができる。   In addition, in the present embodiment, the counter substrate 210 is provided with the microlens ML formed in a curved surface, and the prism portion formed by the plurality of side surfaces 502 inclined toward the central portion of the pixel portion 150 in plan view. Since the PR is provided, the microlens ML and the prism portion PR can be easily manufactured as compared with the case where both are formed in a curved surface shape. Thereby, it is possible to provide the liquid crystal device 120 that is excellent in light utilization efficiency and can be easily manufactured.

[第二実施形態]
次に、本発明の第二実施形態を説明する。
図17は、本実施形態に係るプロジェクター100の光学系を示す模式図である。
図17に示すように、プロジェクター100は、光源装置101と、インテグレーター104と、偏光変換素子105と、色分離導光光学系102と、光変調装置としての液晶光変調装置110R,液晶光変調装置110G, 液晶光変調装置110Bと、クロスダイクロイックプリズム112及び投写光学系114と、を具備して構成されている。液晶光変調装置110R、110G及び110Bには、後述するように、液晶装置120R、120G及び120Bが設けられている。この液晶装置120R、120G及び120Bとして、例えば上記各実施形態において説明した液晶装置120を用いることができる。
[Second Embodiment]
Next, a second embodiment of the present invention will be described.
FIG. 17 is a schematic diagram illustrating an optical system of the projector 100 according to the present embodiment.
As illustrated in FIG. 17, the projector 100 includes a light source device 101, an integrator 104, a polarization conversion element 105, a color separation light guide optical system 102, a liquid crystal light modulation device 110 </ b> R as a light modulation device, and a liquid crystal light modulation device. 110G, a liquid crystal light modulator 110B, a cross dichroic prism 112, and a projection optical system 114. The liquid crystal light modulation devices 110R, 110G, and 110B are provided with liquid crystal devices 120R, 120G, and 120B, as will be described later. As the liquid crystal devices 120R, 120G, and 120B, for example, the liquid crystal device 120 described in the above embodiments can be used.

光源装置101は、第1色光である赤色光(以下、「R光」という。)、第2色光である緑色光(以下、「G光」という。)、及び第3色光である青色光(以下、「B光」という。)を含む光を供給する。光源装置101としては、例えば超高圧水銀ランプを用いることができる。   The light source device 101 has red light (hereinafter referred to as “R light”) as the first color light, green light (hereinafter referred to as “G light”) as the second color light, and blue light (hereinafter referred to as “G light”). Hereinafter, light including “B light”) is supplied. As the light source device 101, for example, an ultra-high pressure mercury lamp can be used.

インテグレーター104は、光源装置101からの光の照度分布を均一化する。照度分布を均一化された光は、偏光変換素子105にて特定の振動方向を有する偏光光、例えば色分離導光光学系102の反射面に対してs偏光したs偏光光に変換される。s偏光光に変換された光は、色分離導光光学系102を構成するR光透過ダイクロイックミラー106Rに入射する。   The integrator 104 makes the illuminance distribution of the light from the light source device 101 uniform. The light whose illuminance distribution is made uniform is converted by the polarization conversion element 105 into polarized light having a specific vibration direction, for example, s-polarized light that is s-polarized with respect to the reflection surface of the color separation light guide optical system 102. The light converted into the s-polarized light is incident on the R-light transmitting dichroic mirror 106 </ b> R constituting the color separation light guide optical system 102.

色分離導光光学系102は、R光透過ダイクロイックミラー106Rと、B光透過ダイクロイックミラー106Gと、3枚の反射ミラー107と、2枚のリレーレンズ108と、を具備して構成されている。   The color separation light guide optical system 102 includes an R light transmission dichroic mirror 106R, a B light transmission dichroic mirror 106G, three reflection mirrors 107, and two relay lenses 108.

R光透過ダイクロイックミラー106Rは、R光を透過し、G光、B光を反射する。R光透過ダイクロイックミラー106Rを透過したR光は、反射ミラー107に入射する。   The R light transmitting dichroic mirror 106R transmits R light and reflects G light and B light. The R light transmitted through the R light transmitting dichroic mirror 106R is incident on the reflection mirror 107.

反射ミラー107は、R光の光路を90度折り曲げる。光路を折り曲げられたR光は、R光用液晶光変調装置110Rに入射する。R光用液晶光変調装置110Rは、R光を画像信号に応じて変調する透過型の液晶装置である。   The reflection mirror 107 bends the optical path of the R light by 90 degrees. The R light whose optical path is bent is incident on the liquid crystal light modulation device 110R for R light. The R light liquid crystal light modulation device 110R is a transmissive liquid crystal device that modulates R light according to an image signal.

R光用液晶光変調装置110Rは、λ/2位相差板123R、ガラス板124R、第1偏光板121R、液晶装置120R、及び第2偏光板122Rを有する。λ/2位相差板123R及び第1偏光板121Rは、偏光方向を変換させない透光性のガラス板124Rに接する状態で配置される。なお、図1において、第2偏光板122Rは独立して設けられているが、液晶装置120Rの射出面や、クロスダイクロイックプリズム112の入射面に接する状態で配置しても良い。   The liquid crystal light modulation device 110R for R light includes a λ / 2 phase difference plate 123R, a glass plate 124R, a first polarizing plate 121R, a liquid crystal device 120R, and a second polarizing plate 122R. The λ / 2 phase difference plate 123R and the first polarizing plate 121R are arranged in contact with a light-transmitting glass plate 124R that does not change the polarization direction. In FIG. 1, the second polarizing plate 122 </ b> R is provided independently, but may be disposed in contact with the exit surface of the liquid crystal device 120 </ b> R or the entrance surface of the cross dichroic prism 112.

R光透過ダイクロイックミラー106Rで反射された、G光とB光とは光路を90度折り曲げられる。光路を折り曲げられたG光とB光とは、B光透過ダイクロイックミラー106Gに入射する。B光透過ダイクロイックミラー106Gは、G光を反射し、B光を透過する。B光透過ダイクロイックミラー106Gで反射されたG光は、G光用液晶光変調装置110Gに入射する。G光用液晶光変調装置110GはG光を画像信号に応じて変調する透過型の液晶装置である。G光用液晶光変調装置110Gは、液晶装置120G、第1偏光板121G及び第2偏光板122Gを有する。   The light paths of the G light and the B light reflected by the R light transmitting dichroic mirror 106R are bent by 90 degrees. The G light and the B light whose optical paths are bent enter the B light transmitting dichroic mirror 106G. The B light transmitting dichroic mirror 106G reflects the G light and transmits the B light. The G light reflected by the B light transmitting dichroic mirror 106G enters the G light liquid crystal light modulator 110G. The G light liquid crystal light modulation device 110G is a transmissive liquid crystal device that modulates G light according to an image signal. The liquid crystal light modulation device 110G for G light includes a liquid crystal device 120G, a first polarizing plate 121G, and a second polarizing plate 122G.

G光用液晶光変調装置110Gに入射するG光は、s偏光光に変換されている。G光用液晶光変調装置110Gに入射したs偏光光は、第1偏光板121Gをそのまま透過し、液晶装置120Gに入射する。液晶装置120Gに入射したs偏光光は、画像信号に応じた変調により、G光がp偏光光に変換される。液晶装置120Gの変調により、p偏光光に変換されたG光が、第2偏光板122Gから射出される。このようにして、G光用液晶光変調装置110Gで変調されたG光は、クロスダイクロイックプリズム112に入射する。   The G light incident on the G light liquid crystal light modulator 110G is converted into s-polarized light. The s-polarized light incident on the G light liquid crystal light modulator 110G passes through the first polarizing plate 121G as it is and enters the liquid crystal device 120G. The s-polarized light incident on the liquid crystal device 120G is converted into p-polarized light by modulation according to the image signal. The G light converted into p-polarized light by the modulation of the liquid crystal device 120G is emitted from the second polarizing plate 122G. In this way, the G light modulated by the G light liquid crystal light modulation device 110 </ b> G enters the cross dichroic prism 112.

B光透過ダイクロイックミラー106Gを透過したB光は、2枚のリレーレンズ108と、2枚の反射ミラー107とを経由して、B光用液晶光変調装置110Bに入射する。   The B light transmitted through the B light transmitting dichroic mirror 106G enters the B light liquid crystal light modulator 110B via the two relay lenses 108 and the two reflection mirrors 107.

B光用液晶光変調装置110Bは、B光を画像信号に応じて変調する透過型の液晶装置である。B光用液晶光変調装置110Bは、λ/2位相差板123B、ガラス板124B、第1偏光板121B、液晶装置120B、及び第2偏光板122Bを有する。   The B light liquid crystal light modulation device 110B is a transmissive liquid crystal device that modulates B light according to an image signal. The B light liquid crystal light modulation device 110B includes a λ / 2 phase difference plate 123B, a glass plate 124B, a first polarizing plate 121B, a liquid crystal device 120B, and a second polarizing plate 122B.

B光用液晶光変調装置110Bに入射するB光は、s偏光光に変換されている。B光用液晶光変調装置110Bに入射したs偏光光は、λ/2位相差板123Bによりp偏光光に変換される。p偏光光に変換されたB光は、ガラス板124B及び第1偏光板121Bをそのまま透過し、液晶装置120Bに入射する。液晶装置120Bに入射したp偏光光は、画像信号に応じた変調により、B光がs偏光光に変換される。液晶装置120Bの変調により、s偏光光に変換されたB光が、第2偏光板122Bから射出される。B光用液晶光変調装置110Bで変調されたB光は、クロスダイクロイックプリズム112に入射する。   The B light incident on the B light liquid crystal light modulator 110B is converted into s-polarized light. The s-polarized light incident on the B light liquid crystal light modulator 110B is converted into p-polarized light by the λ / 2 phase difference plate 123B. The B light converted into p-polarized light passes through the glass plate 124B and the first polarizing plate 121B as it is, and enters the liquid crystal device 120B. The p-polarized light incident on the liquid crystal device 120B is converted into s-polarized light by modulation according to the image signal. The B light converted into s-polarized light by the modulation of the liquid crystal device 120B is emitted from the second polarizing plate 122B. The B light modulated by the B light liquid crystal light modulation device 110 </ b> B enters the cross dichroic prism 112.

このように、色分離導光光学系102を構成するR光透過ダイクロイックミラー106RとB光透過ダイクロイックミラー106Gとは、光源装置101から供給される光を、第1色光であるR光と、第2色光であるG光と、第3色光であるB光とに分離する。   As described above, the R light transmitting dichroic mirror 106R and the B light transmitting dichroic mirror 106G constituting the color separation / light guiding optical system 102 convert the light supplied from the light source device 101 into the R light that is the first color light and the first light. The light is separated into G light that is two-color light and B light that is third-color light.

色合成光学系であるクロスダイクロイックプリズム112は、2つのダイクロイック膜112a、112bをX字型に直交して配置して構成されている。ダイクロイック膜112aは、B光を反射し、G光を透過する。ダイクロイック膜112bは、R光を反射し、G光を透過する。このように、クロスダイクロイックプリズム112は、R光用液晶光変調装置110R、G光用液晶光変調装置110G、及びB光用液晶光変調装置110Bでそれぞれ変調されたR光、G光及びB光を合成する。   The cross dichroic prism 112, which is a color synthesis optical system, is configured by arranging two dichroic films 112a and 112b perpendicularly to an X shape. The dichroic film 112a reflects B light and transmits G light. The dichroic film 112b reflects R light and transmits G light. As described above, the cross dichroic prism 112 includes the R light, G light, and B light modulated by the R light liquid crystal light modulation device 110R, the G light liquid crystal light modulation device 110G, and the B light liquid crystal light modulation device 110B, respectively. Is synthesized.

投写光学系114は、クロスダイクロイックプリズム112で合成された光をスクリーン116に投射する。これにより、スクリーン116上でフルカラー画像を得ることができる。   The projection optical system 114 projects the light combined by the cross dichroic prism 112 onto the screen 116. Thereby, a full color image can be obtained on the screen 116.

以上のように、本実施形態によれば、光の利用効率に優れると共に、容易に製造可能な液晶装置120R、120G及び120B(液晶装置120)を備えるので、表示特性が高く、製造が容易なプロジェクター100を得ることができる。   As described above, according to the present embodiment, the liquid crystal devices 120R, 120G, and 120B (liquid crystal device 120) that are excellent in light utilization efficiency and can be easily manufactured are provided with high display characteristics and easy to manufacture. The projector 100 can be obtained.

本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、上記実施形態においては、図3に示すようにプリズム部PRが画素部150の開口部の中心に配置されているが、これに限られることは無い。例えば、TFTアレイ基板220から射出される光の進行方向上にレンズなどの光学系を配置させる場合、当該光学系の光軸と開口部の中心とが一致しないときには、プリズム部PRの位置を光学系の光軸に合わせたり、当該光軸や側面502の角度を調整したりしても良い。
The technical scope of the present invention is not limited to the above-described embodiment, and appropriate modifications can be made without departing from the spirit of the present invention.
For example, in the above embodiment, the prism portion PR is disposed at the center of the opening portion of the pixel portion 150 as shown in FIG. 3, but the present invention is not limited to this. For example, when an optical system such as a lens is arranged in the traveling direction of light emitted from the TFT array substrate 220, the position of the prism portion PR is optically determined when the optical axis of the optical system does not coincide with the center of the opening. The angle of the optical axis or the side surface 502 may be adjusted according to the optical axis of the system.

また、上記実施形態においては、プリズム部PRは、図3に示すように平面視においてX方向及びY方向について対称となるように形成されているが、これに限られることは無く、例えばX方向及びY方向について非対称となるように形成された構成であっても構わない。この場合、多段露光などを行ってパターンを形成することにより、側面502の傾斜角度をX方向とY方向とで異ならせるようにすることができる。   In the above embodiment, the prism portion PR is formed so as to be symmetric with respect to the X direction and the Y direction in plan view as shown in FIG. 3. However, the present invention is not limited to this. And it may be configured to be asymmetric with respect to the Y direction. In this case, the inclination angle of the side surface 502 can be made different between the X direction and the Y direction by performing multistage exposure or the like to form a pattern.

ML…マイクロレンズ MLA…マイクロレンズアレイ PR…プリズム部 PRA…プリズムアレイ 9a…画素電極 10a…画像表示領域 30…TFT 86…コンタクトホール 100…プロジェクター 120…液晶装置 220…TFTアレイ基板 250…液晶層 300…容量線 501…底面 502…側面 ML ... Microlens MLA ... Microlens array PR ... Prism part PRA ... Prism array 9a ... Pixel electrode 10a ... Image display area 30 ... TFT 86 ... Contact hole 100 ... Projector 120 ... Liquid crystal device 220 ... TFT array substrate 250 ... Liquid crystal layer 300 ... Capacitance line 501 ... Bottom 502 ... Side

Claims (8)

対向配置され、複数の画素領域が設けられた一対の基板と、
前記一対の基板に挟持された液晶層と、
前記一対の基板のうち第一基板において複数の前記画素領域のそれぞれに対応して設けられたスイッチング素子と、
前記一対の基板のうち前記第一基板において前記スイッチング素子よりも前記液晶層側に設けられ、前記画素領域ごとに配置された複数の第一光屈折部と、
前記一対の基板のうち前記第一基板とは異なる第二基板に設けられ、前記画素領域ごとに配置された複数の第二光屈折部と
を備え、
前記第一光屈折部及び前記第二光屈折部のうち、一方は曲面状に形成されており、他方は平面視で前記画素領域の中央部へ向けて傾斜する複数の平面によって形成されている
液晶装置。
A pair of substrates disposed opposite to each other and provided with a plurality of pixel regions;
A liquid crystal layer sandwiched between the pair of substrates;
A switching element provided corresponding to each of the plurality of pixel regions in the first substrate of the pair of substrates;
Among the pair of substrates, the first substrate is provided on the liquid crystal layer side of the switching element, and a plurality of first light refracting portions arranged for each of the pixel regions;
Provided on a second substrate different from the first substrate among the pair of substrates, and a plurality of second light refracting portions arranged for each of the pixel regions,
One of the first light refracting portion and the second light refracting portion is formed in a curved shape, and the other is formed by a plurality of planes inclined toward the central portion of the pixel region in plan view. Liquid crystal device.
前記第二基板は、複数の前記画素領域のそれぞれに対応する画素電極を有し、
前記画素電極は、前記スイッチング素子よりも前記液晶層側に配置されており、
前記第二光屈折部は、前記画素電極と前記スイッチング素子との間に設けられている
請求項1に記載の液晶装置。
The second substrate has a pixel electrode corresponding to each of the plurality of pixel regions,
The pixel electrode is disposed closer to the liquid crystal layer than the switching element,
The liquid crystal device according to claim 1, wherein the second light refraction unit is provided between the pixel electrode and the switching element.
前記第二光屈折部は、平面視において前記スイッチング素子から外れた領域に設けられている
請求項1又は請求項2に記載の液晶装置。
The liquid crystal device according to claim 1, wherein the second light refraction unit is provided in a region that is out of the switching element in a plan view.
前記第二基板には、前記スイッチング素子に接続された配線が設けられており、
前記第二光屈折部は、平面視において前記配線から外れた領域に設けられている
請求項1から請求項3のうちいずれか一項に記載の液晶装置。
The second substrate is provided with wiring connected to the switching element,
The liquid crystal device according to any one of claims 1 to 3, wherein the second light refraction unit is provided in a region that is out of the wiring in a plan view.
前記第二基板は、前記スイッチング素子と前記画素電極との間を電気的に接続するコンタクトホールを有し、
前記コンタクトホールは、平面視で前記第二光屈折部から外れた位置に配置されている
請求項1から請求項4のうちいずれか一項に記載の液晶装置。
The second substrate has a contact hole for electrically connecting the switching element and the pixel electrode,
5. The liquid crystal device according to claim 1, wherein the contact hole is disposed at a position deviated from the second light refraction part in a plan view.
前記第一光屈折部は、曲面状に形成されており、
前記第二光屈折部は、平面視で前記画素領域の中央部へ向けて傾斜する複数の平面によって形成されている
請求項1から請求項5のうちいずれか一項に記載の液晶装置。
The first light refraction part is formed in a curved surface shape,
6. The liquid crystal device according to claim 1, wherein the second light refracting portion is formed by a plurality of planes that are inclined toward a central portion of the pixel region in plan view.
対向配置され複数の画素領域が設けられた一対の基板と、当該一対の基板に挟持された液晶層とを備える液晶装置の製造方法であって、
前記一対の基板のうち第一基板において複数の前記画素領域のそれぞれに対応する位置にスイッチング素子を形成する工程と、
前記第一基板のうち前記スイッチング素子よりも前記液晶層側に、前記画素領域ごとに配置されるように複数の第一光屈折部を形成する工程と、
前記一対の基板のうち前記第一基板とは異なる第二基板に、前記画素領域ごとに配置されるように複数の第二光屈折部を形成する工程と
を含むと共に、
前記第一光屈折部及び前記第二光屈折部のうち、一方は曲面状に形成し、他方は平面視で前記画素領域の中央部へ向けて傾斜する複数の平面によって形成する
液晶装置の製造方法。
A method for manufacturing a liquid crystal device, comprising: a pair of substrates that are opposed to each other and provided with a plurality of pixel regions; and a liquid crystal layer that is sandwiched between the pair of substrates,
Forming a switching element at a position corresponding to each of the plurality of pixel regions in the first substrate of the pair of substrates;
Forming a plurality of first light refraction portions so as to be arranged for each of the pixel regions on the liquid crystal layer side of the first substrate with respect to the switching element;
Forming a plurality of second light refracting portions so as to be arranged for each of the pixel regions on a second substrate different from the first substrate among the pair of substrates,
One of the first light refracting portion and the second light refracting portion is formed in a curved shape, and the other is formed by a plurality of planes inclined toward the central portion of the pixel region in plan view. Method.
請求項1から請求項6のうちいずれか一項に記載の液晶装置を備える
プロジェクター。
A projector comprising the liquid crystal device according to any one of claims 1 to 6.
JP2011258605A 2011-11-28 2011-11-28 Liquid crystal device, manufacturing method for liquid crystal device, and projector Withdrawn JP2013113954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011258605A JP2013113954A (en) 2011-11-28 2011-11-28 Liquid crystal device, manufacturing method for liquid crystal device, and projector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011258605A JP2013113954A (en) 2011-11-28 2011-11-28 Liquid crystal device, manufacturing method for liquid crystal device, and projector

Publications (1)

Publication Number Publication Date
JP2013113954A true JP2013113954A (en) 2013-06-10

Family

ID=48709570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011258605A Withdrawn JP2013113954A (en) 2011-11-28 2011-11-28 Liquid crystal device, manufacturing method for liquid crystal device, and projector

Country Status (1)

Country Link
JP (1) JP2013113954A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103454808A (en) * 2013-09-06 2013-12-18 京东方科技集团股份有限公司 Array substrate, color film substrate and display device
CN104678641A (en) * 2015-03-17 2015-06-03 京东方科技集团股份有限公司 Color filter substrate, production method thereof and display device
JP2015200691A (en) * 2014-04-04 2015-11-12 セイコーエプソン株式会社 Manufacturing method for microlens array substrate, microlens array substrate, electro-optical device, and electronic device
JP2016024205A (en) * 2014-07-16 2016-02-08 セイコーエプソン株式会社 Micro lens array substrate, electro-optic device, and electronic apparatus
JP2019132874A (en) * 2018-01-29 2019-08-08 セイコーエプソン株式会社 Transmissive liquid crystal display device and electronic apparatus
JP2019139140A (en) * 2018-02-14 2019-08-22 セイコーエプソン株式会社 Transmissive liquid crystal display device and electronic apparatus
WO2021205869A1 (en) * 2020-04-06 2021-10-14 ソニーセミコンダクタソリューションズ株式会社 Liquid crystal display device and electronic apparatus
CN115718385A (en) * 2022-11-16 2023-02-28 昆山龙腾光电股份有限公司 Reflective display panel and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002091339A (en) * 2000-09-13 2002-03-27 Seiko Epson Corp Optoelectronic device, projection liquid crystal display device using the same, electronic instrument, and method for manufacturing optoelectronic device
JP2009063888A (en) * 2007-09-07 2009-03-26 Sony Corp Liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002091339A (en) * 2000-09-13 2002-03-27 Seiko Epson Corp Optoelectronic device, projection liquid crystal display device using the same, electronic instrument, and method for manufacturing optoelectronic device
JP2009063888A (en) * 2007-09-07 2009-03-26 Sony Corp Liquid crystal display device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103454808A (en) * 2013-09-06 2013-12-18 京东方科技集团股份有限公司 Array substrate, color film substrate and display device
JP2015200691A (en) * 2014-04-04 2015-11-12 セイコーエプソン株式会社 Manufacturing method for microlens array substrate, microlens array substrate, electro-optical device, and electronic device
JP2016024205A (en) * 2014-07-16 2016-02-08 セイコーエプソン株式会社 Micro lens array substrate, electro-optic device, and electronic apparatus
CN104678641A (en) * 2015-03-17 2015-06-03 京东方科技集团股份有限公司 Color filter substrate, production method thereof and display device
JP2019132874A (en) * 2018-01-29 2019-08-08 セイコーエプソン株式会社 Transmissive liquid crystal display device and electronic apparatus
JP2019139140A (en) * 2018-02-14 2019-08-22 セイコーエプソン株式会社 Transmissive liquid crystal display device and electronic apparatus
US10488724B2 (en) 2018-02-14 2019-11-26 Seiko Epson Corporation Transmissive-type liquid crystal display device and electronic apparatus
WO2021205869A1 (en) * 2020-04-06 2021-10-14 ソニーセミコンダクタソリューションズ株式会社 Liquid crystal display device and electronic apparatus
US12007644B2 (en) 2020-04-06 2024-06-11 Sony Semiconductor Solutions Corporation Liquid crystal display device and electronic device
CN115718385A (en) * 2022-11-16 2023-02-28 昆山龙腾光电股份有限公司 Reflective display panel and display device
CN115718385B (en) * 2022-11-16 2024-04-09 昆山龙腾光电股份有限公司 Reflective display panel and display device

Similar Documents

Publication Publication Date Title
JP2013113954A (en) Liquid crystal device, manufacturing method for liquid crystal device, and projector
US9581855B2 (en) Liquid crystal device, electronic apparatus, and method of manufacturing liquid crystal device
JP3197990U (en) Electro-optical device and electronic apparatus
WO2018074060A1 (en) Liquid crystal display device and projection display device
JP2018040969A (en) Electro-optical device and electronic apparatus
JP6318881B2 (en) Microlens array substrate, microlens array substrate manufacturing method, electro-optical device, and electronic apparatus
JP2017072741A (en) Electro-optical device, electronic apparatus, manufacturing method of electro-optical device
JP2013073181A (en) Manufacturing method of substrate for electrooptical device, substrate for electrooptical device, electrooptical device and electronic apparatus
US20180314087A1 (en) Electro-optical device and electronic device
JP2015011090A (en) Method for manufacturing substrate for electro-optic device, substrate for electro-optic device, electro-optic device and electronic device
JP6171308B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
US7215388B2 (en) Electro-optical device and method of manufacturing the same comprising an interlayer insulating film having a multi-layered structure
JP3199692U (en) Electro-optical device and electronic apparatus
JP2001013522A (en) Electrooptical device, manufacture of electrooptical device and electronic equipment
JP3979010B2 (en) Electro-optical device and projector
JP2013073182A (en) Optical element substrate manufacturing method and optical element substrate
US20140347618A1 (en) Liquid crystal device, liquid crystal device manufacturing method, and electronic apparatus
JP6311811B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP5003108B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP4147747B2 (en) Electro-optical device and projector
JP2014142390A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP3550656B2 (en) Method for manufacturing reflective liquid crystal display device
JP2014153384A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP6303283B2 (en) Semiconductor device, electro-optical device, semiconductor device manufacturing method, and electronic apparatus
JP2012208294A (en) Method for manufacturing electro-optic device, electro-optic device, projection-type display device, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141024

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150810