JP2013109652A - Compiler, control method of program module generated by compiler, and control device which achieves control method - Google Patents
Compiler, control method of program module generated by compiler, and control device which achieves control method Download PDFInfo
- Publication number
- JP2013109652A JP2013109652A JP2011255276A JP2011255276A JP2013109652A JP 2013109652 A JP2013109652 A JP 2013109652A JP 2011255276 A JP2011255276 A JP 2011255276A JP 2011255276 A JP2011255276 A JP 2011255276A JP 2013109652 A JP2013109652 A JP 2013109652A
- Authority
- JP
- Japan
- Prior art keywords
- execution
- processing unit
- cpu
- machine language
- program module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Retry When Errors Occur (AREA)
- Devices For Executing Special Programs (AREA)
- Stored Programmes (AREA)
Abstract
Description
本発明は、コンパイラ、そのコンパイラによって作成されたプログラムモジュールの制御方法、及び、その制御方法を実現する制御装置の動作方法に関する。より詳細には、制御装置（マイクロコンピュータ）の処理部（中央処理装置（ＣＰＵ））において、いわゆる暴走などのエラーが発生した場合に、処理部を自動的に復帰させる制御装置の動作方法とその制御装置上で用いられるプログラムモジュールを作成するためのコンパイラに関する。 The present invention relates to a compiler, a method of controlling a program module created by the compiler, and an operation method of a control device that realizes the control method. More specifically, in the processing unit (central processing unit (CPU)) of the control device (microcomputer), when an error such as so-called runaway occurs, the operation method of the control device for automatically returning the processing unit and its operation The present invention relates to a compiler for creating a program module used on a control device.
マイクロコンピュータのＣＰＵにおいて、外部の電気的なノイズ、静電気、電源電圧の不安定、及び、その他の原因で致命的なエラーが発生する。これにより、そのＣＰＵがプログラムを実行することができなくなることがある。そのような致命的なエラーの状態の例としては、いわゆるＣＰＵの暴走などが挙げられる。マイクロコンピュータのＣＰＵの致命的なエラーへの対策としては、ウオッチドッグとして知られる方法が一般的である。この方法は、ソフトウェアの処理の繰り返し（ループ）時間より十分に長いタイマを設け、ソフトウェア処理のループにおいて、このタイマをリセットする。ＣＰＵに致命的なエラーが発生した場合、ソフトウェア処理が正常に動作しないため、タイマはリセットされずに終了し、タイマの終了をトリガとして、マイクロコンピュータ全体にリセットが与えられる。一方、ＣＰＵが正常に動作している場合（致命的なエラーが発生していない場合）、タイマは終了する前にリセットされるので、マイクロコンピュータはリセットされない。 In a CPU of a microcomputer, a fatal error occurs due to external electrical noise, static electricity, unstable power supply voltage, and other causes. As a result, the CPU may not be able to execute the program. An example of such a fatal error state is a so-called CPU runaway. As a countermeasure against a fatal error of the microcomputer CPU, a method known as a watch dog is generally used. In this method, a timer sufficiently longer than the repetition (loop) time of software processing is provided, and this timer is reset in the software processing loop. When a fatal error occurs in the CPU, the software processing does not operate normally, so the timer ends without being reset, and the entire microcomputer is reset with the end of the timer as a trigger. On the other hand, when the CPU is operating normally (when a fatal error has not occurred), the microcomputer is not reset because the timer is reset before it expires.
しかし、この方法では、ＣＰＵの致命的なエラー状態が、その発生からタイマの終了までの長い間継続する可能性がある。したがって、ＣＰＵの致命的なエラー発生からタイマが終了するまでの時間がマイクロコンピュータの使用に悪影響を及ぼすような環境や、その時間中のマイクロコンピュータの誤動作によって使用者に危険が及ぶような環境ではウオッチドッグは必ずしも有効でない。しかしながら、従来、他に有効な手段がないため、ウオッチドッグが採用され続けている。 However, in this method, a fatal error state of the CPU may continue for a long time from the occurrence to the end of the timer. Therefore, in an environment where the time from the occurrence of a fatal CPU error until the timer expires adversely affects the use of the microcomputer, or in an environment where the user may be at risk due to the malfunction of the microcomputer during that time. Watchdogs are not always effective. However, since there is no other effective means in the past, the watch dog has been adopted.
さらに、ウオッチドッグを用いたＣＰＵの致命的なエラーの対策では、ＣＰＵにおいて致命的なエラーが発生した後、そのＣＰＵの状態を、そのようなエラーが発生する直前の状態に戻すことは困難である。その理由は、ＣＰＵの致命的なエラーが検出される迄に時間がかかっているため、ＣＰＵの致命的なエラーが検出された時点のＣＰＵレジスタの情報などの状態が、致命的なエラーが発生した直前の状態とは異なるからである。 Furthermore, it is difficult for the CPU to deal with a fatal error using a watchdog to return the CPU state to the state immediately before the occurrence of such an error after the fatal error occurred in the CPU. is there. The reason is that it takes time until a CPU fatal error is detected, so the status of the CPU register information at the time the CPU fatal error is detected causes a fatal error. This is because it is different from the previous state.
従来、マイクロコンピュータは、ＣＰＵの致命的なエラーを検出すると、ＣＰＵの致命的なエラーを検出した時点のＣＰＵレジスタの情報などを破棄して、マイクロコンピュータ全体を初期化していた。したがって、従来、ＣＰＵを致命的なエラーから復帰させるためには、そのＣＰＵの致命的なエラーを検出するための時間に加えて、マイクロコンピュータ全体を初期化するための時間が必要となっていた。そして、マイクロコンピュータを、ＣＰＵで致命的なエラーが発生する前の状態に戻すために、そのエラーが発生する前の実行中の処理（応用プログラム（アプリケーションプログラム）の処理）を、ＣＰＵの初期化後に再現しなければならない。実行中であった処理を再現することは容易ではなく、さらに、その再現を実行するための処理時間が必要となる。したがって、マイクロコンピュータを使用している環境によって、ＣＰＵの致命的なエラーからマイクロコンピュータを復帰させることは大きな問題になる可能性がある。例えば、ＣＰＵの致命的なエラーから初期化迄の時間に機械が停止できずに事故が起こり得るし、また、金銭の勘定が失われる等の深刻な事態も起こり得る。 Conventionally, when a microcomputer detects a fatal error in the CPU, the microcomputer register information and the like at the time when the fatal error in the CPU is detected is initialized. Therefore, conventionally, in order to recover the CPU from the fatal error, it is necessary to initialize the entire microcomputer in addition to the time for detecting the fatal error of the CPU. . Then, in order to return the microcomputer to the state before the fatal error occurred in the CPU, the process being executed before the error occurs (processing of the application program (application program)) is initialized to the CPU. It must be reproduced later. It is not easy to reproduce the process that was being executed, and a processing time is required to execute the reproduction. Therefore, depending on the environment in which the microcomputer is used, it may be a big problem to restore the microcomputer from a fatal CPU error. For example, the machine cannot be stopped during the time from the fatal error of the CPU to the initialization, an accident may occur, and a serious situation such as loss of a money account may occur.
一般的に、マイクロコンピュータを用いたワンチップマイコンには、初期化のための信号は１つしか用いられていない。このため、初期化はマイクロコンピュータ全体に対して行われる。よって、マイクロコンピュータの初期化は、全体を初期化するのに見合う重大なエラーの場合に行うことが想定されている。したがって、ＣＰＵの致命的なエラーからの復帰に時間がかかることや、その致命的なエラーが発生するまでの情報などが失われることは、従来、止むを得ないと考えられていた。 In general, a single-chip microcomputer using a microcomputer uses only one signal for initialization. For this reason, initialization is performed on the entire microcomputer. Therefore, it is assumed that the microcomputer is initialized in the case of a serious error commensurate with initializing the whole. Therefore, it has conventionally been considered inevitable that it takes time to recover from a fatal error of the CPU and that information until the fatal error occurs is lost.
さらに、別の方法において、特許文献１に記載されている様に、周期的な割込みの代わりに、リセットを周期的にＣＰＵのみに与える方法もある。この方法を用いた場合、ＣＰＵ上で実行される応用プログラムの実行開始から終了までの時間は、リセットの周期内でなければならない。なぜならば、応用プログラムの実行中にＣＰＵがリセットされた場合、プログラムカウンタやスタックなどのＣＰＵレジスタの情報もリセットされ、応用プログラム中の命令についてのアドレスが消去されるからである。したがって、ＣＰＵのみを周期的にリセットする場合、応用プログラムは、処理開始から終了までの時間がＣＰＵのリセットの周期の間隔内に収まるような極めて小さなサイズとする必要が有る。また、応用プログラムの作成者は、応用プログラムの処理内容だけではなく、リセットの周期を意識して応用プログラムの作成を行わなくてはならないという問題がある。さらに、実行時に応用プログラムの処理時間が確定するような応用プログラム（例えば、画像などの大容量データを取り扱う応用プログラム）は作成することができないという問題がある。
Furthermore, as another method, as described in
本発明は、周期的にＣＰＵがリセットされても動作するプログラムモジュールを作成するためのコンパイラ、そのプログラムモジュールを動作させるためのオペレーティングシステム（ＯＳ）、並びに、それらＯＳ及びプログラムモジュールを動作させるためのマイクロコンピュータを提供する。これにより、マイクロコンピュータのＣＰＵにおける致命的なエラーの発生を削減することできる。また、本発明は、マイクロコンピュータのＣＰＵで致命的なエラーが発生した場合、マイクロコンピュータ全体の初期化又はリセットを行うことなく、ＣＰＵのみをリセットすることによって、マイクロコンピュータのＣＰＵを致命的なエラー状態から極めて短時間に復帰させることを目的とする。さらに、本発明は、マイクロコンピュータ上で実行中の応用プログラムに影響を与えることなく、ＣＰＵをリセットすることを目的とする。そして、本発明によって、プログラムモジュールの実行時間が、ＣＰＵがリセットされる周期に基づいて調整されることから、応用プログラムの作成者は、リセットの周期を意識することなく応用プログラムの作成を行うことができる。 The present invention relates to a compiler for creating a program module that operates even when the CPU is periodically reset, an operating system (OS) for operating the program module, and for operating the OS and the program module. Provide a microcomputer. This can reduce the occurrence of fatal errors in the microcomputer CPU. Further, the present invention provides a microcomputer CPU with a fatal error by resetting only the CPU without initializing or resetting the entire microcomputer when a fatal error occurs in the microcomputer CPU. The purpose is to recover from the state in a very short time. Furthermore, an object of the present invention is to reset the CPU without affecting the application program being executed on the microcomputer. In addition, according to the present invention, the execution time of the program module is adjusted based on the cycle at which the CPU is reset, so that the creator of the application program creates the application program without being aware of the reset cycle. Can do.
本発明による制御装置は、処理部と、処理部とバスを介して接続されている主記憶装置であって、一又は二以上のソースコードをコンパイルしたマシン語を分割することによって作成される複数のプログラムモジュール、複数のプログラムモジュールそれぞれの実行順序を定義する実行順序情報、及び、制御ソフトウェアを動作時にロードする主記憶装置と、処理部をリセットする処理部リセット手段と、を備え、制御ソフトウェアは、処理部に、複数のプログラムモジュールにおける第１のプログラムモジュールを実行するステップと、処理部のレジスタの情報を主記憶装置に保存するステップと、を実行させ、制御ソフトウェアは、処理部リセット手段が処理部をリセットした後、さらに、処理部に、主記憶装置に保存されているレジスタの情報を処理部のレジスタに保存するステップと、第１のプログラムモジュールの次に実行すべきと実行順序情報に定義されている第２のプログラムモジュールを実行するステップと、を実行させることができる。 A control device according to the present invention is a main storage device connected to a processing unit and the processing unit via a bus, and is created by dividing a machine language obtained by compiling one or more source codes. Program module, execution order information that defines the execution order of each of the plurality of program modules, a main storage device that loads the control software during operation, and a processing unit resetting unit that resets the processing unit. , Causing the processing unit to execute a step of executing the first program module of the plurality of program modules and a step of storing the register information of the processing unit in the main storage device. After resetting the processing unit, the register stored in the main storage device is further stored in the processing unit. And the step of executing the second program module defined in the execution order information to be executed next to the first program module can be executed. .
処理部リセット手段は、処理部が複数のプログラムモジュールの１つを実行するために費やすことができる時間である実行単位時間より長い時間である所定の周期で処理部をリセットすることができる。 The processing unit resetting unit can reset the processing unit at a predetermined cycle that is longer than an execution unit time that is a time that the processing unit can spend to execute one of the plurality of program modules.
本発明による制御装置において、制御ソフトウェアは、処理部に、第１のプログラムモジュールの実行が実行単位時間内に終了しない場合、処理部リセット手段による処理部のリセットを停止するステップを実行させるようにすることができる。 In the control device according to the present invention, the control software causes the processing unit to execute a step of stopping the resetting of the processing unit by the processing unit resetting unit when the execution of the first program module does not end within the execution unit time. can do.
本発明による制御装置において、制御ソフトウェアは、第２のプログラムモジュールが実行され、処理部リセット手段によって処理部がリセットされた後、処理部に、第２のプログラムモジュールが正常に終了したか否かを判定するステップと、第２のプログラムモジュールが正常に終了しなかった場合、主記憶装置に保存されているレジスタの情報を処理部のレジスタに保存するステップと、第２のプログラムモジュールを再度実行するステップと、を実行させるようにすることができる。 In the control device according to the present invention, after the second program module is executed and the processing unit is reset by the processing unit resetting means, the control software determines whether or not the second program module is normally terminated in the processing unit. And when the second program module does not end normally, the step of storing the register information stored in the main storage device in the register of the processing unit and the second program module are executed again. And the step of performing.
本発明による制御装置において、主記憶装置は、さらに、複数のプログラムモジュールそれぞれを実行する際に必要となるクロック数の推定値である推定実行クロック数を定義する推定実行クロック情報を動作時にロードし、制御ソフトウェアは、処理部に、第１のプログラムモジュールの推定実行クロック数と第２のプログラムモジュールの推定実行クロック数とを加えた値である加算クロック数と、実行単位クロック数とを比較するステップと、加算クロック数が実行単位クロック数より小さい場合、第１のプログラムモジュールの終了後、処理部をリセットすることなく、第２のプログラムモジュールを実行するステップと、を実行させるようにすることができる。 In the control device according to the present invention, the main storage device further loads estimated execution clock information defining an estimated execution clock number, which is an estimated value of the number of clocks required when executing each of the plurality of program modules, during operation. The control software compares the number of execution unit clocks with an added clock number that is a value obtained by adding the estimated execution clock number of the first program module and the estimated execution clock number of the second program module to the processing unit. When the number of clocks to be added is smaller than the number of execution unit clocks, the second program module is executed without resetting the processing unit after the end of the first program module. Can do.
本発明による制御装置において、制御ソフトウェアが、処理部に、処理部がリセットされる時間の間隔を変更するステップを実行させるようにすることができる。 In the control device according to the present invention, the control software can cause the processing unit to execute a step of changing an interval of time at which the processing unit is reset.
本発明による制御装置において、マシン語は、マシン語における１又は２以上の命令グループに基づいて、分割されているようにすることができる。 In the control device according to the present invention, the machine language may be divided based on one or more instruction groups in the machine language.
本発明による制御装置において、マシン語は、実行単位時間及び処理部のクロック周波数から計算される実行単位クロック数に基づいて、分割されているようにすることができる。 In the control device according to the present invention, the machine language can be divided based on the number of execution unit clocks calculated from the execution unit time and the clock frequency of the processing unit.
本発明による制御装置において、マシン語は、実行単位時間及び処理部のクロック周波数から計算される実行単位クロック数とマシン語における１又は２以上の命令グループとに基づいて、分割されているようにすることができる。 In the control device according to the present invention, the machine language is divided based on the number of execution unit clocks calculated from the execution unit time and the clock frequency of the processing unit and one or more instruction groups in the machine language. can do.
本発明による制御装置は、マイクロコンピュータであるようにすることができる。 The control device according to the present invention may be a microcomputer.
本発明による制御装置であるマイクロコンピュータが、ワンチップ上で実装されるようにすることができる。 The microcomputer which is the control device according to the present invention can be mounted on one chip.
本発明による制御装置は、処理部が、中央処理装置（ＣＰＵ）であるようにすることができる。 In the control device according to the present invention, the processing unit may be a central processing unit (CPU).
本発明による制御装置は、主記憶装置が、ＲＡＭであるようにすることができる。 In the control device according to the present invention, the main storage device may be a RAM.
本発明による制御装置は、制御ソフトウェアが、オペレーティングシステム（ＯＳ）であるようにすることができる。 The control device according to the present invention may be configured such that the control software is an operating system (OS).
本発明による制御装置は、主記憶装置が、複数の時点における処理部のレジスタの情報を保存するようにすることができる。 In the control device according to the present invention, the main storage device can store the register information of the processing unit at a plurality of points in time.
本発明によるコンピュータプログラムのコンパイル方法は、一又は二以上のソースコードをマシン語にコンパイルするステップと、マシン語を実行するために必要なクロック数を計算するステップと、マシン語における１又は２以上の命令グループを単位として、マシン語を分割し、さらに、必要なクロック数がマシン語の１つのグループを実行するために費やすことができる時間である実行単位時間に基づく実行単位クロック数より小さい又は等しくなるようマシン語を分割し、複数のプログラムモジュールを作成するステップと、複数のプログラムモジュールそれぞれの実行順序を定義する実行順序情報を作成するステップと、を含む。 A computer program compiling method according to the present invention includes a step of compiling one or more source codes into a machine language, a step of calculating the number of clocks required to execute the machine language, and one or more of the machine language. Less than the number of execution unit clocks based on the execution unit time, which is the time that can be spent to execute one group of machine language. The machine language is divided so as to be equal to each other, and a plurality of program modules are created, and execution order information that defines the execution order of each of the plurality of program modules is created.
本発明によるコンピュータプログラムのコンパイル方法は、マシン語を実行するコンピュータが有する処理部のクロック周波数と実行単位時間とに基づいて、実行単位クロック数を計算するステップをさらに有するようにすることができる。 The computer program compiling method according to the present invention may further include a step of calculating the number of execution unit clocks based on the clock frequency and execution unit time of the processing unit included in the computer executing the machine language.
本発明によるコンピュータプログラムのコンパイル方法は、複数のプログラムモジュールそれぞれを実行する際に必要となるクロック数を推定し、各推定実行クロック数を定義する推定実行クロック情報を作成するステップをさらに有するようにすることができる。 The computer program compiling method according to the present invention further includes a step of estimating the number of clocks required for executing each of the plurality of program modules and creating estimated execution clock information defining each estimated execution clock number. can do.
本発明によるコンピュータプログラムのコンパイル方法は、連続して実行される２以上のプログラムモジュールの推定実行クロック数の合計が、実行単位クロック数より小さい場合、２以上のプログラムモジュールを併合するステップをさらに有するようにすることができる。 The compiling method of the computer program according to the present invention further includes a step of merging two or more program modules when the total number of estimated execution clocks of two or more program modules executed continuously is smaller than the number of execution unit clocks. Can be.
本発明によるコンピュータプログラムのコンパイル方法は、一又は二以上のソースコードをマシン語にコンパイルするステップと、マシン語を実行するために必要なクロック数を計算するステップと、必要なクロック数がマシン語の１つのグループを実行するために費やすことができる時間である実行単位時間に基づく実行単位クロック数より小さい又は等しくなるようマシン語を分割し、複数のプログラムモジュールを作成するステップと、複数のプログラムモジュールそれぞれの実行順序を定義する実行順序情報を作成するステップと、を含むようにすることができる。 A computer program compiling method according to the present invention includes a step of compiling one or more source codes into a machine language, a step of calculating a clock number necessary for executing the machine language, and a necessary clock number being a machine language. Dividing the machine language so as to be smaller than or equal to the number of execution unit clocks based on the execution unit time, which is the time that can be spent to execute one group, and creating a plurality of program modules; and a plurality of programs Creating execution order information that defines the execution order of each module.
本発明によるコンピュータプログラムのコンパイル方法は、マシン語を実行するコンピュータが有する処理部のクロック周波数と実行単位時間とに基づいて、実行単位クロック数を計算するステップをさらに含むようにすることができる。 The computer program compiling method according to the present invention may further include a step of calculating the number of execution unit clocks based on the clock frequency and execution unit time of the processing unit included in the computer executing the machine language.
本発明によるコンピュータプログラムのコンパイル方法は、一又は二以上のソースコードをマシン語にコンパイルするステップと、マシン語における１又は２以上の命令グループを単位として、マシン語を分割し、複数のプログラムモジュールを作成するステップと、複数のプログラムモジュールそれぞれの実行順序を定義する実行順序情報を作成するステップと、を含むようにすることができる。 A computer program compiling method according to the present invention includes a step of compiling one or more source codes into a machine language, and dividing the machine language in units of one or two or more instruction groups in the machine language. And a step of creating execution order information that defines the execution order of each of the plurality of program modules.
本発明によるコンパイラは、上述のコンピュータプログラムのコンパイル方法を用いることができる。 The compiler according to the present invention can use the computer program compiling method described above.
マイクロコンピュータのＣＰＵで致命的なエラーが発生しているのを早期に検出し、致命的なエラーからの復帰を可能とすることによって、マイクロコンピュータを用いた応用装置が異常な動作時には危険であったりする誤動作を大幅に低減することができる。 By detecting the occurrence of a fatal error in the CPU of the microcomputer at an early stage and enabling recovery from the fatal error, it is dangerous when an application device using the microcomputer operates abnormally. Malfunctions can be greatly reduced.
特に、自動車、飛行機、船舶、産業用ロボットなどの分野で用いられる機械系を制御する機器において、それら機器の誤動作は大事故に繋がる恐れがある（例えば、自動車のブレーキ制御やステアリング制御など）。本発明によるマイクロコンピュータのＣＰＵの致命的なエラーからの復帰に必要な時間は、機械系を制御する機器における誤動作の検出及びその誤動作からの復帰に必要な時間と比較してはるかに短い。よって、マイクロコンピュータのＣＰＵの致命的なエラーに起因するこれら機器の誤動作の検出及びその誤動作から復帰させるための処理を、機器ではなくマイクロコンピュータで行うことは有用である。 In particular, in devices that control mechanical systems used in the fields of automobiles, airplanes, ships, industrial robots, etc., malfunctions of these devices may lead to major accidents (for example, vehicle brake control and steering control). The time required to recover from a fatal error of the CPU of the microcomputer according to the present invention is much shorter than the time required to detect a malfunction in the device controlling the mechanical system and to recover from the malfunction. Therefore, it is useful to detect a malfunction of these devices due to a fatal error of the CPU of the microcomputer and to perform a process for returning from the malfunction by using the microcomputer instead of the device.
また、上記分野において、電気的なノイズなどの致命的なエラーを生じさせる原因は他の分野の機器と比べてより多く発生する。したがって、機械系を制御する機器に本発明を用いることによって、電気的なノイズなどのための従前の多くの対策を大幅に軽減でき、さらに、従前より強固な対策が行えるため、コスト低下と信頼性の向上を併せて図ることができる。また、マイクロコンピュータのＣＰＵにおいて致命的なエラーが継続的に発生している場合、継続的なＣＰＵの致命的なエラーを検出し、その検出結果に基づいて、機器の誤動作を警告するための情報を入出力インタフェースを介して提供することもできる。 Also, in the above field, there are more causes of fatal errors such as electrical noise than in other fields. Therefore, by using the present invention for equipment that controls mechanical systems, many conventional measures for electrical noise can be greatly reduced, and more robust measures can be taken. It is possible to improve the performance. Further, when a fatal error continuously occurs in the CPU of the microcomputer, information for detecting a continuous CPU fatal error and warning the malfunction of the device based on the detection result. Can also be provided via an input / output interface.
更に、本発明は、マイクロコンピュータのＣＰＵで致命的なエラーが発生した場合、マイクロコンピュータ全体をリセットするのではなく、ＣＰＵのみをリセットすることから、致命的なエラーからの復帰を極めて短い時間で行うことができる。また、本発明は、ＣＰＵで致命的なエラーが発生した時に実行されていた応用プログラムを中断した後、ＣＰＵをリセットし、そして、その致命的なエラーが発生する前の時点から応用プログラムの実行を再開することができる。 Furthermore, according to the present invention, when a fatal error occurs in the CPU of the microcomputer, the entire microcomputer is not reset, but only the CPU is reset, so that the recovery from the fatal error can be performed in a very short time. It can be carried out. The present invention also interrupts the application program that was executed when a fatal error occurred in the CPU, resets the CPU, and executes the application program from the time before the fatal error occurred. Can be resumed.
本発明の活用が期待される分野における一例を挙げれば、エレベーターが動作中に、落雷、電源のノイズ、設計上の不備によるノイズによって、エレベーターの制御を行うマイクロコンピュータのＣＰＵに致命的なエラーが発生し、そして、そのＣＰＵによってエレベーターが誤動作した場合であっても、エレベーターのマイクロコンピュータに本発明のマイクロコンピュータを採用することによって、エレベーターを安定した状態の動作に極めて短い時間で復帰させることができる。 An example in a field where the present invention is expected to be used is that a fatal error occurs in the CPU of the microcomputer that controls the elevator due to lightning, power supply noise, and noise due to design deficiencies while the elevator is operating. Even if the elevator malfunctions due to the CPU, the microcomputer of the present invention can be used for the elevator microcomputer to restore the elevator to a stable operation in a very short time. it can.
図１は従来のコンパイラによるプログラムモジュールの作成過程の概要を示した図である。従来技術において、コンパイラ１０５は、ソースコード（ソースプログラム、コンピュータプログラム、原始プログラムなどとも称される）１００をコンパイルすることによって、目的プログラム（オブジェクトモジュールなどとも称される）１０５を作成する。そして、リンカ（連係編集プログラム、リンケージエディタなどとも称される）１２０が目的プログラム１１０とライブラリ１１５などをリンク（連係編集とも称される）させることによって、通常１つのプログラムモジュール（実行モジュール、実行形式モジュール、実行可能モジュール、ロードモジュールなどとも称される）１２５を作成する。
FIG. 1 is a diagram showing an outline of a process for creating a program module by a conventional compiler. In the prior art, the compiler 105 creates a target program (also referred to as an object module) 105 by compiling a source code (also referred to as a source program, a computer program, or a source program) 100. A linker (also referred to as linkage editing program, linkage editor, etc.) 120 links the
図２は本発明の一実施例に係るコンパイラによるプログラムモジュールの作成過程の概要を示した図である。従来技術では、１つのプログラムモジュール１２５が作成されているのに対し、本実施例では、リンカ２２０によって、複数のプログラムモジュール２２５乃至２４０が作成される。
FIG. 2 is a diagram showing an outline of a process for creating a program module by a compiler according to an embodiment of the present invention. In the prior art, one
本実施例では、複数のプログラムモジュールを作成することによって、それらモジュールを実行するときに、プログラムモジュール１ ２２５が完了した後、かつ、プログラムモジュール２ ２３０を実行するまでの間の時間に、ＣＰＵをリセットするなどのプログラムモジュールの処理とは異なる処理の実行が可能となる。
In this embodiment, by creating a plurality of program modules, when executing these modules, the CPU is executed after the
通常、プログラムモジュールは、コンパイル及びリンクなどを行うことによって作成される。しかしながら、ソースコードからプログラムモジュールの作成までの過程は、用いるコンピュータ言語などに依存して変化することがある。したがって、本明細書及び特許請求の範囲において、特に言及が無い限り、ソースコードからプログラムモジュールを作成する過程は、コンパイルによって行われるものとして説明する。 Usually, a program module is created by compiling and linking. However, the process from the source code to the creation of the program module may change depending on the computer language used. Therefore, in the present specification and claims, unless otherwise stated, the process of creating a program module from source code will be described as being performed by compilation.
以下、プログラムモジュールを分割することを可能にするコンパイラ及びそのコンパイラによって作成されたプログラムモジュールの制御方法、及び、その制御方法を実現するマイクロコンピュータの動作について説明する。 Hereinafter, a compiler that makes it possible to divide a program module, a control method of a program module created by the compiler, and an operation of a microcomputer that realizes the control method will be described.
コンパイラ
図３は、本発明の一実施例に係るコンパイラの動作を示したフロー図である。最初にコンパイラは、応用プログラム（アプリケーションプログラム）などのソースコードを読み取り（ステップ３１０）、ソースコードをコンパイルする（ステップ３１３）。これにより、目的プログラムが生成される。コンパイルは、例えば、ソースコードの字句解析、構文解析、及び、意味解析などを行う。
Compiler FIG. 3 is a flowchart showing the operation of the compiler according to one embodiment of the present invention. First, the compiler reads source code such as an application program (application program) (step 310) and compiles the source code (step 313). As a result, a target program is generated. Compiling includes, for example, lexical analysis, syntax analysis, and semantic analysis of the source code.
コンパイラは、目的プログラム（又はソースコード）をマシン語（機械語、マシンコードなどとも称される）に変換する（ステップ３１５）。ここで、マシン語とは、ＣＰＵなどのプロセッサが直接解釈及び実行できる言語である。さらに、ステップ３１５において、コンパイラは、必要に応じて、マシン語とライブラリなどをリンクさせる。 The compiler converts the target program (or source code) into machine language (also referred to as machine language or machine code) (step 315). Here, the machine language is a language that can be directly interpreted and executed by a processor such as a CPU. Further, in step 315, the compiler links the machine language and the library as necessary.
コンパイラは、実行単位時間及びＣＰＵのクロック周波数に基づいて、実行単位クロック数を計算する（ステップ３２０）。具体的には、実行単位時間にＣＰＵのクロック周波数を乗算することによって、実行単位クロック数を得ることができる。ここで、実行単位時間とは、マシン語を実行するために費やすことができる時間を意味する。また、実行単位時間は、ＣＰＵがリセットされる所定の周期（後述する）より短い時間である。例えば、実行単位時間は、マシン語を実行するための前処理及び後処理に必要な時間を所定の周期から差し引いた時間である。ＣＰＵのクロック周波数は、プログラムモジュールを実装するマイクロコンピュータにおけるＣＰＵの周波数である必要がある。一実施例において、特定の周波数のＣＰＵを有するマイクロコンピュータにプログラムモジュールを実装する場合、実行単位クロック数は固定の値とすることができる。この場合、固定の値である実行単位クロック数は、特定の周波数及び所定の実行単位時間に基づく値とすることができる。 The compiler calculates the number of execution unit clocks based on the execution unit time and the CPU clock frequency (step 320). Specifically, the execution unit clock number can be obtained by multiplying the execution unit time by the clock frequency of the CPU. Here, the execution unit time means a time that can be spent for executing the machine language. The execution unit time is a time shorter than a predetermined cycle (described later) when the CPU is reset. For example, the execution unit time is a time obtained by subtracting a time required for pre-processing and post-processing for executing a machine language from a predetermined period. The CPU clock frequency needs to be the CPU frequency in the microcomputer on which the program module is mounted. In one embodiment, when a program module is mounted on a microcomputer having a CPU having a specific frequency, the number of execution unit clocks can be a fixed value. In this case, the fixed number of execution unit clocks can be a value based on a specific frequency and a predetermined execution unit time.
実行単位クロック数の計算例として、実行単位時間が２０ｍｓ、ＣＰＵのクロック周波数が１ＧＨｚである場合、実行単位クロック数は、（０．０２）*（１，０００，０００，０００）によって、２０，０００，０００となる。 As an example of calculation of the number of execution unit clocks, when the execution unit time is 20 ms and the CPU clock frequency is 1 GHz, the number of execution unit clocks is 20, by (0.02) * (1,000,000,000). 000,000.
コンパイラは、命令グループを単位として、マシン語を分割する（ステップ３２５）。命令グループの例としては、１つの命令グループを、複数のソースコード、１つのソースコード、ソースコードにおける１つの条件分岐命令又は繰返し命令、又は、下位の関数などに対応させることができる。 The compiler divides the machine language in units of instruction groups (step 325). As an example of the instruction group, one instruction group can correspond to a plurality of source codes, one source code, one conditional branch instruction or repeated instruction in the source code, a lower function, or the like.
命令グループについて、１つのソースコードであるサンプルソースコード１を用いて説明する。
サンプルソースコード１
1 int exampleFunc1 (int argNumber) {
2 int n = 50;
3 int a = 2;
4
5 if (argNumber != 0) {
6 n = n/argNumber;
7 }
8 else
9 {
10 n = n + 1;
11 }
12
13 for (i = 0; i < n; i++) {
14 printf (n);
15 }
16
17 for (i = 0; i < a; i++) {
18 printf (n);
19 }
20
21 return 0;
22 }
The instruction group will be described using
Sample
1 int exampleFunc1 (int argNumber) {
2 int n = 50;
3 int a = 2;
Four
5 if (argNumber! = 0) {
6 n = n / argNumber;
7}
8 else
9 {
10 n = n + 1;
11}
12
13 for (i = 0; i <n; i ++) {
14 printf (n);
15}
16
17 for (i = 0; i <a; i ++) {
18 printf (n);
19}
20
21
twenty two }
１つのソースコードが命令グループの１つとする場合、上記サンプルコードの１乃至２２行目に相当するマシン語全てが命令グループの１つに相当する。 When one source code is one instruction group, all machine languages corresponding to the first to twenty-second lines of the sample code correspond to one instruction group.
条件分岐命令が命令グループの１つとする場合、条件分岐命令であるｉｆ文の５乃至１１行目に相当するマシン語を１つの命令グループとする。また、５乃至７行目に相当するマシン語を１つの命令グループ、８乃至１１行目に相当するマシン語を１つの命令グループとしてもよい。 When the conditional branch instruction is one of the instruction groups, the machine language corresponding to the 5th to 11th lines of the if statement that is the conditional branch instruction is set as one instruction group. The machine language corresponding to the 5th to 7th lines may be set as one instruction group, and the machine language corresponding to the 8th to 11th lines may be set as one instruction group.
繰返し命令が命令グループの１つとする場合、繰返し命令であるｆｏｒ文の１３乃至１５行目に相当するマシン語を１つの命令グループとする。また、１７乃至１９行目に記載されている繰返し命令は、変数ａが２であることから（つまり、変数ａは静的な値）、この繰返し命令は、必ず２回繰り返される。このような場合、２回分の繰返し命令を１つの命令グループとしてもよい。 When the repeat instruction is one of the instruction groups, the machine language corresponding to the 13th to 15th lines of the for statement that is the repeat instruction is set as one instruction group. In the repeat instruction described in the 17th to 19th lines, since the variable a is 2 (that is, the variable a is a static value), this repeat instruction is always repeated twice. In such a case, two repeated instructions may be used as one instruction group.
下位の関数が命令グループの１つとする場合、１４行目に記載されている関数「printf」に相当するマシン語を１つの命令グループとする。 When the lower function is one of the instruction groups, the machine language corresponding to the function “printf” described in the 14th line is set as one instruction group.
コンパイラは、分割されたマシン語を実行するのに必要なクロック数を計算する（ステップ３３０）。マシン語において、各命令を実行するのに必要なクロック数は既知である。したがって、各命令に対応するクロック数から分割されたマシン語の全部又は一部を実行するのに必要なクロック数を計算することができる。 The compiler calculates the number of clocks required to execute the divided machine language (step 330). In machine language, the number of clocks required to execute each instruction is known. Therefore, the number of clocks required to execute all or part of the machine language divided from the number of clocks corresponding to each instruction can be calculated.
他の実施例において、各命令を実行するのに必要なクロック数の対応テーブルを予め作成しておき、コンパイラは、対応テーブルを参照することによって、クロック数を計算することができる。 In another embodiment, a correspondence table for the number of clocks necessary to execute each instruction is created in advance, and the compiler can calculate the number of clocks by referring to the correspondence table.
コンパイラは、実行単位クロック数に基づいて、ステップ３２５で分割されたマシン語をさらに分割する（ステップ３３５）。ステップ３２５で分割されたマシン語を実行するのに必要なクロック数が実行単位クロック数より大きい場合、ステップ３２５で分割されたマシン語をさらに分割する。他の実施例として、ステップ３３５において分割されたマシン語を実行するのに必要なクロック数が実行単位クロック数より大きい場合は、マシン語を実行するのに必要なクロック数が実行単位クロック数と等しい及び／又はより小さくなるまで、ステップ３３０及び３３５を繰り返してもよい。
The compiler further divides the machine language divided at step 325 based on the number of execution unit clocks (step 335). If the number of clocks required to execute the machine word divided in step 325 is larger than the number of execution unit clocks, the machine word divided in step 325 is further divided. As another example, if the number of clocks required to execute the machine language divided in
他の実施例において、コンパイラは、ステップ３２５又はステップ３３５のどちらか一方のみを実行するようにしてもよい。これにより、マシン語は、命令グループ又は実行単位クロック数のどちらか一方のみに基づいて分割される。
In other embodiments, the compiler may perform only one of step 325 or
コンパイラは、分割したマシン語から複数のプログラムモジュールを作成する（ステップ３４０）。コンパイラは、各プログラムモジュールの実行順序を決定し、実行順序情報を作成する（ステップ３４５）。そして、コンパイラは、複数のプログラムモジュールそれぞれに相当するマシン語を実行するのに必要なクロック数を推定実行クロック数として計算し、推定実行クロック情報を作成する（ステップ３５０）。 The compiler creates a plurality of program modules from the divided machine language (step 340). The compiler determines the execution order of each program module and creates execution order information (step 345). Then, the compiler calculates the number of clocks necessary to execute the machine language corresponding to each of the plurality of program modules as the estimated execution clock number, and creates estimated execution clock information (step 350).
各プログラムモジュールは、それ自体の実行順序情報及び／又は推定実行クロック情報を有するようにすることができる。他の実施例において、実行順序情報及び／又は推定実行クロック情報は、各プログラムモジュールに関連付けされ、後述する図６に記載のマイクロコンピュータ６００のＲＡＭ６０１又はＲＯＭ６１０に専用テーブルとして保存される。
Each program module may have its own execution order information and / or estimated execution clock information. In another embodiment, the execution order information and / or the estimated execution clock information is associated with each program module and stored as a dedicated table in the
ステップ３２５において、１つのソースコードが１つの命令グループとして定義された場合、実行順序は、第１のプログラムモジュールに「１」、第１のプログラムモジュールの次に実行されるモジュールである第２のモジュールに「２」が設定される。また、ステップ３３５において、実行単位クロック数に基づいて、第１のプログラムモジュールがさらに分割された場合、実行順序は、「１−１」、「１−２」などのように設定される。
In step 325, when one source code is defined as one instruction group, the execution order is “1” for the first program module, and the second program that is executed next to the first program module. “2” is set in the module. In
ステップ３２５において、１つの条件分岐命令が１つの命令グループとして定義された場合を以下のサンプルソースコード２を用いて説明する。例えば、１乃至３行目に相当するマシン語を含むプログラムモジュールの実行順序は「１」、４乃至６行目に相当する実行順序は「２」、７乃至１０行目に相当する実行順序は「３」、１１乃至１２行目に相当する実行順序は「４」などとすることができる。
サンプルソースコード２
1 int exampleFunc2 (int argNumber) {
2 int n = 50;
3 int a = 2;
4 if (argNumber != 0) {
5 n = n/argNumber;
6 }
7 else
8 {
9 n = n + 1;
10 }
11 return 0;
12 }
A case where one conditional branch instruction is defined as one instruction group in step 325 will be described using the following
Sample
1 int exampleFunc2 (int argNumber) {
2 int n = 50;
3 int a = 2;
4 if (argNumber! = 0) {
5 n = n / argNumber;
6}
7 else
8 {
9 n = n + 1;
Ten }
11
12}
ステップ３２５において、１つの繰返し命令が１つの命令グループとして定義された場合の例を以下のサンプルソースコード３を用いて説明する。例えば、１乃至２行目に相当するマシン語を含むプログラムモジュールの実行順序は「１」、３乃至５行目に相当する実行順序は「２」、６乃至７行目に相当する実行順序は「３」とすることができる。さらに、サンプルソースコード３の３行目に「for (i = 0; i < 2; i++)」と記載されているように、iが「０」及び「１」の時に３乃至５行目の繰返し命令が実行されることから、この繰返し命令の処理は必ず２回実行される。したがって、３乃至５行目において、１回目に実行されるマシン語を含むプログラムモジュールの実行順序は「２−１」、２回目に相当する実行順序は「２−２」とすることができる。
サンプルソースコード３
1 int exampleFunc3 (int argNumber) {
2 int n = 50;
3 for (i = 0; i < 2; i++) {
4 printf (n);
5 }
6 return 0;
7 }
An example in which one repeat instruction is defined as one instruction group in step 325 will be described using the following
Sample
1 int exampleFunc3 (int argNumber) {
2 int n = 50;
3 for (i = 0; i <2; i ++) {
4 printf (n);
Five }
6
7}
さらに、繰返し命令の実行回数が動的に変化する場合の例を以下のサンプルソースコード４を用いて説明する。サンプルソースコード４の例では、２乃至４行目の繰返しは、変数iが引数argNumberの値と等しくなった時に繰返しを止めるが、引数argNumberの値は、関数exampleFunc4をコールする（実行する）時に確定する。つまり、引数argNumberの値は動的に変化する。１行目に相当するマシン語を含むプログラムモジュール（プログラムモジュール１）の実行順序は「１」、２乃至４行目に相当（プログラムモジュール２）する実行順序は「２」、５乃至６行目に相当（プログラムモジュール３）する実行順序は「３」とすることができる。そして、実行順序情報に、２乃至４行目に相当するマシン語を含むプログラムモジュールの処理内容（又は処理回数）及び実行時間は実行時に動的に変化することを示すフラグを付加することができる。例えば、図４のようなテーブル構造によって情報を保存することができ、上記プログラムモジュール１乃至３の識別子には、それぞれ、exampleFunc4-1、exampleFunc4-2、exampleFunc4-3を設定し、２乃至４行目に相当するプログラムモジュールには、実行時に動的に変化することを示す動的変化フラグをオン（値が「１」）に設定することができる。
サンプルソースコード４
1 int exampleFunc4 (int argNumber) {
2 for (i = 0; i <argNumber; i++) {
3 printf (argNumber);
4 }
5 return 0;
6 }
Further, an example in the case where the number of executions of the repeat instruction dynamically changes will be described using the following
Sample
1 int exampleFunc4 (int argNumber) {
2 for (i = 0; i <argNumber; i ++) {
3 printf (argNumber);
Four }
5
6}
他の実施例において、図４のテーブルに記載のプログラムモジュール識別子及び実行順序を組み合わせた値を実行順序として用いてもよい。これにより、この実行順序は、ユニークな値とすることができる。 In another embodiment, a value obtained by combining the program module identifier and the execution order described in the table of FIG. 4 may be used as the execution order. Thereby, this execution order can be set to a unique value.
他の実施例において、ステップ３５０の処理の後、２以上のプログラムモジュールの推定実行クロック数の合計が、実行単位クロック数より小さい場合、２以上のプログラムモジュールを併合してもよい。また、２以上のプログラムモジュールのいずれかの処理内容（又は処理回数）及び実行時間が実行時に動的に変化する（図４に示す動的変化フラグがオンである）場合、プログラムモジュールの併合を中止することができる。
In another embodiment, after the process of
他の実施例において、コンパイラは、後述する図６に記載のマイクロコンピュータにおいて用いられるようにすることができる。コンパイラ及びコンパイラが用いる各種パラメータなどは、マイクロコンピュータの主記憶装置（ＲＡＭ）やＲＯＭに予め保存しておくことができる。 In another embodiment, the compiler can be used in the microcomputer shown in FIG. 6 described later. The compiler and various parameters used by the compiler can be stored in advance in a main memory (RAM) or ROM of the microcomputer.
他の実施例において、コンパイラ及びコンパイラが用いる各種パラメータなどは、図５に記載されているようなコンピュータ端末用のＲＡＭ５２５、ＲＯＭ５３０、ハードディスク５３５、又は、リムーバブルディスク５４０など（以下、記憶装置５５０とする）に保存されていてもよい。コンピュータ端末用ＣＰＵ５０５が、ソフトウェアとして記憶装置５５０に保存されているコンパイラを実行することによって、記憶装置５５０に保存されているソースコードをコンパイルし、複数のプログラムモジュールを作成し、記憶装置５５０のいずれかに保存することができる。さらに、コンピュータ端末５００は、コンパイルするソースコード及び／又は複数のプログラムモジュールをリムーバブルディスク５４０に保存する（及び／又はディスク５４０から読み取る）ことができる。
In another embodiment, the compiler and various parameters used by the compiler are a
コンピュータ端末５００は、コンピュータ端末用入力装置５１０及び表示装置５１５を有する。コンピュータ端末用入力装置５１０の例としては、キーボード、ポインティングデバイス、音声認識入力装置などがある。これにより、ユーザは、コンパイルの実行の命令やコンパイル時に用いられるパラメータ（実行単位時間、ＣＰＵのクロック周波数など）の入力を行うことができる。表示装置５１５の例としては、ブラウン管（ＣＲＴ）ディスプレイ、液晶デイスプレイ（ＬＣＤ）などがある。これにより、ユーザは、表示装置５１５に提示されるグラフィックユーザインタフェースを介して、コンパイラを操作することができる。
The
コンピュータ端末５００は、入出力インタフェース５４５を有し、このインタフェースを介して図６に記載の入出力ポート６２５に接続することができる。これにより、コンピュータ端末５００上の入力装置５１０や表示装置５１５などの資源を用いて、マイクロコンピュータ６００上でコンパイルを実行することができる。
The
本実施例の説明では、説明を理解し易くするために、複数のプログラムモジュールのファイルを物理的に生成する（例えば、図２の２２５乃至２４０参照）実施例を用いた。しかしながら、当業者であれば理解可能であるように、区切り文字などの所定の規則を用いて、プログラムモジュールそれぞれの境界を明らかにすることによって、１つの物理ファイルを論理的に複数のプログラムモジュールとして用いることもできる。 In the description of the present embodiment, in order to make the description easier to understand, a file of a plurality of program modules is physically generated (for example, see 225 to 240 in FIG. 2). However, as can be understood by those skilled in the art, one physical file is logically divided into a plurality of program modules by clarifying the boundaries of each program module using predetermined rules such as delimiters. It can also be used.
マイクロコンピュータMicrocomputer
図６は、本発明の一実施例に係るマイクロコンピュータの全体を示したブロック図である。ここで、マイクロコンピュータ６００は、中央処理装置（ＣＰＵ）６０１、主記憶装置（ＲＡＭ）６０５、ＲＯＭ６１０、通信用回路６１５、ユニバーサルカウンタタイマ６２０、入出力ポート６２５、パワースイッチ６２７、論理和回路（ＯＲ回路）６３０、システムリセット入力６３５、ＣＰＵリセット入力６３７、クロック発生回路６４０、タイマカウンタ回路６４５、違法命令及び無効命令検出回路６５５、領域外アクセス検出回路６６０、ウオッチドッグ回路６６５、電源監視回路６７０を備える。マイクロコンピュータ６００の各要素は、必要に応じて、バスと接続されている。一実施例において、マイクロコンピュータは、ワンチップ上で実装することができる。
FIG. 6 is a block diagram showing the whole microcomputer according to an embodiment of the present invention. Here, the
システムリセット入力６３５は、電源が投入されたときなどに、システムリセット用信号を発生させ、システムリセット用バス６７５を介してシステムリセット用信号を送信する。システムリセット用信号は、マイクロコンピュータ全体をリセットさせるための信号である。システムリセット用信号は、ＣＰＵ６０１のみではなく、例えば、入出力ポート６２５、通信回路６１５、ユニバーサルカウンタタイマ６２０などをリセットするためにも用いられる。
The system reset
ＣＰＵリセット入力６３７は、ＣＰＵリセットを発生させ、ＣＰＵリセット用バス６８０を介してシステムリセット用信号を送信する。ＣＰＵリセットは、ＣＰＵのみをリセットさせるための信号である。
The CPU reset
違法命令及び無効命令検出回路６５５、及び、領域外アクセス検出回路６６０は、それぞれ、ＣＰＵ６０１が正常に動作しているか否かを判定する。ＣＰＵ６０１が正常に動作していないと判定された場合、違法命令及び無効命令検出回路６５５、又は、領域外アクセス検出回路６６０は、ＣＰＵリセット用バス６８０を介してＣＰＵ６０１にＣＰＵリセット用信号を送信し、ＣＰＵ１０１をリセットする。
The illegal instruction / invalid
ウオッチドッグ回路６６５、及び、電源監視回路６７０は、それぞれ、ＣＰＵ６０１が正常に動作しているか否かを判定する。ＣＰＵ６０１が正常に動作していないと判定された場合、ウオッチドッグ回路６６５、又は、電源監視回路６７０は、システムリセット用バス６７５を介してＣＰＵ６０１や通信回路６１５などにシステムリセット用信号を送信し、マイクロコンピュータ６００全体をリセットする。
The
クロック発生回路６４０は、システムのクロック信号を発生させる回路である。タイマカウンタ回路６４５はＣＰＵリセット信号を発生させる回路である。ＣＰＵ６０１は、マイクロコンピュータ６００のための制御及び演算を実行する回路である。
The
タイマカウンタ回路６４５は、クロック発生回路６４０から供給されるクロック信号を予め設定されているカウント上限値に到達するまでカウントする。そして、タイマカウンタ回路６４５は、カウントした値がカウント上限値に到達したとき、ＣＰＵリセット信号を発生させ、ＣＰＵ６０１に供給する。その後、タイマカウンタ回路６４５は、そのカウントした値をクリアし、再度、クロック信号をカウントする。これにより、周期的にＣＰＵリセット信号がＣＰＵ６０１に供給される。したがって、その周期は、クロック発生回路のクロック周波数及びカウント上限値によって決定する。他の実施例において、ＣＰＵ６０１は、タイマカウンタ回路６４５に接続されており、カウント上限値を変更することができる。カウント上限値を変更することにより、周期を変更することができる。
The
他の実施例において、タイマカウンタ回路６４５は、内部にレジスタを有していてもよい。ＣＰＵ６０１は、マイクロコンピュータ６００の電源投入時などにカウント上限値をタイマカウンタ回路６４５に供給し、タイマカウンタ回路６４５は、カウント上限値をレジスタに保存することができる。
In another embodiment, the
図７及び図８は、第１の実施例によるマイクロコンピュータの動作を示したフロー図である。ＣＰＵ６０１は、マイクロコンピュータの動作を制御するためのオペレーティングシステム（ＯＳ）がＲＡＭ６０５上にロードされた後、そのＯＳに定義されている指示を実行する。ＣＰＵ６０１は、始めに、上記のコンパイラで作成された複数のプログラムモジュールをＲＡＭ６０５上にロードする（ステップ７０５）。また、それら複数のプログラムモジュールに関連する実行順序情報もＲＡＭ６０５上にロードされる。さらに、他の実施例において、それら複数のプログラムモジュールに関連する推定実行クロック情報がロードされるようにすることもできる。
7 and 8 are flowcharts showing the operation of the microcomputer according to the first embodiment. After an operating system (OS) for controlling the operation of the microcomputer is loaded on the
ＣＰＵ６０１は、実行順序情報に基づいて、最初に実行すべきプログラムモジュールを特定する（ステップ７１０）。最初に実行すべきプログラムモジュールは、実行順序が「１」であるモジュールを検索すること又はその他の規則などによって特定することができる。
The
ＣＰＵ６０１は、特定されたプログラムモジュールを実行する（ステップ７１５）。ＣＰＵ６０１は、実行したプログラムモジュールが正常に終了したかを判定する（ステップ７２０）。この判定は、プログラムモジュールの実行時間が、予めＲＡＭ６０５などに保存されている実行単位時間内であるか否か及び／又は他の規則によって決定される。プログラムモジュールの実行が実行単位時間内に終了しない場合、ＣＰＵ６０１にエラーが発生している可能性が高いこと意味する。
The
ステップ７２０において、プログラムモジュールが正常に終了した場合、終了フラグがオンにセットされる（ステップ７２５）。終了フラグはＲＡＭ６０５などに保存されるようにすることができる。ＣＰＵ６０１は、ＣＰＵのレジスタの情報をＲＡＭ６０５に保存する（ステップ７３０）。ステップ７２０において、プログラムモジュールが正常に終了していなかった場合、終了フラグは、オンにセットされない。
In step 720, if the program module ends normally, an end flag is set on (step 725). The end flag can be stored in the
ＣＰＵ６０１はリセット待ちの状態となる（ステップ７３５）。そして、タイマカウンタ回路６４５が、ＣＰＵリセット信号をＣＰＵ６０１に供給し、ＣＰＵはリセットされる（ステップ７４０）。
The
ステップ７１０乃至７４０は、ＣＰＵ６０１がリセットされる周期内に完了するようにすることができる。また、ステップ７１０乃至７４０は、ＣＰＵ６０１がリセットされる周期内に完了しない場合、ＣＰＵ６０１がリセットされる前にＣＰＵのレジスタの情報をＲＡＭ６０５に保存し、ＣＰＵ６０１は、リセットからの復帰後、ＲＡＭ６０５に保存されている情報をＣＰＵのレジスタに保存する必要がある。さらに、ＣＰＵ６０１は、ステップ７１０乃至７４０の間に、NMI（Non-Maskable Interrupt）などの割込み要求を受け付けることができる。
Steps 710 to 740 may be completed within a period when the
ＣＰＵ６０１は、リセットされた後、割込み要求があるか否か判定する（ステップ８０５）。割込み要求がある場合、ＣＰＵ６０１は、割込み要求に関連するプログラムモジュールを実行する（ステップ８１０）。
After the reset, the
終了フラグがオンに設定されているか否かを判定する（ステップ８１５）。終了フラグがオンである場合、ＣＰＵ６０１は、終了フラグをオフに設定する（ステップ８２０）。今回実行するプログラムモジュールの実行順序を特定するために、前に実行したプログラムモジュールの実行順序をインクリメントする（ステップ８２５）。実行順序情報（例えば、図４）の実行順序が「１」、「２」、「３」・・・のような数値であり、前に実行したプログラムモジュールの実行順序が「２」である場合、今回実行するプログラムモジュールの実行順序は、「３」となる。他の実施例において、実行順序の値が他の規則によって与えられている場合、その規則に従い、実行すべきプログラムモジュールを特定することができる。
It is determined whether or not the end flag is set to ON (step 815). When the end flag is on, the
ＣＰＵ６０１は、実行順序に関連するレジスタの情報（ステップ７３０又は８５０でＲＡＭ６０５保存された情報）をレジスタに保存する（ステップ８３０）。ＣＰＵ６０１は、実行順序に関連するプログラムモジュールを実行する（ステップ８３５）。
The
ステップ８３５において、終了フラグがオフであった場合、実行順序がインクリメントされないため、前に実行されたプログラムモジュールが再度、実行される（ステップ８３５）。終了フラグがオフである場合の例としては、ステップ７２０において、プログラムモジュールの実行時間が実行単位時間を越えていたと判断された場合、又は、違法命令及び無効命令検出回路６５５又は領域外アクセス検出回路６６０が、ステップ７２０が実行される前に、ＣＰＵ６０１が正常に動作していないと判断し、ＣＰＵリセット信号をＣＰＵ６０１に供給した場合などである。
In step 835, if the end flag is off, the execution order is not incremented, so the previously executed program module is executed again (step 835). As an example of the case where the end flag is off, when it is determined in step 720 that the execution time of the program module has exceeded the execution unit time, or an illegal instruction and invalid
ＣＰＵ６０１は、プログラムモジュールが実行された後（ステップ８１０及び８３５）、実行したプログラムモジュールが正常に終了したかを判定する（ステップ８４０）。処理の内容は、図７のステップ７２０と同じ処理である。
After the program module is executed (steps 810 and 835), the
ステップ８４０において、プログラムモジュールが正常に終了した場合、ＣＰＵ６０１は、終了フラグをオンにセットする（ステップ８４５）。ＣＰＵ６０１は、ＣＰＵのレジスタの情報をＲＡＭ６０５に保存する（ステップ８５０）。
If the program module ends normally in
他の実施例として、ステップ８５０において、ＣＰＵ６０１は、次に実行すべきプログラムモジュールの実行順序を特定し、レジスタの情報と実行順序とを実行順序情報としてＲＡＭ６０５に保存することができる。これにより、複数のプログラムモジュールそれぞれに関連するレジスタの情報をＲＡＭ１０５に保存し、ＣＰＵ６０１は、プログラムモジュールに関連するレジスタの情報をより簡単に特定することができる。
As another example, in
ＣＰＵ６０１はリセット待ちの状態となる（ステップ８５５）。そして、タイマカウンタ回路６４５が、ＣＰＵリセット信号をＣＰＵ６０１に供給し、ＣＰＵはリセットされる（ステップ８６０）。ステップ８６０の完了後、処理フローは、ステップ８０５に戻る。
The
図９は、ＣＰＵ６０１の制御の推移、並びに、そのＣＰＵのレジスタ及びＲＡＭ６１０に保存されている情報の推移を示す第１の実施例についてのタイムチャートである。このタイムチャートは、時刻t１、t２、t３・・・の順に時間が進んでいることを示す。状態９０５、９２５、９４５は、ＣＰＵ６０１がリセット信号を受領し、ＣＰＵ６０１がリセットされていることを示す。状態９１０、９２０、９３０、９４０、９５０、９６０は、ＣＰＵ６０１が、ＯＳに関する処理を実行していることを示す。状態９１５は、９３５、９５５は、ＣＰＵ６０１が、プログラムモジュールを実行していることを示す。なお、図９（及び後述する図１０）に示す時間の間隔は例示の目的で示しており、実際の動作に必要な時間を示したものではない。
FIG. 9 is a time chart for the first embodiment showing the transition of the control of the
時刻ｔ１において、ＣＰＵ６０１はリセットされ（図７のステップ７４０及び図８のステップ８６０に相当）、ＣＰＵのレジスタの情報はリセットされる（状態９０５）。時刻ｔ１のレジスタの情報「Ｒ０」は、レジスタの情報がリセットされていることを示す。時刻ｔ２において、ＣＰＵ６０１がＯＳの処理を実行する（状態９１０）。これにより、ＲＡＭ６０５に保存されていたレジスタの情報「Ｒ１」がレジスタにコピー又は保存される（図８のステップ８３０に相当）。
At time t1, the
時刻ｔ３において、ＣＰＵ６０１がプログラムモジュールの処理を実行（状態９１５）し、レジスタの情報が「Ｒ２」に更新される（図７のステップ７１５及び図８のステップ８１０及び８３５に相当）。時刻ｔ４において、ＣＰＵ６０１は、レジスタの情報「Ｒ２」をＲＡＭ６０５に保存し（図７のステップ７３０及び図８のステップ８５０に相当）、プログラムモジュールが正常に終了していた場合、終了フラグをオンにセットする（状態９２０、図７のステップ７２５及び図８のステップ８４５に相当）。
At time t3, the
時刻ｔ５において、ＣＰＵ６０１をリセットすることによって、ＣＰＵのレジスタの情報はリセットされ（状態９２５）、レジスタの情報が「Ｒ０」となる。時刻ｔ６乃至ｔ９において実行される処理は、時刻ｔ２乃至ｔ５における処理と同様である。
By resetting the
時刻ｔ１０において、終了フラグがオフであると判定された場合（状態９４５、図８のステップ８１５に相当）、前回実行したプログラムモジュール（状態９３５）を再度実行するために、ＲＡＭに保存されているレジスタの情報「Ｒ３」ではなく、レジスタの情報「Ｒ２」をレジスタに保存する（状態９５０）。その後、ＣＰＵ６０１は、レジスタの情報「Ｒ２」を用いて、前回実行したプログラムモジュールを再度実行する（状態９５５）。
If it is determined at time t10 that the end flag is OFF (
プログラムモジュールを再度実行した後、終了フラグが依然オフであると判定された場合、ＣＰＵ６０１は、レジスタの情報「Ｒ２」の代わりにレジスタの情報「Ｒ１」を用いることもできる。これにより、ＣＰＵ６０１は、ＲＡＭ６０５に保存されている複数の時点のレジスタの情報を用いることによって、それらレジスタの情報のうちの一つに関連するプログラムモジュールを再実行することができる。したがって、マイクロコンピュータ６００は、ＣＰＵ６０１にエラーが発生していない時点の状態へ復帰することができる。
If it is determined that the end flag is still off after executing the program module again, the
図１０は、プログラムモジュールの併合前後のＣＰＵ６０１の制御の推移を示す第２の実施例についてのタイムチャートである。
FIG. 10 is a time chart for the second embodiment showing the transition of control of the
プログラムモジュールを実行するための実行時間が、実行単位時間より短い場合、ＣＰＵ６０１が動作しない時間が多くなるため、プログラムの実行効率が悪くなる。そこで、本実施例によって、プログラムの実行効率を改善させることができる。
When the execution time for executing the program module is shorter than the execution unit time, the time during which the
図１０のプログラムモジュール併合前のタイムチャートを参照すると、実行単位時間が時刻ｔ３からｔ５及び時刻ｔ８からｔ１０であるとき（ＣＰＵをリセットする周期はそれぞれ、時刻ｔ１からｔ６及び時刻ｔ６からｔ１１）に、第１のプログラムモジュールを実行するのに実際に必要な実行時間が時刻ｔ３からｔ４（状態１０１５）、その後に実行される第２の実行モジュールの実行時間が時刻ｔ８からｔ９（状態１０４０）であることが示されている。 Referring to the time chart before merging program modules in FIG. 10, when the execution unit time is from time t3 to t5 and from time t8 to t10 (the CPU reset period is from time t1 to t6 and from time t6 to t11, respectively). The execution time actually required to execute the first program module is from time t3 to t4 (state 1015), and the execution time of the second execution module executed thereafter is from time t8 to t9 (state 1040). It is shown that there is.
このような場合に、ＣＰＵ６０１は、第１及び第２のプログラムモジュールに関連する推定実行クロック数の和を計算し、推定実行クロック数の和と実行単位クロック数とを比較する。推定実行クロック数の和が、実行単位クロック数より小さい場合、ＣＰＵ６０１は、第１のプログラムモジュールを実行する前（状態１０１０）に、第１及び第２のプログラムモジュールを併合し、１つの実行単位時間（時刻ｔ３からｔ５）の間に第１及び第２のプログラムモジュールを実行する。
In such a case, the
図１０のプログラムモジュールの併合後のタイムチャートを参照すると、時刻ｔ３からｔ５の間で、第１及び第２のプログラムモジュールが実行されていることが分かる（状態１０１５及び１０４０）。図１０のプログラムモジュールの併合前のタイムチャートでは、時刻ｔ１３からｔ１４の間で第３のプログラムモジュール（状態１０６０）は実行されていたが、図１０のプログラムモジュールの併合後のタイムチャートでは、時刻ｔ８からｔ１０の間で実行される。第３のプログラムモジュールは、より早い時刻に実行されることから、プログラムの実行効率が改善される。 Referring to the time chart after merging of the program modules in FIG. 10, it can be seen that the first and second program modules are executed between times t3 and t5 (states 1015 and 1040). In the time chart before merging the program modules in FIG. 10, the third program module (state 1060) was executed between times t13 and t14. However, in the time chart after merging the program modules in FIG. It is executed between t8 and t10. Since the third program module is executed at an earlier time, the execution efficiency of the program is improved.
他の実施例において、併合対象のプログラムモジュールのいずれかの処理内容（又は処理回数）及び実行時間が実行時に動的に変化する（図４に示す動的変化フラグがオンである）場合、プログラムモジュールの併合を中止することができる。 In another embodiment, if the processing contents (or the number of processing times) and execution time of any program module to be merged dynamically change during execution (the dynamic change flag shown in FIG. 4 is on), the program You can stop merging modules.
画像や動画などのような大容量のデータを扱うプログラムモジュールにおいて、実行時にプログラムモジュールの実行時間が変動することが考えられる。そして、その実行時間が、実行単位時間を越える可能性も有り得る。このような場合、実行単位時間を越えてプログラムモジュールの実行を継続するために、タイマカウンタ回路６４５は、ＣＰＵ６０１へのＣＰＵリセット信号の供給を停止する。例えば、ＣＰＵ６０１は、タイマカウンタ回路６４５に設定されているカウント上限値を２倍又はそれ以上の値（又はその他の適切な値）に変更することによって、ＣＰＵリセット信号の供給を停止することができる。これにより、実際の実行時間が実行単位時間を越えてしまうプログラムモジュールの実行中にＣＰＵのリセットが起こらないようにすることができる。また、本実施例を適用するプログラムモジュールは、図４に示すような動的変化フラグがオンとなっているか否かによって決定することができる。
In a program module that handles a large amount of data such as an image or a moving image, the execution time of the program module may vary during execution. The execution time may exceed the execution unit time. In such a case, the
あるプログラムモジュールの推定実行クロック数に相当する時間（以下、推定実行時間）が、ＣＰＵ６０１をリセットする周期（ＣＰＵ６０１がリセットされる間隔）よりはるかに短い場合、推定実行クロック数に相当する処理が実行された後、プログラムモジュールの実行に割当てられたクロック数の残り（実行単位クロック数−推定実行クロック数）に相当する時間の間、ＣＰＵ６０１は、他のプログラムモジュールを実行することができない。このような場合に、ＣＰＵ６０１は、プログラムモジュールを実行するときに、ＣＰＵがリセットされる間隔を推定実行時間に近い時間に変更する。これにより、プログラムモジュールの実行後、すぐにＣＰＵ６０１がリセットされ、次のプログラムモジュールを実行することができる。したがって、本実施例によって、プログラムモジュールの実行効率が改善される。
When the time corresponding to the estimated execution clock number of a certain program module (hereinafter referred to as estimated execution time) is much shorter than the cycle of resetting the CPU 601 (interval at which the
ＣＰＵがリセットされる間隔を変更する例として、ＣＰＵ６０１は、タイマカウンタ回路６４５に設定されているカウント上限値を変更し、タイマカウンタ回路６４５がＣＰＵリセット信号を供給する間隔を変更する。また、推定実行時間が、ＣＰＵ６０１がリセットされる間隔より長い場合、ＣＰＵ６０１は、ＣＰＵがリセットされる間隔を推定実行時間に近い時間に変更する。これにより、プログラムモジュールの実行中にＣＰＵ６０１がリセットされることを防止することができる。
As an example of changing the interval at which the CPU is reset, the
本実施例の説明において、ＣＰＵ６０１のリセットは、リセット信号を用いて実行されている。しかしながら、リセット信号の代わりに割込み信号を用いて、ＣＰＵ６０１をリセとすることも可能である。また、本実施例において、ＣＰＵ６０１のリセットとは、ＣＰＵ６０１の内部ロジックを特定の状態にする（例えば、ＣＰＵレジスタの全て又は一部を全てクリアするなど）ことを意味する。したがって、本実施例において、ＣＰＵのリセット信号は、「内部ロジックを特定の状態にする」ことを意味する「ＣＰＵリセット手段」の一例として挙げたに過ぎず、ＣＰＵのリセット信号は、考え得る他の手段及び方法などと代替することができる。
In the description of this embodiment, the
上記の実施例において示したマイクロコンピュータ６００は、特許請求の範囲に記載した「制御装置」の一例である。制御装置は、マイクロコンピュータとして、ワンチップ上で実装することができるが、必ずしも、ワンチップ上で実装されている必要はない。また、制御装置は、処理部を有する装置として動作する装置（例えば、パーソナルコンピュータや、論理回路と処理部とを組み合わせた装置など）を含でもよい。
The
上記の実施例において示したＣＰＵ６０１は、特許請求の範囲に記載した「処理部」の一例である。処理部は、処理装置又は演算処理装置として動作する装置全てを含む。
The
上記の実施例において示したＲＡＭ６０５は、特許請求の範囲に記載した「書き換え可能な記憶装置」の一例である。書き換え可能な記憶装置は、不揮発性メモリなどの記憶装置であって、書き換えが行える記憶装置全てを含む。特に、書き換え可能な記憶装置は、主記憶装置として用いることが可能な記憶装置である。
The
上記の実施例において示したオペレーティングシステム（ＯＳ）は、特許請求の範囲に記載した「制御ソフトウェア」の一例である。制御ソフトウェアは、制御装置（又はマイクロコンピュータ）の動作を制御するためソフトウェアである。 The operating system (OS) shown in the above embodiment is an example of “control software” described in the claims. The control software is software for controlling the operation of the control device (or microcomputer).
上記の実施例において、ハードウエアで実現するよう説明されたいくつかの要素の一部又は全ては、ソフトウェアで実現することができ、そして、ソフトウェアで実現するよう説明されたいくつかの要素の一部又は全ては、ハードウエアで実現することができることは理解されるであろう。 In the above embodiment, some or all of some elements described to be realized by hardware can be realized by software, and one of some elements described to be realized by software is one of them. It will be understood that some or all can be implemented in hardware.
以上に説明した処理又は動作フローにおいて、あるステップにおいて、そのステップではまだ利用することができないはずのデータを利用しているなどの処理又は動作フロー上の矛盾が生じない限りにおいて、処理又は動作フローを自由に変更することができる。 In the process or operation flow described above, unless there is a contradiction in the process or operation flow, such as using data that should not be used in that step, the process or operation flow described above. Can be changed freely.
以上に説明してきた各実施例は、本発明を説明するための例示であり、本発明はこれらの実施例に限定されるものではない。本発明は、その要旨を逸脱しない限り、種々の形態で実施することができる。 Each Example described above is an illustration for explaining the present invention, and the present invention is not limited to these Examples. The present invention can be implemented in various forms without departing from the gist thereof.
５００ コンピュータ端末
５０５ コンピュータ端末用ＣＰＵ
５１０ コンピュータ端末用入力装置
５１５ コンピュータ端末用表示装置
５４５ コンピュータ端末用入出力インタフェース
５２５ コンピュータ端末用ＲＡＭ
５３０ コンピュータ端末用ＲＯＭ
５３５ コンピュータ端末用ハードディスク
５４０ コンピュータ端末用リムーバブルディスク
５５０ 記憶装置
６００ マイクロコンピュータ
６０１ 中央処理装置（ＣＰＵ）
６０５ 主記憶装置（ＲＡＭ）
６１０ ＲＯＭ
６１５ 通信用回路
６２０ ユニバーサルカウンタタイマ
６２５ 入出力ポート
６３０ 論理和回路（ＯＲ回路）
６３５ システムリセット入力
６３７ ＣＰＵリセット入力
６４０ クロック発生回路
６４５ タイマカウンタ回路
６５５ 違法命令及び無効命令検出回路
６６０ 領域外アクセス検出回路
６５５ ウオッチドッグ回路
６７０ 電源監視回路
500 Computer terminal 505 Computer terminal CPU
510 Computer
530 ROM for computer terminals
535 Hard disk for
605 Main memory (RAM)
610 ROM
615
635 System reset
Claims (23)
前記処理部とバスを介して接続されている書き換え可能な記憶装置であって、一又は二以上のソースコードをコンパイルしたマシン語を分割することによって作成される複数のプログラムモジュール、当該複数のプログラムモジュールそれぞれの実行順序を定義する実行順序情報、及び、制御ソフトウェアを動作時にロードする書き換え可能な記憶装置と、
前記処理部をリセットする処理部リセット手段と、
を備え、
前記制御ソフトウェアは、前記処理部に、
前記複数のプログラムモジュールにおける第１のプログラムモジュールを実行するステップと、
前記処理部のレジスタの情報を前記書き換え可能な記憶装置に保存するステップと、
を実行させるためのソフトウェアであって、
前記制御ソフトウェアは、前記処理部リセット手段が前記処理部をリセットした後、さらに、前記処理部に、
前記書き換え可能な記憶装置に保存されている前記レジスタの情報を前記処理部のレジスタに保存するステップと、
前記第１のプログラムモジュールの次に実行すべきと前記実行順序情報に定義されている第２のプログラムモジュールを実行するステップと、
を実行させるためのソフトウェアであることを特徴とする制御装置。 A processing unit;
A rewritable storage device connected to the processing unit via a bus, a plurality of program modules created by dividing a machine language obtained by compiling one or more source codes, and the plurality of programs Execution order information that defines the execution order of each module, and a rewritable storage device that loads the control software during operation;
Processing unit resetting means for resetting the processing unit;
With
The control software is in the processing unit,
Executing a first program module in the plurality of program modules;
Storing the register information of the processing unit in the rewritable storage device;
Software for executing
After the processing unit reset means resets the processing unit, the control software further includes the processing unit,
Storing the register information stored in the rewritable storage device in the register of the processing unit;
Executing the second program module defined in the execution order information to be executed next to the first program module;
A control device characterized in that the control device is software for executing the control.
前記第１のプログラムモジュールの実行が前記実行単位時間内に終了しない場合、前記処理部リセット手段による前記処理部のリセットを停止するステップを実行させるためのソフトウェアであることを特徴とする請求項２に記載の制御装置。 The control software is in the processing unit,
3. The software for executing a step of stopping resetting of the processing unit by the processing unit resetting unit when execution of the first program module does not end within the execution unit time. The control device described in 1.
前記第２のプログラムモジュールが正常に終了したか否かを判定するステップと、
前記第２のプログラムモジュールが正常に終了しなかった場合、前記書き換え可能な記憶装置に保存されている前記レジスタの情報を前記処理部のレジスタに保存するステップと、
前記第２のプログラムモジュールを再度実行するステップと、
を実行させるためのソフトウェアであることを特徴とする請求項１乃至３のいずれか一つに記載の制御装置。 The control software executes the second program module and resets the processing unit by the processing unit resetting unit.
Determining whether the second program module has terminated normally;
If the second program module does not end normally, storing the register information stored in the rewritable storage device in the register of the processing unit;
Re-executing the second program module;
The control device according to claim 1, wherein the control device is software for executing the control.
前記複数のプログラムモジュールそれぞれを実行する際に必要となるクロック数の推定値である推定実行クロック数を定義する推定実行クロック情報を動作時にロードし、
前記制御ソフトウェアは、前記処理部に、
前記第１のプログラムモジュールの推定実行クロック数と前記第２のプログラムモジュールの推定実行クロック数とを加えた値である加算クロック数と、前記実行単位クロック数とを比較するステップと、
前記加算クロック数が前記実行単位クロック数より小さい場合、前記第１のプログラムモジュールの終了後、前記処理部をリセットすることなく、前記第２のプログラムモジュールを実行するステップと、
を実行させるためのソフトウェアであることを特徴とする請求項１乃至４のいずれか一つに記載の制御装置。 The rewritable storage device further includes:
Loading estimated execution clock information that defines the estimated number of execution clocks, which is an estimated value of the number of clocks required when executing each of the plurality of program modules, during operation;
The control software is in the processing unit,
Comparing an added clock number that is a value obtained by adding the estimated execution clock number of the first program module and the estimated execution clock number of the second program module with the execution unit clock number;
When the added clock number is smaller than the execution unit clock number, the second program module is executed without resetting the processing unit after completion of the first program module;
The control device according to claim 1, wherein the control device is software for executing the control.
前記処理部がリセットされる時間の間隔を変更するステップを実行させるためのソフトウェアであることを特徴とする請求項１乃至５のいずれか一つに記載の制御装置。 The control software is in the processing unit,
6. The control device according to claim 1, wherein the control device is software for executing a step of changing a time interval at which the processing unit is reset.
前記マシン語を実行するために必要なクロック数を計算するステップと、
前記マシン語における１又は２以上の命令グループを単位として前記マシン語を分割し、さらに、前記必要なクロック数が前記マシン語の１つのグループを実行するために費やすことができる時間である実行単位時間に基づく実行単位クロック数より小さい又は等しくなるよう前記マシン語を分割し、複数のプログラムモジュールを作成するステップと、
前記複数のプログラムモジュールそれぞれの実行順序を定義する実行順序情報を作成するステップと、
を含むことを特徴とするコンピュータプログラムのコンパイル方法。 Compiling one or more source codes into machine language;
Calculating the number of clocks required to execute the machine language;
An execution unit in which the machine language is divided in units of one or more instruction groups in the machine language, and the required number of clocks is a time that can be spent to execute one group of the machine language Dividing the machine language to be less than or equal to the number of execution unit clocks based on time, and creating a plurality of program modules;
Creating execution order information that defines the execution order of each of the plurality of program modules;
A computer program compiling method comprising:
前記マシン語を実行するために必要なクロック数を計算するステップと、
前記必要なクロック数が前記マシン語の１つのグループを実行するために費やすことができる時間である実行単位時間に基づく実行単位クロック数より小さい又は等しくなるよう前記マシン語を分割し、複数のプログラムモジュールを作成するステップと、
前記複数のプログラムモジュールそれぞれの実行順序を定義する実行順序情報を作成するステップと、
を含むことを特徴とするコンピュータプログラムのコンパイル方法。 Compiling one or more source codes into machine language;
Calculating the number of clocks required to execute the machine language;
A plurality of programs that divide the machine language so that the required number of clocks is less than or equal to the number of execution unit clocks based on the execution unit time, which is the time that can be spent to execute one group of the machine language Creating a module;
Creating execution order information that defines the execution order of each of the plurality of program modules;
A computer program compiling method comprising:
前記マシン語における１又は２以上の命令グループを単位として、前記マシン語を分割し、複数のプログラムモジュールを作成するステップと、
前記複数のプログラムモジュールそれぞれの実行順序を定義する実行順序情報を作成するステップと、
を含むことを特徴とするコンピュータプログラムのコンパイル方法。 Compiling one or more source codes into machine language;
Dividing the machine language into units of one or more instruction groups in the machine language and creating a plurality of program modules;
Creating execution order information that defines the execution order of each of the plurality of program modules;
A computer program compiling method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011255276A JP2013109652A (en) | 2011-11-22 | 2011-11-22 | Compiler, control method of program module generated by compiler, and control device which achieves control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011255276A JP2013109652A (en) | 2011-11-22 | 2011-11-22 | Compiler, control method of program module generated by compiler, and control device which achieves control method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013109652A true JP2013109652A (en) | 2013-06-06 |
Family
ID=48706329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011255276A Pending JP2013109652A (en) | 2011-11-22 | 2011-11-22 | Compiler, control method of program module generated by compiler, and control device which achieves control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013109652A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015011476A (en) * | 2013-06-27 | 2015-01-19 | 富士電機株式会社 | Software development support device, software development support method and software development support program |
| JP2015534191A (en) * | 2012-10-04 | 2015-11-26 | クアルコム，インコーポレイテッド | Method for proactively restarting software and increasing mean time between failures in a multi-subsystem mobile communication device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05298135A (en) * | 1992-04-20 | 1993-11-12 | Nec Aerospace Syst Ltd | Processing system for cpu |
| JPH0671024A (en) * | 1993-08-06 | 1994-03-15 | Daiichi Shokai Co Ltd | Pachinko game machine controller |
| JPH06230988A (en) * | 1993-02-04 | 1994-08-19 | Mitsubishi Electric Corp | Computer |
| JPH07114472A (en) * | 1993-10-18 | 1995-05-02 | Fujitsu Ltd | Object-oriented data processing system |
| US20050166202A1 (en) * | 2002-02-08 | 2005-07-28 | Peter Gerell | Method and system for determining total code execution time in a data processor |
| JP2010271810A (en) * | 2009-05-20 | 2010-12-02 | Panasonic Corp | Information processor |
-
2011
- 2011-11-22 JP JP2011255276A patent/JP2013109652A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05298135A (en) * | 1992-04-20 | 1993-11-12 | Nec Aerospace Syst Ltd | Processing system for cpu |
| JPH06230988A (en) * | 1993-02-04 | 1994-08-19 | Mitsubishi Electric Corp | Computer |
| JPH0671024A (en) * | 1993-08-06 | 1994-03-15 | Daiichi Shokai Co Ltd | Pachinko game machine controller |
| JPH07114472A (en) * | 1993-10-18 | 1995-05-02 | Fujitsu Ltd | Object-oriented data processing system |
| US20050166202A1 (en) * | 2002-02-08 | 2005-07-28 | Peter Gerell | Method and system for determining total code execution time in a data processor |
| JP2010271810A (en) * | 2009-05-20 | 2010-12-02 | Panasonic Corp | Information processor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015534191A (en) * | 2012-10-04 | 2015-11-26 | クアルコム，インコーポレイテッド | Method for proactively restarting software and increasing mean time between failures in a multi-subsystem mobile communication device |
| JP2015011476A (en) * | 2013-06-27 | 2015-01-19 | 富士電機株式会社 | Software development support device, software development support method and software development support program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101903805B1 (en) | Method for checkpointing and restoring program state | |
| US6708326B1 (en) | Method, system and program product comprising breakpoint handling mechanism for debugging and/or monitoring a computer instruction sequence | |
| EP2165258B1 (en) | Apparatus and method for handling exception signals in a computing system | |
| KR102028663B1 (en) | Apparatus and method for error detection | |
| TWI428764B (en) | Optimizing execution of single-threaded programs on a multiprocessor managed by compilation | |
| CN109933451B (en) | RISC-V architecture based exception and interrupt handling system and method | |
| KR20110070468A (en) | Apparatus for executing instrumentation and method thereof | |
| CN107526622B (en) | Rapid exception handling method and device for Linux | |
| WO2019013876A1 (en) | Replaying time-travel traces relying on processor undefined behavior | |
| US10496433B2 (en) | Modification of context saving functions | |
| CN111819551A (en) | Tracing branch instructions | |
| RU2432601C2 (en) | Method of introducing determinism among multiple clock intervals | |
| JP2013109652A (en) | Compiler, control method of program module generated by compiler, and control device which achieves control method | |
| US10761512B2 (en) | Numerical controller | |
| JPH11175369A (en) | Program development supporting device, program development supporting method and medium recording program development supporting program | |
| KR101743836B1 (en) | debugging method of programmable logic controller which uses general purpose microprocessor | |
| CN109947550B (en) | Non-shielding interrupt processing system and method suitable for RISC-V architecture | |
| JP2005215816A (en) | Performance profiling method using hardware monitor | |
| Huang et al. | Investigating time properties of interrupt-driven programs | |
| US10365906B2 (en) | Compile time interface to run-time libraries | |
| KR101785540B1 (en) | Emulation method and apparatus for processing request for non-deterministic hardware interrupt | |
| US20130173682A1 (en) | Floating-point error propagation in dataflow | |
| CN111078449A (en) | Information processing method, information processing device and terminal equipment | |
| CN106021041B (en) | Multi-cycle non-pipeline CPU debugging method based on finite state machine | |
| JP2018128767A (en) | Debug system and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150812 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151221 |