JP2013105848A - はんだ付け装置 - Google Patents
はんだ付け装置 Download PDFInfo
- Publication number
- JP2013105848A JP2013105848A JP2011247774A JP2011247774A JP2013105848A JP 2013105848 A JP2013105848 A JP 2013105848A JP 2011247774 A JP2011247774 A JP 2011247774A JP 2011247774 A JP2011247774 A JP 2011247774A JP 2013105848 A JP2013105848 A JP 2013105848A
- Authority
- JP
- Japan
- Prior art keywords
- weight
- semiconductor element
- soldering
- substrate
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】重り12により半導体素子2を基板1側に向かって加圧しつつリフローはんだ付けを行うはんだ付け装置において、重り12における半導体素子2に接触する加圧接触面12aを鏡面仕上げする。これによると、リフローはんだ付け工程で半導体素子2におけるワイヤボンディング実施面2aに傷が付くことを防止することができ、ひいてはワイヤボンディングの接合強度の低下を防止することができる。
【選択図】図1
Description
本発明の第1実施形態について説明する。図1は第1実施形態に係るはんだ付け装置を示す断面図、図2はそのはんだ付け装置によるはんだ付け工程を示す図である。
本発明の第2実施形態について説明する。図3は第2実施形態に係るはんだ付け装置を示す断面図である。以下、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。図4は第3実施形態に係るはんだ付け装置を示す断面図である。以下、第1実施形態と異なる部分についてのみ説明する。
本発明の第4実施形態について説明する。図5は第4実施形態に係るはんだ付け装置を示す断面図である。以下、第1実施形態と異なる部分についてのみ説明する。
本発明の第5実施形態について説明する。図6は第5実施形態に係るはんだ付け装置を示す断面図である。以下、第1実施形態と異なる部分についてのみ説明する。
本発明の第6実施形態について説明する。図7は第6実施形態に係るはんだ付け装置におけるはんだ溶融前の状態を示す断面図、図8は図7の装置におけるはんだ溶融後の状態を示す断面図である。以下、第1実施形態と異なる部分についてのみ説明する。
上記各実施形態では、ペースト状のはんだ3を用いたが、固形状のはんだ3を用いてもよい。具体的には、基板1の上にガイド治具11をセットした後、基板1の上に固形状のはんだ3を載せ、さらにそのはんだ3の上に半導体素子2を載せる(図2(c)の状態)。以下、第1実施形態と同様に、図2(d)以降の工程を実行する。
2 半導体素子
3 はんだ
12 重り
121a 加圧接触面
Claims (5)
- 基板(1)と半導体素子(2)との間にはんだ(3)を介在させ、重り(12)により前記半導体素子(2)を前記基板(1)側に向かって加圧しつつリフローはんだ付けを行うはんだ付け装置であって、
前記重り(12)における前記半導体素子(2)に接触する加圧接触面(121a)は、鏡面仕上げされていることを特徴とするはんだ付け装置。 - 前記加圧接触面(121a)の中心線平均粗さは、0.2μm以下であることを特徴とする請求項1に記載のはんだ付け装置。
- 前記加圧接触面(121a)は、フッ素樹脂にて覆われていることを特徴とする請求項1または2に記載のはんだ付け装置。
- 前記重り(12)は、フッ素樹脂を含浸させたアルミニウムよりなることを特徴とする請求項3に記載のはんだ付け装置。
- 前記重り(12)は、アルマイト処理されたアルミニウムよりなることを特徴とする請求項1ないし4のいずれか1つに記載のはんだ付け装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011247774A JP5712903B2 (ja) | 2011-11-11 | 2011-11-11 | はんだ付け装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011247774A JP5712903B2 (ja) | 2011-11-11 | 2011-11-11 | はんだ付け装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013105848A true JP2013105848A (ja) | 2013-05-30 |
JP5712903B2 JP5712903B2 (ja) | 2015-05-07 |
Family
ID=48625194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011247774A Expired - Fee Related JP5712903B2 (ja) | 2011-11-11 | 2011-11-11 | はんだ付け装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5712903B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002166423A (ja) * | 2000-11-30 | 2002-06-11 | Chisso Corp | 透明性と剛性に優れたポリプロピレン樹脂成形体およびその製造方法 |
JP2002184791A (ja) * | 2000-12-14 | 2002-06-28 | Yamaha Motor Co Ltd | 半導体デバイス |
JP2006073839A (ja) * | 2004-09-03 | 2006-03-16 | Oki Electric Ind Co Ltd | 半導体素子保持装置およびそれを用いて製造した半導体装置 |
JP2008112955A (ja) * | 2006-10-06 | 2008-05-15 | Toyota Industries Corp | 半導体装置、金属接合材料、半田付け方法及び電子機器の製造方法 |
JP2008226981A (ja) * | 2007-03-09 | 2008-09-25 | Omron Corp | リフロー装置 |
-
2011
- 2011-11-11 JP JP2011247774A patent/JP5712903B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002166423A (ja) * | 2000-11-30 | 2002-06-11 | Chisso Corp | 透明性と剛性に優れたポリプロピレン樹脂成形体およびその製造方法 |
JP2002184791A (ja) * | 2000-12-14 | 2002-06-28 | Yamaha Motor Co Ltd | 半導体デバイス |
JP2006073839A (ja) * | 2004-09-03 | 2006-03-16 | Oki Electric Ind Co Ltd | 半導体素子保持装置およびそれを用いて製造した半導体装置 |
JP2008112955A (ja) * | 2006-10-06 | 2008-05-15 | Toyota Industries Corp | 半導体装置、金属接合材料、半田付け方法及び電子機器の製造方法 |
JP2008226981A (ja) * | 2007-03-09 | 2008-09-25 | Omron Corp | リフロー装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5712903B2 (ja) | 2015-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102220852B1 (ko) | 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
US10438730B2 (en) | Current sensing resistor and fabrication method thereof | |
JPH04328840A (ja) | はんだ接合を作成する方法 | |
KR101422063B1 (ko) | Pcb 고정 지그 및 이를 이용한 pcb 제조 공정 | |
JP2013131735A (ja) | 接合方法および半導体装置の製造方法 | |
CN107006126B (zh) | 利用按压接触三明治模块技术的特别是用于机动车传动装置控制设备的电子装置模块 | |
JP2013157377A (ja) | 半導体装置の半田付け方法および半田付け治具 | |
US11772179B2 (en) | Method for producing a high-temperature resistant lead free solder joint, and high-temperature-resistant lead-free solder joint | |
EP3163984A1 (en) | Pre-tin shaping system and method | |
JP5712903B2 (ja) | はんだ付け装置 | |
JP2007194434A (ja) | 実装材整列基板、実装装置、実装方法及び回路基板製造方法 | |
JPWO2012161218A1 (ja) | 配線板および配線板の製造方法 | |
JP5245276B2 (ja) | 電子部品の実装構造及びその実装方法 | |
JP4882596B2 (ja) | パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール | |
JP5889160B2 (ja) | 電子機器の製造方法 | |
JP2013098213A (ja) | 両面実装基板の製造方法 | |
JP2008210825A (ja) | 電子部品の実装構造及びその実装方法 | |
JP6400318B2 (ja) | チップ部品及びその製造方法 | |
TWI391057B (zh) | 於表面貼裝技術製程中焊接通孔直插式元件的方法 | |
KR102363709B1 (ko) | 구리/티탄/알루미늄 접합체, 절연 회로 기판, 히트싱크가 부착된 절연 회로 기판, 파워 모듈, led 모듈, 열전 모듈 | |
CN211318243U (zh) | 一种用于陶瓷基片外观的检测装置 | |
JP4618195B2 (ja) | 電子部品のプリント配線板への取付け方法 | |
JP2018179207A (ja) | ナット及び接合構造 | |
KR200354564Y1 (ko) | 인쇄회로기판용 지그 조립체 | |
JP2010003818A (ja) | プリント配線板、実装構造体、及び部品挿入機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150223 |
|
LAPS | Cancellation because of no payment of annual fees |