JP2013105798A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】製造コストの増加を抑制することが可能な技術を提供することを目的とする。
【解決手段】半導体装置の製造方法は、（ａ）オフ角を有するＳｉＣ基板１上に、ドリフト層２と、酸化膜３１と、レジスト３２とをこの順に形成する工程と、（ｂ）酸化膜３１に第１開口部３１ａを形成するともに、レジスト３２に第２開口部３２ｂを形成する工程と、（ｃ）不純物を、酸化膜３１及びレジスト３２を介してドリフト層２にイオン注入することにより、ｐ型領域１３，２３をドリフト層２の上部に形成する工程とを備える。
【選択図】図１

Description

本発明は、半導体装置に関するものであり、特に、高耐圧下で使用可能な半導体装置及びその製造方法に関する。

温度特性及び耐圧特性に優れたデバイスとして、ＳｉＣ（炭化シリコン）を用いた半導体装置が知られている。しかし、ＳｉＣを使用した半導体装置の製造技術には、多くの解決すべき課題が残されており、特に高電圧用のデバイスに関しては課題が多い。その一つとして、高耐圧下においてパワーデバイスとして動作する半導体素子の活性領域の外縁部には、電界のピーク（電界集中）が発生してしまうことが知られている。そこで、高耐圧下においても安定に動作するデバイスを実現するために、半導体素子の周囲の電界集中を緩和することが可能な適切な終端構造が求められている。

このような終端構造としては、従来、ｐｎ接合を設ける構成が用いられるが、当該ｐｎ接合を構成するｐ型領域のうち、半導体素子の活性領域と逆側の端部は高電界となる。そこでの電界集中を緩和するために、例えば、特許文献１には、当該端部に濃度及び深さが異なるｐ型領域を重ねて形成する構造が提案されている。なお、深さや濃度分布の異なる領域を形成する方法としては、特許文献２及び特許文献３に開示されているように、注入マスクとして酸化膜を組み合せて行う方法が知られている。

特開平７−９９３２８号公報 特開２００５−１３５９７２号公報 特開平２−２３１７１１号公報

しかしながら、ｐ型領域の上記端部に別途深いｐ型領域を形成するためには、濃度及び深さが異なるｐ型領域を重ねて形成するための複数のイオン注入用マスクと、複数回数のイオン注入工程とが必要となる。その結果、製造コストが増加するという問題があった。また、電界集中がより緩和された、信頼性の高い半導体装置が求められているという問題があった。

そこで、本発明は、上記のような問題点を鑑みてなされたものであり、製造コストの増加を抑制することが可能な技術を提供することを目的とする。また、本発明は、半導体装置の信頼性を向上させることが可能な技術を提供することを目的とする。

本発明に係る半導体装置は、半導体素子の外周にｐｎ接合からなる終端構造を設けた半導体装置であって、オフ角を有する半導体基板と、前記半導体基板上に形成された第１導電型のドリフト層と、前記ドリフト層の上部に形成されて前記ドリフト層と前記ｐｎ接合を構成し、かつ、端部が中央部よりも深い第２導電型を有する不純物領域とを備える。そして、前記不純物領域に含まれる前記第２導電型の不純物の濃度は、前記不純物領域の所定深さから深くなるにつれて低減し、その低減の程度は、前記中央部よりも前記端部のほうが緩やかである。

また、本発明に係る半導体装置の製造方法は、半導体素子の外周にｐｎ接合からなる終端構造を設けた半導体装置の製造方法であって、（ａ）オフ角を有する半導体基板上に、第１導電型のドリフト層と、絶縁膜と、レジストとをこの順に形成する工程と、（ｂ）前記絶縁膜に第１開口部を形成するともに、前記レジストに、前記第１開口部と前記第１開口部周囲の前記絶縁膜であるスルー絶縁膜とを露出する第２開口部を形成する工程と、（ｃ）第２導電型の不純物を、前記絶縁膜及び前記レジストを介して前記ドリフト層にイオン注入することにより、前記ドリフト層と前記ｐｎ接合を構成し、かつ、端部が中央部よりも深い前記第２導電型を有する不純物領域を前記ドリフト層の上部に形成する工程とを備える。そして、前記不純物領域に含まれる前記第２導電型の不純物の濃度は、前記不純物領域の所定深さから深くなるにつれて低減し、その低減の程度は、前記中央部よりも前記端部のほうが緩やかである。

本発明によれば、不純物領域での不純物の濃度の低減の程度が、中央部よりも端部のほうが緩やかである。したがって、不純物領域端部における電界集中、つまり、半導体素子の終端における電界集中を緩和できることから、半導体装置の信頼性を向上させることができる。

本発明によれば、端部及び中央部にける深さ及び濃度変化が異なる不純物領域を、１回のイオン注入工程で製造することができるので、製造コストを低減することができる。

実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の構成を示す図である。 実施の形態１に係る半導体装置の構成を示す図である。 実施の形態１に係る半導体装置の構成を示す図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。

＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の構成を示す断面図である。図１に示すように、この半導体装置は、ｎ型（第１導電型）を有するワイドバンドギャップ半導体基板であるＳｉＣ基板１と、ＳｉＣを含むｎ型のドリフト層２と、ｐ型（第２導電型）の不純物領域であるｐ型領域１３，２３と、絶縁膜１７と、アノード電極（ショットキ電極）１８と、カソード電極１９と、メタライズ電極（配線電極）２０とを備えている。

このうち、ＳｉＣ基板１、ドリフト層２、アノード電極１８及びカソード電極１９はショットキ障壁ダイオード５１を構成しており、ドリフト層２及び各ｐ型領域１３，２３は、ｐｎ接合５２を構成している。したがって、本実施の形態に係る半導体装置は、半導体素子であるショットキ障壁ダイオード５１の外周（ここではアノード電極１８の外周）にｐｎ接合５２からなる終端構造が設けられたものとなっている。次に、本実施の形態に係る半導体装置の構成要素について詳細に説明する。

本実施の形態では、ＳｉＣ基板１は、例えば、（０００１）面から＜１１−２０＞方向に２°〜１０°のオフ角を有している。ここでは、ＳｉＣ基板１は、（０００１）面から＜１１−２０＞方向に４°のオフ角を有しているものとして、以下説明する。

ＳｉＣ基板１上には、ドリフト層２が形成されている。ドリフト層２のドーピング濃度及び厚さは、ショットキ障壁ダイオード５１において想定される耐圧に応じて設定される。本実施の形態では、ドリフト層２のドーピング濃度は５×１０¹⁴〜３×１０¹⁶ｃｍ^-3であり、ドリフト層２の厚さは４〜１５０μｍであるものとする。

ドリフト層２の上面には、それとショットキ接続するアノード電極１８が選択的に形成され、アノード電極１８上には、メタライズ電極２０が形成される。アノード電極１８が形成されていないドリフト層２の上面には、アノード電極１８及びメタライズ電極２０の端部を覆う絶縁膜１７が形成される。また、ＳｉＣ基板１の底面には、ショットキ障壁ダイオード５１のカソード電極１９が形成されている。

アノード電極１８の外周（アノード電極１８の端部及びその外側）に位置するドリフト層２の上部（ドリフト層２のＳｉＣ基板１と反対側の部分）には、上述したように、ドリフト層２とｐｎ接合５２を構成するｐ型領域１３，２３が選択的に形成されている。このうちｐ型領域１３は、アノード電極１８の端部と接続されている。具体的には、ｐ型領域１３は、ドリフト層２の上部のうち、アノード電極１８のエッジと接する部分を含む領域に選択的に形成されている。

一方、ｐ型領域２３は、アノード電極１８の外側に形成されている。つまり、ｐ型領域２３は、ｐ型領域１３に関して、ショットキ障壁ダイオード５１の活性領域（ドリフト層２のアノード電極１８が形成される領域）と逆側に、ｐ型領域１３と離間して形成されている。なお、本実施の形態では、このようなｐ型領域２３が複数（図１では３個）配設されている。つまり、本実施の形態では、ｐ型領域１３，２３が、ショットキ障壁ダイオード５１の外周に複数（図１では合計４個）配設されている。また、図１に示されるように、各ｐ型領域１３，２３においては、端部が中央部よりも深くなっている。

図２及び図３は、以上のように構成された本実施の形態に係る半導体装置の製造方法を示す図である。次に、図２及び図３を用いて当該製造方法について説明する。特に、ここでは終端構造を構成するｐｎ接合５２の作成工程について詳細に説明する。

まず、ＳｉＣ基板１上に、ドリフト層２を形成する。なお、本実施の形態では、ドリフト層２は、その不純物の濃度領域が５×１０¹⁴〜１×１０¹⁷ｃｍ^-3となるように形成されている。続けて、ドリフト層２上に、絶縁膜である酸化膜３１と、レジスト３２とをこの順に形成する。なお、本実施の形態では、酸化膜３１の厚さは２０ｎｍとしている。酸化膜３１は、ドライ酸化及びウェット酸化のいずれによって形成されてもよく、または、堆積によって形成されてもよい。

次に、写真製版工程によってレジスト３２を選択的に現像及びエッチングすることにより、レジスト３２に開口パターン３２ａを形成する。それから、開口パターン３２ａが形成されたレジスト３２をマスクとして、酸化膜３１をエッチングすることにより、酸化膜３１に第１開口部３１ａを形成する。以上の工程を行うことにより、図２に示す構成が得られる。

それから、レジスト３２を細らす工程（レジスト３２の開口パターン３２ａを広げる工程）を行う。つまり、図３に示すように、第１開口部３１ａと、第１開口部３１ａ周囲の酸化膜３１（以下、「スルー酸化膜３１ｂ」と呼ぶこともある）とを露出する第２開口部３２ｂをレジスト３２に形成する工程を行う。ここで、レジスト３２を細らす工程としては、例えば特開２００９−４９３６３号公報に記載されているようなドライエッチングを短時間行い、当該レジスト３２の周縁部分を除去することが考えられる。

上述したように、本実施の形態では、酸化膜３１の厚さは２０ｎｍとしていることから、スルー酸化膜３１ｂの厚さも２０ｎｍとなっている。また、第２開口部３２ｂの内壁から突出しているスルー酸化膜３１ｂの寸法は、エッチングの精度や、電界緩和への有効性などを考慮して、０．３μｍ〜１μｍ程度が好ましい。

次に、図３に示される酸化膜３１及びレジスト３２からなる２層構造をマスクとして、ｐ型の不純物をドリフト層２にイオン注入する。つまり、ｐ型の不純物を、酸化膜３１及びレジスト３２を介してドリフト層２にイオン注入する。本実施の形態では、ｐ型の不純物であるアルミニウムを、ＳｉＣ基板１の表面（結晶面）に対して垂直方向から４５０〜５００ｋｅＶのエネルギーで上記イオン注入したものとする。このようなイオン注入を、以上のような構造物に対して行うと、図３に示すように、端部が中央部よりも深いｐ型領域１３，２３が形成された。なお、本実施の形態では、ｐ型領域１３，２３は、その不純物の濃度領域が１×１０¹⁷〜１×１０¹⁹ｃｍ^-3となるように形成されているものとする。

ここで、ｐ型領域１３，２３において、スルー酸化膜３１ｂ下の端部が、第１開口部３１ａ下の中央部よりも深くなった理由について考察する。

一般に、シリコンなどの通常の半導体基板では、その表面が結晶方位に対してジャスト面か、オフ角を有していてもたかだか結晶方位から２°程度である。このような通常の半導体基板にその表面に対して垂直方向からイオン注入すると、不純物が基板中の原子配列の隙間を通じて所望の深さよりも基板の深い位置まで達してしまうチャネリング現象が生じる。そこで、通常の半導体基板においてイオン注入する際には、このチャネリング現象を抑制するために、半導体基板表面に対して垂直方向からずらした方位でイオン注入が一般に行われる。

それに対し、ＳｉＣ基板では結晶多形の制御のため、その表面が結晶方位に対して４°から８°、その範囲を広く見積もっても２°から１０°のオフ角を有している。そのため、ＳｉＣ基板表面に対してずらさずに垂直方向からイオン注入しても、もともとチャネリング現象が抑制されたものとなっている。その結果、第１開口部３１ａ及び第２開口部３２ｂを通してドリフト層２にイオン注入された不純物は、ｐ型領域１３，２３表面から比較的浅い位置までしか到達しなかったと考えられる。一方、スルー酸化膜３１ｂ及び第２開口部３２ｂを通してドリフト層２にイオン注入された不純物は、チャネリング現象が生じ易くなるようにスルー酸化膜３１ｂ中で適度に散乱されたことにより、ｐ型領域１３，２３表面から比較的深い位置まで到達したと考えられる。

以上の結果、スルー酸化膜３１ｂ及び第２開口部３２ｂを通してイオン注入された不純物が、第１開口部３１ａ及び第２開口部３２ｂを通してイオン注入された不純物よりも、ｐ型領域１３，２３表面から深い位置まで到達し、端部が中央部よりも深いｐ型領域１３，２３が形成されたと考えられる。

図４は、本実施の形態に係るイオン注入により形成されたｐ型領域１３，２３に含まれるｐ型の不純物の濃度の変化を、その表面からの深さ方向について調べた結果を示す図である。この図４において、「○」のプロットは、図３の「一点鎖線ａ」上のｐ型不純物の濃度、つまり、ｐ型領域１３，２３の中央部におけるｐ型不純物の濃度を示す。同様に、図４において、「＋」のプロットは、図３の「一点鎖線ｂ」上のｐ型不純物の濃度、つまり、ｐ型領域１３，２３の端部におけるｐ型不純物の濃度を示す。

この図４から分かるように、ｐ型領域１３，２３に含まれるｐ型不純物の濃度は、ｐ型領域１３，２３の所定深さから深くなるにつれて低減し、その低減の程度（図３における傾斜）は、中央部よりも端部のほうが緩やかになっている。また、ｐ型領域１３，２３に含まれるｐ型不純物は、中央部よりも端部のほうが深くまで到達している。

以上のイオン注入によってｐ型領域１３，２３を形成した後、図３に示すレジスト３２及び酸化膜３１を除去する。その後、以上の工程により得られた構造に対してアニールを行うことにより、ｐ型領域１３，２３などの様々な不純物領域に注入されている不純物（イオン）を活性化する。そして、カソード電極１９、アノード電極１８、メタライズ電極２０、及び絶縁膜１７を形成することにより、ショットキ障壁ダイオード５１が完成する。

以上のように構成された本実施の形態に係る半導体装置によれば、ｐ型領域１３，２３でのｐ型不純物の濃度の低減の程度が、中央部よりも端部のほうが緩やかである。したがって、ｐ型領域１３，２３端部における電界集中、つまり、ショットキ障壁ダイオード５１の終端における電界集中を緩和できることから、半導体装置の信頼性を向上させることができる。

また、本実施の形態に係る半導体装置によれば、以上のようなｐ型領域１３，２３がショットキ障壁ダイオード５１の外周に複数配設されている。したがって、ショットキ障壁ダイオード５１の終端における電界集中をより緩和することができることから、半導体装置の信頼性をより向上させることができる。

また、本実施の形態に係る半導体装置の製造方法によれば、端部及び中央部における深さ及び濃度変化が異なるｐ型領域１３，２３を、１回のイオン注入工程で製造することができるので、製造コストを低減することができる。

なお、以上の説明では、両端部が中央部よりも濃度変化が緩やかでかつ深くまで達するｐ型領域１３，２３を形成した。しかしこれに限ったものではなく、外側の端部（ショットキ障壁ダイオード５１と逆側の端部）のみが、中央部よりも濃度変化が緩やかでかつ深くまで達するｐ型領域１３，２３を形成するようにしてもよい。このようなｐ型領域１３，２３を形成するためには、例えば、図３に示される第２開口部３２ｂとして、第１開口部３１ａと、外側のみのスルー酸化膜３１ｂとを露出する開口部を形成すればよい。

また、以上の説明では、スルー酸化膜３１ｂの厚さは２０ｎｍであるものとした。ここで、図５に、エネルギーを４５０ｋｅＶ、イオン注入量を３×１０¹³ｃｍ^-2として、ｐ型不純物であるアルミニウムをドリフト層２にイオン注入したときの不純物濃度を、深さ方向について調べた結果を示す。この図５に示されるように、厚さが２０〜１００ｎｍであるスルー酸化膜３１ｂを設けた場合の濃度は、スルー酸化膜３１ｂが設けられていない場合の濃度よりも、深さ方向に対する低減の程度が緩やかとなっている。したがって、上記イオン注入の条件においては、厚さが２０〜１００ｎｍであるスルー酸化膜３１ｂを用いることができる。なお、スルー酸化膜３１ｂとして説明されたスルー絶縁膜は、シリコン酸化膜と同程度の密度の非結晶からなる絶縁膜であれば、酸化膜に限ったものではなく、また、スルー酸化膜３１ｂを含むスルー絶縁膜の膜厚は、その材料、イオン注入の条件、不純物の種類によって適宜変更されるべきであると考えられる。

また、以上の説明では、ドリフト層２にｐ型不純物であるアルミニウムをイオン注入するものとした。ここで、図６に、スルー酸化膜３１ｂの厚さを２０ｎｍとして、様々な不純物をイオン注入したときの不純物濃度を、深さ方向について調べた結果を示す。ここでは、エネルギーを１１０ｋｅＶ、イオン注入量を１．４×１０¹³ｃｍ^-2として、アルミニウム（Ａｌ）をイオン注入した場合の結果と、エネルギーを２５０ｋｅＶ、イオン注入量を３．０×１０¹²ｃｍ^-2として、ｐ型不純物であるボロン（Ｂ）をイオン注入した場合の結果と、エネルギーを３５０ｋｅＶ、イオン注入量を５．３×１０¹³ｃｍ^-2として、ｎ型不純物である窒素（Ｎ）をイオン注入した場合の結果とが示されている。

この図６に示されるように、ボロンを用いた場合でも、スルー酸化膜３１ｂがある場合の濃度は、スルー酸化膜３１ｂがない場合の濃度よりも、深さ方向に対する低減の程度が緩やかとなることから、アルミニウムの代わりにボロンを用いることができる。また、窒素を用いた場合でも、スルー酸化膜３１ｂがある場合の濃度は、スルー酸化膜３１ｂがない場合の濃度よりも、深さ方向に対する低減の程度が緩やかとなっている。したがって、上述のｐ型領域１３，２３のプロファイルと同様の傾向を有するｎ型領域を、ｐ型の半導体層に形成することができる。

また、以上の説明では、ＳｉＣ基板１を例に説明したが、オフ角を有する半導体基板であればよく、シリコン基板や、ＧａＮ基板などにも適用できると考えられる。

＜実施の形態２＞
本発明の実施の形態２に係る半導体装置の構成は、実施の形態１とほぼ同じである。本実施の形態では、実施の形態１と製造方法が異なっている。なお、本実施の形態において、実施の形態１と同一または類似する部位には同一の符号を付与し、重複する詳細な説明は省略する。

図７及び図８は、本実施の形態に係る半導体装置の製造方法を示す図であり、図２及び図３とそれぞれ対応している。以下、図７及び図８を用いて当該製造方法について説明する。

まず、ＳｉＣ基板１上に、ドリフト層２と、絶縁膜である酸化膜３１と、レジスト３２とをこの順に形成する。そして、写真製版工程によってレジスト３２を選択的に現像及びエッチングすることにより、レジスト３２に開口パターン３２ａを形成する。それから、開口パターン３２ａが形成されたレジスト３２をマスクとして、酸化膜３１をエッチングすることにより、酸化膜３１に第１開口部３１ａを形成する。この際、図７に示すように、酸化膜３１が、第１開口部３１ａ周辺に例えば０．３μｍ以上１μｍ以下の横幅を持つテーパ形状を有するように、酸化膜３１に対するエッチングの条件を適切に選択する。

それから、実施の形態１と同様に、レジストを細らす工程を行う。酸化膜３１が上述のようにエッチングされていることから、図８に示すように、本実施の形態に係るスルー酸化膜３１ｂは、第１開口部３１ａ周辺にテーパ形状を有している。次に、実施の形態１と同様にしてイオン注入を行う。本実施の形態では、テーパ形状を有するスルー酸化膜３１ｂを通してイオン注入することから、実施の形態１で説明した構造を有するだけでなく、横方向に対しても濃度変化が緩やかなｐ型領域１３，２３がドリフト層２に形成される。

それから、実施の形態１と同様に、レジスト３２及び酸化膜３１の除去と、アニールとを行い、その後、カソード電極１９、アノード電極１８、メタライズ電極２０、及び絶縁膜１７の形成を行うことにより、ショットキ障壁ダイオード５１が完成する。

以上のような本実施の形態に係る半導体装置の製造方法によれば、実施の形態１と同様の効果を得ることができるだけでなく、横方向に対しても濃度変化が緩やかなｐ型領域１３，２３をドリフト層２に形成することができる。したがって、ショットキ障壁ダイオード５１の終端における電界集中をより緩和することができることから、半導体装置の信頼性をより向上させることができる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ ＳｉＣ基板、２ ドリフト層、１３，２３ ｐ型領域、３１ 酸化膜、３１ａ 第１開口部、３１ｂ スルー酸化膜、３２ レジスト、３２ｂ 第２開口部、５１ ショットキ障壁ダイオード、５２ ｐｎ接合。

Claims (8)

1. 半導体素子の外周にｐｎ接合からなる終端構造を設けた半導体装置であって、
   オフ角を有する半導体基板と、
   前記半導体基板上に形成された第１導電型のドリフト層と、
   前記ドリフト層の上部に形成されて前記ドリフト層と前記ｐｎ接合を構成し、かつ、端部が中央部よりも深い第２導電型を有する不純物領域と
   を備え、
   前記不純物領域に含まれる前記第２導電型の不純物の濃度は、前記不純物領域の所定深さから深くなるにつれて低減し、その低減の程度は、前記中央部よりも前記端部のほうが緩やかである、半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記半導体基板は、（０００１）面から２〜１０°のオフ角を有するＳｉＣ基板である、半導体装置。
3. 請求項１または請求項２に記載の半導体装置であって、
   前記不純物領域は、前記半導体素子の外周に複数配設されている、半導体装置。
4. 半導体素子の外周にｐｎ接合からなる終端構造を設けた半導体装置の製造方法であって、
   （ａ）オフ角を有する半導体基板上に、第１導電型のドリフト層と、絶縁膜と、レジストとをこの順に形成する工程と、
   （ｂ）前記絶縁膜に第１開口部を形成するともに、前記レジストに、前記第１開口部と前記第１開口部周囲の前記絶縁膜であるスルー絶縁膜とを露出する第２開口部を形成する工程と、
   （ｃ）第２導電型の不純物を、前記絶縁膜及び前記レジストを介して前記ドリフト層にイオン注入することにより、前記ドリフト層と前記ｐｎ接合を構成し、かつ、端部が中央部よりも深い前記第２導電型を有する不純物領域を前記ドリフト層の上部に形成する工程と
   を備え、
   前記不純物領域に含まれる前記第２導電型の不純物の濃度は、前記不純物領域の所定深さから深くなるにつれて低減し、その低減の程度は、前記中央部よりも前記端部のほうが緩やかである、半導体装置の製造方法。
5. 請求項４に記載の半導体装置の製造方法であって、
   前記半導体基板は、（０００１）面から２〜１０°のオフ角を有するＳｉＣ基板である、半導体装置の製造方法。
6. 請求項４または請求項５に記載の半導体装置の製造方法であって、
   前記スルー絶縁膜は、厚さが２０ｎｍ以上１００ｎｍ以下である、半導体装置の製造方法。
7. 請求項４乃至請求項６のいずれかに記載の半導体装置の製造方法であって、
   前記スルー絶縁膜は、前記第１開口部周辺にテーパ形状を有している、半導体装置の製造方法。
8. 請求項７に記載の半導体装置の製造方法であって、
   前記テーパ形状は、０．３μ以上１μｍ以下の横幅を持つ、半導体装置の製造方法。

Images