JP2013089702A - Multilayer substrate and manufacturing method of the same - Google Patents
Multilayer substrate and manufacturing method of the same Download PDFInfo
- Publication number
- JP2013089702A JP2013089702A JP2011227529A JP2011227529A JP2013089702A JP 2013089702 A JP2013089702 A JP 2013089702A JP 2011227529 A JP2011227529 A JP 2011227529A JP 2011227529 A JP2011227529 A JP 2011227529A JP 2013089702 A JP2013089702 A JP 2013089702A
- Authority
- JP
- Japan
- Prior art keywords
- metal part
- multilayer substrate
- substrate
- metal
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、多層基板、及び多層基板の製造方法に関するものである。 The present invention relates to a multilayer substrate and a method for manufacturing the multilayer substrate.
近年の電子機器の小型化や高周波化に伴い、それら電子機器にもちいられる電子回路モジュール用の多層基板においては、その多層基板の層間接合として、その層間にビアを形成し、そのビア内部を湿式めっき法等によって金属部を形成することか要求されている。 In recent years, with the miniaturization and higher frequency of electronic equipment, multilayer boards for electronic circuit modules used in such electronic equipment have vias formed between the multilayer boards as interlayer junctions, and the interior of the vias is wet. It is required to form a metal part by a plating method or the like.
これら従来の多層基板の製造方法としては、（１）電解めっき法によって、そのビアの中央部をほぼ完全に埋める工程と、（２）電解めっき法によって、前述の（１）の工程にて、ビア中のほぼ完全に２つの領域を埋める工程という、２段階にてビア内部の金属部を形成する工程を含む多層基板の製造方法が良く知られている（例えば、これに類似する技術は下記特許文献１に記載されている）。 As a manufacturing method of these conventional multilayer substrates, (1) a step of almost completely filling the central portion of the via by an electrolytic plating method, and (2) a step of (1) described above by an electrolytic plating method, A multi-layer substrate manufacturing method including a step of forming a metal part inside a via in two steps, that is, a step of substantially completely filling two regions in a via (for example, a similar technique is described below). (It is described in Patent Document 1).
前記従来の多層基板においては、ビア内部の金属部を２段階にて形成するようになっているので、ビア内部におけるボイドが発生を低減することによって、そのボイドによる多層基板を用いた電子回路モジュールの接続不良が発生するのを低減することができるということで極めて高く評価されるものであったが、さらなるボイドに起因する多層基板を用いた電子回路モジュールの接続不良が発生するのを低減することが求められている。 In the conventional multilayer substrate, the metal part inside the via is formed in two stages. Therefore, by reducing the generation of voids inside the via, an electronic circuit module using the multilayer substrate due to the voids Although it was highly evaluated for being able to reduce the occurrence of poor connection, it is possible to reduce the occurrence of poor connection of electronic circuit modules using multilayer substrates due to further voids. It is demanded.
すなわち、従来の多層基板の製造方法においては、（１）電解めっき法によって、そのビアの中央部をほぼ完全に埋める工程と、（２）電解めっき法によって、前述の（１）の工程にて、ビア中のほぼ完全に２つの領域を埋める工程、という２段階にてビア内部の金属部を形成する工程を含む多層基板の製造方法によって、ビア内部におけるボイドが発生を低減させていた。ここで、この従来の多層基板の製造方法においては、前記（１）や（２）を行うため、製造工程におけるバラツキ（例えば、めっき液の濃度バラツキや、めっき液流速度のバラツキ）を抑える、すなわち、多層基板の製造工程の細やかな管理が必須であった。 That is, in the conventional multilayer substrate manufacturing method, (1) a step of almost completely filling the central portion of the via by electrolytic plating, and (2) step (1) described above by electrolytic plating. The generation of voids in the via has been reduced by the method of manufacturing a multilayer substrate including a step of forming a metal part inside the via in two steps, that is, a step of completely filling two regions in the via. Here, in the conventional multilayer substrate manufacturing method, since the above (1) and (2) are performed, variations in the manufacturing process (for example, variations in plating solution concentration and plating solution flow rate) are suppressed. That is, detailed management of the manufacturing process of the multilayer substrate is essential.
そこで、本発明の多層基板、及び多層基板の製造方法は、多層基板の構成（構造）、及びその構成に伴った製造方法によって、より容易にボイドの発生低減を行うことによって、この多層基板を用いた電子回路モジュールの接続不良が発生するのを低減することを目的とするものである。 Therefore, the multilayer substrate and the multilayer substrate manufacturing method of the present invention can reduce the generation of voids more easily by the configuration (structure) of the multilayer substrate and the manufacturing method according to the configuration. The object is to reduce the occurrence of poor connection of the used electronic circuit modules.
そしてこの目的を達成するために本発明は、複数の絶縁層が積層された基板部と、前記基板部の厚さ方向に貫通するビアと、前記基板部内部における前記ビアの厚さ方向の中央部と、前記ビアの中央部に配置された第１の導電部と、前記ビアの中央部に配置された第１の導電部の上下方向に充填された金属部と、を備えた多層基板とした。 In order to achieve this object, the present invention provides a substrate portion in which a plurality of insulating layers are laminated, a via penetrating in the thickness direction of the substrate portion, and a center in the thickness direction of the via inside the substrate portion. A multilayer board comprising: a first conductive portion disposed in a central portion of the via; and a metal portion filled in a vertical direction of the first conductive portion disposed in the central portion of the via; did.
これにより所期の目的を達成するものである。 This achieves the intended purpose.
以上のように本発明は、複数の絶縁層が積層された基板部と前記基板部の厚さ方向に貫通するビアと、前記基板部内部における前記ビアの厚さ方向の中央部と、前記ビアの中央部に配置された第１の導電部と、前記ビアの中央部に配置された第１の導電部の上下方向に充填された金属部と、を備えた多層基板としたので、多層基板を用いた電子回路モジュールの接続不良が発生するのを低減することができる。 As described above, the present invention provides a substrate portion in which a plurality of insulating layers are stacked, a via that penetrates in the thickness direction of the substrate portion, a central portion in the thickness direction of the via inside the substrate portion, and the via A multilayer substrate comprising a first conductive portion disposed in the central portion of the first conductive portion and a metal portion filled in a vertical direction of the first conductive portion disposed in the central portion of the via. It is possible to reduce the occurrence of poor connection of the electronic circuit module using the.
すなわち、本発明は、前記基板部内部における前記ビアの厚さ方向の中央部と、前記ビアの中央部に配置された第１の導電部と、前記ビアの中央部に配置された第１の導電部の上下方向に充填された金属部という構造を備える多層基板とすることによって、第１の導電部の一部が、前記ビアの厚さ方向の中央部に配置されていることにより、前記ビアの内部を最終的に（完全に）充填する金属部を形成する際、前記ビアの厚さ方向の中央部に配置された第１の導電部から、前記ビアの厚さ方向の両端に向かって、前記金属部の内側を、徐々に充填させることができる（言い換えると、前記ビアの前記基板部の内部側から前記基板部の表面方向に向かって、前記金属部の内側を、徐々に充填させることができる）ので、ビア内部に空隙が生成されることを防止することができる。その結果として、多層基板を用いた電子回路モジュールを製造する際に発生するボイドを防止し、多層基板を用いた電子回路モジュールの接続不良が発生する事を、より容易に低減することができるのである。 That is, the present invention provides a central portion in the thickness direction of the via inside the substrate portion, a first conductive portion disposed in the central portion of the via, and a first portion disposed in the central portion of the via. By forming a multilayer substrate having a structure of a metal part filled in the vertical direction of the conductive part, a part of the first conductive part is arranged in the central part in the thickness direction of the via, When forming a metal part that finally (completely) fills the inside of the via, the first conductive part arranged at the center in the thickness direction of the via is directed to both ends of the via in the thickness direction. Thus, the inside of the metal portion can be gradually filled (in other words, the inside of the metal portion is gradually filled from the inner side of the substrate portion toward the surface of the substrate portion of the via). So that voids are created inside the vias It is possible to prevent the Rukoto. As a result, voids generated when an electronic circuit module using a multilayer substrate is manufactured can be prevented, and the occurrence of poor connection of an electronic circuit module using a multilayer substrate can be more easily reduced. is there.
以下に、本発明の一実施形態を図面とともに詳細に説明するが、これら実施形態は、本発明を限定するものではない。 Embodiments of the present invention will be described below in detail with reference to the drawings, but these embodiments do not limit the present invention.
（実施の形態１）
［１］多層基板の構成
まずはじめに、本実施形態における多層基板の構成に関して説明する。
(Embodiment 1)
[1] Configuration of Multilayer Substrate First, the configuration of the multilayer substrate in the present embodiment will be described.
図１は本発明の実施の形態１における多層基板の構成を示す断面図を示すものであり、図１（ａ）は断面図、図１（ｂ）は図１（ａ）中の点線Ａ−Ａにおける断面図を示すものである。
1A and 1B are cross-sectional views showing the structure of a multilayer substrate according to
図１（ａ）に示すように、多層基板１は、複数の絶縁層が積層された基板部２と、基板部２の厚さ方向に貫通するビア３と、ビア３の内側に形成された金属部４とを有している。
As shown in FIG. 1A, the
また、図１（ａ）、図１（ｂ）に示すように、基板部２内部におけるビア３の厚さ方向の中央部と、その中央部から延長するようにビア３の中央部に配置された第１の導電部６を設けている。更に、この第１の導電部６は、金属部４と基板部２の外部とを電気的に接続するように設けられている。
Further, as shown in FIGS. 1 (a) and 1 (b), the via 3 is disposed at the center in the thickness direction of the via 3 inside the
ここで、本実施形態における基板部２は、主成分がセラミックの成分から構成された絶縁物で形成されている。本実施形態における基板部２は、アルミナ（Ａｌ２Ｏ３）粉末を５５［ｗｔ％］、ガラス粉末を４５［ｗｔ％］の割合で配合したガラス・セラミックの固体成分と、有機溶剤等からなる有機バインダーを、固体成分と有機バインダーとの割合が、固体成分８４：有機バインダー１６の重量比の割合で混合された組成物からなる、シート状の形状のグリーンシート（すなわち、絶縁層に相当）と呼ばれるものを、複数枚（すくなくとも２枚以上、本実施形態においては４枚）積層し、その後、加圧しながら、９００［℃］にて焼成することによって形成されたものである。
なお、本実施形態においては、主成分がセラミックである基板部を用いたが、その他、プリント基板の材料として知られるＦＲ−４（ＦＬＡＭＥ ＲＥＴＡＲＤＡＮＴ ＴＹＰＥ ４）を用いた基板部や、フレキシブルプリント基板の材料として知られるポリイミドを用いた基板部を用いることもできる。
Here, the board |
In the present embodiment, the substrate portion whose main component is ceramic is used, but in addition, a substrate portion using FR-4 (FLAM RETARDANT TYPE 4), which is known as a material of the printed circuit board, or a flexible printed circuit board is used. A substrate portion using polyimide, which is known as a material, can also be used.
また、図１（ａ）に示すように、本実施形態における第１の導電部６は、前述のように、基板部２内部におけるビア３の厚さ方向の中央部に配置している。本実施形態における「基板部２内部におけるビア３の厚さ方向の中央部」とは、基板部２の厚さＢ（図１（ａ）中に図示）に対し、基板部２表面から金属部４の中心までの距離（図１（ａ）中のＣに図示）が、その半分の位置を中心として、基板部２の厚さ方向に対し＋／−１０％の交差を有する位置（即ち、（０．４ｘＢ）＜Ｃ＜（０．６ｘＢ）という関係を有する位置）と定義する。
Further, as shown in FIG. 1A, the first
更に、図１（ａ）、図１（ｂ）に示すように、本実施形態における第１の導電部６は、 前述のように、基板部２内部におけるビア３の厚さ方向の中央部に設け、更に、その中央部から延長するようにビア３の中央部に配置することによって、金属部４と基板部２の外部とを電気的に接続するように配置されている。この第１の導電部６は、後述で説明するが、この第１の導電部６を陰極（図１（ａ）、図１（ｂ）には図示なし、図１３に図示）とし、基板部２の外部に用意した電極を陽極（図１（ａ）、図１（ｂ）には図示なし、図１３に図示）とする電解めっき法を用いて、金属部４を形成するために配置したものである。
Further, as shown in FIGS. 1A and 1B, the first
ここで、本実施形態における第１の導電部６は、前述の焼成前のグリーンシートに、予め、スクリーン印刷法を用いて所望のパターンに印刷して形成後、前述のセラミックシートを焼成する際に同時に焼成される事によって形成している。なお、本実施形態においては、銀（Ａｇ）粒子とガラス成分を含有する導体ペーストを用いた。
Here, the first
また、本実施形態における金属部４は、前述のように、第１の導電部６を陰極（図１（ａ）、図１（ｂ）には図示なし、図１３に図示）とし、基板部２の外部に用意した電極を陽極（図１（ａ）、図１（ｂ）には図示なし、図１３に図示）とする電解めっき法を用いて形成した。本実施形態における金属部４としては銅（Ｃｕ）を用いた。なお、金属部４の材料としては、本実施形態で用いた電気めっき法によって形成された銅（Ｃｕ）の他に、電気抵抗の低い物質、例えば金（Ａｕ）や銀（Ａｇ）等を電解めっき法にて形成することもできる。
In addition, as described above, the
また、本実施形態においては、金属部４を形成する電解めっき法に、非パルス形状の直流電流による電解めっき法を用いた。より具体的には、非パルス形状の直流電流として、０．１〜３Ａ／ｄｍ２の定電流が流れるように制御を行った。
Moreover, in this embodiment, the electroplating method by the non-pulse-shaped direct current was used for the electroplating method which forms the
以上が、本実施形態における多層基板１の構成である。
The above is the configuration of the
［２］セラミック基板の製造方法
次に、本実施形態における多層基板の製造方法に関して説明する。
[2] Manufacturing Method of Ceramic Substrate Next, a manufacturing method of the multilayer substrate in the present embodiment will be described.
図２は、本発明の実施の形態１における多層基板の製造方法を示すフローチャートである。 FIG. 2 is a flowchart showing a method for manufacturing a multilayer substrate in accordance with the first exemplary embodiment of the present invention.
図２に示すように、本実施形態における多層基板の製造方法は、
Ｓ１：基板部準備工程
Ｓ２：金属部形成工程と、
という２つの工程から構成されるものである。
As shown in FIG. 2, the manufacturing method of the multilayer substrate in the present embodiment is as follows.
S1: Substrate part preparation process S2: Metal part formation process,
It consists of two processes.
以下に、Ｓ１、及びＳ２の製造工程の詳細を説明する。 Below, the detail of the manufacturing process of S1 and S2 is demonstrated.
［２］−（１）：基板部準備工程Ｓ１
図３は、本発明の実施の形態１における基板部準備工程を示すフローチャートである。
[2]-(1): Substrate part preparation step S1
FIG. 3 is a flowchart showing the substrate part preparation step in the first embodiment of the present invention.
図３に示すように、本実施形態における基板部準備工程Ｓ１は、
Ｓ１００：グリーンシート準備工程
Ｓ２００：積層工程
Ｓ３００：脱バインダー工程
Ｓ４００：焼成工程
Ｓ５００：拘束層除去工程
という５つの工程から構成されるもので、この５つの工程によって、基板部２を形成するのである。 それでは、以下に、この５つの工程の順次説明を行う。
As shown in FIG. 3, the substrate part preparation step S1 in the present embodiment includes
S100: Green sheet preparation process S200: Lamination process S300: Debinding process S400: Firing process S500: Constraining layer removal process It comprises five processes, and the
［２］ −（１）−（ｉ）：グリーンシート準備工程Ｓ１００
まずはじめに、図４、図５を用いて、基板部２の材料となるグリーンシート８Ａ、８Ｂを準備するグリーンシート準備工程Ｓ１００に関して説明する。
[2]-(1)-(i): Green sheet preparation step S100
First, the green sheet preparation step S100 for preparing the
図４は、本発明の実施の形態１におけるグリーンシートの断面図を示すものであり、図４（ａ）はグリーンシート８Ａの断面図、図４（ｂ）はグリーンシート８Ｂの断面図を示すものである。また、図５は、本発明の実施の形態１におけるグリーンシートの上面図を示すものであり、図５（ａ）はグリーンシート８Ａの上面図、図４（ｂ）はグリーンシート８Ｂの上面図を示すものである。
4 shows a cross-sectional view of the green sheet according to
本実施形態においては、前述のグリーンシート（アルミナ粉末を５５［ｗｔ％］、ガラス粉末を４５［ｗｔ％］の割合で配合したガラス・セラミックの固体成分と、有機溶剤等からなる有機バインダーを、固体成分と有機バインダーとの割合が、固体成分８４：有機バインダー１６の重量比の割合で混合された組成物をシート状に形成したもの）から、図４（ａ）、図４（ｂ）、図５（ａ）、図５（ｂ）に示すように、グリーンシート８Ａ（図４（ａ）、図５（ａ））、グリーンシート８Ｂ（図４（ｂ）、図５（ｂ））を作成する。
In this embodiment, the above-mentioned green sheet (alumina powder 55 [wt%], glass powder mixed at a ratio of 45 [wt%], a glass / ceramic solid component, and an organic binder composed of an organic solvent, 4 (a), FIG. 4 (b), a ratio of a solid component and an organic binder formed from a composition in which the ratio of the solid component 84: the
まず、はじめに、図４（ａ）、図５（ａ）に示すグリーンシート８Ａに関して説明する。グリーンシート８Ａには、例えば、レーザー光による加工によってビア３（一般には穴とも呼ばれる）を形成する。これにて、グリーンシート８Ａが完成する。
First, the
次に、図４（ｂ）、図５（ｂ）に示すグリーンシート８Ｂに関して説明する。グリーンシート８Ｂは、はじめに、グリーンシート８Ａと同様に、ビア３を形成する。なお、本実施形態において、グリーンシート８Ａのビア３の内径（図４（ａ）中のＤに相当）は、２００［ｕｍ］を用いた。
Next, the
次に、図４（ｂ）、図５（ｂ）に示すように、第１の導電部６を、スクリーン印刷法を用いて、グリーンシート８Ｂ上面に塗布するとともに、ビア３内部に導体ペーストを充填することによって形成する。これにて、グリーンシート８Ｂが完成する。なお、本実施形態においては、グリーンシート８Ｂのビア３の内径（図４（ｂ）中のＥに相当）は、グリーンシート８Ａと同様、２００［ｕｍ］を用いた。
Next, as shown in FIGS. 4B and 5B, the first
なお、本実施形態においては、グリーンシート８Ａは３枚、グリーンシート８Ｂは１枚、それぞれ用意した。
In the present embodiment, three
［２］−（１）−（ｉｉ）：積層工程Ｓ２００
次に、図６、図７、図８を用いて、積層工程Ｓ２００について説明する。
[2]-(1)-(ii): Lamination process S200
Next, the stacking step S200 will be described with reference to FIGS.
図６は、本発明の実施の形態１の積層工程における積層手順を示す断面図である。また、図７は、本発明の実施の形態１の積層工程におけるグリーンシート積層体の断面図を示すものである。また、図８は、本発明の実施の形態１の積層工程における加圧加熱方法を説明する断面図を示すものである。
FIG. 6 is a cross-sectional view showing a stacking procedure in the stacking step of the first embodiment of the present invention. Moreover, FIG. 7 shows sectional drawing of the green sheet laminated body in the lamination process of
まず、はじめに、図６、図７に示している拘束層９に関して説明する。
First, the constraining
一般に、アルミナ粉末とガラス粉末を配合したガラス・セラミックの組成物で、シート状の形状のグリーンシートを、高温を印加すると、アルミナ粉末とガラス粉末が焼成することによって、そのグリーンシートの体積（平面方向、および厚さ方向）に収縮する。 Generally, a glass-ceramic composition in which alumina powder and glass powder are blended. When a high temperature is applied to a sheet-like green sheet, the alumina powder and the glass powder are baked, whereby the volume of the green sheet (planar) Direction and thickness direction).
本実施形態においても、本工程である積層工程Ｓ２００、次の工程である脱バインダー工程Ｓ３００、次々工程である焼成工程Ｓ４００にて、グリーンシート積層体１０を、熱を印加するのであるが、その際、図６に示すように、それらグリーンシート８Ａ、８Ｂ、８Ｃを挟み込むように、印加する温度では焼成しない成分のセラミックからなる拘束層９を上下面に配置しておく。
Also in this embodiment, heat is applied to the
こうすることによって、グリーンシー８Ａ、８Ｂ、８Ｃは、図６中に示す、Ｘ方向、およびＹ方向（すなわち、グリーンシート積層体１０の平面方向）には収縮せず、Ｚ方向（すなわち、グリーンシート積層体１０の厚さ方向）にのみ収縮する。このＸ方向、Ｙ方向に収縮させないために、この拘束層９を使用するのである。本実施形態においては、アルミナ粉末をシート状に成形したものを拘束層９として用いた。
次に、図６を用いて、グリーンシート８Ａ、８Ｂを積層し、グリーンシート積層体１０を準備する方法を説明する。
By doing so, the
Next, a method of stacking the
まず、拘束層９上に、グリーンシート８Ａを１枚積層する。その際、図６、図７に示すように、ビア３の位置が合うように位置あわせをしながら積層する。本実施形態においては、それぞれのビア３の中心が一致するように位置あわせを実施しながら積層した。
次に、グリーンシート８Ａ上に、グリーンシート８Ｂを、グリーンシート８Ａに形成されているビア３と、グリーンシート８Ｂに形成されているビア３の位置合わせを実施しながら１枚積層する。本実施形態においては、それぞれのビア３の中心が一致するように位置あわせを実施しながら積層した。
First, one green sheet 8 </ b> A is laminated on the constraining
Next, one
次に、グリーンシート８Ｂ上に、前述と同じように、それぞれのビア３の位置が合うようにグリーンシート８Ａを２枚積層する。本実施形態においては、それぞれのビア３の中心が一致するように位置あわせを実施しながら積層した。
最後に、グリーンシート８Ａ上に、拘束層９を配置する。このようにして、図７に示すような、グリーンシート積層体１０が準備されるのである。
Next, two
Finally, the constraining
次に、図８に示すように、グリーンシート積層体１０の上下面にステンレス板１１を配置し、それを台座１２上に配置し、その上面から加圧加熱をすることによって、グリーンシート積層体１０中のグリーンシート８Ａ、８Ｂ同士を仮接着する。
Next, as shown in FIG. 8, the
ここで、図８中のグリーンシート積層体１０は、図７中のグリーンシート積層体１０と同一のものであるが、図８中のグリーンシート積層体１０は簡略化して図示している。
Here, the
また、本実施形態において、グリーンシート積層体１０上のステンレス板１１上から加圧した圧力は１５．２［ＭＰａ］とし、加熱温度は８５℃［℃］を用いた。このようにして、グリーンシート積層体１０中のグリーンシート８Ａ、８Ｂ同士を仮接着する。
なお、グリーンシート積層体１０と、グリーンシート積層体１０の上下面に配置したステンレス板１１とは接着されることはない。
In the present embodiment, the pressure applied from the
In addition, the green sheet laminated
［２］−（１）−（ｉｉｉ）：脱バインダー工程Ｓ３００
次に、図９を用いて、脱バインダー工程Ｓ３００について説明する。
[2]-(1)-(iii): Binder removal step S300
Next, the binder removal step S300 will be described with reference to FIG.
図９は、本発明の実施の形態１の脱バインダー工程における加圧加熱方法を説明する断面図を示すものである。
FIG. 9 is a cross-sectional view for explaining the pressure heating method in the debinding step of
この工程では、図９に示すように、グリーンシート積層体１０を台座１３上に配置し、加熱をすることによって、グリーンシート積層体１０中のグリーンシート８Ａ、８Ｂ内部の有機バインダーを除去する。
In this step, as shown in FIG. 9, the
本実施形態において、加熱温度は６５０［℃］にて加熱を行った。このようにして、グリーンシート積層体１０中のグリーンシート８Ａ、８Ｂ内部の有機バインダーを除去する。
In this embodiment, heating was performed at a heating temperature of 650 [° C.]. In this way, the organic binder inside the
［２］−（１）−（ｉｖ）：焼成工程Ｓ４００
次に、図１０を用いて、焼成工程Ｓ４００について説明する。
図１０は、本発明の実施の形態１の焼成工程における加圧加熱方法を説明する断面図を示すものである。また、図１１は、本発明の実施の形態１の焼成工程後におけるグリーンシート積層体の断面図を示すものである。
グリーンシート積層体１０を台座１４上に配置し、加熱をすることによって、グリーンシート積層体１０を焼成する。
[2]-(1)-(iv): Firing step S400
Next, the firing step S400 will be described with reference to FIG.
FIG. 10 is a cross-sectional view for explaining the pressure heating method in the firing step of the first embodiment of the present invention. Moreover, FIG. 11 shows sectional drawing of the green sheet laminated body after the baking process of
The
本実施形態において、加熱温度は９００［℃］を用いた。 In the present embodiment, the heating temperature is 900 [° C.].
このようにして、この焼成工程後、図１１に示すように、グリーンシート積層体１０は、その厚さ方向に収縮するのである。
Thus, after this firing step, as shown in FIG. 11, the
また、この焼成工程Ｓ４００を実施することによって、グリーンシート８Ａ、８Ｂが基板部２となるのである。
Moreover, the
［２］−（１）−（ｖ）：拘束層除去工程Ｓ５００
次に、拘束層除去工程Ｓ５００について説明する。
この工程では、水９６ｇと平均粒径０．１〜１０ｕｍのアルミナ粉末４ｇの割合の混合物を、圧力０．４［ＭＰａ］の圧縮空気にて、グリーンシート積層体１０の上下面の拘束層９上から吹き付ける。
[2]-(1)-(v): Constrained layer removal step S500
Next, the constraining layer removing step S500 will be described.
In this step, a constraining
図１２は、本発明の実施の形態１の拘束層除去工程後におけるグリーンシート積層体の断面図を示すものである。こうすることによって、拘束層９を除去することができ、図１２に示すようなものになる。
FIG. 12 shows a cross-sectional view of the green sheet laminate after the constraining layer removing step of
以上のように、本実施形態におけるセラミック部準備工程Ｓ１は、図３に示す、グリーンシート準備工程Ｓ１００、積層工程Ｓ２００、脱バインダー工程Ｓ３００、焼成工程Ｓ４００、拘束層除去工程Ｓ５００という５つの工程を実施することによって、基板部２の厚さ方向に貫通するビア３と、ビア３の内側に形成された金属部４と、ビア３に接するように配置され、ビア３の外周に形成されており、さらに、基板部２内部におけるビア３の厚さ方向の中央部に配置された第１の導電部６を有する基板部２を準備することができるのである。
As described above, the ceramic part preparation step S1 in the present embodiment includes the five steps shown in FIG. 3, which are the green sheet preparation step S100, the lamination step S200, the debinding step S300, the firing step S400, and the constraining layer removal step S500. By carrying out, the via 3 that penetrates in the thickness direction of the
次に、図２中の金属部形成工程Ｓ２に関して説明する。 Next, the metal part forming step S2 in FIG. 2 will be described.
［２］−（２）：金属部形成工程Ｓ２
最後に、図２中の金属部形成工程Ｓ２に関して説明する。
[2]-(2): Metal part forming step S2
Finally, the metal part forming step S2 in FIG. 2 will be described.
第２の金属部形成工程Ｓ３においては、前述の基板部２のビア３の内部に、電解めっき法によって、金属部４を形成する。
In the second metal part forming step S3, the
図１３は、本発明の実施の形態１の金属部形成工程の概略図を示すものであり、図１３（ａ）は、金属部形成工程に関する概略図、図１３（ｂ）は、金属部形成後の概略図を示すものである。
FIG. 13 shows a schematic diagram of the metal part forming step according to
また、図１４は、本発明の実施の形態１の金属部形成工程における基板部の断面図を示すものであり、図１４（ａ）は、図１３（ａ）中の点線Ｄ−Ｄの断面図、図１４（ｂ）は、図１３（ｂ）中の点線Ｅ−Ｅの断面図を示すものである。
FIG. 14 shows a cross-sectional view of the substrate portion in the metal portion forming step of
図１３（ａ）に示すように、基板部２内部の第１の導電部６は、直流電源１５の陰極に接続されている。更に、直流電源１５の陽極は、電解めっき装置（図示なし）内部の平行平板１６に接続されている。本実施形態では、この平行平板１６を陽極、この第１の導電部６のビア３側の先端部を陰極として、電解めっき法によって、金属部４が形成するのである。
As shown in FIG. 13A, the first
また、本実施形態においては、前述のように、金属部４を形成する電解めっき法に、非パルス形状の直流電流による電解めっき法を用いた。より具体的には、非パルス形状の直流電流として、０．１〜３Ａ／ｄｍ２の定電流が流れるように制御を行い、電解めっきを行って、金属部４を形成した。
In the present embodiment, as described above, the electroplating method using a non-pulsed direct current is used as the electroplating method for forming the
また、基板部２の表裏面のビア３以外の部分にレジスト１７が塗布されており、この金属部形成工程において、基板部２の不必要な部分（本実施形態においてはビア３以外）に金属膜（めっき膜）が付着しないようしてある。このレジスト１７は、この金属部４を電気めっき法によって形成した後、除去されるものである。
Further, a resist 17 is applied to portions other than the
また、本実施形態においては、図１３（ａ）中の矢印に示すように、電解めっき装置（図示なし）内部のめっき浴槽内部にあるめっき液の液流は、基板部２の表裏面に向かって流れるようにしてある。
Further, in the present embodiment, as indicated by the arrows in FIG. 13A, the flow of the plating solution inside the plating bath inside the electrolytic plating apparatus (not shown) is directed toward the front and back surfaces of the
次に、本実施形態における金属部４の成長過程に関して説明する。
Next, the growth process of the
また、図１５は、本発明の実施の形態１における金属部形成工程における金属部の成長過程を説明するためのビアの拡大断面図であり、図１５（ａ）は第１ステップの拡大断面図、図１５（ｂ）は第２ステップの拡大断面図、図１５（ｃ）は第３ステップの拡大断面図、図１５（ｄ）は第４ステップ（最終）の拡大断面図を示すものである。
図１５（ａ）、図１６（ａ）に示すように、第１の導電部６は、基板部２内部におけるビア３の厚さ方向の中央部から延長するようにビア３の中央部に配置されている。
次に、図１５（ｂ）、図１５（ｃ）、図１５（ｄ）の順に、ビア３内部を、基板部２の厚さ方向（表裏面方向）に、金属部４が徐々に成長する。
FIG. 15 is an enlarged cross-sectional view of the via for explaining the growth process of the metal part in the metal part forming step in the first embodiment of the present invention, and FIG. 15A is an enlarged cross-sectional view of the first step. 15B is an enlarged sectional view of the second step, FIG. 15C is an enlarged sectional view of the third step, and FIG. 15D is an enlarged sectional view of the fourth step (final). .
As shown in FIG. 15A and FIG. 16A, the first
Next, in the order of FIG. 15B, FIG. 15C, and FIG. 15D, the
すなわち、金属部４は、基板部２内部におけるビア３の厚さ方向の中央部から延長するようにビア３の中央部に配置された第１の導電部６近傍から基板部２の表面方向に向かって、徐々に充填されるのである。
That is, the
以上のように、金属部形成工程Ｓ２によって、図１５（ｄ）に示すように、基板部２のビア３内部に金属部４を形成することができるのである。この金属部形成工程Ｓ２後の基板部２は、図１に示すように、本実施形態における多層基板１と同等なものとなるのである。
As described above, the
以上にて説明したように、本実施形態における多層基板１の製造方法は、基板部準備工程Ｓ１、金属部形成工程Ｓ２、という２つの工程を実施することによって、図１に示すような多層基板１を製造することができるのである。
As described above, the manufacturing method of the
［３］実施の形態１における効果
以上のように、本実施形態においては、複数の絶縁層が積層された基板部と前記基板部の厚さ方向に貫通するビアと、前記基板部内部における前記ビアの厚さ方向の中央部と、前記ビアの中央部に配置された第１の導電部と、前記ビアの中央部に配置された第１の導電部の上下方向に充填された金属部と、を備えた多層基板としたので、多層基板１を用いた電子回路モジュールの接続不良が発生する事を、より容易に低減することができる。
[3] Effects in
すなわち、本実施形態においては、基板部２内部におけるビア３の厚さ方向の中央部と、前記ビアの中央部に配置された第１の導電部６と、ビア３の中央部に配置された第１の導電部６の上下方向に充填された金属部４という構造を備える多層基板１とすることによって、第１の導電部６の一部が、ビア３の厚さ方向の中央部に配置されていることにより、ビア３の内部を最終的に（完全に）充填する金属部４を形成する際、ビア３の厚さ方向の中央部に配置された第１の導電部６から、ビア３の厚さ方向の両端に向かって、金属部４の内側を、徐々に充填させることができる（言い換えると、ビア３の基板部２の内部側から基板部２の表面方向に向かって、金属部４の内側を、徐々に充填させることができる）ので、ビア３内部に空隙が生成されることを防止することができる。その結果として、多層基板１を用いた電子回路モジュールを製造する際に発生するボイドを防止し、多層基板１を用いた電子回路モジュールの接続不良が発生する事を、より容易に低減することができるのである。
In other words, in the present embodiment, the central portion in the thickness direction of the via 3 in the
（実施の形態２）
［４］実施の形態２における多層基板の構成
図１６は、本発明の実施の形態２の多層基板の断面図を示すものである。図１６に示すように、本実施形態における多層基板１８と前述の実施の形態１の多層基板１と異なるのは、金属部１９が、ビア３の内壁に形成された第１の金属部２０と、その第１の金属部２０の内側に形成された第２の金属部２１から形成されている点である。
(Embodiment 2)
[4] Configuration of Multilayer Substrate in
また、本実施形態における第１の金属部２０の形成方法に関して説明する。本実施形態においては、まず、基板部２のビア３の内部表面に金属触媒を付与し、さらにその後、前記金属触媒を還元させ、更にその後、無電解めっき法で第１の金属部２０を形成した。本実施形態における第１の金属部２０としては銅（Ｃｕ）を用いた。なお、本実施形態においては、第１の金属部２０として銅（Ｃｕ）を用いたが、特に銅（Ｃｕ）に限定するものではく、例えば、ニッケルリン（Ｎｉ−Ｐ）、銅ニッケルリン（Ｃｕ−Ｎｉ−Ｐ）等をはじめとする、ニッケルを含む合金を用いることもできる。
In addition, a method for forming the
また、本実施形態における第２の金属部２１の形成方法に関して説明する。本実施形態においては、第１の金属部２０を形成後、第１の金属部２０を陰極とし、基板部２の外部に用意した電極（図１６に図示なし）を陽極とする電解めっき法を用いて形成した。また、本実施形態においては、前述の実施の形態１と同様、第２の金属部２１を形成する電解めっき法に、非パルス形状の直流電流による電解めっき法を用いた。より具体的には、非パルス形状の直流電流として、０．１〜３Ａ／ｄｍ２の定電流が流れるように制御を行い、電解めっきを行って、第２の金属部２１を形成した。
In addition, a method for forming the
また、本実施形態における第２の金属部２１としては銅（Ｃｕ）を用いた。なお、第２の金属部２１の材料としては、本実施形態で用いた電気めっき法によって形成された銅（Ｃｕ）の他に、電気抵抗の低い物質、例えば金（Ａｕ）や銀（Ａｇ）等を電気めっき法にて形成することもできる。
Further, copper (Cu) is used as the
以上が、本実施形態における多層基板１８の構成の説明である。
The above is the description of the configuration of the
［５］セラミック基板の製造方法
次に、本実施形態における多層基板の製造方法に関して説明する。
[5] Method for Manufacturing Ceramic Substrate Next, a method for manufacturing a multilayer substrate in the present embodiment will be described.
図１７は、本発明の実施の形態２における多層基板の製造方法を示すフローチャートである。 FIG. 17 is a flowchart showing a method of manufacturing a multilayer board in the second embodiment of the present invention.
図１７に示すように、本実施形態における多層基板１８の製造方法は、
Ｓ１：基板部準備工程
Ｓ３：第１の金属部形成工程と、
Ｓ４：第２の金属部形成工程と、
という３つの工程から構成されるものである。
As shown in FIG. 17, the manufacturing method of the
S1: Substrate part preparation process S3: 1st metal part formation process,
S4: a second metal part forming step;
It consists of three processes.
以下に、Ｓ１、Ｓ３、Ｓ４の製造工程の詳細を説明する。 Below, the detail of the manufacturing process of S1, S3, S4 is demonstrated.
［６］−（１）：基板部準備工程Ｓ１
まずはじめに、基板部準備工程Ｓ１に関して説明する。
[6]-(1): Substrate part preparation step S1
First, the substrate part preparation step S1 will be described.
図１８は、本発明の実施の形態２の基板部の断面図を示すものである。 FIG. 18 shows a cross-sectional view of the substrate portion according to the second embodiment of the present invention.
本実施形態における基板部準備工程Ｓ１は、前述の本発明の実施の形態１と同様である（前述の［２］−（１）を参照）ため、詳細な説明を省略するが、本実施形態においては、図１８に示すような基板部２を準備するのである。
The substrate part preparation step S1 in the present embodiment is the same as that in the first embodiment of the present invention described above (see [2]-(1) described above), and thus detailed description is omitted. In FIG. 18, a
［６］−（２）：基板部準備工程Ｓ３
次に、図１８中の第２の金属部形成工程Ｓ３に関して説明する。
[6]-(2): Substrate part preparation step S3
Next, the second metal part forming step S3 in FIG. 18 will be described.
第１の金属部形成工程Ｓ３において、基板部２のビア３の内壁に、無電解めっき法によって、第１の金属部２０形成する。
In the first metal part forming step S3, the
まずはじめに、前処理として、基板部２のビア３の内壁の表面に付着している異物及び油分などを除去する。この前処理は、本発明に必須の工程ではなく、基板部２のビア３の内壁の表面がきれいな状態であれば不要である。
First, as a pretreatment, the foreign matter and oil adhering to the surface of the inner wall of the via 3 of the
次に、基板部２のビア３の内壁の表面を、金属触媒を含む水溶液に接触させる。この金属触媒としては、第１の金属部２０を形成するための触媒となり得るもの、例えばパラジウム（Ｐｄ）触媒、銅（Ｃｕ）触媒等を用いることができる。本実施形態においては、パラジウム（Ｐｄ）触媒を用いた。また、触媒付与工程における触媒の濃度、処理時間、温度等の諸条件は、適宜変更可能である。こうして、基板部２のビア３の内側の表面に、これら金属触媒（本実施形態においてはパラジウム（Ｐｄ）触媒）が結合する。
次に、無電解めっき法によって第１の金属部２０を形成するが、このとき無電解めっき液に含まれる還元成分により、基板部２のビア３の内側の表面の金属触媒が還元されるため、触媒作用が働き、触媒金属を核として、無電解めっき膜が形成される。本実施形態においては、前述のように、無電解めっき法によって、銅（Ｃｕ）を形成した。
また、この第１の金属層２０の膜厚は、前述のように、０．５［ｕｍ］（５００［ｎｍ］）を用いた。
Next, the surface of the inner wall of the via 3 of the
Next, the
The film thickness of the
図１９は、本発明の実施の形態２の第１の金属層形成工程後における基板部の断面図を示すものである。 FIG. 19 shows a cross-sectional view of the substrate portion after the first metal layer forming step of the second embodiment of the present invention.
図１９に示すように、第１の導電部６は、第１の金属部２０と電気的に接続されるように形成される。更に、第１の導電部６は、基板部２の外部まで出てくるように配置されている。言い換えると、第１の導電部６は、第１の金属部２０と電気的に接続され、かつ、基板部２の外部へ露出するように配置されている。このように構成することによって、第１の金属部２０は、基板部２の外部と電気的に接続することが可能となる。
以上のように、基板部２のビア３の内壁に第１の金属部２０が形成されるのである。
As shown in FIG. 19, the first
As described above, the
［６］−（３）：第２の金属部形成工程Ｓ４
次に、図１７中の第２の金属部形成工程Ｓ４に関して説明する。
[6]-(3): Second metal part forming step S4
Next, the second metal part forming step S4 in FIG. 17 will be described.
第２の金属部形成工程Ｓ４においては、前述の基板部２のビア３に形成されている第１の金属部２０の内側に、電解めっき法によって、第２の金属部２１を形成する。
In the second metal part forming step S4, the
図２０は、本発明の実施の形態２の第２の金属部形成工程における基板部の断面図を示すものであり、図２１（ａ）は、第２の金属部形成前の基板部の断面図、図２０（ｂ）は、第２の金属部形成後の基板部の断面図を示すものである。 FIG. 20 shows a cross-sectional view of the substrate portion in the second metal portion forming step according to the second embodiment of the present invention, and FIG. FIG. 20B is a cross-sectional view of the substrate portion after the second metal portion is formed.
図２０（ａ）に示すように、前述の実施の形態１と同様、基板部２内部の第１の導電部６は、直流電源１５の陰極に接続されている。更に、直流電源１５の陽極は、電解めっき装置（図示なし）内部の平行平板１６に接続されている。本実施形態では、この平行平板１６を陽極、第１の金属部２０を陰極として、電解めっき法によって、第２の金属部２１が形成するのである。
As shown in FIG. 20A, the first
また、本実施形態においては、前述のように、第２の金属部２１を形成する電解めっき法に、非パルス形状の直流電流による電解めっき法を用いた。より具体的には、非パルス形状の直流電流として、０．１〜３Ａ／ｄｍ２の定電流が流れるように制御を行い、電解めっきを行って、第２の金属部２１を形成した。
In the present embodiment, as described above, the electroplating method using a non-pulsed direct current is used as the electroplating method for forming the
また、基板部２の表裏面のビア３以外の部分にレジスト１７が塗布されており、この金属部形成工程において、基板部２の不必要な部分（本実施形態においてはビア３以外）に金属膜（めっき膜）が付着しないようしてある。このレジスト１７は、この金属部４を電気めっき法によって形成した後、除去されるものである。
Further, a resist 17 is applied to portions other than the
また、本実施形態においても、前述の実施の形態１と同様、図２０（ａ）中の矢印に示すように、電解めっき装置（図示なし）内部のめっき浴槽内部にあるめっき液の液流は、基板部２の表裏面に向かって流れるようにしてある。
Also in this embodiment, as in the first embodiment described above, as indicated by the arrow in FIG. 20A, the flow of the plating solution in the plating bath inside the electrolytic plating apparatus (not shown) is , And flows toward the front and back surfaces of the
次に、本実施形態における第２の金属部２１の成長過程に関して説明する。
Next, the growth process of the
また、図２１は、本発明の実施の形態２における金属部形成工程における第２の金属部の成長過程を説明するためのビアの拡大断面図であり、図２１（ａ）は第１ステップの拡大断面図、図２１（ｂ）は第２ステップの拡大断面図、図２１（ｃ）は第３ステップの拡大断面図、図２１（ｄ）は第４ステップ（最終）の拡大断面図を示すものである。
まず、図２１（ａ）、図２１（ｂ）に示すように、第１の金属部２０の一端側を陰極として、ビア３の厚さ方向に対する中央部近傍から第２の金属部２１は成長を開始する。
次に、図２１（ｂ）、図２１（ｃ）、図２１（ｄ）の順に、ビア３内部を、基板部２の厚さ方向（表裏面方向）に、第２の金属部２１が徐々に成長する。
FIG. 21 is an enlarged cross-sectional view of the via for explaining the growth process of the second metal part in the metal part forming step in the second embodiment of the present invention. FIG. FIG. 21B is an enlarged sectional view of the second step, FIG. 21C is an enlarged sectional view of the third step, and FIG. 21D is an enlarged sectional view of the fourth step (final). Is.
First, as shown in FIGS. 21A and 21B, the
Next, in the order of FIG. 21B, FIG. 21C, and FIG. 21D, the
すなわち、第２の金属部２１は、ビア３の厚さ方向に対する中央部近傍から基板部２の表面方向に向かって、徐々に充填することができるのである。
That is, the
以上のように、金属部形成工程Ｓ４によって、図２１（ｄ）に示すように、基板部２のビア３内部に第２の金属部２１を形成することができるのである。この第２の金属部形成工程Ｓ４後の基板部２は、図１６に示すように、本実施形態における多層基板１８と同等なものとなるのである。
As described above, the
以上にて説明したように、本実施形態における多層基板１８の製造方法は、Ｓ１：基板部準備工程、Ｓ３：第１の金属部形成工程、Ｓ４：第２の金属部形成工程、という３つの工程を実施することによって、図１６に示すような多層基板１８を製造することができるのである。
As described above, the manufacturing method of the
（実施の形態３）
［８］実施の形態３における多層基板の構成と効果
図２２は、本発明の実施の形態３の多層基板の断面図を示すものである。図２２に示すように、本実施形態における多層基板２２と前述の実施の形態１の多層基板１と異なるのは、第１の導電部２３は、第１の配線部２４、導電性ペーストが充填された内部ビア２５、第２の配線部２６から形成されている点である。本実施形態においては、第１の配線部２４が、ビア３の厚さ方向の中央部に配置されている。更に、第１の金属部２０は、第１の配線部２４と、導電性ペーストが充填された内部ビア２５と、第２の配線部２６によって、基板部２の外部とを電気的に接続することが可能であるので、実施の形態２と同等の効果を奏でることができる。
(Embodiment 3)
[8] Configuration and Effect of Multilayer Substrate in
更に、本実施形態においては、第１の配線部２４と、導電性ペーストが充填された内部ビア２５と、第２の配線部２６によって、第１の導電部２３が多層構造で構成しているため、基板部２内部の立体的な遊休スペースを、より増やすことができるため、多層基板の高密度化を図ることができるのである。
Further, in the present embodiment, the first conductive portion 23 is configured in a multilayer structure by the
（実施の形態４）
［９］実施の形態４における多層基板の構成と効果
図２３は、本発明の実施の形態４の多層基板の断面図を示すものである。図２３に示すように、本実施形態における多層基板２７と前述の実施の形態２の多層基板１と異なるのは、第１の導電部２８は、第１の配線部２９、導電性ペーストが充填された内部ビア３０、基板部２の表面に形成された外部電極３１から形成されている点である。本実施形態においては、第１の配線部２９が、ビア３の厚さ方向の中央部に配置されている。更に、第１の金属部２０は、第１の配線部２９、導電性ペーストが充填された内部ビア３０、基板部２の表面に形成された外部電極３１によって、基板部２の外部と電気的に接続することが可能であるので、実施の形態３と同等の効果を奏でることができる。
(Embodiment 4)
[9] Configuration and Effect of Multilayer Substrate in
本発明にかかるセラミック基板は、多層基板を用いた電子回路モジュールの接続不良が発生するのを低減することができるので、特に、最近普及の進んでいる照明用ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）電球を制御するための電子回路モジュールや、携帯電話内部に用いられる電子回路モジュールとして用いられることが大いに期待されるものとなる。 The ceramic substrate according to the present invention can reduce the occurrence of poor connection of an electronic circuit module using a multi-layer substrate, and in particular, controls an LED (Light Emitting Diode) light bulb that has recently become popular. Therefore, it is highly expected that the electronic circuit module is used as an electronic circuit module for use in a mobile phone or an electronic circuit module used in a mobile phone.
１、１８、２２、２７ 多層基板
２ 基板部
３ ビア
４、１９ 金属部
６、２３、２８ 第１の導電部
８Ａ、８Ｂ グリーンシート
９ 拘束層
１０ グリーンシート積層体
１１ ステンレス板
１２、１３、１４ 台座
１５ 直流電源
１６ 平行平板
１７ レジスト
２０ 第１の金属部
２１ 第２の金属部
２４、２９ 第１の配線部
２５、３０ 内部ビア
２６、第２の配線部
３１ 外部電極
DESCRIPTION OF
Claims (19)
前記基板部の厚さ方向に貫通するビアと、
前記基板部内部における前記ビアの厚さ方向の中央部と、前記ビアの中央部に配置された第１の導電部と、
前記ビアの中央部に配置された第１の導電部の上下方向に充填された金属部と、
を備えた多層基板。 A substrate portion in which a plurality of insulating layers are laminated; a via penetrating in a thickness direction of the substrate portion;
A central portion in the thickness direction of the via in the substrate portion; a first conductive portion disposed in the central portion of the via;
A metal part filled in the vertical direction of the first conductive part disposed in the central part of the via;
Multi-layer board with
を特徴とする請求項２に記載の多層基板。 The first metal part is formed by an electroless plating method;
The multilayer substrate according to claim 2.
を特徴とする請求項２に記載の多層基板。 The second metal part is formed by an electrolytic plating method;
The multilayer substrate according to claim 2.
を特徴とする請求項２に記載の多層基板。 Forming the second metal part using the first metal part as an electrode;
The multilayer substrate according to claim 2.
を特徴とする請求項１乃至５に記載の多層基板。 The substrate part is formed by firing a ceramic having an alumina component and a glass component;
The multilayer substrate according to claim 1, wherein:
を特徴とする請求項４に記載の多層基板。 The second metal part is formed by an electrolytic plating method using a direct current;
The multilayer substrate according to claim 4.
を特徴とする請求項７に記載の多層基板。 The direct current is a non-pulsed direct current;
The multilayer substrate according to claim 7.
を特徴とする請求項１に記載の多層基板。 The metal part is formed by an electrolytic plating method;
The multilayer substrate according to claim 1.
を特徴とする請求項９に記載の多層基板。 The metal part is formed by an electrolytic plating method using a direct current;
The multilayer substrate according to claim 9.
を特徴とする請求項１０に記載の多層基板。 The direct current is a non-pulsed direct current;
The multilayer substrate according to claim 10.
前記基板部の厚さ方向に貫通するビアと、
前記基板部内部における前記ビアの厚さ方向の中央部と、前記ビアの中央部に配置された第１の導電部と、
前記ビアの中央部に配置された第１の導電部の上下方向に充填された金属部と、
を備えた多層基板の製造方法において、
前記ビアの中央部に配置された第１の導電部から、前記ビアの厚さ方向の両端に向かって、前記金属部の内側を成長させる金属部形成工程と、
を含む多層基板の製造方法。 A substrate portion in which a plurality of insulating layers are laminated; a via penetrating in a thickness direction of the substrate portion;
A central portion in the thickness direction of the via in the substrate portion; a first conductive portion disposed in the central portion of the via;
A metal part filled in the vertical direction of the first conductive part disposed in the central part of the via;
In a method for producing a multilayer substrate comprising:
A metal part forming step for growing the inside of the metal part from the first conductive part arranged in the center part of the via toward both ends in the thickness direction of the via;
The manufacturing method of the multilayer substrate containing this.
を特徴とする多層基板の製造方法。 The metal part forming step uses an electrolytic plating method,
A method for producing a multilayer substrate.
を特徴とする請求項１３に記載の多層基板の製造方法。 The metal part forming step uses an electrolytic plating method using a direct current,
The method for producing a multilayer substrate according to claim 13.
を特徴とする請求項１４に記載の多層基板の製造方法。 The direct current is a non-pulsed direct current;
The method for producing a multilayer substrate according to claim 14.
前記基板部の厚さ方向に貫通するビアと、
前記基板部内部における前記ビアの厚さ方向の中央部と、前記ビアの中央部に配置された第１の導電部と、
前記ビアの中央部に配置された第１の導電部の上下方向に充填された金属部と、
前記金属部は、前記ビアの内壁に形成された第１の金属部と、前記第１の金属部の内側に形成された第２の金属部から構成された多層基板の製造方法において、
前記ビアの内壁に第１の金属部を形成する第１の金属部形成工程と、
前記第１の金属部形成工程後、前記第２の金属部を、前記第１の金属部の内壁を充填するように前記第２の金属部が成長する第２の金属部形成工程と、
を含む多層基板の製造方法。 A substrate portion in which a plurality of insulating layers are laminated; a via penetrating in a thickness direction of the substrate portion;
A central portion in the thickness direction of the via in the substrate portion; a first conductive portion disposed in the central portion of the via;
A metal part filled in the vertical direction of the first conductive part disposed in the central part of the via;
In the method of manufacturing a multilayer substrate, the metal part includes a first metal part formed on an inner wall of the via and a second metal part formed on the inner side of the first metal part.
A first metal part forming step of forming a first metal part on the inner wall of the via;
A second metal part forming step in which the second metal part grows so as to fill the inner wall of the first metal part after the first metal part forming step;
The manufacturing method of the multilayer substrate containing this.
かつ、前記第２の金属部形成工程は電界めっき法を用いること、
を特徴とする請求項１６に記載の多層基板の製造方法。 The first metal part forming step uses an electroless plating method,
And the second metal part forming step uses an electroplating method,
The method for producing a multilayer substrate according to claim 16.
を特徴とする請求項１７に記載の多層基板の製造方法。 The second metal part forming step uses an electroplating method using a direct current,
The method for producing a multilayer substrate according to claim 17.
を特徴とする請求項１８に記載の多層基板の製造方法。 The direct current is a non-pulsed direct current;
The method for producing a multilayer substrate according to claim 18.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011227529A JP2013089702A (en) | 2011-10-17 | 2011-10-17 | Multilayer substrate and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011227529A JP2013089702A (en) | 2011-10-17 | 2011-10-17 | Multilayer substrate and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013089702A true JP2013089702A (en) | 2013-05-13 |
Family
ID=48533338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011227529A Pending JP2013089702A (en) | 2011-10-17 | 2011-10-17 | Multilayer substrate and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013089702A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015099083A1 (en) | 2013-12-25 | 2015-07-02 | 日産化学工業株式会社 | Aqueous dispersion for solidifying serum and blood |
| CN106688311A (en) * | 2014-08-28 | 2017-05-17 | 追踪有限公司 | Method for producing a multi-layer substrate and multi-layer substrate |
-
2011
- 2011-10-17 JP JP2011227529A patent/JP2013089702A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015099083A1 (en) | 2013-12-25 | 2015-07-02 | 日産化学工業株式会社 | Aqueous dispersion for solidifying serum and blood |
| CN106688311A (en) * | 2014-08-28 | 2017-05-17 | 追踪有限公司 | Method for producing a multi-layer substrate and multi-layer substrate |
| JP2017523598A (en) * | 2014-08-28 | 2017-08-17 | スナップトラック・インコーポレーテッド | Method for manufacturing a multilayer substrate and multilayer substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109661128A (en) | A kind of multi-layer PCB board preparation method and multi-layer PCB board | |
| US10194525B2 (en) | Multilayer wiring board, and method for manufacturing multilayer wiring board | |
| JP2012114183A (en) | Ceramic multilayer substrate | |
| JPWO2008111408A1 (en) | Multilayer wiring board and manufacturing method thereof | |
| JPWO2006040941A1 (en) | Multilayer ceramic component and manufacturing method thereof | |
| JP2013089702A (en) | Multilayer substrate and manufacturing method of the same | |
| JP2013038303A (en) | Multilayer substrate and manufacturing method of the same | |
| KR100657410B1 (en) | Manufacturing multi-layer pcb | |
| JP2013038304A (en) | Multilayer substrate and manufacturing method of the same | |
| KR20150095382A (en) | Electrical device and methods of manufacturing the same and a vertically-conductive structure for the electrical device | |
| JP2012186327A (en) | Ceramic substrate and method for manufacturing ceramic substrate | |
| JP5635634B2 (en) | Wiring board manufacturing method | |
| CN112638064A (en) | Printed circuit board with second-order blind hole and processing method | |
| CN210405831U (en) | Multilayer PCB board | |
| JP5831984B2 (en) | Wiring board manufacturing method | |
| JP7445489B2 (en) | Multi-chip wiring board and its manufacturing method, and wiring board manufacturing method | |
| JP2013175659A (en) | Multiple patterning wiring board | |
| KR20090112937A (en) | Manufacturing method of multi-layer substrate | |
| CN107080893B (en) | Artificial retina and manufacturing method thereof | |
| JP2011040662A (en) | Wiring board and method of manufacturing the same | |
| JP6225057B2 (en) | Multilayer ceramic circuit board | |
| JP2012204711A (en) | Ceramic multilayer substrate and manufacturing method of the same | |
| JP2013165086A (en) | Ceramic multilayer substrate and manufacturing method of the same | |
| JP2014033101A (en) | Wiring board and manufacturing method therefor | |
| KR100657409B1 (en) | Manufacturing multi-layer pcb |