JP2013088312A

JP2013088312A - Wander measuring instrument and wander measuring method

Info

Publication number: JP2013088312A
Application number: JP2011229831A
Authority: JP
Inventors: Takeshi Mochizuki; 望月　　健; Seiya Suzuki; 誠也鈴木; Takashi Aoki; 青木　　隆; Naosuke Tsuchiya; 如右土屋
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2011-10-19
Filing date: 2011-10-19
Publication date: 2013-05-13
Anticipated expiration: 2031-10-19
Also published as: JP5774959B2

Abstract

PROBLEM TO BE SOLVED: To enable highly accurate wander measurement with a simple circuit configuration.SOLUTION: Sine wave generation parts 4a, 4b respectively output sinusoidal voltage signals u1(t), u2(t) with a signal to be measured and a reference signal comprising a clock signal as an operation clock. A phase demodulation part 6 outputs a time difference sequence x(n) based on instantaneous phase difference between sequences u1(n), u2(n) obtained by sampling the two sinusoidal voltage signals u1(t), u2(t) at fixed cycles. A control part 8 sets frequency tuning words FTW1, FTW2 closest to a specified output frequency f0 in a pair of sine wave generation parts 4a, 4b on the basis of a nominal frequency of the signal to be measured and a nominal frequency of the reference signal which are set in advance, controls the output frequencies of the two sinusoidal voltage signals u1(t), u2(t), and suppresses a measurement error resulting from circuit noise.

Description

本発明は、パルス状の被測定信号のパルス間隔の変動（ゆれ）のうち、特に長期位相変動であるワンダを測定するワンダ測定装置及びワンダ測定方法に関する。 The present invention relates to a wander measuring apparatus and a wander measuring method for measuring a wander that is a long-term phase fluctuation among fluctuations (swings) of a pulse interval of a pulsed signal under measurement.

例えばＳＤＨ／ＳＯＮＥＴやＯＴＮと呼ばれる長距離伝送方式では、同期式が広く使用されている。そして、系全体が同期している通信ネットワークにおいて、同期式変換器や伝送装置から出力される信号（データやクロック）を被測定信号とし、この被測定信号のワンダを測定するワンダ測定装置が知られている。 For example, in a long distance transmission method called SDH / SONET or OTN, a synchronous method is widely used. In a communication network in which the entire system is synchronized, a wander measuring device that measures a wander of a signal under measurement using a signal (data or clock) output from a synchronous converter or transmission device as a signal under measurement is known. It has been.

図５は特許文献１に開示されるジッタ／ワンダ解析装置の概略構成を示すブロック図である。なお、図５では、特許文献１の図１における測定信号生成回路、連続周期測定回路、バッファメモリをまとめてタイムインターバルカウンタ５３として図示している。 FIG. 5 is a block diagram showing a schematic configuration of the jitter / wander analyzing apparatus disclosed in Patent Document 1. In FIG. In FIG. 5, the measurement signal generation circuit, the continuous period measurement circuit, and the buffer memory in FIG. 1 of Patent Document 1 are collectively illustrated as a time interval counter 53.

図５のジッタ／ワンダ解析装置５１では、異なる周波数の入力信号（被測定信号、基準信号）をそれぞれ分周器５２（５２ａ，５２ｂ）で分周し、一組の同一周波数を持つクロック信号（又は繰り返しパルス信号）に変換している。この変換後の周波数は、８ｋＨｚや４ｋＨｚが使用されることが多い。その理由は、ＳＤＨ／ＳＯＮＥＴやＯＴＮに使用される伝送レートや基準信号の周波数が必ず８ｋＨｚの倍数で表されるためである。 In the jitter / wander analysis device 51 of FIG. 5, the input signals (measured signal and reference signal) of different frequencies are respectively divided by the frequency dividers 52 (52a, 52b), and a set of clock signals having the same frequency ( Or a repetitive pulse signal). The frequency after this conversion is often 8 kHz or 4 kHz. This is because the transmission rate used for SDH / SONET and OTN and the frequency of the reference signal are always expressed as a multiple of 8 kHz.

なお、ワンダは、１０Ｈｚ以下の位相変動成分と一般的に定義されているため、８ｋＨｚや４ｋＨｚに分周しても検出可能である。 Since wander is generally defined as a phase fluctuation component of 10 Hz or less, it can be detected even if the frequency is divided to 8 kHz or 4 kHz.

そして、タイムインターバルカウンタ５３は、一組の同一周波数を持つクロック信号が入力されると、両者の時間差系列ｘ（ｎ）をワンダ計算部５４に出力する。その後、ワンダ計算部５４は、タイムインターバルカウンタ５３からのｘ（ｎ）を用いて、ＭＴＩＥやＴＤＥＶと呼ばれるワンダ量を計算し、この計算した結果が表示部５５に表示される。 Then, when a set of clock signals having the same frequency is input, the time interval counter 53 outputs the time difference series x (n) between the two to the wander calculator 54. Thereafter, the wander calculation unit 54 calculates a wander amount called MTIE or TDEV using x (n) from the time interval counter 53, and the calculated result is displayed on the display unit 55.

ところで、被測定信号と基準信号をそれぞれ分周器５２ａ，５２ｂで分周した際、両者を同一周波数にしないと、タイムインターバルカウンタ５３で測定される時間差系列ｘ（ｎ）には、周波数差（オフセット周波数）に起因する測定誤差が加算されてしまう。 By the way, when the signal under measurement and the reference signal are divided by the frequency dividers 52a and 52b, respectively, the time difference series x (n) measured by the time interval counter 53 has a frequency difference ( Measurement error due to the offset frequency) is added.

タイムインターバルカウンタ５３には、様々な回路方式があるが、基本的には、基準信号に対する被測定信号の時間差変動を測るため、入力信号間のパルスの時間差を一定間隔で測定している。そして、この入力信号間のパルスの時間差と位相差は、φ（ｔ）＝２πｆ０×ｘ（ｔ）…式（１）を用いて相互に変換可能である。 The time interval counter 53 has various circuit methods. Basically, in order to measure the time difference variation of the signal under measurement with respect to the reference signal, the time difference of the pulse between the input signals is measured at a constant interval. The pulse time difference and phase difference between the input signals can be converted to each other using φ (t) = 2πf0 × x (t) (1).

上記式（１）において、φ（ｔ）は時刻ｔにおける瞬時位相差（単位はラジアン）、ｘ（ｔ）は時刻ｔにおける時間差、ｆ０は入力信号周波数であり、連続量ｘ（ｔ）を一定間隔のサンプル系列で表したものがｘ（ｎ）（ｎ＝０，１，２，・・・）である。 In the above equation (1), φ (t) is the instantaneous phase difference at time t (unit is radians), x (t) is the time difference at time t, f0 is the input signal frequency, and the continuous quantity x (t) is constant. A sample series of intervals is x (n) (n = 0, 1, 2,...).

なお、タイムインターバルカウンタ５３については、本発明とは直接関係ないので、ここでは詳説しない（具体的には、特許文献１を参照）。 Since the time interval counter 53 is not directly related to the present invention, it will not be described in detail here (specifically, refer to Patent Document 1).

ところで、ＩＴＵ−Ｔ等で規定されるＳＤＨ／ＳＯＮＥＴ伝送装置のワンダは、一般的にｎｓ（ナノ秒）オーダーで表される。このため、特許文献１の方式を採用したタイムインターバルカウンタは、その１／１０である０．１ｎｓ程度の測定精度を持たなければならない。 By the way, the wander of the SDH / SONET transmission apparatus defined by ITU-T or the like is generally expressed in ns (nanosecond) order. For this reason, the time interval counter which employ | adopted the system of patent document 1 must have the measurement precision of about 0.1 ns which is 1/10.

仮に、０．１ｎｓの時間分解能のタイムインターバルカウンタ５３を実現するためには、入力信号間のパルスの時間差を一定間隔でカウントする単純なカウンタ方式では、１０ＧＨｚのカウンタが必要になる。しかし、そのような動作で複雑な回路を動作させるのは難しく、部品コストも増大するという課題がある。 In order to realize the time interval counter 53 with a time resolution of 0.1 ns, a simple counter system that counts the time difference of pulses between input signals at a constant interval requires a 10 GHz counter. However, it is difficult to operate a complicated circuit by such an operation, and there is a problem that the cost of parts increases.

このため、特許文献１に開示されるように、カウンタ周波数には１００ＭＨｚを使用して１０ｎｓの分解能で時間計測をする一方、それ以上の時間精度を得るために、端数時間電圧変換器（特許文献１の図１４）を用いて、時間分解能を向上させている。 For this reason, as disclosed in Patent Document 1, time measurement is performed with a resolution of 10 ns using 100 MHz as the counter frequency, while a fractional time voltage converter (Patent Document) is used to obtain higher time accuracy. 1), the time resolution is improved.

このように、タイムインターバルカウンタ５３は、論理回路だけで実現することができず、端数時間電圧変換器のようなアナログ回路が必要になる。その結果、回路を小型化できず、またアナログ回路の部品ばらつきを補正するために、校正手段が別途必要になるという課題が生じる。 Thus, the time interval counter 53 cannot be realized with only a logic circuit, and an analog circuit such as a fractional time voltage converter is required. As a result, there is a problem that the circuit cannot be reduced in size, and that a calibration means is additionally required to correct the component variation of the analog circuit.

図６は特許文献２に開示される周波数安定度測定装置の概略構成を示すブロック図である。なお、図６では、特許文献１の図５における第１のＨＰＦ、第２のＨＰＦ、第１の９０度移相器、第２の９０度移相器、演算回路、移送検波器を位相復調部、ワンダ計算部として図示している。 FIG. 6 is a block diagram showing a schematic configuration of a frequency stability measuring apparatus disclosed in Patent Document 2. As shown in FIG. In FIG. 6, the first HPF, the second HPF, the first 90-degree phase shifter, the second 90-degree phase shifter, the arithmetic circuit, and the transfer detector in FIG. And a wander calculation unit.

図６の測定装置６１では、入力信号として、同一又は異なる周波数の正弦波信号Ｓ１（ｔ），Ｓ２（ｔ）を入力し、周波数変換部６２により、同一周波数の正弦波電圧ｕ１（ｔ），ｕ２（ｔ）信号に変換している。ＡＤＣ（Ａ／Ｄ変換器）６３（６３ａ，６３ｂ）では、周波数変換部６２からの２つの正弦波信号ｕ１（ｔ），ｕ２（ｔ）を一定周期でサンプリングし、系列ｕ１（ｎ），ｕ２（ｎ）（ｎ＝０，１，２，・・・）として出力する。そして、位相復調部６４では、ＡＤＣ６３ａ，６３ｂからのｕ１（ｎ），ｕ２（ｎ）間の瞬時位相の差φ（ｎ）を位相復調方式によって検出している。位相復調方式は、例えば特許文献２が従来技術として挙げている直交検波方式（特許文献２の図１０）でも良いし、特許文献２に開示される方式でも良い。そして、位相復調部６４は、瞬時位相の差φ（ｎ）から時間差系列ｘ（ｎ）をｘ（ｎ）＝φ（ｎ）／２πｆ０…式（２）を用いて算出している。但し、ｆ０はＡＤＣの入力周波数である。そして、ワンダ計算部６５は、位相復調部６４からのｘ（ｎ）を用いて、ＭＴＩＥやＴＤＥＶと呼ばれるワンダ量を計算し、この計算した結果が表示部６６に表示される。 In the measuring device 61 of FIG. 6, sine wave signals S1 (t) and S2 (t) having the same or different frequencies are input as input signals, and the sine wave voltage u1 (t), the same frequency is input by the frequency converter 62. It is converted into a u2 (t) signal. In the ADC (A / D converter) 63 (63a, 63b), the two sine wave signals u1 (t) and u2 (t) from the frequency converter 62 are sampled at a constant period, and the series u1 (n), u2 (N) Output as (n = 0, 1, 2,...). Then, the phase demodulator 64 detects the instantaneous phase difference φ (n) between u1 (n) and u2 (n) from the ADCs 63a and 63b by the phase demodulation method. The phase demodulation method may be, for example, the quadrature detection method (FIG. 10 of Patent Document 2) cited in Patent Document 2 as the prior art, or the method disclosed in Patent Document 2. Then, the phase demodulator 64 calculates the time difference series x (n) from the instantaneous phase difference φ (n) using x (n) = φ (n) / 2πf0 (2). However, f0 is the input frequency of ADC. Then, the wander calculation unit 65 calculates the wander amount called MTIE or TDEV using x (n) from the phase demodulation unit 64, and the calculated result is displayed on the display unit 66.

この特許文献２の測定装置６１の特徴は、周波数変換部６２以降が、市販の低速ＡＤＣとプロセッサで実現可能な演算回路だけで構築できる点にある。つまり、前述したタイムインターバルカウンタ５３のような校正を必要とするアナログ回路が不要である。また、回路の動作速度も数１０ｋ〜数１００ｋＨｚ程度となるため、タイムインターバルカウンタ５３のような高速動作する回路が不要であり、回路に高額な高周波部品を使用せずに済む。 The characteristic of the measuring device 61 of Patent Document 2 is that the frequency conversion unit 62 and later can be constructed only by a commercially available low-speed ADC and an arithmetic circuit that can be realized by a processor. That is, an analog circuit that requires calibration, such as the time interval counter 53 described above, is unnecessary. Further, since the operation speed of the circuit is about several tens of k to several hundreds of kHz, a circuit that operates at a high speed like the time interval counter 53 is unnecessary, and expensive high-frequency components are not required for the circuit.

ところで、特許文献２では、周波数変換部６２として、（ａ）ミキサ方式、（ｂ）分周器方式、（ｃ）ＰＬＬ方式の３つの方式を挙げている。 By the way, in Patent Document 2, three methods of (a) a mixer method, (b) a frequency divider method, and (c) a PLL method are cited as the frequency conversion unit 62.

図７（ａ），（ｂ），（ｃ）は上記３つの方式による周波数変換部６２（６２Ａ，６２Ｂ，６２Ｃ）の各構成例を示している。図７（ａ）はミキサ方式の周波数変換部６２Ａの構成例を示している。図７（ａ）のミキサ方式の周波数変換部６２Ａは、被測定信号Ｓ１（ｔ）の周波数ｆ１と基準信号Ｓ２（ｔ）の周波数ｆ２が等しい場合（ｆ１≒ｆ２）に使用される方式であり、最も高精度な測定が実現できる。 7A, 7B, and 7C show configuration examples of the frequency conversion unit 62 (62A, 62B, and 62C) according to the above three methods. FIG. 7A shows a configuration example of the mixer type frequency converter 62A. 7A is a method used when the frequency f1 of the signal under measurement S1 (t) and the frequency f2 of the reference signal S2 (t) are equal (f1≈f2). The most accurate measurement can be realized.

すなわち、被測定信号Ｓ１（ｔ）の周波数ｆ１と基準信号Ｓ２（ｔ）の周波数ｆ２が等しい場合、ローカル発振器６２ａが持つ固有の位相変動成分に起因する時間誤差成分は、ＬＰＦ（ローパスフィルタ）６２ｂ，６２ｂから出力される正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）に等しく含まれる。このため、後段の演算過程において上記時間誤差成分を相殺することができる。また、被測定信号Ｓ１（ｔ）と基準信号Ｓ２（ｔ）との間の時間差ｘ（ｔ）は、ミキサ６２ｃ，６２ｃによって周波数変換比だけ増幅される。 That is, when the frequency f1 of the signal under test S1 (t) and the frequency f2 of the reference signal S2 (t) are equal, the time error component due to the inherent phase fluctuation component of the local oscillator 62a is LPF (low-pass filter) 62b. , 62b are equally included in the sinusoidal voltage signals u1 (t), u2 (t). For this reason, the time error component can be canceled in the subsequent calculation process. The time difference x (t) between the signal under measurement S1 (t) and the reference signal S2 (t) is amplified by the frequency conversion ratio by the mixers 62c and 62c.

これらの結果、図７（ａ）のミキサ方式の周波数変換部６２Ａによれば、時間差ｘ（ｎ）の測定精度が大幅に向上する。しかしながら、被測定信号Ｓ１（ｔ）の周波数ｆ１と基準信号Ｓ２（ｔ）の周波数ｆ２が異なる場合（ｆ１≠ｆ２）は使用できないという課題がある。 As a result, according to the mixer type frequency converter 62A of FIG. 7A, the measurement accuracy of the time difference x (n) is greatly improved. However, there is a problem that it cannot be used when the frequency f1 of the signal under measurement S1 (t) and the frequency f2 of the reference signal S2 (t) are different (f1 ≠ f2).

図７（ｂ）の分周器方式の周波数変換部６２Ｂは、２つの分周器６２ｄ，６２ｄの分周比を異なる値に設定すれば、被測定信号Ｓ１（ｔ）の周波数ｆ１と基準信号Ｓ２（ｎ）の周波数ｆ２が異なる場合（ｆ１≠ｆ２）であっても、正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）の周波数を等しくできる。なお、特許文献２の図７には示されていないが、通常、分周器から出力される信号は矩形波のため、図７（ｂ）に示すようなＬＰＦ（又はＢＰＦ）６２ｅ，６２ｅを介して正弦波に変換することが必要である。 The frequency converter 62B of the frequency divider system shown in FIG. 7B sets the frequency f1 of the signal to be measured S1 (t) and the reference signal if the frequency dividing ratios of the two frequency dividers 62d and 62d are set to different values. Even when the frequency f2 of S2 (n) is different (f1 ≠ f2), the frequencies of the sine wave voltage signals u1 (t) and u2 (t) can be made equal. Although not shown in FIG. 7 of Patent Document 2, since the signal output from the frequency divider is a rectangular wave, LPF (or BPF) 62e and 62e as shown in FIG. It is necessary to convert it into a sine wave.

ところで、先述のように、本発明で対象とする被測定信号は、ＩＴＵ−Ｔで定められた伝送レートが８ｋＨｚの倍数であるため、被測定信号Ｓ１（ｔ）の周波数ｆ１と基準信号Ｓ２（ｔ）の周波数ｆ２の最大公約数が８ｋＨｚになることが多い。この結果、正弦波電圧信号ｕ１（ｔ）とｕ２（ｔ）の周波数は８ｋＨｚや、８ＫＨｚの整数分の１（４ｋＨｚ、２ｋＨｚ）が適している。 By the way, as described above, since the signal under measurement targeted by the present invention has a transmission rate determined by ITU-T that is a multiple of 8 kHz, the frequency f1 of the signal under measurement S1 (t) and the reference signal S2 ( In many cases, the greatest common divisor of the frequency f2 of t) is 8 kHz. As a result, the frequency of the sine wave voltage signals u1 (t) and u2 (t) is suitably 8 kHz or 1 / integer of 8 KHz (4 kHz, 2 kHz).

図７（ｃ）のＰＬＬ方式の周波数変換部６２Ｃは、被測定信号Ｓ１（ｔ）の周波数ｆ１と基準信号Ｓ２（ｔ）の周波数ｆ２が等しい場合（ｆ１＝ｆ２）、異なる場合（ｆ１≠ｆ２）の何れの場合であっても、高精度の測定には向いていない。その理由は、ＰＬＬ６２ｆ，６２ｆに使用されているＶＣＯ６２ｇ，６２ｇがそれぞれ固有の位相雑音（位相変動）を持っており、その差分が測定誤差になってしまうためである。 In the PLL frequency converter 62C of FIG. 7C, the frequency f1 of the signal S1 (t) to be measured and the frequency f2 of the reference signal S2 (t) are equal (f1 = f2) or different (f1 ≠ f2). ) Is not suitable for high-precision measurement. The reason is that the VCOs 62g and 62g used in the PLLs 62f and 62f have their own phase noise (phase fluctuation), and the difference becomes a measurement error.

以上の結果、被測定信号Ｓ１（ｔ）と基準信号Ｓ２（ｔ）の周波数ｆ１≠ｆ２の条件下では、図７（ｂ）の分周器方式の周波数変換部６２Ｂが有効である。 As a result, under the condition of the frequency f1 ≠ f2 of the signal under measurement S1 (t) and the reference signal S2 (t), the frequency divider 62B of the frequency divider method shown in FIG. 7B is effective.

特開平７−８３９８０号公報Japanese Patent Laid-Open No. 7-83980 特許第３８４５５７３号公報Japanese Patent No. 3845573

しかしながら、上述した図７（ｂ）の分周器方式の周波数変換部６２Ｂを用いた構成では、０．１ｎｓの測定精度を実現する上で問題点がある。 However, the configuration using the frequency divider type frequency converter 62B of FIG. 7B described above has a problem in realizing a measurement accuracy of 0.1 ns.

例えば、正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）の周波数が８ｋＨｚとなるように分周器の分周比を設定した場合、ＡＤＣのサンプリングレートは、サンプリング定理から２倍の１６ｋサンプル／ｓ以上であれば良い。このような比較的低速なＡＤＣであれば、現在２４ｂｉｔ分解能のＡＤＣが市販されている。 For example, when the frequency division ratio of the frequency divider is set so that the frequency of the sine wave voltage signals u1 (t) and u2 (t) is 8 kHz, the ADC sampling rate is doubled from 16 ksample / s or more is sufficient. For such a relatively slow ADC, a 24-bit resolution ADC is currently commercially available.

但し、２４ｂｉｔのＡＤＣと言っても、ＡＤＣ内部の回路雑音等の影響によって、実質的な分解能（ＥＮＯＢ）は１９ｂｉｔ程度であることが多い。 However, even if it is a 24-bit ADC, the actual resolution (ENOB) is often about 19 bits due to the influence of circuit noise inside the ADC.

この実質的な分解能ＥＮＯＢから求まる正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）の信号対雑音比（ＳＮＲ）に起因する測定装置のｘ（ｎ）に対する測定誤差を、ＳＮＲ＝６．０２×ＥＮＯＢ＋１．７６［ｄＢ］、測定誤差ε＝１／（２πｆ０×１０^SNR/20）［ｓ］（実効値）…式（３）から概算することができる。 A measurement error with respect to x (n) of the measurement apparatus due to the signal-to-noise ratio (SNR) of the sinusoidal voltage signals u1 (t) and u2 (t) obtained from the substantial resolution ENOB is SNR = 6.02 × ENOB + 1.76 [dB], measurement error ε = 1 / (2πf0 × 10 ^{SNR / 20} ) [s] (effective value), which can be estimated from the equation (3).

例えばＥＮＯＢ＝１９［ｂｉｔ］の時、ＳＮＲ≒１１６［ｄＢ］、ε≒３１［ｐｓ］（実効値）となる。誤差ε＝３１［ｐｓ］は実効値のため、そのｐｅａｋ−ｔｏ−ｐｅａｋ値は、ＡＤＣの内部ノイズがガウシアンノイズだと仮定すると、実効値の１０〜１４倍程度になる。すなわち、３１×１４＝４３４ｐｓ（＝０．４３４ｎｓ）。これでは、０．１ｎｓの精度を実現できない。 For example, when ENOB = 19 [bit], SNR≈116 [dB] and ε≈31 [ps] (effective value). Since the error ε = 31 [ps] is an effective value, the peak-to-peak value is about 10 to 14 times the effective value assuming that the internal noise of the ADC is Gaussian noise. That is, 31 × 14 = 434 ps (= 0.434 ns). With this, an accuracy of 0.1 ns cannot be realized.

上述した式（３）に基づくと、測定精度を向上させるには、ＡＤＣのＳＮＲを向上させるか、正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）の周波数ｆ０を高くするかのどちらかである。 Based on the above equation (3), to improve the measurement accuracy, either improve the SNR of the ADC or increase the frequency f0 of the sine wave voltage signals u1 (t) and u2 (t). is there.

まず、ＡＤＣのＳＮＲを向上させるには、例えば２^M個のＡＤＣを用いてその出力を加算平均すれば、原理的に３×Ｍ［ｄＢ］だけＳＮＲが向上する。仮にＭ＝４として、１６個のＡＤＣの出力を加算すれば、ＳＮＲは１２ｄＢ向上する。この結果、εは１／４倍になって０．１ｎｓ程度になる。但し、この場合、ＡＤＣが１６×２ｃｈ＝３２個となって、回路規模が増大するという課題がある。 First, in order to improve the SNR of the ADC, for example, if the outputs are averaged using 2 ^M ADCs, the SNR is improved by 3 × M [dB] in principle. If M = 4 and the outputs of 16 ADCs are added, the SNR is improved by 12 dB. As a result, ε becomes 1/4 times and becomes about 0.1 ns. However, in this case, there is a problem that the number of ADCs becomes 16 × 2ch = 32 and the circuit scale increases.

これに対し、周波数ｆ０を高くする方法は、前述した図７（ｃ）の分周器方式を用いる方法では難しい。これは、前述のように、被測定信号Ｓ１（ｔ）の周波数ｆ１と基準信号Ｓ２（ｔ）の周波数ｆ２の公約数が８ｋＨｚ以上にならない場合があるためである。 On the other hand, the method of increasing the frequency f0 is difficult in the method using the frequency divider method shown in FIG. This is because, as described above, the common divisor of the frequency f1 of the signal under measurement S1 (t) and the frequency f2 of the reference signal S2 (t) may not be 8 kHz or more.

例えば、ＳＤＨのＳＴＭ−２５６で規定されている伝送レートは、３９．８１３１２Ｇｂｐｓであり、このデータ信号から変換されたクロック信号（３９．８１３１２ＧＨｚ）を被測定信号とし、ＳＤＨで広く使用されている同期クロック（１．５４４ＭＨｚ）を基準信号とした場合、３９．８１３１２ＧＨｚ÷４９７６６４０＝８．０ｋＨｚ、１．５４４ＭＨｚ÷１９３＝８．０ｋＨｚとなり、これらの周波数の最大公約数は８ｋＨｚである。 For example, the transmission rate defined in STM-256 of SDH is 39.81312 Gbps, and a clock signal (39.811212 GHz) converted from this data signal is used as a signal under measurement, and synchronization widely used in SDH. When the clock (1.544 MHz) is used as a reference signal, 39.81312 GHz ÷ 4976640 = 8.0 kHz, 1.544 MHz ÷ 193 = 8.0 kHz, and the greatest common divisor of these frequencies is 8 kHz.

したがって、分周器による分周後の周波数ｆ０を同一にする場合、ｆ０を８ｋＨｚ以上にできない。 Therefore, when the frequency f0 after frequency division by the frequency divider is the same, f0 cannot be 8 kHz or more.

そこで、周波数ｆ０を高くするため、分周器による分周後の周波数を同一にしない場合を考えると、例えば分周後の周波数として、被測定信号：３．９８１３１２ＧＨｚ÷４９７６６４＝８０．０ｋＨｚ、基準信号：１．５４４ＭＨｚ÷１９≒８１．２６３１５７８９ｋＨｚとし、８０ｋＨｚ前後になるようにする。 Therefore, in order to increase the frequency f0, considering the case where the frequency after frequency division by the frequency divider is not the same, for example, as the frequency after frequency division, the signal to be measured: 3.981312 GHz ÷ 497664 = 80.0 kHz, the reference Signal: 1.544 MHz ÷ 19≈81.26315789 kHz, and about 80 kHz.

この場合、ｆ０は約８０ｋＨｚなので、測定装置のＳＮＲに起因する測定誤差は先の例の１０倍向上して、約０．０４ｎｓとなり、目標の精度０．１ｎｓを満足する。その反面、分周後の周波数の差（周波数オフセット）に起因する測定誤差が新たに発生するという課題がある。 In this case, since f0 is about 80 kHz, the measurement error due to the SNR of the measurement apparatus is improved by 10 times compared to the previous example to about 0.04 ns, which satisfies the target accuracy of 0.1 ns. On the other hand, there is a problem that a new measurement error due to a frequency difference (frequency offset) after frequency division occurs.

ここで、分周器による分周後の周波数に差がない場合、検出される時間差ｘ（ｎ）は、図８（ａ）に示すように、長時間測定してもその値が発散しない。これに対し、分周後の周波数に差がある場合は、図８（ｂ）に示すように、測定時間とともにｘ（ｎ）の値が増大または減少する（最終的には、経過時間とともに、＋∞または−∞に発散する）。 Here, when there is no difference in the frequency after frequency division by the frequency divider, the detected time difference x (n) does not diverge even when measured for a long time as shown in FIG. On the other hand, when there is a difference in frequency after frequency division, as shown in FIG. 8B, the value of x (n) increases or decreases with the measurement time (finally, with the elapsed time, Emanates to + ∞ or -∞).

そして、ｘ（ｎ）の値が大きくなると、ｘ（ｎ）の数値精度（ビット数）の制限から、やがてアンダーフローが生じて、測定対象であるｘ（ｎ）の測定分解能が悪化する。 If the value of x (n) increases, underflow will eventually occur due to the limitation of the numerical accuracy (number of bits) of x (n), and the measurement resolution of x (n) as the measurement target will deteriorate.

例えば前述したように、分周後に１ｋＨｚ程度の周波数オフセットがある場合、周波数オフセットに起因する測定誤差は、経過時間ｔ（ｓ）とともに、（１ｋ／８０ｋ）×ｔの割合で増加する。この測定誤差は予測可能であるから、経過時間ｔとともに差し引けば良い。但し、ここで注意すべきことは、要求される精度０．１ｎｓに対して、差し引く誤差が極めて大きい（ｔ＝１００００ｓの時、１２５ｓ）ので、ｘ（ｎ）がアンダーフローを生じずに０．１ｎｓ精度を維持するためにはｘ（ｎ）のビット幅として４１ｂｉｔ程度必要になる。 For example, as described above, when there is a frequency offset of about 1 kHz after frequency division, the measurement error due to the frequency offset increases with the elapsed time t (s) at a rate of (1k / 80k) × t. Since this measurement error can be predicted, it may be subtracted with the elapsed time t. However, what should be noted here is that the subtraction error is extremely large with respect to the required accuracy of 0.1 ns (125 s when t = 10000 s), so that x (n) is 0. In order to maintain 1 ns accuracy, about 41 bits are required as the bit width of x (n).

ところが、ワンダ計算部をＦＰＧＡやＤＳＰ等で構成した場合には、ハードウェアのリソースの都合上、ビット幅には制限があり、測定時間を短く制限するか、測定精度の悪化を許容する必要が生じる。 However, when the wander calculation unit is configured with an FPGA, a DSP, or the like, the bit width is limited due to hardware resources, and it is necessary to limit the measurement time to a short time or allow the deterioration of the measurement accuracy. Arise.

そこで、本発明は上記問題点に鑑みてなされたものであって、簡単な回路構成で高精度なワンダ測定が行えるワンダ測定装置及びワンダ測定方法を提供することを目的としている。 Accordingly, the present invention has been made in view of the above problems, and an object thereof is to provide a wander measurement apparatus and a wander measurement method capable of performing high-precision wander measurement with a simple circuit configuration.

上記目的を達成するため、本発明の請求項１に記載されたワンダ測定装置は、クロック信号による被測定信号と、クロック信号による基準信号とを動作クロックとしてそれぞれ正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）を出力する１組の正弦波生成部４ａ，４ｂと、
前記２つの正弦波電圧信号を一定周期でサンプリングして得られる系列ｕ１（ｎ），ｕ２（ｎ）間の瞬時位相の差に基づく時間差系列ｘ（ｎ）を出力する位相復調部６と、
前記時間差系列に基づいてワンダ量を計算するワンダ計算部９と、
予め設定される前記被測定信号の公称周波数と前記基準信号の公称周波数とに基づき、規定の出力周波数ｆ０に最も近づく周波数チューニング・ワードＦＴＷ１，ＦＴＷ２を前記１組の正弦波生成部に設定して前記２つの正弦波電圧信号の出力周波数を制御し、回路雑音に起因する測定誤差を抑圧する制御部８とを備えたことを特徴とする。 In order to achieve the above object, a wander measuring device according to claim 1 of the present invention uses a signal under measurement based on a clock signal and a reference signal based on the clock signal as operating clocks, respectively, as sinusoidal voltage signals u1 (t), a set of sine wave generators 4a and 4b for outputting u2 (t);
A phase demodulator 6 for outputting a time difference sequence x (n) based on a difference in instantaneous phase between the sequences u1 (n) and u2 (n) obtained by sampling the two sine wave voltage signals at a constant period;
A wander calculator 9 for calculating a wander amount based on the time difference series;
Based on the preset nominal frequency of the signal under measurement and the nominal frequency of the reference signal, frequency tuning words FTW1 and FTW2 that are closest to the specified output frequency f0 are set in the set of sine wave generators. And a control unit 8 that controls output frequencies of the two sinusoidal voltage signals and suppresses a measurement error caused by circuit noise.

請求項２に記載されたワンダ測定装置は、請求項１のワンダ測定装置において、
前記制御部８は、前記周波数チューニング・ワードの設定に基づく前記正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）の出力周波数の差を周波数オフセットΔｆとして算出し、
前記周波数オフセットを用いて前記位相復調部６から出力される時間差系列を補正し、前記周波数オフセットに起因する測定誤差を抑圧する周波数オフセット補正部を更に備えたことを特徴とする。 The wander measuring device according to claim 2 is the wander measuring device according to claim 1,
The control unit 8 calculates a difference between output frequencies of the sine wave voltage signals u1 (t) and u2 (t) based on the setting of the frequency tuning word as a frequency offset Δf,
A frequency offset correction unit that corrects the time difference series output from the phase demodulator 6 using the frequency offset and suppresses a measurement error due to the frequency offset is further provided.

請求項３に記載されたワンダ測定方法は、クロック信号による被測定信号と、クロック信号による基準信号とを動作クロックとしてそれぞれ正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）を出力するステップと、
前記２つの正弦波電圧信号を一定周期でサンプリングして得られる系列ｕ１（ｎ），ｕ２（ｎ）間の瞬時位相の差に基づく時間差系列ｘ（ｎ）を出力するステップと、
前記時間差系列に基づいてワンダ量を計算するステップと、
予め設定される前記被測定信号の公称周波数と前記基準信号の公称周波数とに基づき、規定の出力周波数ｆ０に最も近づく周波数チューニング・ワードＦＴＷ１，ＦＴＷ２を設定して前記２つの正弦波電圧信号の出力周波数を制御し、回路雑音に起因する測定誤差を抑圧するステップとを含むことを特徴とする。 The wander measurement method according to claim 3 outputs the sine wave voltage signals u1 (t) and u2 (t) using the signal under measurement by the clock signal and the reference signal by the clock signal as operation clocks,
Outputting a time difference series x (n) based on an instantaneous phase difference between the series u1 (n) and u2 (n) obtained by sampling the two sinusoidal voltage signals at a constant period;
Calculating a wander amount based on the time difference series;
Based on the preset nominal frequency of the signal under measurement and the nominal frequency of the reference signal, the frequency tuning words FTW1 and FTW2 that are closest to the specified output frequency f0 are set to output the two sinusoidal voltage signals. And a step of controlling a frequency and suppressing a measurement error caused by circuit noise.

請求項４に記載されたワンダ測定方法は、請求項３のワンダ測定方法において、
前記周波数チューニング・ワードの設定に基づく前記２つの正弦波電圧信号の出力周波数の差を周波数オフセットΔｆとして算出するステップと、
前記周波数オフセットを用いて前記時間差系列を補正し、前記周波数オフセットに起因する測定誤差を抑圧するステップとを更に含むことを特徴とする。 The wander measurement method according to claim 4 is the wander measurement method according to claim 3,
Calculating a difference in output frequency between the two sinusoidal voltage signals based on the setting of the frequency tuning word as a frequency offset Δf;
And correcting the time difference series using the frequency offset to suppress a measurement error caused by the frequency offset.

本発明によれば、特許文献１のタイムインターバルカウンタのような複雑で校正が必要となる高速アナログ回路を必要とせず、簡単な回路構成で回路雑音に起因する測定誤差を抑圧して高精度なワンダ測定を行うことができる。 According to the present invention, a high-speed analog circuit that is complex and requires calibration, such as the time interval counter of Patent Document 1, is not required, and a measurement error caused by circuit noise is suppressed with a simple circuit configuration and high accuracy. Wander measurement can be performed.

また、予測可能な周波数オフセットΔｆに起因する測定誤差を後段の周波数オフセット補正部で除去することができる。その際、正弦波生成部としてＤＤＳを用いたことにより、周波数オフセットΔｆに起因する測定誤差は、従来の分周器方式よりも大幅に小さくなり、演算回路は少ないリソースで実現することができる。その結果、簡単な構成で高精度のワンダ測定装置を実現することができる。 Further, the measurement error due to the predictable frequency offset Δf can be removed by the subsequent frequency offset correction unit. At this time, by using DDS as the sine wave generation unit, the measurement error due to the frequency offset Δf becomes significantly smaller than that of the conventional frequency divider method, and the arithmetic circuit can be realized with less resources. As a result, a highly accurate wander measuring device can be realized with a simple configuration.

本発明に係るワンダ測定装置のブロック構成図である。It is a block block diagram of the wander measuring apparatus which concerns on this invention. 本発明に係るワンダ測定装置の概要を示すブロック図である。It is a block diagram which shows the outline | summary of the wander measuring apparatus which concerns on this invention. 本発明に係るワンダ測定装置のクロック再生器の内部構成の一例を示す図である。It is a figure which shows an example of the internal structure of the clock regenerator of the wander measuring device which concerns on this invention. （ａ），（ｂ）本発明に係るワンダ測定装置の正弦波生成部の内部構成の各例を示す図である。(A), (b) It is a figure which shows each example of the internal structure of the sine wave production | generation part of the wander measuring device which concerns on this invention. 特許文献１に開示されるジッタ／ワンダ解析装置の概略ブロック構成図である。1 is a schematic block configuration diagram of a jitter / wander analysis device disclosed in Patent Document 1. FIG. 特許文献２に開示される周波数安定度測定装置の概略ブロック構成図である。It is a schematic block block diagram of the frequency stability measuring apparatus disclosed by patent document 2. （ａ）〜（ｃ）特許文献２の周波数変換部の内部構成の各例を示す図である。(A)-(c) It is a figure which shows each example of the internal structure of the frequency conversion part of patent document 2. FIG. （ａ），（ｂ）分周後の周波数に差がない場合とある場合にそれぞれ検出される時間差の特性の一例を示す図である。(A), (b) It is a figure which shows an example of the characteristic of the time difference each detected when there is no difference in the frequency after a frequency division, and when there exists.

以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。尚、この実施の形態によりこの発明が限定されるものではなく、この形態に基づいて当業者などによりなされる実施可能な他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれる。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the present invention is not limited to this embodiment, and all other forms, examples, operation techniques, etc. that can be implemented by those skilled in the art based on this embodiment are included in the scope of the present invention. .

図１は本発明に係るワンダ測定装置のブロック構成図、図２は本発明に係るワンダ測定装置の概要を示すブロック図、図３は本発明に係るワンダ測定装置のクロック再生器の内部構成の一例を示す図、図４（ａ），（ｂ）は本発明に係るワンダ測定装置の正弦波生成部の内部構成の各例を示す図である。 FIG. 1 is a block diagram of a wander measuring apparatus according to the present invention, FIG. 2 is a block diagram showing an outline of the wander measuring apparatus according to the present invention, and FIG. 3 is an internal configuration of a clock regenerator of the wander measuring apparatus according to the present invention. FIGS. 4A and 4B are diagrams illustrating examples of the internal configuration of the sine wave generation unit of the wander measuring apparatus according to the present invention.

図２に示すように、本発明に係るワンダ測定装置１は、例えば同期式変換器や伝送装置などの測定対象物Ｗから出力されるデータ信号やクロック信号による被測定信号と、基準信号とを入力として、被測定信号のワンダを測定するものである。 As shown in FIG. 2, the wander measuring apparatus 1 according to the present invention includes a signal under measurement based on a data signal or a clock signal output from a measurement object W such as a synchronous converter or a transmission apparatus, and a reference signal. As an input, the wander of the signal under measurement is measured.

なお、ＩＴＵ−Ｔ勧告では、クロック信号やデータ信号による被測定信号に含まれる成分のうち、１０Ｈｚ以上の位相変動成分をジッタと定義し、１０Ｈｚ以下の位相変動成分をワンダと定義してそれぞれを区別している。 In the ITU-T recommendation, a phase fluctuation component of 10 Hz or more is defined as jitter, and a phase fluctuation component of 10 Hz or less is defined as wander among components included in a signal under measurement by a clock signal or a data signal. Distinguish.

また、本発明に係るワンダ測定装置に入力される被測定信号としては、具体的に、１．５４４ＭＨｚ、２．０４８ＭＨｚ、５ＭＨｚ、１０ＭＨｚの電気信号によるクロック信号の他、２．５Ｇｂｐｓ、１０Ｇｂｐｓ、４０Ｇｂｐｓ、４３Ｇｂｐｓなどの光信号によるＮＲＺデータ信号やＲＺデータ信号などがある。以下、本発明に係るワンダ測定装置の構成について説明する。 In addition, as a signal under measurement input to the wander measuring apparatus according to the present invention, specifically, a clock signal based on an electrical signal of 1.544 MHz, 2.048 MHz, 5 MHz, 10 MHz, 2.5 Gbps, 10 Gbps, 40 Gbps NRZ data signal, RZ data signal, and the like by an optical signal of 43 Gbps or the like. The configuration of the wander measuring apparatus according to the present invention will be described below.

図１に示すように、本例のワンダ測定装置１は、クロック再生器２、分周器３、正弦波生成部４、Ａ／Ｄ変換部５、位相復調部６、周波数オフセット補正部７、制御部８、ワンダ計算部９、表示部１０を備えて概略構成される。 As shown in FIG. 1, the wander measuring apparatus 1 of this example includes a clock regenerator 2, a frequency divider 3, a sine wave generator 4, an A / D converter 5, a phase demodulator 6, a frequency offset corrector 7, A control unit 8, a wander calculation unit 9, and a display unit 10 are provided and schematically configured.

クロック再生器２は、測定対象物Ｗからの被測定信号がＮＲＺ式やＲＺ式などのデータ信号の場合、このデータ信号を一定周期のクロック信号に変換している。具体的に、例えば４０Ｇｂｐｓのデータ信号が被測定信号として測定対象物Ｗから入力されると、この４０Ｇｂｐｓのデータ信号を４０ＧＨｚのクロック信号に変換している。 When the signal under measurement from the measurement object W is a data signal such as an NRZ type or an RZ type, the clock regenerator 2 converts the data signal into a clock signal having a fixed period. Specifically, for example, when a 40 Gbps data signal is input from the measurement object W as a signal under measurement, the 40 Gbps data signal is converted into a 40 GHz clock signal.

クロック再生器２は、例えばＢＰＦ方式の構成を採用することができる。ＢＰＦ方式のクロック再生器２は、図３に示すように、遅延回路２ａ、排他的論理回路（ＸＯＲ）２ｂ、バンドパスフィルタ（ＢＰＦ）２ｃを備えて概略構成される。このクロック再生器２では、遅延回路２ａによって入力信号（被測定信号）を時間Δｘだけ遅延させて排他的論理回路２ｂに入力している。その際、Δｘは、最大入力ビットレートの逆数の１／２以下にする。排他的論理回路２ｂには、被測定信号と、この被測定信号を遅延回路２ａによりΔｘだけ遅延した遅延信号とが入力され、両信号の位相がずれた箇所だけ信号として出力される。この排他的論理回路２ｂの出力には、ビットレート相当の周波数の基本波成分が含まれるので、この基本波成分を後段のバンドパスフィルタ２ｃで抽出している。この際、バンドパスフィルタ２ｃの通過帯域は、測定対象となるワンダの周波数成分よりも十分に広くする。 The clock regenerator 2 can employ, for example, a BPF configuration. As shown in FIG. 3, the BPF clock regenerator 2 is roughly configured to include a delay circuit 2a, an exclusive logic circuit (XOR) 2b, and a bandpass filter (BPF) 2c. In this clock regenerator 2, an input signal (signal under measurement) is delayed by a time Δx by a delay circuit 2a and input to the exclusive logic circuit 2b. At that time, Δx is set to ½ or less of the reciprocal of the maximum input bit rate. The exclusive logic circuit 2b receives the signal under measurement and a delay signal obtained by delaying the signal under measurement by Δx by the delay circuit 2a, and outputs only signals where the phases of both signals are shifted. Since the output of the exclusive logic circuit 2b includes a fundamental wave component having a frequency corresponding to the bit rate, the fundamental wave component is extracted by the subsequent band-pass filter 2c. At this time, the pass band of the band pass filter 2c is made sufficiently wider than the frequency component of the wander to be measured.

なお、被測定信号は、クロック信号の場合、クロック再生器２に入力されず、後段の分周器３にバイパスされる。また、被測定信号は、光信号の場合、クロック再生器２の前段に光電変換器（不図示）が接続され、光信号から電気信号に変換される。 In the case of a clock signal, the signal under measurement is not input to the clock regenerator 2 but bypassed to the frequency divider 3 at the subsequent stage. When the signal under measurement is an optical signal, a photoelectric converter (not shown) is connected to the preceding stage of the clock regenerator 2 to convert the optical signal into an electrical signal.

分周器３は、入力されるクロック信号の周波数を、後段の正弦波生成部４が動作可能な周波数まで分周して下げている。具体的に、分周器３に入力されるクロック信号の入力周波数が１００ＭＨｚ〜５０ＧＨｚの場合、正弦波生成部４の最大動作周波数が１ＧＨｚであれば、分周器３の分周比を１／６４に固定すれば、出力周波数が１．５６ＭＨｚ〜７８１ＭＨｚになり、常に正弦波生成部４を駆動できる周波数になる。 The frequency divider 3 divides and reduces the frequency of the input clock signal to a frequency at which the succeeding sine wave generation unit 4 can operate. Specifically, when the input frequency of the clock signal input to the frequency divider 3 is 100 MHz to 50 GHz, if the maximum operating frequency of the sine wave generating unit 4 is 1 GHz, the frequency dividing ratio of the frequency divider 3 is 1 / If it is fixed at 64, the output frequency is 1.56 MHz to 781 MHz, and the frequency at which the sine wave generating unit 4 can always be driven is obtained.

なお、正弦波生成部４が動作可能な周波数のクロック信号が被測定信号の場合には、分周器３に入力されず、後段の正弦波生成部４にバイパスされる。すなわち、正弦波生成部４が動作可能な周波数のクロック信号（電気信号）が被測定信号の場合には、クロック再生器２、分周器３、光電変換器を経由せず正弦波生成部４に直接入力される。 When a clock signal having a frequency at which the sine wave generating unit 4 can operate is a signal under measurement, the signal is not input to the frequency divider 3 and bypassed to the subsequent sine wave generating unit 4. That is, when the clock signal (electrical signal) having a frequency at which the sine wave generating unit 4 can operate is a signal under measurement, the sine wave generating unit 4 does not pass through the clock regenerator 2, the frequency divider 3, and the photoelectric converter. Is entered directly into.

正弦波生成部４は、被測定信号側の第１正弦波生成部４ａと、基準信号側の第２正弦波生成部４ｂとを１組として構成される。第１正弦波生成部４ａは、分周器３側からのクロック信号（被測定信号）を動作クロックとし、正弦波電圧信号ｕ１（ｔ）を出力している。また、第２正弦波生成部４ｂは、基準信号を動作クロックとし、正弦波電圧信号ｕ２（ｔ）を出力している。 The sine wave generation unit 4 includes a first sine wave generation unit 4a on the measured signal side and a second sine wave generation unit 4b on the reference signal side as a set. The first sine wave generator 4a outputs a sine wave voltage signal u1 (t) using the clock signal (measured signal) from the frequency divider 3 side as an operation clock. The second sine wave generation unit 4b outputs a sine wave voltage signal u2 (t) using the reference signal as an operation clock.

なお、基準信号は、ＳＤＨ／ＳＯＮＥＴで規定される高精度の周波数の信号である。基準信号は、具体的に、１．５４４ＭＨｚ、２．０４８ＭＨｚ、５ＭＨｚ、１０ＭＨｚの電気信号であることが多く、外部から入力される他、ワンダ測定装置１内部の水晶発振器による発振信号を用いることもできる。 The reference signal is a highly accurate frequency signal defined by SDH / SONET. Specifically, the reference signal is often an electrical signal of 1.544 MHz, 2.048 MHz, 5 MHz, or 10 MHz. In addition to being input from the outside, an oscillation signal generated by a crystal oscillator inside the wander measuring apparatus 1 may be used. it can.

第１正弦波生成部４ａ及び第２正弦波生成部４ｂは、それぞれの入力クロック周波数が異なっていても、互いにほぼ等しい周波数を出力するように、制御部８により周波数チューニング・ワード（ＦＴＷ）を設定して出力周波数ｆ０が制御される。 The first sine wave generation unit 4a and the second sine wave generation unit 4b output a frequency tuning word (FTW) by the control unit 8 so that substantially the same frequency is output even if the input clock frequencies are different. The output frequency f0 is controlled by setting.

正弦波生成部４（４ａ，４ｂ）は、市販ＩＣのＤＤＳ(Direct Digital Synthesizer:ダイレクト・デジタル・シンセサイザ) やＦＰＧＡ(Field-Programmable Gate Array) とＤＡＣ(digital to analog converter：デジタルーアナログ変換回路) の組み合わせで構成することができる。市販ＩＣのＤＤＳで構成された正弦波生成部４として、例えばＦＴＷのビット数ｋ＝４８ｂｉｔの場合、ｆ０＝（ＦＴＷ／２^k）×ｆ１…式（４）から出力周波数ｆ０を設定することができる。なお、ＦＴＷは正の整数（１〜２⁴⁸）である。 The sine wave generator 4 (4a, 4b) is a commercially available IC such as DDS (Direct Digital Synthesizer), FPGA (Field-Programmable Gate Array) and DAC (digital to analog converter). It can be composed of a combination of For example, when the number of bits of the FTW is k = 48 bits, the output frequency f0 can be set from the equation (4) as f0 = (FTW / 2 ^k ) × f1. it can. Incidentally, FTW is a positive integer (1-2 ^48).

また、ＦＰＧＡとＤＡＣの組み合わせで構成された正弦波生成部４は、ＦＰＧＡ内部で正弦波系列を発生し、ＤＡＣで正弦波系列を電圧信号に変換している。この構成によれば、ＦＰＧＡの設計次第により、周波数チューニング・ワードＦＴＷのビット幅を４８ｂｉｔ以上に大きく設定することが可能である。 The sine wave generation unit 4 configured by a combination of an FPGA and a DAC generates a sine wave sequence inside the FPGA, and converts the sine wave sequence into a voltage signal by the DAC. According to this configuration, the bit width of the frequency tuning word FTW can be set larger than 48 bits depending on the design of the FPGA.

本例では、この正弦波生成部４（４ａ，４ｂ）の正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）の出力周波数を高くすることにより、回路雑音に起因する測定誤差を抑圧している。これにより、被測定信号と基準信号との２つの出力周波数の差（周波数オフセット）は、従来の分周器方式に比べて、大幅に小さくできる。 In this example, the measurement error caused by the circuit noise is suppressed by increasing the output frequency of the sine wave voltage signals u1 (t) and u2 (t) of the sine wave generation unit 4 (4a, 4b). . Thereby, the difference (frequency offset) between the two output frequencies of the signal under measurement and the reference signal can be greatly reduced as compared with the conventional frequency divider method.

例えばＦＴＷのビット数ｋｂｉｔのＤＤＳを正弦波生成部４として用いた場合、入力クロック周波数ｆ１に対する出力周波数の分解能Δｆは、Δｆ＝ｆ１／２^kである。この結果、周波数Δｆを高くしても、周波数オフセットに起因する測定誤差を大幅に小さくできる。 For example, in the case of using the DDS bit number kbit of FTW as a sine wave generator 4, the resolution Delta] f of the output frequency to the input clock frequency f1 is Δf = f1 / 2 ^k. As a result, even if the frequency Δf is increased, the measurement error due to the frequency offset can be greatly reduced.

Ａ／Ｄ変換部５は、正弦波生成部４（４ａ，４ｂ）からの２つの正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）を一定周期でサンプリングし、系列ｕ１（ｎ），ｕ２（ｎ）（但し、ｎ＝０，１，２，・・・）として出力している。 The A / D conversion unit 5 samples the two sine wave voltage signals u1 (t) and u2 (t) from the sine wave generation unit 4 (4a, 4b) at a constant period, and generates a series u1 (n), u2 ( n) (where n = 0, 1, 2,...).

位相復調部６は、Ａ／Ｄ変換部５からの系列ｕ１（ｎ），ｕ２（ｎ）間の瞬時位相の差φ（ｎ）を検出し、この検出した瞬時位相の差φ（ｎ）から時間差系列ｘ（ｎ）＝φ（ｎ）／２πｆ０（但し、ｆ０：Ａ／Ｄ変換部５の入力周波数）を算出している。 The phase demodulator 6 detects the instantaneous phase difference φ (n) between the series u1 (n) and u2 (n) from the A / D converter 5, and from the detected instantaneous phase difference φ (n). Time difference series x (n) = φ (n) / 2πf0 (where f0: input frequency of A / D converter 5) is calculated.

なお、位相復調部６は、例えば特許文献２に従来技術として図６に開示される直交検波方式や特許文献２の図６に開示される方式などを採用することができ、特に構成や方式が限定されるものではない。 Note that the phase demodulation unit 6 can employ, for example, the quadrature detection method disclosed in FIG. 6 as a conventional technique in Patent Document 2 or the method disclosed in FIG. It is not limited.

周波数オフセット補正部７は、位相復調部６から入力される時間差系列ｘ（ｎ）を用いて、ワンダ測定装置１で発生する周波数オフセットΔｆ０に起因する測定誤差を減算除去して補正し、この補正した時間差系列ｘ’（ｎ）＝ｘ（ｎ）−（Δｆ０／ｆ０）×（ｎ／Ｆｓ）を出力している（但し、ｎ＝０，１，２，・・・）。なお、Ｆｓはｘ（ｎ）のサンプリングレートであり、Ａ／Ｄ変換部５のサンプリング周波数に等しい。また、Δｆ０は制御部８から入力される周波数オフセット量（数値パラメータ）である。 The frequency offset correcting unit 7 uses the time difference series x (n) input from the phase demodulating unit 6 to subtract and correct the measurement error caused by the frequency offset Δf0 generated in the wander measuring apparatus 1, and corrects this correction. The time difference series x ′ (n) = x (n) − (Δf0 / f0) × (n / Fs) is output (where n = 0, 1, 2,...). Note that Fs is a sampling rate of x (n), and is equal to the sampling frequency of the A / D converter 5. Δf 0 is a frequency offset amount (numerical parameter) input from the control unit 8.

制御部８は、予め設定される被測定信号の公称周波数（ｆ１）と基準信号の公称周波数（ｆ２）に応じて、第１正弦波生成部４ａ及び第２正弦波生成部４ｂの出力周波数が規定の値に近づくように、第１正弦波生成部４ａ及び第２正弦波生成部４ｂにそれぞれＦＴＷ（周波数チューニング・ワード）を設定している。このＦＴＷの決定及び設定の手順については後述する。また、制御部８は、第１正弦波生成部４ａ及び第２正弦波生成部４ｂの出力周波数ｆ０（ｆ０’，ｆ０’’）から周波数オフセット量Δｆ０を算出し、この算出した周波数オフセット量Δｆ０を周波数オフセット補正部７に設定している。この周波数オフセット量Δｆ０の算出及び設定の手順については後述する。 The control unit 8 determines the output frequencies of the first sine wave generation unit 4a and the second sine wave generation unit 4b in accordance with the preset nominal frequency (f1) of the signal under measurement and the nominal frequency (f2) of the reference signal. An FTW (frequency tuning word) is set in each of the first sine wave generation unit 4a and the second sine wave generation unit 4b so as to approach the prescribed value. The procedure for determining and setting the FTW will be described later. Further, the control unit 8 calculates the frequency offset amount Δf0 from the output frequencies f0 (f0 ′, f0 ″) of the first sine wave generation unit 4a and the second sine wave generation unit 4b, and the calculated frequency offset amount Δf0. Is set in the frequency offset correction unit 7. The procedure for calculating and setting the frequency offset amount Δf0 will be described later.

ワンダ計算部９は、周波数オフセット補正部７により補正された時間差系列ｘ’（ｎ）を用いて、ＭＴＩＥ（マキシマムタイムインターバルエラー）、ＴＤＥＶ（タイムデビエーション）と呼ばれるワンダ量を計算している。 The wander calculation unit 9 uses the time difference series x ′ (n) corrected by the frequency offset correction unit 7 to calculate a wander amount called MTIE (maximum time interval error) and TDEV (time deviation).

表示部１０は、例えば液晶表示器などで構成され、ワンダ計算部９によって計算されたワンダ量、すなわちＭＴＩＥやＴＤＥＶなどを表示している。 The display unit 10 is composed of a liquid crystal display, for example, and displays the wander amount calculated by the wander calculation unit 9, that is, MTIE, TDEV, and the like.

次に、上記のように構成されたワンダ測定装置１のワンダ測定方法の手順について説明する。 Next, the procedure of the wander measurement method of the wander measurement apparatus 1 configured as described above will be described.

まず、ワンダ測定装置１を用いる装置使用者は、被測定信号の公称周波数ｆ１、基準信号の公称周波数ｆ２の値を制御部８に予め設定しておく。ワンダ測定の開始が指示されると、第１正弦波生成部４ａに被測定信号が入力され、第２正弦波生成部４ｂに基準信号が入力される。この際、被測定信号側の第１正弦波生成部４ａに入力される周波数は、分周器３の分周比をＮとすると、ｆ１／Ｎになる。 First, the apparatus user who uses the wander measuring apparatus 1 sets values of the nominal frequency f1 of the signal under measurement and the nominal frequency f2 of the reference signal in the control unit 8 in advance. When the start of wander measurement is instructed, the signal under measurement is input to the first sine wave generation unit 4a, and the reference signal is input to the second sine wave generation unit 4b. At this time, the frequency input to the first sine wave generator 4a on the measured signal side is f1 / N, where N is the frequency division ratio of the frequency divider 3.

そして、制御部８は、第１正弦波生成部４ａから出力される周波数が、予め定められた第１正弦波生成部４ａの出力周波数ｆ０に最も近づくように、ＦＴＷ１＝［（ｆ０／ｆ１）×Ｎ×２^k］…式（５）を用いて第１正弦波生成部４ａの周波数チューニング・ワードＦＴＷ１を決定する。なお、ｆ０：正弦波生成部の出力周波数の理想値（装置側の都合で決めて良い値）、ｆ１：被測定信号の公称周波数、Ｎ：分周器３の分周比（固定値）、ｋ：第１正弦波生成部４ａのビット数、［］：［］内の値を超えない最大の整数である。 The control unit 8 then sets FTW1 = [(f0 / f1) so that the frequency output from the first sine wave generation unit 4a is closest to the predetermined output frequency f0 of the first sine wave generation unit 4a. × N × 2 ^k ]... The frequency tuning word FTW1 of the first sine wave generation unit 4a is determined using Equation (5). F0: ideal value of the output frequency of the sine wave generator (value that can be determined for convenience on the apparatus side), f1: nominal frequency of the signal under measurement, N: frequency division ratio (fixed value) of the frequency divider 3; k: the number of bits of the first sine wave generator 4a, []: the maximum integer not exceeding the value in [].

そして、制御部８は、上記式（５）を用いて決定した周波数チューニング・ワードＦＴＷ１を被測定信号側の第１正弦波生成部４ａに設定する。この時、実際に第１正弦波生成部４ａから出力される周波数ｆ０’は、ｆ０’＝（ＦＴＷ１／２^k）×ｆ１…式（６）で表される。 And the control part 8 sets the frequency tuning word FTW1 determined using said Formula (5) to the 1st sine wave generation part 4a by the side of a to-be-measured signal. At this time, the frequency f0 ′ that is actually output from the first sine wave generator 4a is expressed by f0 ′ = (FTW1 / 2 ^k ) × f1 (6).

また、制御部８は、基準信号側の第２正弦波生成部４ｂの出力が、予め定められた第２正弦波生成部４ｂの出力周波数ｆ０’に最も近づくように、ＦＴＷ２＝［（ｆ０’／ｆ２）×２^k］…式（７）を用いて第２正弦波生成部４ｂのＦＴＷ２を決定する。 Further, the control unit 8 sets FTW2 = [(f0 ′) so that the output of the second sine wave generation unit 4b on the reference signal side is closest to the predetermined output frequency f0 ′ of the second sine wave generation unit 4b. / F2) × 2 ^k ]... FTW2 of the second sine wave generation unit 4b is determined using the equation (7).

そして、制御部８は、上記式を（７）を用いて決定した周波数チューニング・ワードＦＴＷ２を基準信号側の第２正弦波生成部４ｂに設定する。この時、実際に第２正弦波生成部４ｂから出力される周波数ｆ０’’は、ｆ０’’＝（ＦＴＷ２／２^k）×ｆ２…式（８）で表される。 Then, the control unit 8 sets the frequency tuning word FTW2 determined from the above equation using (7) in the second sine wave generation unit 4b on the reference signal side. At this time, the frequency f0 ″ actually output from the second sine wave generation unit 4b is expressed by f0 ″ = (FTW2 / 2 ^k ) × f2 (8).

これにより、２つの正弦波生成部４ａ，４ｂの出力周波数の差（周波数オフセット）Δｆ０は、上記式（６），（８）からΔｆ０＝ｆ０’−ｆ０’’＝（ＦＴＷ１×ｆ１−ＦＴＷ２×ｆ２）／２^k…式（９）で表される。 As a result, the difference (frequency offset) Δf0 between the output frequencies of the two sine wave generators 4a and 4b is expressed as Δf0 = f0′−f0 ″ = (FTW1 × f1−FTW2 ×) from the above equations (6) and (8). f2) / 2 ^k ... expressed by the equation (9).

そして、制御部８は、Δｆ０／ｆ０（出力周波数の誤差の比率）を補正値として、周波数オフセット補正部７に入力する。 Then, the control unit 8 inputs Δf0 / f0 (output frequency error ratio) to the frequency offset correction unit 7 as a correction value.

続いて、周波数オフセット補正部７は、制御部８から補正値が入力されると、ｘ’（ｎ）＝ｘ（ｎ）−（Δｆ０／ｆ０）×（ｎ／Ｆｓ）…式（１０）を用いて、周波数オフセットに起因する測定誤差を除去し、補正後の時間差系列ｘ’（ｎ）を出力する。なお、ｎ＝０，１，２，・・・、Ｆｓは時間差系列ｘ（ｎ）のサンプリングレート（Ａ／Ｄ変換部５のサンプリング周波数に等しい）である。 Subsequently, when the correction value is input from the control unit 8, the frequency offset correction unit 7 x ′ (n) = x (n) − (Δf 0 / f 0) × (n / Fs) (Equation 10) The measurement error due to the frequency offset is removed and the corrected time difference series x ′ (n) is output. Here, n = 0, 1, 2,..., Fs is the sampling rate of the time difference series x (n) (equal to the sampling frequency of the A / D converter 5).

次に、上記構成によるワンダ測定装置１の具体的な動作例について数値を示して説明する。 Next, a specific operation example of the wander measuring apparatus 1 having the above-described configuration will be described with numerical values.

被測定信号がＳＤＨのＳＴＭ−２５６伝送レート、基準信号が１．５４４ＭＨｚのクロック信号の場合、１／６４で分周したクロック信号の周波数は６２２．０８ＭＨｚになる。この周波数６２２．０８ＭＨｚを第１正弦波生成部４ａとしてのＤＤＳのクロック信号として、８０ｋＨｚ近傍の周波数を出力した場合、Ａ／Ｄ変換部５のＳＮＲ（＝１１６ｄＢ）に起因する測定誤差のｐｅａｋ−ｔｏ−ｐｅａｋは０．０４ｎｓとなる。 When the measured signal is an SDH STM-256 transmission rate and the reference signal is a 1.544 MHz clock signal, the frequency of the clock signal divided by 1/64 is 622.08 MHz. When this frequency 622.08 MHz is used as a DDS clock signal as the first sine wave generation unit 4a and a frequency in the vicinity of 80 kHz is output, the peak of the measurement error due to the SNR (= 116 dB) of the A / D conversion unit 5 The to-peak is 0.04 ns.

そして、正弦波生成部４（４ａ，４ｂ）としてのＤＤＳが４８ｂｉｔの時、ＤＤＳの出力間の周波数オフセットΔｆ０は、Δｆ０≦６２２．０８Ｍ／２⁴⁸≒２．２１×１０^-6［Ｈｚ］になる。この値であれば、経過時間１００００ｓでも０．１ｎｓの測定分解能を保つためには、時間差系列ｘ（ｎ）のビット数は１２ｂｉｔで良いため、従来技術（４１ｂｉｔ）に比べて大幅に回路リソースが少なくて済む。 When the DDS as the sine wave generator 4 (4a, 4b) is 48 bits, the frequency offset Δf0 between the outputs of the DDS is Δf0 ≦ 622.08M / 2 ⁴⁸ ≈2.21 × 10 ⁻⁶ [Hz]. Become. With this value, in order to maintain a measurement resolution of 0.1 ns even at an elapsed time of 10000 s, the number of bits of the time difference series x (n) may be 12 bits, so that circuit resources are significantly larger than in the prior art (41 bits). Less is enough.

さらに、周波数オフセット補正部７によって周波数オフセットΔｆをほぼ０でき、この周波数オフセットΔｆに起因する測定誤差を抑圧でき、その影響を実質的に無視して高精度な測定が可能になる。 Furthermore, the frequency offset correction unit 7 can reduce the frequency offset Δf to almost zero, and a measurement error caused by the frequency offset Δf can be suppressed, so that the influence can be substantially ignored and highly accurate measurement can be performed.

このように、本発明のワンダ測定装置及びワンダ測定方法によれば、特許文献１のタイムインターバルカウンタのような複雑で校正が必要となる高速アナログ回路を必要とせず、簡単な回路構成で回路雑音に起因する測定誤差を抑圧して高精度なワンダ測定を行うことができる。 As described above, according to the wander measuring apparatus and the wander measuring method of the present invention, a circuit noise can be obtained with a simple circuit configuration without requiring a complicated high-speed analog circuit such as the time interval counter disclosed in Patent Document 1 and requiring calibration. It is possible to suppress wander measurement with high accuracy by suppressing the measurement error caused by.

また、特許文献２の分周器を用いた方式では、被測定信号と基準信号の周波数が異なる場合、分周器の出力周波数を一致させるため、出力周波数を低くしていた。このため、回路雑音に起因する測定誤差が小さくならず、高精度化が困難であった。 In the method using the frequency divider of Patent Document 2, when the frequency of the signal under measurement and the reference signal are different, the output frequency is lowered in order to match the output frequency of the frequency divider. For this reason, the measurement error due to circuit noise is not reduced, and it is difficult to achieve high accuracy.

これに対し、本発明によれば、正弦波生成部４としてＤＤＳを用いることにより、Ａ／Ｄ変換部５の入力周波数を高くして回路雑音に起因する測定誤差を抑圧することができる。しかも、予測可能な周波数オフセットΔｆに起因する測定誤差を後段の演算回路（周波数オフセット補正部７）で除去することができる。その際、正弦波生成部４としてＤＤＳを用いたことにより、周波数オフセットΔｆに起因する測定誤差は、従来の分周器方式よりも大幅に小さくなり、演算回路は少ないリソースで実現することができる。その結果、簡単な構成で高精度のワンダ測定装置を実現することができる。 On the other hand, according to the present invention, by using DDS as the sine wave generation unit 4, it is possible to increase the input frequency of the A / D conversion unit 5 and suppress measurement errors caused by circuit noise. In addition, the measurement error caused by the predictable frequency offset Δf can be removed by a subsequent arithmetic circuit (frequency offset correction unit 7). At that time, by using DDS as the sine wave generation unit 4, the measurement error due to the frequency offset Δf is significantly smaller than that of the conventional frequency divider method, and the arithmetic circuit can be realized with less resources. . As a result, a highly accurate wander measuring device can be realized with a simple configuration.

１ワンダ測定装置
２クロック再生器
３分周器
４（４ａ，４ｂ）正弦波生成部
５Ａ／Ｄ変換部
６位相復調部
７周波数オフセット補正部
８制御部
９ワンダ計算部
１０表示部 DESCRIPTION OF SYMBOLS 1 Wander measuring device 2 Clock regenerator 3 Frequency divider 4 (4a, 4b) Sine wave generation part 5 A / D conversion part 6 Phase demodulation part 7 Frequency offset correction part 8 Control part 9 Wander calculation part 10 Display part

Claims

クロック信号による被測定信号と、クロック信号による基準信号とを動作クロックとしてそれぞれ正弦波電圧信号（ｕ１（ｔ），ｕ２（ｔ））を出力する１組の正弦波生成部（４ａ，４ｂ）と、
前記２つの正弦波電圧信号を一定周期でサンプリングして得られる系列（ｕ１（ｎ），ｕ２（ｎ））間の瞬時位相の差に基づく時間差系列（ｘ（ｎ））を出力する位相復調部（６）と、
前記時間差系列に基づいてワンダ量を計算するワンダ計算部（９）と、
予め設定される前記被測定信号の公称周波数と前記基準信号の公称周波数とに基づき、規定の出力周波数（ｆ０）に最も近づく周波数チューニング・ワード（ＦＴＷ１，ＦＴＷ２）を前記１組の正弦波生成部に設定して前記２つの正弦波電圧信号の出力周波数を制御し、回路雑音に起因する測定誤差を抑圧する制御部（８）とを備えたことを特徴とするワンダ測定装置。 A set of sine wave generators (4a, 4b) for outputting sine wave voltage signals (u1 (t), u2 (t)) using the signal under measurement by the clock signal and the reference signal by the clock signal as operation clocks, respectively; ,
A phase demodulator that outputs a time difference sequence (x (n)) based on a difference in instantaneous phase between sequences (u1 (n), u2 (n)) obtained by sampling the two sine wave voltage signals at a constant period (6) and
A wander calculator (9) for calculating a wander amount based on the time difference series;
Based on the preset nominal frequency of the signal under measurement and the nominal frequency of the reference signal, the frequency tuning words (FTW1, FTW2) that are closest to the specified output frequency (f0) are set as the set of sine wave generators. And a control unit (8) for controlling the output frequency of the two sinusoidal voltage signals to suppress measurement errors caused by circuit noise.

前記制御部（８）は、前記周波数チューニング・ワードの設定に基づく前記正弦波電圧信号（ｕ１（ｔ），ｕ２（ｔ））の出力周波数の差を周波数オフセット（Δｆ）として算出し、
前記周波数オフセットを用いて前記位相復調部（６）から出力される時間差系列を補正し、前記周波数オフセットに起因する測定誤差を抑圧する周波数オフセット補正部を更に備えたことを特徴とする請求項１記載のワンダ測定装置。 The control unit (8) calculates a difference between output frequencies of the sine wave voltage signals (u1 (t), u2 (t)) based on the setting of the frequency tuning word as a frequency offset (Δf),
The frequency offset correction unit for correcting a time difference sequence output from the phase demodulation unit (6) using the frequency offset and suppressing a measurement error caused by the frequency offset. The wander measuring device described.

クロック信号による被測定信号と、クロック信号による基準信号とを動作クロックとしてそれぞれ正弦波電圧信号（ｕ１（ｔ），ｕ２（ｔ））を出力するステップと、
前記２つの正弦波電圧信号を一定周期でサンプリングして得られる系列（ｕ１（ｎ），ｕ２（ｎ））間の瞬時位相の差に基づく時間差系列（ｘ（ｎ））を出力するステップと、
前記時間差系列に基づいてワンダ量を計算するステップと、
予め設定される前記被測定信号の公称周波数と前記基準信号の公称周波数とに基づき、規定の出力周波数（ｆ０）に最も近づく周波数チューニング・ワード（ＦＴＷ１，ＦＴＷ２）を設定して前記２つの正弦波電圧信号の出力周波数を制御し、回路雑音に起因する測定誤差を抑圧するステップとを含むことを特徴とするワンダ測定方法。 Outputting sinusoidal voltage signals (u1 (t), u2 (t)) using the signal under measurement by the clock signal and the reference signal by the clock signal as operation clocks,
Outputting a time difference series (x (n)) based on a difference in instantaneous phase between series (u1 (n), u2 (n)) obtained by sampling the two sinusoidal voltage signals at a constant period;
Calculating a wander amount based on the time difference series;
Based on the preset nominal frequency of the signal under measurement and the nominal frequency of the reference signal, frequency tuning words (FTW1, FTW2) that are closest to a specified output frequency (f0) are set, and the two sine waves are set. A wander measurement method comprising: controlling an output frequency of the voltage signal and suppressing a measurement error caused by circuit noise.

前記周波数チューニング・ワードの設定に基づく前記２つの正弦波電圧信号の出力周波数の差を周波数オフセット（Δｆ）として算出するステップと、
前記周波数オフセットを用いて前記時間差系列を補正し、前記周波数オフセットに起因する測定誤差を抑圧するステップとを更に含むことを特徴とする請求項３記載のワンダ測定方法。 Calculating a difference in output frequency between the two sinusoidal voltage signals based on the setting of the frequency tuning word as a frequency offset (Δf);
The wander measurement method according to claim 3, further comprising: correcting the time difference series using the frequency offset to suppress a measurement error caused by the frequency offset.