JP2013087739A - Signal output circuit - Google Patents
Signal output circuit Download PDFInfo
- Publication number
- JP2013087739A JP2013087739A JP2011231309A JP2011231309A JP2013087739A JP 2013087739 A JP2013087739 A JP 2013087739A JP 2011231309 A JP2011231309 A JP 2011231309A JP 2011231309 A JP2011231309 A JP 2011231309A JP 2013087739 A JP2013087739 A JP 2013087739A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- output
- signal
- electrode
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本発明は、入力される信号に応じて所定の信号を出力する信号出力回路に関する。 The present invention relates to a signal output circuit that outputs a predetermined signal in accordance with an input signal.
この種の信号出力回路は、様々な用途に用いられている。例えば、自動車の場合、信号出力回路は、エンジンの始動、ブレーキの補助、ヘッドランプの点灯などのため、それぞれの負荷を駆動させる信号を出力する。これらの負荷を駆動させる駆動装置には、安全性や信頼性が求められている。もし、回路の誤動作により負荷の駆動が停止してしまうと、自動車が走行できなくなるおそれがある。 This type of signal output circuit is used in various applications. For example, in the case of an automobile, the signal output circuit outputs a signal for driving each load in order to start the engine, assist the brake, turn on the headlamp, and the like. A drive device that drives these loads is required to have safety and reliability. If the driving of the load stops due to a malfunction of the circuit, there is a possibility that the automobile cannot run.
特許文献１には、スイッチオン信号に基づいて負荷を切り換えるために、２つの直列に接続されたＭＯＳＦＥＴ出力段を備えた回路装置の例が記載されている。これらのＭＯＳＦＥＴは、それぞれ、論理回路を介して制御される。そして、ＭＯＳＦＥＴの短絡を相互監視するために、論理回路同士は、接続経路を介して接続される。
また、特許文献２には、負荷として自動車におけるエンジン、ブレーキ、ヘッドランプ、パワーウィンドウを駆動する駆動回路の例が記載されている。
さらに、特許文献３〜５には、負荷として自動車のスタータモータを駆動する駆動回路の例が記載されている。
Furthermore,
特許文献３のスタータモータ駆動回路は、バッテリとスタータモータとの間に介装されたスタータスイッチに並列接続された第１リレーと、第１リレーに直列接続された第２リレーと、第１リレーと第２リレーとの間に接続されて各リレーへの作動制御信号および通電状態を検出する通電状態検出手段と、この通電状態検出手段からの情報に基づいて、第１リレーおよび第２リレーの故障を判定する故障判定手段とを備えている。これにより、第１リレーと第２リレーの一方が故障しても、他方のリレーを制御することで確実にスタータモータの作動・停止を制御できるようにしている。
The starter motor drive circuit of
特許文献４のスタータモータ駆動回路は、スタータモータと電源との間に設けられた、リレー回路とＦＥＴとの直列接続回路と、イグニッションスイッチがＯＮされた際に、リレー回路をＯＮとした後、ＦＥＴをＯＮとし、イグニッションスイッチがＯＦＦされた際には、ＦＥＴをＯＦＦとした後に、リレー回路をＯＦＦとするように制御するＣＰＵとを備えている。これにより、リレー回路をＯＮ・ＯＦＦする際に、直列接続回路に電流が流れないようにして、アークの発生およびリレー接点の溶着を防止している。
The starter motor drive circuit of
特許文献５のスタータモータ駆動回路は、スタータモータを駆動すべくリレーコイルの通電指令を出した時のスタータモータ用端子の電位に基づいて、リレーコイルの通電系統の良否を判定する第１の異常検出手段と、リレーコイルの通電指令を出していない時における、車載機器駆動用電気負荷の通電時のスタータモータ用端子の電位に基づいて、接地ラインの良否を判定する第２の異常検出手段とを備えている。これにより、リレーコイルの通電系統の異常検出系を用いて、接地ラインの断線や接触不良を検出できるようにするとともに、スタータモータの誤動作を防止している。
The starter motor drive circuit of
本発明は、回路の一部が故障した場合でも、入力される信号に応じた正常な信号を出力できる信号出力回路を提供することを課題としている。 An object of the present invention is to provide a signal output circuit capable of outputting a normal signal corresponding to an input signal even when a part of the circuit fails.
本発明に係る信号出力回路は、第１スイッチング素子、第２スイッチング素子、および第３スイッチング素子を有するスイッチング回路と、スイッチング回路の各スイッチング素子を制御する制御部と、スイッチング回路の動作に基づいて所定の信号を出力する第１出力端子および第２出力端子とを備えている。各スイッチング素子は、第１電極、第２電極、および第３電極を有している。第１スイッチング素子の第１電極は電源に、第２電極は第２スイッチング素子の第１電極に、第３電極は制御部に、それぞれ接続されている。第２スイッチング素子の第２電極は第１出力端子に、第３電極は制御部に、それぞれ接続されている。第３スイッチング素子の第１電極は第１スイッチング素子の第２電極に、第２電極は第２出力端子に、第３電極は制御部に、それぞれ接続されている。 A signal output circuit according to the present invention is based on a switching circuit having a first switching element, a second switching element, and a third switching element, a control unit that controls each switching element of the switching circuit, and an operation of the switching circuit. A first output terminal and a second output terminal for outputting a predetermined signal are provided. Each switching element has a first electrode, a second electrode, and a third electrode. The first electrode of the first switching element is connected to the power source, the second electrode is connected to the first electrode of the second switching element, and the third electrode is connected to the control unit. The second electrode of the second switching element is connected to the first output terminal, and the third electrode is connected to the control unit. The first electrode of the third switching element is connected to the second electrode of the first switching element, the second electrode is connected to the second output terminal, and the third electrode is connected to the control unit.
このような構成によれば、電源と第１出力端子との間に、第１スイッチング素子および第２スイッチング素子が直列に接続され、電源と第２出力端子との間に、第１スイッチング素子および第３スイッチング素子が直列に接続されることになる。このため、例えば、第１スイッチング素子がショート状態となった場合でも、第２スイッチング素子と第３スイッチング素子が正常であれば、第１出力端子には、第２スイッチング素子のＯＮ・ＯＦＦ状態に応じた正常な信号が出力され、第２出力端子には、第３スイッチング素子のＯＮ・ＯＦＦ状態に応じた正常な信号が出力される。 According to such a configuration, the first switching element and the second switching element are connected in series between the power supply and the first output terminal, and the first switching element and the second output terminal are connected between the power supply and the second output terminal. The third switching element is connected in series. For this reason, for example, even when the first switching element is short-circuited, if the second switching element and the third switching element are normal, the first output terminal is in the ON / OFF state of the second switching element. Accordingly, a normal signal corresponding to the ON / OFF state of the third switching element is output to the second output terminal.
本発明において、制御部は、第１スイッチの信号が入力される第１入力ポートと、上位装置からの外部信号が入力される第２入力ポートと、第１スイッチング素子の第３電極へ信号を出力する第１出力ポートと、第２スイッチング素子の第３電極へ信号を出力する第２出力ポートと、第３スイッチング素子の第３電極へ信号を出力する第３出力ポートとを有し、第１入力ポートに入力される第１スイッチの信号と、第２入力ポートに入力される外部信号とに基づいて、第１出力ポート、第２出力ポート、および第３出力ポートへ所定の信号を出力するようにしてもよい。 In the present invention, the control unit sends a signal to the first input port to which the signal of the first switch is input, the second input port to which the external signal from the host device is input, and the third electrode of the first switching element. A first output port for outputting, a second output port for outputting a signal to the third electrode of the second switching element, and a third output port for outputting a signal to the third electrode of the third switching element, A predetermined signal is output to the first output port, the second output port, and the third output port based on the signal of the first switch input to the one input port and the external signal input to the second input port. You may make it do.
この場合、第１入力ポート入力される第１スイッチの信号が、第１スイッチング素子の第３電極、および、第２スイッチング素子の第３電極にも同時に入力されるように構成してもよい。 In this case, the first switch signal input to the first input port may be simultaneously input to the third electrode of the first switching element and the third electrode of the second switching element.
本発明において、第１出力端子は、第２スイッチの一端に接続され、第２出力端子は、第２スイッチの他端に接続されるとともに、リレーのコイルに接続されるように構成してもよい。 In the present invention, the first output terminal may be connected to one end of the second switch, and the second output terminal may be connected to the other end of the second switch and connected to the relay coil. Good.
本発明において、第１スイッチは、例えば車両のスタータスイッチであり、第２スイッチは、例えば車両のシフトポジションスイッチであり、リレーは、例えば車両のスタータリレーである。 In the present invention, the first switch is, for example, a vehicle starter switch, the second switch is, for example, a vehicle shift position switch, and the relay is, for example, a vehicle starter relay.
本発明において、各スイッチング素子は、それぞれ１対のスイッチング素子から構成されていてもよい。この場合、１対のスイッチング素子における一方のスイッチング素子の第１電極、第２電極、および第３電極は、それぞれ、他方のスイッチング素子の第１電極、第２電極、および第３電極と共通に接続される。 In the present invention, each switching element may be composed of a pair of switching elements. In this case, the first electrode, the second electrode, and the third electrode of one switching element in the pair of switching elements are respectively in common with the first electrode, the second electrode, and the third electrode of the other switching element. Connected.
本発明において、各スイッチング素子にＦＥＴを用いてもよい。この場合、ＦＥＴのドレインは第１電極を構成し、ソースは第２電極を構成し、ゲートは第３電極を構成する。 In the present invention, an FET may be used for each switching element. In this case, the drain of the FET constitutes the first electrode, the source constitutes the second electrode, and the gate constitutes the third electrode.
本発明によれば、回路の一部が故障した場合でも、入力される信号に応じた正常な信号の出力が可能な信号出力回路を提供することができる。 According to the present invention, it is possible to provide a signal output circuit capable of outputting a normal signal according to an input signal even when a part of the circuit fails.
以下、本発明の実施形態につき、図面を参照しながら説明する。各図において、同一の部分または対応する部分には、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals.
図１において、ＣＰＵ３、スイッチング回路１００、第１出力端子Ｔ１、および第２出力端子Ｔ２により、本実施形態に係る信号出力回路が構成される。スイッチング回路１００は、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、第３スイッチング素子Ｑ３とを有しており、スイッチング素子Ｑ１〜Ｑ３は、それぞれＦＥＴからなる。
In FIG. 1, the signal output circuit according to the present embodiment is configured by the
ＣＰＵ３は、２つの入力ポート４、５と、３つの出力ポート６〜８を備えている。入力ポート４には、操作スイッチ２（ＳＷ１）を介して、直流電源であるバッテリ１が接続される。操作スイッチ２の一端は、バッテリ１の正極に接続され、操作スイッチ２の他端は、ＣＰＵ３の入力ポート４に接続されている。バッテリ１の負極はグランドに接地されている。
The
ＣＰＵ３の入力ポート４には、操作スイッチ２の信号が入力される。この信号は、Ｐ１、Ｐ２、Ｐ３の各点に同時に現われる。図１では、便宜上、Ｐ１〜Ｐ３に現われる操作スイッチ２の信号を「ＳＷ１」で表示してある。Ｐ１〜Ｐ３の各点は、実際には、基板上で配線パターンにより電気的に接続されている。したがって、入力ポート４に入力される操作スイッチ２の信号は、第１スイッチング素子Ｑ１のゲートｇと、第２スイッチング素子Ｑ２のゲートｇにも同時に入力される。
A signal from the
ＣＰＵ３の入力ポート５には、図示しない上位装置からの外部信号が入力される。出力ポート６は、第１スイッチング素子Ｑ１のゲートｇへ信号（出力Ａ）を出力する。出力ポート７は、第２スイッチング素子Ｑ２のゲートｇへ信号（出力Ｂ）を出力する。出力ポート８は、第３スイッチング素子Ｑ３のゲートｇへ信号（出力Ｃ）を出力する。
An external signal from a host device (not shown) is input to the
第１スイッチング素子Ｑ１のドレインｄは、電源Ｖｂに接続され、第１スイッチング素子Ｑ１のソースｓは、第２スイッチング素子Ｑ２のドレインｄに接続され、第１スイッチング素子Ｑ１のゲートｇは、ＣＰＵ３の出力ポート６に接続されている。第２スイッチング素子Ｑ２のソースｓは、第１出力端子Ｔ１に接続され、第２スイッチング素子Ｑ２のゲートｇは、ＣＰＵ３の出力ポート７に接続されている。第３スイッチング素子Ｑ３のドレインｄは、第１スイッチング素子Ｑ１のソースｓに接続されている。第３スイッチング素子Ｑ３のソースｓは、第２出力端子Ｔ２に接続され、第３スイッチング素子Ｑ３のゲートｇは、ＣＰＵ３の出力ポート８に接続されている。
The drain d of the first switching element Q1 is connected to the power supply Vb, the source s of the first switching element Q1 is connected to the drain d of the second switching element Q2, and the gate g of the first switching element Q1 is connected to the
後述するように、ＣＰＵ３は、入力ポート４に入力される操作スイッチ２の信号と、入力ポート５に入力される外部信号とに基づいて、出力ポート６〜８へ所定の信号を出力し、スイッチング回路１００の各スイッチング素子Ｑ１〜Ｑ３をＯＮ、ＯＦＦさせる。ＣＰＵ３が、出力ポート６〜８のどのポートへ信号を出力するかは、入力ポート４に入力される操作スイッチ２の信号と、入力ポート５に入力される外部信号によって決まる。
As will be described later, the
第１出力端子Ｔ１は、操作スイッチ９（ＳＷ２）の一端に接続され、第２出力端子Ｔ２は、操作スイッチ９の他端に接続されている。第２出力端子Ｔ２には、リレー１０のコイル１０ａの一端が接続されている。コイル１０ａの他端は、グランドに接地されている。リレー１０の接点１０ｂの一端は電源Ｖｂに接続され、他端は負荷２０に接続されている。リレー１０のコイル１０ａに通電されて、接点１０ｂが閉じると、電源Ｖｂから負荷２０に給電が行われて、負荷２０が駆動される。
The first output terminal T1 is connected to one end of the operation switch 9 (SW2), and the second output terminal T2 is connected to the other end of the
以上の構成において、ＣＰＵ３は、本発明における「制御部」に相当する。ＣＰＵ３の入力ポート４、５は、それぞれ本発明における「第１入力ポート」、「第２入力ポート」に相当する。ＣＰＵ３の出力ポート６、７、８は、それぞれ本発明における「第１出力ポート」、「第２出力ポート」、「第３出力ポート」に相当する。各スイッチング素子Ｑ１〜Ｑ３のドレインｄ、ソースｓ、ゲートｇは、それぞれ本発明における「第１電極」、「第２電極」、「第３電極」に相当する。操作スイッチ２は、本発明における「第１スイッチ」に相当し、操作スイッチ９は、本発明における「第２スイッチ」に相当する。
In the above configuration, the
次に、図１の回路の動作について説明する。 Next, the operation of the circuit of FIG. 1 will be described.
最初に、スイッチング素子Ｑ１〜Ｑ３に故障が発生していない正常時の動作について説明する。図２は、非動作時における回路状態と、各部の信号波形を示している。信号波形図において、「ＳＷ１」は操作スイッチ２の信号、「ＳＷ２」は操作スイッチ９の信号、「出力Ａ」〜「出力Ｃ」は、それぞれ図１の出力ポート６〜８からの出力を表している。「Ｑ１」〜「Ｑ３」は、スイッチング素子Ｑ１〜Ｑ３のＯＮ・ＯＦＦ状態、「出力１」は第１出力端子Ｔ１からの出力、「出力２」は第２出力端子Ｔ２からの出力を表している。「リレー」は、リレー１０の接点１０ｂのＯＮ・ＯＦＦ状態を表している。図３〜図１７の信号波形図においても同様である。
First, a normal operation in which no failure has occurred in the switching elements Q1 to Q3 will be described. FIG. 2 shows a circuit state during non-operation and signal waveforms of each part. In the signal waveform diagram, “SW1” is a signal of the
図２の非動作時においては、ＳＷ１、ＳＷ２はともにＯＦＦとなっている。また、ＣＰＵ３に外部信号が入力されていないので、出力Ａ〜出力Ｃは全てＬ（ローレベル）となっている。このため、スイッチング素子Ｑ１〜Ｑ３は全てＯＦＦの状態にあり、出力１と出力２は共にＯＦＦの状態にある。したがって、リレー１０のコイル１０ａに通電がされず、接点１０ｂはＯＦＦであるので、負荷２０は駆動されない。
In the non-operating state of FIG. 2, both SW1 and SW2 are OFF. Further, since no external signal is input to the
図３は、正常動作時における回路状態と、各部の信号波形を示している。ここでは、操作スイッチ９が閉じてＳＷ２がＯＮとなっている状態で、操作スイッチ２が閉じてＳＷ１がＯＮになった場合を例示している。ＣＰＵ３には、外部信号が入力されていないものとする。
FIG. 3 shows circuit states during normal operation and signal waveforms at various parts. Here, a case where the
図３の状態では、ＣＰＵ３へ操作スイッチ２の信号が入力されるが、外部信号の入力がないので、出力Ａ〜出力Ｃは全てＬとなる。その一方、ＳＷ１のＯＮによって、第１スイッチング素子Ｑ１のゲートｇと、第２スイッチング素子Ｑ２のゲートｇが共にＨ（ハイレベル）となるので、スイッチング素子Ｑ１、Ｑ２がＯＮする。スイッチング素子Ｑ３はＯＦＦのままである。すなわち、第１出力端子Ｔ１の出力１はＯＮ状態であり、第２出力端子Ｔ２の出力２はＯＦＦ状態である。このため、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ２、第１出力端子Ｔ１、および操作スイッチ９を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
In the state of FIG. 3, the signal of the
図４は、正常動作時における他の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ９が閉じてＳＷ２がＯＮとなっている状態で、ＣＰＵ３に外部信号が入力された場合を例示している。操作スイッチ２は開いていて、ＳＷ１はＯＦＦになっているものとする。
FIG. 4 shows other circuit states during normal operation and signal waveforms of the respective parts. Here, a case where an external signal is input to the
図４の状態では、ＣＰＵ３に操作スイッチ２の信号は入力されないが、外部信号が入力されることで、ＣＰＵ３は、当該外部信号に応じた信号を出力する。ここでは、出力ポート６、７に信号が出力されて、出力Ａおよび出力ＢがＨとなっている。このため、スイッチング素子Ｑ１、Ｑ２がＯＮする。一方、スイッチング素子Ｑ３は、ＯＦＦのままである。すなわち、第１出力端子Ｔ１の出力１はＯＮ状態であり、第２出力端子Ｔ２の出力２はＯＦＦ状態である。したがって、図３の場合と同様に、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ２、第１出力端子Ｔ１、および操作スイッチ９を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
In the state of FIG. 4, the signal of the
図５は、正常動作時における他の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ２と操作スイッチ９が共に開いている状態で、ＣＰＵ３に外部信号が入力された場合を例示している。ＳＷ１、ＳＷ２は、いずれもＯＦＦである。なお、図５で入力される外部信号は、図４で入力される外部信号とは異なる信号である。
FIG. 5 shows other circuit states during normal operation and signal waveforms of the respective parts. Here, a case where an external signal is input to the
図５の状態では、ＣＰＵ３に操作スイッチ２の信号は入力されないが、外部信号が入力されることで、ＣＰＵ３は、当該外部信号に応じた信号を出力する。ここでは、出力ポート６、８に信号が出力されて、出力Ａおよび出力ＣがＨとなっている。このため、スイッチング素子Ｑ１、Ｑ３がＯＮする。一方、スイッチング素子Ｑ２はＯＦＦのままである。すなわち、第１出力端子Ｔ１の出力１はＯＦＦ状態であり、第２出力端子Ｔ２の出力２はＯＮ状態である。このため、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ３、および第２出力端子Ｔ２を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
In the state of FIG. 5, the signal of the
次に、スイッチング素子Ｑ１〜Ｑ３のドレイン・ソース間が常時ショート状態となる故障（ＯＮ故障）が発生した場合の動作について説明する。 Next, an operation when a failure (ON failure) in which the drain and source of the switching elements Q1 to Q3 are always short-circuited occurs will be described.
図６は、第１スイッチング素子Ｑ１がショートした場合の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ９が閉じてＳＷ２がＯＮとなっている状態で、操作スイッチ２が閉じてＳＷ１がＯＮになった場合を例示している。ＣＰＵ３には、外部信号が入力されていないものとする。
FIG. 6 shows the circuit state when the first switching element Q1 is short-circuited and the signal waveforms of the respective parts. Here, a case where the
図６の状態では、ＣＰＵ３へ操作スイッチ２の信号が入力されるが、外部信号の入力がないので、出力Ａ〜出力Ｃは全てＬとなる。その一方、ＳＷ１のＯＮによって、第２スイッチング素子Ｑ２のゲートｇがＨとなるので、第２スイッチング素子Ｑ２がＯＮする。第３スイッチング素子Ｑ３はＯＦＦのままである。また、ＳＷ１のＯＮによって、第１スイッチング素子Ｑ１のゲートｇもＨとなる。ところが、第１スイッチング素子Ｑ１は、ショートしているので、ＳＷ１のＯＮ・ＯＦＦにかかわらず常にＯＮ状態にある。しかるに、第２スイッチング素子Ｑ２は正常状態にあって、ＳＷ１に同期してＯＮ・ＯＦＦするので、第１出力端子Ｔ１の出力１は、ＳＷ１のＯＮによってＯＮ状態となる。第２出力端子Ｔ２の出力２は、ＯＦＦ状態である。このため、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ２、第１出力端子Ｔ１、および操作スイッチ９を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
In the state of FIG. 6, the signal of the
図７は、第１スイッチング素子Ｑ１がショートした場合の他の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ９が閉じてＳＷ２がＯＮとなっている状態で、ＣＰＵ３に外部信号が入力された場合を例示している。操作スイッチ２は開いていて、ＳＷ１はＯＦＦになっているものとする。
FIG. 7 shows other circuit states when the first switching element Q1 is short-circuited, and signal waveforms of the respective parts. Here, a case where an external signal is input to the
図７の状態では、ＣＰＵ３に操作スイッチ２の信号は入力されないが、外部信号が入力されることで、ＣＰＵ３は、当該外部信号に応じた信号を出力する。ここでは、出力ポート６、７に信号が出力されて、出力Ａおよび出力ＢがＨとなっている。出力ＢがＨとなることで、第２スイッチング素子Ｑ２がＯＮする。第３スイッチング素子Ｑ３は、ＯＦＦのままである。一方、第１スイッチング素子Ｑ１は、出力ＡのＨ、Ｌにかかわらず、常にＯＮ状態にある。しかるに、第２スイッチング素子Ｑ２は正常状態にあって、出力Ｂに同期してＯＮ・ＯＦＦするので、第１出力端子Ｔ１の出力１は、出力ＢがＨになることで、ＯＮ状態となる。第２出力端子Ｔ２の出力２は、ＯＦＦ状態である。このため、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ２、第１出力端子Ｔ１、および操作スイッチ９を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
In the state of FIG. 7, the signal of the
図８は、第１スイッチング素子Ｑ１がショートした場合の他の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ２と操作スイッチ９が共に開いている状態で、ＣＰＵ３に外部信号が入力された場合を例示している。ＳＷ１、ＳＷ２は、いずれもＯＦＦである。なお、図８で入力される外部信号は、図７で入力される外部信号とは異なる信号である。
FIG. 8 shows another circuit state when the first switching element Q1 is short-circuited, and signal waveforms of each part. Here, a case where an external signal is input to the
図８の状態では、ＣＰＵ３に操作スイッチ２の信号は入力されないが、外部信号が入力されることで、ＣＰＵ３は、当該外部信号に応じた信号を出力する。ここでは、出力ポート６、８に信号が出力されて、出力Ａおよび出力ＣがＨとなっている。出力ＣがＨとなることで、第３スイッチング素子Ｑ３がＯＮする。第２スイッチング素子Ｑ２は、ＯＦＦのままである。一方、第１スイッチング素子Ｑ１は、出力ＡのＨ、Ｌにかかわらず、常にＯＮ状態にある。しかるに、第３スイッチング素子Ｑ３は正常状態にあって、出力Ｃに同期してＯＮ・ＯＦＦするので、第２出力端子Ｔ２の出力２は、出力ＣがＨになることで、ＯＮ状態となる。第１出力端子Ｔ１の出力１は、ＯＦＦ状態である。このため、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ３、および第２出力端子Ｔ２を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
In the state of FIG. 8, the signal of the
図９は、第１スイッチング素子Ｑ１がショートした場合の非動作時の回路状態と、各部の信号波形を示している。操作スイッチ２と操作スイッチ９は共に開いていて、ＳＷ１、ＳＷ２は、いずれもＯＦＦである。また、ＣＰＵ３に外部信号の入力はなく、出力Ａ〜出力Ｃは全てＬとなっている。
FIG. 9 shows the circuit state during non-operation when the first switching element Q1 is short-circuited and the signal waveforms of each part. Both the
図９の状態では、ショートしている第１スイッチング素子Ｑ１は、常にＯＮ状態にあるが、正常状態にある第２スイッチング素子Ｑ２および第３スイッチング素子Ｑ３は共にＯＦＦしている。このため、スイッチング素子Ｑ１から、スイッチング素子Ｑ２、Ｑ３を介して、第１出力端子Ｔ１および第２出力端子Ｔ２へ至る電流経路は形成されない。すなわち、第１出力端子Ｔ１の出力１と、第２出力端子Ｔ２の出力２は、共にＯＦＦ状態を維持する。したがって、各出力端子Ｔ１、Ｔ２に意図しない信号が出力されることはなく、リレー１０のコイル１０ａに通電はされない。
In the state of FIG. 9, the short-circuited first switching element Q1 is always in the ON state, but the second switching element Q2 and the third switching element Q3 in the normal state are both OFF. For this reason, a current path from the switching element Q1 to the first output terminal T1 and the second output terminal T2 through the switching elements Q2 and Q3 is not formed. That is, the
図１０は、第２スイッチング素子Ｑ２がショートした場合の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ９が閉じてＳＷ２がＯＮとなっている状態で、操作スイッチ２が閉じてＳＷ１がＯＮになった場合を例示している。ＣＰＵ３には、外部信号が入力されていないものとする。
FIG. 10 shows the circuit state when the second switching element Q2 is short-circuited and the signal waveforms of the respective parts. Here, a case where the
図１０の状態では、ＣＰＵ３へ操作スイッチ２の信号が入力されるが、外部信号の入力がないので、出力Ａ〜出力Ｃは全てＬとなる。その一方、ＳＷ１のＯＮによって、第１スイッチング素子Ｑ１のゲートｇがＨとなるので、第１スイッチング素子Ｑ１がＯＮする。第３スイッチング素子Ｑ３はＯＦＦのままである。また、ＳＷ１のＯＮによって、第２スイッチング素子Ｑ２のゲートｇもＨとなる。ところが、第２スイッチング素子Ｑ２は、ショートしているので、ＳＷ１のＯＮ・ＯＦＦにかかわらず常にＯＮ状態にある。しかるに、第１スイッチング素子Ｑ１は正常状態にあって、ＳＷ１に同期してＯＮ・ＯＦＦするので、第１出力端子Ｔ１の出力１は、ＳＷ１のＯＮによってＯＮ状態となる。第２出力端子Ｔ２の出力２は、ＯＦＦ状態である。このため、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ２、第１出力端子Ｔ１、および操作スイッチ９を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
In the state of FIG. 10, the signal of the
図１１は、第２スイッチング素子Ｑ２がショートした場合の他の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ９が閉じてＳＷ２がＯＮとなっている状態で、ＣＰＵ３に外部信号が入力された場合を例示している。操作スイッチ２は開いていて、ＳＷ１はＯＦＦになっているものとする。
FIG. 11 shows other circuit states when the second switching element Q2 is short-circuited, and signal waveforms of the respective parts. Here, a case where an external signal is input to the
図１１の状態では、ＣＰＵ３に操作スイッチ２の信号は入力されないが、外部信号が入力されることで、ＣＰＵ３は、当該外部信号に応じた信号を出力する。ここでは、出力ポート６、７に信号が出力されて、出力Ａおよび出力ＢがＨとなっている。出力ＡがＨとなることで、第１スイッチング素子Ｑ１がＯＮする。第３スイッチング素子Ｑ３は、ＯＦＦのままである。一方、第２スイッチング素子Ｑ２は、出力ＢのＨ、Ｌにかかわらず、常にＯＮ状態にある。しかるに、第１スイッチング素子Ｑ１は正常状態にあって、出力Ａに同期してＯＮ・ＯＦＦするので、第１出力端子Ｔ１の出力１は、出力ＡがＨになることで、ＯＮ状態となる。第２出力端子Ｔ２の出力２は、ＯＦＦ状態である。このため、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ２、第１出力端子Ｔ１、および操作スイッチ９を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
In the state of FIG. 11, the signal of the
図１２は、第２スイッチング素子Ｑ２がショートした場合の他の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ２と操作スイッチ９が共に開いている状態で、ＣＰＵ３に外部信号が入力された場合を例示している。ＳＷ１、ＳＷ２は、いずれもＯＦＦである。なお、図１２で入力される外部信号は、図１１で入力される外部信号とは異なる信号である。
FIG. 12 shows other circuit states when the second switching element Q2 is short-circuited, and signal waveforms of the respective parts. Here, a case where an external signal is input to the
図１２の状態では、ＣＰＵ３に操作スイッチ２の信号は入力されないが、外部信号が入力されることで、ＣＰＵ３は、当該外部信号に応じた信号を出力する。ここでは、出力ポート６、８に信号が出力されて、出力Ａおよび出力ＣがＨとなっている。出力ＡがＨとなることで、第１スイッチング素子Ｑ１がＯＮし、また、出力ＣがＨとなることで、第３スイッチング素子Ｑ３がＯＮする。一方、第２スイッチング素子Ｑ２は、出力ＢがＬであるにもかかわらず、常にＯＮ状態にある。したがって、第１出力端子Ｔ１の出力１はＯＮ状態、第２出力端子Ｔ２の出力２もＯＮ状態となり、第１出力端子Ｔ１に、本来出ないはずの出力が現われる。しかるに、操作スイッチ９は開いているので、第１出力端子Ｔ１の出力は、リレー１０のコイル１０ａに影響しない。また、仮に、操作スイッチ９が閉じていたとしても、出力１と出力２は共にＯＮ状態であるから、リレー１０の動作に問題は生じない。
In the state of FIG. 12, the signal of the
結局、図１２の場合は、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ３、および第２出力端子Ｔ２を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
After all, in the case of FIG. 12, the
図１３は、第２スイッチング素子Ｑ２がショートした場合の非動作時の回路状態と、各部の信号波形を示している。操作スイッチ２と操作スイッチ９は共に開いていて、ＳＷ１、ＳＷ２は、いずれもＯＦＦである。また、ＣＰＵ３に外部信号の入力はなく、出力Ａ〜出力Ｃは全てＬとなっている。
FIG. 13 shows the circuit state during non-operation when the second switching element Q2 is short-circuited, and the signal waveforms of each part. Both the
図１３の状態では、ショートしている第２スイッチング素子Ｑ２は、常にＯＮ状態にあるが、正常状態にある第１スイッチング素子Ｑ１はＯＦＦしている。このため、第１スイッチング素子Ｑ１から、第２スイッチング素子Ｑ２を介して、第１出力端子Ｔ１へ至る電流経路は形成されない。すなわち、第１出力端子Ｔ１の出力１は、ＯＦＦ状態を維持する。このため、出力端子Ｔ１に意図しない信号が出力されることはない。仮に、出力端子Ｔ１に意図しない信号が出力されても、操作スイッチ９が開いているので、リレー１０のコイル１０ａに影響しない。また、正常状態にある第３スイッチング素子Ｑ３もＯＦＦしているので、第２出力端子Ｔ２の出力２は、ＯＦＦ状態を維持する。したがって、リレー１０のコイル１０ａに通電はされない。
In the state of FIG. 13, the short-circuited second switching element Q2 is always in the ON state, but the first switching element Q1 in the normal state is OFF. For this reason, a current path from the first switching element Q1 to the first output terminal T1 via the second switching element Q2 is not formed. That is, the
図１４は、第３スイッチング素子Ｑ３がショートした場合の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ９が閉じてＳＷ２がＯＮとなっている状態で、操作スイッチ２が閉じてＳＷ１がＯＮになった場合を例示している。ＣＰＵ３には、外部信号が入力されていないものとする。
FIG. 14 shows the circuit state when the third switching element Q3 is short-circuited and the signal waveforms of the respective parts. Here, a case where the
図１４の状態では、ＣＰＵ３へ操作スイッチ２の信号が入力されるが、外部信号の入力がないので、出力Ａ〜出力Ｃは全てＬとなる。その一方、ＳＷ１のＯＮによって、第１スイッチング素子Ｑ１のゲートｇがＨとなるので、第１スイッチング素子Ｑ１がＯＮする。また、ＳＷ１のＯＮによって、第２スイッチング素子Ｑ２のゲートｇがＨとなるので、第２スイッチング素子Ｑ２もＯＮする。一方、第３スイッチング素子Ｑ３は、ショートしているので、ＳＷ１のＯＮ・ＯＦＦにかかわらず、常にＯＮ状態にある。このため、スイッチング素子Ｑ１〜Ｑ３は全てＯＮし、第１スイッチング素子Ｑ１から、第２スイッチング素子Ｑ２を介して、第１出力端子Ｔ１へ至る電流経路と、第１スイッチング素子Ｑ１から、第３スイッチング素子Ｑ３を介して、第２出力端子Ｔ２へ至る電流経路とが形成される。すなわち、第１出力端子Ｔ１の出力１と、第２出力端子Ｔ２の出力２は、共にＯＮ状態となり、第２出力端子Ｔ２に、本来出ないはずの出力が現われる。しかるに、出力１と出力２は共にＯＮ状態であるから、リレー１０の動作に問題は生じない。
In the state of FIG. 14, the signal of the
結局、図１４の場合は、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ２、および第１出力端子Ｔ１を介して、また、スイッチング素子Ｑ１、Ｑ３、および第２出力端子Ｔ２を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
After all, in the case of FIG. 14, the coil of the
図１５は、第３スイッチング素子Ｑ３がショートした場合の他の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ９が閉じてＳＷ２がＯＮとなっている状態で、ＣＰＵ３に外部信号が入力された場合を例示している。操作スイッチ２は開いていて、ＳＷ１はＯＦＦになっているものとする。
FIG. 15 shows other circuit states when the third switching element Q3 is short-circuited, and signal waveforms of the respective parts. Here, a case where an external signal is input to the
図１５の状態では、ＣＰＵ３に操作スイッチ２の信号は入力されないが、外部信号が入力されることで、ＣＰＵ３は、当該外部信号に応じた信号を出力する。ここでは、出力ポート６、７に信号が出力されて、出力Ａおよび出力ＢがＨとなっている。出力ＡがＨとなることで、第１スイッチング素子Ｑ１がＯＮし、出力ＢがＨとなることで、第２スイッチング素子Ｑ２がＯＮする。一方、第３スイッチング素子Ｑ３は、出力ＣがＬであるにもかかわらず、常にＯＮ状態にある。このため、スイッチング素子Ｑ１〜Ｑ３は全てＯＮし、第１スイッチング素子Ｑ１から、第２スイッチング素子Ｑ２を介して、第１出力端子Ｔ１へ至る電流経路と、第１スイッチング素子Ｑ１から、第３スイッチング素子Ｑ３を介して、第２出力端子Ｔ２へ至る電流経路とが形成される。すなわち、第１出力端子Ｔ１の出力１と、第２出力端子Ｔ２の出力２は、共にＯＮ状態となり、第２出力端子Ｔ２に、本来出ないはずの出力が現われる。しかるに、出力１と出力２は共にＯＮ状態であるから、リレー１０の動作に問題は生じない。
In the state of FIG. 15, the signal of the
結局、図１５の場合は、図１４の場合と同様に、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ２、および第１出力端子Ｔ１を介して、また、スイッチング素子Ｑ１、Ｑ３、および第２出力端子Ｔ２を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
After all, in the case of FIG. 15, as in the case of FIG. 14, the switching elements Q1, Q3, and the second output terminal T2 are supplied from the power source Vb via the switching elements Q1, Q2, and the first output terminal T1. The
図１６は、第３スイッチング素子Ｑ３がショートした場合の他の回路状態と、各部の信号波形を示している。ここでは、操作スイッチ２と操作スイッチ９が共に開いている状態で、ＣＰＵ３に外部信号が入力された場合を例示している。ＳＷ１、ＳＷ２は、いずれもＯＦＦである。なお、図１６で入力される外部信号は、図１５で入力される外部信号とは異なる信号である。
FIG. 16 shows other circuit states when the third switching element Q3 is short-circuited, and signal waveforms of the respective parts. Here, a case where an external signal is input to the
図１６の状態では、ＣＰＵ３に操作スイッチ２の信号は入力されないが、外部信号が入力されることで、ＣＰＵ３は、当該外部信号に応じた信号を出力する。ここでは、出力ポート６、８に信号が出力されて、出力Ａおよび出力ＣがＨとなっている。出力ＡがＨとなることで、第１スイッチング素子Ｑ１がＯＮする。第２スイッチング素子Ｑ２は、出力ＢがＬであるため、ＯＦＦ状態にある。一方、第３スイッチング素子Ｑ３は、出力ＣのＨ、Ｌにかかわらず、常にＯＮ状態にある。しかるに、第１スイッチング素子Ｑ１は正常状態にあって、出力Ａに同期してＯＮ・ＯＦＦするので、第２出力端子Ｔ２の出力２は、出力ＡがＨになることで、ＯＮ状態となる。第１出力端子Ｔ１の出力１は、ＯＦＦ状態である。このため、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ３、および第２出力端子Ｔ２を介して、リレー１０のコイル１０ａに通電される。これによって、リレー１０の接点１０ｂはＯＮし、電源Ｖｂから負荷２０へ給電が行われる結果、負荷２０が駆動される。
In the state of FIG. 16, the signal of the
図１７は、第３スイッチング素子Ｑ３がショートした場合の非動作時の回路状態と、各部の信号波形を示している。操作スイッチ２と操作スイッチ９は共に開いていて、ＳＷ１、ＳＷ２は、いずれもＯＦＦである。また、ＣＰＵ３に外部信号の入力はなく、出力Ａ〜出力Ｃは全てＬとなっている。
FIG. 17 shows a circuit state during non-operation when the third switching element Q3 is short-circuited, and signal waveforms of each part. Both the
図１７の状態では、ショートしている第３スイッチング素子Ｑ３は、常にＯＮ状態にあるが、正常状態にある第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２は共にＯＦＦしている。このため、第１スイッチング素子Ｑ１から、第３スイッチング素子Ｑ３を介して、第２出力端子Ｔ２へ至る電流経路は形成されない。すなわち、第２出力端子Ｔ２の出力２は、ＯＦＦ状態を維持する。このため、第２出力端子Ｔ２に意図しない信号が出力されることはない。また、正常状態にある第２スイッチング素子Ｑ２もＯＦＦしているので、第１出力端子Ｔ１の出力１は、ＯＦＦ状態を維持する。したがって、リレー１０のコイル１０ａに通電はされない。
In the state of FIG. 17, the short-circuited third switching element Q3 is always in the ON state, but both the first switching element Q1 and the second switching element Q2 in the normal state are OFF. For this reason, a current path from the first switching element Q1 to the second output terminal T2 via the third switching element Q3 is not formed. That is, the
以上のように、図１の実施形態においては、第１スイッチング素子Ｑ１のドレインｄが電源Ｖｂに接続され、第１スイッチング素子Ｑ１のソースｓが第２スイッチング素子Ｑ２のドレインｄに接続され、第２スイッチング素子Ｑ２のソースｓが第１出力端子Ｔ１に接続される。また、第３スイッチング素子Ｑ３のドレインｄが第１スイッチング素子Ｑ１のソースｓに接続され、第３スイッチング素子Ｑ３のソースｓが第２出力端子Ｔ２に接続される。この結果、電源Ｖｂと第１出力端子Ｔ１との間に、第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２が直列に接続され、電源Ｖｂと第２出力端子Ｔ２との間に、第１スイッチング素子Ｑ１および第３スイッチング素子Ｑ３が直列に接続されることになる。 As described above, in the embodiment of FIG. 1, the drain d of the first switching element Q1 is connected to the power source Vb, the source s of the first switching element Q1 is connected to the drain d of the second switching element Q2, The source s of the two switching element Q2 is connected to the first output terminal T1. The drain d of the third switching element Q3 is connected to the source s of the first switching element Q1, and the source s of the third switching element Q3 is connected to the second output terminal T2. As a result, the first switching element Q1 and the second switching element Q2 are connected in series between the power supply Vb and the first output terminal T1, and the first switching element is connected between the power supply Vb and the second output terminal T2. Q1 and the third switching element Q3 are connected in series.
したがって、第１スイッチング素子Ｑ１がショート状態となった場合でも、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３が正常であれば、リレー１０の動作は正常に行われる（図６〜図９）。また、第２スイッチング素子Ｑ２がショート状態となった場合でも、第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３が正常であれば、リレー１０の動作は正常に行われる（図１０〜図１３）。さらに、第３スイッチング素子Ｑ３がショート状態となった場合でも、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２が正常であれば、リレー１０の動作は正常に行われる（図１４〜図１７）。
Therefore, even when the first switching element Q1 is short-circuited, if the second switching element Q2 and the third switching element Q3 are normal, the operation of the
このようにして、本実施形態によれば、回路の一部が故障した場合でも、入力される信号に応じた正常な信号を出力することが可能となる。 In this way, according to the present embodiment, it is possible to output a normal signal corresponding to the input signal even when a part of the circuit fails.
上述した実施形態では、汎用的な信号出力回路を例に挙げたが、本発明の信号出力回路は、冒頭で述べたような自動車のスタータモータ駆動回路に用いることができる。図１８は、この場合の実施形態を示している。 In the above-described embodiment, a general-purpose signal output circuit has been described as an example. However, the signal output circuit of the present invention can be used for a starter motor drive circuit of an automobile as described at the beginning. FIG. 18 shows an embodiment in this case.
図１８においては、図１の構成に、上位装置としてのコントローラ（ＥＣＵ；Electronic Control Unit）３０が付加されている。また、図１の操作スイッチ２がスタータスイッチ２’に、操作スイッチ９がシフトポジションスイッチ９’に、リレー１０がスタータリレー１０’に、負荷２０がスタータモータ２０’に、それぞれ置き換わっている。なお、スタータリレー１０’のコイルおよび接点も、それぞれ符号１０ａ’および１０ｂ’で表してある。ＣＰＵ３、スイッチング回路１００、スタータスイッチ２’、シフトポジションスイッチ９’、およびスタータリレー１０’によって、スタータモータ駆動回路が構成される。
In FIG. 18, a controller (ECU: Electronic Control Unit) 30 as a host device is added to the configuration of FIG. Further, the
スタータスイッチ２’は、スタータモータ２０’を始動するために操作されるスイッチである。スタータモータ２０’は、自動車のエンジンを始動するためのモータである。シフトポジションスイッチ９’は、運転席に備わる図示しないシフトレバーの位置（パーキング、ニュートラル、ドライブなど）に応じてＯＮ・ＯＦＦするスイッチである。例えば、シフトレバーがパーキング位置（Ｐ）やニュートラル位置（Ｎ）にあるときは、シフトポジションスイッチ９’はＯＮとなり、シフトレバーがドライブ位置（Ｄ）にあるときは、シフトポジションスイッチ９’はＯＦＦとなる。
The starter switch 2 'is a switch operated to start the starter motor 20'. The starter motor 20 'is a motor for starting an automobile engine. The shift position switch 9 'is a switch that is turned ON / OFF according to the position (parking, neutral, drive, etc.) of a shift lever (not shown) provided in the driver's seat. For example, when the shift lever is at the parking position (P) or the neutral position (N), the
コントローラ３０は、ＣＡＮ（Controller Area Network）通信ケーブル３１により、ＣＰＵ３の入力ポート５と接続されている。コントローラ３０には、エンジン制御ユニットや車載部品制御ユニットをはじめ、各種の制御ユニットが含まれる。
The
次に、図１８のスタータモータ駆動回路の動作について、いくつかの例を挙げながら説明する。 Next, the operation of the starter motor drive circuit of FIG. 18 will be described with some examples.
例えば、シフトレバーがパーキング位置にあって、車両が停止している状態から、ユーザの操作により、スタータスイッチ２’をＯＮにして、エンジンを始動させる場合の動作は、以下のようになる。 For example, when the shift lever is in the parking position and the vehicle is stopped, the operation when the starter switch 2 'is turned on and the engine is started by the user's operation is as follows.
シフトレバーがパーキング位置にあるときは、前記の通りシフトポジションスイッチ９’がＯＮとなっている。この状態で、スタータスイッチ２’をＯＮにすると、図３で説明した動作と同様の動作が実行される。 When the shift lever is in the parking position, the shift position switch 9 'is ON as described above. When the starter switch 2 'is turned on in this state, the same operation as that described with reference to FIG. 3 is executed.
すなわち、この場合はＣＰＵ３への外部信号がないので、出力Ａ〜出力Ｃは全てＬとなる。その一方、スタータスイッチ２’（ＳＷ１）のＯＮによって、第１スイッチング素子Ｑ１のゲートｇと、第２スイッチング素子Ｑ２のゲートｇが共にＨ（ハイレベル）となるので、スイッチング素子Ｑ１、Ｑ２がＯＮする。スイッチング素子Ｑ３はＯＦＦのままである。すなわち、第１出力端子Ｔ１の出力１はＯＮ状態であり、第２出力端子Ｔ２の出力２はＯＦＦ状態である。このため、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ２、第１出力端子Ｔ１、およびシフトポジションスイッチ９’を介して、スタータリレー１０’のコイル１０ａ’
に通電される。これによって、スタータリレー１０’の接点１０ｂ’はＯＮし、電源Ｖｂからスタータモータ２０’へ給電が行われる結果、スタータモータ２０’が駆動されて、エンジンが始動する。
That is, in this case, since there is no external signal to the
Is energized. As a result, the
また、例えば、シフトレバーがパーキング位置にあって、車両が停止している状態から、シフトレバーを切り替えるためにブレーキペダルを踏み込んだ場合の動作は、以下のようになる。 Further, for example, the operation when the brake pedal is depressed to switch the shift lever from the state where the shift lever is at the parking position and the vehicle is stopped is as follows.
シフトレバーがパーキング位置にあるときは、前記の通りシフトポジションスイッチ９’がＯＮとなっている。この状態で、ブレーキペダルを踏み込むと、ブレーキＯＮ信号が、コントローラ３０からＣＰＵ３に入力される。この結果、図４で説明した動作と同様の動作が実行される。
When the shift lever is in the parking position, the shift position switch 9 'is ON as described above. When the brake pedal is depressed in this state, a brake ON signal is input from the
すなわち、コントローラ３０からＣＡＮ通信ケーブル３１を介して、ＣＰＵ３にブレーキＯＮ信号が外部信号として入力されると、ＣＰＵ３は出力ポート６、７にＨ信号を出力する。このため、スイッチング素子Ｑ１、Ｑ２がＯＮし、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ２、第１出力端子Ｔ１、およびシフトポジションスイッチ９’を介して、スタータリレー１０’のコイル１０ａ’
に通電される。これによって、スタータリレー１０’の接点１０ｂ’はＯＮし、電源Ｖｂからスタータモータ２０’へ給電が行われる結果、スタータモータ２０’が駆動されて、エンジンが始動する。
That is, when a brake ON signal is input as an external signal from the
Is energized. As a result, the
また、例えば、交差点において信号が赤から青に変わったような場合に、アイドリングストップの状態からエンジンを自動的に再始動する場合の動作は、以下のようになる。 For example, when the signal changes from red to blue at the intersection, the operation when the engine is automatically restarted from the idling stop state is as follows.
アイドリングストップ状態では、シフトレバーがドライブ位置にあるので、シフトポジションスイッチ９’はＯＦＦとなっている。この状態で、ブレーキペダルを解放してゆくと、ペダルの踏込量が所定値未満になった時点で、ブレーキリリース信号がコントローラ３０からＣＰＵ３に入力される。この結果、図５で説明した動作と同様の動作が実行される。
In the idling stop state, since the shift lever is at the drive position, the shift position switch 9 'is OFF. When the brake pedal is released in this state, a brake release signal is input from the
すなわち、コントローラ３０からＣＡＮ通信ケーブル３１を介して、ＣＰＵ３にブレーキリリース信号が外部信号として入力されると、ＣＰＵ３は出力ポート６、８にＨ信号を出力する。このため、スイッチング素子Ｑ１、Ｑ３がＯＮし、電源Ｖｂから、スイッチング素子Ｑ１、Ｑ３、および第２出力端子Ｔ２を介して、スタータリレー１０’のコイル１０ａ’に通電される。これによって、スタータリレー１０’の接点１０ｂ’はＯＮし、電源Ｖｂからスタータモータ２０’へ給電が行われる結果、スタータモータ２０’が駆動されて、エンジンが再始動する。
That is, when a brake release signal is input as an external signal from the
以上は、正常時の動作についての説明であるが、スイッチング素子Ｑ１〜Ｑ３のショート時における図１８の回路の動作については、図６〜図１７の場合と同様である。したがって、ここでは説明を省略する。 The above is a description of the normal operation, but the operation of the circuit of FIG. 18 when the switching elements Q1 to Q3 are short-circuited is the same as in the case of FIGS. Therefore, the description is omitted here.
次に、図１９に示す他の実施形態について説明する。本実施形態では、スイッチング回路２００を構成する各スイッチング素子Ｑ１〜Ｑ３は、それぞれ１対のスイッチング素子から構成されている。すなわち、第１スイッチング素子Ｑ１は、ＦＥＴ１１およびＦＥＴ１２からなり、これらのＦＥＴのドレインｄ、ソースｓ、およびゲートｇは共通に接続されている。また、第２スイッチング素子Ｑ２は、ＦＥＴ２１およびＦＥＴ２２からなり、これらのＦＥＴのドレインｄ、ソースｓ、およびゲートｇも共通に接続されている。さらに、第３スイッチング素子Ｑ３は、ＦＥＴ３１およびＦＥＴ３２からなり、これらのＦＥＴのドレインｄ、ソースｓ、およびゲートｇも共通に接続されている。その他の構成については、図１と同じである。
Next, another embodiment shown in FIG. 19 will be described. In this embodiment, each switching element Q1-Q3 which comprises the
図１９の回路においては、スイッチング素子Ｑ１〜Ｑ３が、それぞれ１対のＦＥＴにより２重化された構成となっている。このため、１対のＦＥＴの一方に、ドレイン・ソース間が常時オープン状態となる故障（ＯＦＦ故障）が発生した場合でも、他方のＦＥＴがＯＮ状態となることで、スイッチング素子Ｑ１〜Ｑ３は正常な信号を出力する。これにより、図３〜図５に示した正常動作が行われる。なお、スイッチング素子Ｑ１〜Ｑ３の各ＦＥＴがショートしたときの動作は、図６〜図１７の場合と同様である。また、図１８のスイッチング回路１００の代わりに、図１９のスイッチング回路２００を用いてもよいことは言うまでもない。
In the circuit of FIG. 19, the switching elements Q1 to Q3 are each duplexed by a pair of FETs. For this reason, even when a failure (OFF failure) in which the drain and the source are always open is generated in one of the pair of FETs, the other FET is turned on, so that the switching elements Q1 to Q3 are normal. Output the correct signal. As a result, the normal operation shown in FIGS. 3 to 5 is performed. The operation when the FETs of the switching elements Q1 to Q3 are short-circuited is the same as in the case of FIGS. Further, it goes without saying that the
本発明では、以上述べた以外にも種々の実施形態を採用することができる。例えば、前記実施形態では、スイッチング回路１００、２００のスイッチング素子Ｑ１〜Ｑ３としてＦＥＴを用いた例を挙げたが、ＦＥＴの代わりに通常のトランジスタを用いてもよい。この場合は、トランジスタのコレクタが第１電極に、エミッタが第２電極に、ベースが第３電極に、それぞれ相当する。
In the present invention, various embodiments other than those described above can be adopted. For example, in the above-described embodiment, an example in which an FET is used as the switching elements Q1 to Q3 of the switching
また、前記実施形態では、負荷２０（スタータモータ２０’）への給電および断電を制御する開閉素子として、リレー１０（スタータリレー１０’）を用いた例を挙げたが、リレーの代わりにＩＧＢＴなどの大容量半導体スイッチング素子を用いてもよい。 Moreover, in the said embodiment, although the example which used the relay 10 (starter relay 10 ') as an opening / closing element which controls the electric power feeding to the load 20 (starter motor 20') and a disconnection was given, it replaced with IGBT. A large-capacity semiconductor switching element such as may be used.
また、前記実施形態では、第１スイッチおよび第２スイッチを、機械的スイッチである操作スイッチ２（スタータスイッチ２’）および操作スイッチ９（シフトポジションスイッチ９’）で構成した例を挙げたが、第１スイッチおよび第２スイッチは、電子スイッチにより構成してもよい。 Moreover, in the said embodiment, although the 1st switch and the 2nd switch comprised the operation switch 2 (starter switch 2 ') and the operation switch 9 (shift position switch 9') which are mechanical switches, the example was given, The first switch and the second switch may be configured by electronic switches.
さらに、図１８では、自動車に搭載されるスタータモータ駆動回路を例に挙げたが、本発明に係る信号出力回路は、スタータモータ駆動回路以外の用途にも適用することができる。 Further, in FIG. 18, the starter motor drive circuit mounted on the automobile is taken as an example, but the signal output circuit according to the present invention can be applied to uses other than the starter motor drive circuit.
１ バッテリ
２ 操作スイッチ
２’ スタータスイッチ
３ ＣＰＵ
４、５ 入力ポート
６〜８ 出力ポート
９ 操作スイッチ
９’ シフトポジションスイッチ
１０ リレー
１０ａ リレーのコイル
１０’ スタータリレー
１０ａ’ スタータリレーのコイル
２０ 負荷
２０’ スタータモータ
１００、２００ スイッチング回路
Ｔ１ 第１出力端子
Ｔ２ 第２出力端子
Ｑ１ 第１スイッチング素子
Ｑ２ 第２スイッチング素子
Ｑ３ 第３スイッチング素子
ｄ ドレイン
ｓ ソース
ｇ ゲート
Ｖｂ 電源
1
4, 5 Input port 6-8
Claims (7)
前記スイッチング回路の各スイッチング素子を制御する制御部と、
前記スイッチング回路の動作に基づいて所定の信号を出力する第１出力端子および第２出力端子と、を備え、
前記各スイッチング素子は、第１電極、第２電極、および第３電極を有し、
前記第１スイッチング素子の第１電極は、電源に接続され、
前記第１スイッチング素子の第２電極は、前記第２スイッチング素子の第１電極に接続され、
前記第１スイッチング素子の第３電極は、前記制御部に接続され、
前記第２スイッチング素子の第２電極は、前記第１出力端子に接続され、
前記第２スイッチング素子の第３電極は、前記制御部に接続され、
前記第３スイッチング素子の第１電極は、前記第１スイッチング素子の第２電極に接続され、
前記第３スイッチング素子の第２電極は、前記第２出力端子に接続され、
前記第３スイッチング素子の第３電極は、前記制御部に接続されることを特徴とする信号出力回路。 A switching circuit having a first switching element, a second switching element, and a third switching element;
A control unit for controlling each switching element of the switching circuit;
A first output terminal and a second output terminal for outputting a predetermined signal based on the operation of the switching circuit;
Each of the switching elements has a first electrode, a second electrode, and a third electrode,
A first electrode of the first switching element is connected to a power source;
A second electrode of the first switching element is connected to the first electrode of the second switching element;
A third electrode of the first switching element is connected to the control unit;
A second electrode of the second switching element is connected to the first output terminal;
A third electrode of the second switching element is connected to the control unit;
A first electrode of the third switching element is connected to a second electrode of the first switching element;
A second electrode of the third switching element is connected to the second output terminal;
A signal output circuit, wherein the third electrode of the third switching element is connected to the control unit.
前記制御部は、
第１スイッチの信号が入力される第１入力ポートと、
上位装置からの外部信号が入力される第２入力ポートと、
前記第１スイッチング素子の第３電極へ信号を出力する第１出力ポートと、
前記第２スイッチング素子の第３電極へ信号を出力する第２出力ポートと、
前記第３スイッチング素子の第３電極へ信号を出力する第３出力ポートと、を有し、
前記第１入力ポートに入力される前記第１スイッチの信号と、前記第２入力ポートに入力される前記外部信号とに基づいて、前記第１出力ポート、前記第２出力ポート、および前記第３出力ポートへ所定の信号を出力することを特徴とする信号出力回路。 The signal output circuit according to claim 1,
The controller is
A first input port to which a signal of the first switch is input;
A second input port to which an external signal from the host device is input;
A first output port for outputting a signal to the third electrode of the first switching element;
A second output port for outputting a signal to the third electrode of the second switching element;
A third output port for outputting a signal to the third electrode of the third switching element,
Based on the signal of the first switch input to the first input port and the external signal input to the second input port, the first output port, the second output port, and the third A signal output circuit for outputting a predetermined signal to an output port.
前記第１入力ポート入力される前記第１スイッチの信号が、前記第１スイッチング素子の第３電極、および、前記第２スイッチング素子の第３電極にも同時に入力されることを特徴とする信号出力回路。 The signal output circuit according to claim 2,
The signal output of the first switch input to the first input port is simultaneously input to the third electrode of the first switching element and the third electrode of the second switching element. circuit.
前記第１出力端子は、第２スイッチの一端に接続され、
前記第２出力端子は、前記第２スイッチの他端に接続されるとともに、リレーのコイルに接続されることを特徴とする信号出力回路。 In the signal output circuit according to claim 2 or 3,
The first output terminal is connected to one end of a second switch;
The signal output circuit, wherein the second output terminal is connected to the other end of the second switch and to a coil of a relay.
前記第１スイッチは、車両のスタータスイッチであり、
前記第２スイッチは、車両のシフトポジションスイッチであり、
前記リレーは、車両のスタータリレーであることを特徴とする信号出力回路。 The signal output circuit according to claim 4.
The first switch is a starter switch of a vehicle;
The second switch is a vehicle shift position switch,
The signal output circuit, wherein the relay is a starter relay of a vehicle.
前記各スイッチング素子は、それぞれ１対のスイッチング素子から構成され、
前記１対のスイッチング素子における一方のスイッチング素子の第１電極、第２電極、および第３電極は、それぞれ、他方のスイッチング素子の第１電極、第２電極、および第３電極と共通に接続されていることを特徴とする信号出力回路。 The signal output circuit according to any one of claims 1 to 5,
Each of the switching elements is composed of a pair of switching elements,
The first electrode, the second electrode, and the third electrode of one switching element in the pair of switching elements are connected in common to the first electrode, the second electrode, and the third electrode of the other switching element, respectively. A signal output circuit.
前記各スイッチング素子は、ＦＥＴからなり、
前記ＦＥＴのドレインは、前記第１電極を構成し、
前記ＦＥＴのソースは、前記第２電極を構成し、
前記ＦＥＴのゲートは、前記第３電極を構成することを特徴とする信号出力回路。 The signal output circuit according to any one of claims 1 to 6,
Each of the switching elements comprises a FET,
The drain of the FET constitutes the first electrode,
The source of the FET constitutes the second electrode,
The signal output circuit, wherein the gate of the FET constitutes the third electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011231309A JP5541744B2 (en) | 2011-10-21 | 2011-10-21 | Signal output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011231309A JP5541744B2 (en) | 2011-10-21 | 2011-10-21 | Signal output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013087739A true JP2013087739A (en) | 2013-05-13 |
| JP5541744B2 JP5541744B2 (en) | 2014-07-09 |
Family
ID=48531889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011231309A Active JP5541744B2 (en) | 2011-10-21 | 2011-10-21 | Signal output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5541744B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007040270A (en) * | 2005-08-05 | 2007-02-15 | Denso Corp | Engine starting device and its method |
| JP2011185260A (en) * | 2010-02-10 | 2011-09-22 | Denso Corp | Starter controller |
-
2011
- 2011-10-21 JP JP2011231309A patent/JP5541744B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007040270A (en) * | 2005-08-05 | 2007-02-15 | Denso Corp | Engine starting device and its method |
| JP2011185260A (en) * | 2010-02-10 | 2011-09-22 | Denso Corp | Starter controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5541744B2 (en) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5546524B2 (en) | Vehicle starter motor drive circuit | |
| JP6339617B2 (en) | Power shut-off device | |
| JP4469886B2 (en) | Load drive circuit | |
| JP5267425B2 (en) | Load drive device having fail-safe function | |
| KR101447804B1 (en) | Electronic Brake Switch | |
| JP5541744B2 (en) | Signal output circuit | |
| US20200122600A1 (en) | Electronic control device for in-vehicle use | |
| US20130076125A1 (en) | Load control device | |
| WO2019044573A1 (en) | Connection unit and power source system | |
| JP4668594B2 (en) | On-off control device | |
| WO2020217780A1 (en) | Load driving device | |
| KR102163663B1 (en) | Apparatus for driving warning light and method for driving the same | |
| JP2019160487A (en) | Power supply circuit | |
| WO2018230424A1 (en) | In-vehicle power supply device | |
| JP2000092690A (en) | Safety device for a plurality of electrical loads and method for suspending power feeding to a plurality of electrical loads | |
| CN110171392B (en) | Wiper drive circuit | |
| US11725727B2 (en) | Shift device and vehicular motor control device | |
| JP7028135B2 (en) | Vehicle control failure judgment device and failure judgment method | |
| JP6900959B2 (en) | Wiper drive circuit | |
| US20230344378A1 (en) | Initial verification method of redundant electric steering system | |
| JP7300361B2 (en) | Power control device and detection method | |
| JP2010035276A (en) | Motor control apparatus and motor drive device | |
| KR20160135422A (en) | Lamp driving system and method of vehicle | |
| CN117501572A (en) | Power supply control device, power supply control method, and program | |
| JP5272483B2 (en) | Power supply switching device and engine control device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140430 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5541744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |