JP2013085179A - Power amplification circuit and radio communication apparatus - Google Patents
Power amplification circuit and radio communication apparatus Download PDFInfo
- Publication number
- JP2013085179A JP2013085179A JP2011224886A JP2011224886A JP2013085179A JP 2013085179 A JP2013085179 A JP 2013085179A JP 2011224886 A JP2011224886 A JP 2011224886A JP 2011224886 A JP2011224886 A JP 2011224886A JP 2013085179 A JP2013085179 A JP 2013085179A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- signal
- input
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
電力増幅回路、および無線通信装置に関する。 The present invention relates to a power amplifier circuit and a wireless communication device.
従来の電力増幅回路には、出力整合回路とは別に電源供給回路を備え、出力整合回路と移相器の結合を避けるために、出力整合回路と移相器とを離して配置するものがある。 Some conventional power amplifier circuits include a power supply circuit separately from the output matching circuit, and in order to avoid coupling of the output matching circuit and the phase shifter, the output matching circuit and the phase shifter are arranged separately. .
このような電力増幅回路は、回路面積が大きくなる。さらに、出力電力を向上するために出力整合回路のインピーダンス変換比を大きくすると、整合損失が増大し、電力効率が低下する。また、入力信号の移相に伝送線路からなるクアドラチャハイブリッドを用いると面積が大きく、電力増幅器全体の占有面積が増大する。 Such a power amplifier circuit has a large circuit area. Furthermore, if the impedance conversion ratio of the output matching circuit is increased in order to improve the output power, the matching loss increases and the power efficiency decreases. Further, when a quadrature hybrid composed of transmission lines is used for phase shifting of the input signal, the area is large, and the occupied area of the entire power amplifier increases.
回路面積を縮小しつつ、電力効率の向上を図ることが可能な電力増幅回路を提供する。 A power amplifier circuit capable of improving power efficiency while reducing the circuit area is provided.
実施形態に従った電力増幅回路は、シリコン基板上に集積された電力増幅回路である。電力増幅回路は、入力が第１の信号入力端子に接続された第１のアンプを備える。電力増幅回路は、入力が第２の信号入力端子に接続された第２のアンプを備える。電力増幅回路は、入力が前記第１のアンプの出力に接続され、出力が前記第２のアンプの出力に接続されたアンプ出力移相器を備える。電力増幅回路は、一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第１の信号出力端子に接続され、他端が第２の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備える。 The power amplifier circuit according to the embodiment is a power amplifier circuit integrated on a silicon substrate. The power amplifier circuit includes a first amplifier having an input connected to the first signal input terminal. The power amplifier circuit includes a second amplifier whose input is connected to the second signal input terminal. The power amplifier circuit includes an amplifier output phase shifter whose input is connected to the output of the first amplifier and whose output is connected to the output of the second amplifier. The power amplifier circuit has a primary winding whose one end is connected to the power supply, the other end is connected to the output of the amplifier output phase shifter, one end is connected to the first signal output terminal, and the other end is the second. And a transformer having a secondary winding connected to the signal output terminal.
以下、実施形態について図面に基づいて説明する。 Hereinafter, embodiments will be described with reference to the drawings.
図１は、第１の実施形態に係る無線通信装置１０００の構成の一例を示すブロック図である。
FIG. 1 is a block diagram illustrating an example of a configuration of a
図１に示すように、無線通信装置１０００は、電力増幅回路（パワーアンプ）１００と、ベースバンド回路１００１と、局部発振回路１００２と、ミキサ回路１００３と、アンテナ１００４と、を備える。
As illustrated in FIG. 1, the
ベースバンド回路１００１は、ベースバンド信号を生成するようになっている。
The
局部発振回路１００２は、局部発振信号を生成するようになっている。
The
ミキサ回路１００３は、ベースバンド回路１００１が出力したベースバンド信号と局部発振回路１００２が出力した局部発振信号とを混合し、得られたＲＦ入力信号を出力するようになっている。
The
電力増幅回路１００は、ミキサ回路１００３が出力したＲＦ入力信号を増幅し、ＲＦ出力信号を出力するようになっている。この電力増幅回路１００は、シリコン基板上に集積されている。
The
アンテナ１００４は、電力増幅回路１００から出力されたＲＦ出力信号を送信するようになっている。
The
ここで、図２は、図１に示す電力増幅回路１００の構成の一例を示す回路図である。なお、図２に示す例では、第１のアンプ１がキャリアアンプであり、第２のアンプ２がピークアンプである場合について説明するが、後述のように、第１のアンプ１がピークアンプであり、第２のアンプ２がキャリアアンプであってもよい。
Here, FIG. 2 is a circuit diagram showing an example of the configuration of the
図２に示すように、電力増幅回路１００は、第１のアンプ（キャリアアンプ）１と、第２のアンプ（ピークアンプ）２と、アンプ出力移相器ＰＳと、トランスフォーマＴと、を備える。
As shown in FIG. 2, the
第１のアンプ１は、入力が第１のＲＦ信号が入力される第１の信号入力端子Ｔｉｎ１に接続されている。
The
第２のアンプ２は、入力が第２のＲＦ信号が入力される第２の信号入力端子Ｔｉｎ２に接続されている。
The
なお、第１の信号入力端子Ｔｉｎ１に入力される第１のＲＦ信号は、例えば、第２の信号入力端子Ｔｉｎ２に入力される第２のＲＦ信号に対して、９０°位相が遅れている。 Note that the first RF signal input to the first signal input terminal Tin1 is delayed in phase by 90 ° with respect to the second RF signal input to the second signal input terminal Tin2, for example.
また、アンプ出力移相器ＰＳは、入力ＰＳａが第１のアンプ１の出力に接続され、出力ＰＳｂが第２のアンプ２の出力に接続されている。
The amplifier output phase shifter PS has an input PSa connected to the output of the
このアンプ出力移相器ＰＳは、例えば、その移相量が１／４λである１／４λ移相器である。 The amplifier output phase shifter PS is, for example, a 1 / 4λ phase shifter whose phase shift amount is 1 / 4λ.
このアンプ出力移相器ＰＳは、例えば、インダクタＬと、第１のキャパシタＣ１と、第２のキャパシタＣ２と、を有する。 The amplifier output phase shifter PS includes, for example, an inductor L, a first capacitor C1, and a second capacitor C2.
インダクタＬは、アンプ出力移相器ＰＳの入力ＰＳａと出力ＰＳｂとの間に接続されている。このインダクタは、例えば、伝送線路又は集中定数回路である。 The inductor L is connected between the input PSa and the output PSb of the amplifier output phase shifter PS. This inductor is, for example, a transmission line or a lumped constant circuit.
第１のキャパシタＣ１は、アンプ出力移相器ＰＳの入力ＰＳａと接地との間に接続されている。 The first capacitor C1 is connected between the input PSa of the amplifier output phase shifter PS and the ground.
第２のキャパシタＣ２は、アンプ出力移相器ＰＳの出力ＰＳｂと接地との間に接続されている。 The second capacitor C2 is connected between the output PSb of the amplifier output phase shifter PS and the ground.
トランスフォーマＴは、一次側巻線Ｔａと、二次側巻線と、を有する。 The transformer T has a primary side winding Ta and a secondary side winding.
一次側巻線Ｔａは、一端が電源に接続され、他端がアンプ出力移相器ＰＳの出力ＰＳｂに接続されている。 One end of the primary winding Ta is connected to the power source, and the other end is connected to the output PSb of the amplifier output phase shifter PS.
二次側巻線Ｔｂは、一端が第１の信号出力端子Ｔｏｕｔ１に接続され、他端が第２の信号出力端子Ｔｏｕｔ２に接続されている。 The secondary winding Tb has one end connected to the first signal output terminal Tout1 and the other end connected to the second signal output terminal Tout2.
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。 Here, the characteristics of the power amplifier circuit according to this embodiment having the above-described configuration will be examined.
一般的なドハティアンプにおいては、入力信号電力(出力電力信号)が小さい場合、主にキャリアアンプのみが動作し、信号電力の増加に伴ってピークアンプが動作を開始するように設計される。 In general Doherty amplifiers, when the input signal power (output power signal) is small, only the carrier amplifier mainly operates, and the peak amplifier starts to operate as the signal power increases.
これにより、ピーク出力時よりも小さな電力を出力している際の電力効率の改善と、ピーク出力電力の向上を同時に実現することができる。 Thereby, the improvement of the power efficiency at the time of outputting the electric power smaller than the time of the peak output and the improvement of the peak output power can be realized simultaneously.
しかし、この動作を実現するためには、ピークアンプが停止している際にはキャリアアンプ出力端に現れる負荷インピーダンスを比較的高く、ピークアンプがオンするに伴って該インピーダンスが徐々に低下するように設計されなければならない。 However, in order to realize this operation, the load impedance appearing at the output terminal of the carrier amplifier is relatively high when the peak amplifier is stopped so that the impedance gradually decreases as the peak amplifier is turned on. Must be designed to
この動作を実現するため、キャリアアンプの出力部に所定の特性インピーダンスを持つ１／４λ移相器が接続されるのが一般的である。 In order to realize this operation, a 1 / 4λ phase shifter having a predetermined characteristic impedance is generally connected to the output section of the carrier amplifier.
１／４λ移相器は、伝送線路で構成されてもよく、図２に示したように集中定数回路で構成されてもよい。 The 1 / 4λ phase shifter may be configured with a transmission line, or may be configured with a lumped constant circuit as shown in FIG.
一方、与えられた負荷インピーダンスに対して所定の電源電圧から所定値以上のRF出力電力を出力するためには、マッチング(整合)回路によりインピーダンスの変換を行う必要がある。 On the other hand, in order to output RF output power of a predetermined value or more from a predetermined power supply voltage to a given load impedance, it is necessary to perform impedance conversion by a matching circuit.
従来は、この出力インピーダンスマッチングをＬ、π、Ｔセクションといった集中定数回路や伝送線路によって実現していた。 Conventionally, this output impedance matching has been realized by a lumped constant circuit such as L, π, or T section or a transmission line.
しかし、これらのインピーダンス変換器は、上記１／４λ移相器と磁界結合を生じやすく、その結合によって回路の性能が劣化する。具体的には、電力効率の低下や安定性の悪化などが起こりやすい。また、上記磁界結合を解消するため素子を十分遠方に配置する必要があり、実装面積が増大する。 However, these impedance converters tend to generate magnetic coupling with the ¼λ phase shifter, and the performance of the circuit deteriorates due to the coupling. Specifically, power efficiency and stability are likely to deteriorate. Further, it is necessary to dispose the element sufficiently far away to eliminate the magnetic field coupling, which increases the mounting area.
そこで、本実施形態の構成では、この出力インピーダンスマッチングをシリコン基板上に集積されたトランスフォーマＴを用いて行う（図２）。 Therefore, in the configuration of the present embodiment, this output impedance matching is performed using the transformer T integrated on the silicon substrate (FIG. 2).
このトランスフォーマＴは、１次側巻線Ｔａと２次側巻線Ｔｂとの間に強い磁界結合を発生させて動作する。このため、磁界の漏れ出しが少なく、１／４λ移相器（移相器ＰＳ）の近傍に配置しても大きな干渉を生じず、電力効率や安定性の劣化を引き起こすことがない。 The transformer T operates by generating strong magnetic field coupling between the primary side winding Ta and the secondary side winding Tb. For this reason, there is little leakage of a magnetic field, and even if it arrange | positions in the vicinity of the 1/4 (lambda) phase shifter (phase shifter PS), a big interference will not arise and it will not cause deterioration of power efficiency or stability.
例えば、図２に示すような単相構成であれば、トランスフォーマＴの１次側巻線Ｔａは電源端子と第２のアンプ２の出力との間に接続されることが好ましく、２次側巻線ＴｂからＲＦ信号が出力される。
For example, in the case of a single-phase configuration as shown in FIG. 2, the primary winding Ta of the transformer T is preferably connected between the power supply terminal and the output of the
この際、トランスフォーマＴの各端子や巻線上の任意の点に別途インピーダンスマッチングに係る素子を接続してもよい。 At this time, an element related to impedance matching may be separately connected to each terminal of the transformer T or an arbitrary point on the winding.
ここで、実施形態を適用した電力増幅回路について電磁界解析を実施した結果について説明する。なお、解析周波数は２.５ＧＨｚ、シリコン基板Ｗ上のスラブインダクタとキャパシタを用いた等価１／４λ線路と出力整合回路の組合せとしている。 Here, a result of performing an electromagnetic field analysis on the power amplifier circuit to which the embodiment is applied will be described. The analysis frequency is 2.5 GHz, and an equivalent 1 / 4λ line using a slab inductor and a capacitor on the silicon substrate W and an output matching circuit are combined.
図３は、電磁界解析を実施した、比較例に係る電力増幅回路の具体的構成を示す回路図である。また、図４は、電磁界解析を実施した、実施形態を適用した電力増幅回路の具体的構成を示す回路図である。 FIG. 3 is a circuit diagram illustrating a specific configuration of a power amplifier circuit according to a comparative example in which electromagnetic field analysis is performed. FIG. 4 is a circuit diagram showing a specific configuration of a power amplifier circuit to which the embodiment is applied, in which electromagnetic field analysis is performed.
図４に示す本実施形態を適用した構成では、磁界の漏れの少ないトランスフォーマＴにより出力マッチングを行う。このため、メインアンプ（第１のアンプ１）の出力とサブアンプ（第２のアンプ２）の出力との間の１／４λ伝送線路用のスラブインダクタ（インダクタＬ）とのアイソレーションが確保でき、両者を近傍に配置することができる。この場合、容量性素子（第１、第２のキャパシタＣ１、Ｃ２）を除いた領域(図４)の面積は、０.０９ｍｍ２となる。 In the configuration to which the present embodiment shown in FIG. 4 is applied, output matching is performed by the transformer T with less magnetic field leakage. For this reason, the isolation with the slab inductor (inductor L) for 1 / 4λ transmission lines between the output of the main amplifier (first amplifier 1) and the output of the sub-amplifier (second amplifier 2) can be secured. Both can be arranged in the vicinity. In this case, the area (FIG. 4) excluding the capacitive elements (first and second capacitors C1 and C2) is 0.09 mm 2 .
一方、図３に示す比較例のように、スラブインダクタによって出力整合を行う場合、出力整合用スラブインダクタと１／４λ伝送線路用スラブインダクタの間に磁界結合が発生する。これにより、図３に示す比較例に係る電力増幅回路において、図４に示す構成と同面積の条件、すなわちd=０.１ｍｍの条件では、メインアンプ出力端に現れるインピーダンスは、設計値の５０Ωから大きく外れた１０+j１０Ωとなる。 On the other hand, when output matching is performed by a slab inductor as in the comparative example shown in FIG. 3, magnetic field coupling occurs between the output matching slab inductor and the 1 / 4λ transmission line slab inductor. Thus, in the power amplifier circuit according to the comparative example shown in FIG. 3, under the condition of the same area as that of the configuration shown in FIG. 10 + j10Ω greatly deviating from the above.
例えば、設計値の５０Ωに十分近づくようアイソレーションを確保するためにはd=１ｍｍ程度とする必要がある。この場合、結果的に容量性素子を除いた領域(図３)の面積は１.４ｍｍ２となり、図４に示す実施形態を適用した構成の１５倍以上の面積を占有することとなる。 For example, in order to secure isolation so as to sufficiently approach the design value of 50Ω, it is necessary to set d = 1 mm or so. In this case, as a result, the area of the region excluding the capacitive element (FIG. 3) is 1.4 mm 2 , which occupies an area 15 times or more that of the configuration to which the embodiment shown in FIG. 4 is applied.
以上から、本実施形態を適用した構成は、シリコン基板上に集積されたドハティアンプの小型化に効果的である。 From the above, the configuration to which the present embodiment is applied is effective for downsizing the Doherty amplifier integrated on the silicon substrate.
また、低い電源電圧で大信号出力を得るために出力インピーダンス変換比を大きく取った際にも電力効率の低下を抑えることができる。 Further, even when the output impedance conversion ratio is increased in order to obtain a large signal output with a low power supply voltage, a decrease in power efficiency can be suppressed.
なお、既述のように、ドハティアンプは、キャリアアンプとピークアンプが１／４λ線路（インダクタＬ）に対して逆に配置されていてもよい。また、キャリアアンプ、ピークアンプがそれぞれ複数配置されていてもよい。また、キャリアアンプとピークアンプのサイズ比は、１:１でなくてもよい。 As described above, in the Doherty amplifier, the carrier amplifier and the peak amplifier may be arranged opposite to the ¼λ line (inductor L). A plurality of carrier amplifiers and peak amplifiers may be provided. The size ratio between the carrier amplifier and the peak amplifier may not be 1: 1.
以上のように、本実施形態に係る電力増幅回路によれば、回路面積を縮小しつつ、電力効率の向上を図ることができる。 As described above, according to the power amplifier circuit of this embodiment, it is possible to improve the power efficiency while reducing the circuit area.
本第２の実施形態においては、ドハティアンプが差動構成からなり、差動出力端にインピーダンス変換用のトランスフォーマが接続される例について、説明する。なお、この第２の実施の形態に係る電力増幅回路２００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。
In the second embodiment, an example will be described in which a Doherty amplifier has a differential configuration, and a transformer for impedance conversion is connected to a differential output terminal. Note that the
ここで、図５は、第２の実施形態に係る電力増幅回路２００の構成の一例を示す回路図である。なお、図５において、図２の符号と同じ符号は、第１の実施形態と同様の構成を示す。
Here, FIG. 5 is a circuit diagram showing an example of the configuration of the
また、図５に示す例では、第１、第３のアンプ１、３がキャリアアンプであり、第２、第４のアンプ２、４がピークアンプである場合について説明する。しかし、第１、第３のアンプ１、３がピークアンプであり、第２、第４のアンプ２、４がキャリアアンプであってもよい。
In the example shown in FIG. 5, a case will be described in which the first and
図５に示すように、電力増幅回路２００は、第１のドハティアンプＤ１と、第１のトランスフォーマＴ１と、第２のトランスフォーマＴ２と、を備える。この電力増幅回路２００も、第１の実施形態と同様に、シリコン基板上に集積される。
As shown in FIG. 5, the
なお、第１のドハティアンプＤ１は、第１のアンプ（キャリアアンプ）１と、第２のアンプ（ピークアンプ）２と、第３のアンプ（キャリアアンプ）３と、第４のアンプ（ピークアンプ）４と、第１のアンプ出力移相器ＰＳ１と、を含む。 The first Doherty amplifier D1 includes a first amplifier (carrier amplifier) 1, a second amplifier (peak amplifier) 2, a third amplifier (carrier amplifier) 3, and a fourth amplifier (peak amplifier). ) 4 and a first amplifier output phase shifter PS1.
第１のアンプ１は、入力が第１のＲＦ信号が入力される第１の信号入力端子Ｔｉｎ１に接続されている。
The
第２のアンプ２は、入力が第２のＲＦ信号が入力される第２の信号入力端子Ｔｉｎ２に接続されている。
The
なお、例えば、第１の信号入力端子Ｔｉｎ１に入力される第１のＲＦ信号は、第２の信号入力端子Ｔｉｎ２に入力される第２のＲＦ信号に対して、９０°位相が進んでいる。 For example, the first RF signal input to the first signal input terminal Tin1 has a 90 ° phase advance with respect to the second RF signal input to the second signal input terminal Tin2.
第３のアンプ３は、入力が第３のＲＦ信号が入力される第３の信号入力端子Ｔｉｎ３に接続されている。
The
第４のアンプ４は、入力が第４のＲＦ信号が入力される第４の信号入力端子Ｔｉｎ４に接続されている。
The
なお、例えば、第３の信号入力端子Ｔｉｎ３に入力される第３のＲＦ信号は、第４の信号入力端子Ｔｉｎ４に入力される第４のＲＦ信号に対して、９０°位相が進んでいる。さらに、該第１のＲＦ信号は、該第３のＲＦ信号に対して、１８０°位相が遅れている。 For example, the third RF signal input to the third signal input terminal Tin3 has a 90 ° phase advance with respect to the fourth RF signal input to the fourth signal input terminal Tin4. Further, the first RF signal is 180 degrees out of phase with the third RF signal.
このように、第１、第３のアンプ（キャリアアンプ）１、３、第２、第４のアンプ（ピークアンプ）２、４がそれぞれ差動対を構成している。 In this way, the first and third amplifiers (carrier amplifiers) 1 and 3, the second and fourth amplifiers (peak amplifiers) 2 and 4 constitute a differential pair, respectively.
また、第１のアンプ出力移相器ＰＳ１は、第１の入力ＰＳ１ａ１が第１のアンプ１の出力に接続され、第１の出力ＰＳ１ｂ１が第２のアンプ２の出力に接続され、第２の入力ＰＳ１ａ２が第３のアンプ３の出力に接続され、第２の出力ＰＳ１ｂ２が第４のアンプ４の出力に接続されている。
The first amplifier output phase shifter PS1 has the first input PS1a1 connected to the output of the
この第１のアンプ出力移相器ＰＳ１は、図５に示すように、例えば、第１のインダクタＬ１と、第２のインダクタＬ２と、第１のキャパシタＣ１と、第２のキャパシタＣ２と、を有する。 As shown in FIG. 5, the first amplifier output phase shifter PS1 includes, for example, a first inductor L1, a second inductor L2, a first capacitor C1, and a second capacitor C2. Have.
第１のインダクタＬ１は、第１のアンプ出力移相器ＰＳ１の第１の入力ＰＳ１ａ１と第１の出力ＰＳ１ｂ１との間に接続されている。 The first inductor L1 is connected between the first input PS1a1 and the first output PS1b1 of the first amplifier output phase shifter PS1.
第２のインダクタＬ２は、第１のアンプ出力移相器ＰＳ１の第２の入力ＰＳ１ａ２と第２の出力ＰＳ１ｂ２との間に接続されている。 The second inductor L2 is connected between the second input PS1a2 and the second output PS1b2 of the first amplifier output phase shifter PS1.
なお、第１のインダクタＬ１のインダクタンスは、第２のインダクタＬ２のインダクタンスと等しい。 Note that the inductance of the first inductor L1 is equal to the inductance of the second inductor L2.
第１のキャパシタＣ１は、第１のアンプ出力移相器ＰＳ１の第１の入力ＰＳ１ａ１と第２の入力ＰＳ１ａ２との間に接続されている。 The first capacitor C1 is connected between the first input PS1a1 and the second input PS1a2 of the first amplifier output phase shifter PS1.
第２のキャパシタＣ２は、第１のアンプ出力移相器ＰＳ１の第１の出力ＰＳ１ｂ１と第２の出力ＰＳ１ｂ２との間に接続されている。 The second capacitor C2 is connected between the first output PS1b1 and the second output PS1b2 of the first amplifier output phase shifter PS1.
また、第１のトランスフォーマＴ１は、第１の一次側巻線Ｔ１ａと、第１の二次側巻線Ｔ１ｂと、を有する。 The first transformer T1 includes a first primary winding T1a and a first secondary winding T1b.
第１の一次側巻線Ｔ１ａは、一端が電源に接続され、他端が第１のアンプ出力移相器ＰＳ１の第１の出力ＰＳ１ａ１に接続されている。 The first primary winding T1a has one end connected to the power supply and the other end connected to the first output PS1a1 of the first amplifier output phase shifter PS1.
第１の二次側巻線Ｔ１ｂは、一端が第１の信号出力端子Ｔｏｕｔ１側に接続されている。 One end of the first secondary winding T1b is connected to the first signal output terminal Tout1 side.
第２のトランスフォーマＴ２は、第２の一次側巻線Ｔ２ａと、第２の二次側巻線Ｔ２ｂと、を有する。 The second transformer T2 includes a second primary winding T2a and a second secondary winding T2b.
第２の一次側巻線Ｔ２ａは、一端が電源に接続され、他端が第１のアンプ出力移相器ＰＳ１の第２の出力ＰＳ１ｂ２に接続されている。 The second primary winding T2a has one end connected to the power supply and the other end connected to the second output PS1b2 of the first amplifier output phase shifter PS1.
第２の二次側巻線Ｔ２ｂは、一端が第２の信号出力端子Ｔｏｕｔ２側に接続され、他端が第１の二次側巻線Ｔ１ｂの他端に接続されている。 The second secondary winding T2b has one end connected to the second signal output terminal Tout2 side and the other end connected to the other end of the first secondary winding T1b.
すなわち、第１および第２の二次側巻線Ｔ１ｂ、Ｔ２ｂは、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２との間で、直列に接続されている。 That is, the first and second secondary windings T1b and T2b are connected in series between the first signal output terminal Tout1 and the second signal output terminal Tout2.
なお、第１の一次側巻線Ｔ１ａの自己インダクタンスは、第２の一次側巻線Ｔ２ａの自己インダクタンスと等しく設定されている。 The self-inductance of the first primary winding T1a is set equal to the self-inductance of the second primary winding T2a.
さらに、第１の一次側巻線Ｔ１ａと第１の二次側巻線Ｔ１ｂとの間の相互インダクタンスは、第２の一次側巻線Ｔ２ａと第２の二次側巻線Ｔ２ｂとの間の相互インダクタンスに等しく設定されている。 Furthermore, the mutual inductance between the first primary winding T1a and the first secondary winding T1b is between the second primary winding T2a and the second secondary winding T2b. It is set equal to the mutual inductance.
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。 Here, the characteristics of the power amplifier circuit according to this embodiment having the above-described configuration will be examined.
既述のように、本実施形態の場合、第１、第２の１次側巻線Ｔ１ａ、Ｔ２ａの中点から電源線を取り出している。この電源の取り出し点は、ＡＣ接地点となる。このため、ＲＦ信号の漏洩が少なく、簡潔なインピーダンス処理によってＲＦ信号の遮断を行うことができる。 As described above, in the present embodiment, the power supply line is taken out from the midpoint of the first and second primary windings T1a and T2a. This power supply extraction point is the AC grounding point. For this reason, the leakage of the RF signal is small, and the RF signal can be blocked by simple impedance processing.
特に、差動信号に対して理論的に信号振幅がゼロとなるトランスフォーマの中点から電源電圧を供給することにより、チョークインダクタが不要となり、ドハティアンプを小型に集積することができる。 In particular, by supplying the power supply voltage from the middle point of the transformer where the signal amplitude is theoretically zero with respect to the differential signal, the choke inductor becomes unnecessary and the Doherty amplifier can be integrated in a small size.
また、ＤＣ電源供給線を短くすることができるので、抵抗損失による電力効率の低下を抑えることができる。 In addition, since the DC power supply line can be shortened, a reduction in power efficiency due to resistance loss can be suppressed.
また、第１または第２の信号出力端子Ｔｏｕｔ１、Ｔｏｕｔ２を接地すれば、第１、第２のトランスフォーマＴ１、Ｔ２により、出力信号の差動―単相変換を同時に実現することができる。 Also, if the first or second signal output terminal Tout1, Tout2 is grounded, the differential-single-phase conversion of the output signal can be realized simultaneously by the first and second transformers T1, T2.
なお、電力増幅回路２００のその他の構成および機能は、第１の実施形態の電力増幅回路１００と同様である。
The other configurations and functions of the
すなわち、本実施形態に係る電力増幅回路によれば、第１の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。 That is, according to the power amplifier circuit according to the present embodiment, it is possible to improve the power efficiency while reducing the circuit area as in the first embodiment.
本第３の実施形態においては、２つのドハティアンプが並列に配置された例について、説明する。なお、この第３の実施の形態に係る電力増幅回路３００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。なお、３つ以上のドハティアンプが並列に配置された場合も同様に説明される。
In the third embodiment, an example in which two Doherty amplifiers are arranged in parallel will be described. Note that the
ここで、図６は、第３の実施形態に係る電力増幅回路３００の構成の一例を示す回路図である。なお、図６において、図５の符号と同じ符号は、第２の実施形態と同様の構成を示す。
Here, FIG. 6 is a circuit diagram showing an example of the configuration of the
また、図６に示す例では、第１、第３、第５、第７のアンプ１、３、５、７がキャリアアンプであり、第２、第４、第６、第８のアンプ２、４、６、８がピークアンプである場合について説明する。しかし、第１、第３、第５、第７のアンプ１、３、５、７がピークアンプであり、第２、第４、第６、第８のアンプ２、４、６、８がキャリアアンプであってもよい。
In the example shown in FIG. 6, the first, third, fifth, and
図６に示すように、電力増幅回路３００は、第２の実施形態の電力増幅回路２００と比較して、第２のドハティアンプＤ２と、第３のトランスフォーマＴ３と、第４のトランスフォーマＴ４と、をさらに備える。この電力増幅回路３００も、第２の実施形態と同様に、シリコン基板上に集積される。
As illustrated in FIG. 6, the
なお、第２のドハティアンプＤ２は、第５のアンプ（キャリアアンプ）５と、第６のアンプ（ピークアンプ）６と、第７のアンプ（キャリアアンプ）７と、第８のアンプ（ピークアンプ）８と、第２のアンプ出力移相器ＰＳ２と、を含む。 The second Doherty amplifier D2 includes a fifth amplifier (carrier amplifier) 5, a sixth amplifier (peak amplifier) 6, a seventh amplifier (carrier amplifier) 7, and an eighth amplifier (peak amplifier). ) 8 and a second amplifier output phase shifter PS2.
第５のアンプ５は、入力が第５のＲＦ信号が入力される第５の信号入力端子Ｔｉｎ５に接続されている。なお、例えば、第５の信号入力端子Ｔｉｎ５に入力される第５のＲＦ信号は、第１の信号入力端子Ｔｉｎ１に入力される第１のＲＦ信号に対して、位相と同じである。
The
第６のアンプ６は、入力が第６のＲＦ信号が入力される第６の信号入力端子Ｔｉｎ６に接続されている。
The
なお、例えば、第５の信号入力端子Ｔｉｎ５に入力される第５のＲＦ信号は、第６の信号入力端子Ｔｉｎ６に入力される第６のＲＦ信号に対して、９０°位相が進んでいる。 For example, the fifth RF signal input to the fifth signal input terminal Tin5 has a 90 ° phase advance with respect to the sixth RF signal input to the sixth signal input terminal Tin6.
第７のアンプ７は、入力が第７のＲＦ信号が入力される第７の信号入力端子Ｔｉｎ７に接続されている。 The seventh amplifier 7 has an input connected to a seventh signal input terminal Tin7 to which a seventh RF signal is input.
第８のアンプ８は、入力が第８のＲＦ信号が入力される第８の信号入力端子Ｔｉｎ８に接続されている。
The
なお、例えば、第７の信号入力端子Ｔｉｎ３に入力される第７のＲＦ信号は、第８の信号入力端子Ｔｉｎ８に入力される第８のＲＦ信号に対して、９０°位相が進んでいる。さらに、該第５のＲＦ信号は、該第７のＲＦ信号に対して、１８０°位相が遅れている。 For example, the seventh RF signal input to the seventh signal input terminal Tin3 has a 90 ° phase advance with respect to the eighth RF signal input to the eighth signal input terminal Tin8. Further, the fifth RF signal is 180 degrees out of phase with the seventh RF signal.
このように、第５、第７のアンプ（キャリアアンプ）５、７、第６、第８のアンプ（ピークアンプ）６、８がそれぞれ差動対を構成している。 In this way, the fifth and seventh amplifiers (carrier amplifiers) 5, 7, and the sixth and eighth amplifiers (peak amplifiers) 6, 8 constitute a differential pair, respectively.
また、第２のアンプ出力移相器ＰＳ２は、第１の入力ＰＳ２ａ１が第５のアンプ５の出力に接続され、第１の出力ＰＳ２ｂ１が第６のアンプ６の出力に接続され、第２の入力ＰＳ２ａ２が第７のアンプ７の出力に接続され、第２の出力ＰＳ２ｂ２が第８のアンプ８の出力に接続されている。
The second amplifier output phase shifter PS2 has the first input PS2a1 connected to the output of the
この第２のアンプ出力移相器ＰＳ２は、図６に示すように、例えば、第３のインダクタＬ３と、第４のインダクタＬ４と、第３のキャパシタＣ３と、第４のキャパシタＣ４と、を有する。 As shown in FIG. 6, the second amplifier output phase shifter PS2 includes, for example, a third inductor L3, a fourth inductor L4, a third capacitor C3, and a fourth capacitor C4. Have.
第３のインダクタＬ３は、第２のアンプ出力移相器ＰＳ２の第１の入力ＰＳ２ａ１と第１の出力ＰＳ２ｂ１との間に接続されている。 The third inductor L3 is connected between the first input PS2a1 and the first output PS2b1 of the second amplifier output phase shifter PS2.
第４のインダクタＬ４は、第２のアンプ出力移相器ＰＳ２の第２の入力ＰＳ２ａ２と第２の出力ＰＳ２ｂ２との間に接続されている。 The fourth inductor L4 is connected between the second input PS2a2 and the second output PS2b2 of the second amplifier output phase shifter PS2.
なお、第３のインダクタＬ３のインダクタンスは、第４のインダクタＬ４のインダクタンスと等しい。 The inductance of the third inductor L3 is equal to the inductance of the fourth inductor L4.
第３のキャパシタＣ３は、第２のアンプ出力移相器ＰＳ２の第１の入力ＰＳ２ａ１と第２の入力ＰＳ２ａ２との間に接続されている。 The third capacitor C3 is connected between the first input PS2a1 and the second input PS2a2 of the second amplifier output phase shifter PS2.
第４のキャパシタＣ４は、第２のアンプ出力移相器ＰＳ２の第１の出力ＰＳ２ｂ１と第２の出力ＰＳ２ｂ２との間に接続されている。 The fourth capacitor C4 is connected between the first output PS2b1 and the second output PS2b2 of the second amplifier output phase shifter PS2.
また、第３のトランスフォーマＴ３は、第３の一次側巻線Ｔ３ａと、第３の二次側巻線Ｔ３ｂと、を有する。 The third transformer T3 includes a third primary winding T3a and a third secondary winding T3b.
第３の一次側巻線Ｔ３ａは、一端が電源に接続され、他端が第２のアンプ出力移相器ＰＳ２の第１の出力ＰＳ２ｂ１に接続されている。 The third primary winding T3a has one end connected to the power supply and the other end connected to the first output PS2b1 of the second amplifier output phase shifter PS2.
第３の二次側巻線Ｔ３ｂは、一端が第１の信号出力端子Ｔｏｕｔ１側に接続されている。 One end of the third secondary winding T3b is connected to the first signal output terminal Tout1 side.
また、第４のトランスフォーマＴ４は、第４の一次側巻線Ｔ４ａと、第４の二次側巻線Ｔ４ｂと、を有する。 The fourth transformer T4 has a fourth primary winding T4a and a fourth secondary winding T4b.
第４の一次側巻線Ｔ４ａは、一端が電源に接続され、他端が第１のアンプ出力移相器ＰＳ１の第２の出力ＰＳ２ｂ２に接続されている。 The fourth primary winding T4a has one end connected to the power supply and the other end connected to the second output PS2b2 of the first amplifier output phase shifter PS1.
第４の二次側巻線Ｔ４ｂは、一端が第２の信号出力端子Ｔｏｕｔ２側に接続され、他端が第３の二次側巻線の他端に接続されている。 The fourth secondary winding T4b has one end connected to the second signal output terminal Tout2 side and the other end connected to the other end of the third secondary winding.
すなわち、第１ないし第４の二次側巻線Ｔ１ｂ、Ｔ２ｂ、Ｔ３ｂ、Ｔ４ｂは、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２との間で、直列に接続されている。 That is, the first to fourth secondary windings T1b, T2b, T3b, and T4b are connected in series between the first signal output terminal Tout1 and the second signal output terminal Tout2.
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。 Here, the characteristics of the power amplifier circuit according to this embodiment having the above-described configuration will be examined.
既述のように、本実施形態では２つ以上のドハティアンプＤ１、Ｄ２が並列に配置され、それぞれの出力端に直列に接続された出力整合用のトランスフォーマＴ１〜Ｔ４の１次側巻線が接続され、直列に接続されたトランスフォーマＴ１〜Ｔ４の２次側巻線の両端から出力電力を取り出す。 As described above, in this embodiment, two or more Doherty amplifiers D1 and D2 are arranged in parallel, and the primary side windings of the output matching transformers T1 to T4 connected in series to the respective output terminals are provided. The output power is taken out from both ends of the secondary windings of the transformers T1 to T4 connected in series.
この本実施形態に係る構成では、負荷インピーダンスが、各ドハティアンプＤ１、Ｄ２の出力端において低いインピーダンスに変換されると同時に、各ドハティアンプＤ１、Ｄ２の出力電力が合成される。 In the configuration according to this embodiment, the load impedance is converted into a low impedance at the output terminals of the Doherty amplifiers D1 and D2, and the output powers of the Doherty amplifiers D1 and D2 are combined.
これにより、電力効率の低下を抑制しつつ、電力増幅回路全体の出力電力を向上することができる。 As a result, the output power of the entire power amplifier circuit can be improved while suppressing a decrease in power efficiency.
なお、電力増幅回路３００のその他の構成および機能は、第２の実施形態の電力増幅回路２００と同様である。
Other configurations and functions of the
すなわち、本実施形態に係る電力増幅回路によれば、第２の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。 That is, according to the power amplifier circuit according to the present embodiment, the power efficiency can be improved while the circuit area is reduced as in the second embodiment.
ドハティアンプは、キャリアアンプ及びピークアンプの出力信号が一般的に９０度の位相差を持って合成されるため、両者の入力信号にも９０度程度の位相差を与える必要がある。 In the Doherty amplifier, since the output signals of the carrier amplifier and the peak amplifier are generally synthesized with a phase difference of 90 degrees, it is necessary to give a phase difference of about 90 degrees to both input signals.
そこで、本第４の実施形態では、差動インダクタを用いた移相器により入力信号の移相を実施する例について説明する。 Therefore, in the fourth embodiment, an example in which the input signal is phase-shifted by a phase shifter using a differential inductor will be described.
なお、この第４の実施の形態に係る電力増幅回路４００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。
Note that the
ここで、図７は、第４の実施形態に係る電力増幅回路４００の構成の一例を示す回路図である。なお、図７において、図５の符号と同じ符号は、第２の実施形態と同様の構成を示す。
Here, FIG. 7 is a circuit diagram showing an example of the configuration of the
図７に示すように、電力増幅回路４００は、第２の実施形態と比較して、第１の入力信号移相器ＰＳＩＮ１を、さらに備える。この電力増幅回路４００も、第２の実施形態と同様に、シリコン基板上に集積される。
As illustrated in FIG. 7, the
第１の入力信号移相器ＰＳＩＮ１は、第１の入力ａ１が前記第１の信号入力端子Ｔｉｎ１に接続され、第２の入力ａ２が第３の信号入力端子Ｔｉｎ３に接続され、第１の出力ｂ１が第２の信号入力端子Ｔｉｎ２に接続され、第２の出力ｂ２が前記第４の信号入力端子Ｔｉｎ４に接続されている。 The first input signal phase shifter PSIN1 has a first input a1 connected to the first signal input terminal Tin1, a second input a2 connected to the third signal input terminal Tin3, and a first output. b1 is connected to the second signal input terminal Tin2, and the second output b2 is connected to the fourth signal input terminal Tin4.
この第１の入力信号移相器は、図７に示すように、例えば、第３のインダクタＬＩＮ３と、第３のキャパシタＣＩＮ３と、第４のインダクタＬＩＮ４と、第４のキャパシタＣＩＮ４と、を有する。 As shown in FIG. 7, the first input signal phase shifter includes, for example, a third inductor LIN3, a third capacitor CIN3, a fourth inductor LIN4, and a fourth capacitor CIN4. .
第３のインダクタＬＩＮ３は、一端が第１の信号入力端子Ｔｉｎ１に接続され、他端が第２の信号入力端子Ｔｉｎ２に接続されている。 The third inductor LIN3 has one end connected to the first signal input terminal Tin1 and the other end connected to the second signal input terminal Tin2.
第４のインダクタＬＩＮ４は、一端が第３の信号入力端子Ｔｉｎ３に接続され、他端が第３の信号入力端子Ｔｉｎ３に接続され、第３のインダクタＬＩＮ３に対して差動巻になる。 The fourth inductor LIN4 has one end connected to the third signal input terminal Tin3, the other end connected to the third signal input terminal Tin3, and has a differential winding with respect to the third inductor LIN3.
第３のキャパシタＣＩＮ３は、第３のインダクタＬＩＮ３の一端と第４のインダクタＬＩＮ４の一端との間に接続されている。 The third capacitor CIN3 is connected between one end of the third inductor LIN3 and one end of the fourth inductor LIN4.
第４のキャパシタＣＩＮ４は、第３のインダクタＬＩＮ３の他端と第４のインダクタの他端との間に接続されている。 The fourth capacitor CIN4 is connected between the other end of the third inductor LIN3 and the other end of the fourth inductor.
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。 Here, the characteristics of the power amplifier circuit according to this embodiment having the above-described configuration will be examined.
上述のように、本実施形態では、シリコン基板上において、スパイラルインダクタの形で差動インダクタを形成する。 As described above, in this embodiment, a differential inductor is formed in the form of a spiral inductor on a silicon substrate.
差動インダクタは、差動信号に対して磁界を強めあう効果が発生し、一定の巻線長に対して大きなインダクタンス値を得ることができる。 The differential inductor generates an effect of strengthening the magnetic field against the differential signal, and can obtain a large inductance value for a certain winding length.
そのため、移相量に対し所望のインダクタンス値を得るためのインダクタを小型化することができ、ドハティアンプ全体を小型に集積することができる。 Therefore, the inductor for obtaining a desired inductance value with respect to the phase shift amount can be reduced in size, and the entire Doherty amplifier can be integrated in a small size.
なお、電力増幅回路４００のその他の構成および機能は、第２の実施形態の電力増幅回路２００と同様である。
Other configurations and functions of the
すなわち、本実施形態に係る電力増幅回路によれば、第２の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。 That is, according to the power amplifier circuit according to the present embodiment, the power efficiency can be improved while the circuit area is reduced as in the second embodiment.
本第５の実施形態では、シリコン基板上にドハティアンプと入出力移相器、及び出力整合用のトランスフォーマを配置したレイアウトの例について説明する。なお、この第５の実施の形態に係る電力増幅回路５００は、第３の実施の形態の電力増幅回路３００と同様に、無線通信装置１０００に適用される。
In the fifth embodiment, an example of a layout in which a Doherty amplifier, an input / output phase shifter, and an output matching transformer are arranged on a silicon substrate will be described. Note that the
ここで、図８は、第５の実施形態に係る電力増幅回路５００の構成の一例を示す回路図である。なお、図８において、図５、図７の符号と同じ符号は、第３、第７の実施形態と同様の構成を示す。
Here, FIG. 8 is a circuit diagram showing an example of the configuration of the
図８に示すように、電力増幅回路５００は、第３の実施形態と比較して、第１の入力信号移相器ＰＳＩＮ１と、第２の入力信号移相器ＰＳＩＮ２と、をさらに備える。なお、第１の入力信号移相器ＰＳＩＮ１と第２の入力信号移相器ＰＳＩＮ２とは、同様の構成を有する。また、パワースプリッタ５００ａは、第１、第３、第５、第７の信号入力端子Ｔｉｎ１、Ｔｉｎ３、Ｔｉｎ５、Ｔｉｎ７それぞれに、第１、第３、第５、第７のＲＦ信号が出力するようになっている。
As shown in FIG. 8, the
図８に示すように、第１の入力信号移相器ＰＳＩＮ１は、第１の入力１ａ１が第１の信号入力端子Ｔｉｎ１に接続され、第２の入力１ａ２が第３の信号入力端子Ｔｉｎ３に接続され、第１の出力１ｂ１が第２の信号入力端子Ｔｉｎ２に接続され、第２の出力１ｂ２が第４の信号入力端子Ｔｉｎ４に接続されている。 As shown in FIG. 8, in the first input signal phase shifter PSIN1, the first input 1a1 is connected to the first signal input terminal Tin1, and the second input 1a2 is connected to the third signal input terminal Tin3. The first output 1b1 is connected to the second signal input terminal Tin2, and the second output 1b2 is connected to the fourth signal input terminal Tin4.
なお、シリコン基板Ｗ上において、第１の入力信号移相器ＰＳＩＮ１は、第２、第４のアンプ２、４と第１、第３のアンプ１、３との間にレイアウトされている。
On the silicon substrate W, the first input signal phase shifter PSIN1 is laid out between the second and
また、シリコン基板Ｗ上において、第１のアンプ出力移相器ＰＳ１のインダクタは、第１の入力信号移相器ＰＳＩＮ１を挟むようにレイアウトされている。 On the silicon substrate W, the inductor of the first amplifier output phase shifter PS1 is laid out so as to sandwich the first input signal phase shifter PSIN1.
図８に示すように、第２の入力信号移相器ＰＳＩＮ２は、第１の入力２ａ１が第５の信号入力端子Ｔｉｎ５に接続され、第２の入力２ａ２が第７の信号入力端子Ｔｉｎ７に接続され、第１の出力２ｂ１が第６の信号入力端子Ｔｉｎ６に接続され、第２の出力２ｂ２が第８の信号入力端子Ｔｉｎ８に接続されている。 As shown in FIG. 8, in the second input signal phase shifter PSIN2, the first input 2a1 is connected to the fifth signal input terminal Tin5, and the second input 2a2 is connected to the seventh signal input terminal Tin7. The first output 2b1 is connected to the sixth signal input terminal Tin6, and the second output 2b2 is connected to the eighth signal input terminal Tin8.
なお、シリコン基板Ｗ上において、第２の入力信号移相器ＰＳＩＮ２は、第６、第８のアンプ６、８と第５、第７のアンプ５、７との間にレイアウトされている。
On the silicon substrate W, the second input signal
また、シリコン基板Ｗ上において、第２のアンプ出力移相器ＰＳ２のインダクタは、第２の入力信号移相器ＰＳＩＮ２を挟むようにレイアウトされている。 On the silicon substrate W, the inductor of the second amplifier output phase shifter PS2 is laid out so as to sandwich the second input signal phase shifter PSIN2.
既述のように、本実施形態では、シリコン基板上にドハティアンプと入出力移相器、及び出力整合用のトランスフォーマを配置している。これにより、シリコン基板Ｗ上に各移相器を配置することによりアンプ全体を小型に集積できる。 As described above, in this embodiment, the Doherty amplifier, the input / output phase shifter, and the output matching transformer are arranged on the silicon substrate. Thereby, the entire amplifier can be integrated in a small size by arranging each phase shifter on the silicon substrate W.
なお、ドハティアンプＤ１、Ｄ２は並列接続されない単体のものでもよく、キャリアアンプ・ピークアンプの位置関係は出力整合用のトランスフォーマの位置を基準として逆の関係でもよい。 The Doherty amplifiers D1 and D2 may be a single unit not connected in parallel, and the positional relationship between the carrier amplifier and the peak amplifier may be reversed with respect to the position of the output matching transformer.
なお、電力増幅回路５００のその他の構成および機能は、第４の実施形態の電力増幅回路４００と同様である。
Other configurations and functions of the
すなわち、本実施形態に係る電力増幅回路によれば、第４の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。 That is, according to the power amplifier circuit according to the present embodiment, it is possible to improve the power efficiency while reducing the circuit area as in the fourth embodiment.
本第６の実施形態では、並列配置されたドハティアンプの中間部にシールドパターンを配置したレイアウトの例について説明する。なお、この第６の実施の形態に係る電力増幅回路６００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。
In the sixth embodiment, an example of a layout in which a shield pattern is arranged in the middle part of Doherty amplifiers arranged in parallel will be described. Note that the
ここで、図９は、第６の実施形態に係る電力増幅回路６００の構成の一例を示す回路図である。なお、図９において、図８の符号と同じ符号は、第５の実施形態と同様の構成を示す。
Here, FIG. 9 is a circuit diagram showing an example of the configuration of the
図９に示すように、電力増幅回路６００は、第５の実施形態と比較して、導電性のシールドパターン６００ａをさらに備える。
As shown in FIG. 9, the
導電性のシールドパターン６００ａは、シリコン基板Ｗ上において、第１ないし第４のアンプ１〜４、第１のアンプ出力移相器ＰＳ１、および、第１の入力信号移相器ＰＳＩＮ１を含む第１のドハティアンプＤ１と、第５ないし第８のアンプ５〜８、第２のアンプ出力移相器ＰＳ２、および第２の入力信号移相器ＰＳＩＮ２を含む第２のドハティアンプＤ２との間に、レイアウトされている。
The
なお、このシールドパターン６００ａは、例えば、メタルのパターンからなる。このシールドパターン６００ａは、接地に電気的に接続されている。例えば、シールドパターン６００ａは、シリコン基板Ｗ上の接地パターンやシリコン基板Ｗに、低インピーダンスで接続されている。
The
既述のように、本実施形態では、並列配置されたドハティアンプＤ１、Ｄ２の中間部にシールドパターン６００ａを配置している。
As described above, in the present embodiment, the
これにより、隣り合う移相器間の磁界結合を弱め、電力効率・線形性・動作安定性等の低下を抑制することができる。 Thereby, the magnetic field coupling between adjacent phase shifters can be weakened, and the fall of power efficiency, linearity, operational stability, etc. can be suppressed.
なお、電力増幅回路６００のその他の構成および機能は、第５の実施形態の電力増幅回路５００と同様である。
Other configurations and functions of the
すなわち、本実施形態に係る電力増幅回路によれば、第５の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。 That is, according to the power amplifier circuit according to the present embodiment, it is possible to improve the power efficiency while reducing the circuit area as in the fifth embodiment.
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。 In addition, embodiment is an illustration and the range of invention is not limited to them.
１００ 電力増幅回路
１０００ 無線通信装置
１００１ ベースバンド回路
１００２ 局部発振回路
１００３ ミキサ回路
１００４ アンテナ
DESCRIPTION OF
Claims (15)
入力が第１の信号入力端子に接続された第１のアンプと、
入力が第２の信号入力端子に接続された第２のアンプと、
入力が前記第１のアンプの出力に接続され、出力が前記第２のアンプの出力に接続されたアンプ出力移相器と、
一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第１の信号出力端子に接続され、他端が第２の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備えることを特徴とする電力増幅回路。 A power amplifier circuit integrated on a silicon substrate,
A first amplifier having an input connected to a first signal input terminal;
A second amplifier whose input is connected to a second signal input terminal;
An amplifier output phase shifter with an input connected to the output of the first amplifier and an output connected to the output of the second amplifier;
One end is connected to the power source, the other end is connected to the output of the amplifier output phase shifter, one end is connected to the first signal output terminal, and the other end is connected to the second signal output terminal. A power amplifying circuit comprising: a transformer having a secondary winding connected thereto.
前記アンプ出力移相器の入力と出力との間に接続されたインダクタと、
前記アンプ出力移相器の入力と接地との間に接続された第１のキャパシタと、
前記アンプ出力移相器の出力と前記接地との間に接続された第２のキャパシタと、を有することを特徴とする請求項１に記載の電力増幅回路。 The amplifier output phase shifter is
An inductor connected between an input and an output of the amplifier output phase shifter;
A first capacitor connected between the input of the amplifier output phase shifter and ground;
The power amplifier circuit according to claim 1, further comprising: a second capacitor connected between an output of the amplifier output phase shifter and the ground.
入力が第１の信号入力端子に接続された第１のアンプと、
入力が第２の信号入力端子に接続された第２のアンプと、
入力が第３の信号入力端子に接続された第３のアンプと、
入力が第４の信号入力端子に接続された第４のアンプと、
第１の入力が前記第１のアンプの出力に接続され、第１の出力が前記第２のアンプの出力に接続され、第２の入力が前記第３のアンプの出力に接続され、第２の出力が前記第４のアンプの出力に接続された第１のアンプ出力移相器と、
一端が電源に接続され、他端が前記第１のアンプ出力移相器の第１の出力に接続された第１の一次側巻線と、一端が第１の信号出力端子側に接続された第１の二次側巻線と、を有する第１のトランスフォーマと、
一端が前記電源に接続され、他端が前記第１のアンプ出力移相器の第２の出力に接続された第２の一次側巻線と、一端が第２の信号出力端子側に接続され、他端が前記第１の二次側巻線の他端に接続された第２の二次側巻線と、を有する第２のトランスフォーマと、を備え、
前記第１および第２の二次側巻線は、前記第１の信号出力端子と前記第２の信号出力端子との間で、直列に接続されていることを特徴とする電力増幅回路。 A power amplifier circuit integrated on a silicon substrate,
A first amplifier having an input connected to a first signal input terminal;
A second amplifier whose input is connected to a second signal input terminal;
A third amplifier whose input is connected to a third signal input terminal;
A fourth amplifier whose input is connected to a fourth signal input terminal;
The first input is connected to the output of the first amplifier, the first output is connected to the output of the second amplifier, the second input is connected to the output of the third amplifier, and the second A first amplifier output phase shifter connected to the output of the fourth amplifier;
A first primary winding having one end connected to the power source and the other end connected to the first output of the first amplifier output phase shifter; and one end connected to the first signal output terminal side A first transformer having a first secondary winding;
One end is connected to the power source, the other end is connected to the second output of the first amplifier output phase shifter, and one end is connected to the second signal output terminal side. A second transformer having a second secondary winding, the other end of which is connected to the other end of the first secondary winding,
The power amplification circuit, wherein the first and second secondary windings are connected in series between the first signal output terminal and the second signal output terminal.
入力が第６の信号入力端子に接続された第６のアンプと、
入力が第７の信号入力端子に接続された第７のアンプと、
入力が第８の信号入力端子に接続された第８のアンプと、
第１の入力が前記第５のアンプの出力に接続され、第１の出力が前記第６のアンプの出力に接続され、第２の入力が前記第７のアンプの出力に接続され、第２の出力が前記第８のアンプの出力に接続された第２のアンプ出力移相器と、
一端が前記電源に接続され、他端が前記第２のアンプ出力移相器の第１の出力に接続された第３の一次側巻線と、一端が前記第１の信号出力端子側に接続された第３の二次側巻線と、を有する第３のトランスフォーマと、
一端が前記電源に接続され、他端が前記第１のアンプ出力移相器の第２の出力に接続された第４の一次側巻線と、一端が前記第２の信号出力端子側に接続され、他端が第３の二次側巻線の他端に接続された第４の二次側巻線と、を有する第４のトランスフォーマと、をさらに備え、
前記第１ないし第４の二次側巻線は、前記第１の信号出力端子と前記第２の信号出力端子との間で、直列に接続されていることを特徴とする請求項６に記載の電力増幅回路。 A fifth amplifier whose input is connected to a fifth signal input terminal;
A sixth amplifier whose input is connected to a sixth signal input terminal;
A seventh amplifier whose input is connected to a seventh signal input terminal;
An eighth amplifier whose input is connected to the eighth signal input terminal;
The first input is connected to the output of the fifth amplifier, the first output is connected to the output of the sixth amplifier, the second input is connected to the output of the seventh amplifier, and the second A second amplifier output phase shifter connected to the output of the eighth amplifier;
A third primary winding having one end connected to the power source and the other end connected to the first output of the second amplifier output phase shifter, and one end connected to the first signal output terminal side A third transformer having a third secondary winding formed;
A fourth primary winding having one end connected to the power source and the other end connected to a second output of the first amplifier output phase shifter; and one end connected to the second signal output terminal side A fourth transformer having a fourth secondary winding, the other end of which is connected to the other end of the third secondary winding,
The first to fourth secondary windings are connected in series between the first signal output terminal and the second signal output terminal. Power amplifier circuit.
前記第３の信号入力端子に入力される第３のＲＦ信号は、前記第４の信号入力端子に入力される第４のＲＦ信号に対して、９０°位相が遅れており、
前記第１のＲＦ信号は、前記第３のＲＦ信号に対して、１８０°位相が遅れていることを特徴とする請求項６に記載の電力増幅回路。 The first RF signal input to the first signal input terminal is delayed in phase by 90 ° with respect to the second RF signal input to the second signal input terminal.
The third RF signal input to the third signal input terminal is delayed in phase by 90 ° with respect to the fourth RF signal input to the fourth signal input terminal.
The power amplification circuit according to claim 6, wherein the first RF signal is 180 degrees out of phase with respect to the third RF signal.
前記第１のアンプ出力移相器の第１の入力と第１の出力との間に接続された第１のインダクタと、
前記第１のアンプ出力移相器の第２の入力と第２の出力との間に接続された第２のインダクタと、
前記第１のアンプ出力移相器の第１の入力と第２の入力との間に接続された第１のキャパシタと、
前記第１のアンプ出力移相器の第１の出力と第２の出力との間に接続された第２のキャパシタと、を有することを特徴とする請求項６または８に記載の電力増幅回路。 The first amplifier output phase shifter is:
A first inductor connected between a first input and a first output of the first amplifier output phase shifter;
A second inductor connected between a second input and a second output of the first amplifier output phase shifter;
A first capacitor connected between a first input and a second input of the first amplifier output phase shifter;
The power amplifier circuit according to claim 6, further comprising: a second capacitor connected between the first output and the second output of the first amplifier output phase shifter. .
第１の入力が前記第５の信号入力端子に接続され、第２の入力が前記第７の信号入力端子に接続され、第１の出力が前記第６の信号入力端子に接続され、第２の出力が前記第８の信号入力端子に接続された第２の入力信号移相器と、をさらに備えることを特徴とする請求項７に記載の電力増幅回路。 A first input is connected to the first signal input terminal, a second input is connected to the third signal input terminal, a first output is connected to the second signal input terminal, and a second A first input signal phase shifter whose output is connected to the fourth signal input terminal;
A first input is connected to the fifth signal input terminal, a second input is connected to the seventh signal input terminal, a first output is connected to the sixth signal input terminal, and a second The power amplifier circuit according to claim 7, further comprising: a second input signal phase shifter whose output is connected to the eighth signal input terminal.
一端が前記第１の信号入力端子に接続され、他端が前記第２の信号入力端子に接続された第３のインダクタと、
一端が前記第３の信号入力端子に接続され、他端が前記第３の信号入力端子に接続され、前記第３のインダクタに対して差動巻になる第４のインダクタと、
前記第３のインダクタの一端と前記第４のインダクタの一端との間に接続された第３のキャパシタと、
前記第３のインダクタの他端と前記第４のインダクタの他端との間に接続された第４のキャパシタと、を有することを特徴とする請求項１０、または１１に記載の電力増幅回路。 The first input signal phase shifter is:
A third inductor having one end connected to the first signal input terminal and the other end connected to the second signal input terminal;
A fourth inductor having one end connected to the third signal input terminal and the other end connected to the third signal input terminal and having a differential winding with respect to the third inductor;
A third capacitor connected between one end of the third inductor and one end of the fourth inductor;
The power amplifier circuit according to claim 10, further comprising a fourth capacitor connected between the other end of the third inductor and the other end of the fourth inductor.
前記第１の入力信号移相器は、前記第２のアンプと前記第１のアンプとの間にレイアウトされていることを特徴とする請求項１０ないし１２のいずれか一項に記載の電力増幅回路。 On the silicon substrate,
The power amplification according to any one of claims 10 to 12, wherein the first input signal phase shifter is laid out between the second amplifier and the first amplifier. circuit.
前記第１ないし前記第４のアンプ、前記第１のアンプ出力移相器、および、前記第１の入力信号移相器を含む第１のドハティアンプと、前記第５ないし前記第８のアンプ、前記第２のアンプ出力移相器、および前記第２の入力信号移相器を含む第２のドハティアンプとの間に、導電性のシールドパターンがレイアウトされていることを特徴とする請求項１１に記載の電力増幅回路。 On the silicon substrate,
A first Doherty amplifier including the first to fourth amplifiers, the first amplifier output phase shifter, and the first input signal phase shifter; the fifth to eighth amplifiers; 12. A conductive shield pattern is laid out between the second amplifier output phase shifter and a second Doherty amplifier including the second input signal phase shifter. The power amplifier circuit described in 1.
局部発振信号を生成する局部発振回路と、
前記ベースバンド信号と前記局部発振信号とを混合し、ＲＦ入力信号を出力するミキサ回路と、
前記ＲＦ入力信号を増幅し、ＲＦ出力信号を出力する請求項１ないし１４の何れかに記載の電力増幅回路と、
前記ＲＦ出力信号を送信するアンテナと、を備えることを特徴とする無線通信装置。 A baseband circuit for generating a baseband signal;
A local oscillation circuit for generating a local oscillation signal;
A mixer circuit that mixes the baseband signal and the local oscillation signal and outputs an RF input signal;
The power amplifier circuit according to any one of claims 1 to 14, which amplifies the RF input signal and outputs an RF output signal;
And an antenna for transmitting the RF output signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011224886A JP2013085179A (en) | 2011-10-12 | 2011-10-12 | Power amplification circuit and radio communication apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011224886A JP2013085179A (en) | 2011-10-12 | 2011-10-12 | Power amplification circuit and radio communication apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013085179A true JP2013085179A (en) | 2013-05-09 |
Family
ID=48529914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011224886A Pending JP2013085179A (en) | 2011-10-12 | 2011-10-12 | Power amplification circuit and radio communication apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013085179A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016131369A (en) * | 2015-01-09 | 2016-07-21 | 株式会社東芝 | High frequency signal amplifying device |
| US11011813B2 (en) | 2019-07-12 | 2021-05-18 | Nxp B.V. | Power amplifier with shielded transmission lines |
| WO2022091955A1 (en) * | 2020-10-27 | 2022-05-05 | 株式会社村田製作所 | Power amplification circuit |
| WO2022255388A1 (en) * | 2021-06-02 | 2022-12-08 | 株式会社村田製作所 | High frequency circuit and communication apparatus |
| WO2022259892A1 (en) * | 2021-06-10 | 2022-12-15 | 株式会社村田製作所 | Amplification circuit and high-frequency circuit |
| WO2023286492A1 (en) * | 2021-07-14 | 2023-01-19 | 株式会社村田製作所 | Power amplification circuit and power amplification method |
| WO2023008255A1 (en) * | 2021-07-28 | 2023-02-02 | 株式会社村田製作所 | High frequency circuit and communication apparatus |
| WO2023005458A1 (en) * | 2021-07-30 | 2023-02-02 | 锐石创芯(深圳)科技股份有限公司 | Doherty power amplifier and radio-frequency front-end module |
| CN115913139A (en) * | 2021-09-30 | 2023-04-04 | 锐磐微电子科技(上海)有限公司 | Push-pull type radio frequency power amplifying circuit and push-pull type radio frequency power amplifier |
| WO2023157725A1 (en) * | 2022-02-17 | 2023-08-24 | 株式会社村田製作所 | High frequency circuit, and communication device |
| WO2023203857A1 (en) * | 2022-04-22 | 2023-10-26 | 株式会社村田製作所 | Doherty amplifier circuit |
-
2011
- 2011-10-12 JP JP2011224886A patent/JP2013085179A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016131369A (en) * | 2015-01-09 | 2016-07-21 | 株式会社東芝 | High frequency signal amplifying device |
| US11011813B2 (en) | 2019-07-12 | 2021-05-18 | Nxp B.V. | Power amplifier with shielded transmission lines |
| EP3771094A3 (en) * | 2019-07-12 | 2021-06-23 | Nxp B.V. | Power amplifier with shielded transmission lines |
| WO2022091955A1 (en) * | 2020-10-27 | 2022-05-05 | 株式会社村田製作所 | Power amplification circuit |
| WO2022255388A1 (en) * | 2021-06-02 | 2022-12-08 | 株式会社村田製作所 | High frequency circuit and communication apparatus |
| WO2022259892A1 (en) * | 2021-06-10 | 2022-12-15 | 株式会社村田製作所 | Amplification circuit and high-frequency circuit |
| WO2023286492A1 (en) * | 2021-07-14 | 2023-01-19 | 株式会社村田製作所 | Power amplification circuit and power amplification method |
| WO2023008255A1 (en) * | 2021-07-28 | 2023-02-02 | 株式会社村田製作所 | High frequency circuit and communication apparatus |
| WO2023005458A1 (en) * | 2021-07-30 | 2023-02-02 | 锐石创芯(深圳)科技股份有限公司 | Doherty power amplifier and radio-frequency front-end module |
| CN115700998A (en) * | 2021-07-30 | 2023-02-07 | 锐石创芯(深圳)科技股份有限公司 | Doherty power amplifier and radio frequency front end module |
| CN115700998B (en) * | 2021-07-30 | 2023-12-05 | 锐石创芯(深圳)科技股份有限公司 | Doherty power amplifier and radio frequency front-end module |
| CN115913139A (en) * | 2021-09-30 | 2023-04-04 | 锐磐微电子科技(上海)有限公司 | Push-pull type radio frequency power amplifying circuit and push-pull type radio frequency power amplifier |
| WO2023157725A1 (en) * | 2022-02-17 | 2023-08-24 | 株式会社村田製作所 | High frequency circuit, and communication device |
| WO2023203857A1 (en) * | 2022-04-22 | 2023-10-26 | 株式会社村田製作所 | Doherty amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013085179A (en) | Power amplification circuit and radio communication apparatus | |
| JP6026062B1 (en) | Load modulation amplifier | |
| JP5874441B2 (en) | amplifier | |
| EP3461000B1 (en) | Doherty amplifier | |
| EP3853875B1 (en) | Rf power amplifier with balun transformer | |
| CN113258242B (en) | Eight-path orthogonal power combiner based on transformer | |
| KR20210151688A (en) | Power amplifier circuit | |
| JP2018137566A (en) | Power amplifier circuit | |
| US11309844B2 (en) | Power amplifier | |
| US6794953B2 (en) | Radio frequency amplifying circuit | |
| CN113824412A (en) | Differential amplifier circuit | |
| JP2018085635A (en) | Power amplifier | |
| JP5035846B2 (en) | Doherty amplifier circuit | |
| JP2009182635A (en) | Doherty amplifier | |
| US8779826B1 (en) | Power splitter and combiner | |
| US9935581B2 (en) | High-frequency semiconductor amplifier | |
| US9929693B2 (en) | High-frequency semiconductor amplifier | |
| CN109687828B (en) | Radio frequency power amplifier and base station | |
| US20230134681A1 (en) | Apparatus and methods for radio frequency amplifiers | |
| CN108206674B (en) | Doherty amplifier with defected ground structure | |
| US7876162B2 (en) | Amplifier and radio | |
| US9985584B2 (en) | High-frequency semiconductor amplifier | |
| US20230378105A1 (en) | Power amplifier circuit | |
| WO2022045279A1 (en) | Power amplification circuit | |
| WO2023074253A1 (en) | High frequency circuit and communication apparatus |