JP2013084782A - Nitride semiconductor device and manufacturing method thereof - Google Patents
Nitride semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2013084782A JP2013084782A JP2011223853A JP2011223853A JP2013084782A JP 2013084782 A JP2013084782 A JP 2013084782A JP 2011223853 A JP2011223853 A JP 2011223853A JP 2011223853 A JP2011223853 A JP 2011223853A JP 2013084782 A JP2013084782 A JP 2013084782A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor layer
- nitride semiconductor
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、ＧａＮ系半導体を用いた縦型の窒化物半導体装置およびその製造方法に関するものである。 The present invention relates to a vertical nitride semiconductor device using a GaN-based semiconductor and a method for manufacturing the same.
ＧａＮ系半導体は、高耐圧で高移動度を有する半導体であることから、高耐圧で高速に動作可能な半導体装置が実現できる材料として注目されている。例えば、高電力が印加されても絶縁破壊しない高耐圧が要求される電力制御用トランジスタとして、ＧａＮ系半導体を用いた窒化物半導体装置である縦型電界効果トランジスタがある。縦型とすることで、素子面積を大きくすることなく、ソース・ドレイン間の距離を大きくしてオン抵抗を下げることが可能となる。例えば、２つのｎ型ＧａＮ層に挟まれたｐ型ＧａＮ層に開口部を形成することで、縦方向（層厚方向）にチャネルを形成した縦型電界効果トランジスタがある（非特許文献１参照）。 Since a GaN-based semiconductor is a semiconductor having a high breakdown voltage and a high mobility, it attracts attention as a material that can realize a semiconductor device that can operate at a high breakdown voltage and at high speed. For example, there is a vertical field effect transistor that is a nitride semiconductor device using a GaN-based semiconductor as a power control transistor that requires a high breakdown voltage that does not break down even when high power is applied. By employing the vertical type, the on-resistance can be lowered by increasing the distance between the source and the drain without increasing the element area. For example, there is a vertical field effect transistor in which a channel is formed in the vertical direction (layer thickness direction) by forming an opening in a p-type GaN layer sandwiched between two n-type GaN layers (see Non-Patent Document 1). ).
上述した縦型電界効果トランジスタの製造について簡単に説明すると、まず、図９Ａに示すように、ｎ型のＧａＮもしくはｎ型のＳｉＣの基板９０１上に、ｎ型のＧａＮからなる第１チャネル層９０２，ｐ型のＧａＮからなる第１半導体層９０３，ＡｌＮからなる第２半導体層９０４，ノンドープのＧａＮからなる第３半導体層９０５を、順に結晶成長して形成する。 The manufacturing of the vertical field effect transistor described above will be briefly described. First, as shown in FIG. 9A, a first channel layer 902 made of n-type GaN on an n-type GaN or n-type SiC substrate 901. , A first semiconductor layer 903 made of p-type GaN, a second semiconductor layer 904 made of AlN, and a third semiconductor layer 905 made of non-doped GaN are sequentially grown.
次に、図９Ｂに示すように、公知のリソグラフィー技術およびエッチング技術により、第１半導体層９０３，第２半導体層９０４，第３半導体層９０５に開口部９０６を形成する。開口部９０６において、第１チャネル層９０２の表面を露出させる。 Next, as shown in FIG. 9B, an opening 906 is formed in the first semiconductor layer 903, the second semiconductor layer 904, and the third semiconductor layer 905 by a known lithography technique and etching technique. In the opening 906, the surface of the first channel layer 902 is exposed.
次に、図９Ｃに示すように、第３半導体層９０５の上に、ｎ型のＧａＮからなる第２チャネル層９０７およびＡｌＧａＮからなる障壁層９０８を順に結晶成長する。第２チャネル層９０７は、開口部９０６に露出する第１チャネル層９０２の表面より再成長させることで結晶成長させる。 Next, as shown in FIG. 9C, a second channel layer 907 made of n-type GaN and a barrier layer 908 made of AlGaN are grown on the third semiconductor layer 905 in order. The second channel layer 907 is crystal-grown by being regrown from the surface of the first channel layer 902 exposed in the opening 906.
次に、図９Ｄに示すように、開口部９０６の位置に合わせて障壁層９０８の上にショットキー接続するゲート電極９１０を形成する。また、ゲート電極９１０の周囲に離間してソース電極９１１を形成する。ソース電極９１１は、オーミック接続させて形成する。また、基板９０１の裏面にドレイン電極９１２を形成する。 Next, as illustrated in FIG. 9D, a gate electrode 910 that performs Schottky connection is formed on the barrier layer 908 in accordance with the position of the opening 906. Further, a source electrode 911 is formed around the gate electrode 910 so as to be separated. The source electrode 911 is formed by ohmic connection. In addition, a drain electrode 912 is formed on the back surface of the substrate 901.
この縦型電界効果トランジスタは、ソース電極９１１とドレイン電極９１２とが、第１チャネル層９０２，第２チャネル層９０７を介して電気的に接続している。ソース電極９１１を接地電位とし、ドレイン電極９１２に正のバイアス電圧（ドレイン電圧）を印加した状態で、ゲート電極９１０に印加するゲート電極で、上記バイアス電圧を制御することにより、ソース・ドレイン間の電気伝導を制御する。 In this vertical field effect transistor, a source electrode 911 and a drain electrode 912 are electrically connected through a first channel layer 902 and a second channel layer 907. By controlling the bias voltage with the gate electrode applied to the gate electrode 910 in a state where the source electrode 911 is set to the ground potential and a positive bias voltage (drain voltage) is applied to the drain electrode 912, the source-drain gap is controlled. Control electrical conduction.
この縦型電界効果トランジスタでは、しきい値電圧以上のゲート電圧の印加により、ソース電極９１１−開口部９０６−ドレイン電極９１２というパスで電子が移動することでドレイン電流が流れる。アルミニウムを含む第２半導体層９０４が存在している領域では、二次元電子ガスの発生が抑制されるため、電子が流れるパスは、開口部９０６の箇所に制限されるようになる。なお、ゲート電圧がしきい値電圧以下である場合、ゲート電極９１０直下の第２チャネル層９０７より電子が出払うので、ソース・ドレイン間に電流は流れない。 In this vertical field effect transistor, when a gate voltage higher than the threshold voltage is applied, a drain current flows as electrons move in a path of the source electrode 911 -the opening 906 -the drain electrode 912. In the region where the second semiconductor layer 904 containing aluminum is present, generation of a two-dimensional electron gas is suppressed, so that a path through which electrons flow is limited to the position of the opening 906. Note that when the gate voltage is equal to or lower than the threshold voltage, electrons are discharged from the second channel layer 907 immediately below the gate electrode 910, so that no current flows between the source and the drain.
この縦型電界効果トランジスタでは、導電性の基板９０１の上に形成しているため、ドレイン電圧が素子全域に印加される構成となっているが、開口部９０６を有する第２半導体層９０４を備えているため、ドレイン電流の流れる経路が制限でき、ゲート電圧による制御を可能としている。 Since this vertical field effect transistor is formed on a conductive substrate 901, the drain voltage is applied to the entire area of the device, but includes a second semiconductor layer 904 having an opening 906. Therefore, the path through which the drain current flows can be limited, and control by the gate voltage is possible.
しかしながら、上述した縦型電界効果トランジスタでは、まず、第１チャネル層９０２と第２チャネル層９０７との再成長界面を介してソース・ドレイン間電流が流れるので、界面の結晶性の影響を受けるという問題がある。 However, in the above-described vertical field effect transistor, first, since the source-drain current flows through the regrowth interface between the first channel layer 902 and the second channel layer 907, it is affected by the crystallinity of the interface. There's a problem.
また、導電性基板上に形成されているため、高いドレイン電圧（バイアス電圧）を印加した場合、ゲート電圧がしきい値電圧以下であっても、ソース電極−第２チャネル層９０７−第３半導体層９０５−第２半導体層９０４−第１半導体層９０３−第１チャネル層９０２−基板９０１のパスで、リーク電流が流れる。このように、上述した縦型電界効果トランジスタでは、ＧａＮを用いているにもかかわらず、オフ耐圧が不十分であるという問題がある。 Further, since it is formed on a conductive substrate, when a high drain voltage (bias voltage) is applied, even if the gate voltage is equal to or lower than the threshold voltage, the source electrode-second channel layer 907-third semiconductor. A leakage current flows in a path from the layer 905 to the second semiconductor layer 904 to the first semiconductor layer 903 to the first channel layer 902 to the substrate 901. As described above, the above-described vertical field effect transistor has a problem that the off-breakdown voltage is insufficient although GaN is used.
本発明は、以上のような問題点を解消するためになされたものであり、ＧａＮを用いた窒化物半導体装置において、電流が流れる経路に、再結晶成長などによる界面が存在することがない状態で、十分な耐圧が得られるようにすることを目的とする。 The present invention has been made to solve the above-described problems, and in a nitride semiconductor device using GaN, there is no interface due to recrystallization growth or the like in a path through which current flows. Therefore, an object is to obtain a sufficient breakdown voltage.
本発明に係る窒化物半導体装置の製造方法は、基板の上に六方晶系の窒化ホウ素からなる分離層を形成する工程と、分離層の上にアルミニウムを含む窒化物半導体からなる第１半導体層を結晶成長する工程と、第１半導体層の上にＧａＮからなる第２半導体層を結晶成長する工程と、第２半導体層の上に窒化物半導体からなる第３半導体層を結晶成長する工程と、第１半導体層，第２半導体層，および第３半導体層の積層構造と基板とを分離層で分離する工程と、積層構造と基板とを分離した後で、第１半導体層の第１電極形成領域に残る分離層を除去して第１半導体層に第１電極を形成する工程と、第３半導体層の上に第２電極を形成する工程とを少なくとも備える。 The method for manufacturing a nitride semiconductor device according to the present invention includes a step of forming a separation layer made of hexagonal boron nitride on a substrate, and a first semiconductor layer made of a nitride semiconductor containing aluminum on the separation layer. A step of crystal growing a second semiconductor layer made of GaN on the first semiconductor layer, a step of crystal growing a third semiconductor layer made of a nitride semiconductor on the second semiconductor layer, Separating the stacked structure of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer from the substrate with the separation layer, and separating the stacked structure from the substrate, and then the first electrode of the first semiconductor layer The method includes at least a step of removing the separation layer remaining in the formation region and forming a first electrode on the first semiconductor layer, and a step of forming a second electrode on the third semiconductor layer.
上記窒化物半導体装置の製造方法において、第２電極を形成した後で、第１電極を形成すればよい。また、第１電極を形成した後で、第２電極を形成してもよい。また、積層構造と基板とを分離する前に、第２電極を形成してもよい。 In the method for manufacturing a nitride semiconductor device, the first electrode may be formed after the second electrode is formed. Further, the second electrode may be formed after the first electrode is formed. Further, the second electrode may be formed before separating the laminated structure and the substrate.
上記窒化物半導体装置の製造方法において、第３半導体層の上の第１電極に対向する箇所にゲート電極を形成する工程を備え、分離層の上には、ＧａＮより大きなバンドギャップエネルギーを有する窒化物半導体からなる第１障壁層としての第１半導体層を結晶成長し、第１障壁層の上には、チャネル層としての第２半導体層を形成し、チャネル層の上には、ＧａＮより大きなバンドギャップエネルギーを有する窒化物半導体からなる第２障壁層としての第３半導体層を結晶成長し、第１障壁層の第１電極形成領域にはドレイン電極となる第１電極を形成し、第２障壁層の上には、ソース電極となる第２電極をドレイン電極に対向する箇所以外の領域に形成することで、縦型の電界効果トランジスタが形成できる。なお、積層構造と基板とを分離する前に、ゲート電極を形成してもよい。 The method for manufacturing a nitride semiconductor device includes a step of forming a gate electrode at a position facing the first electrode on the third semiconductor layer, and the nitride layer having a larger band gap energy than GaN on the separation layer A first semiconductor layer as a first barrier layer made of a physical semiconductor is crystal-grown, a second semiconductor layer as a channel layer is formed on the first barrier layer, and larger than GaN on the channel layer. A third semiconductor layer as a second barrier layer made of a nitride semiconductor having band gap energy is crystal-grown, a first electrode serving as a drain electrode is formed in a first electrode formation region of the first barrier layer, and a second A vertical field effect transistor can be formed on the barrier layer by forming the second electrode serving as the source electrode in a region other than the portion facing the drain electrode. Note that a gate electrode may be formed before the stacked structure and the substrate are separated.
上記窒化物半導体装置の製造方法において、第１半導体層の上には、ｎ型のＧａＮからなる第２半導体層を形成し、第２半導体層の上には、ｐ型のＧａＮからなる第３半導体層を形成することで、縦型のダイオードが形成できる。 In the method for manufacturing a nitride semiconductor device, a second semiconductor layer made of n-type GaN is formed on the first semiconductor layer, and a third semiconductor made of p-type GaN is formed on the second semiconductor layer. By forming the semiconductor layer, a vertical diode can be formed.
また、本発明に係る半導体装置は、アルミニウムを含む窒化物半導体から構成された第１半導体層と、第１半導体層のＩＩＩ族極性面に形成されたＧａＮからなる第２半導体層と、第２半導体層のＩＩＩ族極性面に形成された窒化物半導体からなる第３半導体層と、第１半導体層のＮ極性面に形成された第１電極と、第３半導体層のＩＩＩ族極性面に形成された第２電極と少なくとも備える。 In addition, a semiconductor device according to the present invention includes a first semiconductor layer made of a nitride semiconductor containing aluminum, a second semiconductor layer made of GaN formed on a group III polar surface of the first semiconductor layer, and a second semiconductor layer. A third semiconductor layer made of a nitride semiconductor formed on the Group III polar surface of the semiconductor layer, a first electrode formed on the N polar surface of the first semiconductor layer, and formed on the Group III polar surface of the third semiconductor layer And at least a second electrode.
上記窒化物半導体装置において、第３半導体層のＩＩＩ族極性面上の第１電極に対向する箇所に形成されたゲート電極を備え、第１半導体層は、ＧａＮより大きなバンドギャップエネルギーを有する窒化物半導体からなる第１障壁層であり、第２半導体層は、チャネル層であり、第３半導体層は、ＧａＮより大きなバンドギャップエネルギーを有する窒化物半導体からなる第２障壁層であり、第１障壁層のＮ極性面には、ドレイン電極となる第１電極が形成され、第２障壁層のＩＩＩ族極性面には、ドレイン電極に対向する箇所以外の領域にソース電極となる第２電極が形成されているようにし、縦型電界効果トランジスタとしてもよい。 The nitride semiconductor device includes a gate electrode formed at a position facing the first electrode on the group III polar surface of the third semiconductor layer, and the first semiconductor layer has a larger band gap energy than GaN. The first barrier layer made of a semiconductor, the second semiconductor layer is a channel layer, the third semiconductor layer is a second barrier layer made of a nitride semiconductor having a larger band gap energy than GaN, and the first barrier layer A first electrode serving as a drain electrode is formed on the N-polar surface of the layer, and a second electrode serving as a source electrode is formed on a region other than the portion facing the drain electrode on the Group III polar surface of the second barrier layer. In this case, a vertical field effect transistor may be used.
また、上記窒化物半導体装置において、第２半導体層は、ｎ型のＧａＮから構成され、第３半導体層は、ｐ型のＧａＮから構成されているようにし、縦型のダイオードとしてもよい。 In the nitride semiconductor device, the second semiconductor layer may be made of n-type GaN, and the third semiconductor layer may be made of p-type GaN, and may be a vertical diode.
以上説明したことにより、本発明によれば、ＧａＮを用いた窒化物半導体装置において、電流が流れる経路に、再結晶成長などによる界面が存在することがない状態で、十分な耐圧が得られるようになるという優れた効果が得られる。 As described above, according to the present invention, in a nitride semiconductor device using GaN, a sufficient breakdown voltage can be obtained in a state where there is no interface due to recrystallization growth or the like in a path through which current flows. An excellent effect is obtained.
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における窒化物半導体装置の構成を示す構成図である。ここでは、縦型電界効果トランジスタを例に説明する。この縦型電界効果トランジスタは、ＧａＮからなるチャネル層（第２半導体層）１０１と、チャネル層１０１の一方の面であるＮ極性面に形成された第１障壁層（第１半導体層）１０２と、チャネル層１０１の他方の面であるＩＩＩ族極性面に形成された第２障壁層（第３半導体層）１０３とを備える。言い換えると、第１障壁層１０２のＩＩＩ族極性面にチャネル層１０１が形成され、チャネル層１０１のＩＩＩ族極性面に第２障壁層１０３が形成されている。なお、ＧａＮなどの窒化物半導体の（０００１）面である＋ｃ面がＩＩＩ族極性面であり、これに対向する−ｃ面がＮ極性面である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram showing a configuration of a nitride semiconductor device according to an embodiment of the present invention. Here, a vertical field effect transistor will be described as an example. This vertical field effect transistor includes a channel layer (second semiconductor layer) 101 made of GaN, a first barrier layer (first semiconductor layer) 102 formed on an N-polar surface that is one surface of the channel layer 101, and And a second barrier layer (third semiconductor layer) 103 formed on the Group III polar surface, which is the other surface of the channel layer 101. In other words, the channel layer 101 is formed on the group III polar surface of the first barrier layer 102, and the second barrier layer 103 is formed on the group III polar surface of the channel layer 101. Note that the + c plane which is the (0001) plane of a nitride semiconductor such as GaN is a group III polar plane, and the −c plane facing this is an N polar plane.
第１障壁層１０２は、ＧａＮより大きなバンドギャップエネルギーを有してアルミニウムを含む窒化物半導体から構成されている。また、第２障壁層１０３は、ＧａＮより大きなバンドギャップエネルギーを有する窒化物半導体から構成されている。例えば、第１障壁層１０２および第２障壁層１０３は、ＡｌＧａＮから構成すればよい。また、第１障壁層１０２は、ＡｌＧａＮから構成し、第２障壁層１０３は、ＩｎＡｌＮから構成してもよい。 The first barrier layer 102 is made of a nitride semiconductor containing aluminum having a larger band gap energy than GaN. The second barrier layer 103 is made of a nitride semiconductor having a larger band gap energy than GaN. For example, the first barrier layer 102 and the second barrier layer 103 may be made of AlGaN. The first barrier layer 102 may be made of AlGaN, and the second barrier layer 103 may be made of InAlN.
また、ドレイン電極（第１電極）１０４が、第１障壁層１０２の上（Ｎ極性面）に形成され、ゲート電極１０５が、ドレイン電極１０４に対向して第２障壁層１０３の上（ＩＩＩ族極性面）に形成されている。ソース電極（第２電極）１０６は、ゲート電極１０５と離間して第２障壁層１０３の上（ＩＩＩ族極性面）に形成されている。例えば、ゲート電極１０５を挟んで２つのソース電極１０６が形成されている。また、例えば、ゲート電極１０５を中心に配置して、リング状にソース電極１０６が形成されている。 Further, the drain electrode (first electrode) 104 is formed on the first barrier layer 102 (N-polar surface), and the gate electrode 105 is opposed to the drain electrode 104 on the second barrier layer 103 (Group III). (Polar surface). The source electrode (second electrode) 106 is formed on the second barrier layer 103 (group III polar surface) while being separated from the gate electrode 105. For example, two source electrodes 106 are formed with the gate electrode 105 interposed therebetween. Further, for example, the source electrode 106 is formed in a ring shape with the gate electrode 105 disposed at the center.
上述した本実施の形態における縦型電界効果トランジスタでは、まず、所望とする局所的な領域にドレイン電極１０４が形成できる。また、チャネル層１０１は第１障壁層１０２のＩＩＩ族極性面上に結晶成長されるため、チャネル層１０１と第１障壁層１０２の界面のドレイン電極１０４の形成領域以外の部分に、チャネル層１０１と第１障壁層１０２との分極差に起因する２次元ホールガスが発生し、電子が出払う状態となる（非特許文献２参照）。これらの結果、本実施の形態によれば、ドレイン電圧が印加される領域を、ドレイン電極１０４の形成領域に制限できるようになる。 In the vertical field effect transistor in this embodiment described above, first, the drain electrode 104 can be formed in a desired local region. Further, since the channel layer 101 is crystal-grown on the group III polar surface of the first barrier layer 102, the channel layer 101 is formed in a portion other than the region where the drain electrode 104 is formed at the interface between the channel layer 101 and the first barrier layer 102. Two-dimensional hole gas resulting from the polarization difference between the first barrier layer 102 and the first barrier layer 102 is generated, and electrons are discharged (see Non-Patent Document 2). As a result, according to the present embodiment, the region to which the drain voltage is applied can be limited to the region where the drain electrode 104 is formed.
このように、本実施の形態によれば、ドレイン電流の流れる経路を制限するための層を用いる必要がなく、ソース・ドレイン間電流が流れる経路に、再結晶成長などによる界面が存在しない状態とすることができる。また、ドレイン電流の流れる経路を制限するための層を用いる必要がなく、連続した一体のＧａＮ層で構成することが可能となり、十分なオフ耐圧が得られるようになる。 Thus, according to the present embodiment, it is not necessary to use a layer for limiting the path through which the drain current flows, and there is no interface due to recrystallization growth or the like in the path through which the source-drain current flows. can do. Further, it is not necessary to use a layer for limiting the path through which the drain current flows, and it is possible to form a continuous monolithic GaN layer, thereby obtaining a sufficient off breakdown voltage.
次に、本発明の実施の形態における窒化物半導体装置の製造方法について、図２Ａ〜図２Ｅを用いて説明する。ここでも、縦型電界効果トランジスタを例に説明する。図２Ａ〜図２Ｅは、本発明の実施の形態における縦型電界効果トランジスタの製造方法を説明するための各工程における状態を示す断面図である。 Next, a method for manufacturing the nitride semiconductor device according to the embodiment of the present invention will be described with reference to FIGS. 2A to 2E. Here, a vertical field effect transistor will be described as an example. 2A to 2E are cross-sectional views showing states in respective steps for explaining a method of manufacturing a vertical field effect transistor in the embodiment of the present invention.
まず、図２Ａに示すように、基板２０１の上に六方晶系の窒化ホウ素からなる分離層２０２を形成する。例えば、サファイア（コランダム：Ａｌ2Ｏ3）からなる基板２０１の上に、よく知られた有機金属気相成長法により、トリエチルボロンおよびアンモニアをソースガスとして窒化ホウ素を堆積させればよい。このとき、基板温度条件は１０８０℃とすればよい。なお、分離層２０２の形成前に、基板２０１の表面を、有機金属気相成長装置の反応炉内の圧力を３９９９９．６Ｐａ（３００Ｔｏｒｒ）とした水素ガス雰囲気で、基板温度を１０８０℃に加熱することによるサーマルクリーニングを行っておくとよい。 First, as shown in FIG. 2A, a separation layer 202 made of hexagonal boron nitride is formed on a substrate 201. For example, boron nitride may be deposited on a substrate 201 made of sapphire (corundum: Al 2 O 3 ) using triethylboron and ammonia as source gases by a well-known metal organic chemical vapor deposition method. At this time, the substrate temperature condition may be 1080 ° C. Note that before the formation of the separation layer 202, the surface of the substrate 201 is heated to 1080 ° C. in a hydrogen gas atmosphere in which the pressure in the reaction furnace of the metal organic vapor phase epitaxy apparatus is 399999.6 Pa (300 Torr). It is recommended to perform thermal cleaning.
次に、図２Ｂに示すように、分離層２０２の上に、ＧａＮより大きなバンドギャップエネルギーを有してアルミニウムを含む窒化物半導体からなる第１障壁層１０２、ＧａＮからなるチャネル層１０１、ＧａＮより大きなバンドギャップエネルギーを有する窒化物半導体からなる第２障壁層１０３を、順次に結晶成長する。例えば、有機金属気相成長法により、トリメチルガリウム、トリメチルアルミニウム、およびアンモニアをソースガスとしてＡｌ0.2Ｇａ0.8Ｎを結晶成長することで、第１障壁層１０２が形成できる。Ａｌ0.2Ｇａ0.8Ｎは、バンドギャップエネルギーが３．８ｅＶであり、ＧａＮ（３．４２ｅＶ）より大きい（非特許文献２参照）。 Next, as shown in FIG. 2B, on the separation layer 202, a first barrier layer 102 made of a nitride semiconductor containing aluminum having a larger band gap energy than GaN, a channel layer 101 made of GaN, and GaN The second barrier layer 103 made of a nitride semiconductor having a large band gap energy is sequentially grown. For example, the first barrier layer 102 can be formed by crystal growth of Al 0.2 Ga 0.8 N using trimethylgallium, trimethylaluminum, and ammonia as source gases by metal organic chemical vapor deposition. Al 0.2 Ga 0.8 N has a band gap energy of 3.8 eV, which is larger than GaN (3.42 eV) (see Non-Patent Document 2).
また、トリメチルガリウムおよびアンモニアをソースガスとしてＧａＮを結晶成長することで、第１障壁層１０２の上にチャネル層１０１が形成できる。また、トリメチルガリウム、トリメチルアルミニウム、およびアンモニアをソースガスとしてＡｌ0.2Ｇａ0.8Ｎを結晶成長することで、チャネル層１０１の上に第２障壁層１０３が形成できる。これらの結晶成長において、基板温度条件は１０５０℃とすればよい。 Further, the channel layer 101 can be formed on the first barrier layer 102 by crystal growth of GaN using trimethylgallium and ammonia as source gases. Further, the second barrier layer 103 can be formed on the channel layer 101 by crystal growth of Al 0.2 Ga 0.8 N using trimethyl gallium, trimethyl aluminum, and ammonia as source gases. In these crystal growths, the substrate temperature condition may be 1050 ° C.
上述した有機金属気相成長法によれば、窒化物半導体の各層は、＋ｃ軸方向に結晶成長し、成長している表面がＩＩＩ族極性面となる。このため、第１障壁層１０２は、表面をＩＩＩ族極性面として結晶成長し、第１障壁層１０２のＩＩＩ族極性面上に、チャネル層１０１が結晶成長することになる。言い換えると、第１障壁層１０２は、チャネル層１０１のＮ極性面に形成された状態となる。同様に、チャネル層１０１のＩＩＩ族極性面上に第２障壁層１０３が結晶成長することとなり、言い換えると、チャネル層１０２は、第２障壁層１０３のＮ極性面に形成された状態となる。 According to the metal organic vapor phase epitaxy described above, each layer of the nitride semiconductor is crystal-grown in the + c-axis direction, and the growing surface becomes a group III polar surface. For this reason, the first barrier layer 102 is crystal-grown with the surface being a group III polar surface, and the channel layer 101 is crystal-grown on the group III polar surface of the first barrier layer 102. In other words, the first barrier layer 102 is formed on the N-polar surface of the channel layer 101. Similarly, the second barrier layer 103 grows on the group III polarity surface of the channel layer 101, in other words, the channel layer 102 is formed on the N polarity surface of the second barrier layer 103.
次に、図２Ｃに示すように、第１障壁層１０２，チャネル層１０１，および第２障壁層１０３の積層構造と基板２０１とを、分離層２０２で分離する。六方晶系の窒化ホウ素は、グラファイトと同様に、六角形の頂点にホウ素と窒素とが交互に配置されて構成された六角網面の層が積層された構造を有し、各層間は、弱いファンデルワールス力で結合されている。このため、六方晶系の窒化ホウ素は、機械加工が容易であり、分離層２０２で分離が可能である。例えば、剥離用の基板を第２障壁層１０３に貼り付け、剥離用の基板を基板２０１側より引き離すことで、積層構造と基板２０１とが、分離層２０２で容易に分離する。 Next, as illustrated in FIG. 2C, the stacked structure of the first barrier layer 102, the channel layer 101, and the second barrier layer 103 and the substrate 201 are separated by a separation layer 202. Hexagonal boron nitride, like graphite, has a structure in which hexagonal mesh layers composed of alternating hexagonal vertices and boron and nitrogen are laminated, and each layer is weak. Combined with van der Waals forces. Therefore, hexagonal boron nitride is easy to machine and can be separated by the separation layer 202. For example, the separation substrate 202 is easily separated by the separation layer 202 by attaching the separation substrate to the second barrier layer 103 and separating the separation substrate from the substrate 201 side.
次に、上述したように積層構造と基板２０１とを分離した後で、図２Ｄに示すように、第１障壁層１０２の上のドレイン電極形成領域に残る分離層２０２を除去して第１障壁層１０２のＮ極性面にドレイン電極１０４を形成する。例えば、公知のフォトリソグラフィー技術により、ドレイン電極形成領域に開口部を備えるレジストパターンを形成する。次いで、形成したレジストパターンをマスクとし、分離後に残る分離層２０２のドレイン電極形成領域を選択的にエッチング除去し、第１障壁層１０２を露出させる。次に、レジストパターンを残した状態で、例えば、蒸着法などにより所定の電極材料を堆積する。この後、レジストパターンを除去（リフトオフ）することで、ドレイン電極形成領域に、ドレイン電極１０４が形成できる。なお、ドレイン電極１０４の周囲に分離層２０２を残しておくことで、この後で行われる熱処理における保護膜として作用させることができる。また、窒化ホウ素はバンドギャップエネルギーが、５．２ｅＶ程度と大きく、グラファイトと比較して著しく絶縁性が高いため、絶縁保護膜としても作用する（非特許文献３参照）。 Next, after separating the stacked structure and the substrate 201 as described above, as shown in FIG. 2D, the separation layer 202 remaining in the drain electrode formation region on the first barrier layer 102 is removed to remove the first barrier. A drain electrode 104 is formed on the N-polar surface of the layer 102. For example, a resist pattern having an opening in the drain electrode formation region is formed by a known photolithography technique. Next, using the formed resist pattern as a mask, the drain electrode formation region of the separation layer 202 remaining after the separation is selectively removed by etching to expose the first barrier layer 102. Next, with the resist pattern left, a predetermined electrode material is deposited by, for example, vapor deposition. Thereafter, by removing (lifting off) the resist pattern, the drain electrode 104 can be formed in the drain electrode formation region. Note that by leaving the separation layer 202 around the drain electrode 104, it can serve as a protective film in a heat treatment performed later. Further, since boron nitride has a large band gap energy of about 5.2 eV and is significantly higher in insulation than graphite, it also acts as an insulating protective film (see Non-Patent Document 3).
次に、図２Ｅに示すように、まず、第２障壁層１０３のＩＩＩ族極性面にドレイン電極１０４に対向する箇所以外の領域にソース電極１０６を形成する。例えば、ソース電極形成領域に開口部を備えるレジストパターンを形成する。次に、蒸着法などにより所定の電極材料を堆積する。この後、レジストパターンを除去（リフトオフ）することで、ソース電極形成領域に、ソース電極１０６が形成できる。このようにしてソース電極１０６を形成した後、例えば、アニールすることで、既に形成してあるドレイン電極１０４を第１障壁層１０２にオーミック接続させるとともに、ソース電極１０６を第２障壁層１０３にオーミック接続させる。 Next, as illustrated in FIG. 2E, first, the source electrode 106 is formed in a region other than the portion facing the drain electrode 104 on the group III polar surface of the second barrier layer 103. For example, a resist pattern having an opening in the source electrode formation region is formed. Next, a predetermined electrode material is deposited by vapor deposition or the like. Thereafter, by removing (lifting off) the resist pattern, the source electrode 106 can be formed in the source electrode formation region. After forming the source electrode 106 in this manner, the drain electrode 104 that has already been formed is ohmically connected to the first barrier layer 102 by, for example, annealing, and the source electrode 106 is ohmically connected to the second barrier layer 103. Connect.
以上のようにしてソース電極１０６を形成した後、第２障壁層１０３のＩＩＩ族極性面のドレイン電極１０４に対向する箇所にゲート電極１０５を形成する。例えば、ゲート電極形成領域に開口部を備えるレジストパターンを形成する。次に、蒸着法などにより所定の電極材料を堆積する。この後、レジストパターンを除去（リフトオフ）することで、ゲート電極形成領域に、ショットキー接続するゲート電極１０５が形成できる。 After forming the source electrode 106 as described above, the gate electrode 105 is formed at a location facing the drain electrode 104 on the group III polar surface of the second barrier layer 103. For example, a resist pattern having an opening in the gate electrode formation region is formed. Next, a predetermined electrode material is deposited by vapor deposition or the like. Thereafter, the resist pattern is removed (lifted off), so that the gate electrode 105 for Schottky connection can be formed in the gate electrode formation region.
ここで、上述した剥離用の基板は、ソース電極１０６およびゲート電極１０５の形成においては取り除いておくことが必要となる。この剥離用の基板の除去や上述したソース電極１０６およびゲート電極１０５の形成は、図３に示すように、チャネル層１０１のドレイン電極１０４形成側（Ｎ極性面の側）を、ホウ化ジルコニウム（ＺｒＢ2）の結晶からなる支持基板３０１に貼り付けて支持された状態で行うとよい。ホウ化ジルコニウムは、ＧａＮとの間に格子定数で０．６％、膨張率で５％の違いしかなく、様々な熱処理工程において、熱膨張差によるチャネル層１０１の変形や、剥離などを招くことがない。また、ホウ化ジルコニウムは、Ｍｏなどの金属と同程度の熱伝導性を有し、放熱性に優れているため、この点においても、支持基板として有用である（非特許文献４参照）。 Here, it is necessary to remove the above-described peeling substrate in forming the source electrode 106 and the gate electrode 105. As shown in FIG. 3, the removal of the substrate for peeling and the formation of the source electrode 106 and the gate electrode 105 described above are performed on the channel layer 101 on the side where the drain electrode 104 is formed (N-polar plane side) with zirconium boride ( It may be performed in a state of being attached to and supported on a support substrate 301 made of a crystal of ZrB 2 ). Zirconium boride has only a difference of 0.6% in lattice constant and 5% in expansion rate from GaN, and in various heat treatment processes, it causes deformation or peeling of the channel layer 101 due to a difference in thermal expansion. There is no. Zirconium boride has thermal conductivity comparable to that of metals such as Mo and is excellent in heat dissipation, so that it is also useful as a support substrate in this respect (see Non-Patent Document 4).
なお、ソース電極１０６を形成した後にドレイン電極１０４を形成してもよい。例えば、分離層２０２で分離する前に、ソース電極１０６を形成しておけばよい。また、耐熱金属によりゲート電極１０５を形成する場合、分離層２０２で分離する前に、ゲート電極１０５を形成しておくことも可能である。また、ゲート絶縁層を用いてもよく、この場合においても、分離層２０２で分離する前に、ゲート電極１０５を形成しておくことが可能である。 Note that the drain electrode 104 may be formed after the source electrode 106 is formed. For example, the source electrode 106 may be formed before separation by the separation layer 202. In the case where the gate electrode 105 is formed using a refractory metal, the gate electrode 105 can be formed before separation by the separation layer 202. Alternatively, a gate insulating layer may be used. In this case, the gate electrode 105 can be formed before the separation with the separation layer 202.
以上に説明したように、本実施の形態における製造方法によれば、六方晶系の窒化ホウ素層およびこの上に結晶成長させることが可能なＡｌを含む窒化物半導体層を用い、結晶成長させる基板より容易にＧａＮの層を分離できるようにした。このため、ドレイン電極（第１電極）とソース電極（第２電極）との間を、一体に形成したＧａＮの層で構成できるようになる。この結果、第１電極と第２電極との間に流れる電流経路に、再結晶成長などによる界面が存在しないので、界面の結晶性の影響を受けることがない。また、２つの電極間を、全てＧａＮで構成することが可能となり、十分なオフ耐圧が得られるようになる。 As described above, according to the manufacturing method of the present embodiment, a substrate on which a crystal is grown using a hexagonal boron nitride layer and a nitride semiconductor layer containing Al that can be grown on the hexagonal boron nitride layer. The GaN layer can be separated more easily. Therefore, the GaN layer formed integrally can be formed between the drain electrode (first electrode) and the source electrode (second electrode). As a result, since there is no interface due to recrystallization growth or the like in the current path flowing between the first electrode and the second electrode, it is not affected by the crystallinity of the interface. In addition, it is possible to configure the GaN between the two electrodes, and a sufficient off-breakdown voltage can be obtained.
ところで、上述では、縦型電界効果トランジスタを例に本発明の窒化物半導体装置およびその製造方法について説明したが、これに限るものではない。本発明の窒化物半導体装置は、アルミニウムを含む窒化物半導体から構成された第１半導体層と、第１半導体層の上に形成されたＧａＮからなる第２半導体層と、第１半導体層の上に形成された窒化物半導体からなる第３半導体層と第１半導体層の上に形成された第１電極と第３半導体層の上に形成された第２電極とを少なくとも備えることが特徴である。 In the above description, the nitride semiconductor device and the method for manufacturing the same according to the present invention have been described by taking a vertical field effect transistor as an example. The nitride semiconductor device of the present invention includes a first semiconductor layer made of a nitride semiconductor containing aluminum, a second semiconductor layer made of GaN formed on the first semiconductor layer, and an upper surface of the first semiconductor layer. And a third semiconductor layer made of a nitride semiconductor, a first electrode formed on the first semiconductor layer, and a second electrode formed on the third semiconductor layer. .
従って、例えば、第２半導体層を、ｎ型のＧａＮから構成し、第３半導体層を、ｐ型のＧａＮから構成すれば、第１電極をカソードとし、第２電極をアノードとする縦型のダイオードとなる。 Therefore, for example, if the second semiconductor layer is composed of n-type GaN and the third semiconductor layer is composed of p-type GaN, the first electrode serves as a cathode and the second electrode serves as an anode. It becomes a diode.
また、本発明の窒化物半導体装置の製造方法は、まず、基板の上に六方晶系の窒化ホウ素からなる分離層を形成し、次に、分離層の上にアルミニウムを含む窒化物半導体からなる第１半導体層を結晶成長し、次に、第１半導体層のＩＩＩ族極性面にＧａＮからなる第２半導体層を結晶成長し、次に、第２半導体層のＩＩＩ族極性面に窒化物半導体からなる第３半導体層を結晶成長し、第１半導体層，第２半導体層，および第３半導体層の積層構造と基板とを分離層で分離し、積層構造と基板とを分離した後で、第１半導体層の第１電極形成領域に残る分離層を除去して第１半導体層に第１電極を形成する。また、第３半導体層を形成した後で、第３半導体層のＩＩＩ族極性面に第２電極を形成するようにしたところに特徴がある。 In the method for manufacturing a nitride semiconductor device of the present invention, a separation layer made of hexagonal boron nitride is first formed on a substrate, and then a nitride semiconductor containing aluminum is formed on the separation layer. The first semiconductor layer is crystal-grown, then the second semiconductor layer made of GaN is crystal-grown on the group III polar surface of the first semiconductor layer, and then the nitride semiconductor is grown on the group III polar surface of the second semiconductor layer Crystal growth of the third semiconductor layer comprising: separating the laminated structure and the substrate of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer with a separation layer; and separating the laminated structure and the substrate; The separation layer remaining in the first electrode formation region of the first semiconductor layer is removed to form the first electrode in the first semiconductor layer. Another feature is that after the third semiconductor layer is formed, the second electrode is formed on the group III polar surface of the third semiconductor layer.
従って、例えば、第１半導体層の上には、ｎ型のＧａＮからなる第２半導体層を形成し、第２半導体層の上には、ｐ型のＧａＮからなる第３半導体層を形成することで、第１電極をカソードとし、第２電極をアノードとする縦型のダイオードが製造できる。このダイオードによれば、第１電極と第２電極との間の電流経路に、再結晶成長などによる界面が存在しない状態とすることができる。また、連続した一体のＧａＮ層で構成することが可能となり、十分な耐圧が得られるようになる。 Therefore, for example, a second semiconductor layer made of n-type GaN is formed on the first semiconductor layer, and a third semiconductor layer made of p-type GaN is formed on the second semiconductor layer. Thus, a vertical diode having the first electrode as a cathode and the second electrode as an anode can be manufactured. According to this diode, the current path between the first electrode and the second electrode can be in a state where there is no interface due to recrystallization growth or the like. Further, it can be constituted by a continuous and integral GaN layer, and a sufficient breakdown voltage can be obtained.
次に、分離層として用いた六方晶系の窒化ホウ素について説明する。六方晶系の窒化ホウ素は、よく知られているように、グラファイトと同様の結晶構造を有している。発明者らの鋭意研究の結果、六方晶系の窒化ホウ素の層の上には、ＧａＮは層として結晶成長させることができないが、Ａｌを含む窒化物半導体であれば、層（膜）として結晶成長させることができることを見いだした。 Next, hexagonal boron nitride used as the separation layer will be described. As is well known, hexagonal boron nitride has a crystal structure similar to that of graphite. As a result of the diligent research by the inventors, GaN cannot be grown as a layer on a hexagonal boron nitride layer, but if it is a nitride semiconductor containing Al, it is crystallized as a layer (film). I found that I could grow it.
六方晶系の窒化ホウ素は、例えばサファイア基板の上に結晶成長させることができ、このように形成した窒化ホウ素層の上に、ＡｌＧａＮの層であれば形成できるので、窒化ホウ素層の上に、ＡｌＧａＮ層を形成すれば、この上にＧａＮ層が形成できる。このようにして、窒化ホウ素層の上にＡｌＧａＮ層を介して形成したＧａＮの層は、図４の写真に示すように、極めて平坦な表面状態で形成できる。なお、図４は、光学顕微鏡による観察結果である。 Hexagonal boron nitride can be crystal-grown on, for example, a sapphire substrate, and can be formed on the boron nitride layer formed in this manner as long as it is an AlGaN layer. If an AlGaN layer is formed, a GaN layer can be formed thereon. Thus, the GaN layer formed on the boron nitride layer via the AlGaN layer can be formed in a very flat surface state as shown in the photograph of FIG. FIG. 4 shows an observation result with an optical microscope.
また、この状態をＸ線回折分析すると、図５に示すように、ＧａＮ層の（０００２）からの回折、およびＡｌＧａＮ層の（０００２）からの回折が、各々明瞭に観察された。ＧａＮ層のｃ軸格子定数は、０．５１８７ｎｍであり、無歪みのＧａＮのｃ軸格子定数０．５１８５５ｎｍに近く、形成されたＧａＮ層のｃ軸格子歪みは、＋０．０２８９％と求められた。また、ＡｌＧａＮ層のｃ軸格子定数は、０．５１５４ｎｍであり、Ａｌ0.16Ｇａ0.84Ｎの組成となっていることがわかった。なお、ＡｌＧａＮに限らず、ＡｌＮも六方晶系の窒化ホウ素の上に結晶成長できることがわかっている。発明者らの検討により、ＡｌxＧａ1-xＮ（０．１≦ｘ≦１）であれば、六方晶系の窒化ホウ素の層の上に結晶成長できることが判明している。 Further, when this state was analyzed by X-ray diffraction, as shown in FIG. 5, the diffraction of the GaN layer from (0002) and the diffraction of the AlGaN layer from (0002) were clearly observed. The c-axis lattice constant of the GaN layer is 0.5187 nm, which is close to the c-axis lattice constant of 0.51855 nm of unstrained GaN, and the c-axis lattice strain of the formed GaN layer was determined to be + 0.0289%. . Moreover, it was found that the c-axis lattice constant of the AlGaN layer was 0.5154 nm, and the composition was Al 0.16 Ga 0.84 N. It has been found that not only AlGaN but also AlN can grow on hexagonal boron nitride. According to the study by the inventors, it has been found that if Al x Ga 1-x N (0.1 ≦ x ≦ 1), the crystal can be grown on the hexagonal boron nitride layer.
以上のことより、サファイア基板の上に、六方晶系の窒化ホウ素の層を形成し、この上にＡｌＧａＮなどのＡｌを含む窒化物半導体の層を介することで、結晶性のよいＧａＮ層が結晶成長できることがわかる。 As described above, a hexagonal boron nitride layer is formed on a sapphire substrate, and a nitride semiconductor layer containing Al, such as AlGaN, is formed on the sapphire substrate. You can see that you can grow.
上述したように、窒化ホウ素層およびＡｌＧａＮ層を介してサファイア基板の上に形成したＧａＮ層は、窒化ホウ素層の部分で、サファイア基板より容易に分離できる。例えば、剥離用基板を用意し、この剥離用基板に導電性両面粘着テープを用いてＧａＮ層を貼り付ける。この状態では、サファイア基板、ＡｌＧａＮ層、ＧａＮ層、および剥離基板の順に積層された状態となっている。この状態より、サファイア基板の側より剥離基板を離間させると、ＡｌＧａＮ層，ＧａＮ層からなる積層構造が、窒化ホウ素層の部分でサファイア基板より分離する。 As described above, the GaN layer formed on the sapphire substrate via the boron nitride layer and the AlGaN layer can be easily separated from the sapphire substrate at the portion of the boron nitride layer. For example, a peeling substrate is prepared, and a GaN layer is attached to the peeling substrate using a conductive double-sided adhesive tape. In this state, the sapphire substrate, the AlGaN layer, the GaN layer, and the release substrate are stacked in this order. In this state, when the separation substrate is separated from the sapphire substrate side, the laminated structure including the AlGaN layer and the GaN layer is separated from the sapphire substrate at the boron nitride layer portion.
前述したように、六方晶系の窒化ホウ素は、積層されている六角網面の各層間は、弱いファンデルワールス力で結合されており、この層間の結合力は、粘着テープの粘着力より弱い。このため、上述したようにすることで、上記積層構造は、窒化ホウ素層の部分でサファイア基板より容易に分離させることができる。 As described above, in the hexagonal boron nitride, each layer of the laminated hexagonal network surface is bonded with a weak van der Waals force, and the bonding force between the layers is weaker than the adhesive force of the adhesive tape. . For this reason, by performing as described above, the stacked structure can be easily separated from the sapphire substrate at the portion of the boron nitride layer.
このように分離して剥離基板の上に転写されたＧａＮ層およびＡｌＧａＮ層をＸ線回折分析すると、図６に示すように、転写前のＸ線回折同様に、ＧａＮ層の（０００２）からの回折およびＡｌＧａＮ層の（０００２）からの回折が、各々明瞭に観測された。転写されたＧａＮ層のｃ軸格子定数は、０．５１８５５ｎｍであり、無歪みのＧａＮのｃ軸格子定数０．５１８５５ｎｍに近く、転写することにより、ＧａＮ層は無歪みとなっていることがわかった。 When the GaN layer and the AlGaN layer thus separated and transferred onto the release substrate are analyzed by X-ray diffraction, as shown in FIG. 6, the X-ray diffraction before transfer is performed from (0002) of the GaN layer. Diffraction and diffraction of the AlGaN layer from (0002) were each clearly observed. The c-axis lattice constant of the transferred GaN layer is 0.51855 nm, which is close to the c-axis lattice constant of 0.51855 nm of unstrained GaN. It was.
次に、剥離基板の上に転写されたＧａＮ層のラマン散乱スペクトルを図７に示す。ＧａＮ層のＥ2モードが５６７ｃｍ-1に明瞭に観測され、また、ＧａＮ層のＡ1モードが７３３ｃｍ-1に明瞭に観測された。この結果は、無歪みのＧａＮのＥ2モード５６７ｃｍ-1、Ａ1モード７３３ｃｍ-1とほぼ一致している。これらのことより、ＧａＮ層は、転写により無歪みとなることがわかった。 Next, FIG. 7 shows the Raman scattering spectrum of the GaN layer transferred onto the release substrate. The E 2 mode of the GaN layer was clearly observed at 567 cm −1 , and the A 1 mode of the GaN layer was clearly observed at 733 cm −1 . This result almost coincides with the unstrained GaN E 2 mode 567 cm −1 and A 1 mode 733 cm −1 . From these facts, it was found that the GaN layer becomes unstrained by transfer.
次に、分離して剥離基板の上に転写されたＧａＮ層およびＡｌＧａＮ層のカソードルミネッセンススペクトルを図８に示す。カソードルミネッセンスの測定は、室温（２３℃程度）で、加速電圧は１０ｋＶである。ＡｌＧａＮ層からの発光が、３３２ｎｍに明瞭に観測され、またＧａＮ層からの発光も、３６３ｎｍ付近に観測される。 Next, FIG. 8 shows the cathodoluminescence spectra of the GaN layer and the AlGaN layer that are separated and transferred onto the release substrate. The cathode luminescence is measured at room temperature (about 23 ° C.) and the acceleration voltage is 10 kV. Light emission from the AlGaN layer is clearly observed at 332 nm, and light emission from the GaN layer is also observed near 363 nm.
以上に説明したことから明らかなように、六方晶系の窒化ホウ素層およびこの上に結晶成長させることが可能なＡｌを含む窒化物半導体の層を利用することで形成したＧａＮ層は、高品質な結晶性を保持した状態で、成長基板より分離させることができることがわかる。 As is clear from the above explanation, the GaN layer formed by using the hexagonal boron nitride layer and the layer of nitride semiconductor containing Al that can be grown on this is high quality. It can be seen that the crystal can be separated from the growth substrate while maintaining a good crystallinity.
なお、分離のために用いた剥離基板は、サファイア基板を用いてもよく、また、ガラスなどの透明な絶縁性基板、シリコン、シリコンカーバイト、ＧａＮ、ＡｌＮなどの半導体基板、銅、銀などの高い熱伝導率を有する金属、プラスチック、紙などの折り曲げ可能な基板であってもよいことはいうまでもない。 Note that the separation substrate used for separation may be a sapphire substrate, a transparent insulating substrate such as glass, a semiconductor substrate such as silicon, silicon carbide, GaN, or AlN, copper, silver, or the like. Needless to say, the substrate may be a foldable substrate such as metal, plastic, or paper having high thermal conductivity.
また、上述では、導電性両面粘着テープにより剥離基板に貼り付けるようにしたが、これに限るものではなく、金属シート、低温はんだ、また、導電性接着材を用いて剥離基板に貼り付けるようにしてもよい。例えば、金属シートや低温はんだを用いる場合、これら材料の融点近傍まで加熱することで、剥離基板に融着させることができる。 Further, in the above description, the conductive double-sided adhesive tape is used to affix to the release substrate. However, the present invention is not limited to this, and a metal sheet, low-temperature solder, or a conductive adhesive may be used to attach the release substrate. May be. For example, when a metal sheet or low-temperature solder is used, it can be fused to the release substrate by heating to the vicinity of the melting point of these materials.
以上に説明したように、本発明によれば、ＧａＮを用いた窒化物半導体装置において、電流が流れる層厚方向の経路に再結晶成長などによる界面が存在することがない構造を実現し、十分な耐圧が得られるようになる。 As described above, according to the present invention, in a nitride semiconductor device using GaN, a structure in which an interface due to recrystallization growth or the like does not exist in a path in the layer thickness direction in which a current flows is realized sufficiently. Withstand pressure can be obtained.
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、チャネル層１０１の上に第２障壁層１０３を結晶成長した後、第２障壁層１０３の上に六方晶系の窒化ホウ素からなる表面保護層を形成してもよい。六方晶系の窒化ホウ素は、融点が３０００℃と高く、熱処理時に第２障壁層１０３の表面が保護できる。また、前述のとおり六方晶系の窒化ホウ素は高い絶縁性を有するので、第２障壁層１０３の絶縁保護膜としての機能も実現できる。 The present invention is not limited to the embodiment described above, and many modifications and combinations can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious. For example, after the second barrier layer 103 is grown on the channel layer 101, a surface protective layer made of hexagonal boron nitride may be formed on the second barrier layer 103. Hexagonal boron nitride has a high melting point of 3000 ° C. and can protect the surface of the second barrier layer 103 during heat treatment. Further, as described above, since hexagonal boron nitride has high insulating properties, the function of the second barrier layer 103 as an insulating protective film can also be realized.
また、ドレイン電極形成領域の第１障壁層１０２を局所的にエッチングし、ここにドレイン電極１０４を形成してもよい。また、ドレイン電極１０４およびソース電極１０６の形成領域に、ｎ型不純物をイオン注入して不純物領域を形成しておき、コンタクト抵抗を下げるようにしてもよい。また、ゲート電極１０５を耐熱金属で形成することにより、ゲート電極を形成した後でソース電極形成領域にｎ型不純物をイオン注入し熱処理することで、ゲート電極と自己整合する位置にソース電極形成領域が形成でき、ソース抵抗を著しく低減することができる。 Alternatively, the drain electrode 104 may be formed by locally etching the first barrier layer 102 in the drain electrode formation region. In addition, an n-type impurity may be ion-implanted in the formation region of the drain electrode 104 and the source electrode 106 to form an impurity region, thereby reducing the contact resistance. In addition, by forming the gate electrode 105 from a refractory metal, after the gate electrode is formed, n-type impurities are ion-implanted into the source electrode formation region and heat treatment is performed, so that the source electrode formation region is located at a position self-aligned with the gate electrode Can be formed, and the source resistance can be significantly reduced.
１０１…チャネル層（第２半導体層）、１０２…第１障壁層（第１半導体層）、１０３…第２障壁層（第３半導体層）、１０４…ドレイン電極（第１電極）、１０５…ゲート電極、１０６…ソース電極（第２電極）、２０１…基板、２０２…分離層。 DESCRIPTION OF SYMBOLS 101 ... Channel layer (second semiconductor layer), 102 ... First barrier layer (first semiconductor layer), 103 ... Second barrier layer (third semiconductor layer), 104 ... Drain electrode (first electrode), 105 ... Gate Electrode 106, source electrode (second electrode), 201 substrate, 202, separation layer.
Claims (10)
前記分離層の上にアルミニウムを含む窒化物半導体からなる第１半導体層を結晶成長する工程と、
前記第１半導体層の上にＧａＮからなる第２半導体層を結晶成長する工程と、
前記第２半導体層の上に窒化物半導体からなる第３半導体層を結晶成長する工程と、
前記第１半導体層，前記第２半導体層，および前記第３半導体層の積層構造と前記基板とを前記分離層で分離する工程と、
前記積層構造と前記基板とを分離した後で、前記第１半導体層の第１電極形成領域に残る前記分離層を除去して前記第１半導体層に第１電極を形成する工程と、
前記第３半導体層の上に第２電極を形成する工程と
を少なくとも備えることを特徴とする窒化物半導体装置の製造方法。 Forming a separation layer made of hexagonal boron nitride on a substrate;
Crystal-growing a first semiconductor layer made of a nitride semiconductor containing aluminum on the separation layer;
Growing a second semiconductor layer made of GaN on the first semiconductor layer; and
Crystal-growing a third semiconductor layer made of a nitride semiconductor on the second semiconductor layer;
Separating the laminated structure of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer from the substrate with the separation layer;
Removing the separation layer remaining in the first electrode formation region of the first semiconductor layer after separating the stacked structure and the substrate, and forming a first electrode on the first semiconductor layer;
And a step of forming a second electrode on the third semiconductor layer. A method of manufacturing a nitride semiconductor device, comprising:
前記第２電極を形成した後で、前記第１電極を形成することを特徴とする窒化物半導体装置の製造方法。 In the manufacturing method of the nitride semiconductor device according to claim 1,
A method of manufacturing a nitride semiconductor device, comprising forming the first electrode after forming the second electrode.
前記第１電極を形成した後で、前記第２電極を形成することを特徴とする窒化物半導体装置。 In the manufacturing method of the nitride semiconductor device according to claim 1,
The nitride semiconductor device, wherein the second electrode is formed after the first electrode is formed.
前記積層構造と前記基板とを分離する前に、前記第２電極を形成することを特徴とする窒化物半導体装置の製造方法。 In the manufacturing method of the nitride semiconductor device according to claim 2,
The method of manufacturing a nitride semiconductor device, wherein the second electrode is formed before separating the stacked structure and the substrate.
前記第３半導体層の上の前記第１電極に対向する箇所にゲート電極を形成する工程を備え、
前記分離層の上には、ＧａＮより大きなバンドギャップエネルギーを有する窒化物半導体からなる第１障壁層としての前記第１半導体層を結晶成長し、
前記第１障壁層の上には、チャネル層としての前記第２半導体層を形成し、
前記チャネル層の上には、ＧａＮより大きなバンドギャップエネルギーを有する窒化物半導体からなる第２障壁層としての前記第３半導体層を結晶成長し、
前記第１障壁層の第１電極形成領域にはドレイン電極となる前記第１電極を形成し、
前記第２障壁層の上には、ソース電極となる前記第２電極を前記ドレイン電極に対向する箇所以外の領域に形成する
ことを特徴とする窒化物半導体装置の製造方法。 In the manufacturing method of the nitride semiconductor device according to any one of claims 1 to 4,
Forming a gate electrode at a location on the third semiconductor layer facing the first electrode;
Crystal growth of the first semiconductor layer as a first barrier layer made of a nitride semiconductor having a band gap energy larger than that of GaN on the separation layer,
Forming the second semiconductor layer as a channel layer on the first barrier layer;
Crystal growth of the third semiconductor layer as a second barrier layer made of a nitride semiconductor having a band gap energy larger than that of GaN on the channel layer,
Forming the first electrode to be a drain electrode in the first electrode formation region of the first barrier layer;
The method for manufacturing a nitride semiconductor device, wherein the second electrode to be a source electrode is formed on the second barrier layer in a region other than a portion facing the drain electrode.
前記積層構造と前記基板とを分離する前に、前記ゲート電極を形成することを特徴とする窒化物半導体装置の製造方法。 In the manufacturing method of the nitride semiconductor device according to claim 5,
The method of manufacturing a nitride semiconductor device, wherein the gate electrode is formed before separating the stacked structure and the substrate.
前記第１半導体層の上には、ｎ型のＧａＮからなる前記第２半導体層を形成し、
前記第２半導体層の上には、ｐ型のＧａＮからなる前記第３半導体層を形成する
ことを特徴とする窒化物半導体装置の製造方法。 In the manufacturing method of the nitride semiconductor device according to any one of claims 1 to 4,
Forming the second semiconductor layer made of n-type GaN on the first semiconductor layer;
The method of manufacturing a nitride semiconductor device, wherein the third semiconductor layer made of p-type GaN is formed on the second semiconductor layer.
前記第１半導体層のＩＩＩ族極性面に形成されたＧａＮからなる第２半導体層と、
前記第２半導体層のＩＩＩ族極性面に形成された窒化物半導体からなる第３半導体層と、
前記第１半導体層のＮ極性面に形成された第１電極と、
前記第３半導体層のＩＩＩ族極性面に形成された第２電極と
を少なくとも備えることを特徴とする窒化物半導体装置。 A first semiconductor layer composed of a nitride semiconductor containing aluminum;
A second semiconductor layer made of GaN formed on a group III polar surface of the first semiconductor layer;
A third semiconductor layer made of a nitride semiconductor formed on a Group III polar surface of the second semiconductor layer;
A first electrode formed on an N-polar surface of the first semiconductor layer;
And a second electrode formed on a Group III polar surface of the third semiconductor layer.
前記第３半導体層のＩＩＩ族極性面の前記第１電極に対向する箇所に形成されたゲート電極を備え、
前記第１半導体層は、ＧａＮより大きなバンドギャップエネルギーを有する窒化物半導体からなる第１障壁層であり、
前記第２半導体層は、チャネル層であり、
前記第３半導体層は、ＧａＮより大きなバンドギャップエネルギーを有する窒化物半導体からなる第２障壁層であり、
前記第１障壁層のＮ極性面には、ドレイン電極となる前記第１電極が形成され、
前記第２障壁層のＩＩＩ族極性面には、前記ドレイン電極に対向する箇所以外の領域にソース電極となる前記第２電極が形成されている
ことを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 8, wherein
A gate electrode formed at a position facing the first electrode of the group III polar surface of the third semiconductor layer;
The first semiconductor layer is a first barrier layer made of a nitride semiconductor having a larger band gap energy than GaN,
The second semiconductor layer is a channel layer;
The third semiconductor layer is a second barrier layer made of a nitride semiconductor having a larger band gap energy than GaN;
The first electrode serving as a drain electrode is formed on the N-polar surface of the first barrier layer,
The nitride semiconductor device, wherein the second electrode serving as the source electrode is formed in a region other than the portion facing the drain electrode on the group III polar surface of the second barrier layer.
前記第２半導体層は、ｎ型のＧａＮから構成され、
前記第３半導体層は、ｐ型のＧａＮから構成されていることを特徴とする半導体装置。 The nitride semiconductor device according to claim 8, wherein
The second semiconductor layer is made of n-type GaN,
The semiconductor device, wherein the third semiconductor layer is made of p-type GaN.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011223853A JP5596652B2 (en) | 2011-10-11 | 2011-10-11 | Nitride semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011223853A JP5596652B2 (en) | 2011-10-11 | 2011-10-11 | Nitride semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013084782A true JP2013084782A (en) | 2013-05-09 |
| JP5596652B2 JP5596652B2 (en) | 2014-09-24 |
Family
ID=48529674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011223853A Expired - Fee Related JP5596652B2 (en) | 2011-10-11 | 2011-10-11 | Nitride semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5596652B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11024717B2 (en) | 2018-03-22 | 2021-06-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078215A (en) * | 2001-09-03 | 2003-03-14 | Nec Corp | Iii nitride semiconductor device and its manufacturing method |
| JP2006344618A (en) * | 2005-06-07 | 2006-12-21 | Fujifilm Holdings Corp | Structure containing functional film, and manufacturing method of functional film |
| JP2011035214A (en) * | 2009-08-03 | 2011-02-17 | Fujitsu Ltd | Method of manufacturing compound semiconductor device |
| WO2011024549A1 (en) * | 2009-08-31 | 2011-03-03 | 日本電気株式会社 | Semiconductor device and field effect transistor |
-
2011
- 2011-10-11 JP JP2011223853A patent/JP5596652B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078215A (en) * | 2001-09-03 | 2003-03-14 | Nec Corp | Iii nitride semiconductor device and its manufacturing method |
| JP2006344618A (en) * | 2005-06-07 | 2006-12-21 | Fujifilm Holdings Corp | Structure containing functional film, and manufacturing method of functional film |
| JP2011035214A (en) * | 2009-08-03 | 2011-02-17 | Fujitsu Ltd | Method of manufacturing compound semiconductor device |
| WO2011024549A1 (en) * | 2009-08-31 | 2011-03-03 | 日本電気株式会社 | Semiconductor device and field effect transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11024717B2 (en) | 2018-03-22 | 2021-06-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5596652B2 (en) | 2014-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5400266B2 (en) | Field effect transistor | |
| JP6260145B2 (en) | Manufacturing method of semiconductor device | |
| TWI647846B (en) | Method of manufacturing a semiconductor device and the semiconductor device | |
| JP5758880B2 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element | |
| JP5433909B2 (en) | GaN-based semiconductor device manufacturing method | |
| JP6052420B2 (en) | Manufacturing method of semiconductor device | |
| JP5343910B2 (en) | Method for manufacturing compound semiconductor device | |
| WO2017144852A1 (en) | Layered vertical field effect transistor and methods of fabrication | |
| US20220051889A1 (en) | Method for Fabricating Field-Effect Transistor | |
| JP5587848B2 (en) | Manufacturing method of semiconductor laminated structure | |
| JP5596653B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP2012243792A (en) | GaN THIN FILM BONDED SUBSTRATE AND METHOD OF MANUFACTURING THE SAME, AND GaN-BASED HIGH ELECTRON MOBILITY TRANSISTOR AND METHOD OF MANUFACTURING THE SAME | |
| WO2019194042A1 (en) | Method for manufacturing transistor | |
| JP5596652B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| CN110838514B (en) | Epitaxial structure of semiconductor device, preparation method of epitaxial structure and semiconductor device | |
| WO2022097193A1 (en) | Semiconductor multilayer structure, method for producing same, and method for producing semiconductor device | |
| JP2018032863A (en) | Insulative gate type field-effect transistor | |
| JP6360239B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2009081269A (en) | Vertical nitride semiconductor device and manufacturing method thereof | |
| JP2021034546A (en) | Semiconductor device, method of manufacturing semiconductor device, and electronic device | |
| JP5876386B2 (en) | Manufacturing method of nitride semiconductor device | |
| Quah et al. | Forthcoming gallium nitride based power devices in prompting the development of high power applications | |
| US20230022774A1 (en) | Manufacturing method for semiconductor element, and semiconductor device | |
| JP5285252B2 (en) | Nitride semiconductor device | |
| JP2008258310A (en) | Nitride semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140807 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5596652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |