JP2013084781A - Method of manufacturing semiconductor lamination structure - Google Patents

Method of manufacturing semiconductor lamination structure Download PDF

Info

Publication number
JP2013084781A
JP2013084781A JP2011223847A JP2011223847A JP2013084781A JP 2013084781 A JP2013084781 A JP 2013084781A JP 2011223847 A JP2011223847 A JP 2011223847A JP 2011223847 A JP2011223847 A JP 2011223847A JP 2013084781 A JP2013084781 A JP 2013084781A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
substrate
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011223847A
Other languages
Japanese (ja)
Other versions
JP5587848B2 (en
Inventor
Noriyuki Watanabe
則之 渡邉
Naoteru Shigekawa
直輝 重川
Haruki Yokoyama
春喜 横山
Yasuyuki Kobayashi
康之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2011223847A priority Critical patent/JP5587848B2/en
Publication of JP2013084781A publication Critical patent/JP2013084781A/en
Application granted granted Critical
Publication of JP5587848B2 publication Critical patent/JP5587848B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To control a polarization effect by lamination of nitride semiconductor layers by a general crystal growth method.SOLUTION: A group-III polarity surface 103a of a first semiconductor layer 103 is adhered onto a main surface of a second semiconductor layer 104 comprising a nitride semiconductor crystal-grown in a c-axial direction and whose main surface serves as a group-III polarity surface 104a. Then, the first semiconductor layer 103 and a substrate 101 are separated at a separation layer 102.

Description

本発明は、窒化物半導体層を積層した半導体積層構造の製造方法に関するものである。   The present invention relates to a method for manufacturing a semiconductor stacked structure in which nitride semiconductor layers are stacked.

窒化物半導体は、ワイドギャップ,高い絶縁破壊電解,高い飽和電子速度,および熱的安定性を有し、耐高温・高出力・高周波トランジスタや、様々な波長域の受光素子,発光素子などの電子素子への応用が期待され開発が進められている。このような窒化物半導体を用いた素子は、通常、極性面方向である+c面((0001)面)方向に結晶成長することで形成される窒化物半導体層を積層して構成されている。   Nitride semiconductors have a wide gap, high breakdown electrolysis, high saturation electron velocity, and thermal stability, and they are electrons such as high-temperature, high-power, high-frequency transistors, light-receiving elements and light-emitting elements in various wavelength ranges. It is expected to be applied to devices and is being developed. Such an element using a nitride semiconductor is generally configured by laminating nitride semiconductor layers formed by crystal growth in the + c plane ((0001) plane) direction which is the polar plane direction.

例えば、c軸方向にエピタキシャル成長させたAlGaN/GaNからなる電界効果型トランジスタ(FET)がある。このトランジスタでは、通常、AlGaNとGaNとの界面に発生する分極電界により、ヘテロ界面に誘起する高濃度の2次元電子ガスをチャネルとして用いている。この2次元キャリアガスにより、例えば高電子移動度トランジスタが実現されている。   For example, there is a field effect transistor (FET) made of AlGaN / GaN epitaxially grown in the c-axis direction. In this transistor, a high-concentration two-dimensional electron gas induced at the heterointerface due to a polarization electric field generated at the interface between AlGaN and GaN is usually used as a channel. For example, a high electron mobility transistor is realized by this two-dimensional carrier gas.

また、AlGaN/GaN/AlGaNによる量子井戸構造(非特許文献1参照),および窒化物半導体を用いた発光ダイオード(非特許文献2参照)などの素子も提案されている。   Further, devices such as a quantum well structure of AlGaN / GaN / AlGaN (see Non-Patent Document 1) and a light emitting diode using a nitride semiconductor (see Non-Patent Document 2) have been proposed.

T.Deguchi et al. , "Quantum-Confined Stark Effect in an AlGaN/GaN/AlGaN Single QuantumWell Structure", Jpn. J. Appl. Phys. , vol.38, pp. L 914-L 916, 1999.T.Deguchi et al., "Quantum-Confined Stark Effect in an AlGaN / GaN / AlGaN Single QuantumWell Structure", Jpn. J. Appl. Phys., Vol.38, pp. L 914-L 916, 1999. P. Waltereit et al. , "Nitride semiconductors free of electrostatic fields for efficient white light-emitting diodes", NATURE, vol.406, pp.865-868, 2000.P. Waltereit et al., "Nitride semiconductors free of electrostatic fields for efficient white light-emitting diodes", NATURE, vol.406, pp.865-868, 2000. ロバート・アーミテイジ 他、「MOVPE法によるサファイア基板上へのm面GaNの成長」、松下電工技報、vol. 56、 no. 3、81−85頁、2008年。Robert Armitage et al., “Growth of m-plane GaN on sapphire substrate by MOVPE method”, Matsushita Electric Engineering, Vol. 56, no. 3, pp. 81-85, 2008.

ところで、分極電界により誘起される2次元キャリアガスをチャネルとしているため、通常ノーマリーオンで動作するものとなる。ここで、窒化物半導体の特性を生かした電力応用を考えた場合、回路の信頼性向上のためにノーマリーオフ動作することが求められる。ところが、上述した特徴を有しているため、窒化物半導体を利用したトランジスタをノーマリーオフ動作させるためには、例えば、リセスゲート構造にするなどの複雑な製造プロセスが必要となる。   By the way, since a two-dimensional carrier gas induced by a polarization electric field is used as a channel, it normally operates normally. Here, when considering the power application utilizing the characteristics of the nitride semiconductor, it is required to perform a normally-off operation in order to improve the reliability of the circuit. However, since the transistor has the above-described characteristics, a complicated manufacturing process such as a recess gate structure is required to normally operate a transistor using a nitride semiconductor.

また、窒化物半導体を、発光ダイオード(LED)などの発光素子に利用する場合、分極の存在による発光効率の低下という問題も生じる。   In addition, when a nitride semiconductor is used for a light emitting element such as a light emitting diode (LED), there is a problem that light emission efficiency is lowered due to the presence of polarization.

上述した窒化物半導体の分極効果を回避するために、例えば、m面をはじめとする非極性面および半極性面へ結晶成長した窒化物半導体を利用する技術が提案されている(非特許文献3参照)。しかしながら、これらの非極性面、半極性面への窒化物半導体の結晶成長は容易ではなく、未だ研究室レベルを脱していないのが実情である。   In order to avoid the above-described polarization effect of the nitride semiconductor, for example, a technique using a nitride semiconductor crystal-grown on a nonpolar plane and a semipolar plane including the m plane has been proposed (Non-patent Document 3). reference). However, the crystal growth of nitride semiconductors on these nonpolar and semipolar planes is not easy, and the fact is that the laboratory level has not yet been reached.

一方、C面の成長は容易であるが、分極が発生するため、これを回避するためには、隣接する層の分極の方向が異なるように各層を形成する必要がある。しかしながら、有機金属気相成長法などの一般的な結晶成長技術によるC面の成長では、窒化物半導体の層は、+c軸方向にしか結晶成長せず、成長している表面はすべてIII族極性面となる。このため、製造が容易なC面の成長では、分極の発生を回避することができない。   On the other hand, although the growth of the C-plane is easy, since polarization occurs, in order to avoid this, it is necessary to form each layer so that the polarization directions of adjacent layers are different. However, in the C-plane growth by a general crystal growth technique such as metal organic chemical vapor deposition, the nitride semiconductor layer grows only in the + c-axis direction, and the growing surface is all group III polar. It becomes a surface. For this reason, generation of polarization cannot be avoided in the growth of the C plane, which is easy to manufacture.

以上に説明したように、窒化物半導体の分極効果を抑制するなどの分極効果の状態を制御した状態で、窒化物半導体の層を積層することが容易ではないという問題があった。   As described above, there is a problem in that it is not easy to stack the nitride semiconductor layers in a state where the polarization effect state such as suppressing the polarization effect of the nitride semiconductor is controlled.

本発明は、以上のような問題点を解消するためになされたものであり、一般的な結晶成長方法による窒化物半導体層の積層で、分極効果が制御できるようにすることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to make it possible to control the polarization effect by stacking nitride semiconductor layers by a general crystal growth method.

本発明に係る半導体積層構造の製造方法は、基板の上に六方晶系の窒化ホウ素からなる分離層を形成する工程と、分離層の上にアルミニウムを含む窒化物半導体からなる第1半導体層を+c軸方向に結晶成長する工程と、c軸方向に結晶成長された窒化物半導体から構成されて主表面がIII族極性面とされた第2半導体層の主表面に、第1半導体層のIII族極性面を貼り合わせる工程と、第1半導体層と基板とを分離層で分離する工程とを少なくとも備える。   The method for manufacturing a semiconductor multilayer structure according to the present invention includes a step of forming a separation layer made of hexagonal boron nitride on a substrate, and a first semiconductor layer made of a nitride semiconductor containing aluminum on the separation layer. A step of crystal growth in the + c-axis direction, and a main surface of a second semiconductor layer made of a nitride semiconductor crystal-grown in the c-axis direction, the main surface of which is a group III polar surface. At least a step of bonding the group polar faces and a step of separating the first semiconductor layer and the substrate by the separation layer.

上記半導体積層構造の製造方法において、基板の上に六方晶系の窒化ホウ素からなる分離層を形成する工程と、分離層の上にアルミニウムを含む窒化物半導体からなる第3半導体層を+c軸方向に結晶成長する工程と、第3半導体層と基板とを分離層で分離する工程と、第2半導体層の主表面に貼り合わされた第1半導体層のN極性面に、第3半導体層の基板より剥離した側のN極性面を貼り合わせる工程とを備えるようにしてもよい。なお、結晶成長は、有機金属気相成長法により行えばよい。   In the method for manufacturing a semiconductor laminated structure, a step of forming a separation layer made of hexagonal boron nitride on a substrate, and a third semiconductor layer made of a nitride semiconductor containing aluminum on the separation layer are formed in a + c-axis direction. A step of separating the third semiconductor layer and the substrate by a separation layer, and a substrate of the third semiconductor layer on the N-polar face of the first semiconductor layer bonded to the main surface of the second semiconductor layer. And a step of bonding the N-polar surface on the more peeled side. Note that crystal growth may be performed by metal organic vapor phase epitaxy.

以上説明したことにより、本発明によれば、一般的な結晶成長方法による窒化物半導体層の積層で、分極効果が制御できるようになるという優れた効果が得られる。   As described above, according to the present invention, it is possible to obtain an excellent effect that the polarization effect can be controlled by stacking the nitride semiconductor layers by a general crystal growth method.

図1Aは、本発明の実施の形態における半導体積層構造の製造方法を説明するための各工程における状態を示す断面図である。FIG. 1A is a cross-sectional view showing a state in each step for explaining a method for manufacturing a semiconductor multilayer structure in an embodiment of the present invention. 図1Bは、本発明の実施の形態における半導体積層構造の製造方法を説明するための各工程における状態を示す断面図である。FIG. 1B is a cross-sectional view showing a state in each step for explaining a method for manufacturing a semiconductor laminated structure in an embodiment of the present invention. 図1Cは、本発明の実施の形態における半導体積層構造の製造方法を説明するための各工程における状態を示す断面図である。FIG. 1C is a cross-sectional view showing a state in each step for describing a method for manufacturing a semiconductor multilayer structure in an embodiment of the present invention. 図1Dは、本発明の実施の形態における半導体積層構造の製造方法を説明するための各工程における状態を示す断面図である。FIG. 1D is a cross-sectional view showing a state in each step for describing a method for manufacturing a semiconductor multilayer structure in an embodiment of the present invention. 図2は、サファイア基板の上に窒化ホウ素層およびAlGaN層を介して形成したGaNの層の表面状態を金属顕微鏡で観察した結果を示す写真である。FIG. 2 is a photograph showing the result of observation of the surface state of a GaN layer formed on a sapphire substrate via a boron nitride layer and an AlGaN layer with a metallographic microscope. 図3は、サファイア基板の上に窒化ホウ素層およびAlGaN層を介して形成したGaNのX線回折分析の結果を示す特性図である。FIG. 3 is a characteristic diagram showing the results of X-ray diffraction analysis of GaN formed on a sapphire substrate via a boron nitride layer and an AlGaN layer. 図4は、剥離基板の上に剥離・転写されたGaN層およびAlGaN層のX線回折分析の結果を示す特性図である。FIG. 4 is a characteristic diagram showing the results of X-ray diffraction analysis of the GaN layer and AlGaN layer peeled and transferred onto the peeling substrate. 図5は、剥離基板の上に剥離・転写されたGaN層のラマン散乱スペクトルを示す特性図である。FIG. 5 is a characteristic diagram showing a Raman scattering spectrum of the GaN layer peeled and transferred onto the peeling substrate. 図6は、剥離基板の上に剥離・転写されたGaN層およびAlGaN層のカソードルミネッセンススペクトルを示す特性図である。FIG. 6 is a characteristic diagram showing cathodoluminescence spectra of the GaN layer and the AlGaN layer peeled and transferred onto the peeling substrate. 図7Aは、本発明の実施の形態における半導体積層構造の製造方法を説明するための各工程における状態を示す断面図である。FIG. 7A is a cross-sectional view showing a state in each step for describing a method for manufacturing a semiconductor multilayer structure in an embodiment of the present invention. 図7Bは、本発明の実施の形態における半導体積層構造の製造方法を説明するための各工程における状態を示す断面図である。FIG. 7B is a cross-sectional view showing a state in each step for explaining the method for manufacturing the semiconductor laminated structure in the embodiment of the present invention. 図7Cは、本発明の実施の形態における半導体積層構造の製造方法を説明するための各工程における状態を示す断面図である。FIG. 7C is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the semiconductor laminated structure in the embodiment of the present invention. 図7Dは、本発明の実施の形態における半導体積層構造の製造方法を説明するための各工程における状態を示す断面図である。FIG. 7D is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the semiconductor laminated structure in the embodiment of the present invention. 図7Eは、本発明の実施の形態における半導体積層構造の製造方法を説明するための各工程における状態を示す断面図である。FIG. 7E is a cross-sectional view showing a state in each step for illustrating the method for manufacturing the semiconductor laminated structure in the embodiment of the present invention.

以下、本発明の実施の形態について図を参照して説明する。図1A〜図1Dは、本発明の実施の形態における半導体積層構造の製造方法を説明するための各工程における状態を示す断面図である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1A to 1D are cross-sectional views showing states in respective steps for explaining a method for manufacturing a semiconductor laminated structure in an embodiment of the present invention.

まず、図1Aに示すように、基板101の上に六方晶系の窒化ホウ素からなる分離層102を形成する。例えば、サファイア(コランダム:Al23)からなる基板101の上に、よく知られた有機金属気相成長法により、トリエチルボロンおよびアンモニアをソースガスとして窒化ホウ素を堆積させればよい。このとき、基板温度条件は1080℃とすればよい。なお、分離層102の形成前に、基板101の表面を、有機金属気相成長装置の反応炉内の圧力を39999.6Pa(300Torr)とした水素ガス雰囲気で、基板温度を1080℃に加熱することによるサーマルクリーニングを行っておくとよい。 First, as shown in FIG. 1A, a separation layer 102 made of hexagonal boron nitride is formed on a substrate 101. For example, boron nitride may be deposited on a substrate 101 made of sapphire (corundum: Al 2 O 3 ) using triethylboron and ammonia as a source gas by a well-known metal organic chemical vapor deposition method. At this time, the substrate temperature condition may be 1080 ° C. Note that before the formation of the separation layer 102, the surface of the substrate 101 is heated to 1080 ° C. in a hydrogen gas atmosphere in which the pressure in the reaction furnace of the metal organic vapor phase epitaxy apparatus is 399999.6 Pa (300 Torr). It is recommended to perform thermal cleaning.

次に、図1Bに示すように、分離層102の上に、アルミニウムを含む窒化物半導体からなる第1半導体層103を結晶成長する。例えば、有機金属気相成長法により、トリメチルガリウム、トリメチルアルミニウム、およびアンモニアをソースガスとしてAlGaNを結晶成長することで、第1半導体層103が形成できる。この有機金属気相成長法によれば、窒化物半導体の第1半導体層103は、+c軸方向に結晶成長し、成長している表面がIII族極性面103aとなる。なお、窒化物半導体の(0001)面である+c面がIII族極性面であり、これに対向する−c面がN極性面である。   Next, as shown in FIG. 1B, the first semiconductor layer 103 made of a nitride semiconductor containing aluminum is crystal-grown on the separation layer 102. For example, the first semiconductor layer 103 can be formed by crystal growth of AlGaN using trimethylgallium, trimethylaluminum, and ammonia as source gases by metal organic vapor phase epitaxy. According to this metal organic vapor phase epitaxy method, the first semiconductor layer 103 made of a nitride semiconductor crystal grows in the + c-axis direction, and the growing surface becomes the group III polar surface 103a. The + c plane, which is the (0001) plane of the nitride semiconductor, is a group III polar plane, and the −c plane facing this is an N polar plane.

次に、図1Cに示すように、c軸方向に結晶成長された窒化物半導体から構成されて主表面がIII族極性面104aとされた第2半導体層104の主表面に、第1半導体層103のIII族極性面103aを貼り合わせる。例えば、第1半導体層103のIII族極性面103a、および第2半導体層104のIII族極性面104aに大気中でプラズマを照射してこれらの表面を活性化し、この状態で各々のIII族極性面を当接させ、所定の熱処理を加えることで貼り合わせることができる。なお、第2半導体層104は、例えば、サファイアなどの結晶基板(不図示)の上に、結晶成長することで形成されたものである。また、第2半導体層104は、アルミニウムを含んでいる必要はない。例えば、第2半導体層104は、GaN層であってもよい。   Next, as shown in FIG. 1C, the first semiconductor layer is formed on the main surface of the second semiconductor layer 104 which is made of a nitride semiconductor crystal-grown in the c-axis direction and whose main surface is a group III polar surface 104a. 103 group III polar surface 103a is bonded together. For example, the group III polar surface 103a of the first semiconductor layer 103 and the group III polar surface 104a of the second semiconductor layer 104 are irradiated with plasma in the atmosphere to activate these surfaces, and in this state, each group III polarity They can be bonded together by bringing the surfaces into contact with each other and applying a predetermined heat treatment. The second semiconductor layer 104 is formed by crystal growth on a crystal substrate (not shown) such as sapphire. Further, the second semiconductor layer 104 does not need to contain aluminum. For example, the second semiconductor layer 104 may be a GaN layer.

次に、図1Dに示すように、第1半導体層103と基板101とを、分離層102で分離する。六方晶系の窒化ホウ素は、グラファイトと同様に、六角形の頂点にホウ素と窒素とが交互に配置されて構成された六角網面の層が積層された構造を有し、各層間は、弱いファンデルワールス力で結合されている。このため、六方晶系の窒化ホウ素は、機械加工が容易であり、分離層102で分離が可能である。例えば、第2半導体層104が形成されている結晶基板(不図示)を基板101側より引き離すことで、第1半導体層103と基板101とが、分離層102で容易に分離する。   Next, as illustrated in FIG. 1D, the first semiconductor layer 103 and the substrate 101 are separated by the separation layer 102. Hexagonal boron nitride, like graphite, has a structure in which hexagonal mesh layers composed of alternating hexagonal vertices and boron and nitrogen are laminated, and each layer is weak. Combined with van der Waals forces. Therefore, hexagonal boron nitride is easy to machine and can be separated by the separation layer 102. For example, the first semiconductor layer 103 and the substrate 101 are easily separated by the separation layer 102 by separating the crystal substrate (not shown) on which the second semiconductor layer 104 is formed from the substrate 101 side.

このように分離層102で分離することで、第1半導体層103と第2半導体層104とが積層した半導体積層構造が得られる。この半導体積層構造においては、第1半導体層103のIII族極性面103aと、第2半導体層104のIII族極性面104aとが向き合った状態で積層されるので、窒化物半導体における分極効果を打ち消すことが可能となる。また、この半導体積層構造を構成する各窒化物半導体の層は、+c面方向へ結晶成長したものであり、よく用いられている有機金属気相成長法などにより容易に形成することができる。   By separating with the separation layer 102 in this way, a semiconductor stacked structure in which the first semiconductor layer 103 and the second semiconductor layer 104 are stacked is obtained. In this semiconductor stacked structure, the group III polar surface 103a of the first semiconductor layer 103 and the group III polar surface 104a of the second semiconductor layer 104 are stacked facing each other, so that the polarization effect in the nitride semiconductor is canceled out. It becomes possible. Further, each nitride semiconductor layer constituting this semiconductor multilayer structure is crystal-grown in the + c plane direction, and can be easily formed by a commonly used metal organic chemical vapor deposition method or the like.

次に、分離層として用いた六方晶系の窒化ホウ素について説明する。六方晶系の窒化ホウ素は、よく知られているように、グラファイトと同様の結晶構造を有している。発明者らの鋭意研究の結果、六方晶系の窒化ホウ素の層の上には、GaNは層として結晶成長させることができないが、Alを含む窒化物半導体であれば、層(膜)として結晶成長させることができることを見いだした。   Next, hexagonal boron nitride used as the separation layer will be described. As is well known, hexagonal boron nitride has a crystal structure similar to that of graphite. As a result of the diligent research by the inventors, GaN cannot be grown as a layer on a hexagonal boron nitride layer, but if it is a nitride semiconductor containing Al, it is crystallized as a layer (film). I found that I could grow it.

六方晶系の窒化ホウ素は、例えばサファイア基板の上に結晶成長させることができ、このように形成した窒化ホウ素層の上に、AlGaNの層であれば形成できるので、窒化ホウ素層の上に、AlGaN層を形成すれば、この上にGaN層が形成できる。このようにして、窒化ホウ素層の上にAlGaN層を介して形成したGaNの層は、図2の写真に示すように、極めて平坦な表面状態で形成できる。なお、図2は、光学顕微鏡による観察結果である。   Hexagonal boron nitride can be crystal-grown on, for example, a sapphire substrate, and can be formed on the boron nitride layer formed in this manner as long as it is an AlGaN layer. If an AlGaN layer is formed, a GaN layer can be formed thereon. In this way, the GaN layer formed on the boron nitride layer via the AlGaN layer can be formed in a very flat surface state as shown in the photograph of FIG. In addition, FIG. 2 is an observation result by an optical microscope.

また、この状態をX線回折分析すると、図3に示すように、GaN層の(0002)からの回折、およびAlGaN層の(0002)からの回折が、各々明瞭に観察された。GaN層のc軸格子定数は、0.5187nmであり、無歪みのGaNのc軸格子定数0.51855nmに近く、形成されたGaN層のc軸格子歪みは、+0.0289%と求められた。また、AlGaN層のc軸格子定数は、0.5154nmであり、Al0.16Ga0.84Nの組成となっていることがわかった。なお、AlGaNに限らず、AlNも六方晶系の窒化ホウ素の上に結晶成長できることがわかっている。発明者らの検討により、AlxGa1-xN(0.1≦x≦1)であれば、六方晶系の窒化ホウ素の層の上に結晶成長できることが判明している。 Further, when this state was analyzed by X-ray diffraction, as shown in FIG. 3, the diffraction of the GaN layer from (0002) and the diffraction of the AlGaN layer from (0002) were clearly observed. The c-axis lattice constant of the GaN layer is 0.5187 nm, which is close to the c-axis lattice constant of 0.51855 nm of unstrained GaN, and the c-axis lattice strain of the formed GaN layer was determined to be + 0.0289%. . Moreover, it was found that the c-axis lattice constant of the AlGaN layer was 0.5154 nm, and the composition was Al 0.16 Ga 0.84 N. It has been found that not only AlGaN but also AlN can grow on hexagonal boron nitride. According to the study by the inventors, it has been found that if Al x Ga 1-x N (0.1 ≦ x ≦ 1), the crystal can be grown on the hexagonal boron nitride layer.

以上のことより、サファイア基板の上に、六方晶系の窒化ホウ素の層を形成し、この上にAlGaNなどのAlを含む窒化物半導体の層を介することで、結晶性のよいGaN層が結晶成長できることがわかる。   As described above, a hexagonal boron nitride layer is formed on a sapphire substrate, and a nitride semiconductor layer containing Al, such as AlGaN, is formed on the sapphire substrate. You can see that you can grow.

上述したように、窒化ホウ素層およびAlGaN層を介してサファイア基板の上に形成したGaN層は、窒化ホウ素層の部分で、サファイア基板より容易に分離できる。例えば、剥離用基板を用意し、この剥離用基板に導電性両面粘着テープを用いてGaN層を貼り付ける。この状態では、サファイア基板、AlGaN層、GaN層、および剥離基板の順に積層された状態となっている。この状態より、サファイア基板の側より剥離基板を離間させると、AlGaN層,GaN層からなる積層構造が、窒化ホウ素層の部分でサファイア基板より分離する。   As described above, the GaN layer formed on the sapphire substrate via the boron nitride layer and the AlGaN layer can be easily separated from the sapphire substrate at the portion of the boron nitride layer. For example, a peeling substrate is prepared, and a GaN layer is attached to the peeling substrate using a conductive double-sided adhesive tape. In this state, the sapphire substrate, the AlGaN layer, the GaN layer, and the release substrate are stacked in this order. In this state, when the separation substrate is separated from the sapphire substrate side, the laminated structure including the AlGaN layer and the GaN layer is separated from the sapphire substrate at the boron nitride layer portion.

前述したように、六方晶系の窒化ホウ素は、積層されている六角網面の各層間は、弱いファンデルワールス力で結合されており、この層間の結合力は、粘着テープの粘着力より弱い。このため、上述したようにすることで、上記積層構造は、窒化ホウ素層の部分でサファイア基板より容易に分離させることができる。   As described above, in the hexagonal boron nitride, each layer of the laminated hexagonal network surface is bonded with a weak van der Waals force, and the bonding force between the layers is weaker than the adhesive force of the adhesive tape. . For this reason, by performing as described above, the stacked structure can be easily separated from the sapphire substrate at the portion of the boron nitride layer.

このように分離して剥離基板の上に転写されたGaN層およびAlGaN層をX線回折分析すると、図4に示すように、転写前のX線回折同様に、GaN層の(0002)からの回折およびAlGaN層の(0002)からの回折が、各々明瞭に観測された。転写されたGaN層のc軸格子定数は、0.51855nmであり、無歪みのGaNのc軸格子定数0.51855nmに近く、転写することにより、GaN層は無歪みとなっていることがわかった。   When the GaN layer and the AlGaN layer thus separated and transferred onto the separation substrate are analyzed by X-ray diffraction, as shown in FIG. 4, the X-ray diffraction before transfer is performed from (0002) of the GaN layer. Diffraction and diffraction of the AlGaN layer from (0002) were each clearly observed. The c-axis lattice constant of the transferred GaN layer is 0.51855 nm, which is close to the c-axis lattice constant of 0.51855 nm of unstrained GaN. It was.

次に、剥離基板の上に転写されたGaN層のラマン散乱スペクトルを図5に示す。GaN層のE2モードが567cm-1に明瞭に観測され、また、GaN層のA1モードが733cm-1に明瞭に観測された。この結果は、無歪みのGaNのE2モード567cm-1、A1モード733cm-1とほぼ一致している。これらのことより、GaN層は、転写により無歪みとなることがわかった。 Next, FIG. 5 shows the Raman scattering spectrum of the GaN layer transferred onto the release substrate. The E 2 mode of the GaN layer was clearly observed at 567 cm −1 , and the A 1 mode of the GaN layer was clearly observed at 733 cm −1 . This result almost coincides with the unstrained GaN E 2 mode 567 cm −1 and A 1 mode 733 cm −1 . From these facts, it was found that the GaN layer becomes unstrained by transfer.

次に、分離して剥離基板の上に転写されたGaN層およびAlGaN層のカソードルミネッセンススペクトルを図6に示す。カソードルミネッセンスの測定は、室温(23℃程度)で、加速電圧は10kVである。AlGaN層からの発光が、332nmに明瞭に観測され、またGaN層からの発光も、363nm付近に観測される。   Next, FIG. 6 shows cathodoluminescence spectra of the GaN layer and the AlGaN layer which are separated and transferred onto the release substrate. The cathode luminescence is measured at room temperature (about 23 ° C.) and the acceleration voltage is 10 kV. Light emission from the AlGaN layer is clearly observed at 332 nm, and light emission from the GaN layer is also observed near 363 nm.

以上に説明したことから明らかなように、六方晶系の窒化ホウ素層およびこの上に結晶成長させることが可能なAlを含む窒化物半導体の層を利用することで形成したGaN層は、高品質な結晶性を保持した状態で、成長基板より分離させることができることがわかる。   As is clear from the above explanation, the GaN layer formed by using the hexagonal boron nitride layer and the layer of nitride semiconductor containing Al that can be grown on this is high quality. It can be seen that the crystal can be separated from the growth substrate while maintaining a good crystallinity.

なお、分離のために用いた剥離基板は、サファイア基板を用いてもよく、また、ガラスなどの透明な絶縁性基板、シリコン、シリコンカーバイト、GaN、AlNなどの半導体基板、銅、銀などの高い熱伝導率を有する金属、プラスチック、紙などの折り曲げ可能な基板であってもよいことはいうまでもない。   Note that the separation substrate used for separation may be a sapphire substrate, a transparent insulating substrate such as glass, a semiconductor substrate such as silicon, silicon carbide, GaN, or AlN, copper, silver, or the like. Needless to say, the substrate may be a foldable substrate such as metal, plastic, or paper having high thermal conductivity.

また、上述では、導電性両面粘着テープにより剥離基板に貼り付けるようにしたが、これに限るものではなく、金属シート、低温はんだ、また、導電性接着材を用いて剥離基板に貼り付けるようにしてもよい。例えば、金属シートや低温はんだを用いる場合、これら材料の融点近傍まで加熱することで、剥離基板に融着させることができる。   Further, in the above description, the conductive double-sided adhesive tape is used to affix to the release substrate. However, the present invention is not limited to this, and a metal sheet, low-temperature solder, or a conductive adhesive may be used to attach the release substrate. May be. For example, when a metal sheet or low-temperature solder is used, it can be fused to the release substrate by heating to the vicinity of the melting point of these materials.

ところで、前述した実施の形態の説明では、第1半導体層103と第2半導体層104とを貼り合わせる場合について説明したが、これに限るものではない。次に示すように、新たに、第3半導体層を、第1半導体層103に、互いのN極性面で貼り合わせるようにしてもよい。   In the above description of the embodiment, the case where the first semiconductor layer 103 and the second semiconductor layer 104 are bonded to each other has been described. However, the present invention is not limited to this. As shown below, a third semiconductor layer may be newly bonded to the first semiconductor layer 103 with the N polar surfaces.

まず、図7Aに示すように、基板701の上に六方晶系の窒化ホウ素からなる分離層702を形成する。分離層702の形成は、前述した分離層102の形成と同様である。   First, as shown in FIG. 7A, a separation layer 702 made of hexagonal boron nitride is formed on a substrate 701. The formation of the separation layer 702 is similar to the formation of the separation layer 102 described above.

次に、分離層702の上に、アルミニウムを含む窒化物半導体からなる第3半導体層703を結晶成長する。例えば、有機金属気相成長法により、トリメチルガリウム、トリメチルアルミニウム、およびアンモニアをソースガスとしてAlGaNを結晶成長することで、第3半導体層703が形成できる。この有機金属気相成長法によれば、窒化物半導体の第3半導体層703は、+c軸方向に結晶成長し、成長している表面がIII族極性面703aとなる。第3半導体層703についても、前述した第1半導体層103の形成と同様である。なお、第3半導体層703は、AlGaNに限らず、他のアルミニウムを含む窒化物半導体から構成してもよい。   Next, a third semiconductor layer 703 made of a nitride semiconductor containing aluminum is crystal-grown on the separation layer 702. For example, the third semiconductor layer 703 can be formed by crystal growth of AlGaN using trimethylgallium, trimethylaluminum, and ammonia as source gases by metal organic vapor phase epitaxy. According to this metal organic chemical vapor deposition method, the third semiconductor layer 703 of nitride semiconductor is crystal-grown in the + c-axis direction, and the growing surface becomes the group III polar surface 703a. The third semiconductor layer 703 is similar to the formation of the first semiconductor layer 103 described above. Note that the third semiconductor layer 703 is not limited to AlGaN, and may be formed of a nitride semiconductor containing other aluminum.

次に、図7Cに示すように、第3半導体層703と基板701とを、分離層702で分離する。前述したように、六方晶系の窒化ホウ素は、機械加工が容易であり、分離層702で分離が可能である。例えば、剥離用の基板(不図示)を第3半導体層703のIII族極性面703aに貼り付け、剥離用の基板を基板701側より引き離すことで、第3半導体層703と基板701とが、分離層702で容易に分離する。   Next, as illustrated in FIG. 7C, the third semiconductor layer 703 and the substrate 701 are separated by a separation layer 702. As described above, hexagonal boron nitride is easy to machine and can be separated by the separation layer 702. For example, by attaching a peeling substrate (not shown) to the group III polar surface 703a of the third semiconductor layer 703 and separating the peeling substrate from the substrate 701 side, the third semiconductor layer 703 and the substrate 701 are The separation layer 702 is easily separated.

次に、上述したように第3半導体層703と基板701とを分離し、第3半導体層703に残る分離層702を除去した後、図7Dに示すように、第3半導体層703のN極性面703bを、前述したように作製した第2半導体層104に貼り合わされている第1半導体層103のN極性面103bに貼り合わせる。例えば、各々のN極性面に大気中でプラズマを照射してこれらの表面を活性化し、この状態で各々のN極性面を当接させ、所定の熱処理を加えることで貼り合わせることができる。この貼り合わせは、第3半導体層703が、前述した剥離用の基板(不図示)に貼り合わされている状態で行えばよい。   Next, after separating the third semiconductor layer 703 and the substrate 701 as described above and removing the separation layer 702 remaining in the third semiconductor layer 703, as shown in FIG. 7D, the N polarity of the third semiconductor layer 703 is obtained. The surface 703b is bonded to the N-polar surface 103b of the first semiconductor layer 103 bonded to the second semiconductor layer 104 manufactured as described above. For example, each N-polar surface can be bonded by applying plasma in the atmosphere to activate these surfaces, contacting each N-polar surface in this state, and applying a predetermined heat treatment. This bonding may be performed in a state where the third semiconductor layer 703 is bonded to the above-described peeling substrate (not shown).

以上のように第3半導体層703を第1半導体層103に貼り合わせることで、第2半導体層104,第1半導体層103,および第3半導体層703の積層構造は、III族極性面とN極性面とを交互に積層した状態となる。   As described above, by bonding the third semiconductor layer 703 to the first semiconductor layer 103, the stacked structure of the second semiconductor layer 104, the first semiconductor layer 103, and the third semiconductor layer 703 has a group III polar plane and an N It becomes the state which laminated | stacked the polar surface alternately.

また、さらに、第3半導体層703のIII族極性面703aに、アルミニウムを含む窒化物半導体からなる第4半導体層704のIII族極性面704aを貼り合わせてもよい。この場合も、基板の上に六方晶系の窒化ホウ素からなる分離層を形成し、この上に第4半導体層704を結晶成長すればよい。また、例えば、前述した剥離用の基板を第3半導体層703より除去した後、第4半導体層704を貼り合わせる。このように貼り合わせれば、互いのIII族極性面で貼り合わされる。この後、第4半導体層704と基板とを分離層で分離すればよい。   Furthermore, the group III polar surface 704a of the fourth semiconductor layer 704 made of a nitride semiconductor containing aluminum may be bonded to the group III polar surface 703a of the third semiconductor layer 703. In this case as well, a separation layer made of hexagonal boron nitride may be formed on the substrate, and the fourth semiconductor layer 704 may be crystal-grown thereon. For example, after the above-described peeling substrate is removed from the third semiconductor layer 703, the fourth semiconductor layer 704 is attached. If pasted together in this way, they are pasted at the mutual group III polar surfaces. Thereafter, the fourth semiconductor layer 704 and the substrate may be separated by a separation layer.

以上に説明したように、本発明によれば、III族極性面とN極性面とを交互に積層した半導体積層構造が、一般的な結晶成長方法により形成した窒化物半導体層により容易に製造できる。このため、目的とするデバイスに応じて所望とする分極面を使い分けて積層構造が形成できる。また、このようにIII族極性面とN極性面とを交互に積層することで、分極効果を打ち消すなど分極効果が制御できるようになる。例えば、各層の層厚,組成,組成比などにより、積層構造全体で分極がない状態とし、また、ある程度の分極が発生している状態とすることもできる。これらにより、例えば、異なる窒化物半導体層を積層したヘテロ接合界面に発生する2次元電子ガス濃度や、窒化物半導体層内に発生する内部電界の大きさを制御することが可能となる。   As described above, according to the present invention, a semiconductor multilayer structure in which group III polar faces and N polar faces are alternately laminated can be easily manufactured by a nitride semiconductor layer formed by a general crystal growth method. . For this reason, a laminated structure can be formed by properly using a desired polarization plane in accordance with a target device. Further, by alternately laminating the group III polar face and the N polar face in this way, it becomes possible to control the polarization effect such as canceling the polarization effect. For example, depending on the layer thickness, composition, composition ratio, and the like of each layer, there can be no polarization in the entire laminated structure, or a state where a certain degree of polarization has occurred. Thus, for example, it is possible to control the two-dimensional electron gas concentration generated at the heterojunction interface in which different nitride semiconductor layers are stacked and the magnitude of the internal electric field generated in the nitride semiconductor layer.

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、III族極性面とN極性面とを交互に積層する各層は、n型もしくはp型としてもよい。また、III族極性面の貼り合わせで形成した窒化物半導体層のN極性面の上に、新たに窒化物半導体を結晶成長(エピタキシャル成長)させるようにしてもよい。   The present invention is not limited to the embodiment described above, and many modifications and combinations can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious. For example, each layer in which Group III polar surfaces and N polar surfaces are alternately stacked may be n-type or p-type. Further, a new nitride semiconductor may be crystal-grown (epitaxially grown) on the N-polar surface of the nitride semiconductor layer formed by bonding the group III polar surfaces.

101…基板、102…分離層、103…第1半導体層、103a…III族極性面、104…第2半導体層、104a…III族極性面。   DESCRIPTION OF SYMBOLS 101 ... Substrate, 102 ... Separation layer, 103 ... First semiconductor layer, 103a ... Group III polar surface, 104 ... Second semiconductor layer, 104a ... Group III polar surface.

Claims (3)

基板の上に六方晶系の窒化ホウ素からなる分離層を形成する工程と、
前記分離層の上にアルミニウムを含む窒化物半導体からなる第1半導体層を+c軸方向に結晶成長する工程と、
c軸方向に結晶成長された窒化物半導体から構成されて主表面がIII族極性面とされた第2半導体層の主表面に、前記第1半導体層のIII族極性面を貼り合わせる工程と、
前記第1半導体層と前記基板とを前記分離層で分離する工程と
を少なくとも備えることを特徴とする半導体積層構造の製造方法。
Forming a separation layer made of hexagonal boron nitride on a substrate;
Growing a first semiconductor layer made of a nitride semiconductor containing aluminum on the isolation layer in the + c-axis direction;
bonding the group III polar surface of the first semiconductor layer to the main surface of the second semiconductor layer made of a nitride semiconductor crystal-grown in the c-axis direction and having a main surface of the group III polar surface;
Separating the first semiconductor layer and the substrate with the separation layer. The method for manufacturing a semiconductor multilayer structure, comprising:
請求項1記載の半導体積層構造の製造方法において、
基板の上に六方晶系の窒化ホウ素からなる分離層を形成する工程と、
前記分離層の上にアルミニウムを含む窒化物半導体からなる第3半導体層を+c軸方向に結晶成長する工程と、
前記第3半導体層と前記基板とを前記分離層で分離する工程と、
前記第2半導体層の主表面に貼り合わされた前記第1半導体層のN極性面に、前記第3半導体層の前記基板より剥離した側のN極性面を貼り合わせる工程と
を少なくとも備えることと特徴とする半導体積層構造の製造方法。
In the manufacturing method of the semiconductor laminated structure of Claim 1,
Forming a separation layer made of hexagonal boron nitride on a substrate;
Growing a third semiconductor layer made of a nitride semiconductor containing aluminum on the separation layer in the + c-axis direction;
Separating the third semiconductor layer and the substrate with the separation layer;
A step of bonding an N-polar surface on the side of the third semiconductor layer peeled from the substrate to an N-polar surface of the first semiconductor layer bonded to the main surface of the second semiconductor layer. A method for manufacturing a semiconductor laminated structure.
請求項1または2記載の半導体積層構造の製造方法において、
前記結晶成長は、有機金属気相成長法により行うことを特徴とする半導体積層構造の製造方法。
In the manufacturing method of the semiconductor laminated structure of Claim 1 or 2,
The method for producing a semiconductor multilayer structure, wherein the crystal growth is performed by a metal organic chemical vapor deposition method.
JP2011223847A 2011-10-11 2011-10-11 Manufacturing method of semiconductor laminated structure Expired - Fee Related JP5587848B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011223847A JP5587848B2 (en) 2011-10-11 2011-10-11 Manufacturing method of semiconductor laminated structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011223847A JP5587848B2 (en) 2011-10-11 2011-10-11 Manufacturing method of semiconductor laminated structure

Publications (2)

Publication Number Publication Date
JP2013084781A true JP2013084781A (en) 2013-05-09
JP5587848B2 JP5587848B2 (en) 2014-09-10

Family

ID=48529673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011223847A Expired - Fee Related JP5587848B2 (en) 2011-10-11 2011-10-11 Manufacturing method of semiconductor laminated structure

Country Status (1)

Country Link
JP (1) JP5587848B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017114694A (en) * 2015-12-21 2017-06-29 信越化学工業株式会社 Compound semiconductor laminate substrate and method manufacturing the same, and semiconductor element
JP2017210391A (en) * 2016-05-27 2017-11-30 国立大学法人東北大学 Nitride semiconductor free-standing substrate manufacture method
WO2018151189A1 (en) * 2017-02-16 2018-08-23 信越化学工業株式会社 Compound semiconductor laminate substrate, method for manufacturing same, and semiconductor element
JP2019019041A (en) * 2017-07-21 2019-02-07 株式会社サイオクス GaN substrate
JP2019073402A (en) * 2017-10-12 2019-05-16 国立大学法人三重大学 Nitride semiconductor substrate, method for producing nitride semiconductor substrate, device for producing nitride semiconductor substrate, and nitride semiconductor device
JP2019112268A (en) * 2017-12-25 2019-07-11 株式会社サイオクス GaN SUBSTRATE, AND MANUFACTURING METHOD THEREOF
JP2021166231A (en) * 2020-04-06 2021-10-14 株式会社東芝 Power generation element, power generation module, power generator and power generation system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140445A (en) * 2004-11-09 2006-06-01 Soi Tec Silicon On Insulator Technologies Sa Method of fabricating compound material wafers
JP2006344618A (en) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp Structure containing functional film, and manufacturing method of functional film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140445A (en) * 2004-11-09 2006-06-01 Soi Tec Silicon On Insulator Technologies Sa Method of fabricating compound material wafers
JP2006344618A (en) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp Structure containing functional film, and manufacturing method of functional film

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017114694A (en) * 2015-12-21 2017-06-29 信越化学工業株式会社 Compound semiconductor laminate substrate and method manufacturing the same, and semiconductor element
JP2017210391A (en) * 2016-05-27 2017-11-30 国立大学法人東北大学 Nitride semiconductor free-standing substrate manufacture method
US11177123B2 (en) 2017-02-16 2021-11-16 Shin-Etsu Chemical Co., Ltd. Compound semiconductor laminate substrate, method for manufacturing same, and semiconductor element
KR20190117650A (en) * 2017-02-16 2019-10-16 신에쓰 가가꾸 고교 가부시끼가이샤 Compound Semiconductor Laminated Substrate, Method for Manufacturing the Same, and Semiconductor Device
JPWO2018151189A1 (en) * 2017-02-16 2019-12-12 信越化学工業株式会社 Compound semiconductor multilayer substrate, manufacturing method thereof, and semiconductor element
WO2018151189A1 (en) * 2017-02-16 2018-08-23 信越化学工業株式会社 Compound semiconductor laminate substrate, method for manufacturing same, and semiconductor element
KR102481927B1 (en) 2017-02-16 2022-12-28 신에쓰 가가꾸 고교 가부시끼가이샤 Compound semiconductor laminated substrate, manufacturing method thereof, and semiconductor device
JP2019019041A (en) * 2017-07-21 2019-02-07 株式会社サイオクス GaN substrate
JP2019073402A (en) * 2017-10-12 2019-05-16 国立大学法人三重大学 Nitride semiconductor substrate, method for producing nitride semiconductor substrate, device for producing nitride semiconductor substrate, and nitride semiconductor device
JP7100309B2 (en) 2017-10-12 2022-07-13 国立大学法人三重大学 Nitride semiconductor substrate, method for manufacturing nitride semiconductor substrate, equipment for manufacturing nitride semiconductor substrate and nitride semiconductor device
JP2019112268A (en) * 2017-12-25 2019-07-11 株式会社サイオクス GaN SUBSTRATE, AND MANUFACTURING METHOD THEREOF
JP2021166231A (en) * 2020-04-06 2021-10-14 株式会社東芝 Power generation element, power generation module, power generator and power generation system
JP7428573B2 (en) 2020-04-06 2024-02-06 株式会社東芝 Power generation elements, power generation modules, power generation devices, and power generation systems

Also Published As

Publication number Publication date
JP5587848B2 (en) 2014-09-10

Similar Documents

Publication Publication Date Title
JP5587848B2 (en) Manufacturing method of semiconductor laminated structure
EP2755227B1 (en) Nitride semiconductor structure and method of preparing same
US9574287B2 (en) Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same
JP4913375B2 (en) Manufacturing method of semiconductor device
US7981711B2 (en) Manufacture method of a multilayer structure having non-polar a-plane {11-20} III-nitride layer
US8178896B2 (en) Light emitting element
JP4907476B2 (en) Nitride semiconductor single crystal
CN102839417A (en) Method for growing self-stripping GaN thin film on sapphire substrate
JP5308290B2 (en) Epitaxial substrate for semiconductor device, Schottky junction structure, and method for suppressing leakage current of Schottky junction structure
O’Reilly et al. Room-temperature ultraviolet luminescence from γ-CuCl grown on near lattice-matched silicon
JP5596653B2 (en) Field effect transistor and manufacturing method thereof
JP2007073873A (en) Semiconductor element
JP5469145B2 (en) Tandem solar cell and method of manufacturing the same
JP5286396B2 (en) Semiconductor element
JP5491116B2 (en) Epitaxial substrate for semiconductor element, semiconductor element, and manufacturing method of epitaxial substrate for semiconductor element
JP2008085123A (en) Substrate for compound semiconductor device, and the compound semiconductor device using the same
JP5498318B2 (en) Semiconductor laminated structure
JP5596652B2 (en) Nitride semiconductor device and manufacturing method thereof
JP5210387B2 (en) Light emitting element
JP6205497B2 (en) Manufacturing method of nitride semiconductor
JP2019067786A (en) High output element
JPH1041547A (en) Nitrogen compound semiconductor element
TW201401562A (en) Manufacturing process of vertical type solid state light emitting device
JP2014022584A (en) Method for manufacturing nitride semiconductor device
JP2013069722A (en) ZnO-BASED COMPOUND SEMICONDUCTOR ELEMENT

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140724

R150 Certificate of patent or registration of utility model

Ref document number: 5587848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees