JP2013084654A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2013084654A JP2013084654A JP2011221727A JP2011221727A JP2013084654A JP 2013084654 A JP2013084654 A JP 2013084654A JP 2011221727 A JP2011221727 A JP 2011221727A JP 2011221727 A JP2011221727 A JP 2011221727A JP 2013084654 A JP2013084654 A JP 2013084654A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon carbide
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 93
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 93
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 83
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 83
- 239000010703 silicon Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000010000 carbonizing Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000003763 carbonization Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関し、特に、基板上に、絶縁膜を介して形成された炭化シリコン膜に半導体素子を形成する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a semiconductor element is formed on a silicon carbide film formed on a substrate via an insulating film.
近年、整流素子やインバータ等の高耐圧パワーデバイス用の半導体材料として炭化珪素が注目されている。炭化シリコンは、絶縁破壊電界が強く高耐圧の素子を形成することができ、また機械的強度、耐熱性、科学的安定性に優れているという特徴を有している。一方、その科学的安定性のために、加工しづらいという欠点を有している。 In recent years, silicon carbide has attracted attention as a semiconductor material for high voltage power devices such as rectifiers and inverters. Silicon carbide has a characteristic that it has a strong dielectric breakdown electric field and can form an element with a high breakdown voltage, and is excellent in mechanical strength, heat resistance, and scientific stability. On the other hand, due to its scientific stability, it has a drawback that it is difficult to process.
具体的には、ウエットエッチング法では、数百℃の溶融水酸化カリウム（ＫＯＨ）が用いられ、安全管理上コストのかかる方法となっている。またドライエッチング法でも、フッ化炭素系ガス、塩素系ガス、六フッ化硫黄系ガスを用いる方法が提案されているが、エッチングレートが小さく、生産性に劣る方法となっている。さらにドライエッチング法では、選択比が大きいマスク材料がないという欠点もあった。 Specifically, in the wet etching method, molten potassium hydroxide (KOH) at several hundred degrees Celsius is used, which is a costly method for safety management. Also in the dry etching method, a method using a fluorocarbon-based gas, a chlorine-based gas, and a sulfur hexafluoride-based gas has been proposed, but the etching rate is low and the method is inferior in productivity. Further, the dry etching method has a drawback that there is no mask material having a high selectivity.
そのため、炭化シリコンをエッチングすることなく形成する方法がいくつも提案されている。例えば特許文献１には、シリコン基板上に炭化シリコン膜を選択的に形成する方法が開示されている。
Therefore, many methods for forming silicon carbide without etching have been proposed. For example,
特許文献１に開示された従来の方法によると、シリコン基板１１上に酸化シリコン膜１２を介してアモルファスシリコン膜１３が形成された半導体基板を用意する。次に、アモルファスシリコン膜１３表面を熱酸化し、炭化シリコン膜の形成予定領域を開口するようにパターニングして、マスク膜１４を形成する。このときアモルファスシリコン膜１３の厚さは、１００ｎｍ以下とする（図８ａ）。
According to the conventional method disclosed in
次に、露出するアモルファスシリコン膜１３を炭化する。アモルファスシリコン膜１３の厚さを１００ｎｍ以下とすることで、露出するアモルファスシリコン膜１３をすべて炭化シリコン膜１５に変成することができる（図８ｂ）。
Next, the exposed
炭化シリコン膜１５上に炭化シリコンをエピタキシャル成長させると、膜厚の厚い炭化シリコン膜１５を形成することができる（図８ｃ）。
When silicon carbide is epitaxially grown on the
ところで、上記方法により炭化シリコン膜１５を形成する場合、マスク１４の直下に、炭化シリコン膜１５と炭化されないアモルファスシリコン膜１３とが接触する領域（図中Ａと表示）が存在する。そのため、厚い炭化シリコン膜を形成するため、エピタキシャル成長する工程で、接触領域で炭化が進んだり、エピタキシャル成長膜の結晶性が乱れてしまうという問題が発生してしまう。
By the way, when the
本発明は、上記実状に鑑みなされるもので、結晶性の優れた炭化シリコン膜を形成することができる炭化シリコンからなる半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a method for manufacturing a semiconductor device made of silicon carbide capable of forming a silicon carbide film having excellent crystallinity.
上記目的を達成するため本願請求項１に係る発明は、基板上に、絶縁膜を介してシリコン膜が形成された半導体基板を用意する工程と、炭化シリコン膜形成予定領域を選択的に被覆するマスク膜を形成する工程と、前記マスク膜で被覆されない領域の前記シリコン膜を酸化し、酸化シリコン膜を形成する工程と、前記マスク膜を除去し、前記シリコン膜を露出する工程と、該露出したシリコン膜を炭化し、炭化シリコン膜を形成した後、該炭化シリコン膜上に炭化シリコンのエピタキシャル成長膜を形成する工程と、を含むことを特徴とする。
In order to achieve the above object, the invention according to
本願請求項２に係る発明は、基板上に、絶縁膜を介してシリコン膜が形成された半導体基板を用意する工程と、素子形成予定領域を選択的に被覆するマスク膜を形成する工程と、前記マスク膜で被覆されない領域の前記シリコン膜を酸化し、酸化シリコン膜からなる素子分離領域を形成する工程と、炭化シリコン膜形成予定領域の前記マスク膜を除去し、前記シリコン膜を露出する工程と、該露出したシリコン膜を炭化し、炭化シリコン膜を形成した後、該炭化シリコン膜上に炭化シリコンのエピタキシャル成長膜を形成する工程と、 該炭化シリコンのエピタキシャル成長膜に半導体素子を形成する工程と、前記炭化シリコン膜形成予定領域以外の前記シリコン膜に半導体素子を形成する工程と、を含むことを特徴とする。
The invention according to
本願請求項３に係る発明は、請求項１または２いずれか記載の半導体装置の製造方法において、前記炭化シリコン膜上に別の絶縁膜を形成した後、前記炭化シリコン膜上に前記エピタキシャル成長膜を形成することを特徴とする。
The invention according to
本発明によれば、エッチングなど加工の困難な炭化シリコン膜は、選択的なエピタキシャル成長により形成すればよく、簡便な製造方法となる。さらにエピタキシャル成長膜が形成された炭化シリコン膜は、シリコン膜と酸化膜で区画された領域が炭化されるため、結晶性がよく、その上に形成されるエピタキシャル成長膜の結晶性も良好となる。 According to the present invention, a silicon carbide film that is difficult to process such as etching may be formed by selective epitaxial growth, which is a simple manufacturing method. Further, the silicon carbide film on which the epitaxially grown film is formed has good crystallinity because the region partitioned by the silicon film and the oxide film is carbonized, and the crystallinity of the epitaxially grown film formed thereon is also good.
本発明によれば、同一基板上に炭化シリコン半導体素子とシリコン半導体素子が混載された半導体装置を簡便に形成することができ、半導体装置の小型化が実現できる。 According to the present invention, a semiconductor device in which a silicon carbide semiconductor element and a silicon semiconductor element are mixedly mounted on the same substrate can be easily formed, and downsizing of the semiconductor device can be realized.
以下、本発明について説明する。まず、基板１上に絶縁膜２（酸化膜）を介してシリコン膜３が形成された半導体基板（例えば、ＳＯＩ基板）を用意する。次に、シリコン膜３表面を酸化し、酸化膜４を形成する（図１ａ）。さらに酸化膜４上に耐酸化膜となる窒化膜を形成し、炭化シリコン膜の形成予定領域を被覆するようにパターニングし、熱酸化のためのマスク膜５を形成する。（図１ｂ）。
The present invention will be described below. First, a semiconductor substrate (for example, an SOI substrate) in which a
次に、マスク膜５で被覆されていない領域のシリコン膜３を熱酸化し、下層の絶縁膜、上層の酸化膜と一体となった酸化膜４を形成する（図１ｃ）。
Next, the
マスク膜５を除去した後、少なくともシリコン膜３を被覆する酸化膜４の一部を除去し、シリコン膜３を露出させる。その後、露出するシリコン膜３を炭化し、炭化シリコン膜６を形成する（図１ｄ）。ここで、シリコン膜３は、露出する表面以外は、酸化膜４と接触した構造となっており、酸化膜４との接触領域で炭化が進むことはない。
After removing the
次に、炭化シリコン膜６表面を露出するように、厚い酸化膜７を形成する（図１ｅ）。その後、露出する炭化シリコン膜６表面に炭化シリコンのエピタキシャル成長膜８を形成する（図１ｆ）。ここで、エピタキシャル成長層８が薄い場合には、厚い酸化膜７は必ずしも必要ではない。
Next, a
このように形成した炭化シリコンからなるエピタキシャル成長膜８に半導体素子を形成することで、炭化シリコンをエッチング等することなく、厚い酸化膜７で素子分離された半導体素子形成領域を形成することが可能となる。以下、各種半導体装置の製造方法について、詳細に説明する。
By forming a semiconductor element in the
まず、ＭＯＳ型ＦＥＴ（電界効果トランジスタ）の製造方法について説明する。シリコンからなる基板１上に酸化膜からなる絶縁膜２を介してシリコン膜３が形成されたＳＯＩ基板を用意する。次に、シリコン膜３の厚さが１０ｎｍになるまで熱酸化を行い、シリコン膜３上に酸化膜４を形成する。一般的にＳＯＩ基板のシリコン膜は、１５００ｎｍ程度と厚いため、酸化膜４の厚さも厚くなる。そこで、フッ素水素酸を用いて、酸化膜４の厚さが２０ｎｍとなるまでエッチングする（図１ａに相当）。その後、酸化膜４上に窒化膜を５０ｎｍ積層形成し、炭化シリコン膜の形成予定領域を被覆するようにパターニングし、マスク膜５を形成する（図１ｂに相当）。
First, a method for manufacturing a MOS FET (field effect transistor) will be described. An SOI substrate is prepared in which a
その後、熱酸化を行うことで、マスク膜５で被覆されていない領域のシリコン膜３を酸化膜４に変成させる。その結果、マスク膜５で被覆された領域のシリコン膜３は、周囲を酸化膜４で区画された領域となる（図１ｃに相当）。
Thereafter, thermal oxidation is performed to transform the
窒化膜５を除去した後、シリコン膜３を被覆する酸化膜４をドライエッチング法により除去する。このとき、シリコン膜３を区画する領域の酸化膜４は残される。その後、水素とプロパン（Ｃ3Ｈ8）の混合ガス中で加熱することにより、露出するシリコン膜３を炭化し、炭化シリコン膜６を形成する（図１ｄに相当）。ここでシリコン膜３の厚さは、１０ｎｍ程度であったため、ほぼすべてのシリコン膜が炭化シリコン膜に変成することになる。
After removing the
形成される炭化シリコン膜６の厚さは、２０ｎｍ程度であるため、ＭＯＳ型ＦＥＴを形成するには厚さが薄い。そこで、炭化シリコン膜６表面に低濃度でｐ型の導電性を有する炭化シリコンのエピタキシャル成長膜８を厚さ１５００ｎｍ程度形成する。ここで、平坦性を確保するため、酸化膜４上に、ＣＶＤ法により、厚い酸化膜７を形成した後、エピタキシャル成長するのが好ましい（図１ｆに相当）。
Since the thickness of the
厚い酸化膜７の分離された所望の厚さの炭化シリコンのエピタキシャル成長膜８上に、通常の半導体装置の製造工程に従い、高濃度のｎ型領域からなるソース領域、高濃度のｎ型領域からなるドレイン領域、高濃度のｐ型領域からなるバックゲート領域を形成し、さらにこれらに接続するソース電極（Ｇ）、ドレイン電極（Ｄ）、バックゲート電極（ＢＧ）、ソース領域とドレイン領域間にゲート酸化膜を介してゲート電極（Ｇ）を形成することにより、ＭＯＳ型ＦＥＴを形成することができる（図２）。
On the
このように本実施例によれば、エッチングなど加工の困難な炭化シリコン膜は、選択的なエピタキシャル成長により形成すればよく、簡便な製造方法となる。さらに、エピタキシャル成長膜を上層に形成する炭化シリコン膜は、酸化膜で区画された領域で、炭化形成されるため、結晶性がよく、その上に形成されるエピタキシャル成長膜の結晶性も良好となり、特性の優れたＭＯＳ型ＦＥＴを形成することができる。 Thus, according to the present embodiment, the silicon carbide film that is difficult to process such as etching may be formed by selective epitaxial growth, which is a simple manufacturing method. Furthermore, the silicon carbide film that forms the upper layer of the epitaxially grown film is carbonized in the region partitioned by the oxide film, so that the crystallinity is good and the crystallinity of the epitaxially grown film formed on it is also good. Can be formed.
次に、縦型のＭＯＳ型ＦＥＴの製造方法について説明する。第１の実施例同様、縦型のＭＯＳ型ＦＥＴの形成予定領域に炭化シリコン膜６を形成する（図１ｄに相当）。酸化膜４上に、ＣＶＤ法により、酸化膜７を形成し、炭化シリコン膜６表面に高濃度でｎ型の導電性を有する炭化シリコンのエピタキシャル成長膜８ａを厚さ１５００ｎｍ程度形成する（図３ａ）。この高濃度ｎ型のエピタキシャル成長層は、ドレイン領域を構成する。高濃度のエピタキシャル成長層は、低濃度のエピタキシャル成長膜を形成した後、リンをイオン注入することで、形成することもできる。
Next, a method for manufacturing a vertical MOS type FET will be described. As in the first embodiment, a
次に、ドレイン領域の引き出し用電極の形成予定領域の高濃度ｎ型のエピタキシャル膜８ａを覆うように別の厚い酸化膜７を形成し、エピタキシャル成長膜８ａ表面を露出させる（図３ｂ）。その後、高濃度のエピタキシャル成長膜８ａ表面に、低濃度でｎ型の導電性を有する炭化シリコンのエピタキシャル成長膜８ｂを厚さ３００ｎｍ程度形成する。この低濃度ｎ型のエピタキシャル成長膜は、ドリフト領域を構成する（図３ｃ）。
Next, another
以下、通常の半導体装置の製造工程に従い、低濃度ｎ型のエピタキシャル成長膜８ｂ上に、ｐ型領域からなるチャネル領域、チャネル領域中にｎ型領域からなるソース領域を形成し、さらにソース領域に接続するソース電極（Ｓ）、高濃度ｎ型のエピタキシャル成長膜８ａからなるドレイン領域に接続するドレイン電極（Ｄ）、ゲート酸化膜を介してゲート電極（Ｇ）を形成することにより、縦型のＭＯＳ型ＦＥＴを形成することができる（図３ｄ）。
Thereafter, in accordance with a normal manufacturing process of a semiconductor device, a channel region composed of a p-type region and a source region composed of an n-type region are formed in the channel region, and further connected to the source region. The vertical MOS type is formed by forming the source electrode (S), the drain electrode (D) connected to the drain region made of the high-concentration n-type
本実施例においても、加工の困難な炭化シリコン膜は、選択的なエピタキシャル成長により形成すればよく、簡便な製造方法となる。さらに、エピタキシャル成長膜が形成される炭化シリコン膜は、酸化膜で区画された領域が炭化形成されるため、結晶性がよく、その上に形成されるエピタキシャル成長層の結晶性も良好となり、特性の優れたＭＯＳ型ＦＥＴを形成することができる。 Also in this embodiment, a silicon carbide film that is difficult to process may be formed by selective epitaxial growth, which is a simple manufacturing method. Furthermore, the silicon carbide film on which the epitaxially grown film is formed has good crystallinity because the region partitioned by the oxide film is formed by carbonization, and the crystallinity of the epitaxially grown layer formed thereon is also good and has excellent characteristics. An MOS type FET can be formed.
次に、上述の第１の実施例あるいは第２の実施例で説明した炭化シリコン膜を形成し、その炭化シリコン膜中に半導体素子を形成する基板上に、同時にシリコン半導体素子を形成する方法について説明する。上述の第１および第２の実施例では、ＳＯＩ基板のシリコン膜３のすべてを１０ｎｍになるまで熱酸化を行う場合について説明したが、シリコン半導体素子を形成する場合には、シリコン膜３の一部を厚いまま残し、この厚く残るシリコン膜３に半導体素子を形成すればよい。以下、炭化シリコン膜に半導体素子を形成する領域を「炭化シリコン領域」、シリコン膜に半導体素子を形成する領域「シリコン領域」、炭化シリコン領域とシリコン領域との間に素子分離のために酸化膜を形成する領域を「素子分離領域」と称し、説明する。
Next, a method of forming a silicon carbide film as described in the first embodiment or the second embodiment and simultaneously forming a silicon semiconductor element on a substrate on which the semiconductor element is formed in the silicon carbide film. explain. In the first and second embodiments described above, the case where the
まず、シリコンからなる基板１上に酸化膜からなる絶縁膜２を介してシリコン膜３が形成されたＳＯＩ基板を用意する。次に、シリコン膜３表面を熱酸化し、シリコン膜３上に厚さ２０ｎｍの酸化膜４を形成する。一般的にＳＯＩ基板のシリコン膜は、１５００ｎｍ程度と厚いため、酸化膜４が形成された後でも、１５００ｎｍのシリコン膜が残ることになる。その後、シリコン領域の酸化膜４上に窒化膜を５０ｎｍ積層させ、パターニングすることでマスク膜５を形成する（図４ａ）。
First, an SOI substrate in which a
その後、熱酸化を行うことで、マスク膜５で被覆されていない炭化シリコン領域と素子分離領域のシリコン膜３を酸化膜４に変成させる（図４ｂ）。このとき残るシリコン膜３の厚さは、上述の実施例同様、１０ｎｍとする。
Thereafter, thermal oxidation is performed to transform the silicon carbide region not covered with the
次に、素子分離のための酸化膜を形成するため、先に形成したマスク膜５を除去した後、酸化膜４上に別の窒化膜からなるマスク膜５を５０ｎｍ積層形成し、素子分離領域を開口するようにパターニングする。この酸化膜と窒化膜の積層膜を耐酸化のマスク膜として使用し、熱酸化を行うことにより、素子分離のための酸化膜４を形成する（図４ｃ）。なお、この素子分離のための酸化膜を形成した後、炭化シリコン領域の厚い酸化膜を形成しても良い。
Next, in order to form an oxide film for element isolation, the previously formed
次に、炭化シリコン領域の厚い酸化膜４を除去し、薄く残るシリコン膜３を露出させる。その後、露出するシリコン膜３を炭化し、炭化シリコン膜６を形成する（図４ｄ）。さらに、半導体素子を形成するために、所望の不純物濃度、導電性を有する炭化シリコンのエピタキシャル成長層８を形成する（図４ｅ）。表面を平坦化するとともに、シリコン領域のシリコン膜３を被覆する酸化膜４を除去することで、酸化膜４によって素子分離された炭化シリコン膜とシリコン膜を形成することができる（図４ｆ）。以下、炭化シリコン膜とシリコン膜上に所望の半導体素子を形成することにより、同一基板上に、炭化シリコン半導体素子とシリコン半導体素子が混載された半導体装置を形成することができる。
Next, the
一例として、図５には、炭化シリコン領域に実施例１、実施例２で説明したＭＯＳ型ＦＥＴを形成し、シリコン領域には一般的なＭＯＳ型ＦＥＴを形成した例を示す。 As an example, FIG. 5 shows an example in which the MOS FET described in the first and second embodiments is formed in the silicon carbide region, and a general MOS FET is formed in the silicon region.
このように本実施例によれば、エッチングなど加工の困難な炭化シリコン膜は、選択的なエピタキシャル成長により形成すればよく、簡便な製造方法となる。さらにエピタキシャル成長膜が形成された炭化シリコン膜は、シリコン膜と酸化膜で区画された領域が炭化されるため、結晶性がよく、その上に形成されるエピタキシャル成長層の結晶性も良好となる。本実施例では、同一基板上に炭化シリコン半導体素子とシリコン半導体素子が混載された半導体装置を形成することができ、半導体装置の小型化が実現できる。 Thus, according to the present embodiment, the silicon carbide film that is difficult to process such as etching may be formed by selective epitaxial growth, which is a simple manufacturing method. Furthermore, the silicon carbide film on which the epitaxially grown film is formed has good crystallinity because the region partitioned by the silicon film and the oxide film is carbonized, and the crystallinity of the epitaxially grown layer formed thereon is also good. In this embodiment, a semiconductor device in which a silicon carbide semiconductor element and a silicon semiconductor element are mixedly mounted on the same substrate can be formed, and the semiconductor device can be reduced in size.
次に、キャパシタの製造方法について説明する。シリコンからなる基板１上に酸化膜からなる絶縁膜２を介してシリコン膜３が形成されたＳＯＩ基板を用意する。次に、シリコン膜３の厚さが１０ｎｍになるまで熱酸化を行い、シリコン膜３上に酸化膜４を形成する。一般的にＳＯＩ基板のシリコン膜は、１５００ｎｍ程度と厚いため、酸化膜４の厚さも厚くなる。そこで、フッ素水素酸を用いて、酸化膜４の厚さが２０ｎｍとなるまでエッチングする（図６ａ）。
Next, a method for manufacturing a capacitor will be described. An SOI substrate is prepared in which a
その後、酸化膜４上に窒化膜を５０ｎｍ積層形成し、キャパシタ誘電体形成予定領域を被覆するようにパターニングし、マスク膜５を形成する。熱酸化を行うことで、マスク膜５で被覆されていない領域のシリコン膜３を酸化膜４に変成させる。その結果、マスク膜５で被覆された領域のシリコン膜３は、周囲を酸化膜４で区画された領域となる（図６ｂ）。
Thereafter, a nitride film having a thickness of 50 nm is formed on the
マスク膜５を除去した後、シリコン膜３を被覆する酸化膜４をドライエッチング法により除去する。このとき、シリコン膜３を区画する領域の酸化膜４は残される。その後、水素とプロパン（Ｃ3Ｈ8）の混合ガス中で加熱することにより、露出するシリコン膜３を炭化し、炭化シリコン膜６を形成する（図６ｃ）。
After removing the
酸化膜４上に、ＣＶＤ法により、厚い酸化膜７を形成した後、炭化シリコン膜６上の酸化膜７を除去する。露出する炭化シリコン膜６表面に、低濃度の炭化シリコンのエピタキシャル成長膜８を形成する（図６ｄ）。このエピタキシャル成長膜８がキャパシタ誘電体となる。
A
次にキャパシタ電極を形成するため、エピタキシャル成長膜８を挟んで対向するように、酸化膜７の一部を除去し、凹部を形成する。その後、凹部内に、キャパシタ電極を構成するアルミニウムを充填し、所望のパターニングを行うことで、キャパシタ電極９を形成し、キャパシタ素子を形成することができる（図６ｅ）。
Next, in order to form a capacitor electrode, a part of the
このように本実施例においても、エッチングなど加工の困難な炭化シリコン膜は、選択的なエピタキシャル成長により形成すればよく、簡便な製造方法となる。本実施例によるキャパシタ素子は、上述の実施例と同時に形成することも可能であり、占有面積を非常に小さくすることができる。一例として、図７に、図５に示した半導体装置と同一基板上にキャパシタ素子を形成した例を示す。 Thus, also in this embodiment, the silicon carbide film that is difficult to process such as etching may be formed by selective epitaxial growth, which is a simple manufacturing method. The capacitor element according to this embodiment can be formed at the same time as the above-described embodiment, and can occupy a very small area. As an example, FIG. 7 shows an example in which a capacitor element is formed on the same substrate as the semiconductor device shown in FIG.
１；基板、２；絶縁膜、３；シリコン膜、４；酸化膜、５；マスク膜、６；炭化シリコン膜、７、８；エピタキシャル成長膜
DESCRIPTION OF
Claims (3)
炭化シリコン膜形成予定領域を選択的に被覆するマスク膜を形成する工程と、
前記マスク膜で被覆されない領域の前記シリコン膜を酸化し、酸化シリコン膜を形成する工程と、
前記マスク膜を除去し、前記シリコン膜を露出する工程と、
該露出したシリコン膜を炭化し、炭化シリコン膜を形成した後、該炭化シリコン膜上に炭化シリコンのエピタキシャル成長膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 Preparing a semiconductor substrate on which a silicon film is formed via an insulating film;
Forming a mask film that selectively covers a silicon carbide film formation scheduled area;
Oxidizing the silicon film in a region not covered with the mask film to form a silicon oxide film;
Removing the mask film and exposing the silicon film;
And carbonizing the exposed silicon film to form a silicon carbide film, and then forming a silicon carbide epitaxial growth film on the silicon carbide film.
素子形成予定領域を選択的に被覆するマスク膜を形成する工程と、
前記マスク膜で被覆されない領域の前記シリコン膜を酸化し、酸化シリコン膜からなる素子分離領域を形成する工程と、
炭化シリコン膜形成予定領域の前記マスク膜を除去し、前記シリコン膜を露出する工程と、
該露出したシリコン膜を炭化し、炭化シリコン膜を形成した後、該炭化シリコン膜上に炭化シリコンのエピタキシャル成長膜を形成する工程と、
該炭化シリコンのエピタキシャル成長膜に半導体素子を形成する工程と、
前記炭化シリコン膜形成予定領域以外の前記シリコン膜に半導体素子を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 Preparing a semiconductor substrate on which a silicon film is formed via an insulating film;
Forming a mask film for selectively covering the element formation scheduled region;
Oxidizing the silicon film in a region not covered with the mask film to form an element isolation region made of a silicon oxide film;
Removing the mask film in the silicon carbide film formation scheduled region and exposing the silicon film;
Carbonizing the exposed silicon film to form a silicon carbide film, and then forming a silicon carbide epitaxial growth film on the silicon carbide film;
Forming a semiconductor element on the epitaxially grown film of silicon carbide;
And a step of forming a semiconductor element on the silicon film other than the region where the silicon carbide film is to be formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011221727A JP5917074B2 (en) | 2011-10-06 | 2011-10-06 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011221727A JP5917074B2 (en) | 2011-10-06 | 2011-10-06 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013084654A true JP2013084654A (en) | 2013-05-09 |
| JP5917074B2 JP5917074B2 (en) | 2016-05-11 |
Family
ID=48529585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011221727A Active JP5917074B2 (en) | 2011-10-06 | 2011-10-06 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5917074B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669430A (en) * | 1992-08-18 | 1994-03-11 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP2010278210A (en) * | 2009-05-28 | 2010-12-09 | Seiko Epson Corp | Method for forming silicon carbide film |
| JP2010278211A (en) * | 2009-05-28 | 2010-12-09 | Seiko Epson Corp | Method for forming silicon carbide film |
-
2011
- 2011-10-06 JP JP2011221727A patent/JP5917074B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669430A (en) * | 1992-08-18 | 1994-03-11 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP2010278210A (en) * | 2009-05-28 | 2010-12-09 | Seiko Epson Corp | Method for forming silicon carbide film |
| JP2010278211A (en) * | 2009-05-28 | 2010-12-09 | Seiko Epson Corp | Method for forming silicon carbide film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5917074B2 (en) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7279277B2 (en) | Multiple shield trench gate FET | |
| US9331200B1 (en) | Semiconductor device and method for fabricating the same | |
| JP5173582B2 (en) | Semiconductor device | |
| JP5728444B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI270146B (en) | Semiconductor-on-insulator (SOI) strained active areas | |
| CN106033725B (en) | Semiconductor element and manufacturing process thereof | |
| JPWO2007034553A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006237263A (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JP2014521229A5 (en) | ||
| JP2009038068A (en) | Semiconductor device and manufacturing method thereof | |
| JP2007157751A (en) | Silicon carbide semiconductor device and its fabrication process | |
| JP2009055027A (en) | Method of manufacturing mos transistor, and mos transistor manufactured by the same | |
| JP2010103242A (en) | Semiconductor device production method and semiconductor device | |
| JP2018206872A (en) | Semiconductor device | |
| JP2011238780A (en) | Semiconductor device and method of manufacturing the same | |
| US9099570B2 (en) | Method for the formation of dielectric isolated fin structures for use, for example, in FinFET devices | |
| US10438858B2 (en) | Low-cost SOI FinFET technology | |
| TW201640613A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5917074B2 (en) | Manufacturing method of semiconductor device | |
| JP2016086002A (en) | Semiconductor device and manufacturing method of the same | |
| JP2009064875A (en) | Semiconductor device | |
| US20150091021A1 (en) | Method of Manufacturing Semiconductor Device and the Semiconductor Device | |
| CN111710649A (en) | Semiconductor device and manufacturing method thereof | |
| JP2009283534A (en) | Method of manufacturing semiconductor device | |
| JP2010010382A (en) | Semiconductor device and its method for manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140821 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160406 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5917074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |