JP2013080938A - Semiconductor inspection device - Google Patents
Semiconductor inspection device Download PDFInfo
- Publication number
- JP2013080938A JP2013080938A JP2012258048A JP2012258048A JP2013080938A JP 2013080938 A JP2013080938 A JP 2013080938A JP 2012258048 A JP2012258048 A JP 2012258048A JP 2012258048 A JP2012258048 A JP 2012258048A JP 2013080938 A JP2013080938 A JP 2013080938A
- Authority
- JP
- Japan
- Prior art keywords
- pressure
- wafer
- semiconductor
- probe
- wafer holder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y02P70/54—
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、複数の半導体デバイスを一括して検査するための半導体検査装置に関する。 The present invention relates to a semiconductor inspection apparatus for collectively inspecting a plurality of semiconductor devices.
最近の半導体デバイスの検査においては、デバイスの複数同時検査が主流となっている。そのために、半導体検査で使用するカード基板のプローブの数は増加している。 In recent semiconductor device inspection, multiple simultaneous inspection of devices has become mainstream. Therefore, the number of card board probes used in semiconductor inspection is increasing.
その数は、約３万〜４万にもなり、この約３万〜４万プローブを同時に検査対象となる半導体デバイス電極に同時に接触させて検査を行っている。そのために、カード基板を半導体デバイスに押圧するには、大きな圧力が必要となる。 The number is about 30,000 to 40,000, and the inspection is performed by simultaneously bringing about 30,000 to 40,000 probes into contact with the semiconductor device electrode to be inspected. Therefore, a large pressure is required to press the card substrate against the semiconductor device.
このような検査に対応するための従来技術としては、特許文献１（特開２００３−７７８２号公報）に記載されているような、圧力基板、ウエハトレイおよびシーリングによって構成される空間を減圧することによって、上記構成に対して加わる大気圧を、カード基板をウエハに押圧する圧力として使用することが提案されている。 As a conventional technique for dealing with such an inspection, as described in Patent Document 1 (Japanese Patent Laid-Open No. 2003-7782), a space constituted by a pressure substrate, a wafer tray and a sealing is decompressed. It has been proposed to use the atmospheric pressure applied to the above configuration as the pressure for pressing the card substrate against the wafer.
このような構成を用いることにより、ウエハ全体に対して均一に大きな圧力を加えることが可能となる。例えば、プローブの数が４万本の場合、プローブ１本あたりの加重を４ｇｆとすると、総荷重は１６０ｋｇｆとなり、この１６０ｋｇｆの荷重をウエハと基板の間に容易に作用させることが可能となる。
このような構成の場合には、上述のような大きな荷重が得られるが、プローブを通じてカード基板からウエハに対して荷重が加えられる際には、必ずしもウエハ全体に均一な状態で荷重が加えられるのではなく、特に、プローブが片持ち梁の形状の場合には、タッチダウンを繰り返す毎に、プローブからウエハに対してウエハ表面に平行な方向の力が作用し、ウエハの設定位置から位置ずれを起こすことになる。 In such a configuration, a large load as described above can be obtained, but when a load is applied from the card substrate to the wafer through the probe, the load is not necessarily applied to the entire wafer in a uniform state. In particular, when the probe has a cantilever shape, each time the touchdown is repeated, a force in a direction parallel to the wafer surface acts on the wafer from the probe, and the position shifts from the set position of the wafer. Will wake up.
また、一般的に、半導体ウエハを加工する場合や、半導体検査装置においてウエハを固定する場合には、真空チャックが使用されている。上述の従来技術において、ウエハを配置する空間を減圧するために、上記真空チャックを使用すると、空間の減圧に伴って真空チャックによってウエハを固定する力が弱まり、ウエハの位置ずれが起こるという新たな問題が発生する。 In general, when processing a semiconductor wafer or fixing a wafer in a semiconductor inspection apparatus, a vacuum chuck is used. In the above-described prior art, when the vacuum chuck is used to depressurize the space in which the wafer is placed, the force for fixing the wafer by the vacuum chuck is weakened along with the depressurization of the space, resulting in a new position shift of the wafer A problem occurs.
本願発明では、このような問題点を鑑みて、上述のようなウエハの位置ずれを防止することが可能な半導体検査装置を提供することを目的とする。 In view of such problems, it is an object of the present invention to provide a semiconductor inspection apparatus capable of preventing the above-described wafer position shift.
本発明の半導体検査装置は、半導体ウエハを吸着して固定する真空チャックを備えたウエハ保持具と、上記ウエハ保持具と対向して配置され、プローブが設けられたカード基板と、上記ウエハ保持具と上記カード基板の間に密閉空間を作るために、上記ウエハ保持具と上記カード基板の間に上記半導体ウエハと上記プローブを取り囲むように設けられたスペーサを備え、上記密閉空間が減圧され、大気圧より低く、かつ、上記真空チャックの圧力よりも高い状態に維持されていることを特徴とする。 The semiconductor inspection apparatus of the present invention includes a wafer holder provided with a vacuum chuck for adsorbing and fixing a semiconductor wafer, a card substrate disposed opposite to the wafer holder and provided with a probe, and the wafer holder In order to create a sealed space between the wafer holder and the card substrate, a spacer is provided between the wafer holder and the card substrate so as to surround the semiconductor wafer and the probe. It is characterized by being maintained in a state lower than the atmospheric pressure and higher than the pressure of the vacuum chuck.
そして、上記密閉空間の圧力と、上記真空チャックの圧力との差が、上記プローブの針圧の総和に応じて調整されている。 Then, the difference between the pressure in the sealed space and the pressure in the vacuum chuck is adjusted according to the total needle pressure of the probe.
本発明の半導体検査装置は、半導体ウエハを吸着して固定する真空チャックを備えたウエハ保持具と、上記ウエハ保持具と対向して配置され、プローブが設けられたカード基板と、上記ウエハ保持具と上記カード基板の間に密閉空間を作るために、上記ウエハ保持具と上記カード基板の間に上記半導体ウエハと上記プローブを取り囲むように設けられたスペーサを備え、上記密閉空間が減圧され、大気圧より低く、かつ、上記真空チャックの圧力よりも高い状態に維持されていることにより、コンタクト圧を確保し、良好な接触状態を保ち、より精度の高い検査を行うことが可能となる。 The semiconductor inspection apparatus of the present invention includes a wafer holder provided with a vacuum chuck for adsorbing and fixing a semiconductor wafer, a card substrate disposed opposite to the wafer holder and provided with a probe, and the wafer holder In order to create a sealed space between the wafer holder and the card substrate, a spacer is provided between the wafer holder and the card substrate so as to surround the semiconductor wafer and the probe. By maintaining the pressure lower than the atmospheric pressure and higher than the pressure of the vacuum chuck, it is possible to secure a contact pressure, maintain a good contact state, and perform a more accurate inspection.
そして、上記真空チャックの圧力との差が、上記プローブの針圧の総和に応じて調整されていることにより、コンタクト圧に対応して、各圧力を調節し、適切な状態を維持することが可能となる。 The difference between the pressure of the vacuum chuck and the pressure of the probe is adjusted according to the total needle pressure of the probe, so that each pressure can be adjusted according to the contact pressure to maintain an appropriate state. It becomes possible.
以下に図を用いて本発明の半導体検査装置１について詳しく説明する。図１が半導体検査装置１の全体の概略断面図であり、図２が減圧装置８の詳細を示す概略断面図である。 Hereinafter, the semiconductor inspection apparatus 1 of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic cross-sectional view of the entire semiconductor inspection apparatus 1, and FIG. 2 is a schematic cross-sectional view showing details of the decompression device 8.
本発明の半導体検査装置１は、半導体ウエハ６を固定する真空チャックを備えたウエハ保持具３と、上記ウエハ保持具３と対向して配置され、プローブ４が設けられたカード基板２と、上記ウエハ保持具３と上記カード基板２の間に密閉空間７を作るために、上記ウエハ保持具３と上記カード基板２の間に上記半導体ウエハ６と上記プローブ４を取り囲むように設けられたスペーサ５と、上記密閉空間７を減圧し、上記真空チャックにより上記半導体ウエハ６を吸着するための減圧装置８を備えている。 The semiconductor inspection apparatus 1 of the present invention includes a wafer holder 3 provided with a vacuum chuck for fixing a semiconductor wafer 6, a card substrate 2 provided opposite to the wafer holder 3 and provided with a probe 4, and the above In order to create a sealed space 7 between the wafer holder 3 and the card substrate 2, a spacer 5 is provided between the wafer holder 3 and the card substrate 2 so as to surround the semiconductor wafer 6 and the probe 4. And a decompression device 8 for depressurizing the sealed space 7 and adsorbing the semiconductor wafer 6 by the vacuum chuck.
上記カード基板２には、下面に下面電極１４、上面に上面電極１６が設けられ、内部には上記下面電極１４と上記上面電極１６を接続する配線１５が設けられている。そして、上記下面電極１４に上記プローブ４が接合されている。上記プローブ４は、上記半導体ウエハ６上のデバイス１３と対向する位置に配置されている。 The card substrate 2 is provided with a lower electrode 14 on the lower surface and an upper electrode 16 on the upper surface, and with wiring 15 for connecting the lower electrode 14 and the upper electrode 16 inside. The probe 4 is joined to the lower electrode 14. The probe 4 is disposed at a position facing the device 13 on the semiconductor wafer 6.
さらに、上記カード基板２の上方には、上記カード基板２の上面電極１６と接続端子１９により接続される配線基板１７および補強板１８を備える。 Further, a wiring board 17 and a reinforcing plate 18 connected to the upper surface electrode 16 of the card board 2 by connection terminals 19 are provided above the card board 2.
上記スペーサ５と上記ウエハ保持具３と上記カード基板２によって、密閉空間７が形成されている。上記密閉空間７の気密性を高めるために、上記スペーサ５の上記ウエハ保持具３と接する面には、エアーシール材１２が設けられている。 A sealed space 7 is formed by the spacer 5, the wafer holder 3 and the card substrate 2. In order to improve the airtightness of the sealed space 7, an air seal material 12 is provided on the surface of the spacer 5 that contacts the wafer holder 3.
上記減圧装置８は、真空排気手段１１および２種類の減圧ライン９，１０から構成される。上記真空排気手段１１は、密閉空間７内部の空気を排出する装置であり、上記ウエハ保持具３に設けられた開口に接続された上記減圧ライン９，１０から空気を排出する。 The decompression device 8 includes a vacuum exhaust means 11 and two kinds of decompression lines 9 and 10. The vacuum evacuation unit 11 is a device that exhausts air inside the sealed space 7, and exhausts air from the decompression lines 9 and 10 connected to openings provided in the wafer holder 3.
上記減圧ライン９は、上記ウエハ保持具３の半導体ウエハ６を保持する領域以外の場所に設けられた開口に接続されている。これにより、密閉領域７内の空気を上記真空排気手段１１によって排出し、密閉領域７内を減圧することが可能となる。 The decompression line 9 is connected to an opening provided at a location other than the region for holding the semiconductor wafer 6 of the wafer holder 3. As a result, the air in the sealed area 7 can be discharged by the evacuation means 11 and the inside of the sealed area 7 can be decompressed.
そして、上記減圧ライン１０は、上記ウエハ保持具３の半導体ウエハ６を保持する領域に設けられた開口に接続されている。これにより、半導体ウエハ６を保持することが可能となる。このように減圧装置８は、密閉空間７の減圧と半導体ウエハ６の保持と両方の機能を有する構成となっている。 The decompression line 10 is connected to an opening provided in a region for holding the semiconductor wafer 6 of the wafer holder 3. Thereby, the semiconductor wafer 6 can be held. Thus, the decompression device 8 is configured to have both functions of decompressing the sealed space 7 and holding the semiconductor wafer 6.
また、上記減圧装置８は、圧力を調節するための制御手段２０を備えており、上記制御手段２０によって、上記減圧ライン９，１０に、それぞれ設けられた弁２１，２２を調節して、密閉領域７内の圧力および半導体ウエハ６を吸着する真空チャックの圧力が調整可能となっている。 Further, the pressure reducing device 8 includes a control means 20 for adjusting the pressure, and the control means 20 adjusts the valves 21 and 22 provided in the pressure reducing lines 9 and 10 respectively to seal the pressure. The pressure in the region 7 and the pressure of the vacuum chuck that adsorbs the semiconductor wafer 6 can be adjusted.
上記減圧装置８を上記制御手段２０によって適切な圧力を維持するように調節する方法について以下に説明する。初めに、大気圧をＶｏ、上記密閉領域７の圧力をＶａ、真空チャックの圧力をＶｂとする。 A method of adjusting the pressure reducing device 8 so as to maintain an appropriate pressure by the control means 20 will be described below. First, the atmospheric pressure is Vo, the pressure of the sealed region 7 is Va, and the pressure of the vacuum chuck is Vb.
上記減圧装置８を用いて減圧ライン９を通して密閉空間７内部の減圧を行い、圧力（Ｖａ）を大気圧（Ｖｏ）よりも低い状態とする。これにより、Ｖｏ＞Ｖａの状態となる。これにより、カード基板２から上記半導体ウエハ６に対して、圧力を加えることが可能となる。 The decompression device 8 is used to decompress the inside of the sealed space 7 through the decompression line 9 so that the pressure (Va) is lower than the atmospheric pressure (Vo). As a result, a state of Vo> Va is established. Thereby, pressure can be applied from the card substrate 2 to the semiconductor wafer 6.
同時に、上記減圧装置８を用いて減圧ライン１０を通して、半導体ウエハ６とウエハ保持具３の間の減圧を行い、圧力を大気圧（Ｖｏ）および上記密閉空間の圧力（Ｖａ）よりも低い状態とする。この時の気圧は、上記密閉空間７の気圧よりもさらに低い気圧に調節する。これにより、半導体ウエハ６の保持を維持する。 At the same time, the pressure between the semiconductor wafer 6 and the wafer holder 3 is reduced through the pressure reducing line 10 using the pressure reducing device 8, and the pressure is lower than the atmospheric pressure (Vo) and the pressure (Va) in the sealed space. To do. The air pressure at this time is adjusted to a pressure lower than the air pressure in the sealed space 7. Thereby, holding of the semiconductor wafer 6 is maintained.
このような状態の時に、各圧力の関係は、Ｖｏ＞Ｖａ＞Ｖｂとなる。この時に上記密閉空間７の圧力と真空チャックの圧力の差、Ｖａ−ＶｂをＶｘとすると、上記Ｖｘを調節して、上記半導体ウエハ６を固定状態を維持し、位置ずれを防止しなければならない。そのために、上記制御手段２０によって、各圧力の調節を行う。 In such a state, the relationship between the pressures is Vo> Va> Vb. At this time, if the difference between the pressure of the sealed space 7 and the pressure of the vacuum chuck and Va−Vb is Vx, the above-mentioned Vx should be adjusted to maintain the semiconductor wafer 6 in a fixed state and prevent displacement. . For this purpose, the pressure is adjusted by the control means 20.
圧力の調節を行うには、上記密閉空間７の圧力と真空チャックの圧力の差（Ｖｘ）を、プローブのコンタクト圧として上記半導体ウエハ６に加えられる圧力に応じて増加させる必要がある。そして、上記コンタクト圧はプローブの針圧の総和（プローブの針圧×プローブの本数）に比例するので、プローブの針圧の総和を設定して、上記制御手段２０に入力する。 In order to adjust the pressure, it is necessary to increase the difference (Vx) between the pressure of the sealed space 7 and the pressure of the vacuum chuck according to the pressure applied to the semiconductor wafer 6 as the probe contact pressure. The contact pressure is proportional to the total probe needle pressure (probe needle pressure × number of probes), so the total probe needle pressure is set and input to the control means 20.
上記制御手段２０にプローブの針圧の総和が入力されると、上記制御手段２０が、適切な上記密閉空間７の圧力と真空チャックの圧力の差（Ｖｘ）となるように、上記真空排気手段１１および弁２１，２２を調節して、上記密閉空間７の圧力と真空チャックの圧力を制御する。 When the total sum of the probe needle pressures is input to the control means 20, the control means 20 causes the vacuum evacuation means to have an appropriate difference (Vx) between the pressure of the sealed space 7 and the pressure of the vacuum chuck. 11 and valves 21 and 22 are adjusted to control the pressure in the sealed space 7 and the pressure in the vacuum chuck.
具体的には、直径３００ｍｍの半導体ウエハ６を対象とする場合には、密閉空間７の圧力を０．７７気圧に減圧することによって約１６０ｋｇのコンタクト圧（プローブの総荷重）を得ることができ、真空チャックの圧力としては、０．７７気圧よりも高真空にすれば一応吸着する状態を得ることができるが、プローブによって加えられる力に対応できるようにするために、コンタクト圧によって生じる力の約３％の力、すなわち、約４．８ｋｇの力が発生するように気圧の差を設定して、０．７４気圧以下になるように真空引きするように制御すれば適切な圧力の制御を行うことができる。 Specifically, when a semiconductor wafer 6 having a diameter of 300 mm is targeted, a contact pressure (total probe load) of about 160 kg can be obtained by reducing the pressure in the sealed space 7 to 0.77 atm. As for the pressure of the vacuum chuck, if the vacuum is higher than 0.77 atm, a state of being adsorbed can be obtained, but in order to cope with the force applied by the probe, the force generated by the contact pressure If the pressure difference is set so that about 3% force, that is, about 4.8 kg force is generated, and the vacuum is drawn so that the pressure is 0.74 atm or less, an appropriate pressure can be controlled. It can be carried out.
上述のように、制御手段２０による圧力の制御を行うことにより、上記密閉空間７の圧力と真空チャックの圧力の差（Ｖｘ）が適切な値となると、必要とされるコンタクト圧を確保しながら、半導体ウエハの保持状態を良好に保つことができるので、位置ずれを防止し、より精度の高い検査を行うことが可能となる。 As described above, by controlling the pressure by the control means 20, when the difference (Vx) between the pressure of the sealed space 7 and the pressure of the vacuum chuck becomes an appropriate value, the required contact pressure is secured. Since the holding state of the semiconductor wafer can be maintained satisfactorily, it is possible to prevent positional displacement and perform a more accurate inspection.
また、上述のような状態で検査を行った場合、カード基板２に上向きの荷重が掛かったとしても、密閉空間７の気圧が外部の気圧より低いことによりカード基板２には下向きの荷重が絶えず掛かった状態となっているので、従来のようなカード基板２の中央部の反りを防止することが可能となる。 Further, when the inspection is performed in the above-described state, even if an upward load is applied to the card substrate 2, the downward load is constantly applied to the card substrate 2 because the air pressure in the sealed space 7 is lower than the external air pressure. Since it is in the hung state, it is possible to prevent the warping of the central portion of the card substrate 2 as in the prior art.
そのために、カード基板２は変形することなく、カード基板２の中央部のプローブ４も初期状態を保つことができるので、プローブ４のデバイス１３への接触圧力が確保されて良好な接触状態が保たれ、接触不良を起こさなくなるので、より精度の高い検査が可能となる。 Therefore, the card substrate 2 is not deformed, and the probe 4 at the center of the card substrate 2 can also maintain the initial state, so that the contact pressure of the probe 4 to the device 13 is ensured and a good contact state is maintained. Sagging and contact failure do not occur, so a more accurate inspection is possible.
さらに、ウエハ保持具３に、半導体ウエハ６を加熱及び冷却するデバイスを備えることにより、種々の検査に対応可能となる。 Furthermore, by providing the wafer holder 3 with a device for heating and cooling the semiconductor wafer 6, various inspections can be handled.
１ 半導体検査装置
２ カード基板
３ ウエハ保持具
４ プローブ
５ スペーサ
６ 半導体ウエハ
７ 密閉空間
８ 減圧装置
９ 減圧ライン
１０ 減圧ライン
１１ 真空排気手段
１２ エアーシール材
１３ デバイス
１４ 下面電極
１５ 配線
１６ 上面電極
１７ 配線基板
１８ 補強板
１９ 接続端子
２０ 制御手段
２１ 弁
２２ 弁
DESCRIPTION OF SYMBOLS 1 Semiconductor inspection apparatus 2 Card board 3 Wafer holder 4 Probe 5 Spacer 6 Semiconductor wafer 7 Sealed space 8 Decompression device 9 Decompression line 10 Decompression line 11 Vacuum exhaust means 12 Air seal material 13 Device 14 Lower surface electrode 15 Wiring 16 Upper surface electrode 17 Wiring Substrate 18 Reinforcing plate 19 Connection terminal 20 Control means 21 Valve 22 Valve
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012258048A JP2013080938A (en) | 2012-11-26 | 2012-11-26 | Semiconductor inspection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012258048A JP2013080938A (en) | 2012-11-26 | 2012-11-26 | Semiconductor inspection device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007267260A Division JP2009099630A (en) | 2007-10-12 | 2007-10-12 | Semiconductor inspection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013080938A true JP2013080938A (en) | 2013-05-02 |
| JP2013080938A5 JP2013080938A5 (en) | 2013-09-26 |
Family
ID=48527045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012258048A Withdrawn JP2013080938A (en) | 2012-11-26 | 2012-11-26 | Semiconductor inspection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013080938A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284548A (en) * | 1997-04-03 | 1998-10-23 | Matsushita Electric Ind Co Ltd | Semiconductor wafer housing |
| JP2004251910A (en) * | 1998-07-13 | 2004-09-09 | Formfactor Inc | Interconnect assemblies of printed circuit boards, and manufacturing method |
-
2012
- 2012-11-26 JP JP2012258048A patent/JP2013080938A/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284548A (en) * | 1997-04-03 | 1998-10-23 | Matsushita Electric Ind Co Ltd | Semiconductor wafer housing |
| JP2004251910A (en) * | 1998-07-13 | 2004-09-09 | Formfactor Inc | Interconnect assemblies of printed circuit boards, and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009099630A (en) | Semiconductor inspection device | |
| US9581641B2 (en) | Wafer inspection apparatus | |
| KR101708575B1 (en) | Wafer mounting method and wafer inspection device | |
| KR101429492B1 (en) | Wafer inspection interface and wafer inspection apparatus | |
| KR102282694B1 (en) | Inspection devices and contact methods | |
| JP6031292B2 (en) | Board contact method to probe card | |
| WO2014007084A1 (en) | Semiconductor inspection system and method for preventing condensation at interface part | |
| KR102505676B1 (en) | Bonding apparatus, bonding system, bonding method and computer storage medium | |
| CN103229066A (en) | Wafer testing systems and associated methods of use and manufacture | |
| WO2018056022A1 (en) | Substrate inspection method and substrate inspection device | |
| WO2018173532A1 (en) | Stage cleaning method, stage cleaning member, method for producing stage cleaning member, and inspection system | |
| CN103915365A (en) | Bonding apparatus and bonding process method | |
| CN109863414B (en) | Substrate inspection apparatus and substrate inspection method | |
| JP2011091262A (en) | Prober and probe inspecting method | |
| WO2018056021A1 (en) | Substrate inspection device | |
| JP2016105458A (en) | Bonding method, program, computer storage medium, bonding device and bonding system | |
| TW201619029A (en) | Holding apparatus, vacuum processing apparatus | |
| KR20140008724A (en) | Apparatus for testing wafer | |
| JP2007134433A (en) | Method of degassing interspace between objects and degassing apparatus | |
| JP2014029916A (en) | Substrate contact device to probe card, and substrate inspection device provided with substrate contact device | |
| JP2013080938A (en) | Semiconductor inspection device | |
| JP5619855B2 (en) | PROBE DEVICE, TEST DEVICE, AND PROBE METHOD | |
| JP2014011286A (en) | Substrate sucking device and substrate sucking method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130813 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20140306 |