JP2013080927A - Multilayered ceramic substrate and method for manufacturing the same - Google Patents

Multilayered ceramic substrate and method for manufacturing the same Download PDF

Info

Publication number
JP2013080927A
JP2013080927A JP2012220192A JP2012220192A JP2013080927A JP 2013080927 A JP2013080927 A JP 2013080927A JP 2012220192 A JP2012220192 A JP 2012220192A JP 2012220192 A JP2012220192 A JP 2012220192A JP 2013080927 A JP2013080927 A JP 2013080927A
Authority
JP
Japan
Prior art keywords
surface electrode
ceramic substrate
organic layer
ceramic laminate
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012220192A
Other languages
Japanese (ja)
Other versions
JP5563036B2 (en
Inventor
Beom-Joon Cho
チェ・ボム・ジュン
Jin Waun Kim
キム・ジン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013080927A publication Critical patent/JP2013080927A/en
Application granted granted Critical
Publication of JP5563036B2 publication Critical patent/JP5563036B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayered ceramic substrate and a method of manufacturing the same based on a non-shrinking sintering method where a ceramic substrate is not shrunk and an electrode pattern is freely shrunk in horizontal directions, to satisfy both fine line width and pattern position accuracy.SOLUTION: The method includes: producing a ceramic laminate provided with an internal electrode circuit pattern; forming an organic layer outside the ceramic laminate; forming surface electrodes on the organic layer; and sintering the ceramic laminate including the organic layer and the surface electrodes formed thereon.

Description

本発明は、多層セラミック基板及びその製造方法に関する。   The present invention relates to a multilayer ceramic substrate and a manufacturing method thereof.

セラミック基板または多層セラミック基板は、耐熱性、耐摩耗性及び優秀な電気的特性を有し、既存のＰＣＢ（Ｐｒｉｎｔｅｄ ＣｉｒＣｕｉｔ Ｂｏａｒｄ）の代替品として多用されており、その需要は、段々に増加している実情である。   Ceramic substrates or multilayer ceramic substrates have heat resistance, wear resistance and excellent electrical properties, and are widely used as an alternative to the existing PCB (Printed Circuit Board). It is the actual situation.

ガラス-セラミックを用いる多層セラミック基板は、３次元構造の回路を具現すると共に空洞（ｃａｖｉｔｙ）を形成して、設計自由度を高めて多様な機能素子を組み込むことができる。   A multilayer ceramic substrate using a glass-ceramic can implement a circuit having a three-dimensional structure and form a cavity, thereby increasing design freedom and incorporating various functional elements.

一般に、多層セラミック基板は、セラミックグリーンシートに導電性電極として回路パターンやビア（ｖｉａ）を形成し、設計によって所望の厚さで整列して積層した後、焼成して製作される。この過程で、セラミック基板は、約３５〜５０％程度の体積収縮が発生し、この場合、横方向に横縦で各々約１２〜１７％の収縮が生じることになる。   In general, a multilayer ceramic substrate is manufactured by forming a circuit pattern or a via as a conductive electrode on a ceramic green sheet, aligning and laminating with a desired thickness by design, and then firing. In this process, the ceramic substrate undergoes volume shrinkage of about 35 to 50%. In this case, shrinkage of about 12 to 17% occurs in the horizontal and vertical directions.

このような横方向の収縮は、均一に制御しにくく、製作次数別では、勿論で、同一製作次数でも０．５％程度の寸法誤差が発生するようになる。   Such shrinkage in the lateral direction is difficult to control uniformly, and, of course, for each production order, a dimensional error of about 0.5% occurs even at the same production order.

多層セラミック基板の構造が複合化及び精密化されるにつれて、内部パターン及びビア構造の設計マージンが徐々に減っているため、このような程度の寸法誤差は、高精密及び高機能製品の製作に大きな障害要因になる。   As the structure of the multilayer ceramic substrate is compounded and refined, the design margin of the internal pattern and the via structure is gradually reduced. Therefore, such a dimensional error is large in the production of high precision and highly functional products. It becomes an obstacle factor.

そのため、近来には、多層セラミック基板の横方向収縮を抑制する無収縮焼成工程が要求されている。このために、多層セラミック基板の片面または両面にセラミック基板材料の焼成温度では、焼成されない素材からなる可撓性拘束層を接合して、ｘ−ｙ方向の収縮を抑制する方法、焼成時基板に大きな荷重を与えて収縮を抑制する方法、またはこれらの両方法を並行する方法などが提案されている。   Therefore, recently, there is a demand for a non-shrinkage firing process that suppresses lateral shrinkage of the multilayer ceramic substrate. For this purpose, a method of suppressing the shrinkage in the xy direction by bonding a flexible constraining layer made of a material that is not fired at one or both sides of the multilayer ceramic substrate at the firing temperature of the ceramic substrate material. There have been proposed a method for suppressing shrinkage by applying a large load, or a method in which both of these methods are performed in parallel.

可撓性拘束層の接合方法による無収縮焼結工程の場合、使用が簡便で、付加的な設備が必要ではなく、一般に用いられる無収縮方式である。   In the case of the non-shrinkage sintering step by the joining method of the flexible constraining layer, the use is simple, no additional equipment is required, and a non-shrinkage method generally used.

しかし、基板が無収縮焼成される時、該基板上に設けられた電極パターンも平面方向に収縮が抑制されるという問題がある。すなわち、収縮焼成時には、基板に設けられた電極が平面方向に１５〜２０％収縮して最初に設けられた線幅より細くなるが、無収縮焼成時には、電極の平面方向の収縮がなく、焼成前に設けられた線幅が焼成後にもそのまま維持されて、微細パターンを具現するのに困難さがある。   However, when the substrate is fired without shrinkage, the electrode pattern provided on the substrate also has a problem that shrinkage is suppressed in the planar direction. That is, at the time of shrink firing, the electrode provided on the substrate shrinks by 15 to 20% in the plane direction and becomes narrower than the line width originally provided, but at the time of non-shrinkage firing, there is no shrinkage of the electrode in the plane direction and firing. The previously provided line width is maintained as it is after firing, and it is difficult to implement a fine pattern.

そのため、無収縮焼成工程を適用したセラミック基板製作時、工程費用が安価なスクリーン印刷法を適用しつつ線幅を微細化することができる方法が求められる。   Therefore, there is a need for a method capable of reducing the line width while applying a screen printing method with a low process cost when manufacturing a ceramic substrate to which a non-shrinkage firing process is applied.

図１は、従来の焼成前の無収縮セラミック基板構造の一例を示す断面図である。図１を参照して、内部に電極回路パターン３０及びビア３１の設けられたガラスセラミック基板２１〜２９の上下面の各々に、ガラスセラミックの焼成温度では、焼結されない難焼結性拘束層シート６０を接合して、無収縮焼成を実施する。焼成体から未焼結シートを剥離した後、該焼成体の表面を研磨して難焼結性拘束層シートの残留粒子を取り除いてからガラスセラミック基板の焼結温度以下に加熱する。このような工程を経ったガラスセラミック基板の表面に電極ペーストを塗布した後焼結して、外部に表面電極（図示せず）を形成する。   FIG. 1 is a cross-sectional view showing an example of a conventional non-shrinkable ceramic substrate structure before firing. Referring to FIG. 1, a hard-to-sinter constrained layer sheet that is not sintered at the firing temperature of glass ceramic on each of upper and lower surfaces of glass ceramic substrates 21 to 29 in which electrode circuit pattern 30 and via 31 are provided. 60 is joined and non-shrink baking is performed. After peeling the unsintered sheet from the fired body, the surface of the fired body is polished to remove residual particles of the hardly sinterable constraining layer sheet, and then heated to a sintering temperature or lower of the glass ceramic substrate. An electrode paste is applied to the surface of the glass ceramic substrate that has undergone such a process and then sintered to form a surface electrode (not shown) outside.

韓国公開特許第１０−２００９−００６５８０１号公報Korean Published Patent No. 10-2009-0065801

このような方法の場合、基板の上下面に設けられた難焼結性拘束層シートによって、セラミック基板及び内部の電極回路パターンが同時に拘束焼成されるため、該電極回路パターンの線幅が細く収縮されにくくなる。
また、外部表面電極も焼成されたセラミック基板上に直接接触して形成されるため、電極焼成時、電極が既に焼成されたセラミック基板に拘束されて平面方向に収縮することができないという問題がある。 In such a method, the ceramic substrate and the internal electrode circuit pattern are constrained and fired simultaneously by the hardly sinterable constraining layer sheets provided on the upper and lower surfaces of the substrate, so that the line width of the electrode circuit pattern shrinks narrowly. It becomes difficult to be done.
In addition, since the external surface electrode is also formed in direct contact with the fired ceramic substrate, there is a problem that the electrode cannot be shrunk in the plane direction due to the electrode being restrained by the fired ceramic substrate. .

そのため、微細な電極パターンが求められる最近の市場要求に応じるセラミック基板が要求されているが、まだこれに対する研究は、充分でない実情である。   Therefore, there is a demand for a ceramic substrate that meets the recent market demand for a fine electrode pattern. However, research on this is still insufficient.

本発明は、上記の問題に鑑みて成されたものであって、従来の無収縮多層セラミック基板を製造するにおいて、セラミック基板と電極パターン（外部表面電極及び内部電極回路パターン）とが全て無収縮されて、微細な電極パターンの形成が難しいという問題を解決することにある。   The present invention has been made in view of the above problems, and in manufacturing a conventional non-shrinkable multilayer ceramic substrate, the ceramic substrate and the electrode pattern (external surface electrode and internal electrode circuit pattern) are all non-shrinkable. Thus, the problem is that it is difficult to form a fine electrode pattern.

このため、本発明の目的は、無収縮焼成法を用いて、セラミック基板は、収縮されず、電極パターンは、水平方向に自由に収縮されて、微細な線幅及びパターン位置の精密度の両方を満足する多層セラミック基板及びその製造方法を提供することにある。   Therefore, the object of the present invention is to use a non-shrinkage firing method, the ceramic substrate is not shrunk, and the electrode pattern is shrunk freely in the horizontal direction, so that both the fine line width and the precision of the pattern position are both It is an object of the present invention to provide a multilayer ceramic substrate that satisfies the requirements and a method for manufacturing the same.

上記目的を解決するために、本発明の一形態による多層セラミック基板は、内部電極回路パターンの設けられたセラミック積層体と、前記セラミック積層体の外部に設けられた表面電極とを含み、前記表面電極は、有機層を含むことを特徴とする。   In order to solve the above object, a multilayer ceramic substrate according to an aspect of the present invention includes a ceramic laminate provided with an internal electrode circuit pattern, and a surface electrode provided outside the ceramic laminate, The electrode is characterized by including an organic layer.

前記有機層は、前記表面電極の上部及び下部に形成される。   The organic layer is formed above and below the surface electrode.

前記有機層は、前記表面電極が焼結される間に残存して前記セラミック積層体と表面電極とが接触されないようにし、前記セラミック積層体の焼結時、熱分解されて除去される。   The organic layer remains while the surface electrode is sintered so that the ceramic laminate and the surface electrode are not in contact with each other, and is thermally decomposed and removed when the ceramic laminate is sintered.

前記表面電極は、水平方向に１０％以上収縮可能な特徴を有する。   The surface electrode has a characteristic capable of contracting by 10% or more in the horizontal direction.

前記セラミック積層体は、収縮されない無収縮セラミック積層体である。   The ceramic laminate is a non-shrinkable ceramic laminate that is not shrunk.

前記有機層は、３５０〜５００℃で耐熱性付き材料で形成されることが望ましい。   The organic layer is preferably formed of a heat resistant material at 350 to 500 ° C.

前記材料は、芳香族ポリアミド、芳香族ポリアミドイミド、フェノール樹脂、ポリフェニレンオキサイド、芳香族ポリサルフォン及びポリベンゾイミダゾールよりなる群から選ばれる少なくとも一つである。   The material is at least one selected from the group consisting of aromatic polyamide, aromatic polyamideimide, phenol resin, polyphenylene oxide, aromatic polysulfone and polybenzimidazole.

前記表面電極は、望ましくは、銀（Ａｇ）または銅（Ｃｕ）の金属が挙げられる。   Desirably, the surface electrode includes a metal of silver (Ag) or copper (Cu).

前記金属粒子の大きさは、望ましくは、１μｍ未満である。   The size of the metal particles is desirably less than 1 μm.

一形態によれば、前記内部電極回路パターンの上部及び下部に有機層が設けられる。   According to one embodiment, organic layers are provided on the upper and lower portions of the internal electrode circuit pattern.

前記有機層は、前記内部電極回路パターンが焼結される間に残存して前記セラミック積層体と内部電極回路パターンとが接触されないようにして、前記セラミック積層体の焼結時に熱分解されて除去される。   The organic layer remains while the internal electrode circuit pattern is sintered so that the ceramic laminate and the internal electrode circuit pattern are not in contact with each other, and is thermally decomposed and removed when the ceramic laminate is sintered. Is done.

したがって、前記内部電極回路パターンは、水平方向に１０％以上収縮可能な特徴を有する。   Therefore, the internal electrode circuit pattern has a feature that it can shrink by 10% or more in the horizontal direction.

また、一形態によれば、前記セラミック積層体の上部及び下面には、難焼結性拘束層が設けられる。   According to one embodiment, a hard-to-sinter constraining layer is provided on the upper and lower surfaces of the ceramic laminate.

また、上記目的を解決するために、本発明の他の形態による多層セラミック基板の製造方法は、内部電極回路パターンの設けられたセラミック積層体を製造するステップと、前記セラミック積層体の外部に有機層を形成するステップと、前記有機層上に表面電極を形成するステップと、前記有機層及び前記表面電極の設けられたセラミック積層体を焼結させるステップとを含む。   In order to solve the above object, a method for manufacturing a multilayer ceramic substrate according to another aspect of the present invention includes a step of manufacturing a ceramic laminate provided with an internal electrode circuit pattern, and an organic layer outside the ceramic laminate. Forming a layer, forming a surface electrode on the organic layer, and sintering a ceramic laminate provided with the organic layer and the surface electrode.

前記セラミック積層体の焼結時、前記セラミック積層体と表面電極とは同時に焼結される。   When the ceramic laminate is sintered, the ceramic laminate and the surface electrode are simultaneously sintered.

前記表面電極の焼結時、前記表面電極の上部及び下部に設けられた有機層によって、前記表面電極とセラミック積層体とは接触しないで分離された状態で維持されるのが望ましい。   When sintering the surface electrode, it is preferable that the surface electrode and the ceramic laminate are maintained in a separated state without contact with the organic layers provided on the upper and lower portions of the surface electrode.

一形態によれば、前記内部電極回路パターンの上部及び下部に有機層を形成するステップを、さらに含む。   According to one embodiment, the method further includes forming an organic layer on the upper and lower portions of the internal electrode circuit pattern.

前記有機層は、前記表面電極及び前記内部電極回路パターンに形成されるか、または前記表面電極及び前記内部電極回路パターンの設けられたセラミック積層体の全面に形成される。   The organic layer is formed on the surface electrode and the internal electrode circuit pattern, or formed on the entire surface of the ceramic laminate provided with the surface electrode and the internal electrode circuit pattern.

前記内部電極回路パターンの焼結時、前記内部電極回路パターンの上部及び下部に設けられた有機層によって、前記内部電極回路パターンとセラミック積層体とは接触しないで分離された状態で維持される。   During the sintering of the internal electrode circuit pattern, the internal electrode circuit pattern and the ceramic laminate are maintained in contact with each other and separated by the organic layers provided on the upper and lower portions of the internal electrode circuit pattern.

一形態によれば、前記セラミック積層体の上部及び下部に難焼結性拘束層を形成するステップをさらに含む。   According to one embodiment, the method further includes forming a hard-to-sinter constraining layer on the upper and lower portions of the ceramic laminate.

前記難焼結性拘束層は、前記内部電極回路パターンの設けられたセラミック積層体の上部及び下部に形成されるか、または前記有機層及び前記表面電極の設けられたセラミック積層体の上部及び下部に形成される。   The hard-to-sinter constraining layer is formed on the upper and lower portions of the ceramic laminate provided with the internal electrode circuit pattern, or on the upper and lower portions of the ceramic laminate provided with the organic layer and the surface electrode. Formed.

前記難焼結性拘束層が前記内部電極回路パターンの設けられたセラミック積層体の上部及び下部に形成される場合、前記拘束層は、セラミック積層体と焼成されてセラミック積層体の無収縮焼成を誘導する。   When the hard-to-sinter constraining layer is formed on the upper and lower portions of the ceramic laminated body provided with the internal electrode circuit pattern, the constraining layer is fired with the ceramic laminated body to perform non-shrinkage firing of the ceramic laminated body. Induce.

前記有機層は、前記表面電極が焼結される温度区間では、残存し、セラミック積層体が焼結される温度区間では、熱分解されて除去される。   The organic layer remains in a temperature zone where the surface electrode is sintered, and is thermally decomposed and removed in a temperature zone where the ceramic laminate is sintered.

本発明によれば、セラミック基板と外部表面電極との接触を防止するために、または、選択的にセラミック基板と内部電極回路パターンとの接触を防止するために、表面電極及び前記内部電極回路パターンに有機層を形成し、セラミック基板の無収縮焼成時にも、内部及び外部電極パターンは水平方向に自由に収縮することができるため、パターン位置の精密度及び微細線幅の両方が同時に確保された多層セラミック基板を具現することができる。   According to the present invention, in order to prevent contact between the ceramic substrate and the external surface electrode, or to selectively prevent contact between the ceramic substrate and the internal electrode circuit pattern, the surface electrode and the internal electrode circuit pattern are provided. The internal and external electrode patterns can be freely shrunk in the horizontal direction even during non-shrinking firing of the ceramic substrate, so that both the precision of the pattern position and the fine line width were ensured at the same time. A multilayer ceramic substrate can be implemented.

従来の焼成前の無収縮セラミック基板構造の一例を示す図面である。It is drawing which shows an example of the conventional non-shrinkable ceramic substrate structure before baking. 本発明の一実施形態による多層セラミック基板の外部表面電極焼成前の構造を示す図面である。1 is a view showing a structure of an outer surface electrode before firing of a multilayer ceramic substrate according to an embodiment of the present invention. 本発明の一実施形態による多層セラミック基板の外部表面電極焼成前の構造を示す図面である。1 is a view showing a structure of an outer surface electrode before firing of a multilayer ceramic substrate according to an embodiment of the present invention. 本発明の他の実施形態による多層セラミック基板の焼成前の構造を示す図面である。5 is a view showing a structure before firing a multilayer ceramic substrate according to another embodiment of the present invention. 本発明の他の実施形態による多層セラミック基板の焼成前の構造を示す図面である。5 is a view showing a structure before firing a multilayer ceramic substrate according to another embodiment of the present invention. 本発明の実施形態による多層セラミック基板の製造過程を示す図面である。1 is a diagram illustrating a manufacturing process of a multilayer ceramic substrate according to an embodiment of the present invention. 本発明の実施形態による多層セラミック基板の製造過程を示す図面である。1 is a diagram illustrating a manufacturing process of a multilayer ceramic substrate according to an embodiment of the present invention.

以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. Each embodiment shown below is given as an example so that those skilled in the art can sufficiently communicate the idea of the present invention. Therefore, the present invention is not limited to the embodiments described below, but can be embodied in other forms. In the drawings, the size and thickness of the device can be exaggerated for convenience. Like reference numerals refer to like elements throughout the specification.

本明細書で使われた用語は、実摘形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び/又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。   The terminology used in the present specification is for describing the actual form, and is not intended to limit the present invention. In this specification, the singular includes the plural unless specifically stated otherwise. As used herein, “includes” a stated component, step, action, and / or element does not exclude the presence or addition of one or more other components, steps, actions, and / or elements. Want to be understood.

本発明は、無収縮多層セラミック基板及びその製造方法に関する。   The present invention relates to a non-shrinkable multilayer ceramic substrate and a method for manufacturing the same.

本発明の一実施形態による多層セラミック基板１００の外部表面電極焼成前の構造は、図２に示すようである。内部電極回路パターン１３０の設けられたセラミック積層体１１０と、このセラミック積層体１１０の外部に設けられた表面電極１５０とを含む。前記表面電極１５０には、前記セラミック積層体１１０との接触を防止するための有機層１４０が形成されている。   The structure of the multilayer ceramic substrate 100 according to an embodiment of the present invention before firing the external surface electrode is as shown in FIG. A ceramic laminate 110 provided with the internal electrode circuit pattern 130 and a surface electrode 150 provided outside the ceramic laminate 110 are included. The surface electrode 150 is formed with an organic layer 140 for preventing contact with the ceramic laminate 110.

一実施形態によれば、前記セラミック積層体１１０は、予め焼成された多層セラミック基板であって、打抜き、ビアホール形成、電極パターン印刷、積層、焼成などの一般的なセラミック工程によって製作される。該製作されたセラミック基板は、外部表面電極を形成する前にラッピング（ｌａｐｐｉｎｇ）工程などで表面処理ができるため、既存のセラミックパッケージに比べて基板の平坦度の確保に有利である。   According to one embodiment, the ceramic laminate 110 is a pre-fired multilayer ceramic substrate, and is manufactured by a general ceramic process such as punching, via hole formation, electrode pattern printing, lamination, and firing. Since the manufactured ceramic substrate can be surface-treated by a lapping process or the like before forming the external surface electrode, it is advantageous in ensuring the flatness of the substrate as compared with the existing ceramic package.

前記セラミック積層体１１０は、可撓性拘束層による方法や加圧焼成などによって無収縮基板で製作されることができる。   The ceramic laminate 110 may be manufactured using a non-shrinkable substrate by a method using a flexible constraining layer or pressure firing.

前記セラミック積層体１１０の外部に表面電極を形成する前に、表面電極１５０と前記セラミック積層体１１０との間の特定時間や工程中に互いに接触しないようにするために有機層１４０を形成する。   Before the surface electrode is formed outside the ceramic laminate 110, the organic layer 140 is formed so as not to contact each other during a specific time or process between the surface electrode 150 and the ceramic laminate 110.

前記有機層１４０は、前記セラミック積層体１１０に拘束層がない場合（図２）には、前記表面電極１５０の下部に有機層１４０を形成して前記表面電極１５０とセラミック積層体１１０とが接触されないようにする。   In the case where the ceramic laminate 110 has no constraining layer (FIG. 2), the organic layer 140 forms an organic layer 140 below the surface electrode 150 so that the surface electrode 150 and the ceramic laminate 110 are in contact with each other. Do not be.

また、前記セラミック積層体１１０に難焼結性拘束層がある場合（図３）には、前記表面電極１５０の上下部の両方に形成されるようにして、表面電極１５０が前記難焼結性拘束層とセラミック積層体１１０とが接触されないようにする。   When the ceramic laminate 110 has a hard-to-sinter constraining layer (FIG. 3), the front-surface electrode 150 is formed on both the upper and lower portions of the front-surface electrode 150 so that the hard-to-sinter is formed. The constraining layer and the ceramic laminate 110 are prevented from contacting each other.

本発明による有機層１４０は、溶液状態で表面電極１５０が形成される位置のみにスクリーン印刷などの方法で塗布されてもよく（図２）、図３のように、フィルム形態で前記セラミック積層体１１０の全面に付着してもよい。   The organic layer 140 according to the present invention may be applied only to a position where the surface electrode 150 is formed in a solution state by a method such as screen printing (FIG. 2), and the ceramic laminate in a film form as shown in FIG. It may adhere to the entire surface of 110.

前記有機層１４０は、前記表面電極１５０が焼結される間に残存して前記セラミック積層体１１０と表面電極１５０とが接触されないようにして、前記セラミック積層体の焼結時に熱分解されて除去される。   The organic layer 140 remains while the surface electrode 150 is sintered so that the ceramic laminate 110 and the surface electrode 150 are not in contact with each other, and is thermally decomposed and removed when the ceramic laminate is sintered. Is done.

本発明の一実施形態によれば、前記有機層は、３５０〜５００℃で耐熱性付き材料で形成されることが望ましい。前記耐熱性付き材料は、芳香族ポリアミド、芳香族ポリアミドイミド、フェノール樹脂、ポリフェニレンオキサイド、芳香族ポリサルフォン及びポリベンゾイミダゾールよりなる群から選ばれる少なくとも一つであってもよく、ここに限定することではない。   According to an embodiment of the present invention, the organic layer is preferably formed of a heat resistant material at 350 to 500 ° C. The material with heat resistance may be at least one selected from the group consisting of aromatic polyamide, aromatic polyamideimide, phenol resin, polyphenylene oxide, aromatic polysulfone, and polybenzimidazole. Absent.

本発明による有機層１４０の厚さは、１〜２０μｍで、望ましくは、５〜１５μｍであってもよい。前記有機層１４０の厚さが過度に薄いと、表面電極の焼結時に表面電極とセラミック基板との間の接触防止の効果が低下され、２０μｍを超えて過度に厚いと、表面電極の焼結が完了された後に表面電極とセラミック基板との間の接合が邪魔されて固着力が低下されることになる。   The organic layer 140 according to the present invention may have a thickness of 1 to 20 μm, preferably 5 to 15 μm. If the thickness of the organic layer 140 is excessively thin, the effect of preventing contact between the surface electrode and the ceramic substrate is reduced during the sintering of the surface electrode. If the thickness is excessively greater than 20 μm, the surface electrode is sintered. After the process is completed, the bonding between the surface electrode and the ceramic substrate is obstructed and the fixing force is reduced.

続いて、前記積層体１１０の上下面に各々表面電極１５０を形成する。この表面電極１５０は、セラミック基板上に実装される各種部品などが電気的に基板と接合される。   Subsequently, surface electrodes 150 are formed on the upper and lower surfaces of the laminate 110, respectively. In the surface electrode 150, various components mounted on the ceramic substrate are electrically joined to the substrate.

本発明によれば、前記表面電極１５０は、その上部及び／または下部に設けられた有機層１４０によって、焼結過程でセラミック積層体１１０によって拘束されることなく平面方向に収縮可能になり、焼結後には、焼成前よりさらに薄い線幅を得ることができる。詳しくは、前記表面電極は、水平方向に約１０％以上収縮可能な特徴を有する。   According to the present invention, the surface electrode 150 can be shrunk in the plane direction without being constrained by the ceramic laminate 110 during the sintering process by the organic layer 140 provided on the upper and / or lower portions thereof, and is fired. After sintering, a thinner line width can be obtained than before firing. Specifically, the surface electrode has a feature that it can contract about 10% or more in the horizontal direction.

本発明によれば、前記有機層１４０が熱分解されて除去される前に、表面電極１５０が焼結されなければならないので、このために、表面電極１５０の材料として低融点金属である銀（Ａｇ）や銅（Ｃｕ）を用いるのが望ましい。詳しくは、約５００℃以下の温度で焼結が起きるように、前記表面電極１５０として用いる金属粒子の大きさを１μｍ未満で調節して用いるのが望ましい。   According to the present invention, the surface electrode 150 must be sintered before the organic layer 140 is thermally decomposed and removed. Therefore, as a material of the surface electrode 150, silver (which is a low melting point metal) It is desirable to use Ag) or copper (Cu). Specifically, it is desirable to adjust the size of the metal particles used as the surface electrode 150 to be less than 1 μm so that sintering occurs at a temperature of about 500 ° C. or less.

前記表面電極１５０は、前記セラミック積層体１１０を焼成させた後に別に塗布し、セラミック積層体１１０の焼結温度より低い温度で焼結させて形成してもよい。また、セラミック積層体１１０に有機層１４０及び表面電極１５０を形成した後、該セラミック積層体と同時に焼結させてもよい。   The surface electrode 150 may be formed by firing the ceramic laminate 110 and then applying it separately and sintering it at a temperature lower than the sintering temperature of the ceramic laminate 110. Moreover, after forming the organic layer 140 and the surface electrode 150 in the ceramic laminated body 110, you may make it sinter simultaneously with this ceramic laminated body.

また、本発明の他の実施形態による多層セラミック基板２００の構造は、図４に示す。未焼結セラミック積層体２１０に有機層２４０を形成し、該有機層２４０上に表面電極２５０を形成する。この表面電極２５０の上部に有機層２４０を形成する。最後に、基板全体の無収縮焼成のために、前記セラミック積層体２１０の上部及び下部に難焼結性拘束層２６０を接合する。すなわち、セラミック積層体２１０の上部及び下部に難焼結性拘束層２６０を設ける場合、前記表面電極２５０が難焼結性拘束層２６０と接触されないように、前記表面電極２５０の上部及び下部の両方に有機層２４０を形成することが望ましい。   The structure of the multilayer ceramic substrate 200 according to another embodiment of the present invention is shown in FIG. An organic layer 240 is formed on the unsintered ceramic laminate 210, and a surface electrode 250 is formed on the organic layer 240. An organic layer 240 is formed on the surface electrode 250. Finally, a hard-to-sinter constraining layer 260 is bonded to the upper and lower portions of the ceramic laminate 210 for non-shrink firing of the entire substrate. That is, when the hard-to-sinter constraining layer 260 is provided on the upper and lower portions of the ceramic laminate 210, both the upper and lower portions of the surface electrode 250 are prevented so that the surface electrode 250 is not in contact with the hard-to-sinter constraining layer 260. It is desirable to form the organic layer 240 on the surface.

このような構造を有するセラミック基板２００をセラミック積層体２１０と表面電極２５０とを同時に焼成すると、難焼結性拘束層２６０によってセラミック基板の全体は、水平方向に無収縮焼成されて精密度を確保することができ、表面電極２５０は、その上下部に設けられた有機層２４０によって水平方向に自由に収縮されて微細パターンを具現することができる。   When the ceramic substrate 200 and the surface electrode 250 are fired simultaneously on the ceramic substrate 200 having such a structure, the entire ceramic substrate is non-shrinkable and fired in the horizontal direction by the non-sinterable constraining layer 260 to ensure accuracy. The surface electrode 250 can be freely shrunk in the horizontal direction by the organic layers 240 provided on the upper and lower portions thereof to implement a fine pattern.

続いて、グラインディングやエッチングによって、前記難焼結性拘束層２６０を取り除いて、表面電極２５０が外部へ露出した多層セラミック基板２００を完成する。   Subsequently, the hard-to-sinter constraining layer 260 is removed by grinding or etching to complete the multilayer ceramic substrate 200 with the surface electrode 250 exposed to the outside.

また、図５に示すように、本発明の他の実施形態によれば、有機層３４０は、図２〜図４の表面電極だけではなく、無収縮セラミック基板の内部電極回路パターン３３０で微細パターンが要求される時にも適用されることができる。すなわち、セラミック積層体３１０の内部電極回路パターン３３０の形成時、同じ方法で電極回路パターン３３０の上下部に有機層３４０を形成してもよい。   Also, as shown in FIG. 5, according to another embodiment of the present invention, the organic layer 340 is not limited to the surface electrode of FIGS. Can also be applied when required. That is, when the internal electrode circuit pattern 330 of the ceramic laminate 310 is formed, the organic layer 340 may be formed on the upper and lower portions of the electrode circuit pattern 330 by the same method.

前記内部電極回路パターン３３０に有機層３４０を形成する場合、該内部電極回路パターン３３０の全体に形成してもよく、一部のみに選択的に有機層３４０を形成してもよい。   When the organic layer 340 is formed on the internal electrode circuit pattern 330, the organic layer 340 may be formed on the entire internal electrode circuit pattern 330 or may be selectively formed on only a part of the internal electrode circuit pattern 330.

前記内部電極回路パターン３３０に形成される有機層３４０は、前記表面電極に形成されることと同様に、溶液状態で内部電極回路パターン３３０が形成される位置のみにスクリーン印刷などの方法で塗布してもよく、フィルム形態で前記内部電極回路パターン３３０の全面に付着してもよい。   The organic layer 340 formed on the internal electrode circuit pattern 330 is applied by a method such as screen printing only to a position where the internal electrode circuit pattern 330 is formed in a solution state, similarly to the formation on the surface electrode. Alternatively, it may be attached to the entire surface of the internal electrode circuit pattern 330 in the form of a film.

したがって、有機層を含む内部電極回路パターン３３０の設けられたセラミック積層体３１０を焼成すると、セラミック積層体３１０と内部電極回路パターン３３０とが有機層３４０によって分離されているため、セラミック積層体３１０は、無収縮焼成時に内部電極回路パターン３３０が水平方向に収縮焼成されて微細パターンを形成することができる。詳しくは、前記内部電極回路パターン３３０は、水平方向に約１０％以上収縮可能な特徴を有する。   Therefore, when the ceramic laminate 310 provided with the internal electrode circuit pattern 330 including the organic layer is fired, the ceramic laminate 310 and the internal electrode circuit pattern 330 are separated by the organic layer 340. The internal electrode circuit pattern 330 may be contracted and fired in the horizontal direction at the time of non-shrinking baking to form a fine pattern. Specifically, the internal electrode circuit pattern 330 has a feature that it can contract about 10% or more in the horizontal direction.

以下、本発明の多層セラミック基板の製造方法について詳記する。   Hereinafter, the manufacturing method of the multilayer ceramic substrate of the present invention will be described in detail.

図６には、内部電極回路パターン１３０の設けられたセラミック積層体１１０に、難焼結性拘束層１６０を先に形成し、該セラミック積層体の無収縮焼成を行うと共に焼結過程で難焼結性拘束層１６０を取り除き、ここに有機層１４０及び表面電極１５０を順次に形成した後、該表面電極１５０を焼結して製造する方法が示されている。すなわち、セラミック積層体と表面電極とを個別に焼結する方法が示されている。   In FIG. 6, a hard-to-sinter constraining layer 160 is first formed on the ceramic laminate 110 provided with the internal electrode circuit pattern 130, and the ceramic laminate is subjected to non-shrinkage firing and is difficult to fire during the sintering process. A method is shown in which the constrained constraining layer 160 is removed and the organic layer 140 and the surface electrode 150 are sequentially formed thereon, and then the surface electrode 150 is sintered. That is, a method of individually sintering the ceramic laminate and the surface electrode is shown.

詳しくは、第１のステップは、内部電極回路パターン１３０の設けられたセラミック積層体１１０と難焼結性拘束層１６０用のグリーンシートとを製造した後、これらを熱圧着して一体化された積層体を製造する。難焼結性拘束層１６０は、前記セラミック積層体が厚さ方向だけに収縮が生じ、長さ及び幅方向には、収縮が生じないような無収縮工程で用いられる。   Specifically, in the first step, the ceramic laminate 110 provided with the internal electrode circuit pattern 130 and the green sheet for the hard-to-sinter constraining layer 160 were manufactured, and then these were integrated by thermocompression bonding. A laminate is produced. The hard-to-sinter constraining layer 160 is used in a non-shrinking process in which the ceramic laminate shrinks only in the thickness direction and does not shrink in the length and width directions.

続いて、前記セラミック積層体１１０に含まれたバインダを取り除いて、前記一体化された積層体を焼結して無収縮セラミック積層体を製造する。この過程で、前記難焼結性拘束層１６０が除去される。   Subsequently, the binder contained in the ceramic laminate 110 is removed, and the integrated laminate is sintered to produce a non-shrinkable ceramic laminate. In this process, the hardly sinterable constraining layer 160 is removed.

続いて、第２のステップが行われる。この第２のステップでは、前記焼結されたセラミック積層体１１０に有機層１４０を形成する。この有機層１４０は、フィルム形態で作って前記セラミック積層体の全面に付着してもよく、前記有機層形成材料を溶液状態で製造して後で形成される表面電極１５０のパターン領域のみにスクリーン印刷などの方法で塗布してもよい。   Subsequently, a second step is performed. In this second step, an organic layer 140 is formed on the sintered ceramic laminate 110. The organic layer 140 may be formed in the form of a film and adhered to the entire surface of the ceramic laminate. The organic layer forming material is manufactured in a solution state and screened only on the pattern region of the surface electrode 150 formed later. You may apply | coat by methods, such as printing.

続いて、前記有機層１４０が形成した後、その上に表面電極１５０を形成して焼結する。前記表面電極１５０の焼結時、前記表面電極の下部に設けられた有機層１４０によって、前記表面電極１５０とセラミック積層体１１０とは接触されなくなり、該表面電極１５０は水平方向に自由に収縮して微細なパターンを形成する。前記表面電極１５０の焼結が完了すると、温度をさらに高めて前記有機層１４０を取り除く。   Subsequently, after the organic layer 140 is formed, a surface electrode 150 is formed thereon and sintered. When the surface electrode 150 is sintered, the surface electrode 150 and the ceramic laminate 110 are not brought into contact with each other by the organic layer 140 provided under the surface electrode, and the surface electrode 150 is freely contracted in the horizontal direction. To form a fine pattern. When the sintering of the surface electrode 150 is completed, the temperature is further increased and the organic layer 140 is removed.

次に、図７を参照して、本発明の実施形態による多層セラミック積層体の製造方法について詳記する。内部電極回路パターン１３０の設けられたセラミック積層体１１０に、有機層１４０及び表面電極１５０の両方を形成した後、前記セラミック積層体１１０及び表面電極１５０を焼結する。   Next, with reference to FIG. 7, the manufacturing method of the multilayer ceramic laminated body by embodiment of this invention is described in detail. After both the organic layer 140 and the surface electrode 150 are formed on the ceramic laminate 110 provided with the internal electrode circuit pattern 130, the ceramic laminate 110 and the surface electrode 150 are sintered.

第１のステップは、内部電極回路パターン１３０の設けられたセラミック積層体１１０を製造する。   In the first step, the ceramic laminate 110 provided with the internal electrode circuit pattern 130 is manufactured.

続いて、該セラミック積層体１１０の外部に有機層１４０を形成する。本発明の一実施形態によれば、前記有機層１４０は、前記セラミック積層体１１０の全面に形成するか、または後で形成される表面電極１５０のパターン位置のみに形成してもよい。望ましくは、セラミック積層体１１０と表面電極１５０との間の接触を防止するために、表面電極１５０のパターンを取り囲むことができる程度に形成する。   Subsequently, an organic layer 140 is formed outside the ceramic laminate 110. According to an embodiment of the present invention, the organic layer 140 may be formed on the entire surface of the ceramic laminate 110 or only on the pattern position of the surface electrode 150 to be formed later. Desirably, in order to prevent the contact between the ceramic laminate 110 and the surface electrode 150, the ceramic laminate 110 is formed to the extent that the pattern of the surface electrode 150 can be surrounded.

前記有機層１４０は、表面電極１５０が焼結される温度区間では残存し、前記セラミック積層体が焼結される温度区間では熱分解されて除去される。よって、前記有機層１４０は、表面電極１５０が焼結される温度で耐えることができる耐熱性付き材料からならなければならない。   The organic layer 140 remains in a temperature zone where the surface electrode 150 is sintered, and is thermally decomposed and removed in a temperature zone where the ceramic laminate is sintered. Therefore, the organic layer 140 must be made of a heat resistant material that can withstand the temperature at which the surface electrode 150 is sintered.

続いて、前記有機層１４０上に表面電極１５０を形成する。この表面電極１５０は、前記有機層１４０が熱分解されないように表面電極１５０に用いられる金属粒子の大きさを１μｍ未満で調節し、前記表面電極１５０の温度を調節するのが望ましい。   Subsequently, a surface electrode 150 is formed on the organic layer 140. In the surface electrode 150, it is preferable that the size of the metal particles used in the surface electrode 150 is adjusted to less than 1 μm so that the organic layer 140 is not thermally decomposed, and the temperature of the surface electrode 150 is adjusted.

最後に、前記セラミック積層体を焼結する。   Finally, the ceramic laminate is sintered.

一実施形態によれば、表面電極１５０の焼結時、該表面電極１５０の上部及び下部に設けられた有機層１４０によって、前記表面電極１５０とセラミック積層体１１０とは接触しないで分離された状態で維持される。よって、前記表面電極１５０は水平方向に自由に収縮が起きて微細なパターン形成が可能である。また、表面電極１５０の焼結が完了した後、セラミック積層体１１０の焼結時に前記有機層１４０は熱分解されて除去され、最後にセラミック積層体１１０の外部に表面電極１５０だけ残るようになる。   According to one embodiment, when the surface electrode 150 is sintered, the surface electrode 150 and the ceramic laminate 110 are separated from each other by the organic layer 140 provided on the upper and lower portions of the surface electrode 150 without being in contact with each other. Maintained at. Therefore, the surface electrode 150 is freely contracted in the horizontal direction, and a fine pattern can be formed. Further, after the sintering of the surface electrode 150 is completed, the organic layer 140 is thermally decomposed and removed when the ceramic laminate 110 is sintered, and finally, only the surface electrode 150 remains outside the ceramic laminate 110. .

一実施形態によれば、多層セラミック基板の製造時に、前記セラミック積層体１１０の上部及び下部に難焼結性拘束層１６０を形成するステップをさらに含む。   According to one embodiment, the method further includes forming a hard-to-sinter constraining layer 160 on the upper and lower portions of the ceramic laminate 110 when manufacturing the multilayer ceramic substrate.

前記難焼結性拘束層は、有機層及び表面電極の設けられたセラミック積層体の上部及び下部に形成される。   The hard-to-sinter constraining layer is formed on the upper and lower portions of the ceramic laminate provided with the organic layer and the surface electrode.

一実施形態によれば、多層セラミック基板の製造方法は、前記内部電極回路パターンの上部及び下部に有機層を形成するステップをさらに含む。すなわち、表面電極のパターンだけではなく、内部電極回路パターンも水平方向に自由に収縮される。   According to one embodiment, the method for manufacturing a multilayer ceramic substrate further includes forming an organic layer above and below the internal electrode circuit pattern. That is, not only the surface electrode pattern but also the internal electrode circuit pattern is freely contracted in the horizontal direction.

本発明の一実施形態によれば、前記内部電極回路パターンの焼結時、前記内部電極回路パターンの上部及び下部に設けられた有機層によって、前記内部電極回路パターンとセラミック積層体とは接触しないで分離された状態で維持される。   According to an embodiment of the present invention, when the internal electrode circuit pattern is sintered, the internal electrode circuit pattern and the ceramic laminate are not in contact with each other by the organic layers provided on the upper and lower portions of the internal electrode circuit pattern. Maintained in a separated state.

＜実施例１＞
１）セラミック積層体の製作 <Example 1>
1) Manufacture of ceramic laminate

ガラス-セラミック粉末１００重量％に、アクリル系バインダを１５重量％、分散剤を０．５重量％、及びトルエンとエタノールとの混合溶媒を添加した後、ボールミルを用いて分散した。こうして得たスラリをフィルタで濾過した後脱泡して、ドクターブレード法を用いて８０μｍ厚さのグリーンシートを成形した。このグリーンシートを一定な大きさで裁断し、所定の電極パターンをスクリーン印刷で形成した後、２０層を圧着積層して、一体化された未焼結多層セラミック積層体を製作した。 After adding 15% by weight of an acrylic binder, 0.5% by weight of a dispersant, and a mixed solvent of toluene and ethanol to 100% by weight of glass-ceramic powder, the mixture was dispersed using a ball mill. The slurry thus obtained was filtered and defoamed, and a green sheet having a thickness of 80 μm was formed using a doctor blade method. The green sheet was cut into a certain size, a predetermined electrode pattern was formed by screen printing, and then 20 layers were pressure-laminated to produce an integrated unsintered multilayer ceramic laminate.

２）難焼結性拘束層用グリーンシートの製作
密度が３．９５ｇ／ｃｍ３で、平均粒径が４．０μｍであるＡｌ２Ｏ３粉末を使った。この粉末１００重量％に対して、アクリル系バインダ１５重量％、分散剤０．５重量％及びトルエンとエタノールとの混合溶媒を添加した後、ボールミルを用いて分散した。こうして得たスラリをフィルタで濾過した後脱泡し、ドクターブレード法を用いて１５０μｍ厚さのグリーンシートを成形した。 2) Manufacture of green sheet for hard-to-sinter constrained layer Al 2 O 3 powder having a density of 3.95 g / cm 3 and an average particle diameter of 4.0 μm was used. To 100% by weight of this powder, 15% by weight of an acrylic binder, 0.5% by weight of a dispersant and a mixed solvent of toluene and ethanol were added, and then dispersed using a ball mill. The slurry thus obtained was filtered and then defoamed, and a green sheet having a thickness of 150 μm was formed using a doctor blade method.

３）セラミック基板と拘束用グリーンシートとの接合
未焼結セラミック基板と同じ面積で裁断した１５０μｍ厚さの上記２）での難焼結性拘束層用グリーンシートを、上記１）での未焼結セラミック基板の両周面に各々２枚ずつ付着して、３００Ｋｇｆ／ｃｍ２、８５℃の条件で熱圧着して、一体化された積層体を製作した。 3) Bonding of ceramic substrate and constraining green sheet The green sheet for a hard-to-sinter constrained layer in 2) above having a thickness of 150 μm, cut in the same area as the unsintered ceramic substrate, was unfired in 1) above. Two sheets were attached to each peripheral surface of the sintered ceramic substrate, and thermocompression bonded under the conditions of 300 Kgf / cm 2 and 85 ° C. to produce an integrated laminate.

４）脱バインダ及び焼結
常温で有機物分解が行われる４２０℃までは、時間当り６０℃の速度で昇温させ、十分な脱バインダの時間を確保するために、４２０℃で２時間間維持した。脱バインダ期間後には、時間当り３００℃で昇温して焼成温度である８７０℃に到達させた後、８７０℃で３０分間維持して焼結が行われるようにした。焼結完了後、室温まで炉冷させて焼結体を得た。 4) Binder removal and sintering Up to 420 ° C where organic matter decomposition is performed at room temperature, the temperature was increased at a rate of 60 ° C per hour and maintained at 420 ° C for 2 hours in order to ensure sufficient time for binder removal. . After the binder removal period, the temperature was raised at 300 ° C. per hour to reach the firing temperature of 870 ° C., and then maintained at 870 ° C. for 30 minutes to perform sintering. After the completion of sintering, the furnace was cooled to room temperature to obtain a sintered body.

５）有機層の形成
ポリイミドとポリビニールブチラール（ＰＶＢ）バインダとを７:３で混合し、有機溶剤であるジメチルアセトアミド（Ｄｉｍｅｔｈｙｌａｃｅｔａｍｉｄｅ）と交ぜて、粘度３００ｃｐｓの溶液を製造した。この溶液をドクターブレード法を用いて厚さ１０μｍの高分子フィルムで各々成形した。 5) Formation of organic layer Polyimide and polyvinyl butyral (PVB) binder were mixed at a ratio of 7: 3 and mixed with dimethylacetamide, an organic solvent, to prepare a solution having a viscosity of 300 cps. This solution was each molded with a polymer film having a thickness of 10 μm using a doctor blade method.

該製造された高分子フィルムを、前記セラミック積層体に熱圧着して有機層を形成した。   The produced polymer film was thermocompression-bonded to the ceramic laminate to form an organic layer.

６）表面電極の塗布及び焼結
スクリーン印刷法で前記高分子フィルムの設けられたセラミック積層体上に１００μｍ幅の表面電極を塗布した。このセラミック積層体を４５０℃で３０分間保持して表面電極が焼結されるようにした。該表面電極焼結後、固着力の測定のためにめっきを実施して、最終の多層セラミック基板を製造した。 6) Application and sintering of surface electrode A surface electrode having a width of 100 μm was applied to the ceramic laminate provided with the polymer film by a screen printing method. The ceramic laminate was held at 450 ° C. for 30 minutes so that the surface electrode was sintered. After the surface electrode was sintered, plating was performed to measure the adhesion force, and the final multilayer ceramic substrate was manufactured.

＜比較例１＞
実施例１で、高分子フィルムからなった有機層を形成するステップを備えなく多層セラミック基板を製造した。 <Comparative Example 1>
In Example 1, a multilayer ceramic substrate was manufactured without a step of forming an organic layer made of a polymer film.

＜実験例１＞
表面電極の線幅及び固着力の測定 <Experimental example 1>
Measurement of line width and adhesion of surface electrode

実施例１及び比較例１から得られた焼結体から、表面電極の線幅及び固着力を測定した。固着力の測定のために、２５ｍｍ×２５ｍｍ大きさで切ったケプトンテープ（Ｋｅｐｔｏｎ Ｔａｐｅ）をパターンに接着した後、剥離して、パターンの浮びや破損などを評価して、その結果を下記＜表１＞に示した。   From the sintered bodies obtained from Example 1 and Comparative Example 1, the line width and fixing force of the surface electrode were measured. In order to measure the adhering force, a 25 mm × 25 mm cut kepton tape (Kepton Tape) was bonded to the pattern, and then peeled off to evaluate the float or breakage of the pattern. >.

Figure 2013080927
Figure 2013080927

＜表１＞から分かるように、高分子有機層が適用されない比較例１は、焼成過程で電極の水平方向への収縮が抑制され、焼成後に線幅が焼成前と同様な程度に維持された。   As can be seen from <Table 1>, in Comparative Example 1 in which the polymer organic layer was not applied, the shrinkage of the electrode in the horizontal direction was suppressed during the firing process, and the line width was maintained at the same level as before firing after firing. .

一方、実施例１では、表面電極とセラミック基板との間の高分子有機層によって、電極が水平方向に比較的自由に収縮し、焼成後に線幅が焼成前に比べて約１４〜１５％程度減少し、該高分子有機層による表面電極とセラミック基板との間の固着力の低下は現われなかった。   On the other hand, in Example 1, the polymer organic layer between the surface electrode and the ceramic substrate causes the electrode to contract relatively freely in the horizontal direction, and the line width after firing is about 14 to 15% compared to before firing. The adhesion force between the surface electrode and the ceramic substrate due to the polymer organic layer was not reduced.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.

１１〜１９、１１０、２１０、３１０ セラミック積層体
３０、１３０、２３０ 内部電極回路パターン
３１ ビア
１４０、２４０ 有機層
１５０、２５０ 外部表面電極
６０、１６０、２６０ 難焼結性拘束層 11-19, 110, 210, 310 Ceramic laminate 30, 130, 230 Internal electrode circuit pattern 31 Via 140, 240 Organic layer 150, 250 External surface electrode 60, 160, 260 Sinterability constraining layer

Claims (23)

内部電極回路パターンの設けられたセラミック積層体と、
前記セラミック積層体の外部に設けられた表面電極とを含み、
前記表面電極は、有機層を含む多層セラミック基板。 A ceramic laminate provided with an internal electrode circuit pattern;
A surface electrode provided outside the ceramic laminate,
The surface electrode is a multilayer ceramic substrate including an organic layer. 前記有機層は、前記表面電極の上部及び下部に設けられる請求項１に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, wherein the organic layer is provided on an upper portion and a lower portion of the surface electrode. 前記有機層は、前記表面電極が焼結される間に残存して前記セラミック積層体と表面電極とが接触されないようにし、前記セラミック積層体の焼結時、熱分解されて除去される請求項１に記載の多層セラミック基板。   The organic layer remains while the surface electrode is sintered so as not to contact the ceramic laminate and the surface electrode, and is thermally decomposed and removed when the ceramic laminate is sintered. 2. The multilayer ceramic substrate according to 1. 前記表面電極は、水平方向に１０％以上収縮可能である請求項１に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, wherein the surface electrode can be contracted by 10% or more in a horizontal direction. 前記セラミック積層体は、収縮されない無収縮セラミック積層体である請求項１に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, wherein the ceramic laminate is a non-shrinkable ceramic laminate. 前記有機層は、３５０〜５００℃で耐熱性付き材料で形成される請求項１に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, wherein the organic layer is formed of a material having heat resistance at 350 to 500 ° C. 前記材料は、芳香族ポリアミド、芳香族ポリアミドイミド、フェノール樹脂、ポリフェニレンオキサイド、芳香族ポリサルフォン及びポリベンゾイミダゾールよりなる群から選ばれる少なくとも一つである請求項６に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 6, wherein the material is at least one selected from the group consisting of aromatic polyamide, aromatic polyamideimide, phenol resin, polyphenylene oxide, aromatic polysulfone, and polybenzimidazole. 前記表面電極は、銀（Ａｇ）または銅（Ｃｕ）の金属からなる請求項１に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, wherein the surface electrode is made of a metal of silver (Ag) or copper (Cu). 前記金属粒子の大きさは、１μｍ未満である請求項８に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 8, wherein the size of the metal particles is less than 1 μm. 前記内部電極回路パターンの上部及び下部に有機層が設けられる請求項１に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, wherein an organic layer is provided above and below the internal electrode circuit pattern. 前記有機層は、前記内部電極回路パターンが焼結される間に残存して前記セラミック積層体と内部電極回路パターンとが接触されないようにし、前記セラミック積層体の焼結時、熱分解されて除去される請求項１０に記載の多層セラミック基板。   The organic layer remains while the internal electrode circuit pattern is sintered so that the ceramic laminate and the internal electrode circuit pattern are not in contact with each other, and is thermally decomposed and removed when the ceramic laminate is sintered. The multilayer ceramic substrate according to claim 10. 前記内部電極回路パターンは、水平方向に１０％以上収縮可能である請求項１０に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 10, wherein the internal electrode circuit pattern is contractible by 10% or more in a horizontal direction. 前記セラミック積層体の上部及び下面には、難焼結性拘束層が設けられる請求項１に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, wherein a hard-to-sinter constraining layer is provided on the upper and lower surfaces of the ceramic laminate. 内部電極回路パターンの設けられたセラミック積層体を製造するステップと、
前記セラミック積層体の外部に有機層を形成するステップと、
前記有機層上に表面電極を形成するステップと、
前記有機層及び前記表面電極の設けられたセラミック積層体を焼結するステップと
を含む無収縮セラミック基板の製造方法。 Producing a ceramic laminate provided with an internal electrode circuit pattern;
Forming an organic layer outside the ceramic laminate;
Forming a surface electrode on the organic layer;
Sintering the ceramic laminate provided with the organic layer and the surface electrode. 前記セラミック積層体の焼結時、前記セラミック積層体と表面電極とが同時に焼結される請求項１４に記載の無収縮セラミック基板の製造方法。   The method for producing a non-shrinkable ceramic substrate according to claim 14, wherein the ceramic laminate and the surface electrode are simultaneously sintered when the ceramic laminate is sintered. 前記表面電極の焼結時、前記表面電極の上部及び下部に設けられた有機層によって、前記表面電極と前記セラミック積層体とは接触しないで分離された状態で維持される請求項１５に記載の無収縮セラミック基板の製造方法。   16. The sintering of the surface electrode according to claim 15, wherein the surface electrode and the ceramic laminate are maintained in a separated state without contact by an organic layer provided on an upper portion and a lower portion of the surface electrode during sintering of the surface electrode. A method for producing a non-shrinkable ceramic substrate. 前記内部電極回路パターンの上部及び下部に前記有機層を形成するステップを、さらに含む請求項１４に記載の無収縮セラミック基板の製造方法。   The method of manufacturing a non-shrinkable ceramic substrate according to claim 14, further comprising forming the organic layer above and below the internal electrode circuit pattern. 前記有機層は、前記表面電極及び前記内部電極回路パターンに形成されるかまたは前記表面電極及び前記内部電極回路パターンの設けられたセラミック積層体の全面に形成される請求項１４または１７に記載の無収縮セラミック基板の製造方法。   The said organic layer is formed in the said surface electrode and the said internal electrode circuit pattern, or is formed in the whole surface of the ceramic laminated body in which the said surface electrode and the said internal electrode circuit pattern were provided. A method for producing a non-shrinkable ceramic substrate. 前記内部電極回路パターンの焼結時、前記内部電極回路パターンの上部及び下部に設けられた有機層によって、前記内部電極回路パターンと前記セラミック積層体とは接触しないで分離された状態で維持される請求項１７に記載の無収縮セラミック基板の製造方法。   During the sintering of the internal electrode circuit pattern, the internal electrode circuit pattern and the ceramic laminate are maintained in a separated state without being in contact with each other by the organic layers provided above and below the internal electrode circuit pattern. The method for producing a non-shrinkable ceramic substrate according to claim 17. 前記セラミック積層体の上部及び下部に難焼結性拘束層を形成するステップを、さらに含む請求項１４に記載の無収縮セラミック基板の製造方法。   The method for producing a non-shrinkable ceramic substrate according to claim 14, further comprising a step of forming a hardly sinterable constraining layer on the upper and lower portions of the ceramic laminate. 前記難焼結性拘束層は、前記内部電極回路パターンの設けられた前記セラミック積層体の上部及び下部に形成されるかまたは前記有機層及び前記表面電極の設けられた前記セラミック積層体の上部及び下部に形成される請求項２０に記載の無収縮セラミック基板の製造方法。   The hard-to-sinter constraining layer is formed on the top and bottom of the ceramic laminate provided with the internal electrode circuit pattern, or on the top of the ceramic laminate provided with the organic layer and the surface electrode. The method for producing a non-shrinkable ceramic substrate according to claim 20, which is formed in a lower portion. 前記難焼結性拘束層が前記内部電極回路パターンの設けられたセラミック積層体の上部及び下部に形成される場合、前記拘束層は、前記セラミック積層体と焼結されて該セラミック積層体の無収縮焼結を誘導する請求項２１に記載の無収縮セラミック基板の製造方法。   When the hard-to-sinter constraining layer is formed on the upper and lower parts of the ceramic laminate provided with the internal electrode circuit pattern, the constraining layer is sintered with the ceramic laminate to remove the ceramic laminate. The method for producing a non-shrinkable ceramic substrate according to claim 21, wherein shrinkage sintering is induced. 前記有機層は、前記表面電極が焼結される温度区間では残存し、前記セラミック積層体が焼結される温度区間では、熱分解されて除去される請求項１４に記載の無収縮セラミック基板の製造方法。   The non-shrinkable ceramic substrate according to claim 14, wherein the organic layer remains in a temperature zone where the surface electrode is sintered, and is thermally decomposed and removed in a temperature zone where the ceramic laminate is sintered. Production method.
JP2012220192A 2011-10-04 2012-10-02 Multilayer ceramic substrate and manufacturing method thereof Expired - Fee Related JP5563036B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110100717A KR101214691B1 (en) 2011-10-04 2011-10-04 Multilayered ceramic substrate and method for preparing the same
KR10-2011-0100717 2011-10-04

Publications (2)

Publication Number Publication Date
JP2013080927A true JP2013080927A (en) 2013-05-02
JP5563036B2 JP5563036B2 (en) 2014-07-30

Family

ID=47908112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012220192A Expired - Fee Related JP5563036B2 (en) 2011-10-04 2012-10-02 Multilayer ceramic substrate and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP5563036B2 (en)
KR (1) KR101214691B1 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267742A (en) * 2000-03-15 2001-09-28 Matsushita Electric Ind Co Ltd Method of manufacturing ceramic multilayer board, and conductor paste used for the same
JP2002127117A (en) * 2000-10-30 2002-05-08 Kyocera Corp Method for manufacturing green sheet and method for manufacturing electronic component
JP2002260954A (en) * 2001-03-02 2002-09-13 Tdk Corp Ceramic green body and manufacturing of ceramic electronic component
JP2002329970A (en) * 2001-04-27 2002-11-15 Kyocera Corp Method of manufacturing multilayer wiring board
JP2002359465A (en) * 2001-05-30 2002-12-13 Kyocera Corp Method of manufacturing multilayered wiring board
JP2005116484A (en) * 2003-10-10 2005-04-28 Tanaka Kikinzoku Kogyo Kk Conductive paste
JP2005197332A (en) * 2004-01-05 2005-07-21 Matsushita Electric Ind Co Ltd Manufacturing method for ceramic electronic part
JP2005210031A (en) * 2004-01-26 2005-08-04 Kyocera Corp Wiring substrate
JP2007324420A (en) * 2006-06-01 2007-12-13 Tdk Corp Ceramic substrate and composite wiring board, and manufacturing method thereof
JP2008227204A (en) * 2007-03-14 2008-09-25 Sumitomo Electric Ind Ltd Conductive paste for via filling

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5024064B2 (en) 2008-01-15 2012-09-12 株式会社村田製作所 Multilayer ceramic substrate and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267742A (en) * 2000-03-15 2001-09-28 Matsushita Electric Ind Co Ltd Method of manufacturing ceramic multilayer board, and conductor paste used for the same
JP2002127117A (en) * 2000-10-30 2002-05-08 Kyocera Corp Method for manufacturing green sheet and method for manufacturing electronic component
JP2002260954A (en) * 2001-03-02 2002-09-13 Tdk Corp Ceramic green body and manufacturing of ceramic electronic component
JP2002329970A (en) * 2001-04-27 2002-11-15 Kyocera Corp Method of manufacturing multilayer wiring board
JP2002359465A (en) * 2001-05-30 2002-12-13 Kyocera Corp Method of manufacturing multilayered wiring board
JP2005116484A (en) * 2003-10-10 2005-04-28 Tanaka Kikinzoku Kogyo Kk Conductive paste
JP2005197332A (en) * 2004-01-05 2005-07-21 Matsushita Electric Ind Co Ltd Manufacturing method for ceramic electronic part
JP2005210031A (en) * 2004-01-26 2005-08-04 Kyocera Corp Wiring substrate
JP2007324420A (en) * 2006-06-01 2007-12-13 Tdk Corp Ceramic substrate and composite wiring board, and manufacturing method thereof
JP2008227204A (en) * 2007-03-14 2008-09-25 Sumitomo Electric Ind Ltd Conductive paste for via filling

Also Published As

Publication number Publication date
KR101214691B1 (en) 2012-12-21
JP5563036B2 (en) 2014-07-30

Similar Documents

Publication Publication Date Title
JP4793447B2 (en) Multilayer ceramic substrate, method for manufacturing the same, and electronic component
JP4803185B2 (en) Manufacturing method of ceramic multilayer substrate and aggregate substrate of ceramic multilayer substrate
JPWO2009069398A1 (en) Ceramic composite multilayer substrate, method for manufacturing the same, and electronic component
WO2017154692A1 (en) Composite substrate and method for manufacturing composite substrate
JP2011040604A (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2021176202A (en) Ceramic substrate and electronic component built-in module
JP4826356B2 (en) Manufacturing method of ceramic substrate
WO2018163982A1 (en) Multilayered substrate
JPWO2006040941A1 (en) Multilayer ceramic component and manufacturing method thereof
JP4497247B2 (en) Manufacturing method of multilayer ceramic electronic component
JP5563036B2 (en) Multilayer ceramic substrate and manufacturing method thereof
TW507484B (en) Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same
JP4110536B2 (en) Multilayer ceramic aggregate substrate and method for producing multilayer ceramic aggregate substrate
JP2007053294A (en) Process for manufacturing multilayer ceramic electronic component
JP4735018B2 (en) Multilayer ceramic substrate and manufacturing method thereof
US8241449B2 (en) Method for producing ceramic body
JP2007221115A (en) Manufacturing method of conductor paste and multilayer ceramic substrate
JP2008159726A (en) Multilayer wiring substrate
JP2006173240A (en) Method for manufacturing ceramic substrate
TW200911072A (en) Multi-layer ceramic substrate with embedded cavity and manufacturing method thereof
JP2012186327A (en) Ceramic substrate and method for manufacturing ceramic substrate
JP4645962B2 (en) Multilayer ceramic substrate
JP4610185B2 (en) Wiring board and manufacturing method thereof
JP2004146701A (en) Method for manufacturing glass ceramic substrate
WO2018003262A1 (en) Composite substrate and method for manufacturing composite substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140611

R150 Certificate of patent or registration of utility model

Ref document number: 5563036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees