JP2013078228A - Switching power-supply device - Google Patents
Switching power-supply device Download PDFInfo
- Publication number
- JP2013078228A JP2013078228A JP2011217627A JP2011217627A JP2013078228A JP 2013078228 A JP2013078228 A JP 2013078228A JP 2011217627 A JP2011217627 A JP 2011217627A JP 2011217627 A JP2011217627 A JP 2011217627A JP 2013078228 A JP2013078228 A JP 2013078228A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control signal
- node
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、力率改善(Power Factor Control;以下「PFC」という。)機能付きの直列共振コンバータ等のスイッチング電源装置に関するものである。 The present invention relates to a switching power supply device such as a series resonant converter having a power factor control (hereinafter referred to as “PFC”) function.
従来、スイッチング電源装置である直列共振コンバータの一種であるLLCコンバータが知られている。例えば、下記の特許文献1、2等には、高調波対策付きPFC回路を備えたハーフブリッジ(HB)LLCコンバータの技術が記載されている。このHBLLコンバータは、力率を改善するための前段のPFC回路と、直流(以下「DC」という。)電圧をレベルの異なるDC電圧に変換する後段のDC/DCコンバータとにより構成されている。PFC回路は、力率改善により入力電圧を安定化する回路であり、PFC制御部によりオン/オフがデューティ(Duty)制御されるスイッチ素子を有している。DC/DCコンバータは、DC/DC制御部によりオン/オフがパルス幅変調(以下「PWM」という。)制御されるスイッチ素子と、変圧器(以下「トランス」という。)を有するLLC共振回路等とにより構成されている。
2. Description of the Related Art Conventionally, an LLC converter that is a kind of series resonant converter that is a switching power supply device is known. For example, the following
しかしながら、従来のスイッチング電源装置では、PFC回路をスイッチング制御するためのPFC制御部と、DC/DCコンバータをスイッチング制御するためのDC/DC制御部と、が各々必要になるので、回路構成が複雑であって部品点数が多く、小型化及び低コスト化には適さない等の課題があった。 However, the conventional switching power supply apparatus requires a PFC control unit for controlling the switching of the PFC circuit and a DC / DC control unit for controlling the switching of the DC / DC converter, so that the circuit configuration is complicated. However, the number of parts is large, and there are problems such as being unsuitable for downsizing and cost reduction.
本発明のスイッチング電源装置は、第1出力端子及び第2出力端子を有し、交流(以下「AC」という。)入力電圧を整流して前記第1出力端子及び前記第2出力端子から出力する整流回路と、前記第1出力端子及び前記第2出力端子に対して並列に接続された第1入力コンデンサと、第1ノード及び前記第2出力端子間に直列に接続された第2入力コンデンサと、前記第1出力端子及び第2ノード間に直列に接続されたインダクタと、前記第1ノード及び前記第2ノード間に直列に接続され、第1制御信号によりオン/オフ動作する第1スイッチング素子と、前記第2ノード及び前記第2出力端子間に直列に接続され、第2制御信号によりオン/オフ動作する第2スイッチング素子と、前記第1ノード及び前記第2ノードに対して並列に接続された周波数制御可能な周波数可変回路と、前記周波数可変回路の出力電圧を整流及び平滑してDC出力電圧を出力する整流平滑回路と、所定の電圧及び前記DC出力電圧に基づき、パルスからなる前記第2制御信号を生成して前記第2スイッチング素子に与えると共に、前記第2制御信号の立ち下がり及び立ち上がりエッジに対してそれぞれ所定のデッドタイムを有する相補的なパルスからなる前記第1制御信号を生成して前記第1スイッチング素子に与える制御部と、を備えたことを特徴とする。 The switching power supply device of the present invention has a first output terminal and a second output terminal, rectifies an alternating current (hereinafter referred to as “AC”) input voltage, and outputs the rectified voltage from the first output terminal and the second output terminal. A rectifier circuit; a first input capacitor connected in parallel to the first output terminal and the second output terminal; a second input capacitor connected in series between the first node and the second output terminal; An inductor connected in series between the first output terminal and the second node, and a first switching element connected in series between the first node and the second node and performing an on / off operation in response to a first control signal. And a second switching element connected in series between the second node and the second output terminal, and turned on / off by a second control signal, and connected in parallel to the first node and the second node. A frequency controllable frequency variable circuit, a rectifying / smoothing circuit for rectifying and smoothing an output voltage of the frequency variable circuit to output a DC output voltage, and a pulse based on a predetermined voltage and the DC output voltage. A second control signal is generated and applied to the second switching element, and the first control signal including complementary pulses each having a predetermined dead time with respect to a falling edge and a rising edge of the second control signal. A control unit that generates and applies the first switching element to the first switching element.
本発明のスイッチング電源装置によれば、共通の制御部によって第1スイッチング素子及び第2スイッチング素子をスイッチングし、周波数可変回路の周波数制御とPFCのPWM制御とを行うようにしたので、回路構成が簡単になって部品点数を削減でき、スイッチング電源装置を小型化できると共に、低コストが可能になる。更に、第1ノードの電圧を一定に制御できるので、AC入力電圧を例えばAC100V系でも、あるいはAC200V系でも動作するオールラウンド化が可能になる。 According to the switching power supply device of the present invention, the first switching element and the second switching element are switched by the common control unit to perform the frequency control of the frequency variable circuit and the PWM control of the PFC. The number of parts can be simplified and the switching power supply apparatus can be reduced in size and cost can be reduced. Furthermore, since the voltage of the first node can be controlled to be constant, it is possible to make the AC input voltage all-round so that the AC input voltage can be operated even in the AC 100V system or the AC 200V system, for example.
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。 Modes for carrying out the present invention will become apparent from the following description of the preferred embodiments when read in light of the accompanying drawings. However, the drawings are only for explanation and do not limit the scope of the present invention.
(実施例1の構成)
図1は、本発明の実施例1におけるスイッチング電源装置の構成を示す概略の回路図である。
(Configuration of Example 1)
FIG. 1 is a schematic circuit diagram showing a configuration of a switching power supply apparatus according to
このスイッチング電源装置は、例えば、PFC機能付き非対称HBLLCコンバータであり、AC100V又はAC200VのAC入力電圧Vacを整流する整流回路1を有している。整流回路1の第1出力端子(例えば、+出力端子)1a及び第2出力端子(例えば、−出力端子)1bには、第1入力コンデンサ2が並列に接続されている。+出力端子1aには、電圧V2が現れる。−出力端子1bには、接続点であるノードND1が接続されている。ノードND1と、電圧V3が現れる第1ノードND2との間には、第2入力コンデンサ4が直列に接続されている。+出力端子1aには、電流I4が流れるインダクタ4を介して、第2ノードND3が直列に接続されている。第2ノードND3には、電圧V4が現れる。
This switching power supply device is, for example, an asymmetric HBLLC converter with a PFC function, and includes a
第1ノードND2及び第2ノードND3間には、可変のパルスからなる第1制御信号S1によりオン/オフ動作する第1スイッチ素子(例えば、電界効果トランジスタであるNチャネル型のパワーMOSトランジスタ、以下「NMOS」という。)5が直列に接続されている。NMOS5に電流I5が流れると、そのドレインに電圧V5が現れる。更に、第2ノードND3とノードND1との間にも、可変のパルスからなる第2制御信号S2によりオン/オフ動作する第2スイッチング素子(例えば、電界効果トランジスタであるNMOS)6が直列に接続されている。NMOS6に電流I6が流れると、そのドレインに電圧V6が現れる。第2制御信号S2は、高レベル(以下「Hレベル」という。)と低レベル(以下「Lレベル」という。)に遷移するパルスからなる信号である。第1制御信号S1は、第2制御信号S2のパルスの立ち上がりエッジ及び立ち下がりエッジに対してそれぞれ所定のデッドタイムを有する相補的なパルスである。デッドタイムとは、NMOS5,6が共にオフ状態になる時間のことである。
Between the first node ND2 and the second node ND3, a first switch element (for example, an N-channel type power MOS transistor which is a field effect transistor, which is turned on / off by a first control signal S1 made of a variable pulse, below) "NMOS") 5 are connected in series. When the current I5 flows through the
NMOS5のドレイン・ソース間には、逆極性の寄生ダイオード5aと寄生容量5bとが、並列に接続されている。同様に、NMOS6のドレイン・ソース間にも、逆極性の寄生ダイオード6aと寄生容量6bとが、並列に接続されている。
Between the drain and source of the
ノードND2及びND3に対して並列に、周波数制御可能な周波数可変回路(例えば、トランスの1次巻線と共振用コンデンサとが直列に接続された共振回路の1つであるLLC共振回路)10が接続されている。LLC共振回路10は、トランス11、励磁電流I12が流れるトランス11の励磁インダクタンス12、共振用チョークコイル(以下単に「共振チョーク」という。)13、及び電流I14が流れる共振用コンデンサ14により構成されている。トランス11は、巻数N1の1次巻線11aと、巻数N2の2次巻線11bとを有し、その1次巻線11aの巻き始め11a1及び巻き終わり11a2に対して並列に接続された励磁インダクタンス12に励磁電流I12が流れると、その巻き始め11a1に電圧V11aが現れる。トランス11の巻数比nは、巻数N1/巻数N2である。
In parallel with the nodes ND2 and ND3, a frequency variable circuit (for example, an LLC resonance circuit which is one of resonance circuits in which a primary winding of a transformer and a resonance capacitor are connected in series) 10 can be controlled. It is connected. The
2次巻線11bの巻き始め11b1及び巻き終わり11b2には、整流回路15が並列に接続されている。整流回路15は、2次巻線11bに生じるAC電流をDC電流に整流する回路であり、2次巻線11bの巻き始め11b1に対して順方向に接続された整流用ダイオード15aと、2次巻線11bの巻き終わり11b2に対して順方向に接続された整流用ダイオード15bと、により構成されている。ダイオード15aのカソードと、2次巻線11bの中間タップとの間には、電流I16が流れる平滑用コンデンサ16が接続されている。整流回路15及び平滑用コンデンサ16により、整流平滑回路が構成されている。平滑用コンデンサ16により平滑されたDC出力電流Io及びDC出力電圧Voは、出力端子17a,17bから出力されて負荷RLへ供給される。
A
このスイッチング電源装置は、第1制御信号S1及び第2制御信号S2を生成するための制御部20を備えている。
This switching power supply device includes a
なお、図1に示す制御部20では、説明を簡単にするために、電流不連続型PFCに対応した回路構成が図示されている。
In addition, in the
制御部20は、所定の電圧(例えば、第1ノードND2の電圧)V3及びDC出力電圧Voに基づき、第2制御信号S2及び第1制御信号S1を生成する回路である。制御部20は、第1演算手段(例えば、演算増幅器であるオペアンプにより構成された反転増幅器)21と、第2演算手段(例えば、オペアンプにより構成された正相増幅器)22とを有している。反転増幅器21は、+入力端子に第1基準電圧Vref1が入力され、−入力端子に電圧V3が入力され、その電圧V3が上昇すると、出力端子から出力される第1変動抑制量(例えば、出力電圧)V21が下降し、電圧V3が下降すると、出力電圧V21が上昇する回路である。正相増幅器22は、−入力端子に第2基準電圧Vref2が入力され、+入力端子に出力電圧Voが入力され、その出力電圧Voが上昇すると、出力端子から出力される第2変動抑制量(例えば、出力電圧)V22も上昇し、出力電圧Voが下降すると、出力電圧V22も下降する回路である。正相増幅器22の出力端子には、三角波発生手段(例えば、三角波発生回路)23が接続されている。
The
三角波発生回路23は、定電流源23a、電圧比較器23b、NPNトランジスタ23c、及びコンデンサ23dを有している。定電流源23aは、+電源電圧VCCが印加されるVCC電源とノードND11との間に接続され、入力される出力電圧V22が上昇すると、電流値が増加し、出力電圧V22が下降すると、電流値が減少する回路である。電圧比較器23bは、−入力端子に入力される基準電圧Vref3と+入力端子に入力されるノードND11の電圧とを比較し、(ノードND11の電圧≧基準電圧Vrer2)の時には出力端子の電圧がHレベルになり、(ノードND11の電圧<基準電圧Vrer2)の時には出力端子の電圧がLレベルになる回路であり、この出力端子に、トランジスタ23cのベースが接続されている。トランジスタ23cは、コレクタがノードND11に接続され、エミッタがグランドGNDに接続され、ベースの電圧がHレベルの時にコレクタ・エミッタ間がオン状態になり、ベースの電圧がLレベルの時にコレクタ・エミッタ間がオフ状態になる素子である。トランジスタ23cのコレクタ及びエミッタには、コンデンサ23dが並列に接続されている。
The triangular
ノードND11と反転増幅器21の出力端子とには、比較手段(例えば、電圧比較器)24が接続されている。電圧比較器24は、−入力端子に入力されるノードND11の電圧と、+入力端子に入力される出力電圧V21とを比較し、(出力電圧V21≧ノードND11の電圧)の時に出力端子の電圧(即ち、第2制御信号S2)をHレベルにし、(出力電圧V21<ノードND11の電圧)の時に出力端子の電圧(即ち、第2制御信号S2)をLレベルにする回路である。電圧比較器24の出力端子には、パルス生成手段(例えば、パルス生成回路)25が接続されている。パルス生成回路25は、電圧比較器24から出力される第2制御信号S2に対して所定のデッドタイムを有する相補的なパルスの第1制御信号S1を出力する回路であり、インバータ及びフリップフロップ回路等により構成されている。
A comparing means (for example, a voltage comparator) 24 is connected to the node ND11 and the output terminal of the inverting
(制御部の動作)
図2(a)、(b)、(c)は、図1中の制御部20の動作を示す概略の波形図であり、同図(a)は定常時の波形図、同図(b)は出力電圧Voが上昇した場合の波形図、及び、同図(c)はノードND2の電圧V3が上昇した場合の波形図である。
(Operation of control unit)
FIGS. 2A, 2B, and 2C are schematic waveform diagrams showing the operation of the
なお、図2(a)〜(c)では、説明を簡単にするために、制御信号S1,S2の波形が、実線で示されるように、デッドタイムを無視して図示されている。但し、図2(a)では、参考のために、デッドタイムを考慮した制御信号S1の波形が、破線にて付加されている。 2A to 2C, the waveforms of the control signals S1 and S2 are illustrated ignoring the dead time as shown by solid lines for the sake of simplicity. However, in FIG. 2A, for reference, the waveform of the control signal S1 considering the dead time is added with a broken line.
図2(a)に示すように、定常時の場合、三角波発生回路23では、トランジスタ23cがオフ状態の間、定電流源23aから供給される電流によりコンデンサ23dが充電され、ノードND11の電圧が上昇して行く。ノードND11の電圧が基準電圧Vrer3を超えると、電圧比較器23bの出力端子がHレベルになり、トランジスタ23cがオン状態になる。トランジスタ23cがオン状態になると、コンデンサ23dに蓄積された電荷がそのトランジスタ23cを介して放電され、ノードND11の電圧が降下して行く。この結果、ノードND11に、三角波の電圧が発生する。
As shown in FIG. 2A, in the steady state, in the triangular
三角波の電圧の上昇時において、この三角波の電圧が、反転増幅器21の出力電圧V21を超えると、電圧比較器24から出力される第2制御信号S2がLレベルに立ち下がる。その後、三角波の電圧の下降時において、この三角波の電圧が、反転増幅器21の出力電圧V21よりも低下すると、電圧比較器24から出力される第2制御信号S2がHレベルに立ち上がる。
When the triangular wave voltage rises and the triangular wave voltage exceeds the output voltage V21 of the inverting
第2制御信号S2がLレベルに立ち下がると、パルス生成回路25により、所定のデッドタイムをおいてそのLレベルが反転され、そのパルス生成回路25から出力される第1制御信号S1がHレベルに立ち上がる。その後、第2制御信号S2がHレベルに立ち上がる時刻の所定のデッドタイム前に、パルス生成回路25により、そのHレベルが反転され、そのパルス生成回路25から出力される第1制御信号S1がLレベルに立ち下がる。
When the second control signal S2 falls to the L level, the
図2(b)に示すように、スイッチング電源装置の出力電圧Voが上昇した場合、正相増幅器22を介して定電流源23aの電流値が増加し、ノードND11から出力される三角波の電圧の周波数が高くなり、第1制御信号S1及び第2制御信号S2の周波数が高くなる。その結果、NMOS5,6のスイッチング周波数が高くなり、後述するように、出力電圧Voの上昇が抑制される。
As shown in FIG. 2B, when the output voltage Vo of the switching power supply rises, the current value of the constant
又、図2(c)に示すように、ノードND2の電圧V3が上昇した場合、反転増幅器21の出力電圧V21が下がり、PWM制御により、電圧比較器24から出力される第2制御信号S2におけるHレベルのパルス幅が狭くなると共に、パルス生成回路25から出力される第1制御信号S1のLレベルのパルス幅が狭くなる。その結果、NMOS6のオン時間が短くなると共に、NMOS5のオフ時間が短くなり、後述するように、ノードND2の電圧V3の上昇が抑制される。
Further, as shown in FIG. 2C, when the voltage V3 of the node ND2 increases, the output voltage V21 of the inverting
なお、以上説明した制御部20の動作は、図1に示す電流不連続型PFCに対応した動作であるが、後述する実施例2の電流連続型PFCに対応した制御部の構成では、略同様の動作が連続的に行われることになる。
The operation of the
(スイッチング電源装置の周波数制御動作)
図3は、図1のスイッチング電源装置の周波数制御動作を示す波形図である。
(Frequency control operation of switching power supply)
FIG. 3 is a waveform diagram showing a frequency control operation of the switching power supply device of FIG.
図3において、tonはNMOS6のオン期間、toffは入力コンデンサ3の充電期間、I4pはインダクタ4に流れる電流I4の最大値、I14pは共振用コンデンサ14に流れる電流I14の最大値、及び、nVoのnはトランス11の巻数比(=N1/N2)である。
In FIG. 3, ton is the on period of the
この図3を参照しつつ、共振チョーク13とNMOS5,6に存在する寄生ダイオード5a,6a及び寄生容量5b,6bとを考慮したスイッチング電源装置の周波数制御動作を説明する。
With reference to FIG. 3, the frequency control operation of the switching power supply device in consideration of the
スイッチング電源装置において、DC出力電圧Voの制御は、NMOS5,6のスイッチング周波数を制御することにより行われる。即ち、スイッチング周波数を上げると出力電圧Voが下がり、スイッチング周波数を下げると、出力電圧Voが上がる。この周波数制御動作は、以下の4つの動作期間M1〜M4に分けることができ、NMOS5,6はソフトスイッチングとなる。
In the switching power supply, the DC output voltage Vo is controlled by controlling the switching frequency of the
(1) 動作期間M1(時刻t0’〜t1の期間、NMOS6はオン、NMOS5はオフ)
(1) Operation period M1 (during time t0 'to t1,
図3の時刻t0’において、NMOS6がオン、NMOS5がオフすると、入力側とコンバータ側の電流ルートが夫々発生する。
When the
入力側において、インダクタ4に流れる電流I4は、コンデンサ2→インダクタ4→NMOS6→コンデンサ2というルートで流れ、この電流I4が増加して行く。この際、インダクタ4に印加される電圧は、V2(t)(=Vac(t)、但し、tは時間)となる。そのため、時刻t0’,t0,t1’経過後の時刻t1における電流I4のピーク値I4pは、
I4p={V2(t)×ton}/L
但し、L:インダクタ4のインダクタンス値
On the input side, the current I4 flowing through the inductor 4 flows along the route of
I4p = {V2 (t) × ton} / L
Where L: inductance value of inductor 4
コンバータ側において、共振チョーク13に流れる電流は、入力コンデンサ3→共振チョーク13→トランス11の1次巻線1a及び励磁インダクタンス12→共振用コンデンサ14→NMOS6→入力コンデンサ3というルートで流れる。この際、共振用コンデンサ14には、負に変化する電流I14が流れる。又、NMOS6に流れる電流I6は、インダクタ4に流れる電流I4と、共振用コンデンサ14に流れる電流I14と、の合成された正に変化する電流波形となる。
On the converter side, the current flowing through the
トランス11の1次巻線11aに電流が流れると、2次巻線11bに誘起され、2次巻線11b→整流用ダイオード15a→平滑用コンデンサ16及び負荷RL→2次巻線11bというルートで電流が流れる。そのため、トランス11の1次巻線11aには、一定の正の電圧V11a(=nVo、但し、n=1次巻数N1/2次巻数N2、Voは出力電圧)が発生する。
When a current flows through the primary winding 11a of the transformer 11, it is induced in the secondary winding 11b and follows the route of the secondary winding 11b → rectifying
これにより、トランス11の励磁インダクタンス12には、負から正へ増加する励磁電流I12が流れる。又、平滑用コンデンサ16には、正に変化する電流I16が流れ、図3中の斜線部が平滑用コンデンサ16への充電電流となる。この平均値がDC出力電流Ioとなるため、この出力電流Ioを中心に充放電が繰り返される。
As a result, an exciting current I12 that increases from negative to positive flows through the
NMOS6がターンオンする時に、このNMOS6の寄生ダイオード6aが導通している状態でターンオンされるため、零電圧スイッチング(以下「ZVS」という。)、及び零電流スイッチング(以下「ZCS」という。)動作となる。
When the
(2) 動作期間M2(時刻t1〜t2’の期間、NMOS6及びNMOS5はオフ) (2) Operating period M2 (periods t1 to t2 ', NMOS6 and NMOS5 are off)
時刻t1において、NMOS6がターンオフ(NMOS5もオフ状態)すると、インダクタ4等の作用により、NMOS6の寄生容量6bは、0Vから電圧V3まで充電されると共に、NMOS5の寄生容量5bが、電圧V3から0Vまで放電される。NMOS6がターンオフする瞬間は、このNMOS6の寄生容量6bの電圧が、0Vから傾斜を持って充電されるため、ZVS動作となる。
At time t1, when the
入力側のインダクタ4に蓄えられたエネルギーは、NMOS6及びNMOS5の寄生容量6b,5bの充放電が終了すると、インダクタ4→NMOS5の寄生ダイオード5a→入力コンデンサ3→入力コンデンサ2というルートで回生され続ける。
The energy stored in the inductor 4 on the input side continues to be regenerated along the route of the inductor 4 → the parasitic diode 5a of the
又、コンバータ側の共振チョーク13やトランス11の励磁インダクタンス12に蓄積されたエネルギーは、共振チョーク13→トランス11の1次巻線11a及び励磁インダクタンス12→共振用コンデンサ14→NMOS5の寄生ダイオード5a→共振チョーク13というルートで回生される。
The energy accumulated in the converter
この時、共振チョーク13に蓄積されたエネルギーは、前記のトランス11の1次巻線11aを通して電流が流れるため、このトランス11の磁気作用により、トランス11の2次巻線11b→整流用ダイオード15a→平滑用コンデンサ16及び負荷RL→2次巻線11bというルートで負荷RL側へ供給される。しかし、図3中の電流I16波形から分かるように、共振チョーク13から負荷RL側へ供給される電流は、出力電流Ioよりも低いため、残りは、平滑用コンデンサ16からの放電電流I16となる。
At this time, since the current accumulated in the
(3) 動作期間M3(時刻t2’〜t4の期間、NMOS6はオフ、NMOS5はオン)
(3) Operation period M3 (period of time t2 'to t4,
時刻t2’において、NMOS5がターンオンするが、動作期間M2でインダクタ4及び共振チョーク13等の回生エネルギーが残っているため、NMOS5に流れる電流は、負側より流れる。
At time t2 ', the
時刻t3において、入力側のインダクタ4の回生電流I4は0Aとなり、コンバータ側の共振電流I14が流れる。共振用コンデンサ14が図1の回路図に示した+方向に入力コンデンサ3の電圧(V3×1/2)が充電されているため、NMOS5がターンオンして時刻t3に達すると、前記共振電流I14は、共振用コンデンサ14→トランス11の1次巻線11a及び励磁インダクタンス12→共振チョーク13→NMOS5→共振用コンデンサ14というルートで流れる。
At time t3, the regenerative current I4 of the input-side inductor 4 becomes 0A, and the converter-side resonance current I14 flows. Since the
そのため、トランス11の磁気作用により、2次側には、2次巻線11bの巻き終わり11b2→整流用ダイオード15b→平滑用コンデンサ16及び負荷RL→2次巻線11bの巻き始め11b1というルートで電流が流れ、負荷RL側にエネルギーが伝達される。
Therefore, due to the magnetic action of the transformer 11, on the secondary side, the winding end 11b2 of the secondary winding 11b → the rectifying
(4) 動作期間M4(時刻t4〜t5’の期間、NMOS6はオフ、NMOS5はオフ) (4) Operation period M4 (period from time t4 to t5 ', NMOS6 is off and NMOS5 is off)
時刻t4において、NMOS5がターンオフすると、共振チョーク13や励磁インダクタンス12に蓄積された電流で、NMOS5の寄生容量5bを0Vから電圧V3まで充電すると共に、NMOS6の寄生容量6bを電圧V3から0Vへ放電し、時刻t5で動作を完了する。この期間、負荷RLには、平滑用コンデンサ16より出力電流Ioが供給される。
At time t4, when the
以上のように、スイッチング周期の主な4つの動作期間M1〜M4について説明をした。入力側のインダクタ4に流れるピーク電流I4pは、図3に示すように、商用のAC入力電圧Vacの瞬時値に比例して三角波の電流I4が流れるため、入力コンデンサ2でフィルタ処理されて平均値にされると、AC入力電流はAC入力電圧Vacと相似な電流波形となり、力率及び高調波電流が改善されることになる。
As described above, the four main operation periods M1 to M4 of the switching cycle have been described. As shown in FIG. 3, the peak current I4p flowing through the inductor 4 on the input side is filtered by the
(スイッチング電源装置のPFC動作)
図4(a)、(b)は、図1のスイッチング電源装置のPFC動作を示す概略の波形図であり、同図(a)は定常時の波形図、及び、同図(b)はノードND2の電圧V3の上昇時における波形図である。
(PFC operation of switching power supply)
4 (a) and 4 (b) are schematic waveform diagrams showing the PFC operation of the switching power supply device of FIG. 1. FIG. 4 (a) is a waveform diagram in a steady state and FIG. 4 (b) is a node. It is a wave form diagram at the time of the rise of the voltage V3 of ND2.
なお、図4(a)、(b)では、説明を簡単にするために、制御信号S1,S2の波形が、デッドタイムを無視して図示されている。 4A and 4B, the waveforms of the control signals S1 and S2 are shown ignoring the dead time for the sake of simplicity.
図4(a)に示すように、定常時の場合、制御部20内の反転増幅器21は、ノードND2の電圧V3と基準電圧Vref1とを比較し、所定の出力電圧V21を電圧比較器24の+入力端子へ出力する。電圧比較器24は、三角波発生回路23のノードND11から出力された三角波の電圧と、出力電圧V21とを比較し、所定のHレベルのパルス幅の第2制御信号S2を出力する。第2制御信号S2は、パルス生成回路25により、所定のデッドタイムをおいて反転され、そのパルス生成回路25から所定のLレベルのパルス幅の第1制御信号S1が出力される。
As shown in FIG. 4A, in the steady state, the inverting
第2制御信号S2がHレベル、及び第1制御信号S1がLレベルになる動作期間M1の場合、第2制御信号S2のHレベルによってNMOS6がオンし、第1制御信号S1のLレベルによってNMOS5がオフする。すると、前述したように、入力コンデンサ2→インダクタ4→NMOS6→入力コンデンサ2という電流ルートと、入力コンデンサ3→共振チョーク13→トランス11の1次巻線11a及び励磁インダクタンス12→共振用コンデンサ14→NMOS6→入力コンデンサ3という電流ルートと、に電流が流れる。そのため、インダクタ4を流れる電流I4が増加して行くと共に、NMOS6を流れる電流I6も増加して行く。この際、NMOS5には電流I5が流れない。
In the operation period M1 in which the second control signal S2 is at the H level and the first control signal S1 is at the L level, the
第2制御信号S2がLレベル、及び第1制御信号S1がHレベルになる動作期間M3の場合、第2制御信号S2のLレベルによってNMOS6がオフし、第1制御信号S1のHレベルによってNMOS5がオンする。すると、インダクタ4に流れる電流I4が0Aへと減少して行く。この際、NMOS5がオンすることで、このNMOS5を流れる電流I5が、負電流値から正電流値へと増加していく。
In the operation period M3 in which the second control signal S2 is at the L level and the first control signal S1 is at the H level, the
図4(b)に示すように、ノードND2の電圧V3が上昇した場合、制御部20内の反転増幅器21の出力電圧V21が下がり、電圧比較器24から出力される第2制御信号S2におけるHレベルのパルス幅が狭くなると共に、パルス生成回路25から出力される第1制御信号S1のLレベルのパルス幅が狭くなる。その結果、NMOS6のオン時間が短くなると共に、NMOS5のオフ時間が短くなり、ノードND2の電圧V3の上昇が抑制される。
As shown in FIG. 4B, when the voltage V3 of the node ND2 increases, the output voltage V21 of the inverting
これに対し、ノードND2の電圧V3が下降した場合、制御部20内の反転増幅器21の出力電圧V21が上がり、電圧比較器24から出力される第2制御信号S2におけるHレベルのパルス幅が広くなると共に、パルス生成回路25から出力される第1制御信号S1のLレベルのパルス幅が広くなる。その結果、NMOS6のオン時間が長くなると共に、NMOS5のオフ時間が長くなり、ノードND2の電圧V3の下降が抑制される。
On the other hand, when the voltage V3 at the node ND2 decreases, the output voltage V21 of the inverting
以上のようなPWM制御により、ノードND2の電圧V3と、入力コンデンサ3を流れる電流I3の力率が改善される。
By the PWM control as described above, the power factor of the voltage V3 of the node ND2 and the current I3 flowing through the
(実施例1の効果)
本実施例1のスイッチング電源装置によれば、共通の制御部20によってNMOS5,6をスイッチングし、LLC共振回路10の周波数制御とPFCのPWM制御とを行うようにしたので、回路構成が簡単になって部品点数を削減でき、スイッチング電源装置を小型化できると共に、低コストが可能になる。更に、入力コンデンサ3の電圧を一定に制御できるので、AC入力電圧Vacを例えば商用のAC100V系でも、あるいはAC200V系でも動作するオールラウンド化が可能になる。
(Effect of Example 1)
According to the switching power supply device of the first embodiment, the
(実施例1の変形例)
図5は、図1中の制御部の変形例を示す概略の回路図であり、図1中の要素と共通の要素には共通の符号が付されている。
(Modification of Example 1)
FIG. 5 is a schematic circuit diagram showing a modified example of the control unit in FIG. 1, and elements common to those in FIG. 1 are denoted by common reference numerals.
この変形例の制御部20Aでは、図1中の制御部20における反転増幅器21が省略され、所定の電圧Vrefが電圧比較器24の+入力端子に入力される構成になっている。
In the
変動が小さな負荷RLに対してDC出力電圧Vo及びDC出力電流Ioを供給するスイッチング電源装置では、ノードND2の電圧V3の変動も小さい。そのため、反転増幅器21を省略し、予め設定された所定の電圧Vrerを電圧比較器24の+入力端子に入力するような構成に変形しても、実際の運用上において支障がなく、従来よりも力率及び高調波電流を改善できる。しかも、反転増幅器21の省略により、制御部20Aの回路構成を簡略化できる。
In the switching power supply device that supplies the DC output voltage Vo and the DC output current Io to the load RL with a small fluctuation, the fluctuation of the voltage V3 of the node ND2 is also small. Therefore, even if the inverting
(制御部の構成)
図6は、本発明の実施例2における制御部を示す概略の回路図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
(Configuration of control unit)
FIG. 6 is a schematic circuit diagram illustrating a control unit according to the second embodiment of the present invention. Elements common to the elements in FIG. 1 illustrating the first embodiment are denoted by common reference numerals.
本実施例2の制御部20Bは、電流連続型PFCに対応したものであり、実施例1の制御部20内の反転増幅器21に代えて、積分手段(例えば、積分回路)26、乗算手段(例えば、乗算器)27、及び第1比較手段(例えば、電流比較器)28が設けられている。
The
積分回路26は、第1基準電圧Vrer1に対して第1ノードND2の電圧V3の変動量を積分して積分電圧値(例えば、出力電圧)V26を求める回路であり、オペアンプ26a及びコンデンサ26bにより構成されている。オペアンプ26aおいて、+入力端子には第1基準電圧Vref1が入力されると共に、−入力端子には電圧V3が入力される。オペアンプ26aの−入力端子と出力端子との間には、コンデンサ26bが接続され、更に、その出力端子に、乗算器27が接続されている。乗算器27は、出力電圧V26と整流回路1における+出力端子1aの電圧V2とを乗算して、この乗算結果に応じた電流の乗算値(例えば、出力電流)I27を求める回路であり、この出力側に、電流比較器28の−入力端子が接続されている。
The integrating
電流比較器28は、−入力端子に入力される出力電流I27と、インダクタ4に流れる電流I4と、を比較してこの比較結果に応じた電圧の第1変動抑制量(例えば、出力電圧)V28を求める回路であり、この出力側に、第2比較手段としての電圧比較器24の+入力端子が接続されている。電圧比較器24の−入力端子には、実施例1と同様に、三角波発生回路23のノードND11が接続されている。その他の構成は、実施例1の制御部20と同様である。
The
(制御部の動作)
制御部20Bの動作を、実施例1における制御部20の動作波形である図2(a)〜(c)を参照しつつ説明する。
(Operation of control unit)
The operation of the
なお、図2(a)〜(c)において、実施例1の出力電圧V21は、本実施例2の出力電圧V28に相当する。 2A to 2C, the output voltage V21 of the first embodiment corresponds to the output voltage V28 of the second embodiment.
図2(a)に示すように、定常時の場合、実施例1と同様に、三角波発生回路23のノードND11に、三角波の電圧が発生する。
As shown in FIG. 2A, in the steady state, a triangular wave voltage is generated at the node ND11 of the triangular
三角波の電圧の上昇時において、この三角波の電圧が、電流比較器28の出力電圧V28(実施例1の反転増幅器21の出力電圧V21に相当)を超えると、実施例1と同様に、電圧比較器24から出力される第2制御信号S2がLレベルに立ち下がる。その後、三角波の電圧の下降時において、この三角波の電圧が、電流比較器28の出力電圧V28よりも低下すると、電圧比較器24から出力される第2制御信号S2がHレベルに立ち上がる。
When the voltage of the triangular wave rises, if the voltage of the triangular wave exceeds the output voltage V28 of the current comparator 28 (corresponding to the output voltage V21 of the inverting
実施例1と同様に、第2制御信号S2がLレベルに立ち下がると、パルス生成回路25から出力される第1制御信号S1がHレベルに立ち上がる。その後、第2制御信号S2がHレベルに立ち上がる時刻の所定のデッドタイム前に、パルス生成回路25から出力される第1制御信号S1がLレベルに立ち下がる。
As in the first embodiment, when the second control signal S2 falls to the L level, the first control signal S1 output from the
図2(b)に示すように、スイッチング電源装置のDC出力電圧Voが上昇した場合、実施例1と同様に、ノードND11から出力される三角波の電圧の周波数が高くなり、第1制御信号S1及び第2制御信号S2の周波数が高くなる。その結果、NMOS5,6のスイッチング周波数が高くなり、出力電圧Voの上昇が抑制される。
As shown in FIG. 2B, when the DC output voltage Vo of the switching power supply rises, the frequency of the triangular wave voltage output from the node ND11 increases as in the first embodiment, and the first control signal S1 And the frequency of 2nd control signal S2 becomes high. As a result, the switching frequency of the
又、図2(c)に示すように、ノードND2の電圧V3が上昇した場合、この上昇分が積分回路26にて反転されて積分され、この出力電圧V26が乗算器27へ入力される。乗算器27において、入力された出力電圧V26と、整流回路1の+出力端子1aにおける電圧V2と、が乗算され、この出力電流I27が電流比較器28の−入力端子に入力される。電流比較器28において、−入力端子に入力された出力電流I27と、+入力端子に入力されたインダクタ4の電流I4と、が比較され、この比較結果に応じた出力電圧V28が低下し、電圧比較器24の+入力端子に入力される。すると、PWM制御により、電圧比較器24から出力される第2制御信号S2におけるHレベルのパルス幅が狭くなると共に、パルス生成回路25から出力される第1制御信号S1のLレベルのパルス幅が狭くなる。その結果、NMOS6のオン時間が短くなると共に、NMOS5のオフ時間が短くなり、ノードND2の電圧V3の上昇が抑制される。
Further, as shown in FIG. 2C, when the voltage V3 of the node ND2 rises, this rise is inverted and integrated by the integrating
このような動作が連続的に行われ、NMOS5,6のオン/オフ時間が制御されて、出力電圧Vo及びノードND2の電圧V3が一定値に保持される。
Such an operation is continuously performed, the on / off times of the
(実施例2の効果)
本実施例2によれば、共通の制御部20BによってNMOS5,6をスイッチングし、LLC共振回路10の周波数制御とPFCのPWM制御とを行うようにしたので、実施例1と略同様の効果がある。
(Effect of Example 2)
According to the second embodiment, the
(実施例1、2の他の変形例)
本発明は、上記実施例1、2やその変形例に限定されず、更に他の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(a)〜(e)のようなものがある。
(Other variations of Examples 1 and 2)
The present invention is not limited to the first and second embodiments and the modifications thereof, and can be used and modified in other ways. For example, the following forms (a) to (e) are available as usage forms and modifications.
(a) 図1において、NMOS5,6の寄生容量5b,6bだけでソフトスイッチングすることが難しい場合には、NMOS5,6に対して並列に小容量のコンデンサを接続すれば良い。又、NMOS5,6は、他のトランジスタからなるスイッチング素子により構成しても良い。
(A) In FIG. 1, when it is difficult to perform soft switching only with the
(b) LLC共振回路10は、これに代えて、1次巻線11a及び2次巻線11bを有するトランス11と、共振用コンデンサ14と、を備え、その1次巻線11aと共振用コンデンサ14とが直列に接続された共振回路を設けたり、あるいは、周波数制可能な他の周波数可変回路を設けても良い。励磁インダクタンス12及び共振チョーク13は、外付けしても良い。又、共振チョーク13は、トランス11の漏れインダクタンスで構成しても良い。
(B) The LLC
(c) 図1中の制御部20は、第1演算手段である反転増幅器21、第2演算手段である正相増幅器22、三角波発生手段である三角波発生回路23、比較手段である電圧比較器24、及びパルス発生手段であるパルス生成回路25により構成されているが、それらの第1演算手段、第2演算手段、三角波発生手段、比較手段、及びパルス生成手段は、中央処理装置(以下「CPU」という。)を用いたプログラム制御により実現する構成にしても良い。
(C) The
(d) 図5の制御部20Aは、演算手段である正相増幅器22、三角波発生手段である三角波発生回路23、比較手段である電圧比較器24、及びパルス生成手段であるパルス生成回路25により構成されているが、それらの演算手段、三角波発生手段、比較手段、及びパルス生成手段は、CPUを用いたプログラム制御により実現する構成にしても良い。
(D) The
(e) 図6の制御部20Bは、積分手段である積分回路26、乗算手段である乗算器27、第1比較手段である電流比較器28、演算手段である正相増幅器22、三角波発生手段である三角波発生回路23、第2比較手段である電圧比較器24、及びパルス生成手段であるパルス生成回路25により構成されているが、それらの積分手段、乗算手段、第1比較手段、演算手段、三角波発生手段、第2比較手段、及びパルス生成手段は、CPUを用いたプログラム制御により実現する構成にしても良い。
(E) The
1,15 整流回路
2,3 入力コンデンサ
4 インダクタ
5,6 NMOS
10 LLC共振回路
11 トランス
12 励磁インダクタス
13 共振チョーク
14 共振用コンデンサ
16 平滑用コンデンサ
20,20A,20B 制御部
21 反転増幅器
22 正相増幅器
23 三角波発生回路
24 電圧比較器
25 パルス生成回路
26 積分回路
27 乗算器
28 電流比較器
1,15
DESCRIPTION OF
Claims (7)
前記第1出力端子及び前記第2出力端子に対して並列に接続された第1入力コンデンサと、
第1ノード及び前記第2出力端子間に直列に接続された第2入力コンデンサと、
前記第1出力端子及び第2ノード間に直列に接続されたインダクタと、
前記第1ノード及び前記第2ノード間に直列に接続され、第1制御信号によりオン/オフ動作する第1スイッチング素子と、
前記第2ノード及び前記第2出力端子間に直列に接続され、第2制御信号によりオン/オフ動作する第2スイッチング素子と、
前記第1ノード及び前記第2ノードに対して並列に接続された周波数制御可能な周波数可変回路と、
前記周波数可変回路の出力電圧を整流及び平滑して直流出力電圧を出力する整流平滑回路と、
所定の電圧及び前記直流出力電圧に基づき、パルスからなる前記第2制御信号を生成して前記第2スイッチング素子に与えると共に、前記第2制御信号の立ち下がり及び立ち上がりエッジに対してそれぞれ所定のデッドタイムを有する相補的なパルスからなる前記第1制御信号を生成して前記第1スイッチング素子に与える制御部と、
を備えたことを特徴とするスイッチング電源装置。 A rectifier circuit having a first output terminal and a second output terminal, rectifying an AC input voltage and outputting the rectified voltage from the first output terminal and the second output terminal;
A first input capacitor connected in parallel to the first output terminal and the second output terminal;
A second input capacitor connected in series between a first node and the second output terminal;
An inductor connected in series between the first output terminal and the second node;
A first switching element connected in series between the first node and the second node and configured to be turned on / off by a first control signal;
A second switching element connected in series between the second node and the second output terminal and configured to be turned on / off by a second control signal;
A frequency controllable frequency variable circuit connected in parallel to the first node and the second node;
A rectifying / smoothing circuit that rectifies and smoothes the output voltage of the frequency variable circuit to output a DC output voltage;
Based on a predetermined voltage and the DC output voltage, the second control signal including a pulse is generated and applied to the second switching element, and predetermined dead with respect to a falling edge and a rising edge of the second control signal. A control unit that generates the first control signal including complementary pulses having time and supplies the first control signal to the first switching element;
A switching power supply device comprising:
1次巻線及び2次巻線を有する変圧器と、共振用コンデンサと、を備え、前記1次巻線と前記共振用コンデンサとが直列に接続された共振回路により構成されていることを特徴とする請求項1記載のスイッチング電源装置。 The frequency variable circuit is:
A transformer having a primary winding and a secondary winding, and a resonance capacitor, and comprising a resonance circuit in which the primary winding and the resonance capacitor are connected in series. The switching power supply device according to claim 1.
前記変圧器と、前記変圧器の励磁インダクタンスと、共振用チョークコイルと、前記共振用コンデンサと、を備え、前記1次巻線と前記共振用チョークコイルと前記共振用コンデンサとが直列に接続され、前記励磁インダクタンスが前記1次巻線に並列に接続されたLLC共振回路により構成されていることを特徴とする請求項2記載のスイッチング電源装置。 The resonant circuit is:
The transformer, an excitation inductance of the transformer, a resonance choke coil, and the resonance capacitor, and the primary winding, the resonance choke coil, and the resonance capacitor are connected in series. 3. The switching power supply device according to claim 2, wherein the exciting inductance is constituted by an LLC resonant circuit connected in parallel to the primary winding.
前記制御部は、
第1基準電圧に対して前記第1ノードの電圧の変動量に反比例する第1変動抑制量を求める第1演算手段と、
第2基準電圧に対して前記直流出力電圧の変動量に比例する第2変動抑制量を求める第2演算手段と、
前記第2変動抑制量に比例した周波数の三角波の電圧を発生する三角波発生手段と、
前記第1変動抑制量と前記三角波の電圧とを比較してこの比較結果に応じたパルス幅の前記第2制御信号を生成する比較手段と、
前記第2制御信号に対して前記所定のデッドタイムを有する相補的な前記第1制御信号を生成するパルス生成手段と、
を有することを特徴とする請求項1〜3のいずれか1項に記載のスイッチング電源装置。 The predetermined voltage is a voltage of the first node;
The controller is
First computing means for obtaining a first fluctuation suppression amount that is inversely proportional to the fluctuation amount of the voltage at the first node with respect to the first reference voltage;
Second computing means for obtaining a second fluctuation suppression amount proportional to the fluctuation amount of the DC output voltage with respect to the second reference voltage;
A triangular wave generating means for generating a triangular wave voltage having a frequency proportional to the second fluctuation suppression amount;
Comparing means for comparing the first fluctuation suppression amount and the voltage of the triangular wave to generate the second control signal having a pulse width corresponding to the comparison result;
Pulse generating means for generating the first control signal complementary to the second control signal having the predetermined dead time;
The switching power supply device according to any one of claims 1 to 3, wherein:
基準電圧に対して前記直流出力電圧の変動量に比例する変動抑制量を求める演算手段と、
前記変動抑制量に比例した周波数の三角波の電圧を発生する三角波発生手段と、
前記所定の電圧と前記三角波の電圧とを比較してこの比較結果に応じたパルス幅の前記第2制御信号を生成する比較手段と、
前記第2制御信号に対して前記所定のデッドタイムを有する相補的な前記第1制御信号を生成するパルス生成手段と、
を有することを特徴とする請求項1〜3のいずれか1項に記載のスイッチング電源装置。 The controller is
A calculation means for obtaining a fluctuation suppression amount proportional to a fluctuation amount of the DC output voltage with respect to a reference voltage;
A triangular wave generating means for generating a triangular wave voltage having a frequency proportional to the fluctuation suppression amount;
Comparing means for comparing the predetermined voltage with the voltage of the triangular wave and generating the second control signal having a pulse width according to the comparison result;
Pulse generating means for generating the first control signal complementary to the second control signal having the predetermined dead time;
The switching power supply device according to any one of claims 1 to 3, wherein:
前記制御部は、
第1基準電圧に対して前記第1ノードの電圧の変動量を積分して積分電圧値を求める積分手段と、
前記積分電圧値と前記第1出力端子の電圧とを乗算してこの乗算結果に応じた電流の乗算値を求める乗算手段と、
前記乗算値と前記インダクタ4に流れる電流値とを比較してこの比較結果に応じた電圧の第1変動抑制量を求める第1比較手段と、
第2基準電圧に対して前記直流出力電圧の変動量に比例する第2変動抑制量を求める演算手段と、
前記第2変動抑制量に比例した周波数の三角波の電圧を発生する三角波発生手段と、
前記第1変動抑制量と前記三角波の電圧とを比較してこの比較結果に応じたパルス幅の前記第2制御信号を生成する第2比較手段と、
前記第2制御信号に対して前記所定のデッドタイムを有する相補的な前記第1制御信号を生成するパルス生成手段と、
を有することを特徴とする請求項1〜3のいずれか1項に記載のスイッチング電源装置。 The predetermined voltage is a voltage of the first node;
The controller is
Integrating means for integrating an amount of fluctuation of the voltage at the first node with respect to a first reference voltage to obtain an integrated voltage value;
Multiplication means for multiplying the integrated voltage value by the voltage of the first output terminal to obtain a multiplication value of a current corresponding to the multiplication result;
A first comparison means for comparing the multiplication value with a current value flowing through the inductor 4 to obtain a first fluctuation suppression amount of a voltage according to the comparison result;
Calculating means for obtaining a second fluctuation suppression amount proportional to the fluctuation amount of the DC output voltage with respect to the second reference voltage;
A triangular wave generating means for generating a triangular wave voltage having a frequency proportional to the second fluctuation suppression amount;
A second comparing means for comparing the first fluctuation suppression amount and the voltage of the triangular wave to generate the second control signal having a pulse width according to the comparison result;
Pulse generating means for generating the first control signal complementary to the second control signal having the predetermined dead time;
The switching power supply device according to any one of claims 1 to 3, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217627A JP5823235B2 (en) | 2011-09-30 | 2011-09-30 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217627A JP5823235B2 (en) | 2011-09-30 | 2011-09-30 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013078228A true JP2013078228A (en) | 2013-04-25 |
JP5823235B2 JP5823235B2 (en) | 2015-11-25 |
Family
ID=48481312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011217627A Expired - Fee Related JP5823235B2 (en) | 2011-09-30 | 2011-09-30 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5823235B2 (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013236428A (en) * | 2012-05-07 | 2013-11-21 | Sanken Electric Co Ltd | Dc conversion device |
JP2014093810A (en) * | 2012-11-01 | 2014-05-19 | Shindengen Electric Mfg Co Ltd | Switching power supply |
CN104377951A (en) * | 2014-11-12 | 2015-02-25 | 广东美的制冷设备有限公司 | Power factor correction method and device, air conditioner and electric appliance |
CN104779806A (en) * | 2015-04-30 | 2015-07-15 | 广州金升阳科技有限公司 | Asymmetrical half-bridge fly-back converter and control method thereof |
JP2015186433A (en) * | 2014-03-26 | 2015-10-22 | サンケン電気株式会社 | Current resonance type power supply device |
US9641088B2 (en) | 2014-03-06 | 2017-05-02 | Sanken Electric Co., Ltd. | Current resonant power source apparatus |
US9774262B2 (en) | 2013-09-30 | 2017-09-26 | Sanken Electric Co., Ltd. | Current resonance type power supply device |
KR101877019B1 (en) * | 2018-02-13 | 2018-07-10 | 스마트론파워(주) | Smart Turn-onLLC Converter for ZVS(Zero-Voltage-Switching) |
KR101879672B1 (en) * | 2018-02-13 | 2018-07-18 | 스마트론파워(주) | Smart Turn-onConverter for ZVS(Zero-Voltage-Switching) |
KR20190097819A (en) * | 2018-02-13 | 2019-08-21 | 스마트론파워(주) | Smart Turn-onLLC Converter for ZVS(Zero-Voltage-Switching) |
WO2020158859A1 (en) | 2019-02-01 | 2020-08-06 | オムロン株式会社 | Resonant converter, and control circuit and control method for same |
-
2011
- 2011-09-30 JP JP2011217627A patent/JP5823235B2/en not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013236428A (en) * | 2012-05-07 | 2013-11-21 | Sanken Electric Co Ltd | Dc conversion device |
JP2014093810A (en) * | 2012-11-01 | 2014-05-19 | Shindengen Electric Mfg Co Ltd | Switching power supply |
US9774262B2 (en) | 2013-09-30 | 2017-09-26 | Sanken Electric Co., Ltd. | Current resonance type power supply device |
US9641088B2 (en) | 2014-03-06 | 2017-05-02 | Sanken Electric Co., Ltd. | Current resonant power source apparatus |
JP2015186433A (en) * | 2014-03-26 | 2015-10-22 | サンケン電気株式会社 | Current resonance type power supply device |
US9444352B2 (en) | 2014-03-26 | 2016-09-13 | Sanken Electric Co., Ltd. | Current resonance type power supply device |
CN104377951A (en) * | 2014-11-12 | 2015-02-25 | 广东美的制冷设备有限公司 | Power factor correction method and device, air conditioner and electric appliance |
CN104779806A (en) * | 2015-04-30 | 2015-07-15 | 广州金升阳科技有限公司 | Asymmetrical half-bridge fly-back converter and control method thereof |
KR101877019B1 (en) * | 2018-02-13 | 2018-07-10 | 스마트론파워(주) | Smart Turn-onLLC Converter for ZVS(Zero-Voltage-Switching) |
KR101879672B1 (en) * | 2018-02-13 | 2018-07-18 | 스마트론파워(주) | Smart Turn-onConverter for ZVS(Zero-Voltage-Switching) |
KR20190097819A (en) * | 2018-02-13 | 2019-08-21 | 스마트론파워(주) | Smart Turn-onLLC Converter for ZVS(Zero-Voltage-Switching) |
KR102446692B1 (en) | 2018-02-13 | 2022-09-27 | 스마트론파워(주) | Smart Turn-onLLC Converter for ZVS(Zero-Voltage-Switching) |
WO2020158859A1 (en) | 2019-02-01 | 2020-08-06 | オムロン株式会社 | Resonant converter, and control circuit and control method for same |
US11515799B2 (en) | 2019-02-01 | 2022-11-29 | Omron Corporation | Resonant converter controller circuit for controlling resonant converter converting input DC voltage into DC voltage |
Also Published As
Publication number | Publication date |
---|---|
JP5823235B2 (en) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823235B2 (en) | Switching power supply | |
JP4525617B2 (en) | Switching power supply circuit | |
JP3682773B2 (en) | Switching power supply | |
JP4232845B1 (en) | DC converter | |
JP5434371B2 (en) | Resonant switching power supply | |
JP4254884B2 (en) | Power factor correction circuit | |
EP1172924A2 (en) | Switching power supply having an improved power factor by voltage feedback | |
JP2008312359A (en) | Switching power supply device and regulation circuit | |
JP2011019371A (en) | Dc-dc converter | |
JP2012005249A (en) | Switching power supply circuit | |
JP7279852B2 (en) | integrated circuit, power supply | |
JP2014060895A (en) | Power supply device | |
JP2010035370A (en) | Dc-dc converter integrated circuit, and dc-dc converter | |
JP2011087394A (en) | Switching element driving control circuit and switching power supply device | |
JP2015077007A (en) | Switching power supply device | |
JP2008131793A (en) | Dc conversion device | |
JP2004260989A (en) | Switching power supply | |
JP2001190072A (en) | Switching power source | |
JP2009017714A (en) | Switching power circuit | |
JP2011142765A (en) | Full bridge composite resonance type dc-dc converter | |
JP2001309646A (en) | Switching power unit | |
JP4470555B2 (en) | converter | |
JP5381027B2 (en) | DC-DC converter | |
JP2003125582A (en) | Power unit | |
JP5742943B2 (en) | DC-DC converter, DC-DC conversion method, and information device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5823235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |