JP2013077913A - Oscillation device - Google Patents
Oscillation device Download PDFInfo
- Publication number
- JP2013077913A JP2013077913A JP2011215469A JP2011215469A JP2013077913A JP 2013077913 A JP2013077913 A JP 2013077913A JP 2011215469 A JP2011215469 A JP 2011215469A JP 2011215469 A JP2011215469 A JP 2011215469A JP 2013077913 A JP2013077913 A JP 2013077913A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- power supply
- electrostatic protection
- ground potential
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
本発明は、電源電圧の変動による発振周波数の変動を抑え、安定して発振できる発振装置に関する。 The present invention relates to an oscillating device that can stably oscillate while suppressing fluctuations in oscillation frequency due to fluctuations in power supply voltage.
時計や電子機器などに広く用いられる発振装置は、電源電圧の変動の影響を受けることなく、より安定した周波数で発振することが求められている。 Oscillators widely used in timepieces and electronic devices are required to oscillate at a more stable frequency without being affected by fluctuations in power supply voltage.
図3は、従来の発振装置を示す回路図である。従来の発振装置は、入力電圧から一定の出力電圧VREGを生成する定電圧回路10と、生成された定電圧VREGにより水晶振動子XTALを発振する水晶発振回路20と、水晶振動子XTALを備えている。なお、この発振装置はVDDを接地電位とし、VSSを電源電圧としている。
FIG. 3 is a circuit diagram showing a conventional oscillation device. The conventional oscillation device includes a
水晶発振回路20は、発振を増幅させる発振インバータINV、発振を持続させる帰還抵抗RF、発振周波数を調整する発振容量CG、CD、スプリアス発振を防止するダンピング抵抗RDで構成されている。また、水晶発振回路20は水晶振動子XTALを接続する端子XIN、XOUTが設けられており、外部からの静電気による破壊を防ぐために静電保護回路を備えている。
The
XIN端子に設けられた第1の静電保護回路は、接地電位VDD間にダイオード素子DIODE1を接続し、電源電圧VSS間にダイオード素子DIODE2を接続している。XOUT端子設けられた第2の静電保護回路は、接地電位VDD間にダイオード素子DIODE3を接続し、電源電圧VSS間にダイオード素子DIODE4を接続している。これにより、外部から入ってくる静電気を接地電位VDDと電源電圧VSSに逃がすことができる。 In the first electrostatic protection circuit provided at the XIN terminal, the diode element DIODE1 is connected between the ground potential VDD and the diode element DIODE2 is connected between the power supply voltage VSS. In the second electrostatic protection circuit provided with the XOUT terminal, the diode element DIODE3 is connected between the ground potential VDD, and the diode element DIODE4 is connected between the power supply voltage VSS. Thereby, static electricity entering from the outside can be released to the ground potential VDD and the power supply voltage VSS.
水晶発振回路の発振周波数は、XIN、XOUT端子と接地電位VDD間の負荷容量であるCG、CDで調整することができる。しかし実際には、XIN、XOUT端子の負荷容量には、静電保護回路による電源電圧VSS間との寄生容量も含まれているため、電源電圧が変動した場合、寄生容量値が変化してしまうので発振周波数が変動してしまうという問題があった。 The oscillation frequency of the crystal oscillation circuit can be adjusted by CG and CD which are load capacitances between the XIN and XOUT terminals and the ground potential VDD. However, in reality, the load capacitance of the XIN and XOUT terminals includes the parasitic capacitance between the power supply voltage VSS by the electrostatic protection circuit, and therefore the parasitic capacitance value changes when the power supply voltage fluctuates. Therefore, there was a problem that the oscillation frequency fluctuated.
このような問題を解決するために、次のような技術が提案されている。(例えば、特許文献1参照)。図4は、従来の発振装置の他の例を示す回路図である。図4の発振装置は、ダイオード素子DIODE2、DIODE4のアノードを電源電圧VSSではなく定電圧回路の出力VREGに接続している。さらに、XIN、XOUT端子と電源電圧VSS間に静電保護回路であるダイオード素子DIODE7、DIODE8を設けている。そして、ダイオード素子DIODE7、DIODE8のサイズをダイオード素子DIODE2、DIODE4に比べて非常に小さく設計することで、ダイオード素子DIODE7、DIODE8の寄生容量値を小さくして、発振周波数の変動による影響を極力少なくしている。この結果、XIN、XOUT端子の静電気破壊に対する耐圧を損なうことなく、電源電圧が変動しても、定電圧回路の出力電圧VREGは変化しないため、寄生容量値は変化せず、発振周波数の変動を抑え、安定して発振することができる。 In order to solve such problems, the following techniques have been proposed. (For example, refer to Patent Document 1). FIG. 4 is a circuit diagram showing another example of a conventional oscillation device. In the oscillation device of FIG. 4, the anodes of the diode elements DIODE2 and DIODE4 are connected to the output VREG of the constant voltage circuit instead of the power supply voltage VSS. Further, diode elements DIODE7 and DIODE8, which are electrostatic protection circuits, are provided between the XIN and XOUT terminals and the power supply voltage VSS. By designing the size of the diode elements DIODE7 and DIODE8 to be very small compared to the diode elements DIODE2 and DIODE4, the parasitic capacitance values of the diode elements DIODE7 and DIODE8 can be reduced, and the influence of fluctuations in the oscillation frequency can be minimized. ing. As a result, since the output voltage VREG of the constant voltage circuit does not change even if the power supply voltage fluctuates without impairing the breakdown voltage against electrostatic breakdown of the XIN and XOUT terminals, the parasitic capacitance value does not change and the oscillation frequency fluctuates. Suppresses and oscillates stably.
しかしながら、図4の発振装置では、電源電圧が変動による発振周波数の変動を完全に抑えたとは言いがたい。さらに、素子数が増えることによって、発振装置全体のチップ面積を増大してしまうという欠点がある。 However, it cannot be said that the oscillation device of FIG. 4 completely suppresses fluctuations in the oscillation frequency due to fluctuations in the power supply voltage. Further, there is a drawback that the chip area of the entire oscillation device is increased by increasing the number of elements.
本発明は、上記課題に鑑みてなされ、電源電圧の変動による水晶発振回路の寄生容量値の変化を抑えて、発振周波数の変動を抑えて、安定して発振でき、かつ、チップ面積を増大せずに実現できる発振装置を提供することを目的とする。 The present invention has been made in view of the above problems, suppresses a change in the parasitic capacitance value of a crystal oscillation circuit due to a change in power supply voltage, suppresses a change in oscillation frequency, can stably oscillate, and increases a chip area. An object of the present invention is to provide an oscillation device that can be realized without any problem.
本発明は、上記課題を解決するため、水晶振動子を接続する入出力端子に有する静電保護回路のNMOSトランジスタのドレインを接地電位に接続し、ゲートとソースと基板を水晶振動子の入出力端子に接続し、さらに接地電位と電源間に静電保護回路を備え、かつ、水晶発振回路に有する静電保護回路を除くNMOSトランジスタの基板を定電圧回路から発生される定電圧出力に接続すること、を特徴とする発振装置を提供する。 In order to solve the above problems, the present invention connects the drain of the NMOS transistor of the electrostatic protection circuit at the input / output terminal to which the crystal resonator is connected to the ground potential, and connects the gate, source and substrate to the input / output of the crystal resonator. Connected to the terminal, and further provided with an electrostatic protection circuit between the ground potential and the power supply, and the substrate of the NMOS transistor excluding the electrostatic protection circuit included in the crystal oscillation circuit is connected to the constant voltage output generated from the constant voltage circuit An oscillation device characterized by the above is provided.
本発明では、水晶発振回路の静電保護回路のNMOSトランジスタのドレインを接地電位に接続し、ゲートとソースと基板を水晶振動子の入出力端子に接続することにより、静電保護回路の寄生容量値は電源電圧の変動による影響を受けない。さらに、接地電位と電源間に静電保護回路を備えることにより、静電気破壊に対する耐圧を高めることが出来る。また、水晶発振回路の静電保護回路を除くNMOSトランジスタの基板を、定電圧回路から発生される定電圧出力に接続することにより、電源電圧が変動しても、寄生容量値は変化しないので、発振周波数の変動を抑えられ、安定して発振することができる。 In the present invention, the parasitic capacitance of the electrostatic protection circuit is obtained by connecting the drain of the NMOS transistor of the electrostatic protection circuit of the crystal oscillation circuit to the ground potential and connecting the gate, the source, and the substrate to the input / output terminal of the crystal resonator. The value is not affected by fluctuations in power supply voltage. Furthermore, by providing an electrostatic protection circuit between the ground potential and the power supply, the breakdown voltage against electrostatic breakdown can be increased. In addition, by connecting the substrate of the NMOS transistor excluding the electrostatic protection circuit of the crystal oscillation circuit to the constant voltage output generated from the constant voltage circuit, even if the power supply voltage fluctuates, the parasitic capacitance value does not change. The fluctuation of the oscillation frequency can be suppressed and stable oscillation can be achieved.
以下、本発明の実施形態を、図面を参照して説明する。
図1は、本実施形態の発振装置を示す回路図である。
図1に示す本実施形態の発振装置は、入力電圧から一定の出力電圧VREGを生成する定電圧回路10と、生成された定電圧VREGにより水晶振動子XTALを発振する水晶発振回路20と、水晶振動子XTALを備えている。なお、この発振装置はVDDを接地電位とし、VSSを電源電圧としている。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a circuit diagram showing the oscillation device of the present embodiment.
The oscillation device of this embodiment shown in FIG. 1 includes a
水晶発振回路20は、発振を増幅させる発振インバータINV、発振を持続させる帰還抵抗RF、発振周波数を調整する発振容量CG、CD、スプリアス発振を防止するダンピング抵抗RDで構成されている。また、水晶発振回路20は水晶振動子XTALを接続する端子XIN、XOUTが設けられており、外部からの静電気による破壊を防ぐために静電保護回路OFFTR4、OFFTR5を備えている。
The
静電保護回路OFFTR4は、NMOSトランジスタで構成され、ドレインを接地電位VDDに接続し、ゲートとソースと基板をXIN端子に接続している。静電保護回路OFFTR5は、NMOSトランジスタで構成され、ドレインを接地電位VDDに接続し、ゲートとソースと基板をXOUT端子に接続している。これにより、外部から入ってくる静電気を電源電圧VDDに逃がすことができる。従って、静電保護回路OFFTR4、OFFTR5は接地電位VDDに接地しているので、電源電圧が変動しても寄生容量値は変化せず、発振周波数も変動しない。 The electrostatic protection circuit OFFTR4 includes an NMOS transistor, and has a drain connected to the ground potential VDD, and a gate, a source, and a substrate connected to the XIN terminal. The electrostatic protection circuit OFFTR5 includes an NMOS transistor, and has a drain connected to the ground potential VDD, and a gate, a source, and a substrate connected to the XOUT terminal. Thereby, static electricity that enters from the outside can be released to the power supply voltage VDD. Therefore, since the electrostatic protection circuits OFFTR4 and OFFTR5 are grounded to the ground potential VDD, the parasitic capacitance value does not change and the oscillation frequency does not change even if the power supply voltage changes.
さらに、接地電位VDDと電源電圧VSS間に静電保護回路OFFTR3を備えている。静電保護回路OFFTR3は、NMOSトランジスタで構成され、ドレインを接地電位VDDに接続し、ゲートとソースと基板を電源電圧VSSに接続している。これにより、外部から入ってくる静電気を接地電位VDDだけでなく電源電圧VSSにも逃がすことができる。 Further, an electrostatic protection circuit OFFTR3 is provided between the ground potential VDD and the power supply voltage VSS. The electrostatic protection circuit OFFTR3 is configured by an NMOS transistor, and has a drain connected to the ground potential VDD, and a gate, a source, and a substrate connected to the power supply voltage VSS. Thereby, static electricity that enters from the outside can be released not only to the ground potential VDD but also to the power supply voltage VSS.
ここで、静電保護回路OFFTR4、OFFTR5は、静電保護回路OFFTR1、OFFTR2と同一素子サイズ構造のNMOSトランジスタを使用しているため、チップ面積も変わらずに実現できる。
さらに、静電保護回路の接続を変えたことによるXIN、XOUT端子の静電気破壊に対する耐圧の影響もほとんど問題ない。
Here, since the electrostatic protection circuits OFFTR4 and OFFTR5 use NMOS transistors having the same element size structure as the electrostatic protection circuits OFFTR1 and OFFTR2, they can be realized without changing the chip area.
Furthermore, the influence of the withstand voltage on the electrostatic breakdown of the XIN and XOUT terminals due to the change in the connection of the electrostatic protection circuit has little problem.
ここで、本実施形態の発振装置の静電保護回路は、接地電位VDDを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の寄生バイポーラ動作により、接地電位VDDに逃がすことになる。また、正の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の基板とドレインにできる寄生ダイオードの順方向特性により、接地電位VDDに逃がすことになる。 Here, the electrostatic protection circuit of the oscillation device according to the present embodiment operates as follows when the ground potential VDD is used as a reference. Negative static electricity is released to the ground potential VDD by the parasitic bipolar operation of the NMOS transistors OFFTR4 and OFFTR5 for the electrostatic protection circuit. Further, positive static electricity is released to the ground potential VDD due to the forward characteristics of parasitic diodes that can be formed on the substrates and drains of the NMOS transistors OFFTR4 and OFFTR5 for the electrostatic protection circuit.
また、本実施形態の発振装置の静電保護回路は、電源電圧VSSを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の寄生バイポーラ動作により接地電位VDDを通り、静電保護回路用NMOSトランジスタOFFTR3の基板とドレインにできる寄生ダイオードの順方向特性により、電源電圧VSSに逃がすことになる。また、正の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の基板とドレインにできる寄生ダイオードの順方向特性により接地電位VDDを通り、静電保護回路用NMOSトランジスタOFFTR3の寄生バイポーラ動作により、電源電圧VSSに逃がすことになる。 Further, the electrostatic protection circuit of the oscillation device of the present embodiment operates as follows when the power supply voltage VSS is used as a reference. For negative static electricity, due to the parasitic characteristics of the parasitic diode that can pass through the ground potential VDD by the parasitic bipolar operation of the NMOS transistors OFFTR4 and OFFTR5 for the electrostatic protection circuit and can be formed on the substrate and drain of the NMOS transistor OFFTR3 for the electrostatic protection circuit. The power supply voltage VSS is released. For positive static electricity, it passes through the ground potential VDD due to the forward characteristics of parasitic diodes that can be formed on the substrates and drains of the NMOS transistors OFFTR4 and OFFTR5 for electrostatic protection circuits, and the parasitic bipolar of the NMOS transistor OFFTR3 for electrostatic protection circuits. By the operation, the power supply voltage VSS is released.
従って、本実施形態の発振装置の静電保護回路は、XIN、XOUT端子の静電気破壊に対する耐圧に関しても、従来技術と比べてほとんど変わらずに実現できる。そして、電源電圧の変動に対して、寄生容量値が変化しないので、発振周波数も変動しない。 Therefore, the electrostatic protection circuit of the oscillation device of the present embodiment can be realized with almost no change compared to the prior art with respect to the withstand voltage against electrostatic breakdown of the XIN and XOUT terminals. Since the parasitic capacitance value does not change with respect to the fluctuation of the power supply voltage, the oscillation frequency does not change.
なお、接地電位VDDと電源電圧VSS間の静電保護回路をNMOSトランジスタOFFTR3で構成したが、カソードを接地電位VDDに接続し、アノードを電源電圧VSSに接続したダイオードで構成してもよい。 Although the electrostatic protection circuit between the ground potential VDD and the power supply voltage VSS is configured by the NMOS transistor OFFTR3, it may be configured by a diode having a cathode connected to the ground potential VDD and an anode connected to the power supply voltage VSS.
ダイオードで構成した静電保護回路は、接地電位VDDを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の寄生バイポーラ動作により、接地電位VDDに逃がすことになる。正の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の基板とドレインにできる寄生ダイオードの順方向特性により、接地電位VDDに逃がすことになる。 The electrostatic protection circuit formed of a diode operates as follows when the ground potential VDD is used as a reference. Negative static electricity is released to the ground potential VDD by the parasitic bipolar operation of the NMOS transistors OFFTR4 and OFFTR5 for the electrostatic protection circuit. Positive static electricity escapes to the ground potential VDD due to the forward characteristics of parasitic diodes that can be formed on the substrates and drains of the NMOS transistors OFFTR4 and OFFTR5 for the electrostatic protection circuit.
また、ダイオードで構成した静電保護回路は、電源電圧VSSを基準とする場合は、以下のように動作する。負の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の寄生バイポーラ動作により接地電位VDDを通り、静電保護回路用ダイオード素子の順方向特性により、電源電圧VSSに逃がすことになる。正の静電気に対しては、静電保護回路用NMOSトランジスタOFFTR4、OFFTR5の基板とドレインにできる寄生ダイオードの順方向特性により接地電位VDDを通り、静電保護回路用ダイオード素子のアバランシェブレークダウン特性により、電源電圧VSSに逃がすことになる。 In addition, the electrostatic protection circuit formed of a diode operates as follows when the power supply voltage VSS is used as a reference. Negative static electricity passes through the ground potential VDD by the parasitic bipolar operation of the NMOS transistors OFFTR4 and OFFTR5 for the electrostatic protection circuit, and escapes to the power supply voltage VSS due to the forward characteristics of the diode element for the electrostatic protection circuit. . For positive static electricity, it passes through the ground potential VDD due to the forward characteristics of parasitic diodes that can be formed on the substrates and drains of the NMOS transistors OFFTR4 and OFFTR5 for electrostatic protection circuits, and due to the avalanche breakdown characteristics of the diode elements for electrostatic protection circuits. The power supply voltage VSS is released.
従って、図1に示す本実施形態の発振装置と同様の効果を得ることが出来る。
また、本実施形態の発振装置ではXIN、XOUT端子の静電保護回路をNMOSトランジスタOFFTR4、OFFTR5で構成したが、カソードを接地電位VDDに接続し、アノードを各端子に接続したダイオード素子で構成してもよい。そして、接地電位VDDと電源電圧VSS間の静電保護回路は、ダイオード素子またはNMOSトランジスタで構成する。
Therefore, the same effect as that of the oscillation device of this embodiment shown in FIG. 1 can be obtained.
In the oscillation device of this embodiment, the electrostatic protection circuit of the XIN and XOUT terminals is configured by the NMOS transistors OFFTR4 and OFFTR5. May be. The electrostatic protection circuit between the ground potential VDD and the power supply voltage VSS is composed of a diode element or an NMOS transistor.
また、発振装置では、水晶発振回路20において、実装基板へのリーク電流による発振インバータINVの増幅率低下を防止するカップリング容量CCUPを備えたものもある。さらに、カップリング容量CCUPの接続を切替えて使用するために、スイッチ素子を備えている。スイッチ素子は、並列に接続されたNMOSトランジスタMN1とPMOSトランジスタMP1で構成され、夫々のゲートに与えられる入力信号SW、SWXは反対の極性の電圧である。さらに、ダンピング抵抗RDは、ゲートと基板を電源電圧VSSに接続されたNMOSトランジスタで構成されていることもある。
In addition, in some oscillation devices, the
このような構成の発振装置は、電源電圧の変動により、スイッチ素子のNMOSトランジスタMN1の拡散端子と電源電圧VSS間の寄生容量や、ダンピング抵抗MNRDの拡散端子と電源電圧VSS間の寄生容量の値が変化するので、発振周波数が変動してしまう。 In the oscillation device configured as described above, the parasitic capacitance between the diffusion terminal of the NMOS transistor MN1 of the switch element and the power supply voltage VSS and the value of the parasitic capacitance between the diffusion terminal of the damping resistor MNRD and the power supply voltage VSS due to fluctuations in the power supply voltage. Changes, the oscillation frequency fluctuates.
図2は、上記のような回路構成をした、本実施形態の発振装置の他の例を示す回路図である。
静電保護回路OFFTR4は、NMOSトランジスタで構成され、ドレインを接地電位VDDに接続し、ゲートとソースと基板をXIN端子に接続している。静電保護回路OFFTR5は、NMOSトランジスタで構成され、ドレインを接地電位VDDに接続し、ゲートとソースと基板をXOUT端子に接続している。
FIG. 2 is a circuit diagram showing another example of the oscillation device of the present embodiment having the above-described circuit configuration.
The electrostatic protection circuit OFFTR4 includes an NMOS transistor, and has a drain connected to the ground potential VDD, and a gate, a source, and a substrate connected to the XIN terminal. The electrostatic protection circuit OFFTR5 includes an NMOS transistor, and has a drain connected to the ground potential VDD, and a gate, a source, and a substrate connected to the XOUT terminal.
さらに、静電保護回路を除くNMOSトランジスタの基板を定電圧回路10から発生される定電圧出力VREGに接続している。すなわち、ダンピング抵抗MNRDのゲートと基板を定電圧出力VREGに接続し、スイッチ素子のNMOSトランジスタMN1の基板を定電圧出力VREGに接続している。
Further, the substrate of the NMOS transistor excluding the electrostatic protection circuit is connected to the constant voltage output VREG generated from the
これにより、電源電圧が変動しても、定電圧出力VREGは変化しないため、XIN、XOUT端子に付加されている寄生容量値は変化せず、発振周波数も変動しない。なお、ダンピング抵抗MNRDは、ゲート下に高濃度の不純物をドーピングしているので、ゲート―ソース間電圧Vgsに関係なくゲート下には既にチャネルが形成されており、常時オンするようになっている。従って、ダンピング抵抗MNRDは、ゲートと基板の接続を電源電圧VSSから定電圧出力VREGに変更したことによる特性の影響はほとんどない。また、スイッチ素子のNMOSトランジスタMN1はゲートの入力信号SWに対してオンかオフができればよいので、基板を電源電圧VSSから定電圧出力VREGに変更しても効果は同じである。 Thereby, even if the power supply voltage fluctuates, the constant voltage output VREG does not change, so that the parasitic capacitance values added to the XIN and XOUT terminals do not change, and the oscillation frequency does not change. Since the damping resistor MNRD is doped with a high concentration impurity under the gate, a channel is already formed under the gate regardless of the gate-source voltage Vgs, and is always turned on. . Therefore, the damping resistor MNRD is hardly affected by the characteristics caused by changing the connection between the gate and the substrate from the power supply voltage VSS to the constant voltage output VREG. Further, since the NMOS transistor MN1 of the switch element only needs to be able to be turned on or off with respect to the gate input signal SW, the effect is the same even if the substrate is changed from the power supply voltage VSS to the constant voltage output VREG.
以上説明したように、図2に示す本実施形態の発振装置は、電源電圧が変動しても水晶発振回路20の寄生容量値は変化しないので、発振周波数の変動が抑えられ、安定して発振することが可能である。
As described above, the oscillation device of the present embodiment shown in FIG. 2 does not change the parasitic capacitance value of the
以上、本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものではなく、その要旨を逸脱しない範囲内において種々の態様での実施が可能である。 As mentioned above, although the Example of this invention was described, this invention is not limited to these Examples, In the range which does not deviate from the summary, implementation in a various aspect is possible.
10 定電圧回路
20 水晶発振回路
XTAL 水晶振動子
INV 発振インバータ
RF 帰還抵抗
CG、CD 発振容量
RD ダンピング抵抗
CCUP カップリング容量
10
Claims (2)
前記発振回路は、前記水晶振動子を接続する入力端子と出力端子に各々第1の静電保護回路と第2の静電保護回路を備え、
前記発振装置は、接地電位と電源端子間に第3の静電保護回路を備え、
前記第1の静電保護回路は、ドレインが接地電位に接続され、ゲートとソースと基板が前記入力端子に接続されたNMOSトランジスタで構成され、
前記第2の静電保護回路は、ドレインが接地電位に接続され、ゲートとソースと基板が前記出力端子に接続されたNMOSトランジスタで構成され、
前記第3の静電保護回路は、ドレインが接地電位に接続され、ゲートとソースと基板が電源端子に接続されたNMOSトランジスタで構成された、
ことを特徴とする発振装置。 An oscillation device comprising: a constant voltage circuit that generates and outputs a constant voltage from a power supply voltage input to a power supply terminal; and an oscillation circuit that is driven by the constant voltage and oscillates a crystal resonator,
The oscillation circuit includes a first electrostatic protection circuit and a second electrostatic protection circuit at an input terminal and an output terminal for connecting the crystal resonator,
The oscillation device includes a third electrostatic protection circuit between a ground potential and a power supply terminal.
The first electrostatic protection circuit includes an NMOS transistor having a drain connected to a ground potential, a gate, a source, and a substrate connected to the input terminal.
The second electrostatic protection circuit includes an NMOS transistor having a drain connected to a ground potential, a gate, a source, and a substrate connected to the output terminal,
The third electrostatic protection circuit includes an NMOS transistor having a drain connected to a ground potential and a gate, a source, and a substrate connected to a power supply terminal.
An oscillation device characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011215469A JP2013077913A (en) | 2011-09-29 | 2011-09-29 | Oscillation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011215469A JP2013077913A (en) | 2011-09-29 | 2011-09-29 | Oscillation device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013077913A true JP2013077913A (en) | 2013-04-25 |
Family
ID=48481099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011215469A Withdrawn JP2013077913A (en) | 2011-09-29 | 2011-09-29 | Oscillation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013077913A (en) |
-
2011
- 2011-09-29 JP JP2011215469A patent/JP2013077913A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8183947B2 (en) | Low power consuming quartz oscillator circuit with active polarisation | |
US20120242418A1 (en) | Voltage-controlled oscillating circuit and crystal oscillator | |
JP5341698B2 (en) | Semiconductor device | |
EP1699132A1 (en) | Voltage controlled oscillator | |
US7826186B2 (en) | Semiconductor device having an ESD protection circuit | |
US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
JP2008131455A (en) | Oscillator circuit | |
JP2007318397A (en) | Voltage-controlled oscillator and its frequency control method | |
CN210431389U (en) | Oscillator circuit and integrated circuit | |
JP2004096711A (en) | Oscillation circuit, electronic appliance and time piece | |
CN110336558B (en) | Oscillator circuit and integrated circuit | |
US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
JP5883477B2 (en) | Voltage controlled oscillator | |
US7193483B2 (en) | Blocking a leakage current | |
JP5987403B2 (en) | Circuit device, oscillation device, and electronic device | |
JP2013077913A (en) | Oscillation device | |
JP4643838B2 (en) | Integrated circuit for voltage controlled oscillator | |
JP2005252984A (en) | Crystal oscillation circuit | |
JP2005217773A (en) | Voltage-controlled piezoelectric oscillator | |
US8653898B2 (en) | Crystal oscillator circuit | |
KR20160009494A (en) | Analog electronic timepiece | |
CN110932670B (en) | Oscillator circuit and related oscillator device | |
US10658976B1 (en) | Low power crystal oscillator | |
JP2012182663A (en) | Oscillation circuit and electronic apparatus equipped with oscillation circuit | |
JP2010231498A (en) | Constant voltage power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |