JP2013074256A - Multilayer wiring board and high frequency circuit mounted on the same - Google Patents
Multilayer wiring board and high frequency circuit mounted on the same Download PDFInfo
- Publication number
- JP2013074256A JP2013074256A JP2011214415A JP2011214415A JP2013074256A JP 2013074256 A JP2013074256 A JP 2013074256A JP 2011214415 A JP2011214415 A JP 2011214415A JP 2011214415 A JP2011214415 A JP 2011214415A JP 2013074256 A JP2013074256 A JP 2013074256A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- line
- region
- signal line
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
Description
本発明は、多層配線基板及びその多層配線基板に実装された高周波回路に関し、特に、異なる層の高周波伝送線路同士を接続する接続線路と高周波伝送線路との間のインピーダンスの調整に資する誘電体領域を有する多層配線基板及びその多層配線基板に実装された高周波回路に関する。 The present invention relates to a multilayer wiring board and a high-frequency circuit mounted on the multilayer wiring board, and in particular, a dielectric region that contributes to adjustment of impedance between a high-frequency transmission line and a connection line that connects high-frequency transmission lines of different layers. And a high frequency circuit mounted on the multilayer wiring board.
多くの電子機器において、半導体用のパッケージや回路素子を実装するための多層配線基板が広く普及している。このような多層配線基板の表面又は内部には、マイクロストリップ線路やコプレーナ線路等の高周波伝送線路が表層線路又は内層線路として形成される。さらに、異なる層の高周波伝送線路同士を接続するために、回路基板の基板面に平行な面内での信号伝送方向に対して垂直な方向の信号伝送が必要である。このために、異なる層の高周波伝送線路同士を接続する接続線路として、層間を基板面に垂直な方向に貫通するビアホール（via hole）導体が広く使用されている。 In many electronic devices, multilayer wiring boards for mounting semiconductor packages and circuit elements are widely used. A high-frequency transmission line such as a microstrip line or a coplanar line is formed as a surface layer line or an inner layer line on the surface or inside of such a multilayer wiring board. Furthermore, in order to connect the high-frequency transmission lines of different layers, signal transmission in a direction perpendicular to the signal transmission direction in a plane parallel to the substrate surface of the circuit board is necessary. For this reason, a via hole conductor that penetrates between layers in a direction perpendicular to the substrate surface is widely used as a connection line that connects high-frequency transmission lines of different layers.
一方、近年において飛躍的に向上した半導体技術及び高周波技術によって、３ＧＨｚから３０ＧＨｚまでのマイクロ波はもとより、３０ＧＨｚから３００ＧＨｚまでのミリ波の信号処理を行う高周波回路を実装可能な多層配線基板が要求されている。このような高周波用の多層配線基板においては、同軸型の接続線路であるビアホール導体が使用される。 On the other hand, in recent years, semiconductor technology and high-frequency technology that have been dramatically improved require multilayer wiring boards capable of mounting high-frequency circuits that perform millimeter-wave signal processing from 30 GHz to 300 GHz as well as microwaves from 3 GHz to 30 GHz. ing. In such a high-frequency multilayer wiring board, a via-hole conductor that is a coaxial connection line is used.
例えば、特許文献１には、マイクロストリップ線路を構成する信号線路を層間で接続するための、疑似的な同軸型のビアホール導体が開示されている。この特許文献１では、各層の信号線路の周囲にクリアランス領域と呼ばれる誘電体領域（絶縁領域）を介してリング状のグランド導体を設け、層間での信号線路の接続線路は、信号線路接続用のビアホール導体と、このビアホール導体に対して同心円上に配置され、グランド導体同士を接続する８本のビアホール導体とで、擬似的な同軸線路を形成する構造を有している。さらに、同心円上に配置された隣接するビアホール導体の間隔を信号波長の１／４未満に設定して、ビアホール導体を流れる信号の漏洩を防止する構造になっている。 For example, Patent Document 1 discloses a pseudo coaxial via-hole conductor for connecting signal lines constituting a microstrip line between layers. In Patent Document 1, a ring-shaped ground conductor is provided around a signal line of each layer via a dielectric region (insulating region) called a clearance region, and the connection line of the signal line between the layers is used for signal line connection. The via hole conductor and the eight via hole conductors concentrically arranged with respect to the via hole conductor and connecting the ground conductors form a pseudo coaxial line. Further, the interval between adjacent via-hole conductors arranged on concentric circles is set to be less than ¼ of the signal wavelength to prevent leakage of a signal flowing through the via-hole conductor.
また、特許文献２には、信号配線を挟んだ２つのＧＮＤ（グランド）層において、信号端子用スルーホール（ビアホール導体と同義と考えて良い）の周りに設けられるクリアランス領域を、スルーホール中心線を含み、信号配線の信号の流れる方向に垂直な面で２つのクリアランス領域に分け、信号配線が形成されていない側のクリアランス領域の面積が、信号配線が形成されている側のクリアランス領域の面積よりも大きくなるようにクリアランス領域を形成した多層配線基板の構造が開示されている。この異なる面積の２分されたクリアランス領域が、配線インピーダンス調整部として機能する。 Patent Document 2 discloses a clearance area provided around a signal terminal through hole (which may be considered synonymous with a via hole conductor) in two GND (ground) layers sandwiching a signal wiring. Is divided into two clearance areas on a plane perpendicular to the signal flow direction of the signal wiring, and the area of the clearance area on the side where the signal wiring is not formed is the area of the clearance area on the side where the signal wiring is formed A structure of a multilayer wiring board in which a clearance region is formed so as to be larger than that is disclosed. This divide clearance area having a different area functions as a wiring impedance adjustment unit.
しかしながら、特許文献１に記載された疑似同軸線路構造の場合には、マイクロストリップ線路における電磁界分布と疑似同軸線路における電磁界分布とが異なるため、マイクロストリップ線路と疑似同軸線路との間でインピーダンス不整合が生じる。この結果、高周波信号の反射損失が増加する。すなわち、進行波に対する反射波の比率が大きくなるという課題がある。 However, in the case of the quasi-coaxial line structure described in Patent Document 1, the electromagnetic field distribution in the microstrip line is different from the electromagnetic field distribution in the quasi-coaxial line. Inconsistency occurs. As a result, the reflection loss of the high frequency signal increases. That is, there is a problem that the ratio of the reflected wave to the traveling wave increases.
一方、特許文献２においては、異なる面積の２分されたクリアランス領域によりインピーダンスの整合をとることは可能になるが、２分されたクリアランス領域の面積の相違をどのようにして定量的に確定するか不明である。このため、最良のインピーダンス整合を得るまでに試行錯誤を繰り返すことになり、インピーダンス整合の効率的な改善が困難であるという課題がある。 On the other hand, in Patent Document 2, it is possible to achieve impedance matching by using a bisected clearance region having a different area, but how to quantitatively determine the difference in the area of the bisected clearance region. Is unknown. For this reason, trial and error is repeated until the best impedance matching is obtained, and there is a problem that it is difficult to efficiently improve impedance matching.
本発明の目的は、上記課題を解決するためになされたものであり、多層配線基板における異なる層の高周波伝送線路同士を接続する接続線路と高周波伝送線路との間のインピーダンスの調整に資するクリアランス領域（誘電体領域）の設定において、定量的な手法によって、試行錯誤を繰り返すことなく、高周波伝送線路と接続線路との間のインピーダンス不整合を効率的に改善し、高周波信号の反射損失を低減することができる多層配線基板及びその多層配線基板に実装された高周波回路を提供することにある。 An object of the present invention is to solve the above-described problem, and a clearance region that contributes to adjustment of impedance between a connection line and a high-frequency transmission line that connect high-frequency transmission lines of different layers in a multilayer wiring board. In the setting of (dielectric region), it is possible to efficiently improve the impedance mismatch between the high-frequency transmission line and the connection line, and reduce the reflection loss of the high-frequency signal without repeating trial and error by a quantitative method. An object of the present invention is to provide a multilayer wiring board that can be used and a high-frequency circuit mounted on the multilayer wiring board.
上述の目的を達成するために、本発明の第１の観点に係る多層配線基板は、
複数の誘電体基板を積層して形成される多層配線基板において、
前記誘電体基板の一方の面における特定位置から他の特定位置まで延在された特定の導体幅の信号線路及び前記誘電体基板の他方の面に形成された接地導体を有するマイクロストリップ線路と、
前記他の特定位置において前記信号線路と一端が接続され、前記誘電体基板を該誘電体基板面に対して垂直方向に貫通して他端が他の信号線路と接続される第１貫通導体及び該第１貫通導体を中心として一定の半径を有する円筒状に複数配置されて前記誘電体基板を前記垂直方向に貫通し、各一端が前記接地導体と接続され、各他端が他の接地導体と接続される第２貫通導体を有する同軸型の接続線路と、を備え
前記他方の面の前記第１貫通導体が貫通している位置の周囲において、前記誘電体基板がその基板面に平行な面上で、前記接地導体によって囲まれた領域である誘電体領域を前記第１貫通導体が貫通している位置で前記信号線路の延在方向と直交する直線である信号線路直交直線を含む前記他方の面に垂直な面で二分したとき、前記信号線路が形成されている側の前記誘電体領域は、前記信号線路直交直線から前記信号線路が形成されている側に距離ｈをもって平行する領域確定線に基づいて形成され、
前記信号線路の延在方向の中心線を含む前記他方の面に垂直な面である信号線路中心面と前記領域確定線とが交わる点を特定点としたとき、
前記領域確定線に係る前記距離ｈは、前記第２貫通導体から前記特定点への前記接地導体を通る経路の最短距離と、前記第２貫通導体の貫通する方向の対応する前記信号線路の位置から前記第１貫通導体への経路の最短距離の差が所定値以下になるように設定された値であり、
前記信号線路が形成されていない側の前記誘電体領域は、その面積が、前記信号線路が形成されている側の前記誘電体領域の面積よりも大きい、
ことを特徴とする。
In order to achieve the above object, a multilayer wiring board according to the first aspect of the present invention provides:
In a multilayer wiring board formed by laminating a plurality of dielectric substrates,
A microstrip line having a signal line having a specific conductor width extending from a specific position on one surface of the dielectric substrate to another specific position, and a ground conductor formed on the other surface of the dielectric substrate;
A first through conductor connected at one end to the signal line at the other specific position, penetrating the dielectric substrate in a direction perpendicular to the surface of the dielectric substrate, and connected to the other signal line at the other end; A plurality of cylinders having a fixed radius centered on the first through conductor penetrate the dielectric substrate in the vertical direction, one end is connected to the ground conductor, and the other end is another ground conductor. A coaxial connection line having a second through conductor connected to the outer peripheral surface of the other surface around the position where the first through conductor penetrates, and the dielectric substrate is parallel to the substrate surface Including a signal line orthogonal straight line that is a straight line orthogonal to the extending direction of the signal line at a position where the first through conductor passes through a dielectric region that is a region surrounded by the ground conductor on the surface. When bisected by a plane perpendicular to the other side, The dielectric region on the side where the signal line is formed is formed based on a region determination line parallel to the side where the signal line is formed from the signal line orthogonal straight line with a distance h,
When the signal line center plane that is a plane perpendicular to the other surface including the center line in the extending direction of the signal line intersects the region determination line as a specific point,
The distance h related to the region determination line is the shortest distance of the path through the ground conductor from the second through conductor to the specific point, and the corresponding position of the signal line in the direction through which the second through conductor passes. Is a value set so that the difference in the shortest distance of the path from the first through conductor to a predetermined value or less,
The dielectric region on the side where the signal line is not formed has a larger area than the area of the dielectric region on the side where the signal line is formed.
It is characterized by that.
上述の目的を達成するために、本発明の第２の観点に係る高周波回路は、
本発明の第１の観点に係る多層配線基板に実装された半導体集積回路によって構成される、
ことを特徴とする。
In order to achieve the above object, a high-frequency circuit according to a second aspect of the present invention includes:
Constituted by a semiconductor integrated circuit mounted on a multilayer wiring board according to a first aspect of the present invention;
It is characterized by that.
本発明によれば、多層配線基板及び多層配線基板に実装された半導体集積回路により構成される高周波回路では、多層配線基板における異なる層の高周波伝送線路同士を接続する接続線路と高周波伝送線路との間のインピーダンスの調整に資するクリアランス領域（誘電体領域）の設定において、定量的な手法によって、試行錯誤を繰り返すことなく、高周波伝送線路と接続線路との間のインピーダンス不整合を効率的に改善し、高周波信号の反射損失を低減することができる。 According to the present invention, in a high-frequency circuit composed of a multilayer wiring board and a semiconductor integrated circuit mounted on the multilayer wiring board, the connection line connecting the high-frequency transmission lines of different layers in the multilayer wiring board and the high-frequency transmission line In the setting of the clearance area (dielectric area) that contributes to the adjustment of the impedance between the terminals, the quantitative mismatch technique effectively improves the impedance mismatch between the high-frequency transmission line and the connection line without repeating trial and error. The reflection loss of the high frequency signal can be reduced.
（実施形態）
以下、図面を参照して、本発明の実施形態について詳細に説明する。図１乃至図４は、実施形態に係る多層配線基板１の、異なる層の高周波伝送線路同士を接続する接続線路近傍の構成を示す図である。通常、多層配線基板は、樹脂、セラミック、アルミナ（酸化アルミニウム）等の誘電体基板の上面及び下面に銅、金、その他の金属の導電パターンによって信号線路及び接地導体であるグランドパターンを含む配線層が形成されている。
(Embodiment)
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. 1 to 4 are diagrams showing a configuration in the vicinity of a connection line that connects high-frequency transmission lines in different layers of the multilayer wiring board 1 according to the embodiment. Usually, a multilayer wiring board is a wiring layer including a ground pattern which is a signal line and a ground conductor on the upper and lower surfaces of a dielectric substrate such as resin, ceramic, alumina (aluminum oxide), etc., by a conductive pattern of copper, gold or other metal Is formed.
以下、積層された多層配線基板１の一部である、第１乃至第３の誘電体基板の表面に形成された配線層を例に採って、実施形態の多層配線基板について説明する。 Hereinafter, the multilayer wiring board of the embodiment will be described by taking a wiring layer formed on the surface of the first to third dielectric substrates, which is a part of the laminated multilayer wiring board 1, as an example.
各配線層に形成された導電性パターン同士を各層に垂直な方向に接続する接続線路は、各層を貫通する貫通導体である導電性ビアで構成されている。なお、図１乃至図４、及び後述する図５乃至図１２の変形例においては、誘電体基板を網点で、導電パターン（信号線路及びグランドパターン）を斜線のハッチングで、導電性ビアを無地で表示することとする。なお、導電性ビアは無地で示された部分が導体で充填されたものでも良いし、無地で示された部分の内表面が導体で覆われたものであってもよい。 A connection line that connects the conductive patterns formed in each wiring layer in a direction perpendicular to each layer is composed of a conductive via that is a through conductor penetrating each layer. 1 to 4 and the modifications shown in FIGS. 5 to 12 described later, the dielectric substrate is halftone, the conductive pattern (signal line and ground pattern) is hatched, and the conductive via is plain. Will be displayed. Note that the conductive via may be a portion filled with a conductor, or a portion where the inner surface of the portion indicated with a plain is covered with a conductor.
図１は、実施形態の多層配線基板１における第１の誘電体基板２０ａの上面に形成された第１配線層の平面図である。図２は、誘電体基板２０ａの下側の層である第２の誘電体基板２０ｂの上面、すなわち誘電体基板２０ａの下面に形成された第２配線層の平面図である。図３は、誘電体基板２０ｂの下側の層である第３の誘電体基板２０ｃの上面、すなわち第２の誘電体基板２０ｂの下面に形成された第３配線層の平面図である。図４は、図１の信号線路１０の信号伝送方向の中心線であるＡ−Ａ’線に沿った概略的な断面図である。
FIG. 1 is a plan view of a first wiring layer formed on the upper surface of the first
図１に示すように、誘電体基板２０ａの上面の第１配線層には、マイクロ波やミリ波の高周波信号を伝送する高周波伝送線路である信号線路１０が形成されている。この信号線路１０は、第１の誘電体基板２０ａの同じ上面における図示しない特定位置（例えば、多層配線基板１に実装される半導体集積回路チップの端子の接続位置）から先端１０ａまで延在する特定の導体幅の導電パターンで構成されている。
As shown in FIG. 1, a
また、図２に示すように、第１の誘電体基板２０ａの下面の第２配線層には、接地導体であるグランドパターン４０が形成されている。すなわち、第１の誘電体基板２０ａを挟んで形成される信号線路１０とグランドパターン４０とは、信号線路１０の導体幅、第１の誘電体基板２０ａの厚み及び誘電率によって定まる特定のインピーダンスを有するマイクロストリップ線路を形成している。
Further, as shown in FIG. 2, a
図１及び図４に示すように、マイクロストリップ線路を構成する信号線路１０の先端１０ａは、他の配線層（図示せず）の信号線路又は入出力端子に接続するため、第２の誘電体基板２０ｂ、第３の誘電体基板２０ｃ等を貫通する導電性ビア３０（第１貫通導体）の一端に接続されている。
As shown in FIGS. 1 and 4, the
図３に示す第３配線層には、貫通する導電性ビア３０を中心として同心円状に、リング状のグランドパターン７０が形成されている。また、図３、図４に示すように、導電性ビア３０を中心とする半径Ｒ１の同心円に外接して、８個の導電性ビア５０（第２貫通導体）が等間隔で配列されている。各導電性ビア５０は、グランドパターン７０の径方向の幅の略中央位置で第２の誘電体基板２０ｂ、第３の誘電体基板２０ｃ及びグランドパターン４０、７０を貫通している。各導電性ビア５０はグランドパターン４０及び７０と電気的に接続されている。なお、図２に示す例では、導電性ビア５０のうちの一つが信号線路１０の直下に位置するように配置されている。
In the third wiring layer shown in FIG. 3, a ring-shaped
図２乃至図４に示すように、第２配線層のグランドパターン４０と、第３配線層のグランドパターン７０とは、８個の導電性ビア５０によって電気的に接続されている。したがって、各導電性ビア５０同士も同心円状のグランドパターン７０及びグランドパターン４０によって相互に電気的に接続されている。すなわち、導電性ビア３０と導電性ビア５０とは、導電性ビア３０を内導体とし、導電性ビア５０を外導体とし、その間にある誘電体基板の誘電体で導電性ビア３０と５０とが相互に絶縁されることにより、各配線層に垂直な方向の疑似同軸型の接続線路を構成する。
As shown in FIGS. 2 to 4, the
図２に示すように、導電性ビア３０がグランドパターン４０と非接触の状態で第１の誘電体基板２０ａを貫通するように、第１の誘電体基板２０ａにはクリアランス領域６０が形成されている。また、図３に示すように、導電性ビア３０がグランドパターン７０と非接触の状態で第２の誘電体基板２０ｂを貫通するように、第２の誘電体基板２０ｂにはクリアランス領域８０が形成されている。
As shown in FIG. 2, a
次に、クリアランス領域６０の設定について説明する。クリアランスは、導電性ビア５０と電気的に接続されているグランドパターン４０及び７０と、導電性ビア３０とを絶縁するための誘電体で構成され、クリアランス領域は導電性ビアが貫通している誘電体基板で構成される配線層の層面に平行な面上で、接地導体で囲まれた誘電体基板の領域、すなわち誘電体領域のことである。導電性ビア３０を中心とする同心円に沿って、多層配線基板１を貫通する８個の導電性ビア５０の内側に接する円（内接円）の半径をＲ１とすると、クリアランス領域６０の最大領域は、導電性ビア３０を中心としたＲ１よりも小さな半径Ｒ３の内部領域である。ここでＲ３は、導電性ビア３０の周りで、半径Ｒ１の円に内接して複数個配置される導電性ビア５０が接続されることを前提にしたときにグランドパターン４０又は７０の形成が可能な最大半径である。以下では製造可能半径Ｒ３と呼ぶ。
Next, the setting of the
次に、領域確定線について説明する。領域確定線は、後述する信号線路１０の側にあるクリアランス領域６０を確定するための線である。領域確定線は、信号線路１０の延在方向に垂直な、グランドパターン４０の形成されている基板面上の直線で、導電性ビア３０の中心から信号線路１０のある側に所定の距離ｈ離れた位置にある。距離ｈは、図４に示す信号線路１０に関する経路Ｃの最短経路長と、グランドパターン４０に関する経路Ｄの最短経路長とが略等しくなるように設定される。経路Ｃは、図４に示すように、信号線路１０の第１の誘電体基板２０ａ側の面上で、信号線路１０の延在方向の中心線に沿って、導電性ビア５０が配置される、導電性ビア３０を中心とした同心円位置に対応する点から導電性ビア３０の表面に達し、導電性ビア３０の貫通方向に沿って第１の誘電体基板２０ａの厚さ分進んだ位置に至る経路である。経路Ｄは、図４に示すように、導電性ビア５０から、信号線路１０の延在方向の中心線を含む基板面に垂直な面と領域確定線とが交わる点に至り、グランドパターン４０の厚さ方向にその端面を通り、グランドパターン４０の裏面を通って、導電性ビア５０の表面に至る接地導体を通る経路である。
Next, the area determination line will be described. The area determination line is a line for determining a
図２及び図３に示すように、導電性ビア５０の１つが信号線路１０の直下に位置する場合、導電性ビア３０の半径をＲ２とし、図４に示すように、第１の誘電体基板２０ａの厚さをｔ１、グランドパターン４０の厚さをｔ２とすると、ｈ＝（（Ｒ１＋Ｒ２）−（ｔ１−ｔ２））／２とすれば経路ＣとＤのそれぞれの最短経路長が等しくなる。（ｔ１−ｔ２）が（Ｒ１＋Ｒ２）に比べて無視できる値になる場合はｈ＝（Ｒ１＋Ｒ２）／２とすることができる。
As shown in FIGS. 2 and 3, when one of the
以上を前提に、領域確定線に基づくクリアランス領域６０の具体的な設定例について図２に従って説明する。いずれも導電性ビア５０の一つが信号線路１０の直下に位置する場合を示す。ここでＲ４を距離ｈ以上Ｒ３以下の値として定義し、導電性ビア３０が第１の誘電体基板２０ａを貫通している位置で、導電性ビア３０の中心を通り、信号線路１０の延在する方向（図１及び２のＡ−Ａ’線）に直交する直線をＢ−Ｂ’線とし、Ｂ−Ｂ’線を含み第１の誘電体基板２０ａの基板面に垂直な面を分割面として、分割面に対して、第１の誘電体基板２０ａのグランドパターン４０が形成されている面上で、信号線路１０が形成されている側（Ｂ−Ｂ’線に対して図２の左側）に距離ｈ離れて位置するＢ−Ｂ’線に平行な直線９０が、先に説明した領域確定線９０である。クリアランス領域６０のうち、図１の信号線路１０が形成されている側（図２のＢ−Ｂ’線に対して左側）のクリアランス領域６０は、導電性ビア３０を中心とした半径Ｒ４の同心円の内部領域のうち、Ｂ−Ｂ’線に対して図２の左側の領域で、且つ、Ｂ−Ｂ’線と領域確定線９０との間の領域である。すなわち、信号線路１０が形成されている側のクリアランス領域６０は、Ａ−Ａ’線に沿って導電性ビア３０から領域確定線９０までの間の領域を含む。
Based on the above, a specific example of setting the
領域確定線９０に係る距離ｈの値は次の理由により設定される。図１のＡ−Ａ’線に沿った図４の断面において、信号線路１０から導電性ビア３０に至る経路Ｃの最短経路長と、グランドパターン４０から導電性ビア５０に至る経路Ｄの最短経路長との差が小さくなるようにクリアランス領域が構成される。距離ｈをこのように設定することにより、信号線路１０から導電性ビア３０に伝送される高周波信号の位相と、グランドパターン４０から導電性ビア５０に伝送される高周波信号の位相との差が理想的には０になる。現実には他の要因により位相差は０にはならないが、小さくなる。
The value of the distance h related to the
信号線路１０が形成されていない側（Ｂ−Ｂ’線に対して図２の右側）のクリアランス領域は、信号線路１０が形成されている側のクリアランス領域６０の面積よりも大きくなるように設定される。例えば、信号線路の延在方向に直交する方向の幅が導電性ビア３０を中心としたＲ４＊２で、長さがＬの矩形をＢ−Ｂ’線の右側に配置し、この矩形に半径Ｒ４の半円を付加して形成した領域に設定される。Ｌは例えばＲ３−Ｒ４に等しく設定する。このようにしてクリアランス領域６０を設定することにより、信号線路１０が形成されていない側のクリアランス領域６０の面積は、信号線路１０が形成されている側のクリアランス領域６０の面積よりも大きくなる。
The clearance area on the side where the
このように、信号線路１０が形成されている側のクリアランス領域６０の形状と面積とは、距離ｈによって決まる領域確定線９０に基づき決定される。信号線路１０が形成されていない側のクリアランス領域６０は、この決定された面積より大きな面積になるような形状に設定される。
Thus, the shape and area of the
Ｂ−Ｂ’線で２分されるクリアランス領域６０は、信号線路１０及びグランドパターン４０を有するマイクロストリップ線路と、導電性ビア３０及び導電性ビア５０を有する疑似同軸型の接続線路との間で、インピーダンスを整合するためのインピーダンス調整部を構成する。
The
実施形態に係る、図１乃至図４に示す多層配線基板１のクリアランス領域６０は、信号線路１０が形成されている側のクリアランス領域６０が領域確定線９０に基づき決定され、信号線路１０が形成されていない側のクリアランス領域６０は、上記のように、信号線路１０が形成されている側のクリアランス領域６０の面積よりも大きい面積を有するように設定される。従って、多層配線基板及び多層配線基板に実装された半導体集積回路により構成される高周波回路では、マイクロストリップ線路と接続線路との間で、領域確定線９０に基づく定量的な手法によって、試行錯誤の反復を要することなく、合理的にインピーダンスが整合される。多層配線基板及び多層配線基板に実装された半導体集積回路により構成される高周波回路では、異なる層の高周波伝送線路としてのマイクロストリップ線路と、マイクロストリップ線路同士を接続する同軸型の接続線路との間のクリアランス領域６０を上記のようにして設定することによって、試行錯誤を繰り返すことなく、同軸型の接続線路の特性インピーダンスの減少を抑制し、且つ、マイクロストリップ線路の特性インピーダンスの増加を抑制して、インピーダンス不整合を効率的に改善し、高周波信号の信号伝送時の反射損失を低減することができる。これは、経路Ｃの最短経路長と経路Ｄの最短経路長とを等しくなるように領域確定線を設定し、これに基づきクリアランス領域６０を設定したことによる。
In the
なお、図１に示すように、信号線路１０は、領域確定線９０からＢ−Ｂ’線すなわち導電性ビア３０の一端に達するまでの長さｈの導体幅が、徐々に小さくテーパ状に形成されている。
As shown in FIG. 1, the
このようにテーパ状に幅を変えることにより構造的な不連続が生じないためインピーダンス不整合が生じにくくなる。更に、このテーパ形状を微調整することにより、マイクロストリップ線路と接続線路との間のインピーダンス不整合をさらに改善し、高周波信号の反射損失を低減することができる。 By changing the width in a tapered manner in this way, structural discontinuity does not occur and impedance mismatching is less likely to occur. Further, by finely adjusting the taper shape, impedance mismatch between the microstrip line and the connection line can be further improved, and reflection loss of high-frequency signals can be reduced.
図５乃至図１２は、図２に示した第２配線層の第１乃至第８の変形例を示す図である。いずれの変形例においても、信号線路１０、グランドパターン４０及び７０、導電性ビア３０及び５０の配置は図１、図３に示したものと同じである。また、図４に示した多層配線基板１の断面図は、各変形例においても同じである。すなわち、いずれの変形例においても信号線路１０から導電ビア３０に至る経路Ｃの最短経路長とグランドパターン４０から導電性ビア５０に至る経路Ｄの最短経路長とは略同じである。
5 to 12 are views showing first to eighth modifications of the second wiring layer shown in FIG. In any of the modifications, the arrangement of the
図５に示す第１の変形例においては、信号線路１０が形成されている側のクリアランス領域は、図２の場合と同じく、導電性ビア３０を中心とした半径Ｒ４の同心円の内部領域のうち、Ｂ−Ｂ’線に対して図２の左側の領域で構成され、且つ、Ｂ−Ｂ’線と領域確定線との間の領域である。信号線路１０が形成されていない側のクリアランス領域は、一例として、導電性ビア３０を中心とする半径Ｒ３の同心円の内部領域のうち、Ｂ−Ｂ’線に対して図２の右側の領域で、且つ、Ａ−Ａ’線からの距離が半径Ｒ４の値以下の領域で構成される。
In the first modification shown in FIG. 5, the clearance region on the side where the
図６に示す第２の変形例においては、信号線路１０が形成されている側（図６のＢ−Ｂ’線の左側、他の変形例においても同じ）のクリアランス領域６０は、導電性ビア３０を中心とする半径Ｒ４の半円の領域のうち、Ｂ−Ｂ’線と領域確定線９０との間の領域で構成され、信号線路１０が形成されていない側（図６のＢ−Ｂ’線の右側、他の変形例においても同じ）のクリアランス領域６０は、一例として、導電性ビア３０を中心とする半径Ｒ３の半円の領域で構成されている。
In the second modification shown in FIG. 6, the
図７に示した第３の変形例においては、信号線路１０が形成されている側のクリアランス領域６０は、導電性ビア３０から領域確定線９０までの領域のうち、Ａ−Ａ’線に直交する方向の幅Ｗ１が信号線路１０の導体幅Ｗ以上の値である矩形の領域で構成され、信号線路１０が形成されていない側のクリアランス領域６０は、一例として、導電性ビア３０を中心とする半径Ｒ３の半円の領域で構成されている。
In the third modification shown in FIG. 7, the
図８に示した第４の変形例においては、信号線路１０が形成されている側のクリアランス領域６０は、領域確定線９０上で信号線路１０の幅Ｗを含む幅Ｗ２を有し、これを上底とし、Ｂ−Ｂ’線上で導電性ビア３０の中心の両側にそれぞれＲ３の幅を取り、このＲ３＊２を下底とする台形の領域で構成され、信号線路１０が形成されていない側のクリアランス領域６０は、一例として、導電性ビア３０を中心とする半径Ｒ３の半円の領域で構成されている。
In the fourth modified example shown in FIG. 8, the
図９に示した第５の変形例においては、信号線路１０が形成されている側のクリアランス領域６０は、導電性ビア３０を中心とする半径Ｒ３の半円の領域のうち、導電性ビア３０から領域確定線９０までの領域で構成され、一例として、信号線路１０が形成されていない側のクリアランス領域６０は、導電性ビア３０を中心とする半径Ｒ３の半円の領域で構成されている。
In the fifth modification shown in FIG. 9, the
図１０及び図１１に示した第６、第７の変形例においては、信号線路１０が形成されている側のクリアランス領域６０が、導電性ビア３０を中心とする半径Ｒ３の半円の領域から、Ｂ−Ｂ’線を基準として領域確定線９０を超える領域のうち、Ａ−Ａ’線を中心とする少なくとも幅Ｗの領域を除いた領域で構成され、一例として、信号線路１０が形成されていない側のクリアランス領域６０が、導電性ビア３０を中心とする半径Ｒ３の半円の領域で構成されている。
In the sixth and seventh modifications shown in FIGS. 10 and 11, the
図１２に示した第８の変形例においては、（ｈ＋Ｒ１）／２をＲ５とし、クリアランス領域６０は、導電性ビア３０の位置から信号線路１０が形成されていない側に（Ｒ３−ｈ）／２＝ｅの距離だけ離れた位置Ｅを中心とした半径Ｒ５（ｈ＜Ｒ５＜Ｒ３）の円の領域のうち、信号線路１０が形成されている側の領域では、Ｂ−Ｂ’線から見て領域確定線９０を超える領域を除き、信号線路１が形成されていない側の領域では、導電性ビア３０を中心とした半径Ｒ３の円の外側に該当する領域を除いた領域で構成される。
In the eighth modification shown in FIG. 12, (h + R1) / 2 is R5, and the
いずれの変形例においても、信号線路１０が形成されていない側のクリアランス領域の面積が、Ｂ−Ｂ’線から距離ｈをもった領域確定線９０に基づいて形成された信号線路１０側のクリアランス領域の面積よりも大きく形成されている。
In any of the modifications, the clearance on the side of the
したがって、いずれの変形例においても、マイクロストリップ線路と同軸型の接続線路との間で、各変形例に示すようにしてクリアランス領域６０を設定することによって、これまで説明した効果と同様の効果を得ることができる。
Therefore, in any modification, by setting the
次に、具体的な実施例について説明する。この実施例において、多層配線基板１は、比誘電率９．８のアルミナ誘電体を３層重ねて構成されている。以下、図１乃至図４を参照しながら、多層配線基板１の具体例を説明する。 Next, specific examples will be described. In this embodiment, the multilayer wiring board 1 is constituted by three layers of alumina dielectrics having a relative dielectric constant of 9.8. Hereinafter, a specific example of the multilayer wiring board 1 will be described with reference to FIGS. 1 to 4.
図４に示した第１の誘電体基板２０ａの厚さｔ１は２５０μｍであり、第２の誘電体基板２０ｂの厚さは７５０μｍである。各配線層の導体の厚さ、従ってグランドパターン４０の厚さｔ２は１０μｍである。図１に示した第１配線層の信号線路１０の延在方向に直交する方向の導電ビア３０の中心から距離ｈ以上離れた部分のパターン幅は２３０μｍである。内導体である導電性ビア３０の直径Ｒ２は１００μｍである。外導体である導電性ビア５０の直径は１５０μｍ（半径は７５μｍ）である。導電性ビア５０は、導電性ビア３０を中心として、半径６５０μｍの円周上に等間隔で８個配置されている。したがって、８個の導電性ビア５０の内側に接する内接円の半径（図２、図３の半径Ｒ１）は５７５μｍになる。
The thickness t1 of the first
図３において、導電性ビア３０を中心とするリング状のグランドパターン７０の内径は、半径Ｒ１以下で製造可能な最大半径Ｒ３が５２５μｍである。また、グランドパターン７０の外形の半径は７７５μｍである。同様に、図２において、グランドパターン４０に設けられたクリアランス領域６０は、製造可能なグランドパターン４０の条件により、導電性ビア３０からの最大半径Ｒ３が５２５μｍとなる。
In FIG. 3, the inner diameter of the ring-shaped
グランドパターン４０に設けられたクリアランス領域６０において、導電性ビア３０の中心における信号線路の延在方向（すなわち信号伝送方向）に垂直な面が第１の誘電体基板２０ａと交差する線である図２のＢ−Ｂ’線から左側、すなわち図１の第１配線層の信号線路１０が形成されている側のクリアランス領域６０が、導電性ビア３０を中心とする半径Ｒ４の最小値である半径ｈの半円領域で構成されている。上記したように、ｈ＝（Ｒ１＋Ｒ２）／２＝（５７５μｍ＋５０μｍ）／２＝３１２．５μｍであるので、信号線路１０が形成されている側のクリアランス領域６０は、半径３１２．５μｍの半円で構成される。
In the
一方、図２のＢ−Ｂ’線から右側、すなわち第１配線層の信号線路１０が形成されていない側のクリアランス領域６０は、信号線路１０の延在方向（信号伝送方向）の長さＬが２１２．５μｍで、信号伝送方向と垂直方向（すなわち、Ｂ−Ｂ’線と平行な方向）の長さがｈの２倍である６２５μｍである矩形領域と、導電性ビア３０の中心から信号伝送方向に距離２１２．５μｍ離れた位置を中心とする半径ｈの半円領域とで構成されている。すなわち、信号線路１０が形成されていない側のクリアランス領域６０の面積は、信号線路１０が形成されている側のクリアランス領域６０の面積よりも、矩形領域（２１２．５μｍ×６２５μｍ）の分だけ大きい。
On the other hand, the
図１３は、実施形態における多層配線基板１の具体的な上記の実施例の特性と、従来の多層配線基板の特性とを比較する図である。図１３において、横軸は高周波信号の周波数（ＧＨｚ）であり、縦軸は信号線路１０から導電性ビア３０への信号入力端における反射特性を示す｜Ｓ１１｜（ｄＢ）を表している。図１３において、実線で示す反射特性（ＤＡＴＡ１）が本発明の具体的な実施例における多層配線基板１の特性を示し、点線で示す反射特性（ＤＡＴＡ２）が従来の多層配線基板の特性を示している。
FIG. 13 is a diagram comparing characteristics of the specific example of the multilayer wiring board 1 according to the embodiment with characteristics of a conventional multilayer wiring board. In FIG. 13, the horizontal axis represents the frequency (GHz) of the high-frequency signal, and the vertical axis represents | S11 | (dB) indicating the reflection characteristic at the signal input end from the
図１３から明らかなように、反射特性｜Ｓ１１｜が−１０ｄＢ以下を満たす周波数範囲は、従来例の場合が低周波から約２８ＧＨｚまでであるのに対して、実施例の場合は低周波から約４１ＧＨｚまで伸びている。 As is clear from FIG. 13, the frequency range in which the reflection characteristic | S11 | satisfies −10 dB or less is from the low frequency to about 28 GHz in the conventional example, whereas in the embodiment, the frequency range is from the low frequency to about 28 GHz. It extends to 41 GHz.
上記実施形態においては、第１の誘電体基板２０ａの両面に形成された信号線路１０及びグランドパターン４０を有するマイクロストリップ線路を例に採って、異なる層の高周波伝送線路、及び高周波伝送線路同士を接続する接続線路（導電性ビア）について説明したが、他の変形例として、高周波伝送線路をコプレーナ線路で構成してもよい。コプレーナ線路は、信号線路が形成されている誘電体基板の面と同じ面に、信号線路を挟んで平行な２本のグランドパターンを形成する構成になっている。コプレーナ線路のインピーダンスは、信号線路の導体幅、信号線路とグランドパターンとの間隔、誘電体基板の厚さ及び誘電率によって決定される。以下、図１乃至図４を援用してこの他の変形例について説明する。
In the above embodiment, the microstrip line having the
この他の変形例によれば、第１の誘電体基板２０ａの一方の面における図示しないある位置（特定位置）から導電性ビア３０の位置（他の特定位置）まで延在された特定の導体幅の導電パターンである信号線路１０と、第１の誘電体基板２０ａの同じ一方の面に形成された接地電圧のグランドパターン（接地導体）と、第１の誘電体基板２０ａの他方の面に形成されたグランドパターン４０とによって、コプレーナ線路が構成される。導電性ビア３０（第１貫通導体）は、信号線路１０の先端１０ａに一端が接続され、第１の誘電体基板２０ａを垂直方向に貫通して他端が他の信号線路（図示せず）に接続される。導電性ビア５０（第２貫通導体）は、導電性ビア３０を中心として一定の半径を有する円筒状に複数配置されて、第１の誘電体基板２０ａを基板面に垂直な方向に貫通し、各一端がグランドパターン４０と接続され、各他端（図示せず）が他のグランドパターン（図示せず）と接続される。第１の誘電体基板２０ａの他方の面のクリアランス領域（誘電体領域）６０は、導電性ビア３０が貫通している位置の周囲において、導電性ビア３０が貫通している位置で信号線路１０の延在方向と直交するＢ−Ｂ’線を挟んで、信号線路１０が形成されていない側の領域の面積が、Ｂ−Ｂ’線と距離ｈをもって平行する領域確定線９０に基づいて形成された前記信号線路１０側の面積よりも大きい構成になっている。
According to another modification, the specific conductor extended from a certain position (specific position) (not shown) on one surface of the first
したがって、この他の変形例においても、コプレーナ線路と同軸型の接続線路との間で、クリアランス領域をマイクロストリップ線路の場合と同様に設定することによって、試行錯誤を繰り返すことなく、効率的にインピーダンス整合を図ることができ、異なる層の高周波伝送線路としてのコプレーナ線路と、コプレーナ線路同士を接続する接続線路との間で、同軸型の接続線路の特性インピーダンスの減少を抑制し、且つ、コプレーナ線路の特性インピーダンスの増加を抑制して、インピーダンス不整合を改善し、高周波信号の反射損失を低減することができる。 Therefore, also in this other modified example, by setting the clearance region between the coplanar line and the coaxial connection line in the same manner as in the case of the microstrip line, the impedance can be efficiently performed without repeating trial and error. The coplanar line can be matched, suppresses a decrease in the characteristic impedance of the coaxial connection line between the coplanar line as the high-frequency transmission line of different layers and the connection line connecting the coplanar lines, and the coplanar line The increase in characteristic impedance can be suppressed, impedance mismatching can be improved, and reflection loss of high-frequency signals can be reduced.
これまでは導電性ビア５０の一つは信号線路１０の直下にあるとして説明してきたが、これに限定する必要はない。導電性ビア５０は例えば図１〜１２に示す配置に対して導電性ビア３０を中心に任意の角度回転させた配置であっても良い。この場合も経路Ｃと経路Ｄのそれぞれの最短経路長が略等しくなるように領域確定線９０に係る距離ｈを設定すればよい。これによりこれまで説明した効果と同様の効果が得られる。
So far, one of the
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。 A part or all of the above-described embodiment can be described as in the following supplementary notes, but is not limited thereto.
（付記１）
複数の誘電体基板を積層して形成される多層配線基板において、
前記誘電体基板の一方の面における特定位置から他の特定位置まで延在された特定の導体幅の信号線路及び前記誘電体基板の他方の面に形成された接地導体を有するマイクロストリップ線路と、
前記他の特定位置において前記信号線路と一端が接続され、前記誘電体基板を該誘電体基板面に対して垂直方向に貫通して他端が他の信号線路と接続される第１貫通導体及び該第１貫通導体を中心として一定の半径を有する円筒状に複数配置されて前記誘電体基板を前記垂直方向に貫通し、各一端が前記接地導体と接続され、各他端が他の接地導体と接続される第２貫通導体を有する同軸型の接続線路と、を備え
前記他方の面の前記第１貫通導体が貫通している位置の周囲において、前記誘電体基板がその基板面に平行な面上で、前記接地導体によって囲まれた領域である誘電体領域を前記第１貫通導体が貫通している位置で前記信号線路の延在方向と直交する直線である信号線路直交直線を含む前記他方の面に垂直な面で二分したとき、前記信号線路が形成されている側の前記誘電体領域は、前記信号線路直交直線から前記信号線路が形成されている側に距離ｈをもって平行する領域確定線に基づいて形成され、
前記信号線路の延在方向の中心線を含む前記他方の面に垂直な面である信号線路中心面と前記領域確定線とが交わる点を特定点としたとき、
前記領域確定線に係る前記距離ｈは、前記第２貫通導体から前記特定点への前記接地導体を通る経路の最短距離と、前記第２貫通導体の貫通する方向の対応する前記信号線路の位置から前記第１貫通導体への経路の最短距離の差が所定値以下になるように設定された値であり、
前記信号線路が形成されていない側の前記誘電体領域は、その面積が、前記信号線路が形成されている側の前記誘電体領域の面積よりも大きい、
ことを特徴とする多層配線基板。
(Appendix 1)
In a multilayer wiring board formed by laminating a plurality of dielectric substrates,
A microstrip line having a signal line having a specific conductor width extending from a specific position on one surface of the dielectric substrate to another specific position, and a ground conductor formed on the other surface of the dielectric substrate;
A first through conductor connected at one end to the signal line at the other specific position, penetrating the dielectric substrate in a direction perpendicular to the surface of the dielectric substrate, and connected to the other signal line at the other end; A plurality of cylinders having a fixed radius centered on the first through conductor penetrate the dielectric substrate in the vertical direction, one end is connected to the ground conductor, and the other end is another ground conductor. A coaxial connection line having a second through conductor connected to the outer peripheral surface of the other surface around the position where the first through conductor penetrates, and the dielectric substrate is parallel to the substrate surface Including a signal line orthogonal straight line that is a straight line orthogonal to the extending direction of the signal line at a position where the first through conductor passes through a dielectric region that is a region surrounded by the ground conductor on the surface. When bisected by a plane perpendicular to the other side, The dielectric region on the side where the signal line is formed is formed based on a region determination line parallel to the side where the signal line is formed from the signal line orthogonal straight line with a distance h,
When the signal line center plane that is a plane perpendicular to the other surface including the center line in the extending direction of the signal line intersects the region determination line as a specific point,
The distance h related to the region determination line is the shortest distance of the path through the ground conductor from the second through conductor to the specific point, and the corresponding position of the signal line in the direction through which the second through conductor passes. Is a value set so that the difference in the shortest distance of the path from the first through conductor to a predetermined value or less,
The dielectric region on the side where the signal line is not formed has a larger area than the area of the dielectric region on the side where the signal line is formed.
A multilayer wiring board characterized by that.
（付記２）
前記信号線路が形成されている側の前記誘電体領域は、前記信号線路中心面と前記他方の面との交わる線上において、前記第１貫通導体から前記領域確定線までの範囲を含む領域である、
ことを特徴とする付記１に記載の多層配線基板。
(Appendix 2)
The dielectric region on the side where the signal line is formed is a region including a range from the first through conductor to the region determination line on a line where the signal line center plane and the other surface intersect. ,
The multilayer wiring board according to supplementary note 1, wherein:
（付記３）
前記マイクロストリップ線路を、前記誘電体基板の一方の面における特定位置から他の特定位置まで延在された特定の導体幅の信号線路と、前記一方の面に前記信号路線と平行してその両側に形成された接地導体と、及び前記誘電体基板の他方の面に形成された接地導体とを有するコプレーナ線路に置き換えて構成される、
ことを特徴とする付記１又は２に記載の多層配線基板。
(Appendix 3)
The microstrip line includes a signal line having a specific conductor width extending from a specific position on one surface of the dielectric substrate to another specific position, and both sides of the microstrip line parallel to the signal line on the one surface. And a coplanar line having a ground conductor formed on the other side of the dielectric substrate, and a ground plane conductor formed on the other surface of the dielectric substrate.
The multilayer wiring board according to appendix 1 or 2, characterized by the above.
（付記４）
前記信号線路は、前記領域確定線の位置から前記第１貫通導体の前記一端の位置に達するまでの導体幅が徐々に小さくテーパ状に形成されている、
ことを特徴とする付記１乃至３のいずれか１つに記載の多層配線基板。
(Appendix 4)
The signal line is formed in a tapered shape with a gradually decreasing conductor width from the position of the region determination line to the position of the one end of the first through conductor.
The multilayer wiring board according to any one of appendices 1 to 3, wherein
（付記５）
前記第１貫通導体は円柱導体によって構成され、円筒状に配置された複数の前記第２貫通導体が外接する円の半径をＲ１とし、Ｒ１より小さく且つ製造可能な前記誘電体領域の前記第１貫通導体の中心位置からの最大半径をＲ３、前記距離ｈより大きく且つＲ３以下の値をＲ４、として、前記信号線路が形成されている側の前記誘電体領域が、前記第１貫通導体を中心とするＲ４を半径とする半円内の領域であって、且つ、前記信号線路直交直線と前記領域確定線との間の領域で構成されている、
ことを特徴とする付記１乃至４のいずれか１つに記載の多層配線基板。
(Appendix 5)
The first through conductor is a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, and the first dielectric region is smaller than R1 and can be manufactured. The maximum radius from the center position of the through conductor is R3, the value larger than the distance h and R4 or less is R4, and the dielectric region on the side where the signal line is formed is centered on the first through conductor. It is a region in a semicircle having a radius of R4, and is composed of a region between the signal line orthogonal straight line and the region determination line.
The multilayer wiring board according to any one of appendices 1 to 4, wherein the multilayer wiring board is characterized in that
（付記６）
前記第１貫通導体は円柱導体によって構成され、円筒状に配置された複数の前記第２貫通導体が外接する円の半径をＲ１とし、Ｒ１より小さく且つ製造可能な前記誘電体領域の前記第１貫通導体の中心位置からの最大半径をＲ３、前記距離ｈより大きく且つＲ３以下の半径をＲ４、として、前記信号線路が形成されている側の前記誘電体領域は、前記信号線路の延在方向においては前記信号線路直交直線から前記領域確定線まで、且つ前記延在方向と直交する方向においては前記信号線路の幅以上の矩形の領域で構成されている、
ことを特徴とする付記１乃至４のいずれか１つに記載の多層配線基板。
(Appendix 6)
The first through conductor is a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, and the first dielectric region is smaller than R1 and can be manufactured. The maximum radius from the center position of the through conductor is R3, and the radius greater than the distance h and less than or equal to R3 is R4. The dielectric region on the side where the signal line is formed is the extending direction of the signal line. In, from the signal line orthogonal straight line to the region determination line, and in the direction orthogonal to the extending direction, is composed of a rectangular region that is equal to or larger than the width of the signal line,
The multilayer wiring board according to any one of appendices 1 to 4, wherein the multilayer wiring board is characterized in that
（付記７）
前記第１貫通導体は円柱導体によって構成され、円筒状に配置された複数の前記第２貫通導体が外接する円の半径をＲ１とし、Ｒ１より小さく且つ製造可能な前記誘電体領域の前記第１貫通導体の中心位置からの最大半径をＲ３、前記距離ｈより大きく且つＲ３以下の値をＲ４、として、前記信号線路が形成されている側の前記誘電体領域は、前記領域確定線位置で、前記延在方向と直交する方向に前記信号線路の幅以上の幅を有しこれを上底とし、前記直交する直線上で前記第１貫通導体を中心にＲ４の２倍の幅を有しこれを下底とする台形の領域で構成されている、
ことを特徴とする付記１乃至４のいずれか１つに記載の多層配線基板。
(Appendix 7)
The first through conductor is a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, and the first dielectric region is smaller than R1 and can be manufactured. The maximum radius from the center position of the through conductor is R3, the value larger than the distance h and not more than R3 is R4, and the dielectric region on the side where the signal line is formed is the region deterministic line position, It has a width equal to or greater than the width of the signal line in the direction orthogonal to the extending direction, and has this as the upper base, and has a width twice as large as R4 around the first through conductor on the orthogonal straight line. It consists of a trapezoidal area with the bottom at the bottom,
The multilayer wiring board according to any one of appendices 1 to 4, wherein the multilayer wiring board is characterized in that
（付記８）
前記第１貫通導体は円柱導体によって構成され、円筒状に配置された複数の前記第２貫通導体が外接する円の半径をＲ１とし、Ｒ１より小さく且つ製造可能な前記誘電体領域の前記第１貫通導体の中心位置からの最大半径をＲ３、前記距離ｈより大きく且つＲ３以下の値をＲ４、として、前記信号線路が形成されている側の前記誘電体領域は、前記第１貫通導体を中心とする前記半径Ｒ４の半円の領域から、前記直交する線に対して前記領域確定線を越える領域と、前記第１貫通導体の中心を通る前記延在方向の線を中心線として少なくとも前記信号線路の幅を有する領域との重なりの領域を除いた領域で構成されている、
ことを特徴とする付記１乃至４のいずれか１つに記載の多層配線基板。
(Appendix 8)
The first through conductor is a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, and the first dielectric region is smaller than R1 and can be manufactured. The maximum radius from the center position of the through conductor is R3, the value larger than the distance h and R4 or less is R4, and the dielectric region on the side where the signal line is formed is centered on the first through conductor. From the semicircular region having the radius R4, a region exceeding the region defining line with respect to the orthogonal line, and a line in the extending direction passing through the center of the first through conductor as a center line, at least the signal It consists of a region excluding the overlapping region with the region having the width of the line,
The multilayer wiring board according to any one of appendices 1 to 4, wherein the multilayer wiring board is characterized in that
（付記９）
前記第１貫通導体は円柱導体によって構成され、円筒状に配置された複数の前記第２貫通導体が外接する円の半径をＲ１とし、Ｒ１より小さく且つ製造可能な前記誘電体領域の前記第１貫通導体の中心位置からの最大半径をＲ３、前記第１貫通導体の中心を通り前記第１導体パターンの延在方向の直線上において前記第１貫通導体の中心から前記信号線路が形成されていない側に距離（Ｒ３−ｈ）／２だけ離れた位置をＥ、（ｈ＋Ｒ１）／２で算定される値をＲ５、とした場合に、前記誘電体領域が、前記Ｅを中心とする前記半径Ｒ５の円の領域と前記第１貫通導体を中心とする前記半径Ｒ３の円の領域との重なりの領域で、且つ、前記直交する線に対して前記領域確定線を越える領域を除く領域で構成されることにより前記信号線路が形成されている側の前記誘電体領域と前記信号線路が形成されていない側の前記誘電体領域とが構成されている、
ことを特徴とする付記１乃至４のいずれか１つに記載の多層配線基板。
(Appendix 9)
The first through conductor is a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, and the first dielectric region is smaller than R1 and can be manufactured. The maximum radius from the center position of the through conductor is R3, and the signal line is not formed from the center of the first through conductor on a straight line passing through the center of the first through conductor and extending in the direction of the first conductor pattern. When the position separated by the distance (R3-h) / 2 on the side is E and the value calculated by (h + R1) / 2 is R5, the dielectric region has the radius R5 centered on the E. And a region excluding the region exceeding the region deterministic line with respect to the orthogonal line. The signal line is formed by Is in which as the dielectric region of the side the signal line is said dielectric region on the side not formed is formed,
The multilayer wiring board according to any one of appendices 1 to 4, wherein the multilayer wiring board is characterized in that
（付記１０）
前記複数の第２貫通導体の１つは、前記信号線路の直下に配置されている、
ことを特徴とする付記１乃至９のいずれか１つに記載の多層配線基板。
(Appendix 10)
One of the plurality of second through conductors is disposed immediately below the signal line.
The multilayer wiring board according to any one of appendices 1 to 9, wherein
（付記１１）
前記第１貫通導体は円柱導体によって構成され、円筒状に配置された複数の前記第２貫通導体が外接する円の半径をＲ１、前記第１貫通導体の半径をＲ２、前記誘電体基板の厚さをｔ１、前記接地導体の厚さをｔ２として、前記直交する直線と前記領域確定線との間の前記距離ｈは略（（Ｒ１＋Ｒ２）−（ｔ１−ｔ２））／２である、
ことを特徴とする付記１０に記載の多層配線基板。
(Appendix 11)
The first through conductor is constituted by a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, a radius of the first through conductor is R2, and a thickness of the dielectric substrate The distance h between the orthogonal straight line and the region determination line is approximately ((R1 + R2) − (t1−t2)) / 2, where t1 is the thickness of the ground conductor and t2 is the thickness of the ground conductor.
（付記１２）
付記１乃至１１のいずれか１つに記載の多層配線基板に実装された半導体集積回路によって構成される、
ことを特徴とする高周波回路。
(Appendix 12)
It is constituted by a semiconductor integrated circuit mounted on the multilayer wiring board according to any one of appendices 1 to 11.
A high-frequency circuit characterized by that.
本発明の多層配線基板及びその多層配線基板に実装される高周波回路は、３ＧＨｚから３０ＧＨｚまでのマイクロ波や、３０ＧＨｚから３００ＧＨｚまでのミリ波の信号処理を行う電子機器に使用する配線基板及びその配線基板に実装される高周波回路に適している。 The multilayer wiring board of the present invention and the high-frequency circuit mounted on the multilayer wiring board are wiring boards used for electronic devices that perform signal processing of microwaves from 3 GHz to 30 GHz and millimeter waves from 30 GHz to 300 GHz. Suitable for high-frequency circuits mounted on a substrate.
１ 多層配線基板
１０ 信号線路
１０ａ 信号線路の先端
２０ａ 第１の誘電体基板
２０ｂ 第２の誘電体基板
２０ｃ 第３の誘電体基板
３０ 導電性ビア（第１貫通導体）
５０ 導電性ビア（第２貫通導体）
４０、７０ グランドパターン（接地導体）
６０、８０ クリアランス領域（誘電体領域）
９０ 領域確定線
DESCRIPTION OF SYMBOLS 1
50 Conductive via (second through conductor)
40, 70 Ground pattern (grounding conductor)
60, 80 Clearance area (dielectric area)
90 area determination line
Claims (10)
前記誘電体基板の一方の面における特定位置から他の特定位置まで延在された特定の導体幅の信号線路及び前記誘電体基板の他方の面に形成された接地導体を有するマイクロストリップ線路と、
前記他の特定位置において前記信号線路と一端が接続され、前記誘電体基板を該誘電体基板面に対して垂直方向に貫通して他端が他の信号線路と接続される第１貫通導体及び該第１貫通導体を中心として一定の半径を有する円筒状に複数配置されて前記誘電体基板を前記垂直方向に貫通し、各一端が前記接地導体と接続され、各他端が他の接地導体と接続される第２貫通導体を有する同軸型の接続線路と、を備え
前記他方の面の前記第１貫通導体が貫通している位置の周囲において、前記誘電体基板がその基板面に平行な面上で、前記接地導体によって囲まれた領域である誘電体領域を前記第１貫通導体が貫通している位置で前記信号線路の延在方向と直交する直線である信号線路直交直線を含む前記他方の面に垂直な面で二分したとき、前記信号線路が形成されている側の前記誘電体領域は、前記信号線路直交直線から前記信号線路が形成されている側に距離ｈをもって平行する領域確定線に基づいて形成され、
前記信号線路の延在方向の中心線を含む前記他方の面に垂直な面である信号線路中心面と前記領域確定線とが交わる点を特定点としたとき、
前記領域確定線に係る前記距離ｈは、前記第２貫通導体から前記特定点への前記接地導体を通る経路の最短距離と、前記第２貫通導体の貫通する方向の対応する前記信号線路の位置から前記第１貫通導体への経路の最短距離の差が所定値以下になるように設定された値であり、
前記信号線路が形成されていない側の前記誘電体領域は、その面積が、前記信号線路が形成されている側の前記誘電体領域の面積よりも大きい、
ことを特徴とする多層配線基板。 In a multilayer wiring board formed by laminating a plurality of dielectric substrates,
A microstrip line having a signal line having a specific conductor width extending from a specific position on one surface of the dielectric substrate to another specific position, and a ground conductor formed on the other surface of the dielectric substrate;
A first through conductor connected at one end to the signal line at the other specific position, penetrating the dielectric substrate in a direction perpendicular to the surface of the dielectric substrate, and connected to the other signal line at the other end; A plurality of cylinders having a fixed radius centered on the first through conductor penetrate the dielectric substrate in the vertical direction, one end is connected to the ground conductor, and the other end is another ground conductor. A coaxial connection line having a second through conductor connected to the outer peripheral surface of the other surface around the position where the first through conductor penetrates, and the dielectric substrate is parallel to the substrate surface Including a signal line orthogonal straight line that is a straight line orthogonal to the extending direction of the signal line at a position where the first through conductor passes through a dielectric region that is a region surrounded by the ground conductor on the surface. When bisected by a plane perpendicular to the other side, The dielectric region on the side where the signal line is formed is formed based on a region determination line parallel to the side where the signal line is formed from the signal line orthogonal straight line with a distance h,
When the signal line center plane that is a plane perpendicular to the other surface including the center line in the extending direction of the signal line intersects the region determination line as a specific point,
The distance h related to the region determination line is the shortest distance of the path through the ground conductor from the second through conductor to the specific point, and the corresponding position of the signal line in the direction through which the second through conductor passes. Is a value set so that the difference in the shortest distance of the path from the first through conductor to a predetermined value or less,
The dielectric region on the side where the signal line is not formed has a larger area than the area of the dielectric region on the side where the signal line is formed.
A multilayer wiring board characterized by that.
ことを特徴とする請求項１に記載の多層配線基板。 The dielectric region on the side where the signal line is formed is a region including a range from the first through conductor to the region determination line on a line where the signal line center plane and the other surface intersect. ,
The multilayer wiring board according to claim 1.
ことを特徴とする請求項１又は２に記載の多層配線基板。 The microstrip line includes a signal line having a specific conductor width extending from a specific position on one surface of the dielectric substrate to another specific position, and both sides of the microstrip line parallel to the signal line on the one surface. And a coplanar line having a ground conductor formed on the other side of the dielectric substrate, and a ground plane conductor formed on the other surface of the dielectric substrate.
The multilayer wiring board according to claim 1, wherein the wiring board is a multilayer wiring board.
ことを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。 The first through conductor is a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, and the first dielectric region is smaller than R1 and can be manufactured. The maximum radius from the center position of the through conductor is R3, the value larger than the distance h and R4 or less is R4, and the dielectric region on the side where the signal line is formed is centered on the first through conductor. It is a region in a semicircle having a radius of R4, and is composed of a region between the signal line orthogonal straight line and the region determination line.
The multilayer wiring board according to claim 1, wherein the multilayer wiring board is a multilayer wiring board.
ことを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。 The first through conductor is a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, and the first dielectric region is smaller than R1 and can be manufactured. The maximum radius from the center position of the through conductor is R3, and the radius greater than the distance h and less than or equal to R3 is R4. The dielectric region on the side where the signal line is formed is the extending direction of the signal line. In, from the signal line orthogonal straight line to the region determination line, and in the direction orthogonal to the extending direction, is composed of a rectangular region that is equal to or larger than the width of the signal line,
The multilayer wiring board according to claim 1, wherein the multilayer wiring board is a multilayer wiring board.
ことを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。 The first through conductor is a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, and the first dielectric region is smaller than R1 and can be manufactured. The maximum radius from the center position of the through conductor is R3, the value larger than the distance h and not more than R3 is R4, and the dielectric region on the side where the signal line is formed is the region deterministic line position, It has a width equal to or greater than the width of the signal line in the direction orthogonal to the extending direction, and has this as the upper base, and has a width twice as large as R4 around the first through conductor on the orthogonal straight line. It consists of a trapezoidal area with the bottom at the bottom,
The multilayer wiring board according to claim 1, wherein the multilayer wiring board is a multilayer wiring board.
ことを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。 The first through conductor is a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, and the first dielectric region is smaller than R1 and can be manufactured. The maximum radius from the center position of the through conductor is R3, the value larger than the distance h and R4 or less is R4, and the dielectric region on the side where the signal line is formed is centered on the first through conductor. From the semicircular region having the radius R4, a region exceeding the region defining line with respect to the orthogonal line, and a line in the extending direction passing through the center of the first through conductor as a center line, at least the signal It consists of a region excluding the overlapping region with the region having the width of the line,
The multilayer wiring board according to claim 1, wherein the multilayer wiring board is a multilayer wiring board.
ことを特徴とする請求項１乃至７のいずれか１項に記載の多層配線基板。 One of the plurality of second through conductors is disposed immediately below the signal line.
The multilayer wiring board according to claim 1, wherein the multilayer wiring board is a multilayer wiring board.
ことを特徴とする請求項８に記載の多層配線基板。 The first through conductor is constituted by a cylindrical conductor, and a radius of a circle circumscribing the plurality of second through conductors arranged in a cylindrical shape is R1, a radius of the first through conductor is R2, and a thickness of the dielectric substrate The distance h between the orthogonal straight line and the region determination line is approximately ((R1 + R2) − (t1−t2)) / 2, where t1 is the thickness of the ground conductor and t2 is the thickness of the ground conductor.
The multilayer wiring board according to claim 8.
ことを特徴とする高周波回路。 A semiconductor integrated circuit mounted on the multilayer wiring board according to any one of claims 1 to 9,
A high-frequency circuit characterized by that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011214415A JP2013074256A (en) | 2011-09-29 | 2011-09-29 | Multilayer wiring board and high frequency circuit mounted on the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011214415A JP2013074256A (en) | 2011-09-29 | 2011-09-29 | Multilayer wiring board and high frequency circuit mounted on the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013074256A true JP2013074256A (en) | 2013-04-22 |
Family
ID=48478460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011214415A Withdrawn JP2013074256A (en) | 2011-09-29 | 2011-09-29 | Multilayer wiring board and high frequency circuit mounted on the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013074256A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015173248A (en) * | 2014-02-21 | 2015-10-01 | 三菱電機株式会社 | Multilayer circuit board |
| JP2017103714A (en) * | 2015-12-04 | 2017-06-08 | 日本電信電話株式会社 | Multilayer wiring board |
| JP2018137382A (en) * | 2017-02-23 | 2018-08-30 | 京セラ株式会社 | Wiring board, package for electronic component, and electronic device |
| JP2019161360A (en) * | 2018-03-09 | 2019-09-19 | 古河電気工業株式会社 | High frequency transmission line |
| CN111344897A (en) * | 2017-11-16 | 2020-06-26 | 株式会社村田制作所 | Transmission line and antenna module |
| JP2020136635A (en) * | 2019-02-26 | 2020-08-31 | 京セラ株式会社 | Wiring board |
| CN111640682A (en) * | 2020-05-31 | 2020-09-08 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Gold wire bonding transition structure of separation device |
-
2011
- 2011-09-29 JP JP2011214415A patent/JP2013074256A/en not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015173248A (en) * | 2014-02-21 | 2015-10-01 | 三菱電機株式会社 | Multilayer circuit board |
| JP2017103714A (en) * | 2015-12-04 | 2017-06-08 | 日本電信電話株式会社 | Multilayer wiring board |
| JP2018137382A (en) * | 2017-02-23 | 2018-08-30 | 京セラ株式会社 | Wiring board, package for electronic component, and electronic device |
| CN111344897A (en) * | 2017-11-16 | 2020-06-26 | 株式会社村田制作所 | Transmission line and antenna module |
| CN111344897B (en) * | 2017-11-16 | 2021-11-23 | 株式会社村田制作所 | Transmission line and antenna module |
| US11271278B2 (en) | 2017-11-16 | 2022-03-08 | Murata Manufacturing Co., Ltd. | Transmission line and antenna module |
| JP2019161360A (en) * | 2018-03-09 | 2019-09-19 | 古河電気工業株式会社 | High frequency transmission line |
| JP2020136635A (en) * | 2019-02-26 | 2020-08-31 | 京セラ株式会社 | Wiring board |
| CN111640682A (en) * | 2020-05-31 | 2020-09-08 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Gold wire bonding transition structure of separation device |
| CN111640682B (en) * | 2020-05-31 | 2022-07-08 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Gold wire bonding transition structure of separation device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013074256A (en) | Multilayer wiring board and high frequency circuit mounted on the same | |
| CN111433971B (en) | High frequency transmission line | |
| JP5072968B2 (en) | Waveguide connection structure | |
| JP6293038B2 (en) | Multilayer circuit board | |
| CN107969065B (en) | Printed circuit board | |
| JP4656212B2 (en) | Connection method | |
| US11791535B2 (en) | Non-galvanic interconnect for planar RF devices | |
| US20040217830A1 (en) | RF multilayer circuit board | |
| TW201503482A (en) | Electronic circuit and electronic device | |
| US9716305B2 (en) | Balun | |
| JP6013297B2 (en) | High frequency transmission line | |
| JP2015056719A (en) | Multilayer wiring board | |
| JP4659087B2 (en) | Differential balanced signal transmission board | |
| GB2571214A (en) | Terminal device | |
| EP1585184B1 (en) | Direct current cut structure | |
| WO2014199591A1 (en) | Microwave circuit | |
| JP6013296B2 (en) | High frequency transmission line | |
| US20110241803A1 (en) | Signal transmission line | |
| JP2002185201A (en) | Wiring board for high frequency | |
| US9526165B2 (en) | Multilayer circuit substrate | |
| US9525213B2 (en) | Antenna device | |
| US20210135329A1 (en) | Implementation of inductive posts in an siw structure and production of a generic filter | |
| RU2781757C1 (en) | Wireless connection for high-speed data transmission | |
| CN219678789U (en) | Radio frequency circuit board structure | |
| TWI734633B (en) | High frequency signal cross-layer transmission structure in multi-layer printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |