JP2013073183A

JP2013073183A - Electro-optical device and electronic apparatus

Info

Publication number: JP2013073183A
Application number: JP2011214088A
Authority: JP
Inventors: Masakazu Nishida; 雅一西田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2011-09-29
Filing date: 2011-09-29
Publication date: 2013-04-22

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optical device that allows trap efficiency of ionic impurities to be enhanced without impairing manufacturability.SOLUTION: An electro-optical device includes: a first substrate and a second substrate that are disposed opposite to each other and hold an electro-optical material layer therebetween; a sealing material for bonding the first substrate and the second substrate together; a pixel region in which a plurality of pixels are arranged; and an ion trap part that is provided with electrodes and is installed in a peripheral region between the pixel region and the sealing material. In the electro-optical device, the ion trap part has a first trap electrode to which an AC voltage is applied and a second trap electrode to which a reference potential of the AC voltage is input. In application of the AC voltage, the ion trap part is set such that, at the time of voltage application of a positive polarity and at the time of voltage application of a negative polarity, an amount of current flowing through the electro-optical material layer is largely different from that flowing through the pixel region.

Description

本発明は、電気光学装置、電子機器に関するものである。 The present invention relates to an electro-optical device and an electronic apparatus.

液晶装置において、製造過程で液晶層中に混入したイオン性不純物や、光照射等による部材の劣化によって生じたイオン性不純物が、表示品質の低下を引き起こすことが知られている。これらのイオン性不純物は通電により移動し、表示領域に濃度分布を形成する。そして、イオン性不純物の濃度が高い領域において液晶層の保持率が低下し、輝度が低下する結果、シミやムラとなって視認される。
製造過程においてイオン性不純物を全く混入させないことは困難であるため、非表示領域に設けた電極にイオン性不純物を吸着させることにより表示領域へのイオン性不純物の拡散を防止することが提案されている。さらに、イオン性不純物を高効率にトラップするために、電極上に有機材料のオーバーコートを設けることも提案されている（特許文献１〜３参照）。 In a liquid crystal device, it is known that ionic impurities mixed in a liquid crystal layer during the manufacturing process and ionic impurities generated due to deterioration of a member due to light irradiation or the like cause deterioration in display quality. These ionic impurities move by energization and form a concentration distribution in the display area. And in the area | region where the density | concentration of an ionic impurity is high, the retention rate of a liquid crystal layer falls, As a result of a brightness | luminance falling, it is visually recognized as a spot and unevenness.
Since it is difficult not to mix ionic impurities at all in the manufacturing process, it has been proposed to prevent diffusion of ionic impurities to the display region by adsorbing ionic impurities to the electrodes provided in the non-display region. Yes. Furthermore, in order to trap ionic impurities with high efficiency, it has also been proposed to provide an overcoat of an organic material on the electrode (see Patent Documents 1 to 3).

特開２００７−２４９１０５号公報JP 2007-249105 A 特開平６−２８９４０８号公報Japanese Patent Laid-Open No. 6-289408 特開平４−１２５６１７号公報Japanese Patent Laid-Open No. 4-125617

しかしながら、特許文献１〜３記載の構成では、有機材料のオーバーコートを選択的に形成するためのプロセスの追加が必要であり、製造プロセスが煩雑化したり、製造コストが増加するという問題点があった。 However, in the configurations described in Patent Documents 1 to 3, it is necessary to add a process for selectively forming an overcoat of an organic material, and there is a problem that the manufacturing process becomes complicated and the manufacturing cost increases. It was.

本発明は、上記従来技術の問題点に鑑み成されたものであって、製造性を損なうことなくイオン性不純物のトラップ効率を向上させた電気光学装置を提供することを目的の一つとする。 SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device that improves the trapping efficiency of ionic impurities without impairing manufacturability.

本発明の電気光学装置は、電気光学物質層を挟持して対向配置された第１基板及び第２基板と、前記第１基板と前記第２基板とを貼り合わせるシール材と、複数の画素が配列された画素領域と、前記画素領域と前記シール材との間の周辺領域に電極を備えて設けられたイオントラップ部と、を有する電気光学装置であって、前記イオントラップ部は、交流電圧を印加される第１トラップ電極と前記交流電圧の基準電位を入力される第２トラップ電極とを有しており、前記イオントラップ部は、前記交流電圧の印加において、正極性の電圧印加時と負極性の電圧印加時とで前記電気光学物質層を流れる電流量が、前記画素領域よりも大きく異なるように設定されていることを特徴とする。 The electro-optical device according to the present invention includes a first substrate and a second substrate that are opposed to each other with an electro-optical material layer interposed therebetween, a sealing material that bonds the first substrate and the second substrate, and a plurality of pixels. An electro-optical device comprising: an arrayed pixel region; and an ion trap unit provided with an electrode in a peripheral region between the pixel region and the sealing material, wherein the ion trap unit is an AC voltage And a second trap electrode to which a reference potential of the AC voltage is input, and the ion trap unit is configured to apply a positive voltage when the AC voltage is applied. The amount of current flowing through the electro-optic material layer is set to be greatly different from that of the pixel region when a negative voltage is applied.

この構成では、イオントラップ部に極性の異なる電圧を印加したときに、電気光学物質層に流れる電流量の差が、画素領域における電流量の差よりも大きくなるように設定されている。この電流量の極性差に起因して、イオントラップ部における電気光学物質層と第１基板との界面、又は電気光学物質層と第２基板との界面に電荷が滞留し、残留ＤＣ電圧が生じる。この残留ＤＣ電圧により形成される電界の作用により、電気光学物質層に含まれるイオン性不純物を第１トラップ電極又は第２トラップ電極に効率良く吸着保持させることができる。かかる構成では、イオントラップ部に電気的な非対称性を付与すればよいため、特別な構成や製造工程は不要であり、電気光学装置の製造性を損なうことはない。 In this configuration, when a voltage having a different polarity is applied to the ion trap portion, the difference in the amount of current flowing in the electro-optic material layer is set to be larger than the difference in the amount of current in the pixel region. Due to the polarity difference in the amount of current, electric charge stays at the interface between the electro-optic material layer and the first substrate or the interface between the electro-optic material layer and the second substrate in the ion trap portion, and a residual DC voltage is generated. . By the action of the electric field formed by this residual DC voltage, the ionic impurities contained in the electro-optic material layer can be efficiently adsorbed and held on the first trap electrode or the second trap electrode. In such a configuration, since it is only necessary to impart electrical asymmetry to the ion trap portion, no special configuration or manufacturing process is required, and the manufacturability of the electro-optical device is not impaired.

前記第１基板の前記電気光学物質層側の面に、前記第１トラップ電極と、トラップ部絶縁膜と、第１配向膜とがこの順に積層されており、前記第２基板の前記電気光学物質層側の面に、前記第２トラップ電極と、第２配向膜とがこの順に積層されている構成としてもよい。
この構成によれば、第１トラップ電極上にトラップ部絶縁膜を形成するという簡便な工程で製造することができる電気光学装置が提供される。 The first trap electrode, the trap portion insulating film, and the first alignment film are laminated in this order on the surface of the first substrate on the electro-optic material layer side, and the electro-optic material of the second substrate The second trap electrode and the second alignment film may be stacked in this order on the layer side surface.
According to this configuration, an electro-optical device that can be manufactured by a simple process of forming the trap portion insulating film on the first trap electrode is provided.

前記第１基板の前記電気光学物質層側の面に、前記第１トラップ電極と、第１配向膜とがこの順に積層されており、前記第２基板の前記電気光学物質層側の面に、前記第２トラップ電極と、トラップ部絶縁膜と、第２配向膜とがこの順に積層されている構成としてもよい。
この構成によれば、第２トラップ電極上にトラップ部絶縁膜を形成するという簡便な工程で製造することができる電気光学装置が提供される。 The first trap electrode and the first alignment film are stacked in this order on the surface of the first substrate on the electro-optic material layer side, and on the surface of the second substrate on the electro-optic material layer side, The second trap electrode, the trap portion insulating film, and the second alignment film may be stacked in this order.
According to this configuration, an electro-optical device that can be manufactured by a simple process of forming the trap portion insulating film on the second trap electrode is provided.

前記第１基板の前記電気光学物質層側の面に、前記第１トラップ電極と、第１トラップ部絶縁膜と、第１配向膜とがこの順に積層され、前記第２基板の前記電気光学物質層側の面に、前記第２トラップ電極と、第２トラップ部絶縁膜と、第２配向膜とがこの順に積層されており、前記第１トラップ部絶縁膜と前記第２トラップ部絶縁膜は互いに異なる膜厚を有する構成としてもよい。
この構成によれば、第１トラップ電極及び第２トラップ電極上に厚さの異なるトラップ部絶縁膜をそれぞれ形成する簡便な工程で製造することができる電気光学装置が提供される。 The first trap electrode, the first trap portion insulating film, and the first alignment film are stacked in this order on the surface of the first substrate on the electro-optic material layer side, and the electro-optic material of the second substrate The second trap electrode, the second trap part insulating film, and the second alignment film are stacked in this order on the layer side surface, and the first trap part insulating film and the second trap part insulating film are It is good also as a structure which has a mutually different film thickness.
According to this configuration, an electro-optical device that can be manufactured by a simple process of forming trap part insulating films having different thicknesses on the first trap electrode and the second trap electrode is provided.

前記第１基板の前記電気光学物質層側の面に、前記第１トラップ電極と、トラップ部絶縁膜と、前記第２トラップ電極と、配向膜とがこの順に積層されている構成としてもよい。
この構成によれば、電気光学物質層の厚さ方向と交差する方向（概略基板面方向）に形成した電界によりイオン性不純物をトラップするイオントラップ部を備えた電気光学装置が提供される。 The first trap electrode, the trap portion insulating film, the second trap electrode, and the alignment film may be stacked in this order on the surface of the first substrate on the electro-optic material layer side.
According to this configuration, an electro-optical device including an ion trap portion that traps ionic impurities by an electric field formed in a direction (substantially the substrate surface direction) intersecting the thickness direction of the electro-optical material layer is provided.

本発明の電子機器は、上記の電気光学装置を備えたことを特徴とする。
この構成によれば、信頼性に優れた光変調手段を具備した電子機器を提供することができる。 An electronic apparatus according to the present invention includes the above-described electro-optical device.
According to this configuration, it is possible to provide an electronic device including a light modulation unit having excellent reliability.

電気光学装置の第１実施形態である液晶装置の平面図。1 is a plan view of a liquid crystal device that is a first embodiment of an electro-optical device. 図１に示すＩ−Ｉ線に沿う位置における液晶装置の部分断面図。FIG. 2 is a partial cross-sectional view of the liquid crystal device at a position along line II shown in FIG. 1. 第１実施形態に係る作用説明図。Action | operation explanatory drawing which concerns on 1st Embodiment. 第２実施形態に係る液晶装置の要部を示す概略断面図。FIG. 5 is a schematic cross-sectional view showing a main part of a liquid crystal device according to a second embodiment. 第３実施形態に係る液晶装置の要部を示す概略断面図。FIG. 6 is a schematic cross-sectional view showing a main part of a liquid crystal device according to a third embodiment. 第４実施形態に係る液晶装置の要部を示す概略断面図。FIG. 10 is a schematic cross-sectional view showing a main part of a liquid crystal device according to a fourth embodiment. 電子機器の一実施の形態であるプロジェクターを示す図。FIG. 6 is a diagram illustrating a projector that is an embodiment of an electronic apparatus.

以下、図面を用いて本発明の実施の形態について説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The scope of the present invention is not limited to the following embodiment, and can be arbitrarily changed within the scope of the technical idea of the present invention. Moreover, in the following drawings, in order to make each structure easy to understand, the actual structure may be different from the scale, number, or the like in each structure.

（第１実施形態）
図１は、電気光学装置の第１実施形態である液晶装置の平面図である。図２は、図１に示すＩ−Ｉ線に沿う位置における液晶装置の部分断面図である。
液晶装置（電気光学装置）１００は、ＴＦＴアレイ基板（第１基板）１０と、ＴＦＴアレイ基板１０と対向配置された対向基板（第２基板）２０と、ＴＦＴアレイ基板１０と対向基板２０との間に挟持された液晶層（電気光学物質層）５０と、液晶層５０の周囲を囲んで形成されるとともに一部に液晶注入口５１ａを有する矩形枠状のシール材５１と、シール材５１の液晶注入口５１ａを封止する封止剤５２と、を備えている。 (First embodiment)
FIG. 1 is a plan view of a liquid crystal device which is a first embodiment of an electro-optical device. FIG. 2 is a partial cross-sectional view of the liquid crystal device at a position along the line II shown in FIG.
A liquid crystal device (electro-optical device) 100 includes a TFT array substrate (first substrate) 10, a counter substrate (second substrate) 20 disposed to face the TFT array substrate 10, and the TFT array substrate 10 and the counter substrate 20. A liquid crystal layer (electro-optical material layer) 50 sandwiched between them, a rectangular frame-shaped sealing material 51 that surrounds the liquid crystal layer 50 and has a liquid crystal inlet 51a in part, and a sealing material 51 And a sealing agent 52 for sealing the liquid crystal injection port 51a.

ＴＦＴアレイ基板１０上には、シール材５１とほぼ同じ輪郭を持つ対向基板２０が対向配置され、シール材５１を介してＴＦＴアレイ基板１０と対向基板２０とが貼り合わされている。ＴＦＴアレイ基板１０は、対向基板２０よりも大きく、対向基板２０の一端部よりも外側に張り出した張出部１０ａを備えている。張出部１０ａには、駆動ＩＣチップ１０１が実装されており、また複数の外部回路接続端子１０２が形成された端子部が設けられている。 On the TFT array substrate 10, a counter substrate 20 having substantially the same outline as that of the sealing material 51 is disposed opposite to the TFT array substrate 10, and the TFT array substrate 10 and the counter substrate 20 are bonded together via the sealing material 51. The TFT array substrate 10 is provided with an overhanging portion 10 a that is larger than the counter substrate 20 and projects outward from one end portion of the counter substrate 20. A driving IC chip 101 is mounted on the overhanging portion 10a, and a terminal portion in which a plurality of external circuit connection terminals 102 are formed is provided.

シール材５１は、ＴＦＴアレイ基板１０と対向基板２０との対向領域の周縁部に沿って設けられている。液晶注入口５１ａは、シール材５１の４つの辺のうち張出部１０ａに面する辺に設けられている。封止剤５２は、対向基板２０の端面に沿って、張出部１０ａの液晶注入口５１ａを外側から閉塞する位置に塗布されている。シール材５１と封止剤５２とが液晶層５０の周囲を囲み、液晶層５０をＴＦＴアレイ基板１０と対向基板２０との間に封止している。 The sealing material 51 is provided along the peripheral edge of the opposing region between the TFT array substrate 10 and the opposing substrate 20. The liquid crystal injection port 51 a is provided on the side facing the protruding portion 10 a among the four sides of the sealing material 51. The sealing agent 52 is applied along the end surface of the counter substrate 20 at a position that closes the liquid crystal injection port 51a of the overhanging portion 10a from the outside. A sealing material 51 and a sealing agent 52 surround the periphery of the liquid crystal layer 50, and the liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20.

シール材５１に囲まれた領域には、複数の画素ＰＸがマトリクス状に配置されてなる矩形状の画素領域１Ａと、画素領域１Ａとシール材５１との間に位置する矩形枠状の周辺領域１Ｂとが設けられている。シール材５１の外側における対向基板２０の角部には、ＴＦＴアレイ基板１０と対向基板２０とを電気的に接続するための銀点等を有する基板間導通部１０６が設けられている。 In a region surrounded by the sealing material 51, a rectangular pixel region 1A in which a plurality of pixels PX are arranged in a matrix, and a rectangular frame-shaped peripheral region located between the pixel region 1A and the sealing material 51 1B. An inter-substrate conductive portion 106 having a silver point or the like for electrically connecting the TFT array substrate 10 and the counter substrate 20 is provided at a corner portion of the counter substrate 20 outside the sealing material 51.

周辺領域１Ｂには、画素領域１Ａを取り囲む矩形枠状のダミー画素領域１Ｄと、ダミー画素領域１Ｄを取り囲む矩形枠状のイオントラップ部６０と、が設けられている。
ダミー画素領域１Ｄには、画素領域１Ａの最外周部に位置する画素ＰＸと各々隣り合う複数のダミー画素ＤＭが設けられている。ダミー画素ＤＭは画像の表示には用いられない画素であり、例えば常時黒表示状態とされることにより、画素領域１Ａを縁取る周辺見切りの一部として用いられる。 The peripheral area 1B is provided with a rectangular frame-shaped dummy pixel area 1D surrounding the pixel area 1A and a rectangular frame-shaped ion trap section 60 surrounding the dummy pixel area 1D.
The dummy pixel region 1D is provided with a plurality of dummy pixels DM that are respectively adjacent to the pixel PX located at the outermost periphery of the pixel region 1A. The dummy pixel DM is a pixel that is not used for displaying an image. For example, the dummy pixel DM is used as a part of the peripheral parting that borders the pixel region 1A by being always in a black display state.

イオントラップ部６０は、図２に示すように、ＴＦＴアレイ基板１０の基板本体１０Ａ上に形成された第１トラップ電極６１を備えている。イオントラップ部６０では、第１トラップ電極６１と共通電極２１（図２参照）との間に発生する液晶層厚方向の電界によって液晶層５０中のイオン性不純物をトラップする。したがって本実施形態では、共通電極２１のうちの第１トラップ電極６１と液晶層５０を介して対向する部分が、イオントラップ部６０の第２トラップ電極６２である。 As shown in FIG. 2, the ion trap unit 60 includes a first trap electrode 61 formed on the substrate body 10 A of the TFT array substrate 10. In the ion trap section 60, ionic impurities in the liquid crystal layer 50 are trapped by an electric field in the liquid crystal layer thickness direction generated between the first trap electrode 61 and the common electrode 21 (see FIG. 2). Therefore, in the present embodiment, the portion of the common electrode 21 that faces the first trap electrode 61 through the liquid crystal layer 50 is the second trap electrode 62 of the ion trap portion 60.

イオントラップ部６０は、画素領域１Ａを取り囲んで配置されている。図１では、画素領域１Ａから周辺領域１Ｂに向かって拡散するイオン性不純物と、シール材５１又は封止剤５２から溶出し、画素領域１Ａに向けて侵入するイオン性不純物とを漏れなくトラップするために、イオントラップ部６０は、全体として、画素領域１Ａの外周に沿って閉じた枠状に形成されている。
第１トラップ電極６１は、画素領域１Ａを取り囲む矩形枠状の電極である。第１トラップ電極６１は、シール材５１を跨いで延びる引き出し線６３、６４を介して駆動ＩＣチップ１０１に接続されている。 The ion trap unit 60 is disposed so as to surround the pixel region 1A. In FIG. 1, ionic impurities that diffuse from the pixel region 1A toward the peripheral region 1B and ionic impurities that elute from the sealing material 51 or the sealant 52 and enter the pixel region 1A are trapped without leakage. Therefore, the ion trap part 60 is formed in a closed frame shape along the outer periphery of the pixel region 1A as a whole.
The first trap electrode 61 is a rectangular frame electrode surrounding the pixel region 1A. The first trap electrode 61 is connected to the drive IC chip 101 via lead lines 63 and 64 extending across the seal material 51.

次に、図２を参照して液晶装置１００の断面構造について説明する。
ＴＦＴアレイ基板１０は、ガラスや石英などの透明基板あるいはシリコンなどの不透明基板からなる基板本体１０Ａ上に、画素電極３０、ダミー画素電極３０Ｄとそれらを駆動する図示略の駆動素子や電極を形成した素子基板である。 Next, a cross-sectional structure of the liquid crystal device 100 will be described with reference to FIG.
In the TFT array substrate 10, a pixel electrode 30, a dummy pixel electrode 30D, and driving elements and electrodes (not shown) for driving them are formed on a substrate body 10A made of a transparent substrate such as glass or quartz or an opaque substrate such as silicon. It is an element substrate.

基板本体１０Ａの液晶層５０側の面には、シリコン酸化膜等からなる下地絶縁膜１１が形成されている。下地絶縁膜１１上に、複数種の配線３５、３６、６５ａ、６５ｂ、６７、６９、７１が形成されている。これらの配線を覆うようにしてシリコン酸化膜等からなる第１層間絶縁膜１２が形成され、さらに第１層間絶縁膜１２を覆うようにしてシリコン窒化膜等からなる第２層間絶縁膜１３が形成されている。 A base insulating film 11 made of a silicon oxide film or the like is formed on the surface of the substrate body 10A on the liquid crystal layer 50 side. A plurality of types of wirings 35, 36, 65 a, 65 b, 67, 69 and 71 are formed on the base insulating film 11. A first interlayer insulating film 12 made of a silicon oxide film or the like is formed so as to cover these wirings, and a second interlayer insulating film 13 made of a silicon nitride film or the like is further formed so as to cover the first interlayer insulating film 12. Has been.

第２層間絶縁膜１３上に、画素電極３０、ダミー画素電極３０Ｄ、及び配線７２が形成されている。
画素電極３０及びダミー画素電極３０Ｄは、第１層間絶縁膜１２及び第２層間絶縁膜１３を貫通して形成されたコンタクトホールを介して、下層側の配線３５、３６に接続されている。画素電極３０及びダミー画素電極３０Ｄは、本実施形態の場合、チタン窒化膜上にアルミニウム膜を形成した積層膜からなる反射電極である。なお、液晶装置１００を透過型の液晶装置として構成する場合には、画素電極３０及びダミー画素電極３０Ｄは、ＩＴＯ（インジウム錫酸化物）等の透明導電材料を用いて形成される。 A pixel electrode 30, a dummy pixel electrode 30 D, and a wiring 72 are formed on the second interlayer insulating film 13.
The pixel electrode 30 and the dummy pixel electrode 30D are connected to lower-layer wirings 35 and 36 through contact holes formed through the first interlayer insulating film 12 and the second interlayer insulating film 13. In the present embodiment, the pixel electrode 30 and the dummy pixel electrode 30D are reflective electrodes made of a laminated film in which an aluminum film is formed on a titanium nitride film. When the liquid crystal device 100 is configured as a transmissive liquid crystal device, the pixel electrode 30 and the dummy pixel electrode 30D are formed using a transparent conductive material such as ITO (indium tin oxide).

配線７２は、第１層間絶縁膜１２及び第２層間絶縁膜１３を貫通して形成されたコンタクトホールを介して、下層側の配線７１に接続されている。配線７１及び配線７２は、シール材５１の内側に形成された画素ＰＸやダミー画素ＤＭと、シール材５１の外側の駆動ＩＣチップ１０１とを接続する配線である。本実施形態の場合、異なる配線層に形成された配線７１、７２が、シール材５１の形成領域内において接続されている。 The wiring 72 is connected to the lower wiring 71 through a contact hole formed through the first interlayer insulating film 12 and the second interlayer insulating film 13. The wiring 71 and the wiring 72 are wirings that connect the pixels PX and the dummy pixels DM formed inside the sealing material 51 and the driving IC chip 101 outside the sealing material 51. In the case of this embodiment, the wirings 71 and 72 formed in different wiring layers are connected in the formation region of the sealing material 51.

画素電極３０、ダミー画素電極３０Ｄ及び配線７２を覆うようにして絶縁膜３１が形成されている。絶縁膜３１は、液晶層５０の抵抗値に対して２桁以上高抵抗の材料を用いて形成され、例えばシリコン酸化膜やシリコン窒化膜からなる。絶縁膜３１上に、第１トラップ電極６１、導通部電極６６、及び外部回路接続端子１０２が形成されている。 An insulating film 31 is formed so as to cover the pixel electrode 30, the dummy pixel electrode 30 D, and the wiring 72. The insulating film 31 is formed using a material having a resistance of two digits or more with respect to the resistance value of the liquid crystal layer 50, and is made of, for example, a silicon oxide film or a silicon nitride film. On the insulating film 31, the first trap electrode 61, the conduction portion electrode 66, and the external circuit connection terminal 102 are formed.

第１トラップ電極６１は、第１層間絶縁膜１２、第２層間絶縁膜１３、及び絶縁膜３１を貫通して形成されたコンタクトホールを介して、下層側の配線６５ａ、６５ｂに接続されている。配線６５ａ、６５ｂは、図１に示した引き出し線６３、６４を介して駆動ＩＣチップ１０１に接続されている。本実施形態の場合、１つの第１トラップ電極６１に対して、２つの配線６５ａ、６５ｂが接続されているが、配線６５ａ、６５ｂは単一の配線であってもよい。 The first trap electrode 61 is connected to the lower-layer wirings 65a and 65b through contact holes formed through the first interlayer insulating film 12, the second interlayer insulating film 13, and the insulating film 31. . The wirings 65a and 65b are connected to the drive IC chip 101 via the lead lines 63 and 64 shown in FIG. In the present embodiment, two wirings 65a and 65b are connected to one first trap electrode 61, but the wirings 65a and 65b may be a single wiring.

導通部電極６６は、第１層間絶縁膜１２、第２層間絶縁膜１３、及び絶縁膜３１を貫通して形成されたコンタクトホールを介して、下層側の配線６７に接続されている。配線６７は駆動ＩＣチップ１０１に接続されている。導通部電極６６上には銀点等の基板間導通部１０６が設けられている。
外部回路接続端子１０２は、第１層間絶縁膜１２、第２層間絶縁膜１３、及び絶縁膜３１を貫通して形成されたコンタクトホールを介して、下層側の配線６９に接続されている。配線６９は駆動ＩＣチップ１０１に接続されている。 The conduction part electrode 66 is connected to the lower layer side wiring 67 through a contact hole formed through the first interlayer insulating film 12, the second interlayer insulating film 13, and the insulating film 31. The wiring 67 is connected to the driving IC chip 101. On the conductive part electrode 66, an inter-substrate conductive part 106 such as a silver dot is provided.
The external circuit connection terminal 102 is connected to the wiring 69 on the lower layer side through a contact hole formed through the first interlayer insulating film 12, the second interlayer insulating film 13, and the insulating film 31. The wiring 69 is connected to the driving IC chip 101.

シール材５１の内側のＴＦＴアレイ基板１０の表面には、絶縁膜３１及び第１トラップ電極６１を覆う第１配向膜１４が形成されている。第１配向膜１４としては、斜方蒸着等により柱状構造を形成したシリコン酸化膜からなる無機配向膜や、ポリイミド等の有機配向膜を適用することができる。また第１配向膜１４は、シール材５１の形成領域やシール材５１の外側の領域まで延設されていてもよい。 A first alignment film 14 that covers the insulating film 31 and the first trap electrode 61 is formed on the surface of the TFT array substrate 10 inside the sealing material 51. As the first alignment film 14, an inorganic alignment film made of a silicon oxide film having a columnar structure formed by oblique deposition or the like, or an organic alignment film such as polyimide can be applied. Further, the first alignment film 14 may be extended to a region where the sealing material 51 is formed or a region outside the sealing material 51.

対向基板２０は、ガラスや石英などの透明基板からなる基板本体２０Ａを備えている。
基板本体２０Ａの液晶層５０側の面には、シリコン酸化膜等からなる下地絶縁膜２３が形成されている。下地絶縁膜２３は、基板本体２０Ａの外周部における膜厚が、シール材５１よりも内側の領域における膜厚よりも薄く形成されている。すなわち下地絶縁膜２３には、遮光膜ＢＭの外周端に沿って段差部２３ｄが形成されている。 The counter substrate 20 includes a substrate body 20A made of a transparent substrate such as glass or quartz.
A base insulating film 23 made of a silicon oxide film or the like is formed on the surface of the substrate body 20A on the liquid crystal layer 50 side. The base insulating film 23 is formed such that the film thickness in the outer peripheral portion of the substrate body 20 A is thinner than the film thickness in the region inside the sealing material 51. That is, a step portion 23d is formed in the base insulating film 23 along the outer peripheral edge of the light shielding film BM.

下地絶縁膜２３上には、ＴＦＴアレイ基板１０上の第１トラップ電極６１と対向する領域に、金属膜やカーボン膜からなる遮光膜ＢＭが形成されている。遮光膜ＢＭは、ダミー画素領域１Ｄの周囲を縁取る矩形枠状の周辺見切りとして形成されている。遮光膜ＢＭは、画素ＰＸ及びダミー画素ＤＭを平面的に区画するブラックマトリクスとしての遮光膜を含んでいてもよい。 A light shielding film BM made of a metal film or a carbon film is formed on the base insulating film 23 in a region facing the first trap electrode 61 on the TFT array substrate 10. The light shielding film BM is formed as a rectangular frame-shaped peripheral parting bordering the periphery of the dummy pixel region 1D. The light shielding film BM may include a light shielding film as a black matrix that partitions the pixel PX and the dummy pixel DM in a plane.

遮光膜ＢＭ及び下地絶縁膜２３を覆って、シリコン窒化膜等からなる保護絶縁膜２２が形成されている。保護絶縁膜２２は必要に応じて設けられる絶縁膜であり、省略することもできる。
保護絶縁膜２２を覆って、ＩＴＯ等の透明導電材料からなる共通電極２１が形成されている。本実施形態の場合、ＴＦＴアレイ基板１０上の第１トラップ電極６１と対向する領域にも共通電極２１が形成され、共通電極２１の一部が第２トラップ電極６２を構成している。 A protective insulating film 22 made of a silicon nitride film or the like is formed so as to cover the light shielding film BM and the base insulating film 23. The protective insulating film 22 is an insulating film provided as necessary, and can be omitted.
A common electrode 21 made of a transparent conductive material such as ITO is formed so as to cover the protective insulating film 22. In the case of this embodiment, the common electrode 21 is also formed in the region facing the first trap electrode 61 on the TFT array substrate 10, and a part of the common electrode 21 constitutes the second trap electrode 62.

共通電極２１のほぼ全面を覆って、絶縁膜３２が形成されている。絶縁膜３２のうち、ＴＦＴアレイ基板１０の第１トラップ電極６１と対向する部分が、本実施形態におけるトラップ部絶縁膜８２である。一方、絶縁膜３２のうち、画素電極３０と対向する領域に形成された部分が、本実施形態における画素部絶縁膜である。 An insulating film 32 is formed so as to cover almost the entire surface of the common electrode 21. A portion of the insulating film 32 that faces the first trap electrode 61 of the TFT array substrate 10 is the trap portion insulating film 82 in the present embodiment. On the other hand, a portion of the insulating film 32 formed in a region facing the pixel electrode 30 is the pixel portion insulating film in the present embodiment.

絶縁膜３２は、液晶層５０の抵抗値に対して２桁以上高抵抗の材料を用いて形成される。例えばシリコン酸化膜やシリコン窒化膜の抵抗値は１×１０^１１Ω〜１×１０^１２Ω程度であり、絶縁膜３２を形成するための高抵抗材料として好適である。
絶縁膜３２の膜厚は、液晶層に対して十分に高い抵抗値が得られる膜厚であれば特に限定されない。絶縁膜３２をシリコン酸化膜又はシリコン窒化膜により構成する場合には、１００ｎｍ以上４００ｎｍ以下の膜厚とすることで、通常の液晶材料を用いて形成された液晶層５０に対して１００倍程度の抵抗値を得ることができる。 The insulating film 32 is formed using a material having a high resistance of two digits or more with respect to the resistance value of the liquid crystal layer 50. For example, the resistance value of a silicon oxide film or a silicon nitride film is about 1 × 10 ¹¹ Ω to 1 × 10 ¹² Ω, and is suitable as a high-resistance material for forming the insulating film 32.
The thickness of the insulating film 32 is not particularly limited as long as it has a sufficiently high resistance value with respect to the liquid crystal layer. In the case where the insulating film 32 is composed of a silicon oxide film or a silicon nitride film, the film thickness is set to 100 nm or more and 400 nm or less, which is about 100 times that of the liquid crystal layer 50 formed using a normal liquid crystal material. A resistance value can be obtained.

絶縁膜３２には、基板間導通部１０６の形成位置に対応して開口部３２ａが形成されている。開口部３２ａの内側に露出された共通電極２１には、基板間導通部１０６が接続されている。基板間導通部１０６の液晶層５０側には、シール材５１が設けられている。シール材５１の内周端は段差部２３ｄによって形成された対向基板２０表面の段差部分に配置されている。 In the insulating film 32, an opening 32 a is formed corresponding to the position where the inter-substrate conductive portion 106 is formed. An inter-substrate conducting portion 106 is connected to the common electrode 21 exposed inside the opening 32a. A sealing material 51 is provided on the liquid crystal layer 50 side of the inter-substrate conducting portion 106. The inner peripheral end of the sealing material 51 is disposed at a stepped portion on the surface of the counter substrate 20 formed by the stepped portion 23d.

シール材５１に囲まれた領域の対向基板２０の表面には、絶縁膜３２を覆う第２配向膜１６が形成されている。第２配向膜１６はＴＦＴアレイ基板１０上の第１配向膜１４と同様、有機配向膜又は無機配向膜により形成することができる。また第２配向膜１６はシール材５１の形成領域やシール材５１の外側の領域まで延設されていてもよい。 A second alignment film 16 that covers the insulating film 32 is formed on the surface of the counter substrate 20 in a region surrounded by the sealing material 51. Similar to the first alignment film 14 on the TFT array substrate 10, the second alignment film 16 can be formed of an organic alignment film or an inorganic alignment film. Further, the second alignment film 16 may be extended to a region where the sealing material 51 is formed or a region outside the sealing material 51.

液晶層５０は、画素電極３０と共通電極２１との間に発生する液晶層厚方向の電界（縦電界）によって駆動される縦電界方式の液晶層である。縦電界方式としては、ＶＡ（Vertical Alignment）方式が代表的であるが、ＯＣＢ（Optically Compensated Birefringence）方式やＴＮ（Twisted Nematic）方式などの他の方式でもよい。 The liquid crystal layer 50 is a vertical electric field type liquid crystal layer driven by an electric field (vertical electric field) in the thickness direction of the liquid crystal layer generated between the pixel electrode 30 and the common electrode 21. As the vertical electric field method, a VA (Vertical Alignment) method is typical, but other methods such as an OCB (Optically Compensated Birefringence) method and a TN (Twisted Nematic) method may be used.

なお、本実施形態では、ＴＦＴアレイ基板１０上の画素電極３０と対向基板２０上の共通電極２１との間に電界を形成する縦電界方式により液晶層５０を駆動しているが、共通電極２１として機能する電極をＴＦＴアレイ基板１０側に設け、この電極と画素電極３０との間に発生する基板面方向の電界（横電界；液晶層の厚さ方向と概ね直交する方向の電界）によって液晶層５０を駆動してもよい。このような駆動方式は、横電界方式と呼ばれる。横電界方式としては、ＩＰＳ（In-Plane Switching）方式やＦＦＳ（Fringe Field Switching）方式が代表的である。 In this embodiment, the liquid crystal layer 50 is driven by a vertical electric field method in which an electric field is formed between the pixel electrode 30 on the TFT array substrate 10 and the common electrode 21 on the counter substrate 20. Is provided on the TFT array substrate 10 side, and liquid crystal is generated by an electric field in the substrate surface direction (transverse electric field; electric field in a direction substantially perpendicular to the thickness direction of the liquid crystal layer) generated between this electrode and the pixel electrode 30. Layer 50 may be driven. Such a driving method is called a horizontal electric field method. Typical examples of the lateral electric field method include an IPS (In-Plane Switching) method and an FFS (Fringe Field Switching) method.

液晶装置１００では、画像表示前、画像表示中、または画像表示後に、第１トラップ電極６１に交流電圧を印加し、液晶層に流れる電流量の極性差に起因して生じる残留ＤＣ電圧を利用して液晶層５０中のイオン性不純物を効率良くトラップする。以下、かかる作用について図３を参照しつつ詳細に説明する。 In the liquid crystal device 100, an AC voltage is applied to the first trap electrode 61 before an image is displayed, during an image display, or after an image is displayed, and a residual DC voltage generated due to a polarity difference in the amount of current flowing in the liquid crystal layer is used. Thus, the ionic impurities in the liquid crystal layer 50 are efficiently trapped. Hereinafter, this operation will be described in detail with reference to FIG.

図３は第１実施形態に係る作用説明図である。
図３には、作用説明に必要な液晶装置１００の要部のみが示されている。画素電極３０及び第１トラップ電極６１と、共通電極２１とが液晶層５０を介して対向配置されている。画素電極３０上に絶縁膜３１が形成され、絶縁膜３１及び第１トラップ電極６１上には第１配向膜１４が形成されている。共通電極２１上にトラップ部絶縁膜８２を含む絶縁膜３２が形成されている。絶縁膜３２上に第２配向膜１６が形成されている。 FIG. 3 is an operation explanatory diagram according to the first embodiment.
FIG. 3 shows only the main part of the liquid crystal device 100 necessary for explanation of the operation. The pixel electrode 30, the first trap electrode 61, and the common electrode 21 are disposed to face each other with the liquid crystal layer 50 interposed therebetween. An insulating film 31 is formed on the pixel electrode 30, and a first alignment film 14 is formed on the insulating film 31 and the first trap electrode 61. An insulating film 32 including a trap part insulating film 82 is formed on the common electrode 21. A second alignment film 16 is formed on the insulating film 32.

まず、画素領域１Ａの画素ＰＸにおいて、画素電極３０に５Ｖと−５Ｖを周期的に繰り返す交流電圧を印加し、共通電極２１に０Ｖの電圧を印加すると、画素電極３０に正極性の電圧（５Ｖ）が印加される期間には画素電極３０から共通電極２１に向かう電界（第１の画素電界）が形成され、負極性の電圧（−５Ｖ）が印加される期間には共通電極２１から画素電極３０に向かう電界（第２の画素電界）が形成される。 First, in the pixel PX in the pixel region 1A, when an alternating voltage that periodically repeats 5V and −5V is applied to the pixel electrode 30 and a voltage of 0V is applied to the common electrode 21, a positive voltage (5V) is applied to the pixel electrode 30. ) Is applied, the electric field (first pixel electric field) from the pixel electrode 30 toward the common electrode 21 is formed, and the negative electrode voltage (−5 V) is applied from the common electrode 21 to the pixel electrode. An electric field (second pixel electric field) toward 30 is formed.

画素ＰＸでは、画素電極３０上に絶縁膜３１を形成し、共通電極２１上に絶縁膜３２を形成することで、上記の第１の画素電界が形成されたときの液晶層５０の比抵抗と、第２の画素電界が形成されたときの液晶層５０の比抵抗とに差が生じないように構成している。これによって、正極性の電圧を印加したときと、負極性の電圧を印加したときとで液晶層５０に流れる電流がほぼ同等の値となるようにしている。この電流バランスが崩れると、画素ＰＸ内に電荷が滞留して残留ＤＣ電圧が発生し、焼き付きやフリッカーの原因となるからである。 In the pixel PX, the insulating film 31 is formed on the pixel electrode 30 and the insulating film 32 is formed on the common electrode 21, so that the specific resistance of the liquid crystal layer 50 when the first pixel electric field is formed can be increased. The liquid crystal layer 50 is configured so that there is no difference in specific resistance when the second pixel electric field is formed. As a result, the current flowing through the liquid crystal layer 50 becomes substantially the same value when a positive voltage is applied and when a negative voltage is applied. This is because if this current balance is lost, electric charge stays in the pixel PX and a residual DC voltage is generated, causing burn-in and flicker.

一方、本実施形態のイオントラップ部６０では、第１トラップ電極６１に５Ｖと−５Ｖを周期的に繰り返す交流電圧を印加し、共通電極２１に０Ｖの電圧を印加すると、第１トラップ電極６１に５Ｖが印加される期間には第１トラップ電極６１から第２トラップ電極６２に向かう第１の電界が形成され、−５Ｖが印加される期間には第２トラップ電極６２から第１トラップ電極６１に向かう第２の電界が形成される。
なお、第１トラップ電極６１に入力する交流電圧の波形は特に限定されず、矩形波、正弦波、三角波等、任意の波形を用いることができ、画素領域１Ａの画素電極３０に入力される信号波形と共通化してもよい。 On the other hand, in the ion trap section 60 of this embodiment, when an AC voltage that periodically repeats 5 V and −5 V is applied to the first trap electrode 61 and a voltage of 0 V is applied to the common electrode 21, A first electric field from the first trap electrode 61 toward the second trap electrode 62 is formed during a period in which 5 V is applied, and from the second trap electrode 62 to the first trap electrode 61 in a period during which -5 V is applied. A second electric field is formed.
The waveform of the AC voltage input to the first trap electrode 61 is not particularly limited, and an arbitrary waveform such as a rectangular wave, a sine wave, or a triangular wave can be used, and a signal input to the pixel electrode 30 in the pixel region 1A. It may be shared with the waveform.

ここで、本実施形態のイオントラップ部６０では、図３に示すように、第２トラップ電極６２上にのみトラップ部絶縁膜８２を形成し、第１トラップ電極６１上には絶縁膜３１を形成しないことで、第１の電界が形成されたときの液晶層５０の比抵抗と、第２の電界が形成されたときの液晶層５０の比抵抗との間にあえて差異（比抵抗の極性差）を生じさせ、正極性の電圧が印加されたときに液晶層５０に流れる電流量と、負極性の電圧が印加されたときに液晶層５０に流れる電流量とを異ならせ、電流量の極性差を生じさせている。具体的には、画素ＰＸとイオントラップ部６０において、同等の交流電圧を印加したときに、イオントラップ部６０において液晶層５０に流れる電流量の極性差（比抵抗の極性差）が、画素ＰＸにおける電流量の極性差よりも大きくなるように、イオントラップ部６０が構成されている。 Here, in the ion trap portion 60 of the present embodiment, as shown in FIG. 3, the trap portion insulating film 82 is formed only on the second trap electrode 62, and the insulating film 31 is formed on the first trap electrode 61. The difference between the specific resistance of the liquid crystal layer 50 when the first electric field is formed and the specific resistance of the liquid crystal layer 50 when the second electric field is formed (the difference in polarity of the specific resistance). ), The amount of current flowing through the liquid crystal layer 50 when a positive voltage is applied is different from the amount of current flowing through the liquid crystal layer 50 when a negative voltage is applied. It makes a difference. Specifically, when an equivalent AC voltage is applied between the pixel PX and the ion trap unit 60, the polarity difference in the amount of current flowing through the liquid crystal layer 50 in the ion trap unit 60 (the polarity difference in specific resistance) is the pixel PX. The ion trap unit 60 is configured to be larger than the difference in polarity of the current amount at.

上記のような電流量の極性差（電気的な非対称性）を生じさせることで、イオントラップ部６０内に電荷を蓄積させ、液晶層５０に作用する直流電圧（残留ＤＣ電圧）を発生させることができる。本実施形態の場合、トラップ部絶縁膜８２の表面に負電荷が集積し、かかる負電荷に起因する直流電圧（残留ＤＣ電圧）が発生する。本実施形態のイオントラップ部６０では、上記の残留ＤＣ電圧を利用して液晶層５０中の正電荷のイオン性不純物５１ｐをトラップ部絶縁膜８２の表面（第２配向膜１６の表面）に吸着させる。
なお、イオントラップ部６０は表示に利用されない領域であり、遮光膜ＢＭにより遮光されているため、大きな残留ＤＣ電圧が発生したとしても表示品質に影響することはない。 By generating the polarity difference (electrical asymmetry) of the current amount as described above, charges are accumulated in the ion trap unit 60 and a DC voltage (residual DC voltage) acting on the liquid crystal layer 50 is generated. Can do. In the present embodiment, negative charges are accumulated on the surface of the trap portion insulating film 82, and a direct-current voltage (residual DC voltage) due to the negative charges is generated. In the ion trap part 60 of the present embodiment, the positively charged ionic impurities 51p in the liquid crystal layer 50 are adsorbed on the surface of the trap part insulating film 82 (the surface of the second alignment film 16) using the residual DC voltage. Let
The ion trap section 60 is an area that is not used for display and is shielded from light by the light shielding film BM. Therefore, even if a large residual DC voltage is generated, the display quality is not affected.

以上詳細に説明したように、本実施形態の液晶装置１００によれば、イオントラップ部６０を作動させることにより、画素領域１Ａで発生したイオン性不純物や、シール材５１や封止剤５２から溶出したイオン性不純物を周辺領域１Ｂに固定することができる。その結果、イオン性不純物が画素領域１Ａ内の無機配向膜等に吸着することによって生じる焼きつきなどの表示不良が少ない液晶装置とすることができる。 As described above in detail, according to the liquid crystal device 100 of the present embodiment, the ion trap unit 60 is operated to elute from the ionic impurities generated in the pixel region 1A, the sealing material 51, and the sealing agent 52. The ionic impurities thus obtained can be fixed to the peripheral region 1B. As a result, a liquid crystal device with few display defects such as image sticking caused by adsorption of ionic impurities to the inorganic alignment film or the like in the pixel region 1A can be obtained.

また本実施形態のトラップ部絶縁膜８２（絶縁膜３２）は、シリコン酸化膜やシリコン窒化膜などの従来から液晶装置の構成材料として用いられている絶縁膜を用いて形成することができるため、特別な材料や製造工程は不要である。したがって、トラップ部絶縁膜８２を設けたとしても液晶装置１００の製造性が損なわれることはない。 Further, since the trap part insulating film 82 (insulating film 32) of this embodiment can be formed using an insulating film conventionally used as a constituent material of a liquid crystal device, such as a silicon oxide film or a silicon nitride film, No special materials or manufacturing processes are required. Therefore, even if the trap part insulating film 82 is provided, the manufacturability of the liquid crystal device 100 is not impaired.

本発明者は、上記した電圧条件において、イオントラップ部６０の効果を検証した。具体的には、第１実施形態の液晶装置１００において、イオントラップ部６０を動作させた場合と、動作させない場合とで、画素領域１Ａにおける輝度の経時変化を比較した。その結果、イオントラップ部６０を動作させない場合には最大で３５％程度の輝度低下が生じる箇所が存在したのに対して、イオントラップ部６０を動作させた場合には、輝度低下は最大で１８％程度にまで抑えられた。このことから、本実施形態に係る構成を具備したイオントラップ部６０によりイオン性不純物を十分にトラップできることが確認された。 The inventor verified the effect of the ion trap section 60 under the voltage conditions described above. Specifically, in the liquid crystal device 100 of the first embodiment, the temporal change in luminance in the pixel region 1A was compared between when the ion trap unit 60 was operated and when not operated. As a result, when the ion trap unit 60 is not operated, there is a portion where the luminance is reduced by about 35% at the maximum, whereas when the ion trap unit 60 is operated, the luminance is reduced by a maximum of 18%. %. From this, it was confirmed that ionic impurities can be sufficiently trapped by the ion trap unit 60 having the configuration according to the present embodiment.

なお、本実施形態では、イオントラップ部６０が画素領域１Ａを取り囲む平面視矩形枠状である場合について説明したが、かかる構成に限定されるものではない。
具体的に、周辺領域１Ｂにおいて、間欠的に複数のイオントラップ部６０（第１トラップ電極６１）が配置されている構成としてもよい。例えば、画素領域１Ａの角部に対応する位置にのみイオントラップ部６０が設けられていてもよく、画素領域１Ａの辺縁に沿って直線状のイオントラップ部６０が設けられている構成としてもよい。また他の例としては、矩形枠状のイオントラップ部６０を二重枠状や三重枠状に複数配置した構成としてもよい。上記各変形例は、後述の各実施形態においても同様に適用することができる。 In the present embodiment, the case where the ion trap unit 60 has a rectangular frame shape surrounding the pixel region 1A has been described. However, the configuration is not limited thereto.
Specifically, a plurality of ion trap portions 60 (first trap electrodes 61) may be intermittently arranged in the peripheral region 1B. For example, the ion trap unit 60 may be provided only at a position corresponding to the corner of the pixel region 1A, or the linear ion trap unit 60 may be provided along the edge of the pixel region 1A. Good. As another example, a plurality of rectangular frame-shaped ion trap portions 60 may be arranged in a double frame shape or a triple frame shape. Each said modification is applicable similarly also in each below-mentioned embodiment.

（第２実施形態）
次に、図４を参照しつつ電気光学装置の第２実施形態について説明する。
図４は、第２実施形態に係る液晶装置（電気光学装置）２００の要部を示す概略断面図である。
本実施形態の液晶装置２００は、第１実施形態に係る液晶装置１００とその基本構成において共通する一方、イオントラップ部の構成において異なる。したがって、図４に示さない構成要素についても、特に断りの無い限り液晶装置１００と同様の構成を備えているものとする。 (Second Embodiment)
Next, a second embodiment of the electro-optical device will be described with reference to FIG.
FIG. 4 is a schematic cross-sectional view illustrating a main part of a liquid crystal device (electro-optical device) 200 according to the second embodiment.
The liquid crystal device 200 of the present embodiment is common to the liquid crystal device 100 according to the first embodiment in its basic configuration, but differs in the configuration of the ion trap unit. Therefore, the components not shown in FIG. 4 are assumed to have the same configuration as the liquid crystal device 100 unless otherwise specified.

液晶装置２００におけるイオントラップ部６０では、第１トラップ電極６１上に絶縁膜３１が形成されている一方、第２トラップ電極６２（共通電極２１）上には絶縁膜３２は形成されていない。
画素ＰＸにおいて、画素電極３０上に絶縁膜３１が形成され、共通電極２１上に絶縁膜３２が形成されている点は第１実施形態と同様である。また図４では省略されているが、ダミー画素ＤＭにおいても、ダミー画素電極３０Ｄ上に絶縁膜３１が形成され、共通電極２１上に絶縁膜３２が形成されている。 In the ion trap section 60 of the liquid crystal device 200, the insulating film 31 is formed on the first trap electrode 61, while the insulating film 32 is not formed on the second trap electrode 62 (common electrode 21).
In the pixel PX, the insulating film 31 is formed on the pixel electrode 30 and the insulating film 32 is formed on the common electrode 21 as in the first embodiment. Although omitted in FIG. 4, also in the dummy pixel DM, the insulating film 31 is formed on the dummy pixel electrode 30 D, and the insulating film 32 is formed on the common electrode 21.

絶縁膜３１のうちの第１トラップ電極６１上に形成された部分がトラップ部絶縁膜８１である。一方、絶縁膜３１のうちの画素電極３０上に形成された部分が、本実施形態における画素部絶縁膜である。絶縁膜３１は、例えば、厚さ１００ｎｍ以上４００ｎｍ以下のシリコン酸化膜又はシリコン窒化膜からなる。 A portion of the insulating film 31 formed on the first trap electrode 61 is a trap part insulating film 81. On the other hand, a portion of the insulating film 31 formed on the pixel electrode 30 is the pixel portion insulating film in the present embodiment. The insulating film 31 is made of, for example, a silicon oxide film or a silicon nitride film having a thickness of 100 nm to 400 nm.

本実施形態の液晶装置において、第１トラップ電極６１に５Ｖと−５Ｖを周期的に繰り返す交流電圧を印加し、第２トラップ電極６２（共通電極２１）に０Ｖの電圧を印加すると、第１トラップ電極６１上にのみトラップ部絶縁膜８１が形成されていることで、第１トラップ電極６１に５Ｖが印加された期間において液晶層５０に流れる電流量と、第１トラップ電極６１に−５Ｖが印加された期間に液晶層５０に流れる電流量との間に差異が生じる。その結果、トラップ部絶縁膜８１の表面に正電荷が滞留し、残留ＤＣ電圧が発生する。この残留ＤＣ電圧により、液晶層５０中の負電荷のイオン性不純物５１ｎが第１トラップ電極６１上に吸着保持される。 In the liquid crystal device of the present embodiment, when an alternating voltage that periodically repeats 5V and −5V is applied to the first trap electrode 61 and a voltage of 0V is applied to the second trap electrode 62 (common electrode 21), the first trap electrode 61 Since the trap insulating film 81 is formed only on the electrode 61, the amount of current flowing through the liquid crystal layer 50 during the period when 5V is applied to the first trap electrode 61 and −5V is applied to the first trap electrode 61. There is a difference between the amount of current flowing in the liquid crystal layer 50 during the determined period. As a result, a positive charge stays on the surface of the trap part insulating film 81 and a residual DC voltage is generated. Due to this residual DC voltage, negatively charged ionic impurities 51 n in the liquid crystal layer 50 are adsorbed and held on the first trap electrode 61.

また本実施形態では、画素電極３０及び第１トラップ電極６１上にわたって形成されている絶縁膜３１の一部をトラップ部絶縁膜８１として用いているが、ＴＦＴアレイ基板１０に形成されている第１層間絶縁膜１２や第２層間絶縁膜１３の一部をトラップ部絶縁膜として用いることもできる。具体的には、図２に示した第１トラップ電極６１を、配線６５ａ、６５ｂと同じ配線層に形成することで、第１層間絶縁膜１２と第２層間絶縁膜１３と絶縁膜３１の積層膜からなるトラップ部絶縁膜を備えた構成とすることができる。また、第１トラップ電極６１を第１層間絶縁膜１２上に形成することで、第２層間絶縁膜１３と絶縁膜３１の積層膜からなるトラップ部絶縁膜を備えた構成とすることができる。 In this embodiment, a part of the insulating film 31 formed over the pixel electrode 30 and the first trap electrode 61 is used as the trap part insulating film 81, but the first formed on the TFT array substrate 10 is used. A part of the interlayer insulating film 12 or the second interlayer insulating film 13 can also be used as the trap part insulating film. Specifically, the first trap electrode 61 shown in FIG. 2 is formed in the same wiring layer as the wirings 65a and 65b, so that the first interlayer insulating film 12, the second interlayer insulating film 13, and the insulating film 31 are stacked. It can be set as the structure provided with the trap part insulating film which consists of a film | membrane. Further, by forming the first trap electrode 61 on the first interlayer insulating film 12, it is possible to have a configuration including a trap part insulating film made of a laminated film of the second interlayer insulating film 13 and the insulating film 31.

（第３実施形態）
次に、図５を参照しつつ電気光学装置の第３実施形態について説明する。
図５は、第３実施形態に係る液晶装置（電気光学装置）３００の要部を示す概略断面図である。
本実施形態の液晶装置３００は、第１実施形態に係る液晶装置１００とその基本構成において共通する一方、イオントラップ部の構成において異なる。したがって、図５に示さない構成要素についても、特に断りの無い限り液晶装置１００と同様の構成を備えているものとする。 (Third embodiment)
Next, a third embodiment of the electro-optical device will be described with reference to FIG.
FIG. 5 is a schematic cross-sectional view showing a main part of a liquid crystal device (electro-optical device) 300 according to the third embodiment.
The liquid crystal device 300 of the present embodiment is common to the liquid crystal device 100 according to the first embodiment in its basic configuration, but differs in the configuration of the ion trap unit. Accordingly, the components not shown in FIG. 5 are assumed to have the same configuration as the liquid crystal device 100 unless otherwise specified.

液晶装置３００におけるイオントラップ部６０では、第１トラップ電極６１上に絶縁膜３１が形成されるとともに、第２トラップ電極６２（共通電極２１）上にも絶縁膜３２が形成されている。絶縁膜３１のうちの第１トラップ電極６１上に形成された部分が第１トラップ部絶縁膜９１であり、絶縁膜３２のうち、第１トラップ電極６１と対向する部分が第２トラップ部絶縁膜９２である。また絶縁膜３１のうちの画素電極３０上に形成された部分と、絶縁膜３２のうちの画素電極３０と対向する領域に形成された部分がそれぞれ本実施形態における画素部絶縁膜である。 In the ion trap section 60 of the liquid crystal device 300, the insulating film 31 is formed on the first trap electrode 61, and the insulating film 32 is also formed on the second trap electrode 62 (common electrode 21). A portion of the insulating film 31 formed on the first trap electrode 61 is the first trap portion insulating film 91, and a portion of the insulating film 32 facing the first trap electrode 61 is the second trap portion insulating film. 92. In addition, the portion formed on the pixel electrode 30 in the insulating film 31 and the portion formed in the region facing the pixel electrode 30 in the insulating film 32 are the pixel portion insulating film in this embodiment.

絶縁膜３１及び絶縁膜３２は、例えばシリコン酸化膜又はシリコン窒化膜からなる。絶縁膜３１及び絶縁膜３２は、互いに異なる厚さを有して形成されている。絶縁膜３１及び絶縁膜３２の膜厚は特に限定されないが、例えば合計の厚さが１００ｎｍ以上４００ｎｍ以下となる膜厚とされる。さらに具体的に例示すると、第１トラップ電極６１上における絶縁膜３１（第１トラップ部絶縁膜９１）の厚さが３００ｎｍ、第２トラップ電極６２上における絶縁膜３２（第２トラップ部絶縁膜９２）の厚さが１００ｎｍであり、合計厚さが４００ｎｍである。 The insulating film 31 and the insulating film 32 are made of, for example, a silicon oxide film or a silicon nitride film. The insulating film 31 and the insulating film 32 are formed to have different thicknesses. The thicknesses of the insulating film 31 and the insulating film 32 are not particularly limited. For example, the total thickness is set to 100 nm to 400 nm. More specifically, the thickness of the insulating film 31 (first trap portion insulating film 91) on the first trap electrode 61 is 300 nm, and the insulating film 32 (second trap portion insulating film 92) on the second trap electrode 62. ) Is 100 nm and the total thickness is 400 nm.

ここで、第１トラップ電極６１上に厚さ３００ｎｍの第１トラップ部絶縁膜９１が形成され、かつ第２トラップ電極６２上に厚さ１００ｎｍの第２トラップ部絶縁膜９２が形成されている場合に、第１トラップ電極６１に５Ｖと−５Ｖを周期的に繰り返す交流電圧を印加し、第２トラップ電極６２（共通電極２１）に０Ｖの電圧を印加したとする。 Here, when the first trap portion insulating film 91 having a thickness of 300 nm is formed on the first trap electrode 61 and the second trap portion insulating film 92 having a thickness of 100 nm is formed on the second trap electrode 62. Further, it is assumed that an AC voltage that periodically repeats 5V and −5V is applied to the first trap electrode 61 and a voltage of 0V is applied to the second trap electrode 62 (common electrode 21).

そうすると、第１トラップ部絶縁膜９１と第２トラップ部絶縁膜９２の膜厚が互いに異なっているために、第１トラップ電極６１に５Ｖが印加された期間に液晶層５０に流れる電流量と、第１トラップ電極６１に−５Ｖが印加された期間に液晶層５０に流れる電流量との間に差異が生じる。この電流量の極性差によって、膜厚が大きい第１トラップ部絶縁膜９１の表面に正電荷が滞留し、残留ＤＣ電圧が発生する。かかる残留ＤＣ電圧により、液晶層５０中の負電荷のイオン性不純物５１ｎが第１トラップ電極６１上に吸着保持される。 Then, since the film thicknesses of the first trap part insulating film 91 and the second trap part insulating film 92 are different from each other, the amount of current flowing through the liquid crystal layer 50 during the period when 5 V is applied to the first trap electrode 61, There is a difference between the amount of current flowing in the liquid crystal layer 50 during the period when −5 V is applied to the first trap electrode 61. Due to this polarity difference in the amount of current, positive charges remain on the surface of the first trap portion insulating film 91 having a large film thickness, and a residual DC voltage is generated. Due to the residual DC voltage, negatively charged ionic impurities 51 n in the liquid crystal layer 50 are adsorbed and held on the first trap electrode 61.

なお、本実施形態において、第１トラップ部絶縁膜９１の膜厚を、第２トラップ部絶縁膜９２の膜厚よりも小さくすれば、第２トラップ部絶縁膜９２の表面に負電荷が滞留し残留ＤＣ電圧が生じるので、第２トラップ電極６２上に正電荷のイオン性不純物をトラップする構成とすることができる。
また本実施形態においても、先の第２実施形態と同様に、第１トラップ部絶縁膜９１が第１層間絶縁膜１２や第２層間絶縁膜１３を含んでいる構成とすることができる。 In the present embodiment, if the film thickness of the first trap part insulating film 91 is made smaller than the film thickness of the second trap part insulating film 92, negative charges are retained on the surface of the second trap part insulating film 92. Since a residual DC voltage is generated, a configuration in which positively charged ionic impurities are trapped on the second trap electrode 62 can be achieved.
Also in the present embodiment, the first trap part insulating film 91 may include the first interlayer insulating film 12 and the second interlayer insulating film 13 as in the second embodiment.

（第４実施形態）
次に、図６を参照しつつ電気光学装置の第４実施形態について説明する。
図６は、第４実施形態に係る液晶装置（電気光学装置）４００の要部を示す概略断面図である。
本実施形態の液晶装置４００は、第１実施形態に係る液晶装置１００とその基本構成において共通する一方、イオントラップ部の構成において異なる。したがって、図６に示さない構成要素についても、特に断りの無い限り液晶装置１００と同様の構成を備えているものとする。 (Fourth embodiment)
Next, a fourth embodiment of the electro-optical device will be described with reference to FIG.
FIG. 6 is a schematic cross-sectional view showing a main part of a liquid crystal device (electro-optical device) 400 according to the fourth embodiment.
The liquid crystal device 400 of the present embodiment is common to the liquid crystal device 100 according to the first embodiment in its basic configuration, but differs in the configuration of the ion trap unit. Therefore, the components not shown in FIG. 6 are assumed to have the same configuration as the liquid crystal device 100 unless otherwise specified.

液晶装置４００におけるイオントラップ部６０では、ＴＦＴアレイ基板１０上に第１トラップ電極６１と第２トラップ電極６２の両方が形成されており、これらの第１トラップ電極６１及び第２トラップ電極６２の間に絶縁膜３１が形成されている構成である。より具体的には、ＴＦＴアレイ基板１０の基板本体１０Ａ側から順に、第２トラップ電極６２、絶縁膜３１、及び第１トラップ電極６１が積層されている。 In the ion trap unit 60 in the liquid crystal device 400, both the first trap electrode 61 and the second trap electrode 62 are formed on the TFT array substrate 10, and between the first trap electrode 61 and the second trap electrode 62. In this configuration, an insulating film 31 is formed. More specifically, the second trap electrode 62, the insulating film 31, and the first trap electrode 61 are stacked in order from the substrate body 10A side of the TFT array substrate 10.

本実施形態において、第２トラップ電極６２は平面視矩形枠状の電極である。第２トラップ電極６２を覆って、例えば、厚さが５０ｎｍ以上２００ｎｍ以下のシリコン酸化膜又はシリコン窒化膜からなる絶縁膜３１が形成されている。絶縁膜３１のうち、第２トラップ電極６２上の部分がトラップ部絶縁膜９３である。トラップ部絶縁膜９３上に、第２トラップ電極６２よりも狭い幅を有する矩形枠状の第１トラップ電極６１が形成されている。 In the present embodiment, the second trap electrode 62 is an electrode having a rectangular frame shape in plan view. An insulating film 31 made of, for example, a silicon oxide film or a silicon nitride film having a thickness of 50 nm to 200 nm is formed so as to cover the second trap electrode 62. A portion of the insulating film 31 on the second trap electrode 62 is a trap part insulating film 93. A rectangular frame-shaped first trap electrode 61 having a narrower width than the second trap electrode 62 is formed on the trap portion insulating film 93.

対向基板２０の共通電極２１は、画素領域１Ａ及びダミー画素領域１Ｄには形成されているが、イオントラップ部６０には形成されていない。共通電極２１上に形成された絶縁膜３２は、イオントラップ部６０まで延設されている。
なお、図６ではダミー画素領域１Ｄについては図示を省略している。また本実施形態において、イオントラップ部６０に絶縁膜３２が形成されていない構成としてもよい。 The common electrode 21 of the counter substrate 20 is formed in the pixel region 1 A and the dummy pixel region 1 D, but is not formed in the ion trap unit 60. The insulating film 32 formed on the common electrode 21 extends to the ion trap portion 60.
In FIG. 6, the dummy pixel region 1D is not shown. In the present embodiment, the insulating film 32 may not be formed on the ion trap portion 60.

第１トラップ電極６１と第２トラップ電極６２との間に厚さ２００ｎｍの絶縁膜３１（トラップ部絶縁膜９３）が形成されている場合に、第１トラップ電極６１に５Ｖと−５Ｖを周期的に繰り返す交流電圧を印加し、第２トラップ電極６２に０Ｖの電圧を印加したとする。そうすると、第１トラップ電極６１に５Ｖを印加している期間に、第１トラップ電極６１から液晶層５０、トラップ部絶縁膜９３を経由して第２トラップ電極６２に達する第１の電界が形成され、第１トラップ電極６１に−５Ｖを印加している期間には、第２トラップ電極６２、トラップ部絶縁膜９３、液晶層５０を経由して第１トラップ電極６１に達する第２の電界が形成される。 When the insulating film 31 (trap insulating film 93) having a thickness of 200 nm is formed between the first trap electrode 61 and the second trap electrode 62, 5V and −5V are periodically applied to the first trap electrode 61. It is assumed that an alternating voltage is applied repeatedly and a voltage of 0 V is applied to the second trap electrode 62. Then, a first electric field that reaches the second trap electrode 62 from the first trap electrode 61 via the liquid crystal layer 50 and the trap portion insulating film 93 is formed during a period in which 5 V is applied to the first trap electrode 61. During the period in which −5 V is applied to the first trap electrode 61, a second electric field reaching the first trap electrode 61 is formed via the second trap electrode 62, the trap portion insulating film 93, and the liquid crystal layer 50. Is done.

上記においても、第１の電界の経路と第２の電界の経路が異なるために、正極性の電圧が印加されている期間に液晶層５０に流れる電流量と、負極性の電圧が印加されている期間に液晶層５０に流れる電流量との間に差異が生じ、残留ＤＣ電圧が生じる。具体的には、トラップ部絶縁膜９３の表面のうち第１トラップ電極６１が形成されていない領域に負電荷が滞留することにより残留ＤＣ電圧が生じる。本実施形態のイオントラップ部６０では、この残留ＤＣ電圧により、液晶層５０中の正電荷のイオン性不純物５１ｐをトラップ部絶縁膜９３の表面に吸着保持することができる。 Also in the above, since the path of the first electric field and the path of the second electric field are different, the amount of current flowing through the liquid crystal layer 50 during the period in which the positive voltage is applied and the negative voltage are applied. There is a difference between the amount of current flowing in the liquid crystal layer 50 during a certain period, and a residual DC voltage is generated. Specifically, residual DC voltage is generated by the negative charge remaining in the region where the first trap electrode 61 is not formed in the surface of the trap portion insulating film 93. In the ion trap section 60 of the present embodiment, the positively charged ionic impurities 51p in the liquid crystal layer 50 can be adsorbed and held on the surface of the trap section insulating film 93 by this residual DC voltage.

（電子機器）
次に、上記実施形態の液晶装置を適用した電子機器について説明する。
図７は、電子機器の一実施の形態であるプロジェクターを示す図である。 (Electronics)
Next, an electronic apparatus to which the liquid crystal device of the above embodiment is applied will be described.
FIG. 7 is a diagram illustrating a projector that is an embodiment of an electronic apparatus.

図７（ａ）は、透過型ライトバルブを用いたプロジェクターを示す図である。
プロジェクター１１０は、観察者の前方に配置されたスクリーン１１１に光を照射し、スクリーン１１１に映像を投影する投射型表示装置である。
プロジェクター１１０は、光源１１２を備えた光源部１３０と、ダイクロイックミラー１１３、１１４と、液晶ライトバルブ１１５〜１１７（液晶装置１００、２００、３００、４００）と、投射光学系１１８と、クロスダイクロイックプリズム１１９と、リレー光学系１２０とを備えている。 FIG. 7A is a diagram showing a projector using a transmissive light valve.
The projector 110 is a projection display device that projects light onto the screen 111 by irradiating light onto the screen 111 disposed in front of the observer.
The projector 110 includes a light source unit 130 including a light source 112, dichroic mirrors 113 and 114, liquid crystal light valves 115 to 117 (liquid crystal devices 100, 200, 300, and 400), a projection optical system 118, and a cross dichroic prism 119. And a relay optical system 120.

光源１１２は、赤色光、緑色光、及び青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー１１３は、光源１１２からの赤色光を透過させる一方、緑色光及び青色光を反射する。ダイクロイックミラー１１４は、ダイクロイックミラー１１３で反射された緑色光及び青色光のうち、青色光のみを透過させ、緑色光は反射する。すなわち、ダイクロイックミラー１１３、１１４は、光源１１２から射出された光を赤色光、緑色光、青色光に分離する色分離光学系を構成している。 The light source 112 includes an ultrahigh pressure mercury lamp that supplies light including red light, green light, and blue light. The dichroic mirror 113 transmits red light from the light source 112 while reflecting green light and blue light. The dichroic mirror 114 transmits only blue light out of the green light and blue light reflected by the dichroic mirror 113, and reflects the green light. In other words, the dichroic mirrors 113 and 114 constitute a color separation optical system that separates light emitted from the light source 112 into red light, green light, and blue light.

ダイクロイックミラー１１３と光源１１２との間には、光源から射出された光を均一化するインテグレーターレンズ１２１と、光源からの光を特定の直線偏光（例えばｓ偏光）に変換する偏光変換素子１２２と、が光源１１２側から順に配置されている。 Between the dichroic mirror 113 and the light source 112, an integrator lens 121 that uniformizes the light emitted from the light source, a polarization conversion element 122 that converts the light from the light source into specific linearly polarized light (for example, s-polarized light), Are arranged in order from the light source 112 side.

液晶ライトバルブ１１５〜１１７には、透過型の液晶装置として構成した先の実施形態の液晶装置１００が用いられている。液晶ライトバルブ１１５は、ダイクロイックミラー１１３を透過して反射ミラー１２３で反射した赤色光を画像信号に応じて変調し、クロスダイクロイックプリズム１１９に向けて射出する。液晶ライトバルブ１１５は、λ／２位相差板１１５ａ、第１偏光板１１５ｂ、液晶パネル１１５ｃ、及び第２偏光板１１５ｄを備えている。λ／２位相差板１１５ａ及び第１偏光板１１５ｂは、透過光への位相差をほとんど付与しない透明なガラス板１１５ｅに接着されている。これにより、λ／２位相差板１１５ａ及び第１偏光板１１５ｂの発熱による歪みを抑制することができる。 For the liquid crystal light valves 115 to 117, the liquid crystal device 100 of the previous embodiment configured as a transmissive liquid crystal device is used. The liquid crystal light valve 115 modulates the red light transmitted through the dichroic mirror 113 and reflected by the reflection mirror 123 according to the image signal, and emits the red light toward the cross dichroic prism 119. The liquid crystal light valve 115 includes a λ / 2 phase difference plate 115a, a first polarizing plate 115b, a liquid crystal panel 115c, and a second polarizing plate 115d. The λ / 2 phase difference plate 115a and the first polarizing plate 115b are bonded to a transparent glass plate 115e that hardly imparts a phase difference to transmitted light. Thereby, distortion by heat_generation | fever of (lambda) / 2 phase difference plate 115a and the 1st polarizing plate 115b can be suppressed.

液晶ライトバルブ１１６は、ダイクロイックミラー１１４で反射された緑色光を変調し、クロスダイクロイックプリズム１１９に向けて射出する。液晶ライトバルブ１１６は、第１偏光板１１６ｂ、液晶パネル１１６ｃ及び第２偏光板１１６ｄを備えている。
液晶ライトバルブ１１７は、ダイクロイックミラー１１４を透過した後、リレー光学系１２０を経由して入射する青色光を変調し、クロスダイクロイックプリズム１１９に向けて射出する。液晶ライトバルブ１１７は、λ／２位相差板１１７ａ、第１偏光板１１７ｂ、液晶パネル１１７ｃ、及び第２偏光板１１７ｄを備えている。リレー光学系１２０は、ダイクロイックミラー１１４側（光入射側）から順に配列された、リレーレンズ１２４ａ、反射ミラー１２５ａ、リレーレンズ１２４ｂ、及び反射ミラー１２５ｂを備えている。反射ミラー１２５ｂで反射された青色光が液晶ライトバルブ１１７に向けて射出される。 The liquid crystal light valve 116 modulates the green light reflected by the dichroic mirror 114 and emits it toward the cross dichroic prism 119. The liquid crystal light valve 116 includes a first polarizing plate 116b, a liquid crystal panel 116c, and a second polarizing plate 116d.
The liquid crystal light valve 117 modulates the blue light incident through the relay optical system 120 after passing through the dichroic mirror 114 and emits it toward the cross dichroic prism 119. The liquid crystal light valve 117 includes a λ / 2 phase difference plate 117a, a first polarizing plate 117b, a liquid crystal panel 117c, and a second polarizing plate 117d. The relay optical system 120 includes a relay lens 124a, a reflection mirror 125a, a relay lens 124b, and a reflection mirror 125b arranged in order from the dichroic mirror 114 side (light incident side). Blue light reflected by the reflection mirror 125 b is emitted toward the liquid crystal light valve 117.

クロスダイクロイックプリズム１１９は、２つのダイクロイック膜１１９ａ、１１９ｂをＸ形に直交配置した色合成光学系である。ダイクロイック膜１１９ａは青色光を反射する一方、緑色光を透過する膜であり、ダイクロイック膜１１９ｂは赤色光を反射する一方、緑色光を透過する膜である。クロスダイクロイックプリズム１１９は、液晶ライトバルブ１１５〜１１７から入射する赤色光、緑色光、青色光を合成し、投射光学系１１８へ向けて射出する。投射光学系１１８は、入射した光をスクリーン１１１に投射する。 The cross dichroic prism 119 is a color combining optical system in which two dichroic films 119a and 119b are orthogonally arranged in an X shape. The dichroic film 119a is a film that reflects blue light while transmitting green light, and the dichroic film 119b is a film that reflects red light while transmitting green light. The cross dichroic prism 119 combines red light, green light, and blue light incident from the liquid crystal light valves 115 to 117 and emits the light toward the projection optical system 118. The projection optical system 118 projects incident light onto the screen 111.

次に、図７（ｂ）は、反射型ライトバルブを用いたプロジェクターを示す図である。
プロジェクター１０００は、光源部８９０と、３つの反射型の液晶ライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置１００、２００、３００、４００）とを備えている。 Next, FIG. 7B is a diagram showing a projector using a reflective light valve.
The projector 1000 includes a light source unit 890 and three reflective liquid crystal light valves 100R, 100G, and 100B (liquid crystal devices 100, 200, 300, and 400).

光源部８９０は、偏光照明装置８００と、偏光ビームスプリッター８４０と、ダイクロイックミラー８４２、８４３と、を備えている。偏光照明装置８００は、システム光軸Ｌに沿って配置された光源８１０と、光源から射出された光を均一化するインテグレーターレンズ８２０と、光源からの光を特定の直線偏光（例えばｓ偏光）に変換する偏光変換素子８３０と、を有する。 The light source unit 890 includes a polarization illumination device 800, a polarization beam splitter 840, and dichroic mirrors 842 and 843. The polarized light illumination device 800 includes a light source 810 arranged along the system optical axis L, an integrator lens 820 that uniformizes the light emitted from the light source, and converts the light from the light source into a specific linearly polarized light (for example, s-polarized light). A polarization conversion element 830 for conversion.

偏光ビームスプリッター８４０は、偏光照明装置８００から射出されたｓ偏光をｓ偏光反射面８４１で反射させ、ダイクロイックミラー８４２に向けて射出する。ダイクロイックミラー８４２は、入射する光に含まれる青色光成分を選択的に反射させ、液晶ライトバルブ１００Ｂへ向けて射出する。ダイクロイックミラー８４２を透過した光（赤色光、緑色光）は、ダイクロイックミラー８４３へ向けて射出される。ダイクロイックミラー８４３は、入射する光に含まれる赤色光成分を選択的に反射させ、液晶ライトバルブ１００Ｒへ向けて射出する。ダイクロイックミラー８４３を透過した光（緑色光成分）は液晶ライトバルブ１００Ｇに向けて射出される。このように、光源部８９０は、３つの液晶ライトバルブ１００Ｒ、１００Ｇ、１００Ｂに対して、所定の色光を供給する。 The polarization beam splitter 840 reflects the s-polarized light emitted from the polarization illumination device 800 by the s-polarized reflection surface 841 and emits the s-polarized light toward the dichroic mirror 842. The dichroic mirror 842 selectively reflects the blue light component contained in the incident light and emits it toward the liquid crystal light valve 100B. Light (red light, green light) that has passed through the dichroic mirror 842 is emitted toward the dichroic mirror 843. The dichroic mirror 843 selectively reflects the red light component contained in the incident light and emits it toward the liquid crystal light valve 100R. The light (green light component) transmitted through the dichroic mirror 843 is emitted toward the liquid crystal light valve 100G. In this way, the light source unit 890 supplies predetermined color light to the three liquid crystal light valves 100R, 100G, and 100B.

液晶ライトバルブ１００Ｒ、１００Ｇ、１００Ｂは、入射した光を画像信号に基づいて変調するとともに反射させ、光源部８９０に向けて射出する。光源部８９０は、液晶ライトバルブ１００Ｒ、１００Ｇ、１００Ｂから入射する変調された赤色光、緑色光、青色光を合成し、投射光学系８５０に向けて射出する。投射光学系８５０は、入射した光をスクリーン８６０に投射する。 The liquid crystal light valves 100 R, 100 G, and 100 B modulate and reflect the incident light based on the image signal, and emit the light toward the light source unit 890. The light source unit 890 combines the modulated red light, green light, and blue light incident from the liquid crystal light valves 100R, 100G, and 100B, and emits the light toward the projection optical system 850. The projection optical system 850 projects the incident light onto the screen 860.

なお、図７に示したプロジェクター１１０、１０００において、ＬＥＤ（Light Emitting Diode）光源を用いた光源部を備えた構成としてもよい。ＬＥＤ光源は、白色光を射出するものでも、赤、緑、青の各色の光を射出するものでもよい。
また、先の実施形態の液晶装置は、上記したプロジェクターに限られず、種々の電子機器に用いることができる。例えば、携帯電話、情報端末、デジタルカメラ、液晶テレビ、ナビゲーション装置、テレビ電話、ＰＯＳ端末等に用いることができる。またこれらの電子機器において直視型表示装置として用いてもよい。 Note that the projectors 110 and 1000 illustrated in FIG. 7 may include a light source unit using an LED (Light Emitting Diode) light source. The LED light source may emit white light or may emit light of red, green, and blue colors.
Further, the liquid crystal device of the previous embodiment is not limited to the projector described above, and can be used for various electronic devices. For example, it can be used for mobile phones, information terminals, digital cameras, liquid crystal televisions, navigation devices, video phones, POS terminals, and the like. Moreover, you may use as a direct view type | mold display apparatus in these electronic devices.

１Ａ…画素領域、１Ｂ…周辺領域、１０…ＴＦＴアレイ基板（第１基板）、１４…第１配向膜、１６…第２配向膜、２０…対向基板（第２基板）、３１，３２…絶縁膜、５０…液晶層（電気光学物質層）、５１…シール材、６０…イオントラップ部、６１…第１トラップ電極、６２…第２トラップ電極、８１，８２，９３…トラップ部絶縁膜、９１…第１トラップ部絶縁膜、９２…第２トラップ部絶縁膜、ＰＸ…画素、１００，２００，３００，４００，５００…液晶装置（電気光学装置） DESCRIPTION OF SYMBOLS 1A ... Pixel region, 1B ... Peripheral region, 10 ... TFT array substrate (first substrate), 14 ... First alignment film, 16 ... Second alignment film, 20 ... Opposing substrate (second substrate), 31, 32 ... Insulation 50, liquid crystal layer (electro-optical material layer), 51 ... sealing material, 60 ... ion trap part, 61 ... first trap electrode, 62 ... second trap electrode, 81, 82, 93 ... trap part insulating film, 91 ... 1st trap part insulating film, 92 ... 2nd trap part insulating film, PX ... Pixel, 100, 200, 300, 400, 500 ... Liquid crystal device (electro-optical device)

Claims

電気光学物質層を挟持して対向配置された第１基板及び第２基板と、前記第１基板と前記第２基板とを貼り合わせるシール材と、複数の画素が配列された画素領域と、前記画素領域と前記シール材との間の周辺領域に電極を備えて設けられたイオントラップ部と、を有する電気光学装置であって、
前記イオントラップ部は、交流電圧を印加される第１トラップ電極と前記交流電圧の基準電位を入力される第２トラップ電極とを有しており、
前記イオントラップ部は、前記交流電圧の印加において、正極性の電圧印加時と負極性の電圧印加時とで前記電気光学物質層を流れる電流量が、前記画素領域よりも大きく異なるように設定されていることを特徴とする電気光学装置。 A first substrate and a second substrate disposed opposite to each other with an electro-optic material layer interposed therebetween; a sealing material for bonding the first substrate and the second substrate; a pixel region in which a plurality of pixels are arranged; An ion trap unit provided with an electrode in a peripheral region between a pixel region and the sealing material,
The ion trap unit includes a first trap electrode to which an AC voltage is applied and a second trap electrode to which a reference potential of the AC voltage is input.
The ion trap portion is set so that the amount of current flowing through the electro-optic material layer differs greatly from that of the pixel region when the positive voltage is applied and when the negative voltage is applied when the AC voltage is applied. An electro-optical device.

前記第１基板の前記電気光学物質層側の面に、前記第１トラップ電極と、トラップ部絶縁膜と、第１配向膜とがこの順に積層されており、
前記第２基板の前記電気光学物質層側の面に、前記第２トラップ電極と、第２配向膜とがこの順に積層されている、請求項１に記載の電気光学装置。 The first trap electrode, the trap part insulating film, and the first alignment film are stacked in this order on the surface of the first substrate on the electro-optic material layer side,
2. The electro-optical device according to claim 1, wherein the second trap electrode and the second alignment film are stacked in this order on a surface of the second substrate on the electro-optical material layer side.

前記第１基板の前記電気光学物質層側の面に、前記第１トラップ電極と、第１配向膜とがこの順に積層されており、
前記第２基板の前記電気光学物質層側の面に、前記第２トラップ電極と、トラップ部絶縁膜と、第２配向膜とがこの順に積層されている、請求項１に記載の電気光学装置。 The first trap electrode and the first alignment film are stacked in this order on the surface of the first substrate on the electro-optic material layer side,
2. The electro-optical device according to claim 1, wherein the second trap electrode, the trap part insulating film, and the second alignment film are stacked in this order on a surface of the second substrate on the electro-optical material layer side. .

前記第１基板の前記電気光学物質層側の面に、前記第１トラップ電極と、第１トラップ部絶縁膜と、第１配向膜とがこの順に積層され、
前記第２基板の前記電気光学物質層側の面に、前記第２トラップ電極と、第２トラップ部絶縁膜と、第２配向膜とがこの順に積層されており、
前記第１トラップ部絶縁膜と前記第２トラップ部絶縁膜は互いに異なる膜厚を有する、請求項１に記載の電気光学装置。 The first trap electrode, the first trap portion insulating film, and the first alignment film are stacked in this order on the surface of the first substrate on the electro-optic material layer side,
The second trap electrode, the second trap portion insulating film, and the second alignment film are laminated in this order on the surface of the second substrate on the electro-optic material layer side,
The electro-optical device according to claim 1, wherein the first trap part insulating film and the second trap part insulating film have different film thicknesses.

前記第１基板の前記電気光学物質層側の面に、前記第１トラップ電極と、トラップ部絶縁膜と、前記第２トラップ電極と、配向膜とがこの順に積層されている、請求項１に記載の電気光学装置。 The first trap electrode, the trap portion insulating film, the second trap electrode, and an alignment film are stacked in this order on the surface of the first substrate on the electro-optic material layer side. The electro-optical device described.

請求項１から５のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。 An electronic apparatus comprising the electro-optical device according to claim 1.