JP2013069816A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013069816A JP2013069816A JP2011206633A JP2011206633A JP2013069816A JP 2013069816 A JP2013069816 A JP 2013069816A JP 2011206633 A JP2011206633 A JP 2011206633A JP 2011206633 A JP2011206633 A JP 2011206633A JP 2013069816 A JP2013069816 A JP 2013069816A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- substrate
- electrode
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 137
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 90
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 89
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 69
- 229910052710 silicon Inorganic materials 0.000 claims description 69
- 239000010703 silicon Substances 0.000 claims description 69
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 230000003014 reinforcing effect Effects 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 3
- 230000002787 reinforcement Effects 0.000 abstract 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 14
- 229910052759 nickel Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】薄型化された炭化シリコン基板による低抵抗化が可能な半導体装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、炭化シリコン基板と、半導体層と、絶縁膜と、補強基板と、第1の電極と、第2の電極とを備えている。半導体層は、炭化シリコン基板の第2の面上に設けられ、素子領域と素子領域よりも端部側の周辺領域とを有する。絶縁膜は、半導体層の周辺領域の表面上に設けられている。補強基板は、周辺領域における絶縁膜上に設けられている。第1の電極は、炭化シリコン基板の第1の面に接して設けられている。第2の電極は、素子領域の表面に接して設けられている。
【選択図】図4
【解決手段】実施形態によれば、半導体装置は、炭化シリコン基板と、半導体層と、絶縁膜と、補強基板と、第1の電極と、第2の電極とを備えている。半導体層は、炭化シリコン基板の第2の面上に設けられ、素子領域と素子領域よりも端部側の周辺領域とを有する。絶縁膜は、半導体層の周辺領域の表面上に設けられている。補強基板は、周辺領域における絶縁膜上に設けられている。第1の電極は、炭化シリコン基板の第1の面に接して設けられている。第2の電極は、素子領域の表面に接して設けられている。
【選択図】図4
Description
本発明の実施形態は、半導体装置及びその製造方法に関する。
近年、シリコンに比べて絶縁耐圧や高温特性などに優れた炭化シリコンを、大電流を流す縦型パワーデバイスの基板として用いることが提案されている。また、縦型デバイスでは、基板を薄くすると抵抗の低減を図れる。炭化シリコンに対してはシリコンのプロセスを踏襲できる工程もあるが、炭化シリコン独自のプロセスが要求される場合もある。
薄型化された炭化シリコン基板による低抵抗化が可能な半導体装置及びその製造方法を提供する。
実施形態によれば、半導体装置は、炭化シリコン基板と、半導体層と、絶縁膜と、補強基板と、第1の電極と、第2の電極と、を備えている。前記炭化シリコン基板は、第1の面とその反対側の第2の面とを有する。前記半導体層は、前記炭化シリコン基板の前記第2の面上に設けられ、素子領域と前記素子領域よりも端部側の周辺領域とを有する。前記絶縁膜は、前記半導体層の前記周辺領域の表面上に設けられている。前記補強基板は、前記周辺領域における前記絶縁膜上に設けられている。前記第1の電極は、前記炭化シリコン基板の前記第1の面に接して設けられている。前記第2の電極は、前記素子領域の表面に接して設けられている。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図1(a)及び(b)は、実施形態の半導体装置の模式平面図である。図1(a)は、図1(b)に示す第2の電極41を形成する前の状態を表す。
図4(d)は、実施形態の半導体装置の模式断面図であり、図1(b)におけるB−B’断面に対応する。
図4(d)は、実施形態の半導体装置の模式断面図であり、図1(b)におけるB−B’断面に対応する。
実施形態の半導体装置は、炭化シリコン(SiC)基板11の第1の面11a側に設けられた第1の電極21と、第1の面11aの反対側の第2の面11b側に設けられた第2の電極41との間を結ぶ縦方向に主電流が流れる縦型デバイスである。そのような縦型デバイスとして、以下の実施形態では、SBD(Schottky Barrier Diode)を一例に挙げて説明する。
図4(d)に示すように、実施形態の半導体装置は、炭化シリコン基板11の第2の面11b上に、半導体層として炭化シリコン層12が設けられた構造を有する。炭化シリコン層12は、炭化シリコン基板11の第2の面11b上に、例えばエピタキシャル成長された層である。
炭化シリコン層12及び炭化シリコン基板11は、同一導電形の不純物を含み、導電性を有する。例えば、炭化シリコン層12及び炭化シリコン基板11は、ともにn形である。あるいは、炭化シリコン層12及び炭化シリコン基板11は、p形であってもよい。
ここで、実施形態では、炭化シリコン基板11と炭化シリコン層12との積層体における面方向に広がる領域を、素子領域10と周辺領域20とに区分している。
素子領域10は、少なくとも、縦方向に主電流が流れる領域を含む。周辺領域20は、素子領域10よりも端部側の領域である。ここで、端部は、ウェーハから個片化された半導体装置における面方向の最も端の部分を表す。
図1(a)及び(b)に示すように、実施形態の半導体装置の平面形状は例えば四角形状である。その四角形の端側に周辺領域20が形成され、その周辺領域20の内側に素子領域10が形成されている。周辺領域20は、素子領域10の外側で、素子領域10の周囲を連続して囲んでいる。
炭化シリコン層12の周辺領域20の表面上には、絶縁膜(第1の絶縁膜)14が設けられている。
絶縁膜14は、例えば、シリコン酸化物を含み、シリコン酸化膜あるいはシリコン酸窒化膜などの無機絶縁膜である。あるいは、絶縁膜14として、シリコン窒化膜を設けてもよい。実施形態では、絶縁膜14としてシリコン酸化膜を設けている。
絶縁膜14上には、補強基板としてシリコン基板31が設けられている。絶縁膜14及びその上に設けられたシリコン基板31は、図1(a)に示す平面視にて、素子領域10を連続して囲んでいる。
シリコン基板31は、素子領域10側の内側に貫通孔32が形成された構造を有する。貫通孔32は、後述する図4(b)に示すように、素子領域10の炭化シリコン層12の表面に達する。
周辺領域20は、シリコン基板31で補強されている。シリコン基板31は、炭化シリコン基板11と同じ厚さ、あるいは炭化シリコン基板11よりも厚い。あるいは、シリコン基板31は、炭化シリコン基板11よりも薄い場合もある。
図4(d)に示すように、炭化シリコン基板11の第1の面11aには、第1の電極21が設けられている。第1の電極21は、炭化シリコン基板11の第1の面11aにオーミック接触している。第1の電極21は、第1の面11aの全面に設けられている。
第1の電極21は、金属膜22と金属膜23とを含む。金属膜22は、例えばニッケル膜である。金属膜23は、例えば、金属膜22側から順に設けられたチタン膜と、ニッケル膜と、金膜とを含む。
金属膜22における第1の面11aとの界面側は、金属シリサイド化されている。例えば、ニッケル膜である金属膜22は、第1の面11aとの界面側に設けられたニッケルシリサイド膜22aを含む。なお、前述した第1の電極21の材料及び構成は一例であって、他の材料や構成であってもよい。
シリコン基板31に形成された貫通孔32内には、第2の電極41が設けられている。例えば、第2の電極41は、素子領域10の炭化シリコン層12の表面にショットキー接合した金属膜42と、その金属膜42上に設けられた銅パッド43とを含む。
金属膜42は、後述するように、銅パッド43をメッキ法で形成する際のシード層として機能する。金属膜42は、例えば、炭化シリコン層12の表面側から順に設けられたチタン膜と銅膜とを含む。なお、これら第2の電極41の材料及び構成は一例であって、他の材料や構成であってもよい。
銅パッド43は、金属膜42よりも厚く、貫通孔32内に埋め込まれている。シリコン基板31における上面および貫通孔32側の側面は、絶縁膜(第2の絶縁膜)16で覆われている。絶縁膜16は、例えばシリコン酸化膜である。
金属膜42は、シリコン基板31の側面及び上面に沿って、絶縁膜16上にも設けられている。銅パッド43も、シリコン基板31の側面及び上面上に設けられている。銅パッド43は、シリコン基板31よりも厚い場合もあるし、薄い場合もある。
以上説明した実施形態の半導体装置において、相対的に第1の電極21に低電位を、第2の電極41に高電位を与えた順方向バイアス時、素子領域10の炭化シリコン層12及び炭化シリコン基板11を通じて第1の電極21と第2の電極41との間に順方向電流が流れる。
相対的に第1の電極21に高電位を、第2の電極41に低電位を与えた逆方向バイアス時、周辺領域20の炭化シリコン層12内を空乏層が広がり、高耐圧が得られる。
金属膜42及び銅パッド43を含む第2の電極41と、シリコン基板31との間には、それら第2の電極41とシリコン基板31とを絶縁する絶縁膜16が設けられている。したがって、第2の電極41とシリコン基板31との間には電流が流れない。
炭化シリコンはシリコンに比べて絶縁耐圧が高く、炭化シリコン層12をドリフト層またはベース層として使った実施形態の半導体装置は、大電力の高速スイッチング用途に適している。さらに、炭化シリコンはシリコンに比べて耐熱性も高く、実施形態の半導体装置は高温での動作が可能になる。
また、炭化シリコン基板11を薄型化することにより抵抗を低減しつつ、周辺領域20に設けられたシリコン基板31によって、薄型化された炭化シリコン基板11による強度不足を補っている。
素子領域10の炭化シリコン層12の表面は、貫通孔32を通じて、第2の電極41と接続することができる。シリコン基板31は、貫通孔32を囲むように、周辺領域20上で連続して形成されている。このため、図1(a)及び(b)の平面視で、半導体装置の端部に沿った方向の応力の均衡を図れ、局部的な強度不足を生じさせない。
また、シリコン基板31の貫通孔32に銅パッド43が埋め込まれている。銅は、例えばアルミニウムに比べて電気抵抗率が低く、さらに、銅パッド43によって電流の面方向への拡散性が向上する。炭化シリコン基板11を薄くし、なおかつ表面電極側に銅パッド43を設けることで、よりいっそうの抵抗低減を図れる。後述するように、メッキ法により、厚い銅パッド43を短時間で容易に形成することができる。
また、銅は、例えばアルミニウムに比べて耐熱性及び放熱性が高く、高温特性に優れた炭化シリコンデバイスの高温での使用を損なわない。
次に、図2(a)〜図5(c)および図6を参照して、実施形態の半導体装置の製造方法について説明する。
図5(a)〜図5(c)は、図2(a)〜図4(d)よりも広い領域のウェーハの一部断面を表す。図3(c)は、図5(a)における1点鎖線で囲む部分100の拡大断面図に対応する。
なお、図5(a)〜図5(c)には、図2(a)〜図4(d)に示す要素のすべては図示せず、主要な要素のみを図示する。
なお、図5(a)〜図5(c)には、図2(a)〜図4(d)に示す要素のすべては図示せず、主要な要素のみを図示する。
図2(a)は、炭化シリコン基板11の第2の面11b上に炭化シリコン層12が形成された第1のウェーハ51を示す。例えばエピタキシャル成長法で、炭化シリコン基板11の第2の面11b上に、炭化シリコン層12が形成される。
次に、炭化シリコン層12の表面上に、絶縁膜14を形成する。実施形態では、絶縁膜14として例えばシリコン酸化膜を形成する。絶縁膜14は、素子領域10及び周辺領域20の全面にわたって形成される。
絶縁膜14の上面は、例えばCMP(Chemical Mechanical Polishing)法で平坦化される。絶縁膜14の膜厚は、例えば1μmほどである。
次に、図2(b)に示すように、絶縁膜14の上面に、補強基板としてシリコン基板31を接合する。
まず、絶縁膜14の上面がプラズマ処理で活性化される。その後、大気中で室温で、シリコン基板31が絶縁膜14に貼り合わせられる。その後、例えば200〜400℃でアニールし、シリコン基板31が絶縁膜14に接合される。これにより、炭化シリコン基板11及び炭化シリコン層12を含む第1のウェーハ51と、シリコン基板31からなる第2のウェーハとが、絶縁膜14を介して接合される。
次に、第1のウェーハ51がシリコン基板31に支持された状態で、図2(c)に示すように、炭化シリコン基板11の第1の面11aを研削する。研削の後、例えばCMP法で第1の面11aを平坦化する。これにより、炭化シリコン基板11は、例えば100μm以下の厚さに薄型化される。
次に、図3(a)に示すように、第1の面11aに第1の電極21を形成する。
第1の電極21として、第1の面11aに金属膜22が形成され、さらに金属膜22に金属膜23が形成される。例えば、金属膜22はニッケル膜であり、金属膜23は、金属膜22側から順に形成されたチタン膜、ニッケル膜、金膜を含む。
また、例えば1000℃前後の熱処理により、金属膜(ニッケル膜)22のニッケル(Ni)と、炭化シリコン基板11に含まれるシリコン(Si)とを反応させる。これにより、金属膜(ニッケル膜)22と、第1の面11aとの界面に金属シリサイド膜22aとしてニッケルシリサイド膜が形成される。第1の電極21は、金属シリサイド膜22aを介して、炭化シリコン基板11にオーミック接触する。
シリコン(Si)と炭素(C)との結合を切る必要がある炭化シリコン基板11に対する金属シリサイド膜22aの形成は、シリコン基板に金属シリサイド膜を形成するよりも高温(1000℃前後の温度)が要求される。しかしながら、一般にウェーハどうしの接合を担う材料として用いられる樹脂や金属は、1000℃前後の温度に対する耐熱性を有さない。
そこで、実施形態では、シリコン基板31と炭化シリコン基板11との接合を担う膜として絶縁膜14を用いている。シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜などの無機膜である絶縁膜14は、1000℃前後の温度に対する耐熱性を有する。特に、シリコン酸化物を含むシリコン酸化膜やシリコン酸窒化膜は、シリコン基板31との高い接合強度が得られる。
絶縁膜14を接合層として使うことで、炭化シリコン基板11と第1の電極21とのオーミック接触を得るにあたっての上記熱処理の温度に耐えることができ、なおかつ、上記熱処理の後も、薄くされた炭化シリコン基板11を、これよりも厚いシリコン基板31で安定して支持することができる。
炭化シリコン基板11の第1の面11a側で上記金属シリサイド反応をさせる熱処理時、炭化シリコン基板11の第2の面11b上には、1000℃前後の温度に対する耐熱性を有さない材料は設けられていない。
第1の電極21を形成した後、図3(b)に示すように、シリコン基板31における絶縁膜14とは反対側の面を研削し、さらにCMP法で平坦化する。シリコン基板31は、例えば100μm程度に薄くされる。
先の工程で薄型化された炭化シリコン基板11を安定して支持するために、シリコン基板31は炭化シリコン基板11よりも薄くしないことが望ましい。
次に、図3(c)に示すように、シリコン基板31に貫通孔32を形成する。図3(c)は、1つのデバイスの平面を表す図1(a)におけるA−A’断面に対応する。また、図3(c)は、複数のデバイスが形成されたウェーハ状態を表す図5(a)における1点鎖線100で囲む部分100の拡大断面に対応する。
図6は、図3(c)及び図5(a)の工程に対応するシリコン基板(第2のウェーハ)31の平面図を表す。
図5(a)は、図6における例えば3つの貫通孔32を含む領域の断面図を表し、図6におけるC−C’拡大断面に対応する。
図5(a)は、図6における例えば3つの貫通孔32を含む領域の断面図を表し、図6におけるC−C’拡大断面に対応する。
図3(b)の状態で、シリコン基板31の上面に図示しないレジスト膜が形成される。そのレジスト膜は、露光及び現像によりパターニングされる。そして、パターニングされたレジスト膜をマスクにして、図3(c)に示すように、シリコン基板31が選択的にエッチングされ、貫通孔32が形成される。
このエッチングのとき、シリコン基板31に対して異種材料である絶縁膜14はエッチングストッパーとして機能する。すなわち、シリコン基板31が選択的に除去されて形成された貫通孔32の底部に、絶縁膜14が露出する。
図5(a)及び図6に示すように、複数の貫通孔32がシリコン基板31に形成される。例えば、1つのチップあたり1つの貫通孔32が形成される。周辺領域20の一部にシリコン基板31が残され、素子領域10は貫通孔32の下に位置する。
貫通孔32を形成した後、貫通孔32の底部、側壁及びシリコン基板31の上面に、図4(a)に示すように、絶縁膜(第2の絶縁膜)16として例えばシリコン酸化膜を形成する。その後、貫通孔32の底部の絶縁膜16およびその絶縁膜16の下の絶縁膜14を選択的にエッチングして除去する。
これにより、図4(b)に示すように、貫通孔32の底部に、素子領域10の炭化シリコン層12の表面が露出する。シリコン基板31における貫通孔32側の側面に形成された絶縁膜16、およびシリコン基板31の上面に形成された絶縁膜16は、上記エッチング時、図示しないマスクで覆われ、残される。
次に、図4(c)及び図5(b)に示すように、貫通孔32の底部に露出された炭化シリコン層12の表面上に、第2の電極41のシード層として機能する金属膜42を形成する。金属膜42は、シリコン基板31の側面及び上面に残された絶縁膜16を覆うようにも形成される。
第2の電極41を形成する工程は、例えばスパッタ法により金属膜42を形成する工程と、メッキ法により銅パッド43を形成する工程とを含む。
まず、図4(c)及び図5(b)に示すように、貫通孔32の底部、側壁およびシリコン基板31の上面に金属膜42を形成する。金属膜42は、例えば、下層側から順に形成されたチタン膜と銅膜とを含む。金属膜42は、半導体層である炭化シリコン層12の表面にショットキー接合する。
あるいは、第2の電極41は炭化シリコン層12の一部にオーミック接触させてもよい。そのオーミック接触は、金属シリサイド膜、例えばNiシリサイド膜で形成され、この場合、金属膜42は金属シリサイド膜上に形成される。
金属膜42はメッキのシード層として機能し、その金属膜42を電流経路としたメッキ法により、銅パッド43が形成される。
図4(d)及び図5(c)に示すように、銅パッド43は、貫通孔32の内壁に沿うようにコンフォーマルに、貫通孔32内に埋め込まれる。また、銅パッド43は、貫通孔32の側壁に沿ってシリコン基板31の上面に乗り上がり、貫通孔32の底部とシリコン基板31の上面との段差部分を被覆する。
なお、第1の電極21を、第2の電極41を形成した後に形成してもよい。
以上説明した工程は、複数のチップを含むウェーハ状態で行われる。そして、図5(c)及び図6において2点鎖線で示す位置でダイシングされ、複数のチップに分割される。
シリコン基板31が残っている部分でダイシングされる。シリコン基板31の幅は、ダイシング幅よりも大きく、個片化された半導体装置の終端側にはシリコン基板31の一部が残る。
第1の電極21は、例えばはんだなどを介して配線基板に実装される。第2の電極41は、例えばワイヤを介して配線基板に接続される。あるいは、第2の電極41を、はんだなどを介して、配線基板に接合させてもよい。
実施形態によれば、シリコンに比べて脆い炭化シリコン基板11を、シリコン基板31で補強した上で薄型化するので、クラックや割れを生じさせることなく、炭化シリコン基板11を薄型化できる。
また、絶縁膜14を介して、シリコン基板31を、炭化シリコン基板11を含む第1のウェーハ51に接合する。そのため、シリコン基板31による第1のウェーハ51の支持を維持しつつ、研削後の炭化シリコン基板11の第1の面11aに、第1の電極21の金属シリサイド膜を形成する高温熱処理が可能となる。
また、貫通孔32を形成する前に、図3(b)の工程で、シリコン基板31を薄型化することで、貫通孔32の深さを浅くすることができる。結果として、貫通孔32内に設けられる銅パッド43の厚さを抑えることが可能となる。銅パッド43の厚さを抑えることで、メッキによる形成時の残留応力による反りを抑制できる。
補強基板としてシリコン基板31を用いることで、一般的なシリコンウェーハに適用される露光、現像およびエッチングプロセスで、容易に貫通孔32を選択的に形成することが可能となる。
あるいは、補強基板は、シリコン基板に限らず、ガラス基板などを用いてもよい。ガラス基板は絶縁性のため、第2の電極41を形成する前に、ガラス基板の上面及び貫通孔32側の側面を覆う絶縁膜は不要にできる。
以上説明した実施形態は、SBD(Schottky Barrier Diode)に限らず、PIN(p-intrinsic-n)ダイオード、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)などの他の縦型デバイスにも適用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…素子領域、11…炭化シリコン基板、12…炭化シリコン層、14…絶縁膜、16…絶縁膜、20…周辺領域、21…第1の電極、22,23…金属膜、22a…金属シリサイド膜、31…シリコン基板、32…貫通孔、41…第2の電極、42…金属膜、43…銅パッド
Claims (14)
- 第1の面とその反対側の第2の面とを有する炭化シリコン基板と、
前記炭化シリコン基板の前記第2の面上に設けられた炭化シリコン層であって、素子領域と前記素子領域よりも端部側の周辺領域とを有する炭化シリコン層と、
前記炭化シリコン層の前記周辺領域の表面上に設けられ、シリコン酸化物を含む絶縁膜と、
前記周辺領域における前記絶縁膜上に設けられ、平面視で前記素子領域の周囲を連続して囲むシリコン基板からなる補強基板と、
前記炭化シリコン基板の前記第1の面に接して設けられた第1の電極であって、前記炭化シリコン基板との界面に設けられた金属シリサイド膜を含む第1の電極と、
前記素子領域の表面に接して設けられた第2の電極であって、銅を含む第2の電極と、
を備えた半導体装置。 - 第1の面とその反対側の第2の面とを有する炭化シリコン基板と、
前記炭化シリコン基板の前記第2の面上に設けられた半導体層であって、素子領域と前記素子領域よりも端部側の周辺領域とを有する半導体層と、
前記半導体層の前記周辺領域の表面上に設けられた絶縁膜と、
前記周辺領域における前記絶縁膜上に設けられた補強基板と、
前記炭化シリコン基板の前記第1の面に接して設けられた第1の電極と、
前記素子領域の表面に接して設けられた第2の電極と、
を備えた半導体装置。 - 前記補強基板は、シリコン基板である請求項2記載の半導体装置。
- 前記半導体層は、炭化シリコン層である請求項2または3に記載の半導体装置。
- 前記補強基板は、平面視で前記素子領域の周囲を連続して囲んでいる請求項2〜4のいずれか1つに記載の半導体装置。
- 前記第1の電極は、前記炭化シリコン基板との界面に設けられた金属シリサイド膜を含む請求項2〜5のいずれか1つに記載の半導体装置。
- 前記第2の電極は、銅を含む請求項2〜6のいずれか1つに記載の半導体装置。
- 前記絶縁膜は、シリコン酸化物を含む請求項2〜7のいずれか1つに記載の半導体装置。
- 第1の面とその反対側の第2の面とを有する炭化シリコン基板の前記第2の面上に設けられた半導体層に、絶縁膜を介して補強基板を接合する工程と、
前記補強基板に支持された状態で、前記炭化シリコン基板の前記第1の面を研削する工程と、
研削された前記第1の面に、第1の電極を形成する工程と、
前記補強基板に、前記絶縁膜に達する貫通孔を形成する工程と、
前記貫通孔の底部に露出する前記絶縁膜を除去し、前記貫通孔の底部に前記半導体層の表面を露出させる工程と、
露出された前記半導体層の表面上に、第2の電極を形成する工程と、
を備えた半導体装置の製造方法。 - シリコン酸化物を含む前記絶縁膜を前記半導体層の表面上に形成した後、前記補強基板としてシリコン基板を前記絶縁膜に接合する請求項9記載の半導体装置の製造方法。
- 前記第1の電極を形成する工程は、
前記炭化シリコン基板の前記第1の面に金属膜を形成する工程と、
熱処理により、前記金属膜と、前記炭化シリコン基板に含まれるシリコンとを反応させて金属シリサイド膜を形成する工程と、
を有する請求項9または10に記載の半導体装置の製造方法。 - 前記第1の電極を形成した後、前記貫通孔を形成する前に、前記補強基板を研削する工程をさらに備えた請求項9〜11のいずれか1つに記載の半導体装置の製造方法。
- 前記第2の電極を形成する工程は、
前記貫通孔の底部及び側壁にシード層を形成する工程と、
前記シード層を電流経路としたメッキ法により、前記貫通孔に銅を埋め込む工程と、
を有する請求項9〜12のいずれか1つに記載の半導体装置の製造方法。 - 前記貫通孔を形成した後、前記第2の電極を形成する前に、前記補強基板の上面および前記貫通孔側の側面を第2の絶縁膜で覆う工程をさらに備えた請求項9〜13のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206633A JP2013069816A (ja) | 2011-09-21 | 2011-09-21 | 半導体装置及びその製造方法 |
TW101107902A TW201314742A (zh) | 2011-09-21 | 2012-03-08 | 半導體裝置及其製造方法 |
US13/423,506 US20130069080A1 (en) | 2011-09-21 | 2012-03-19 | Semiconductor device and method for manufacturing same |
DE102012206277A DE102012206277A1 (de) | 2011-09-21 | 2012-04-17 | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206633A JP2013069816A (ja) | 2011-09-21 | 2011-09-21 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013069816A true JP2013069816A (ja) | 2013-04-18 |
Family
ID=47751495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011206633A Withdrawn JP2013069816A (ja) | 2011-09-21 | 2011-09-21 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20130069080A1 (ja) |
JP (1) | JP2013069816A (ja) |
DE (1) | DE102012206277A1 (ja) |
TW (1) | TW201314742A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9484316B2 (en) | 2013-11-01 | 2016-11-01 | Infineon Technologies Ag | Semiconductor devices and methods of forming thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5595771B2 (ja) | 2010-03-29 | 2014-09-24 | 西松建設株式会社 | 破砕補助装置 |
-
2011
- 2011-09-21 JP JP2011206633A patent/JP2013069816A/ja not_active Withdrawn
-
2012
- 2012-03-08 TW TW101107902A patent/TW201314742A/zh unknown
- 2012-03-19 US US13/423,506 patent/US20130069080A1/en not_active Abandoned
- 2012-04-17 DE DE102012206277A patent/DE102012206277A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
TW201314742A (zh) | 2013-04-01 |
US20130069080A1 (en) | 2013-03-21 |
DE102012206277A1 (de) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5604855B2 (ja) | 半導体装置及びその製造方法 | |
JP5678119B2 (ja) | 横型hemt | |
JP5319084B2 (ja) | 半導体装置 | |
KR101920715B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
JP2017034255A (ja) | 半導体デバイスの形成方法および半導体デバイス | |
US20120146193A1 (en) | Thermal Conduction Paths for Semiconductor Structures | |
US11239189B2 (en) | Electronic component and semiconductor device | |
JP7087280B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2012160587A (ja) | ノーマリオフ型パワーjfetの製造方法 | |
JP2011035322A (ja) | 半導体装置およびその製造方法 | |
US9490214B2 (en) | Semiconductor device and method of fabricating the same | |
CN111326479A (zh) | 半导体器件和用于制造半导体器件的方法 | |
JP6737009B2 (ja) | 半導体装置およびその製造方法 | |
JP2007317839A (ja) | 半導体装置およびその製造方法 | |
JP2021044272A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP4966348B2 (ja) | 半導体装置の製造方法 | |
KR101856687B1 (ko) | 고전자이동도 트랜지스터 및 그의 제조방법 | |
EP3174102B1 (en) | Semiconductor device and method of making a semiconductor device | |
JP5904276B2 (ja) | 半導体装置 | |
JP5096675B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2012204480A (ja) | 半導体装置及びその製造方法 | |
JP7243173B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013069816A (ja) | 半導体装置及びその製造方法 | |
JP2015179774A (ja) | 半導体装置の製造方法 | |
JP2009212458A (ja) | 半導体装置、電子機器およびそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |