JP2013062405A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013062405A
JP2013062405A JP2011200486A JP2011200486A JP2013062405A JP 2013062405 A JP2013062405 A JP 2013062405A JP 2011200486 A JP2011200486 A JP 2011200486A JP 2011200486 A JP2011200486 A JP 2011200486A JP 2013062405 A JP2013062405 A JP 2013062405A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor module
main electrode
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011200486A
Other languages
English (en)
Other versions
JP5842489B2 (ja
Inventor
Tadatsugu Yamamoto
忠嗣 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011200486A priority Critical patent/JP5842489B2/ja
Publication of JP2013062405A publication Critical patent/JP2013062405A/ja
Application granted granted Critical
Publication of JP5842489B2 publication Critical patent/JP5842489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】部品点数及び組立工数を削減し、製造コストを低減することができる半導体装置を得る。
【解決手段】半導体モジュール３及びプリント配線板５をケース７が覆っている。半導体モジュール３においてベース配線板１０上にスイッチング素子８が設けられ、スイッチング素子８のコレクタ電極１１がベース配線板１０に接続されている。スイッチング素子８はモールド樹脂２１で覆われている。制御端子１７の一端がスイッチング素子８のゲート電極１８に接続され、他端がモールド樹脂２１から導出されてプリント配線板５に接続されている。Ｎ側主電極１５の一端がスイッチング素子８のエミッタ電極１３に接続され、他端がモールド樹脂２１から導出されている。Ｐ側主電極１６の一端がベース配線板１０に接続され、他端がモールド樹脂２１から導出されている。Ｎ側主電極１５及びＰ側主電極１６はフレキシブルフラットケーブル又はフレキシブルプリント回路である。
【選択図】図２

Description

本発明は、半導体モジュールと制御回路基板をケースで覆った半導体装置に関し、特に部品点数及び組立工数を削減し、製造コストを低減することができる半導体装置に関する。
インバータなどの半導体モジュールの制御電極と制御回路基板をフレキシブルフラットケーブルで接続した半導体装置が提案されている（例えば、特許文献１参照）。
特開２００４−２９７９７２号公報の図２
従来、半導体モジュールのＮ側主電極及びＰ側主電極は金属板であったため、これらの主電極をケース側の電極にネジ止め又は溶接する必要があった。従って、溶接装置、溶接工程、及びその品質管理が必要であった。
本発明は、上述のような課題を解決するためになされたもので、その目的は部品点数及び組立工数を削減し、製造コストを低減することができる半導体装置を得るものである。
本発明に係る半導体装置は、半導体モジュールと、制御回路基板と、前記半導体モジュール及び前記制御回路基板を覆うケースとを備え、前記半導体モジュールは、導電板と、制御電極、上面電極、及び下面電極を有し、前記導電板上に設けられ、前記導電板に前記下面電極が接続された半導体素子と、前記半導体素子を覆う樹脂と、一端が前記半導体素子の前記制御電極に接続され、他端が前記樹脂から導出されて前記制御回路基板に接続された制御端子と、一端が前記半導体素子の前記上面電極に接続され、他端が前記樹脂から導出された第１の主電極と、一端が前記導電板に接続され、他端が前記樹脂から導出された第２の主電極とを有し、前記第１及び第２の主電極はフレキシブルフラットケーブル又はフレキシブルプリント回路である。
本発明により、部品点数及び組立工数を削減し、製造コストを低減することができる。
本発明の実施の形態１に係る半導体装置を示す断面図である。 本発明の実施の形態１に係る半導体モジュールを示す断面図である。 本発明の実施の形態１に係る半導体モジュールの回路図である。 比較例に係る半導体装置を示す断面図である。 比較例に係る半導体モジュールを示す断面図である。 本発明の実施の形態２に係る半導体モジュールを示す断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。銅等からなるベース板１上に、接触面積を増して熱伝導率を向上するためのシリコングリス２を介して半導体モジュール３が設けられている。押さえ板４が半導体モジュール３を上側からベース板１に押さえつけて固定している。
押さえ板４の上方に、駆動回路や保護回路等を実装したプリント配線板５（Printed Circuit Board）が設けられ、半導体モジュール３とプリント配線板５との間にアルミ等からなる導電性のシールド板６が設けられている。このシールド板６は、急峻な電圧及び電流変化により生ずる電磁誘導ノイズからプリント配線板５をシールドする。
ベース板１上に設けられたケース７が、半導体モジュール３、押さえ板４、プリント配線板５、及びシールド板６を覆っている。押さえ板４、プリント配線板５、及びシールド板６は、それぞれケース７にネジ止めされている。
図２は、本発明の実施の形態１に係る半導体モジュールを示す断面図である。図３は、実施の形態１に係る半導体モジュールの回路図である。ＩＧＢＴ等のスイッチング素子８と還流ダイオード９が銅等の導電材からなるベース配線板１０の上面に並べて設けられ、スイッチング素子８のコレクタ電極１１と還流ダイオード９のカソード電極１２がベース配線板１０にはんだ等により接合されている。スイッチング素子８のエミッタ電極１３と還流ダイオード９のアノード電極１４にＮ側主電極１５の一端がはんだバンプや異方性導電ペースト等により接合されている。従って、スイッチング素子８と還流ダイオード９は並列に接続されている。
Ｐ側主電極１６の一端がベース配線板１０に接続されている。制御端子１７の一端がスイッチング素子８のゲート電極１８にはんだバンプや異方性導電ペースト等により接合されている。
ベース配線板１０の下面にセラミックや樹脂等の絶縁シート１９を設けて、半導体モジュール３内のパワー半導体とケース７側のベース板１を絶縁している。絶縁シート１９を保護するために裏面銅箔２０が設けられている。
半導体モジュール３は、スイッチング素子８や還流ダイオード９等をモールド樹脂２１で覆ったＴＰＭ（Transfer mold Power Module）である。制御端子１７の他端は、モールド樹脂２１から導出されてプリント配線板５に圧接又はコネクタ接合されている。Ｎ側主電極１５の他端及びＰ側主電極１６の他端は、モールド樹脂２１から導出され、更にケース７の外側に導出されている。
スイッチング素子８及び還流ダイオード９から発生した熱は、ベース配線板１０及び裏面銅箔２０を介して半導体モジュール３外部に放出される。その放出された熱はシリコングリス２及びベース板１を介して装置外部の冷却装置等へ放出される。
本実施の形態の特徴として、Ｎ側主電極１５、Ｐ側主電極１６及び制御端子１７はフレキシブルフラットケーブル（FFC: Flexible Flat Cable）又はフレキシブルプリント回路（FPC: Flexible printed circuits）である。
続いて、本実施の形態の効果を比較例と比較して説明する。図４は、比較例に係る半導体装置を示す断面図である。図５は、比較例に係る半導体モジュールを示す断面図である。比較例では、Ｎ側主電極２２及びＰ側主電極２３は銅等の金属板（リードフレーム）からなり、それぞれケース７側のケース側電極２４，２５にネジ止め又は溶接される。従って、溶接装置、溶接工程、及びその品質管理などが必要である。
一方、本実施の形態では、半導体モジュール３のＮ側主電極１５及びＰ側主電極１６はフレキシブルフラットケーブル又はフレキシブルプリント回路である。従って、ネジ止めや溶接を圧接やコネクタ接合等に変更できる。また、Ｎ側主電極１５及びＰ側主電極１６は柔軟性を有するため、折り曲げてケース７の穴から外側に導出させることができる。従って、比較例のケース７側のケース側電極２４，２５が不要となる。この結果、部品点数及び組立工数を削減し、製造コストを低減することができる。
また、比較例では、制御端子２６は銅等の金属板（リードフレーム）からなり、一端が半導体モジュール３のゲート電極１８にワイヤ２７により接続され、他端がプリント配線板５のスルーホールを貫通して噴流はんだ付けにより接合されている。従って、噴流はんだ付け装置が必要であり、噴流はんだ付け工程とその品質管理が必要である。また、装置が多機能化して１台あたりに実装される半導体モジュール３の数が増すと、プリント配線板５の多くのスルーホールに全ての制御端子２６を貫通させるために高い加工精度や組立位置精度が必要となる。また、機械的振動や周囲温度の変化による熱膨張収縮の繰り返しによってプリント配線板５のスルーホールと制御端子２６との接合部にクラックが生じ、スルーホール内部の銅薄膜が剥離して信頼性が低下する。
一方、本実施の形態では、制御端子１７はフレキシブルフラットケーブル又はフレキシブルプリント回路であるため、圧接又はコネクタ接合によりプリント配線板５に接合させることができる。従って、噴流はんだ付け工程やその品質管理を省略できる。また、高い加工精度や組立位置精度が不要であり、機械的振動や熱膨張収縮の繰り返しに対する信頼性が高い。
実施の形態２．
図６は、本発明の実施の形態２に係る半導体モジュールを示す断面図である。銅等の金属板（リードフレーム）からなる中継端子２８，２９，３０がモールド樹脂２１内に設けられている。
中継端子２８は、還流ダイオード９のアノード電極１４にアルミワイヤ３１により接続され、かつＮ側主電極１５の一端に接続されている。中継端子２９は、ベース配線板１０にアルミワイヤ３２により接続され、かつＰ側主電極１６の一端に接続されている。中継端子３０は、スイッチング素子８のゲート電極１８にアルミワイヤ３３によりワイヤ接続され、かつ制御端子１７の一端に接続されている。スイッチング素子８のエミッタ電極１３と還流ダイオード９のアノード電極１４がアルミワイヤ３４により接続されている。
本実施の形態では、上記のように中継端子２８，２９，３０をモールド樹脂２１内に設けて半導体素子と外部端子を中継させる。これにより、高温・高湿環境において、フレキシブルフラットケーブル又はフレキシブルプリント回路からなる外部端子とモールド樹脂２１との界面からの水分進入による絶縁低下を防いで信頼性を高めることができる。
３ 半導体モジュール
５ プリント配線板（制御回路基板）
７ ケース
８ スイッチング素子（半導体素子）
９ 還流ダイオード（半導体素子）
１０ ベース配線板（導電板）
１１ コレクタ電極（下面電極）
１２ カソード電極（下面電極）
１３ エミッタ電極（上面電極）
１４ アノード電極（上面電極）
１５ Ｎ側主電極（第１の主電極）
１６ Ｐ側主電極（第２の主電極）
１７ 制御端子
１８ ゲート電極（制御電極）
２１ モールド樹脂（樹脂）
２８ 中継端子（第１の中継端子）
２９ 中継端子（第２の中継端子）
３０ 中継端子（第３の中継端子）

Claims (4)

  1. 半導体モジュールと、
    制御回路基板と、
    前記半導体モジュール及び前記制御回路基板を覆うケースとを備え、
    前記半導体モジュールは、
    導電板と、
    制御電極、上面電極、及び下面電極を有し、前記導電板上に設けられ、前記導電板に前記下面電極が接続された半導体素子と、
    前記半導体素子を覆う樹脂と、
    一端が前記半導体素子の前記制御電極に接続され、他端が前記樹脂から導出されて前記制御回路基板に接続された制御端子と、
    一端が前記半導体素子の前記上面電極に接続され、他端が前記樹脂から導出された第１の主電極と、
    一端が前記導電板に接続され、他端が前記樹脂から導出された第２の主電極とを有し、
    前記第１及び第２の主電極はフレキシブルフラットケーブル又はフレキシブルプリント回路であることを特徴とする半導体装置。
  2. 前記第１及び第２の主電極は前記ケースの外側に導出されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体モジュールは、
    前記樹脂内に設けられ、一端が前記半導体素子の前記上面電極にワイヤ接続され、他端が前記第１の主電極の一端に接続された第１の中継端子と、
    前記樹脂内に設けられ、一端が前記導電板にワイヤ接続され、他端が前記第２の主電極の一端に接続された第２の中継端子とを更に有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記制御端子はフレキシブルフラットケーブル又はフレキシブルプリント回路であり、
    前記半導体モジュールは、前記樹脂内に設けられ、一端が前記半導体素子の前記制御電極にワイヤ接続され、他端が前記制御端子の一端に接続された第３の中継端子を更に有することを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
JP2011200486A 2011-09-14 2011-09-14 半導体装置 Active JP5842489B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011200486A JP5842489B2 (ja) 2011-09-14 2011-09-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011200486A JP5842489B2 (ja) 2011-09-14 2011-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2013062405A true JP2013062405A (ja) 2013-04-04
JP5842489B2 JP5842489B2 (ja) 2016-01-13

Family

ID=48186815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011200486A Active JP5842489B2 (ja) 2011-09-14 2011-09-14 半導体装置

Country Status (1)

Country Link
JP (1) JP5842489B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016005384A (ja) * 2014-06-18 2016-01-12 三菱電機株式会社 電力変換装置
DE102015212832A1 (de) 2014-10-02 2016-04-21 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
CN108735614A (zh) * 2017-04-17 2018-11-02 三菱电机株式会社 半导体装置及半导体装置的制造方法
WO2019150861A1 (ja) * 2018-01-30 2019-08-08 パナソニックＩｐマネジメント株式会社 電力変換装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294967A (ja) * 1985-10-21 1987-05-01 Nec Corp リ−ドフレ−ム
JPH02159515A (ja) * 1988-12-12 1990-06-19 Nippondenso Co Ltd 蛍光表示装置
JPH1093017A (ja) * 1996-04-29 1998-04-10 Semikron Elektron Gmbh 多層構造方式での高実装密度の半導体パワーモジュール
JP2002353408A (ja) * 2001-05-05 2002-12-06 Semikron Elektron Gmbh 圧力接触によるパワー半導体モジュール
JP2004006905A (ja) * 2003-06-02 2004-01-08 Mitsubishi Electric Corp 半導体パワーモジュール
JP2004297972A (ja) * 2003-03-28 2004-10-21 Toyota Industries Corp 半導体装置
JP2005183495A (ja) * 2003-12-17 2005-07-07 Hitachi Ltd 電力変換装置
JP2006332579A (ja) * 2005-04-28 2006-12-07 Mitsubishi Electric Corp 半導体装置
JP2007103948A (ja) * 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg 絶縁中間層を備えたパワー半導体モジュール及びその製造方法
JP2007181257A (ja) * 2005-12-27 2007-07-12 Hitachi Ltd 電力変換装置
JP2008092632A (ja) * 2006-09-29 2008-04-17 Fuji Electric Holdings Co Ltd インバータ装置
JP2008218683A (ja) * 2007-03-05 2008-09-18 Nec Corp 実装基板の封止構造、及びその製造方法
JP2010287887A (ja) * 2009-06-09 2010-12-24 Semikron Elektronik Gmbh & Co Kg パワー半導体モジュールの製造方法、及び接続装置を備えるパワー半導体モジュール

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294967A (ja) * 1985-10-21 1987-05-01 Nec Corp リ−ドフレ−ム
JPH02159515A (ja) * 1988-12-12 1990-06-19 Nippondenso Co Ltd 蛍光表示装置
JPH1093017A (ja) * 1996-04-29 1998-04-10 Semikron Elektron Gmbh 多層構造方式での高実装密度の半導体パワーモジュール
JP2002353408A (ja) * 2001-05-05 2002-12-06 Semikron Elektron Gmbh 圧力接触によるパワー半導体モジュール
JP2004297972A (ja) * 2003-03-28 2004-10-21 Toyota Industries Corp 半導体装置
JP2004006905A (ja) * 2003-06-02 2004-01-08 Mitsubishi Electric Corp 半導体パワーモジュール
JP2005183495A (ja) * 2003-12-17 2005-07-07 Hitachi Ltd 電力変換装置
JP2006332579A (ja) * 2005-04-28 2006-12-07 Mitsubishi Electric Corp 半導体装置
JP2007103948A (ja) * 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg 絶縁中間層を備えたパワー半導体モジュール及びその製造方法
JP2007181257A (ja) * 2005-12-27 2007-07-12 Hitachi Ltd 電力変換装置
JP2008092632A (ja) * 2006-09-29 2008-04-17 Fuji Electric Holdings Co Ltd インバータ装置
JP2008218683A (ja) * 2007-03-05 2008-09-18 Nec Corp 実装基板の封止構造、及びその製造方法
JP2010287887A (ja) * 2009-06-09 2010-12-24 Semikron Elektronik Gmbh & Co Kg パワー半導体モジュールの製造方法、及び接続装置を備えるパワー半導体モジュール

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016005384A (ja) * 2014-06-18 2016-01-12 三菱電機株式会社 電力変換装置
DE102015212832A1 (de) 2014-10-02 2016-04-21 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
US9691730B2 (en) 2014-10-02 2017-06-27 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
DE102015212832B4 (de) 2014-10-02 2021-09-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
CN108735614A (zh) * 2017-04-17 2018-11-02 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP2018182131A (ja) * 2017-04-17 2018-11-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
US10790242B2 (en) 2017-04-17 2020-09-29 Mitsubishi Electric Corporation Method of manufacturing a semiconductor device
CN108735614B (zh) * 2017-04-17 2022-02-25 三菱电机株式会社 半导体装置及半导体装置的制造方法
DE102018200161B4 (de) 2017-04-17 2022-07-07 Mitsubishi Electric Corporation Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung
WO2019150861A1 (ja) * 2018-01-30 2019-08-08 パナソニックＩｐマネジメント株式会社 電力変換装置

Also Published As

Publication number Publication date
JP5842489B2 (ja) 2016-01-13

Similar Documents

Publication Publication Date Title
US7679182B2 (en) Power module and motor integrated control unit
JP5212417B2 (ja) パワー半導体モジュール
JP4764979B2 (ja) 半導体装置
JP5701377B2 (ja) パワー半導体モジュール及びパワーユニット装置
JP2011114176A (ja) パワー半導体装置
JP5665729B2 (ja) 電力用半導体装置
JP6246051B2 (ja) 電力半導体装置およびその製造方法
JP5842489B2 (ja) 半導体装置
JP6305176B2 (ja) 半導体装置及び製造方法
JP2017017109A (ja) 半導体装置
JP6048238B2 (ja) 電子装置
KR101734712B1 (ko) 파워모듈
JP5256994B2 (ja) 半導体装置
JP2016181536A (ja) パワー半導体装置
JP6360035B2 (ja) 半導体装置
WO2018151010A1 (ja) 半導体装置
JP5195828B2 (ja) 半導体装置
JP2016092261A (ja) 電子制御装置およびその製造方法
JP6488658B2 (ja) 電子装置
JP5682511B2 (ja) 半導体モジュール
US20150187668A1 (en) Semiconductor device
JP2015149363A (ja) 半導体モジュール
JP5482536B2 (ja) 半導体の製造方法
JP7278077B2 (ja) 半導体装置およびその製造方法
JP4431193B2 (ja) 絶縁型大電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151102

R150 Certificate of patent or registration of utility model

Ref document number: 5842489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250