JP2013059141A - Power factor improvement device with robust digital control applied, and power supply device - Google Patents
Power factor improvement device with robust digital control applied, and power supply device Download PDFInfo
- Publication number
- JP2013059141A JP2013059141A JP2011194547A JP2011194547A JP2013059141A JP 2013059141 A JP2013059141 A JP 2013059141A JP 2011194547 A JP2011194547 A JP 2011194547A JP 2011194547 A JP2011194547 A JP 2011194547A JP 2013059141 A JP2013059141 A JP 2013059141A
- Authority
- JP
- Japan
- Prior art keywords
- transfer function
- voltage
- input
- output
- power factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、力率改善装置およびそれを備えた電源装置に関し、特にディジタル制御によって力率改善を行う力率改善装置およびそれを備えたAC−DCコンバータ(電源装置)に適用して有益な技術に関するものである。 The present invention relates to a power factor correction apparatus and a power supply apparatus including the same, and more particularly, to a power factor improvement apparatus that performs power factor improvement by digital control and to an AC-DC converter (power supply apparatus) including the same. It is about.
例えば、特許文献1には、制御対象の伝達関数を外乱や遅れ要素を含む二次近似のモデル伝達関数に定め、当該モデル伝達関数に対して当該モデル伝達関数の逆関数と動的補償器とを結合した系を構成し、この系を等価変換して得た積分形制御系を実現する制御補償手段を備えたロバストディジタル制御器が示されている。ここで、制御対象は、DC−DCコンバータとなっている。また、二次近似のモデル伝達関数に定める際には、状態フィードバック則および状態フィードフォワード則が適用される。非特許文献1には、ディジタル制御を行うPFC(power factor correction)コントローラを備えたAC−DCコンバータが示されている。PFCコントローラには、離散時間系のPI(P:比例、I:積分)制御器が用いられる。 For example, in Patent Document 1, a transfer function to be controlled is defined as a second-order approximation model transfer function including a disturbance and a delay element, and an inverse function of the model transfer function and a dynamic compensator A robust digital controller having a control compensation means for realizing an integral control system obtained by equivalently converting the system is shown. Here, the controlled object is a DC-DC converter. In addition, when determining the second-order approximation model transfer function, a state feedback law and a state feedforward law are applied. Non-Patent Document 1 discloses an AC-DC converter including a PFC (power factor correction) controller that performs digital control. A discrete time PI (P: proportional, I: integral) controller is used for the PFC controller.
近年、スイッチング電源装置の制御方式として、従来のアナログ制御方式に変わってディジタル制御方式を適用する技術が注目されている。ディジタル制御方式を用いることで、例えば、制御アルゴリズムの変更がソフトウエアの変更によって容易に可能となったり、あるいは、高度な制御理論を用いて電源制御の高精度化が見込めるなど、様々なメリットが得られる。このようなスイッチング電源装置の一つとして、AC−DCコンバータが挙げられる。AC−DCコンバータの中には、外部電源ラインからのAC入力電力の力率を改善し、外部電源ラインに重畳する高調波電流を低減するための力率改善装置(PFC)を備えたものが多く存在する。 In recent years, as a control method for a switching power supply apparatus, a technique that applies a digital control method in place of a conventional analog control method has attracted attention. By using the digital control method, for example, it is possible to easily change the control algorithm by changing the software, or it is possible to increase the accuracy of power control using advanced control theory. can get. One example of such a switching power supply device is an AC-DC converter. Some AC-DC converters include a power factor correction device (PFC) for improving the power factor of AC input power from the external power supply line and reducing harmonic current superimposed on the external power supply line. There are many.
力率改善装置にディジタル制御方式を適用する場合、例えば、非特許文献1に示されるようなPI(P:比例、I:積分)制御器、あるいはこれに微分(D)を加えたPID制御器を用いることが考えられる。しかしながら、PID制御器では、高速応答とロバスト性の両立が困難となる恐れがある。スイッチング電源装置において、ロバスト性とは、系を安定させた上で、制御量を目標値に精度よく追従させること、外乱の悪影響を除去・抑制すること、入力急変や負荷急変等のパラメータ変動に対して不感であること、をそれぞれ満たすことを言う。高速応答のため入出力特性の帯域を広げると外乱に対する感度が上がり過ぎ、逆にロバスト性を保つため外乱に対する感度を下げると入出力特性の応答性が低下する。 When a digital control system is applied to the power factor correction apparatus, for example, a PI (P: proportional, I: integral) controller as shown in Non-Patent Document 1, or a PID controller with a derivative (D) added thereto. Can be considered. However, with a PID controller, it may be difficult to achieve both high-speed response and robustness. In a switching power supply, robustness refers to parameter fluctuations such as making the control amount accurately follow the target value, removing and suppressing the adverse effects of disturbances, sudden changes in input, sudden changes in load, etc. Satisfying that they are insensitive to each other. If the bandwidth of the input / output characteristics is widened for high-speed response, the sensitivity to the disturbance will increase too much. Conversely, if the sensitivity to the disturbance is lowered to maintain robustness, the response of the input / output characteristics will be reduced.
そこで、特許文献1の技術を用いることが考えられる。特許文献1の技術を用いると、前述した制御補償手段によって、入力に対する応答と外乱に対する応答を個別に制御することが可能になる(すなわち近似的2自由度制御が可能になる)。これによって、PID制御器において困難であった高速応答とロバスト性の両立が図れる。ただし、特許文献1では、電圧ループで構成されるDC−DCコンバータに近似的2自由度制御を適用する技術が示されているが、これを単純に力率改善装置(PFC)に応用することは容易でない。PFCは、電流ループと電圧ループの二重ループの構成が必要であるが、特許文献1の技術をPFCの各ループにそのまま適用すると、演算及び係数決定が非常に複雑となり、その演算時間がDC−DCコンバータの場合の2倍程度必要となる恐れがある。 Therefore, it is conceivable to use the technique of Patent Document 1. When the technique of Patent Document 1 is used, it becomes possible to individually control the response to the input and the response to the disturbance by the control compensation means described above (that is, the approximate two-degree-of-freedom control becomes possible). As a result, it is possible to achieve both high-speed response and robustness that were difficult in the PID controller. However, Patent Document 1 discloses a technique for applying approximate two-degree-of-freedom control to a DC-DC converter configured by a voltage loop, but this is simply applied to a power factor correction device (PFC). Is not easy. The PFC requires a double loop configuration of a current loop and a voltage loop. However, if the technique of Patent Document 1 is applied to each loop of the PFC as it is, calculation and coefficient determination become very complicated, and the calculation time is DC. -About twice as much as in the case of a DC converter may be required.
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、簡素な構成で高速応答とロバスト性の両立を実現可能な力率改善装置およびそれを備えた電源装置を提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。 The present invention has been made in view of the above, and one of its purposes is a power factor correction device capable of realizing both high-speed response and robustness with a simple configuration, and a power supply device including the same Is to provide. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of a typical embodiment will be briefly described as follows.
本実施の形態による力率改善装置は、昇圧コンバータ部を制御対象とし、アナログ・ディジタル変換器と、電流ループと、電圧ループとを備える。制御対象となる昇圧コンバータ部(BSTC)は、インダクタ(L0)、容量(C0)、負荷(RL)、ダイオード(D0)およびスイッチ用トランジスタ(Q0)を含み、交流入力電圧(vi)が入力される整流器(RCT1)の出力電圧(Vi)を受けて所定の直流電圧値を持つ第1出力電圧(vo)を生成する。アナログ・ディジタル変換器(ADC)は、交流入力電圧を反映した第1目標信号(vac)、インダクタに流れるインダクタ電流(iL)、第1出力電圧(vo)をそれぞれディジタル信号に変換し、第1目標信号に対応する第1ディジタル信号(r)、インダクタ電流に対応する第2ディジタル信号(iL)、第1出力電圧に対応する第3ディジタル信号(vo)を出力する。電流ループは、第1および第2ディジタル信号を受けて、インダクタ電流を交流入力電圧に追従させるための第1操作量(v)を生成し、第1操作量に基づくデューティ比を持つPWM信号をスイッチ用トランジスタに向けて出力する。電圧ループは、第3ディジタル信号を受けて、第1出力電圧を予め定められた目標電圧(rv)に設定するための第2操作量(uv)を生成し、第2操作量を第1目標信号に反映させる。また、交流入力電圧の振幅変動に対応するため、第2ディジタル信号を平均値計算器(AVG)に入力し、平均値(vavg)を生成し、この逆数を第1目標信号に反映させる。ここで、電流ループは、昇圧コンバータ部の極を定めるための状態フィードバック部(FBBK)と、第1ロバスト補償器(RTCMi)とを有する。第1ロバスト補償器(RTCMi)は、状態フィードバック部を含めた昇圧コンバータ部の第1伝達関数(Wry)に対する近似的な第1逆伝達関数(Wm −1)ならびに第1ディジタルロウパスフィルタ(K(z))を含み、電流ループの目標値制御に対する応答(Wry)と外乱制御に対する応答(WQy)とを個別に設定するためものである。 The power factor correction apparatus according to the present embodiment has a boost converter unit as a control target, and includes an analog / digital converter, a current loop, and a voltage loop. Boost converter to be controlled (BSTC) includes an inductor (L0), capacitance (C0), a load (RL), diode (D0) and includes a switching transistor (Q0), the AC input voltage (v i) is input In response to the output voltage (V i ) of the rectifier (RCT1), a first output voltage (v o ) having a predetermined DC voltage value is generated. The analog / digital converter (ADC) converts the first target signal (v ac ) reflecting the AC input voltage, the inductor current (i L ) flowing through the inductor, and the first output voltage (v o ) into digital signals. The first digital signal (r) corresponding to the first target signal, the second digital signal (i L ) corresponding to the inductor current, and the third digital signal ( vo ) corresponding to the first output voltage are output. The current loop receives the first and second digital signals, generates a first manipulated variable (v) for causing the inductor current to follow the AC input voltage, and generates a PWM signal having a duty ratio based on the first manipulated variable. Output to switch transistor. The voltage loop receives the third digital signal, generates a second manipulated variable (u v ) for setting the first output voltage to a predetermined target voltage (r v ), and sets the second manipulated variable as the second manipulated variable. 1 Reflected in the target signal. In order to cope with the amplitude fluctuation of the AC input voltage, the second digital signal is input to an average value calculator (AVG) to generate an average value (v avg ), and this reciprocal is reflected in the first target signal. Here, the current loop includes a state feedback unit (FBBK) for determining a pole of the boost converter unit and a first robust compensator (RTCMi). The first robust compensator (RTCMi) includes an approximate first inverse transfer function (W m −1 ) and a first digital low-pass filter for the first transfer function (W ry ) of the boost converter unit including the state feedback unit. (K (z)) is included for individually setting the response (W ry ) to the target value control of the current loop and the response (W Qy ) to the disturbance control.
このように、電流ループと電圧ループを備え、電流ループに対して状態フィードバック部とロバスト補償器を設けることで、電流ループにおいて高速応答とロバスト性の両立が実現可能となり、その結果、電流ループを制御対象とする電圧ループにおいても当該効果を十分に得ることが可能になる。また、当該電流ループの構成によって電流ループを含めた昇圧コンバータ部を低次の伝達関数に近似することができ、その結果、電圧ループの構成を簡素化することが可能になる。特に、当該伝達関数を1次に近似することで、電圧ループの構成をより簡素化することができ、更に、電圧ループを電流ループと同様なロバスト補償器で構成することで、高速応答とロバスト性の両立をより図ることが可能になる。 Thus, by providing a current loop and a voltage loop, and providing a state feedback unit and a robust compensator for the current loop, it is possible to achieve both high-speed response and robustness in the current loop. The effect can be sufficiently obtained even in the voltage loop to be controlled. Further, the boost converter unit including the current loop can be approximated to a low-order transfer function by the configuration of the current loop, and as a result, the configuration of the voltage loop can be simplified. In particular, by approximating the transfer function to the first order, the configuration of the voltage loop can be further simplified, and further, by configuring the voltage loop with a robust compensator similar to the current loop, fast response and robustness can be achieved. It becomes possible to aim at the balance of sex more.
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、力率改善装置およびそれを備えた電源装置において、簡素な構成の制御器で高速応答とロバスト性の両立が実現可能となる。 The effects obtained by the representative embodiments of the invention disclosed in the present application will be briefly described. In the power factor correction apparatus and the power supply apparatus including the power factor improvement apparatus, a controller with a simple configuration and high-speed response and robustness are provided. Can be realized.
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。 In the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant, and one is the other. Some or all of the modifications, details, supplementary explanations, and the like are related. Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。 Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のCMOS(相補型MOSトランジスタ)等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 The circuit elements constituting each functional block of the embodiment are not particularly limited, but are formed on a semiconductor substrate such as single crystal silicon by a known integrated circuit technology such as a CMOS (complementary MOS transistor). . Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
(実施の形態1)
《(1)電源装置の全体構成》
図1は、本発明の実施の形態1による電源装置において、その構成の一例を示すブロック図である。図1に示す電源装置は、整流回路RCT1,RCT2、フィルタFLT1,FLT2、容量CI,C0、電流検出回路IDET、インダクタL0、ダイオードD0、スイッチ用トランジスタQ0、ドライバ回路DRV、負荷RL、およびマイクロコントローラユニットMCU等を備える。このうち、C0,IDET,L0,D0,Q0,DRV,RLは昇圧コンバータ部BSTCを構成する。整流回路RCT1は、外部交流電源VACからの商用の交流入力電圧viおよび交流入力電流iacを受け、内部のダイオードブリッジ等を用いて全波整流を行う。同様に、整流回路RCT2は、交流入力電圧viおよび交流入力電流iacを受けて全波整流を行い、全波整流後の入力電圧vacを出力する。
(Embodiment 1)
<< (1) Overall configuration of power supply >>
FIG. 1 is a block diagram showing an example of the configuration of a power supply device according to Embodiment 1 of the present invention. 1 includes a rectifier circuit RCT1, RCT2, filters FLT1, FLT2, capacitors CI, C0, a current detection circuit IDET, an inductor L0, a diode D0, a switching transistor Q0, a driver circuit DRV, a load RL, and a microcontroller. Unit MCU etc. are provided. Among these, C0, IDET, L0, D0, Q0, DRV, and RL constitute a boost converter unit BSTC. The rectifier circuit RCT1 receives a commercial AC input voltage v i and an AC input current i ac from the external AC power supply VAC, and performs full-wave rectification using an internal diode bridge or the like. Similarly, rectifier circuit RCT2 receives AC input voltage v i and AC input current i ac and performs full wave rectification, and outputs input voltage v ac after full wave rectification.
容量CIは、容量値Ciを持ち、RCT1の出力を平滑化することで、基準電源ノードの電圧を基準として略直流の入力電圧Viを生成する。インダクタL0は、インダクタンスL0を持ち、一端に入力電圧Viが印加される。スイッチ用トランジスタQ0は、ソースが基準電源ノードに、ドレインがL0の他端にそれぞれ接続され、ゲートがドライバ回路DRVによって制御される。ダイオードD0は、アノードがL0の他端に接続され、カソードが容量値C0を持つ容量C0の一端に接続される。 Capacity CI has a capacitance value C i, by smoothing the output of RCT1, generates an input voltage V i of substantially direct current voltage of the reference power supply node as a reference. The inductor L0 has an inductance L 0, the input voltage V i is applied to one end. The switching transistor Q0 has a source connected to the reference power supply node, a drain connected to the other end of L0, and a gate controlled by the driver circuit DRV. Diode D0, the anode is connected to the other end of the L0, a cathode connected to one end of the capacitor C0 having a capacitance value C 0.
容量C0は、他端が基準電源ノードに接続され、D0からの出力電流ioに伴う電荷を蓄えることで出力電圧voを生成する。この出力電圧voおよび出力電流ioは、抵抗値RLを持つ負荷RLに供給される。電流検出回路IDETは、インダクタL0に流れるインダクタ電流iLを検出する。フィルタFLT1は、整流回路RCT2からの全波整流後の入力電圧vacとIDETからのインダクタ電流iLをフィルタリングしたのち、マイクロコントローラユニットMCUに出力する。フィルタFLT2は、出力電圧voをフィルタリングしたのち、MCUに出力する。 Capacitance C0 is the other end is connected to the reference power supply node, and generates an output voltage v o by accumulating charges associated with the output current i o from D0. The output voltage v o and the output current i o are supplied to a load RL having a resistance value R L. Current detecting circuit IDET detects the inductor current i L flowing through the inductor L0. Filter FLT1 is, after filtering the inductor current i L from the input voltage v ac and IDET after full-wave rectification of the rectifier circuit RCT2, and outputs to the micro controller unit MCU. The filter FLT2 filters the output voltage vo and outputs it to the MCU.
マイクロコントローラユニット(力率改善装置の一部となる制御器)MCUは、例えば一つの半導体チップで実現され、アナログ・ディジタル変換回路ADCと、制御回路CTLと、PWM(Pulse Width Modulation)信号生成回路PWMGを備えている。ADCは、前述したフィルタFTL1,FTL2を介して出力された全波整流後の入力電圧vac、インダクタ電流iL、および出力電圧voをそれぞれディジタル信号に変換する。CTLは、当該ディジタル信号を受けて、出力電圧voが予め定めた所定の目標電圧となり、かつ交流入力電流iacが交流入力電圧viと同様の正弦波となるようにPWMデューティ比の演算を行う。PWMGは、このPWMデューティ比の演算結果を受けてPWM信号を生成する。前述したドライバ回路DRVは、このPWMGからのPWM信号に基づいてスイッチ用トランジスタQ0のオン・オフを制御する。 The microcontroller unit (controller which is a part of the power factor correction device) MCU is realized by, for example, one semiconductor chip, an analog / digital conversion circuit ADC, a control circuit CTL, and a PWM (Pulse Width Modulation) signal generation circuit. PWMG is provided. The ADC converts the input voltage v ac , the inductor current i L , and the output voltage vo after full-wave rectification output via the filters FTL1 and FTL2 to digital signals. CTL receives the digital signal, the calculation of the output voltage v o is a predetermined target voltage predetermined, and the AC input current i ac AC input voltage v i and the same sine wave so as to PWM duty ratio I do. The PWMG receives the calculation result of the PWM duty ratio and generates a PWM signal. The driver circuit DRV described above controls on / off of the switching transistor Q0 based on the PWM signal from the PWMG.
このような構成により、昇圧コンバータ部BSTCでは、スイッチ用トランジスタQ0がオンの場合には、ダイオードD0がオフになると共にインダクタL0に電力が蓄積され、Q0がオフとなった際にはD0がオンになると共にL0の蓄積電力がD0を介して容量C0および負荷RLに供給される。特に限定はされないが、本実施の形態では、例えば、交流入力電圧viは100[Vrms]、Ciは1[μF]、L0は150[μH]、RLは292[Ω]、C0は940[μF]、Viは140[V]、voは385[V]を用いる。 With this configuration, in the boost converter unit BSTC, when the switching transistor Q0 is on, the diode D0 is turned off and power is stored in the inductor L0. When Q0 is turned off, D0 is turned on. And the stored power of L0 is supplied to the capacitor C0 and the load RL via D0. Although not particularly limited, in the present embodiment, for example, the AC input voltage v i is 100 [Vrms], C i is 1 [μF], L 0 is 150 [μH], R L is 292 [Ω], C 0 940 [μF], V i is 140 [V], v o is used 385 [V].
図2は、図1の電源装置において、その制御器を構成するマイクロコントローラユニットの機能概要を示すブロック図である。図2に示すMCUは、主に図1の制御回路CTLの部分の詳細を示したものであり、電流制御器ICMP、電圧制御器VCMP、乗算器MUL、平均値計算器AVGを備えている。CTLは、具体的には、DSP(Digital Signal Processor)等のプロセッサである。力率改善を行いながら、出力電圧voを安定化させるためには、出力電圧vo、インダクタ電流iL、全波整流後の入力電圧vacをフィードバックして演算に使用する必要がある。ここでは、ディジタル制御を使用するため、vo,iL,vacが、それぞれフィルタを通して、アナログ・ディジタル変換回路ADCでディジタル値に変換されている。また、PWM信号は、0〜1のデューティ比をPWM信号生成回路PWMGが備えるPWMタイマカウンタに入力することで生成される。 FIG. 2 is a block diagram showing an outline of functions of a microcontroller unit constituting the controller in the power supply apparatus of FIG. The MCU shown in FIG. 2 mainly shows details of the control circuit CTL in FIG. 1, and includes a current controller ICMP, a voltage controller VCMP, a multiplier MUL, and an average value calculator AVG. Specifically, the CTL is a processor such as a DSP (Digital Signal Processor). While power factor correction, in order to stabilize the output voltage v o is the output voltage v o, the inductor current i L, it is necessary to use the operation by feeding back the input voltage v ac after full-wave rectification. Here, since digital control is used, v o , i L , and v ac are converted into digital values by the analog / digital conversion circuit ADC through filters, respectively. The PWM signal is generated by inputting a duty ratio of 0 to 1 to a PWM timer counter included in the PWM signal generation circuit PWMG.
図2においては、まず、デューティ比vを入力、インダクタ電流iLを出力とする系を制御対象とする電流制御器ICMPが設けられる。ICMPは、目標信号rにインダクタ電流iLが追従するようにデューティ比vを定める。ここで、目標信号rは、全波整流後の入力電圧vacとその平均値の逆数1/vavgに基づいて定められる。これによって、入力電流iacは入力電圧viに追従することになり、力率が改善され、高調波特性が改善される。さらに、乗算器MULの入力となる制御信号uvを入力、出力電圧voを出力とする系を新たな制御対象として、電圧制御器VCMPが設けられる。MULは、全波整流後の入力電圧vacとその平均値の逆数1/vavgの積に制御信号uvを乗算することで前述した目標信号rを生成する。VCMPは、出力電圧voが所定の目標電圧rvと一致するように制御信号uvを生成する。これによって、入力電流iacは入力電圧viに追従したまま、出力電圧voを所定の目標電圧rvに保つようにデューティ比vの平均値を操作するような処理が行われる。 In FIG. 2, first, a current controller ICMP is provided that controls a system that receives the duty ratio v and outputs the inductor current i L. ICMP determines the duty ratio v so that the inductor current i L follows the target signal r. Here, the target signal r is determined based on the input voltage vac after full-wave rectification and the inverse 1 / vavg of the average value thereof. As a result, the input current i ac follows the input voltage v i , the power factor is improved, and the harmonic characteristics are improved. Furthermore, the input control signal u v as an input of the multiplier MUL, the system to output an output voltage v o as a new control object, a voltage controller VCMP provided. MUL generates a target signal r described above by multiplying the product of the control signal u v of the reciprocal 1 / v avg of the average value and the input voltage v ac after full-wave rectification. VCMP the output voltage v o to generate a control signal u v to match a predetermined target voltage r v. Thus, the input current i ac is still follows the input voltage v i, processing for operating the average value of the duty ratio v so as to maintain the output voltage v o to a predetermined target voltage r v is performed.
《(2)電流制御器の詳細》
《(2−1)昇圧コンバータ部の状態方程式の導出と離散化》
図3(a)は、図2の電源装置における昇圧コンバータ部の回路モデルの一例を示す図であり、図3(b)は、図3(a)に対応する状態方程式のブロック線図モデルの一例を示す図である。図4(a)は、図3(b)を離散状態方程式で表したブロック線図モデルの一例を示す図であり、図4(b)は、図4(a)を簡略表示した図である。
<< (2) Details of current controller >>
<< (2-1) Derivation and Discretization of State Equation of Boost Converter Section >>
3A is a diagram illustrating an example of a circuit model of the boost converter unit in the power supply device of FIG. 2, and FIG. 3B is a block diagram model of a state equation corresponding to FIG. 3A. It is a figure which shows an example. 4A is a diagram showing an example of a block diagram model in which FIG. 3B is represented by a discrete state equation, and FIG. 4B is a diagram simply showing FIG. 4A. .
ここでは、図2に示す電流制御器ICMPを設計することを目的として、図3(a)に示す回路モデルを用いて、デューティ比μを入力、インダクタ電流iLを出力として、昇圧コンバータ部BSTCの回路状態方程式を導出する。図3(a)において、R0はインダクタンスL0を持つインダクタ(L0)とスイッチ用トランジスタQ0の等価直列抵抗である。また、μはデューティ比で、μはμの平均値μsとμの微小変動Δμの和で表される(μ=μs+Δμ)。voおよびiLも、同様に、平均値VsおよびIsと、微小変動ΔvOおよびΔiLの和で表される(vo=Vs+ΔvO、iL=Is+ΔiL)。 Here, for the purpose of designing the current controller ICMP shown in FIG. 2, using the circuit model shown in FIG. 3A, the duty ratio μ is input and the inductor current i L is output, and the boost converter unit BSTC The circuit state equation is derived. In FIG. 3A, R 0 is an equivalent series resistance of an inductor (L0) having an inductance L 0 and a switching transistor Q0. In addition, μ is a duty ratio, and μ is expressed as a sum of an average value μs of μ and a minute variation Δμ of μ (μ = μs + Δμ). Similarly, v o and i L are expressed by the sum of the average values V s and I s and the minute fluctuations Δv O and Δi L ( vo = V s + Δv O , i L = I s + Δi L ).
動作点近傍においては、平均値はそれぞれ動作点を定める定数であり、微小変動が変数となる。Vs、Isは、それぞれμsに依存し、式(1)、式(2)で表される。特に限定はされないが、本実施の形態では、例えば、R0=1.8[Ω]、μs=0.651(Vsがvoの仕様385[V]になる点)を用いる。 In the vicinity of the operating point, the average value is a constant that determines the operating point, and minute fluctuations are variables. V s and I s depend on μ s , respectively, and are expressed by Expression (1) and Expression (2). Although there is no particular limitation, for example, R 0 = 1.8 [Ω] and μ s = 0.651 (point where V s becomes the specification 385 [V] of v o ) are used in this embodiment.
インダクタ電流ΔiLを第1の状態変数、出力電圧ΔvOを第2の状態変数とし、所謂状態平均化法を用いて、動作点近傍における線形近似された状態方程式を導出すると、式(3)となる。ただし、式(3)において、Ac,Bc,x(t),u(t),Ccは、それぞれ式(4)で与えられる。また、Ac,Bcは、前述した各数値例を代入すると、式(5)となる。 When the inductor current Δi L is the first state variable and the output voltage Δv O is the second state variable, and using a so-called state averaging method, a linearly approximated state equation in the vicinity of the operating point is derived. It becomes. However, in Expression (3), A c , B c , x (t), u (t), and C c are given by Expression (4), respectively. Further, A c and B c are obtained by substituting the numerical examples described above into Equation (5).
ここで、式(3)の状態方程式をブロック線図モデルに書き直すと、図3(b)のようになる。但し、Ac(i,j),Bc(i,j)は行列Ac,Bcの行列要素である。このモデルをディジタル制御器で扱うために、特許文献1と同様な方式を用いて、入力に時間遅れを持たせながら、離散時間モデル(差分方程式)に変換すると、離散化された状態方程式モデルは式(6)となる。ただし、式(6)において、Aw,Bwはそれぞれ式(7)で与えられ、xw(k),v(k),Cwは、それぞれ式(8)で与えられる。式(7)において、Tはサンプリング周期、Ldは入力の遅れ時間である。 Here, when the state equation of Expression (3) is rewritten into the block diagram model, it becomes as shown in FIG. However, A c (i, j) and B c (i, j) are matrix elements of the matrices A c and B c . In order to handle this model with a digital controller, using the same method as in Patent Document 1, if the input is converted into a discrete time model (difference equation) with a time delay, the discretized state equation model is Equation (6) is obtained. However, in Expression (6), A w and B w are each given by Expression (7), and x w (k), v (k), and C w are each given by Expression (8). In Expression (7), T is a sampling period, and L d is an input delay time.
ここで、動作点やパラメータ変化が生じた場合を考える。動作点変化は、負荷抵抗RLの抵抗値RL、デューティ比μ、ならびに入力電圧Viの変化と、それらに伴うVs、Isの変化になるので、AcとBcの全ての要素の変動となる。これらのパラメータ変動は、前述した時間遅れ考慮の制御対象の入出力に入る等価外乱qv,qyに置き換えることができる。図4(a)は、この等価外乱qv,qyを含めて式(6)をブロック線図モデルで表したものであり、図4(b)は、その簡易表示となる。但し、aij,bijは行列Aw,Bwの行列要素である。 Here, consider a case where an operating point or parameter change occurs. Since the operating point change is a change in the resistance value R L of the load resistor RL, the duty ratio μ, and the input voltage V i and a corresponding change in V s and I s , all elements of A c and B c Fluctuations. These parameter fluctuations can be replaced with the equivalent disturbances q v and q y entering the input / output of the control target in consideration of the time delay. FIG. 4A shows a block diagram model of Expression (6) including the equivalent disturbances q v and q y , and FIG. 4B is a simplified display thereof. However, a ij and b ij are matrix elements of the matrices A w and B w .
特に限定はされないが、本実施の形態では、例えば、サンプリング周波数fs=100[kHz]、サンプリング周期Ts=10[μs]、遅れ時間Ld=0.99Tsを用いる。この際には、式(7)は式(9)となる。また、式(6)の状態方程式を伝達関数Gw(z)に変換し、各零点n1,n2および各極p1,p2を求めると、式(10)のようになる。 Although not particularly limited, in the present embodiment, for example, a sampling frequency f s = 100 [kHz], a sampling period T s = 10 [μs], and a delay time L d = 0.99 T s are used. In this case, equation (7) becomes equation (9). Further, when the state equation of Equation (6) is converted into a transfer function G w (z) and the zeros n 1 and n 2 and the poles p 1 and p 2 are obtained, Equation (10) is obtained.
《(2−2)状態フィードバック則の適用》
次に、図4(a)、(b)の構成例を対象に所謂状態フィードバック則を適用し、制御対象の応答特性(極)を任意のものに変更する。図5は、図4(a)、(b)を対象に状態フィードバック則を適用した後のブロック線図モデルの一例を示す図である。状態フィードバック則を適用する場合、図5に示されるように、まず、Aw−BwFの固有値(極)がベクトルP=[H1 H2 H3]で指定される固有値となる状態フィードバック行列F=[f1 f2 f3]を計算する。次いで、入力から出力までのゲインを1とするようなゲインGを計算して、v(k)=−Fxw(k)+Gr(k)となるようにフィードバックを形成する。このような状態フィードバック則を適用すると、入力rから出力y(iL)までの応答特性(伝達関数)Wryを式(11)のように変更することができる。また、ゲインGは式(12)で表される。ただしIは3行3列の単位行列である。
<< (2-2) Application of state feedback law >>
Next, a so-called state feedback law is applied to the configuration example of FIGS. 4A and 4B, and the response characteristic (pole) of the controlled object is changed to an arbitrary one. FIG. 5 is a diagram illustrating an example of a block diagram model after applying the state feedback law to FIGS. 4 (a) and 4 (b). When applying a state feedback law, as shown in FIG. 5, first, the state feedback eigenvalues of A w -B w F (pole) is the eigenvalue specified by a vector P = [H 1 H 2 H 3] The matrix F = [f 1 f 2 f 3 ] is calculated. Next, a gain G is calculated such that the gain from input to output is 1, and feedback is formed so that v (k) = − Fx w (k) + Gr (k). When such a state feedback rule is applied, the response characteristic (transfer function) W ry from the input r to the output y (i L ) can be changed as in Expression (11). The gain G is expressed by the equation (12). However, I is a 3 × 3 unit matrix.
ここで、式(11)の導出方法について説明する。式(11)において、(z−n1)(z−n2)は制御対象の元々の零点であり、(z−H1)(z−H2)(z−H3)は極配置後の極である。ここで、1次遅れ系(1/(z−H1))を考える。連続システムの1次遅れ系Gc(s)は、直流ゲインGdcと時定数τdを用いて式(13)で表記される。 Here, the derivation method of Formula (11) is demonstrated. In Formula (11), (zn 1 ) (zn 2 ) is the original zero of the controlled object, and (z−H 1 ) (z−H 2 ) (z−H 3 ) is after pole arrangement. Is the pole of Here, a first-order lag system (1 / (z−H 1 )) is considered. The first-order lag system G c (s) of the continuous system is expressed by Expression (13) using the DC gain G dc and the time constant τ d .
この1次遅れ系のステップ応答は、ステップ入力のラプラス変換(1/s)をかけて、式(14)となる。これをサンプリング周期Tsでz変換すると、式(15)となり、ステップ入力のz変換(z/(z−1))を除くと、離散1次遅れ系のパルス伝達関数は式(16)で表される。ただしexp(−Ts/τd)=H1である。 The step response of the first-order lag system is expressed by Equation (14) by applying Laplace transform (1 / s) of the step input. When this is z-transformed at the sampling period T s , Equation (15) is obtained. Excluding the z-transform (z / (z−1)) of the step input, the pulse transfer function of the discrete first-order lag system is Equation (16). expressed. However, exp (−T s / τ d ) = H 1 .
式(16)より、離散システムでは、極をH1においた場合、直流ゲインとしてGdcの他に(1−H1)が必要であることがわかる。そこで、全ての極・零点に対して、Gdc=1とし、同様の直流ゲインを追加すると、Wryは式(11)のようになる。 From the equation (16), it can be seen that in the discrete system, when the pole is set to H 1 , (1-H 1 ) is required as the DC gain in addition to G dc . Therefore, when G dc = 1 is set for all poles and zeros and a similar DC gain is added, W ry is expressed by Equation (11).
また、式(12)の導出方法について説明する。まず、前述した式(6)の状態方程式の直流ゲインを求める。この状態方程式は、1入力1出力の伝達関数に置き換えると、Gw=Cw(zI−Aw)−1Bwとなる。当該伝達関数の直流ゲインは、z=1の場合に相当する。したがって、伝達関数Gwにz=1を代入すると、直流ゲインGwdcは式(17)となる。 A method for deriving equation (12) will be described. First, the direct current gain of the state equation of Equation (6) described above is obtained. The state equation, replacing the transfer function of one input and one output, the G w = C w (zI- A w) -1 B w. The DC gain of the transfer function corresponds to the case where z = 1. Therefore, Substituting z = 1 in the transfer function G w, DC gain G wdc becomes equation (17).
ここで、状態フィードバックは、状態フィードバックゲインFを使って、系のA行列を(A−BF)に変えることで、A行列の固有値(極)を移動する手法であるから、状態フィードバックを適用した系の直流ゲインは、式(17)における直流ゲインのA行列を(A−BF)に置き換えたものとなる。よって、状態フィードバック則(v(k)=−Fxw(k)+r)を適用した系の直流ゲインGwfdcは、式(18)であり、これを打ち消して、直流ゲインを1とするためのゲインGは、その逆数となる式(12)で与えられる。 Here, the state feedback is a method of moving the eigenvalues (poles) of the A matrix by changing the A matrix of the system to (A-BF) using the state feedback gain F, so the state feedback is applied. The direct current gain of the system is obtained by replacing the A matrix of direct current gain in equation (17) with (A-BF). Therefore, the DC gain G wfdc of the system to which the state feedback law (v (k) = − Fx w (k) + r) is applied is the equation (18), and this is canceled out to make the DC gain 1 The gain G is given by Expression (12) that is the reciprocal thereof.
式(11)において、一般的に、零点n1,n2は応答特性に与える影響が小さく、例えば極を、H1>>H2,H3となるように指定することで、Wryを1次モデルに近似することができる。この近似された特性を式(19)に示すようにWmとおく。 In the equation (11), the zeros n 1 and n 2 generally have little influence on the response characteristics. For example, by specifying the poles such that H 1 >> H 2 and H 3 , W ry It can be approximated to a first order model. This approximated characteristic is set to W m as shown in the equation (19).
しかしながら、昇圧コンバータの場合、負荷の抵抗とキャパシタンスによって零点n1の位置が大きく変化し、応答特性に影響を与えることがある。昇圧コンバータの電流特性において、時定数τ=RLC0が小さい場合、零点n1は単位円の中心近くに、時定数τが大きい場合、零点n1は単位円内の単位円付近にそれぞれ存在する。離散システムにおいては、零点aが単位円内にあり、単位円に近い場合、オーバーシュートを生じ、aが単位円に近いほど、それが大きくなり、またaが単位円より遠い位置にある場合は、影響は無視して良いほど小さく、零点は単なるゲイン的要素となることが知られている。よって、昇圧コンバータの電流特性では、時定数τが大きい場合に、応答特性にオーバーシュートを生じることがわかる。オーバーシュートを抑えるには、時定数τ=RLC0を小さくする必要があるが、負荷抵抗RLを小さくすると出力電圧のリプルが増え、容量C0を増やしてそれを抑える必要が出るため、通常の使用で、τを小さくすることは難しく、零点n1の影響が無視できない。 However, if the boost converter, and position changes greatly in resistance and zeros by the capacitance n 1 of the load, which may affect the response characteristics. In the current characteristic of the boost converter, when the time constant τ = R L C 0 is small, the zero n 1 is near the center of the unit circle, and when the time constant τ is large, the zero n 1 is near the unit circle in the unit circle. Exists. In a discrete system, when the zero point a is in the unit circle and is close to the unit circle, an overshoot occurs, and the closer a is to the unit circle, the larger it becomes, and when a is far from the unit circle, It is known that the influence is so small that it can be ignored, and the zero is merely a gain element. Therefore, it can be seen that the current characteristics of the boost converter cause an overshoot in the response characteristics when the time constant τ is large. In order to suppress overshoot, it is necessary to reduce the time constant τ = R L C 0. However, if the load resistance R L is decreased, the output voltage ripple increases, and it is necessary to increase the capacitance C 0 to suppress it. In normal use, it is difficult to reduce τ, and the influence of the zero n 1 cannot be ignored.
このように、零点n1が、単位円内の単位円近くに存在するものとし、もう一つの零点n2は無視しても構わないものとすると、零点n1を除去しないと安定した特性が得られないため、本実施の形態では、Hパラメータの指定手法を変更し、H2で零点n1を打ち消すようにする。すなわち、H2=n1とし、残りの極に関しては、H1>>H3と定める。こうすると、式(11)に示したr−y伝達関数Wryは式(20)のようになり、式(19)の場合と同様に、Wryを1次モデルで近似することができる。 As described above, assuming that the zero n 1 exists near the unit circle in the unit circle and the other zero n 2 can be ignored, stable characteristics can be obtained unless the zero n 1 is removed. In this embodiment, the method for specifying the H parameter is changed so that the zero n 1 is canceled by H 2 . That is, H 2 = n 1 and the remaining poles are defined as H 1 >> H 3 . In this way, the ry transfer function W ry shown in Expression (11) becomes as shown in Expression (20), and W ry can be approximated by a first-order model as in the case of Expression (19).
《(2−3)ロバスト補償器の接続》
続いて、図5に示したモデルに対してロバスト補償器を接続する。図6(a)は、本発明の実施の形態1による電源装置において、ロバスト補償器のブロック線図モデルの一例を示す図であり、図6(b)は、図6(a)を等価変換したブロック線図モデルの一例を示す図である。図5に示したモデルに、2自由度制御を適用するため、図6(a)に示すようなロバスト補償器RTCMiを接続する。図6(a)に示すWryは、図5の式(20)に示した伝達関数Wryに対応する。RTCMiは、逆システムとなるWm −1とロウパスフィルタとして機能するK(z)を備え、Wm −1は式(20)の逆数となる式(21)で与えられ、K(z)は、式(22)で与えられる。また、前述した等価外乱qv,qyは、図6(a)における等価外乱ベクトルQ=[qv qy]Tで示され、その伝達関数がWQyである。
<< (2-3) Robust compensator connection >>
Subsequently, a robust compensator is connected to the model shown in FIG. 6A is a diagram showing an example of a block diagram model of a robust compensator in the power supply device according to Embodiment 1 of the present invention, and FIG. 6B is an equivalent conversion of FIG. 6A. It is a figure which shows an example of the performed block diagram model. In order to apply the two-degree-of-freedom control to the model shown in FIG. 5, a robust compensator RTCMi as shown in FIG. 6A is connected. W ry shown in FIG. 6A corresponds to the transfer function W ry shown in the equation (20) of FIG. RTCMi includes W m −1 as an inverse system and K (z) functioning as a low-pass filter, and W m −1 is given by Equation (21) which is an inverse of Equation (20), and K (z) Is given by equation (22). The above-described equivalent disturbances q v and q y are represented by the equivalent disturbance vector Q = [q v q y ] T in FIG. 6A , and the transfer function is W Qy .
ただし、図6(a)に示すロバスト補償器RTCMiは、分子の次数が分母よりも大きい逆システムを持つため、そのままでは実現が困難である。そのため、条件を定めて、その条件下で、実現できる形に等価変換することが望ましい。この等価変換に際し、まず、図6(a)より式(23)が得られる。式(23)を変形して(z)を省略すると式(24)となる。 However, since the robust compensator RTCMi shown in FIG. 6A has an inverse system in which the numerator order is larger than the denominator, it is difficult to implement as it is. Therefore, it is desirable to define conditions and perform equivalent conversion to a form that can be realized under those conditions. In this equivalent conversion, first, Expression (23) is obtained from FIG. If equation (23) is modified and (z) is omitted, equation (24) is obtained.
次いで、式(24)においてWm −1とKに式(21)および式(22)を代入すると、式(25)が得られる。式(25)を変形すると式(26)が得られ、さらに、式(26)における左辺の括弧内を右辺に移して整理すると式(27)が得られる。Wryの入力λが式(27)で表されることをブロック線図にしたものが図6(b)である。 Next, when Expression (21) and Expression (22) are substituted into W m −1 and K in Expression (24), Expression (25) is obtained. When Expression (25) is transformed, Expression (26) is obtained, and further, Expression (27) is obtained by moving the left parenthesis in Expression (26) to the right side and rearranging. FIG. 6B is a block diagram showing that the input λ of W ry is expressed by equation (27).
図7は、図6(b)のブロック線図モデルに図5のブロック線図モデルを適用した電流制御器を示す図である。図8は、図7のブロック線図モデルを等価変換したブロック線図モデルの一例を示す図である。図8は、図7にブロック線図モデルを式(28)の係数を使用して等価変換したものである。図8において、目標信号rおよびインダクタ電流iLを入力とし、デューティ比vを出力する部分が図2の電流制御器ICMPに該当する。 FIG. 7 is a diagram showing a current controller in which the block diagram model of FIG. 5 is applied to the block diagram model of FIG. FIG. 8 is a diagram illustrating an example of a block diagram model obtained by equivalently converting the block diagram model of FIG. FIG. 8 shows an equivalent transformation of the block diagram model shown in FIG. 7 using the coefficient of equation (28). In FIG. 8, the portion that receives the target signal r and the inductor current i L and outputs the duty ratio v corresponds to the current controller ICMP in FIG.
ここで、図6(a)を例とすると、r→yの伝達関数は式(29)で与えられ、Q→yの伝達関数は式(30)で与えられる。ただし、式(30)におけるWQy(z)は、式(31)で与えられ、式(29)および式(30)におけるWs(z)は式(20)のWryと式(21)のWm −1の積(WryWm −1)を用いて式(32)で与えられる。 Here, taking FIG. 6A as an example, the transfer function of r → y is given by equation (29), and the transfer function of Q → y is given by equation (30). However, W Qy (z) in Expression (30) is given by Expression (31), and W s (z) in Expression (29) and Expression (30) is W ry in Expression (20) and Expression (21). Of W m −1 (W ry W m −1 ) is given by equation (32).
式(29)を算出する際にはQ→yの特性は関係ないためQ=0とし、式(30)を算出する際にはr→yの特性は関係ないためr=0とする。例えば、式(30)を算出するにあたりr=0とした場合、図6(a)より、λは式(33)となる。また、図6(a)より、y=Wryλ+WQyQであるため、これを変形すると、式(34)が得られる。式(34)よりyを求め、それを変形すると式(30)が得られる。 When calculating equation (29), Q = 0 because the characteristic of Q → y is irrelevant, and when calculating equation (30), r = 0, since the characteristic of r → y is irrelevant. For example, when r = 0 is calculated in calculating the equation (30), λ becomes the equation (33) from FIG. Further, from FIG. 6A , since y = W ry λ + W Qy Q, when this is modified, Expression (34) is obtained. When y is obtained from the equation (34) and transformed, equation (30) is obtained.
式(29)および式(30)において、Ws(z)≒1であれば式(35)となる。これにより、r→yの伝達特性はH1のみで定めることができ、Q→yの伝達特性はkzで定めることができる。すなわち、通常の入力(r)に対する応答と、外乱(Q)に対する応答をそれぞれ独立に制御できる近似的2自由度制御が実現可能になる。 In Expression (29) and Expression (30), if W s (z) ≈1, Expression (35) is obtained. Thus, the transfer characteristic of r → y can be defined only by H 1, the transfer characteristic of the Q → y can be determined by k z. That is, approximate two-degree-of-freedom control that can independently control the response to the normal input (r) and the response to the disturbance (Q) can be realized.
《(2−4)パラメータの決定》
前述した項目(2−2)及び(2−3)より、電流制御器ICMPのパラメータの決定に際しては、以下の条件があることがわかる。
(条件1)極の一つであるH2は、単位円内の零点n1と近い値にして打ち消す。
(条件2)電流制御器のr−y特性を決める代表極H1をもう一つの極H3より十分大きくする。
(条件3)H1はH2に対して速く(H2>>H1)にする。
(条件4)Ws(z)≒1とし、近似度を良くする。
(条件5)kzを上げ、外乱の影響を小さくする。
<< (2-4) Determination of parameters >>
From the items (2-2) and (2-3) described above, it can be seen that the following conditions exist in determining the parameters of the current controller ICMP.
(Condition 1) One of the poles, H 2 , cancels out with a value close to zero n 1 in the unit circle.
(Condition 2) The representative pole H 1 that determines the ry characteristic of the current controller is made sufficiently larger than the other pole H 3 .
(Condition 3) H 1 is the fast against H 2 (H 2 >> H 1 ).
(Condition 4) W s (z) ≈1, and the degree of approximation is improved.
(Condition 5) Increase k z to reduce the influence of disturbance.
ここで、外乱の影響を小さくするためにはkzを大きくする必要があるが、kzを大きくすると、式(29)における(z−1+kzWs(z))の極pz1,pz2が代表極H1に近づき、近似度が悪くなる可能性がある。図9は、本発明の実施の形態1による電源装置において、その電流制御器のパラメータ決定に伴う根軌跡の例を示す説明図である。図9では、kzを0から増加させた時のpz1,pz2の根軌跡の例が示されている。図9において、根は1,H3から出発し、点線に沿って移動していく。ここから、kzが十分大きな値の時に、|H1|>>|H3|,|pz1|,|pz2|、かつH2≒n1を満たすように、H1,H2,H3,kzを決めれば良いことがわかる。 Here, in order to reduce the influence of disturbance, it is necessary to increase k z , but when k z is increased, the poles p z1 , p of (z−1 + k z W s (z)) in equation (29) z2 approaches the representative pole H 1, there is a possibility that the degree of approximation becomes poor. FIG. 9 is an explanatory diagram illustrating an example of a root locus associated with parameter determination of the current controller in the power supply device according to the first embodiment of the present invention. FIG. 9 shows an example of root trajectories of p z1 and p z2 when k z is increased from 0. 9, roots starting from 1, H 3, moves along the dotted lines. From this, when k z is a sufficiently large value, H 1 , H 2 , H 1 | >> | H 3 |, | p z1 |, | p z2 | and H 2 ≈n 1 are satisfied. It can be seen that H 3 and k z are determined.
特に限定はされないが、本実施の形態では、例えば、式(10)に基づきH2=n1=0.999927とし、また、H1=0.5、H3=−0.2、kz=0.35とする。この場合、図5で述べたF行列[f1 f2 f3]は、F=[0.017372 −0.0014308 0.58241]となり、ゲインGは式(12)より、G=0.024809となり、r−y伝達関数Wryは、式(10)の零点n2を用いて式(36)となる。 Although not particularly limited, in the present embodiment, for example, H 2 = n 1 = 0.9999927 based on Expression (10), and H 1 = 0.5, H 3 = −0.2, k z = 0.35. In this case, the F matrix [f 1 f 2 f 3 ] described in FIG. 5 is F = [0.0173372−0.0014308 0.58241], and the gain G is G = 0.024809 from Expression (12). Thus, the ry transfer function W ry is expressed by equation (36) using the zero n 2 of equation (10).
また、図8における電流制御器ICMPの各係数をそれぞれ計算すると、式(28)より、k1=−0.034738、k2=0.0014308、k3=−0.58241、ki=0.0086831、kr=0.024809となる。さらに移動後の極は、pz1=0.39777+0.24106i、pz2=0.39777−0.24106iとなり、条件を満たすものとなる。 Further, when each coefficient of the current controller ICMP in FIG. 8 is calculated, k 1 = −0.034738, k 2 = 0.0014308, k 3 = −0.58241 and k i = 0 from the equation (28). .0086831, k r = 0.024809. Furthermore, the pole after the movement becomes p z1 = 0.39777 + 0.24106i and p z2 = 0.39777−0.24106i, which satisfies the condition.
《(3)電圧制御器の詳細(本実施の形態の主要な特徴)》
《(3−1)乗算器の接続》
図10は、図8の電流制御器に乗算器を接続したブロック線図モデルの一例を示す図である。前述した図2においては、インダクタ電流iLの平均値が、入力電流iacを全波整流したものになる。そのため、iLを、整流後の入力電圧vacに追従させれば、入力電流iacは、入力電圧viに追従することになり、力率が改善され、高調波特性が改善される。このため、図10に示すように乗算器にvacを入力することで電流の目標信号rを生成し、iLをvacに追従させるようにする。また、そのままでは目標信号rが大きくなりすぎてしまうため、vacの平均値vavgの逆数も同時に乗算器に入力する。
<< (3) Details of Voltage Controller (Main Features of this Embodiment) >>
<< (3-1) Connection of multiplier >>
FIG. 10 is a diagram showing an example of a block diagram model in which a multiplier is connected to the current controller of FIG. In FIG. 2 described above, the average value of the inductor current i L becomes an input current i ac to that full-wave rectification. Therefore, the i L, if caused to follow the input voltage v ac rectified input current i ac becomes to follow the input voltage v i, an improved power factor, harmonic characteristics are improved . For this reason, as shown in FIG. 10, by inputting v ac to the multiplier, a current target signal r is generated so that i L follows v ac . Also, as it is for the target signal r becomes too large, v inverse of the average value v avg of ac also enter at the same time multiplier.
《(3−2)新たな制御対象の定義》
図10において、制御信号uvを入力、出力電圧vOを出力yvとおいた、新たな制御対象を考え、それを用いて図2の電圧制御器VCMPを設計する。この新たな制御対象は、昇圧コンバータ部の離散化モデルにおける3次に電流制御器の1次を加えた計4次のシステムとなるが、これに対して、前述した電流制御器の場合と同様にして、再度状態フィードバック則を適用すると、システムが複雑になる。そこで、本実施の形態では、新たな制御対象を1次(低次)のモデルに近似し、それに対してロバスト補償器を接続する手法で電圧制御器を構成することが主要な特徴となっている。
<< (3-2) Definition of new control target >>
In FIG. 10, a new control target is considered in which the control signal u v is input and the output voltage v O is the output y v, and the voltage controller VCMP in FIG. This new control target is a total of a fourth order system in which the first order of the third order current controller in the discretization model of the boost converter unit is added, but this is the same as in the case of the current controller described above. If the state feedback law is applied again, the system becomes complicated. Therefore, the main feature of the present embodiment is that the voltage controller is configured by approximating a new control target to a first-order (low-order) model and connecting a robust compensator thereto. Yes.
まず、新たな制御対象の特性を1次モデルに近似する手法を考える。電圧を制御するため、式(6)〜式(8)に示した昇圧コンバータ部の離散化状態方程式において、状態変数であるvOとiLとを入れ替える。この場合、電流と電圧の特性の違いを考えると、式(6)に示した離散化状態方程式の状態変数xw(k)をxw’(k)=[vo(k) iL(k) ξ1(k)]Tと置き換えても、Aw行列の固有値は変わらず、それは状態フィードバックをかけたAw−BwFの場合も同様である。 First, consider a method for approximating the characteristics of a new controlled object to a primary model. In order to control the voltage, the state variables v O and i L are exchanged in the discretized state equation of the boost converter unit shown in equations (6) to (8). In this case, considering the difference between the current and voltage characteristics, the state variable x w (k) of the discretized state equation shown in Expression (6) is expressed as x w ′ (k) = [ vo (k) i L ( k) ξ 1 (k)] Even if it is replaced with T , the eigenvalue of the A w matrix does not change, and the same applies to the case of A w −B w F to which state feedback is applied.
再度、この状態変数で伝達関数Gw’を求めると、式(37)となり、前述した式(10)と比較すると、極は共通し、零点と直流ゲインが変化するのみである。そのため、新たな制御対象の伝達特性は、電流制御器を設計する際の状態フィードバックとロバスト補償器に大きく依存することになる。 When the transfer function G w ′ is obtained again with this state variable, Equation (37) is obtained. Compared with Equation (10) described above, the poles are common and only the zero point and the DC gain change. For this reason, the transfer characteristic of a new control object greatly depends on the state feedback and the robust compensator when designing the current controller.
したがって、デューティ比をμとして、μ→iLに対して、μ→voは零点と直流ゲインのみ変化したものと捉えると、新たな制御対象のuv→voの伝達特性は、式(38)で表される。ただし、Grivはインダクタ電流から出力電圧までの直流ゲインである。 Therefore, assuming that the duty ratio is μ and μ → vo is changed only in the zero point and the direct current gain with respect to μ → i L , the transfer characteristic of u v → vo , which is a new control object, is expressed by the formula ( 38). Here, G riv is a DC gain from the inductor current to the output voltage.
式(38)において、vacに関して、入力電圧の変化全てを考慮することは困難であるため、vacをピーク値Viとし、Grivを展開すると、式(39)が得られる。ただし、Guiは式(40)で与えられる。 In equation (38), it is difficult to consider all changes in the input voltage with respect to v ac , and equation (39) is obtained when v ac is the peak value V i and G riv is expanded. However, G ui is given by equation (40).
ここで、式(38)〜式(40)は、次のようにして導出される。まず、uv→voの伝達関数は、前述した式(37)と式(10)との比較から、式(11)のWryに対して、零点n1とn2がn1vとn2vに変化したものとなる。また、それに伴い、電流制御器では打ち消されていた極H2が、打ち消されずに残ることになる。さらに、極H3と、ロバスト補償器によって追加された極が、kzによってpz1,pz2に変化する。極H1はそのまま残る。以上のことから、極・零点をそれぞれ書き出し、式(11)の場合と同様にして直流ゲインを付加すると式(41)となる。 Here, Expressions (38) to (40) are derived as follows. First, the transfer function of u v → vo is obtained by comparing the zeros n 1 and n 2 with n 1v and n with respect to W ry in the equation (11) based on the comparison between the above-described equations (37) and (10). It will be changed to 2v . Accordingly, the pole H 2 that has been canceled by the current controller remains without being canceled. Furthermore, the pole H 3 and the pole added by the robust compensator are changed to p z1 and p z2 by k z . Poles H 1 remains intact. From the above, when poles and zeros are respectively written and a DC gain is added in the same manner as in equation (11), equation (41) is obtained.
ただし、式(41)の直流ゲインはr→iLのものを前提としているため、さらにiL→voの直流ゲインを追加する必要がある。インダクタ電流iLから出力電圧voまでの直流ゲインGrivは、図4(a)にz=1を代入することで得られる。図4(a)、(b)のブロック線図モデルの状態方程式を展開し、z=1、つまり、x(k+1)=x(k)を適用すると、式(42)が得られる。 However, the DC gain of formula (41) is because it is assumed that of the r → i L, it is necessary to further add a DC gain of i L → v o. The DC gain G riv from the inductor current i L to the output voltage v o can be obtained by substituting z = 1 in FIG. When the state equations of the block diagram models of FIGS. 4A and 4B are developed and z = 1, that is, x (k + 1) = x (k) is applied, Expression (42) is obtained.
また、前述した式(12)の場合と同様にして求めたvからiLまでの直流ゲインGui(式(40))を使って式(42)を変形すると式(43)となり、その結果、式(44)のGrivが得られる。そして、この式(44)を用いて前述した式(39)が得られる。 Further, when the formula (42) is transformed using the direct current gain Gui (formula (40)) from v to i L obtained in the same manner as the case of the formula (12) described above, the formula (43) is obtained. G riv of equation (44) is obtained. Then, using the equation (44), the above-described equation (39) is obtained.
図11(a)は、図10のブロック線図モデルに基づき生成した新たな制御対象のブロック線図モデルの一例を示す図であり、図11(b)は、図11(a)を近似的に表現した図である。前述した式(39)において、零点n1v,n2vはz平面での単位円外の遠くに配置されるため、伝達特性には大きな影響を与えない。そこで、図11(a)に示すように、図10に対して直流ゲインを打ち消して「1」とするゲインGv=vavg/(ViGriv)を追加し、新たな入力rvおよび出力yv(=v0)を設けてその伝達特性を考える。この場合、入力rvからの伝達特性は、式(39)よりH1,H2,H3,kz(H3,kzによって値が決まるpz1,pz2)によって決定される。一般に電流制御器ICMPの零点n1は単位円に近い位置にあり、|H2|>>|H1|となるため、項目(2−4)で述べたパラメータ決定法から、同時に|H2|>>|H3|,|pz1|,|pz2|となる。これによって、rv−yv(=v0)の伝達関数Wryvは、式(45)および図11(b)に示す1次モデルWmvに近似される。特に限定はされないが、本実施の形態では、例えば、Griv=48.375、Gv=0.01316とする。 FIG. 11A is a diagram showing an example of a new block diagram model to be controlled generated based on the block diagram model of FIG. 10, and FIG. 11B is an approximation of FIG. 11A. FIG. In the above-described equation (39), the zeros n 1v and n 2v are arranged far away from the unit circle on the z plane, and thus do not have a significant effect on the transfer characteristics. Therefore, as shown in FIG. 11 (a), add the DC gain gain to cancel the set to "1" G v = v avg / (V i G riv) relative to FIG. 10, new input r v and An output y v (= v 0 ) is provided and the transfer characteristic is considered. In this case, transfer characteristics of from the input r v is determined by the equation (39) from H 1, H 2, H 3 , k z (H 3, k z determines the value by p z1, p z2). In general, the zero point n 1 of the current controller ICMP is at a position close to the unit circle and becomes | H 2 | >> | H 1 |. Therefore, from the parameter determination method described in the item (2-4), | H 2 | >> | H 3 |, | p z1 |, | p z2 | Thereby, the transfer function W ryv of r v −y v (= v 0 ) is approximated to the primary model W mv shown in the equation (45) and FIG. Although not particularly limited, in the present embodiment, for example, G riv = 48.375 and G v = 0.01316 are set.
ここで、前述した|H2|>>|H1|となる理由および条件について補足する。2重ループの制御器においては、内側ループ(今回は電流制御器)の制御性能に外ループ(電圧制御器)が影響せぬよう、内側ループの制御帯域幅を、外側より広く取る必要がある。一般にPFC制御器においては、電流ループの制御帯域は、100[Hz]の整流sin波に追従するため2[kHz]〜10[kHz]程度、電圧ループの制御帯域は〜10[Hz]程度とされる。本実施の形態では、項目(2−4)で述べたように零点n1=0.9999あたりになるので、これを打ち消す極H2=n1を電圧ループの目標特性とすると、その制御帯域は、サンプリング周波数Fs=100[kHz]において1.57[Hz]となる。電流ループは、電流の追従性を高めるために目標特性の極H1が例えば0.88191〜0.53349(制御帯域1[kHz]〜10[kHz])程度であるため、|H2|>>|H1|となる。 Here, the reason and condition for | H 2 | >> | H 1 | will be supplemented. In a double-loop controller, it is necessary to make the control bandwidth of the inner loop wider than the outer side so that the outer loop (voltage controller) does not affect the control performance of the inner loop (current controller). . In general, in the PFC controller, the control band of the current loop follows a rectified sin wave of 100 [Hz], and is about 2 [kHz] to 10 [kHz], and the control band of the voltage loop is about 10 [Hz]. Is done. In this embodiment, as described in the item (2-4), the zero point n 1 is around 0.9999. Therefore, if the pole H 2 = n 1 that cancels this is taken as the target characteristic of the voltage loop, its control band Is 1.57 [Hz] at the sampling frequency Fs = 100 [kHz]. In the current loop, the target characteristic pole H 1 is, for example, about 0.88191 to 0.53349 (control band 1 [kHz] to 10 [kHz]) in order to improve the current followability. Therefore, | H 2 |>> | H 1 |
《(3−3)ロバスト補償器の接続》
図11(b)に示したように、入力rv−出力voの伝達関数が1次モデルに近似されたので、このモデルに対して、前述した項目(2−3)の場合と同様にして、ロバスト補償器を接続する。図12は、本発明の実施の形態1による電源装置において、電圧ループに対するロバスト補償器のブロック線図モデルの一例を示す図である。図12において、Wryvは、式(45)に示した伝達関数Wryvに対応する。ロバスト補償器RTCMvは、逆システムとなるWmv −1とロウパスフィルタとして機能するKv(z)を備える。Wmv −1は式(45)に基づいてWmv −1=(z−H2)/(1−H2)で与えられ、Kv(z)は、式(22)と同様に、Kv(z)=kzv/(z−1+kzv)で与えられる。また、等価外乱qv,qyからyvまでの伝達関数WQyvは、WQyv(z)=[Wqvyv(z) Wqyyv(z)]である。
<< (3-3) Connection of robust compensator >>
As shown in FIG. 11 (b), since the transfer function of the input r v -output v o is approximated to a first-order model, this model is processed in the same manner as in the above item (2-3). Connect a robust compensator. FIG. 12 is a diagram illustrating an example of a block diagram model of a robust compensator for a voltage loop in the power supply device according to the first embodiment of the present invention. In FIG. 12, W ryv corresponds to the transfer function W ryv shown in Expression (45). The robust compensator RTCMv includes W mv −1 which is an inverse system and K v (z) which functions as a low-pass filter. W mv −1 is given by W mv −1 = (z−H 2 ) / (1−H 2 ) based on the equation (45), and K v (z) is the same as that in the equation (22). v (z) = kzv / (z-1 + kzv ). The transfer function W Qyv from the equivalent disturbances q v , q y to y v is W Qyv (z) = [W qvyv (z) W qyyv (z)].
図13は、図12のブロック線図モデルを等価変換すると共に図11(a)のブロック線図モデルを適用した電圧制御器のブロック線図モデルの一例を示す図である。すなわち、図13は、図12に対して、前述した図6(a)、(b)の場合と同様の等価変換を行い、更に、伝達関数Wryv,WQyvの部分に図11(a)のモデルを適用したものである。ここで、等価変換に伴い追加された各係数は、式(46)で与えられる。 FIG. 13 is a diagram illustrating an example of a block diagram model of a voltage controller to which the block diagram model of FIG. 12 is equivalently converted and the block diagram model of FIG. 11A is applied. That is, FIG. 13 performs equivalent conversion similar to the case of FIGS. 6A and 6B described above with respect to FIG. 12, and further, in the portions of the transfer functions W ryv and W Qyv , FIG. This model is applied. Here, each coefficient added with the equivalent transformation is given by Expression (46).
図13において、rv,voを入力とし、uvを出力する部分が、図2における電圧補償器VCMPに該当する。ここで、図12を例とすると、rv→yvの伝達関数は、式(29)と同様に式(47)で与えられ、Q→yvの伝達関数は式(30)と同様に式(48)で与えられる。ただし、式(47)および式(48)におけるWsvは、式(45)のWryvと式(45)のWmv −1の積(WryvWmv −1)を用いて式(49)で与えられる。 13 inputs the r v, v o, the portion that outputs u v is corresponds to the voltage compensator VCMP in FIG. Here, taking FIG. 12 as an example, the transfer function of r v → y v is given by equation (47) as in equation (29), and the transfer function of Q → y v is similar to equation (30). It is given by equation (48). However, W sv in Expression (47) and Expression (48) is calculated using Expression (49) using the product of W ryv in Expression (45) and W mv −1 in Expression (45) (W ryv W mv −1 ). Given in.
式(47)および式(48)において、Wsv(z)≒1であれば式(50)となる。これにより、rv→yvの伝達特性はH2のみで定めることができ、Q→yvの伝達特性はkzvで定めることができる。すなわち、通常の入力(rv)に対する応答と、外乱(Q)に対する応答をそれぞれ独立に制御できる近似的2自由度制御が実現可能になる。 In Expression (47) and Expression (48), if W sv (z) ≈1, Expression (50) is obtained. Thereby, the transfer characteristic of r v → y v can be determined only by H 2 , and the transfer characteristic of Q → y v can be determined by k zv . That is, approximate two-degree-of-freedom control that can independently control the response to the normal input (r v ) and the response to the disturbance (Q) can be realized.
特に限定はされないが、本実施の形態では、電流制御器の場合と同様にして、根軌跡から、kzvが変化したときに移動する極の値が全てH2より十分小さくなるよう、例えばkzv=0.25とする。この場合、図13の電圧制御器VCMPの各係数は、式(46)により、それぞれ、krv=0.01316、kf=−45.069、kiv=0.00329となる。 Although not particularly limited, in the present embodiment, as in the case of the current controller, the values of the poles that move when k zv changes are all sufficiently smaller than H 2 from the root locus, for example, k 2 Let zv = 0.25. In this case, the coefficients of the voltage controller VCMP in FIG. 13 are k rv = 0.01316, k f = -45.069, and k iv = 0.00329, respectively, according to the equation (46).
《(4)電源装置(力率改善装置)の主要な構成および効果の纏め》
図14は、本発明の実施の形態1による電源装置において、その昇圧コンバータ部の回路モデルの一例を纏めた説明図である。項目(2−1)で述べたように、本実施の形態による電源装置では、制御対象となる昇圧コンバータ部BSTCをディジタル制御するために、BSTCを図14に示すような状態方程式によってモデル化する。この際には、まず、PFC用昇圧コンバータの等価回路(S101)を基に連続時間の状態方程式を求め(S102)、この連続時間の状態方程式を離散化された状態方程式に変換する(S103)。更に、アナログ・ディジタル変換回路の変換時間やプロセッサの演算時間等の遅延時間を考慮し、これを反映した状態ξ1を追加し、遅延時間をシステムの入力遅延時間Ld=0.99Tsとして、S103における制御対象の離散化された状態方程式に反映させる(S104)。その結果、操作量(デューティ比)vを入力とし、インダクタ電流iL、出力電圧vo、およびシステム入力遅延時間ξ1を状態とする離散化された状態方程式が得られる。
<< (4) Summary of main components and effects of power supply device (power factor correction device) >>
FIG. 14 is an explanatory diagram summarizing an example of a circuit model of the boost converter unit in the power supply device according to the first embodiment of the present invention. As described in item (2-1), in the power supply device according to the present embodiment, in order to digitally control the boost converter unit BSTC to be controlled, the BSTC is modeled by a state equation as shown in FIG. . In this case, first, a continuous-time state equation is obtained based on the equivalent circuit (S101) of the boost converter for PFC (S102), and the continuous-time state equation is converted into a discrete state equation (S103). . Further, taking into account the delay time such as the conversion time of the analog / digital conversion circuit and the calculation time of the processor, a state ξ 1 reflecting this is added, and the delay time is set as the system input delay time L d = 0.99T s And reflected in the discretized equation of state in S103 (S104). As a result, a discretized state equation is obtained in which the operation amount (duty ratio) v is input and the inductor current i L , the output voltage v o , and the system input delay time ξ 1 are states.
図15は、本発明の実施の形態1による電源装置において、その構成例を纏めたブロック線図である。図15においては、昇圧コンバータ部BSTCと、電流制御器ICMPと、電圧制御器VCMPと、乗算器MULが示されている。このうち、ICMP,VCMP,MULが図2で述べたように力率改善装置(PFC)の一部を構成する制御器に該当する。力率改善装置(PFC)(制御器)は、図14で説明した昇圧コンバータ部BSTCの回路モデルに基づいてその内部構成が定められる。ICMPは、状態フィードバック部FBBKとロバスト補償器RTCMiを備えている。 FIG. 15 is a block diagram summarizing a configuration example of the power supply device according to the first embodiment of the present invention. In FIG. 15, a boost converter unit BSTC, a current controller ICMP, a voltage controller VCMP, and a multiplier MUL are shown. Of these, ICMP, VCMP, and MUL correspond to the controller constituting a part of the power factor correction apparatus (PFC) as described in FIG. The internal configuration of the power factor correction device (PFC) (controller) is determined based on the circuit model of the boost converter unit BSTC described with reference to FIG. The ICMP includes a state feedback unit FBBK and a robust compensator RTCMi.
状態フィードバック部FBBKは、項目(2−2)で述べたように、状態フィードバックゲインF=[f1 f2 f3]と、直流ゲインを補償する(λi→iLの直流ゲインを1にする)ためのフィードフォワードゲインGiと、加算器(減算器)ADD1を備える。ロバスト補償器RTCMiは、項目(2−3)で述べたように、BSTCおよびFBBKを制御対象として、当該制御対象を1次で近似した際の逆システムとロウパスフィルタとを備えている。ただし、前述したように、当該逆システムおよびロウパスフィルタは等価変換されることで、RTCMiは、係数(−kzi/(1−H1i))と、係数および積分器(kzi/(z−1))と、加算器(減算器)ADD2,ADD3を備える。なお、パラメータzは、サンプリング周期をTとしてejωTに等しい。 As described in the item (2-2), the state feedback unit FBBK compensates the DC gain with the state feedback gain F = [f 1 f 2 f 3 ] (the DC gain of λ i → i L is set to 1). to) and a feed forward gain G i for, an adder (subtractor) ADD1. As described in item (2-3), the robust compensator RTCMi includes a reverse system and a low-pass filter when BSTC and FBBK are controlled objects and the controlled object is approximated by first order. However, as described above, the inverse system and the low-pass filter are equivalently transformed, so that RTCMi has a coefficient (−k zi / (1−H 1i )), a coefficient and an integrator (k zi / (z -1)) and adders (subtracters) ADD2 and ADD3. The parameter z is equal to e jωT, where T is the sampling period.
電圧制御器VCMPは、状態フィードバック補償部FBCMとロバスト補償器RTCMvを備えている。FBCMは、項目(3−2)で述べたように、直流ゲインを補償する(λv→voの直流ゲインを1にする)ためのフィードフォワードゲインGvを備える。RTCMvは、項目(3−3)で述べたように、BSTC,FBBK,RTCMi,MULを制御対象として、当該制御対象を1次で近似した際の逆システムとロウパスフィルタとを備えている。ただし、前述したように、当該逆システムおよびロウパスフィルタは等価変換されることで、RTCMvは、係数(−kzv/(1−H2v))と、係数および積分器(kzv/(z−1))と、加算器(減算器)ADD4,ADD5を備える。 The voltage controller VCMP includes a state feedback compensation unit FBCM and a robust compensator RTCMv. FBCM, as described in the item (3-2), and a DC gain to compensate for (lambda v → v to 1 DC gain of o) feed forward gain G v for. As described in item (3-3), RTCMv includes an inverse system and a low-pass filter when BSTC, FBBK, RTCMi, and MUL are controlled objects and the controlled object is approximated by a first order. However, as described above, the inverse system and the low-pass filter are equivalently transformed, so that RTCMv is obtained by a coefficient (−k zv / (1−H 2v )), a coefficient and an integrator (k zv / (z -1)) and adders (subtracters) ADD4 and ADD5.
以上のように、本実施の形態による電源装置(力率改善装置(PFC))は、PFCを電流ループと電圧ループから構成する。電流ループでは、制御対象に状態フィードバック則を適用し、更に近似的な逆システムとロウパスフィルタで構成されるロバスト補償器を加えることで2自由度制御が行われる。一方、電圧ループでは、簡素化のため新たに状態フィードバック則の適用は行わずに、電流ループ全体の簡易的(近似的)な逆システムとロウパスフィルタで構成されるロバスト補償器を備えることで2自由度制御が行われる。電流ループ、電圧ループ共に2自由度制御が行われるため、目標値制御に対する応答と外乱制御に対する応答を独立に設定でき、入力電流に対する応答と負荷変動などの動特性に対する応答を同時に改善できる。すなわち、高速応答とロバスト性の両立が実現可能になる。 As described above, the power supply apparatus (power factor correction apparatus (PFC)) according to the present embodiment includes a PFC including a current loop and a voltage loop. In the current loop, two-degree-of-freedom control is performed by applying a state feedback law to the controlled object and further adding a robust compensator composed of an approximate inverse system and a low-pass filter. On the other hand, the voltage loop has a robust compensator consisting of a simple (approximate) inverse system of the entire current loop and a low-pass filter without applying a new state feedback law for the sake of simplicity. Two-degree-of-freedom control is performed. Since the two-degree-of-freedom control is performed for both the current loop and the voltage loop, the response to the target value control and the response to the disturbance control can be set independently, and the response to the input current and the response to dynamic characteristics such as load fluctuation can be improved simultaneously. That is, it is possible to realize both high-speed response and robustness.
更に、電圧ループは、電流ループのような状態フィードバック則の適用を行わずに、ロバスト補償器を備えた簡素な構成で実現している。これにより、設計の容易化が図れ、また、電圧ループに状態フィードバック則の適用を行った場合と比較して積和演算回数等が減るため、PFCの実動作における演算時間の短縮等が可能となる。なお、図15には、構成を判り易くするため、図7に示したような等価変換前のブロック線図が示されているが、勿論、これに対して図8に示したような等価変換を行い、これに基づいてPFCを構成することも可能である。 Furthermore, the voltage loop is realized with a simple configuration including a robust compensator without applying a state feedback law like the current loop. As a result, the design can be simplified, and the number of product-sum operations can be reduced as compared with the case where the state feedback rule is applied to the voltage loop, so that the calculation time in the actual operation of the PFC can be shortened. Become. 15 shows a block diagram before the equivalent conversion as shown in FIG. 7 for easy understanding of the configuration. Of course, the equivalent conversion as shown in FIG. It is also possible to configure the PFC based on this.
図16は、図15を等価変換したブロック線図である。図16のブロック線図は、前述した図13のブロック線図と同一のものである。図16において、電流制御器ICMPは、フィードバック係数k1,k2,k3と、フィードフォワード係数krと、積分器(1/(z−1))と、係数kiと、加算器(減算器)ADD6,ADD7を備える。一方、電圧制御器VCMPは、フィードバック係数kfと、フィードフォワード係数krvと、積分器(1/(z−1))と、係数kivと、加算器(減算器)ADD8,ADD9を備える。 FIG. 16 is a block diagram obtained by equivalently converting FIG. The block diagram of FIG. 16 is the same as the block diagram of FIG. 13 described above. In FIG. 16, the current controller ICMP includes feedback coefficients k 1 , k 2 , k 3 , a feed forward coefficient k r , an integrator (1 / (z−1)), a coefficient k i, and an adder ( Subtractors) ADD6 and ADD7 are provided. Meanwhile, voltage controller VCMP comprises a feedback coefficient k f, a feed-forward coefficient k rv, an integrator (1 / (z-1) ), and the coefficient k iv, an adder (subtractor) ADD8, ADD9 .
《(5)比較例との対比ならびに検証結果》
図17は、本発明の実施の形態1による電源装置において、その比較例として検討した電源装置の構成例を示すブロック線図である。図17に示す電源装置は、例えば、前述した非特許文献1に示されるようなPI(P:比例、I:積分)制御器を備えている。電流ループのPI制御器IPIは、係数kpiからなるP部と、(1/(z−1))および係数kiiからなるI部を備え、その外側に位置する電圧ループのPI制御器VPIは、係数kpvからなるP部と、(1/(z−1))および係数kivからなるI部を備える。
<< (5) Comparison with Comparative Example and Verification Results >>
FIG. 17 is a block diagram showing a configuration example of a power supply device studied as a comparative example in the power supply device according to the first embodiment of the present invention. The power supply apparatus shown in FIG. 17 includes, for example, a PI (P: proportional, I: integral) controller as shown in Non-Patent Document 1 described above. The current loop PI controller IPI includes a P section having a coefficient k pi and an I section having (1 / (z−1)) and a coefficient k ii, and the voltage loop PI controller VPI located outside the P section. Comprises a P part consisting of a coefficient k pv and an I part consisting of (1 / (z−1)) and a coefficient k iv .
図18(a)、(b)は、動特性変化に対する出力電圧と入力電流の変化を検証した結果を示すものであり、図18(a)は図15又は図16の構成例を用いた場合の結果であり、図18(b)はその比較例となる図17の構成例を用いた場合の結果である。図18(a)、(b)から判るように、図15又は図16の構成例を用いることで、図17の構成例と比較して外乱に対する出力電圧および入力電流の変動を抑制することが可能になる。例えば、図18(b)では、外乱に対して20V程度の出力電圧変動が生じているが、図18(a)では、それが7V程度に抑制されている。すなわち、図15又は図16の構成例を用いることで、図17の構成例と比較してロバスト性を向上させることができる。図19は、図15又は図16の構成例を用いた場合の力率改善効果を検証した結果を示す図である。ここでは、出力電圧vo=385V、RL=300Ωとして、0.994程度の力率が得られている。 18A and 18B show the results of verifying changes in the output voltage and input current with respect to changes in dynamic characteristics, and FIG. 18A shows the case where the configuration example of FIG. 15 or FIG. 16 is used. FIG. 18B shows the result when the configuration example of FIG. 17 as a comparative example is used. As can be seen from FIGS. 18A and 18B, by using the configuration example of FIG. 15 or FIG. 16, it is possible to suppress fluctuations in the output voltage and input current due to disturbance compared to the configuration example of FIG. 17. It becomes possible. For example, in FIG. 18B, the output voltage fluctuation of about 20V occurs due to the disturbance, but in FIG. 18A, it is suppressed to about 7V. That is, by using the configuration example of FIG. 15 or FIG. 16, robustness can be improved as compared with the configuration example of FIG. FIG. 19 is a diagram illustrating a result of verifying the power factor improvement effect when the configuration example of FIG. 15 or FIG. 16 is used. Here, a power factor of about 0.994 is obtained with the output voltage vo = 385 V and R L = 300Ω.
以上、本実施の形態1による力率改善装置および電源装置を用いることで、代表的には簡素な構成で高速応答とロバスト性の両立が実現可能となる。 As described above, by using the power factor correction device and the power supply device according to the first embodiment, it is possible to achieve both high-speed response and robustness with a simple configuration.
(実施の形態2)
図20は、本発明の実施の形態2による電源装置において、その構成例を纏めたブロック線図である。図20に示す電源装置は、前述した図16の変形例となっており、図16のVCMPが図20の電圧制御器VCMPaに変更され、図16のICMPが図20の電流制御器ICMPaに変更された構成となっている。VCMPaは、図16のVCMPからフィードフォワード係数Krvが削除された構成を備えており、ICMPaは、図16のVCMPからフィードフォワード係数Krが削除された構成を備えている。
(Embodiment 2)
FIG. 20 is a block diagram summarizing a configuration example of the power supply device according to the second embodiment of the present invention. The power supply device shown in FIG. 20 is a modified example of FIG. 16 described above. The VCMP in FIG. 16 is changed to the voltage controller VCMPa in FIG. 20, and the ICMP in FIG. 16 is changed to the current controller ICMPa in FIG. It has been configured. VCMPa has a configuration in which the feedforward coefficient K rv from VCMP in FIG. 16 has been removed, ICMPa has a configuration in which feedforward coefficient K r from VCMP in FIG. 16 has been removed.
例えば前述した図7の構成例において、係数kzが十分に大きく、「(z−1+kz)/(z−1+kz)≒kz/(z−1+kz)」と近似できる場合、図7におけるrからλへのフィードフォワード経路を近似的に削除することができる。この場合、図8の電流制御器ICMPにおけるkrのフィードフォワード経路は必ずしも必要ではなくなる。すなわち、図15の構成例において、kziが十分に大きい場合には図15のICMPにおけるriからλiへのフィードフォワード経路を近似的に削除することができ、図16のICMPにおけるkrのフィードフォワード経路は必ずしも必要ではなくなる。これと同様に、図16の電圧制御器VCMPにおいても、図15の係数kzvが十分に大きい場合には図16の係数Krvのフィードフォワード経路は必ずしも必要ではなくなる。 For example, in the configuration example of FIG. 7 described above, when the coefficient k z is sufficiently large and can be approximated as “(z−1 + k z ) / (z−1 + k z ) ≈k z / (z−1 + k z )”, FIG. The feedforward path from r to λ in can be approximately eliminated. In this case, a feed-forward path of the k r of the current controller ICMP of Figure 8 is not necessarily required. That is, in the configuration example of FIG. 15, when k zi is sufficiently large, the feedforward path from r i to λ i in ICMP of FIG. 15 can be approximately deleted, and k r in ICMP of FIG. This feedforward path is not necessarily required. Similarly, in the voltage controller VCMP of FIG. 16, the feedforward path of the coefficient K rv of FIG. 16 is not necessarily required when the coefficient k zv of FIG. 15 is sufficiently large.
このように、フォードフォワード経路の削除を行うことで、力率改善装置(PFC)の構成をより簡素化することができ、また、PFCの動作に伴う演算時間をより短縮することが可能になる。 As described above, by deleting the Ford forward route, the configuration of the power factor correction device (PFC) can be further simplified, and the calculation time associated with the operation of the PFC can be further shortened. .
(実施の形態3)
図21は、本発明の実施の形態3による電源装置において、その構成例を纏めたブロック線図である。図21に示す電源装置は、前述した図16の変形例となっており、図16のVCMPが図20の電圧ループ用PI制御器VPIに変更された構成となっている。VPIは、図17の場合と同様に、係数kpvからなるP(比例)部と、積分器(1/(z−1))および係数kivからなるI(積分)部と、2個の加算器(減算器)ADD10,ADD11を備える。
(Embodiment 3)
FIG. 21 is a block diagram summarizing a configuration example of the power supply device according to the third embodiment of the present invention. The power supply device shown in FIG. 21 is a modification of FIG. 16 described above, and has a configuration in which the VCMP in FIG. 16 is changed to the voltage loop PI controller VPI in FIG. As in the case of FIG. 17, the VPI includes a P (proportional) part composed of a coefficient k pv, an I (integral) part composed of an integrator (1 / (z−1)) and a coefficient k iv , Adders (subtracters) ADD10 and ADD11 are provided.
前述したように、電流ループに関しては、電流制御器ICMPによって高いロバスト性が実現できると共に、電流ループ全体を十分に近似度の高い1次モデルで近似することができる。このため、図21に示すように、電圧制御器を一般的なPI制御器VPI等で構成した場合でも、簡素な構成で、ある程度十分な高速応答とロバスト性の両立が実現可能となる。 As described above, regarding the current loop, high robustness can be realized by the current controller ICMP, and the entire current loop can be approximated by a first-order model having a sufficiently high degree of approximation. For this reason, as shown in FIG. 21, even when the voltage controller is configured by a general PI controller VPI or the like, it is possible to realize both a sufficiently high speed response and robustness with a simple configuration.
(実施の形態4)
図22は、本発明の実施の形態4による電源装置において、その構成の一例を示すブロック図である。図22に示す電源装置は、前述した図1の電源装置の変形例となっており、図1と比較して昇圧コンバータ部の構成が異なっている。図22の昇圧コンバータ部BSTCaは、図1のBSTCに対して、インダクタL1、ダイオードD1、スイッチ用トランジスタQ1、およびドライバ回路DRV2が追加されている。L1およびD1は直列接続され、当該直列接続回路が前述したインダクタL0およびダイオードD0からなる直列接続回路と並列に接続される。Q1は、ソースが基準電源ノードに、ドレインがL1とD1の接続ノード(D1のアノード側)にそれぞれ接続され、ゲートがDRV2によって制御される。DRV2は、マイクロコントローラユニット(力率改善装置の一部を構成する制御器)MCU内のPWM信号生成回路PWMGから出力されたPWM信号を入力として動作する。
(Embodiment 4)
FIG. 22 is a block diagram showing an example of the configuration of the power supply device according to Embodiment 4 of the present invention. The power supply device shown in FIG. 22 is a modification of the power supply device of FIG. 1 described above, and the configuration of the boost converter unit is different from that of FIG. In the boost converter unit BSTCa of FIG. 22, an inductor L1, a diode D1, a switching transistor Q1, and a driver circuit DRV2 are added to the BSTC of FIG. L1 and D1 are connected in series, and the series connection circuit is connected in parallel with the series connection circuit including the inductor L0 and the diode D0 described above. Q1 has a source connected to the reference power supply node, a drain connected to a connection node between L1 and D1 (the anode side of D1), and a gate controlled by DRV2. The DRV 2 operates with the PWM signal output from the PWM signal generation circuit PWMG in the microcontroller unit (controller constituting a part of the power factor correction apparatus) MCU as an input.
ドライバ回路DRV2のPWM信号は、ドライバ回路DRV1のPWM信号のサイクルを基準としてそこから半サイクルずれるタイミングで生成される。これによって、スイッチ用トランジスタQ0,Q1では、インターリーブ方式によるスイッチングが行われる。このようなインターリーブ方式を適用することで、スイッチングによって生じるL0,L1のインダクタ電流io0,io1のリプル成分を低減できるため、結果的に、図1の場合と比較して入力電流iacに生じる高調波成分をより低減することが可能になる。力率改善装置の制御器は実施の形態1、2または3と同様の構成に、インターリーブ制御を加えた構成である。 The PWM signal of the driver circuit DRV2 is generated at a timing deviated by a half cycle from the cycle of the PWM signal of the driver circuit DRV1. As a result, the switching transistors Q0 and Q1 perform switching by the interleave method. By applying such an interleaving method, the ripple components of the inductor currents i o0 and i o1 of L0 and L1 generated by switching can be reduced. As a result, the input current i ac is reduced compared to the case of FIG. It is possible to further reduce the generated harmonic components. The controller of the power factor correction apparatus is configured by adding interleave control to the same configuration as in the first, second, or third embodiment.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention.
本実施の形態による力率改善装置および電源装置は、特に、マイクロコンピュータ(又はディジタルシグナルプロセッサ(DSP))等によるディジタル演算処理を用いて力率改善を行うAC−DCコンバータに適用して有益なものであり、これに限らず、PFC機能を備えたAC−DCコンバータ全般に広く適用可能である。 The power factor correction apparatus and power supply apparatus according to the present embodiment are particularly useful when applied to an AC-DC converter that performs power factor improvement using digital arithmetic processing by a microcomputer (or digital signal processor (DSP)) or the like. However, the present invention is not limited to this, and can be widely applied to all AC-DC converters having a PFC function.
ADC アナログ・ディジタル変換回路
ADD 加算器(減算器)
AVG 平均値計算器
BSTC 昇圧コンバータ部
CI,CO 容量
CTL 制御回路
D ダイオード
DRV ドライバ回路
FLT フィルタ
ICMP 電流制御器
IDET 電流検出回路
IPI,VPI PI制御器
L インダクタ
MCU マイクロコントローラユニット
MUL 乗算器
PWMG PWM信号生成回路
Q スイッチ用トランジスタ
RCT 整流回路
RL 負荷
RTCM ロバスト補償器
VAC 外部交流電源
VCMP 電圧制御器
ADC Analog / digital conversion circuit ADD Adder (subtractor)
AVG Average Value Calculator BSTC Boost Converter Unit CI, CO Capacitance CTL Control Circuit D Diode DRV Driver Circuit FLT Filter ICMP Current Controller IDET Current Detection Circuit IPI, VPI PI Controller L Inductor MCU Microcontroller Unit MUL Multiplier PWMG PWM Signal Generation Circuit Q Switch transistor RCT Rectifier circuit RL Load RTCM Robust compensator VAC External AC power supply VCMP Voltage controller
Claims (16)
前記交流入力電圧を反映した第1目標信号、前記インダクタに流れるインダクタ電流、前記第1出力電圧をそれぞれディジタル信号に変換し、前記第1目標信号に対応する第1ディジタル信号、前記インダクタ電流に対応する第2ディジタル信号、前記第1出力電圧に対応する第3ディジタル信号を出力するアナログ・ディジタル変換器と、
前記第1および第2ディジタル信号を受けて、前記インダクタ電流を前記交流入力電圧に追従させるための第1操作量を生成し、前記第1操作量に基づくデューティ比を持つPWM信号を前記スイッチ用トランジスタに向けて出力する電流ループと、
前記第3ディジタル信号を受けて、前記第1出力電圧を予め定められた目標電圧に設定するための第2操作量を生成し、前記第2操作量を前記第1目標信号に反映させる電圧ループとを備え、
前記電流ループは、
前記昇圧コンバータ部の極を定めるための状態フィードバック部と、
前記状態フィードバック部を含めた前記昇圧コンバータ部の第1伝達関数に対する近似的な第1逆伝達関数ならびに第1ディジタルロウパスフィルタを含み、前記電流ループの目標値制御に対する応答と外乱制御に対する応答とを個別に設定するための第1ロバスト補償器とを有することを特徴とする力率改善装置。 A boost converter unit that includes an inductor, a diode, and a switching transistor and that receives an output voltage of a rectifier to which an AC input voltage is input and generates a first output voltage having a predetermined DC voltage value is controlled.
The first target signal reflecting the AC input voltage, the inductor current flowing through the inductor, and the first output voltage are converted into digital signals, respectively, and the first digital signal corresponding to the first target signal and the inductor current are supported. A second digital signal, an analog-to-digital converter for outputting a third digital signal corresponding to the first output voltage;
Receiving the first and second digital signals, a first operation amount for causing the inductor current to follow the AC input voltage is generated, and a PWM signal having a duty ratio based on the first operation amount is used for the switch A current loop that outputs to the transistor;
A voltage loop that receives the third digital signal, generates a second manipulated variable for setting the first output voltage to a predetermined target voltage, and reflects the second manipulated variable in the first target signal And
The current loop is
A state feedback unit for determining the pole of the boost converter unit;
An approximate first inverse transfer function for the first transfer function of the boost converter unit including the state feedback unit and a first digital low-pass filter, and a response to the target value control and a response to the disturbance control of the current loop; And a first robust compensator for individually setting the power factor improving apparatus.
前記電圧ループは、前記電流ループを含めた前記昇圧コンバータ部の第2伝達関数に対する近似的な第2逆伝達関数ならびに第2ディジタルロウパスフィルタを含み、前記電圧ループの目標値制御に対する応答と外乱制御に対する応答とを個別に設定するための第2ロバスト補償器を有することを特徴とする力率改善装置。 The power factor correction apparatus according to claim 1,
The voltage loop includes an approximate second inverse transfer function for the second transfer function of the boost converter unit including the current loop and a second digital low-pass filter, and the response and disturbance to the target value control of the voltage loop A power factor correction apparatus comprising a second robust compensator for individually setting a response to control.
前記第1逆伝達関数は、前記第1伝達関数を1次近似した関数に基づいて設定され、
前記第2逆伝達関数は、前記第2伝達関数を1次近似した関数に基づいて設定されることを特徴とする力率改善装置。 In the power factor improvement apparatus of Claim 2,
The first inverse transfer function is set based on a function that is a first-order approximation of the first transfer function,
The power factor correction apparatus according to claim 1, wherein the second inverse transfer function is set based on a function obtained by linearly approximating the second transfer function.
前記第1および第2ディジタルロウパスフィルタのそれぞれの伝達関数K(z)は、係数kzおよびパラメータz(=exp(jωT))を用いて、
K(z)=kz/(z−1+kz)
で定められることを特徴とする力率改善装置。 In the power factor improvement apparatus of Claim 3,
The transfer functions K (z) of the first and second digital low-pass filters are expressed by using a coefficient k z and a parameter z (= exp (jωT)),
K (z) = kz / (z-1 + kz )
A power factor correction device characterized by being defined by
前記第1逆伝達関数は、前記第1伝達関数の出力を入力とし、
前記第1ディジタルロウパスフィルタは、前記第1伝達関数の入力から前記第1逆伝達関数の出力を減算した値を入力とし、出力を前記第1伝達関数の入力に帰還し、
前記第2逆伝達関数は、前記第2伝達関数の出力を入力とし、
前記第2ディジタルロウパスフィルタは、前記第2伝達関数の入力から前記第2逆伝達関数の出力を減算した値を入力とし、出力を前記第2伝達関数の入力に帰還することを特徴とする力率改善装置。 In the power factor improvement apparatus of Claim 4,
The first inverse transfer function receives the output of the first transfer function as an input,
The first digital low-pass filter receives a value obtained by subtracting the output of the first inverse transfer function from the input of the first transfer function, and feeds back the output to the input of the first transfer function.
The second inverse transfer function receives the output of the second transfer function as an input,
The second digital low-pass filter has a value obtained by subtracting the output of the second inverse transfer function from the input of the second transfer function as an input, and feeds back the output to the input of the second transfer function. Power factor correction device.
前記昇圧コンバータ部は、デューティ比を操作量とし、前記インダクタ電流と、前記第1出力電圧と、前記アナログ・ディジタル変換器の遅延を含めたシステム遅延時間とを状態変数とする離散化された状態方程式で表され、
前記状態フィードバック部は、前記インダクタ電流を前記デューティ比に反映させるための第1フィードバックゲインと、前記第1出力電圧を前記デューティ比に反映させるための第2フィードバックゲインと、前記システム遅延時間を前記デューティ比に反映させるための第3フィードバックゲインとを備えることを特徴とする力率改善装置。 In the power factor improvement apparatus of Claim 3,
The step-up converter unit is a discretized state in which a duty ratio is an operation amount, and the inductor current, the first output voltage, and a system delay time including a delay of the analog / digital converter are state variables. Represented by the equation
The state feedback unit includes a first feedback gain for reflecting the inductor current in the duty ratio, a second feedback gain for reflecting the first output voltage in the duty ratio, and the system delay time. A power factor correction apparatus comprising: a third feedback gain for reflecting the duty ratio.
前記第1伝達関数は、代表極となる第1極によって1次近似され、
前記第1伝達関数における前記第1極とは異なる第2極は、前記第1伝達関数の零点の一つを打ち消す値に設定され、
前記第2伝達関数は、前記第2極によって1次近似されることを特徴とする力率改善装置。 In the power factor improvement apparatus of Claim 3,
The first transfer function is first-order approximated by a first pole serving as a representative pole,
A second pole different from the first pole in the first transfer function is set to a value that cancels one of the zeros of the first transfer function;
The power factor correction apparatus according to claim 1, wherein the second transfer function is first-order approximated by the second pole.
前記電流ループおよび前記電圧ループは、プロセッサによる演算処理で実現されることを特徴とする力率改善装置。 In the power factor improvement apparatus of Claim 2,
The power factor improving apparatus according to claim 1, wherein the current loop and the voltage loop are realized by a calculation process by a processor.
昇圧コンバータ部と、
プロセッサを含んだ力率改善装置とを備え、
前記昇圧コンバータ部は、
一端が前記整流器の出力に結合される第1インダクタと、
アノードが前記第1インダクタの他端に結合される第1ダイオードと、
一端が前記第1ダイオードのカソードに結合され、他端が基準電圧ノードに結合され、両端間に第1出力電圧を生成する出力容量と、
前記第1ダイオードのアノードと前記基準電圧ノードの間に結合される第1スイッチ用トランジスタと、
第1PWM信号が入力され、前記第1PWM信号に基づいて前記第1スイッチ用トランジスタのオン・オフを制御する第1ドライバ回路とを備え、
前記力率改善装置は、
前記交流入力電圧を反映した第1目標信号、前記第1インダクタに流れるインダクタ電流、前記第1出力電圧をそれぞれディジタル信号に変換し、前記第1目標信号に対応する第1ディジタル信号、前記インダクタ電流に対応する第2ディジタル信号、前記第1出力電圧に対応する第3ディジタル信号を出力するアナログ・ディジタル変換器と、
前記第1および第2ディジタル信号を受けて、前記インダクタ電流を前記交流入力電圧に追従させるための第1操作量を生成し、前記第1操作量に基づくデューティ比を持つ前記第1PWM信号を前記第1ドライバ回路に向けて出力する電流ループと、
前記第3ディジタル信号を受けて、前記第1出力電圧を予め定められた目標電圧に設定するための第2操作量を生成し、前記第2操作量を前記第1目標信号に反映させる電圧ループとを備え、
前記電流ループは、
前記昇圧コンバータ部の極を定めるための状態フィードバック部と、
前記状態フィードバック部を含めた前記昇圧コンバータ部の第1伝達関数に対する近似的な第1逆伝達関数ならびに第1ディジタルロウパスフィルタを含み、前記電流ループの目標値制御に対する応答と外乱制御に対する応答とを個別に設定するための第1ロバスト補償器とを有することを特徴とする電源装置。 A rectifier for rectifying the AC input voltage;
A step-up converter section;
A power factor correction device including a processor,
The boost converter unit includes:
A first inductor having one end coupled to the output of the rectifier;
A first diode having an anode coupled to the other end of the first inductor;
One end coupled to the cathode of the first diode, the other end coupled to a reference voltage node, and an output capacitance for generating a first output voltage across the ends;
A first switching transistor coupled between the anode of the first diode and the reference voltage node;
A first driver circuit that receives a first PWM signal and controls on / off of the first switch transistor based on the first PWM signal;
The power factor correction apparatus is:
The first target signal reflecting the AC input voltage, the inductor current flowing through the first inductor, and the first output voltage are converted into digital signals, respectively, and the first digital signal corresponding to the first target signal, the inductor current An analog-to-digital converter that outputs a second digital signal corresponding to the first output voltage and a third digital signal corresponding to the first output voltage;
Receiving the first and second digital signals, generating a first operation amount for causing the inductor current to follow the AC input voltage, and generating the first PWM signal having a duty ratio based on the first operation amount. A current loop for output to the first driver circuit;
A voltage loop that receives the third digital signal, generates a second manipulated variable for setting the first output voltage to a predetermined target voltage, and reflects the second manipulated variable in the first target signal And
The current loop is
A state feedback unit for determining the pole of the boost converter unit;
An approximate first inverse transfer function for the first transfer function of the boost converter unit including the state feedback unit and a first digital low-pass filter, and a response to the target value control and a response to the disturbance control of the current loop; And a first robust compensator for individually setting the power supply device.
前記電圧ループは、前記電流ループを含めた前記昇圧コンバータ部の第2伝達関数に対する近似的な第2逆伝達関数ならびに第2ディジタルロウパスフィルタを含み、前記電圧ループの目標値制御に対する応答と外乱制御に対する応答とを個別に設定するための第2ロバスト補償器を有することを特徴とする電源装置。 The power supply device according to claim 9, wherein
The voltage loop includes an approximate second inverse transfer function for the second transfer function of the boost converter unit including the current loop and a second digital low-pass filter, and the response and disturbance to the target value control of the voltage loop A power supply apparatus comprising a second robust compensator for individually setting a response to control.
前記第1逆伝達関数は、前記第1伝達関数を1次近似した関数に基づいて設定され、
前記第2逆伝達関数は、前記第2伝達関数を1次近似した関数に基づいて設定されることを特徴とする電源装置。 The power supply device according to claim 10, wherein
The first inverse transfer function is set based on a function that is a first-order approximation of the first transfer function,
The power supply apparatus according to claim 1, wherein the second inverse transfer function is set based on a function obtained by linearly approximating the second transfer function.
前記第1および第2ディジタルロウパスフィルタのそれぞれの伝達関数K(z)は、係数kzおよびパラメータz(=exp(jωT))を用いて、
K(z)=kz/(z−1+kz)
で定められることを特徴とする電源装置。 The power supply device according to claim 11, wherein
The transfer functions K (z) of the first and second digital low-pass filters are expressed by using a coefficient k z and a parameter z (= exp (jωT)),
K (z) = kz / (z-1 + kz )
A power supply device characterized by that.
前記第1逆伝達関数は、前記第1伝達関数の出力を入力とし、
前記第1ディジタルロウパスフィルタは、前記第1伝達関数の入力から前記第1逆伝達関数の出力を減算した値を入力とし、出力を前記第1伝達関数の入力に帰還し、
前記第2逆伝達関数は、前記第2伝達関数の出力を入力とし、
前記第2ディジタルロウパスフィルタは、前記第2伝達関数の入力から前記第2逆伝達関数の出力を減算した値を入力とし、出力を前記第2伝達関数の入力に帰還することを特徴とする電源装置。 The power supply device according to claim 12, wherein
The first inverse transfer function receives the output of the first transfer function as an input,
The first digital low-pass filter receives a value obtained by subtracting the output of the first inverse transfer function from the input of the first transfer function, and feeds back the output to the input of the first transfer function.
The second inverse transfer function receives the output of the second transfer function as an input,
The second digital low-pass filter has a value obtained by subtracting the output of the second inverse transfer function from the input of the second transfer function as an input, and feeds back the output to the input of the second transfer function. Power supply.
前記昇圧コンバータ部は、デューティ比を操作量とし、前記インダクタ電流と、前記第1出力電圧と、前記アナログ・ディジタル変換器の遅延を含めたシステム遅延時間とを状態変数とする離散化された状態方程式で表され、
前記状態フィードバック部は、前記インダクタ電流を前記デューティ比に反映させるための第1フィードバックゲインと、前記第1出力電圧を前記デューティ比に反映させるための第2フィードバックゲインと、前記システム遅延時間を前記デューティ比に反映させるための第3フィードバックゲインとを備えることを特徴とする電源装置。 The power supply device according to claim 11, wherein
The step-up converter unit is a discretized state in which a duty ratio is an operation amount, and the inductor current, the first output voltage, and a system delay time including a delay of the analog / digital converter are state variables. Represented by the equation
The state feedback unit includes a first feedback gain for reflecting the inductor current in the duty ratio, a second feedback gain for reflecting the first output voltage in the duty ratio, and the system delay time. A power supply device comprising: a third feedback gain for reflecting the duty ratio.
前記第1伝達関数は、代表極となる第1極によって1次近似され、
前記第1伝達関数における前記第1極とは異なる第2極は、前記第1伝達関数の零点の一つを打ち消す値に設定され、
前記第2伝達関数は、前記第2極によって1次近似されることを特徴とする電源装置。 The power supply device according to claim 11, wherein
The first transfer function is first-order approximated by a first pole serving as a representative pole,
A second pole different from the first pole in the first transfer function is set to a value that cancels one of the zeros of the first transfer function;
The power supply apparatus, wherein the second transfer function is first-order approximated by the second pole.
前記昇圧コンバータ部は、さらに、
一端が前記整流器の出力に結合される第2インダクタと、
アノードが前記第2インダクタの他端に結合され、カソードが前記第1ダイオードのカソードに結合される第2ダイオードと、
前記第2ダイオードのアノードと前記基準電圧ノードの間に結合される第2スイッチ用トランジスタと、
第2PWM信号が入力され、前記第2PWM信号に基づいて前記第2スイッチ用トランジスタのオン・オフを制御する第2ドライバ回路とを備え、
前記力率改善装置は、さらに、前記第1PWM信号のサイクルから半サイクルずれるタイミングで前記第2ドライバ回路に向けて前記第2PWM信号を出力することを特徴とする電源装置。 The power supply device according to claim 11, wherein
The boost converter unit further includes:
A second inductor having one end coupled to the output of the rectifier;
A second diode having an anode coupled to the other end of the second inductor and a cathode coupled to the cathode of the first diode;
A second switching transistor coupled between the anode of the second diode and the reference voltage node;
A second driver circuit that receives a second PWM signal and controls on / off of the second switch transistor based on the second PWM signal;
The power factor correction device further outputs the second PWM signal toward the second driver circuit at a timing deviated from a cycle of the first PWM signal by a half cycle.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011194547A JP2013059141A (en) | 2011-09-07 | 2011-09-07 | Power factor improvement device with robust digital control applied, and power supply device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011194547A JP2013059141A (en) | 2011-09-07 | 2011-09-07 | Power factor improvement device with robust digital control applied, and power supply device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013059141A true JP2013059141A (en) | 2013-03-28 |
Family
ID=48134521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011194547A Withdrawn JP2013059141A (en) | 2011-09-07 | 2011-09-07 | Power factor improvement device with robust digital control applied, and power supply device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013059141A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106028496A (en) * | 2015-03-31 | 2016-10-12 | 瑞萨电子株式会社 | Led lighting device and led illuminating device |
WO2018123079A1 (en) * | 2016-12-27 | 2018-07-05 | 株式会社京三製作所 | Power supply device and method for controlling power supply device |
CN112965385A (en) * | 2021-02-18 | 2021-06-15 | 同济大学 | Design method of multiphase DCDC robust controller |
CN115425835A (en) * | 2022-09-16 | 2022-12-02 | 西南交通大学 | Traction rectifier power factor compensation method aiming at digital control delay |
-
2011
- 2011-09-07 JP JP2011194547A patent/JP2013059141A/en not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106028496A (en) * | 2015-03-31 | 2016-10-12 | 瑞萨电子株式会社 | Led lighting device and led illuminating device |
JP2016192292A (en) * | 2015-03-31 | 2016-11-10 | ルネサスエレクトロニクス株式会社 | Led lighting device and led illuminating apparatus |
WO2018123079A1 (en) * | 2016-12-27 | 2018-07-05 | 株式会社京三製作所 | Power supply device and method for controlling power supply device |
JP2018107966A (en) * | 2016-12-27 | 2018-07-05 | 株式会社京三製作所 | Power supply device and control method of power supply device |
US10978950B2 (en) | 2016-12-27 | 2021-04-13 | Kyosan Electric Mfg. Co., Ltd. | Power supply device and method for controlling power supply device |
CN112965385A (en) * | 2021-02-18 | 2021-06-15 | 同济大学 | Design method of multiphase DCDC robust controller |
CN112965385B (en) * | 2021-02-18 | 2022-03-04 | 同济大学 | Design method of multiphase DCDC robust controller |
CN115425835A (en) * | 2022-09-16 | 2022-12-02 | 西南交通大学 | Traction rectifier power factor compensation method aiming at digital control delay |
CN115425835B (en) * | 2022-09-16 | 2023-10-24 | 西南交通大学 | Traction rectifier power factor compensation method for digital control delay |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9812951B2 (en) | Advanced PFC voltage controller | |
US9479047B2 (en) | System and method for controlling a power supply with a feed forward controller | |
Cho et al. | Digital plug-in repetitive controller for single-phase bridgeless PFC converters | |
US10819224B2 (en) | Power factor correction circuit, control method and controller | |
TWI551018B (en) | Power factor correction conversion device and control method thereof | |
US9413270B2 (en) | Single-phase three-wire power control system and power control method therefor | |
TWI434494B (en) | A power converter control circuit with adaptive voltage position control function and method thereof | |
Leng et al. | A simple model predictive control for Buck converter operating in CCM | |
Sharma et al. | Design of digital PID controller for voltage mode control of DC-DC converters | |
JP2013059141A (en) | Power factor improvement device with robust digital control applied, and power supply device | |
JP5803613B2 (en) | Control device for voltage conversion circuit | |
TWI641205B (en) | Method of ripple-compensation control and power converter using the same | |
Biswal et al. | A study on recent DC-DC converters | |
López-Martín et al. | Current error compensation for current-sensorless power factor corrector stage in continuous conduction mode | |
JP4770335B2 (en) | Control device for DC-DC converter | |
Bakeer et al. | Development of MPC algorithm for quasi Z-source inverter (qZSI) | |
CN110798065B (en) | Control device of boost converter | |
Li et al. | Sampled-data modeling and stability analysis of digitally controlled buck converter with trailing-edge and leading-edge modulations | |
Sudhakarababu et al. | Zeta converter for power factor correction and voltage regulation | |
Iftikhar et al. | A control strategy to stabilize PWM dc-dc converters with input filters using state-feedback and pole-placement | |
Anwar et al. | Generalized hybrid feedforward control of pulse width modulated switching converters | |
Singh et al. | Bridgeless buck-boost PFC rectifier using switched capacitor configuration | |
Kanaan et al. | Modeling and multi-loop feedback control design of a SEPIC power factor corrector in single-phase rectifiers | |
Chen et al. | Phase feedforward control for single-phase boost-type SMR | |
Jassim | SEPIC AC-DC converter for aircraft application |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |