JP2013055236A - Semiconductor light-emitting element, method of manufacturing the same, and method of recognizing the same - Google Patents
Semiconductor light-emitting element, method of manufacturing the same, and method of recognizing the same Download PDFInfo
- Publication number
- JP2013055236A JP2013055236A JP2011192746A JP2011192746A JP2013055236A JP 2013055236 A JP2013055236 A JP 2013055236A JP 2011192746 A JP2011192746 A JP 2011192746A JP 2011192746 A JP2011192746 A JP 2011192746A JP 2013055236 A JP2013055236 A JP 2013055236A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- light emitting
- layer
- emitting device
- reference pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本開示は、半導体発光素子と、その製造方法及び認識方法に関するものであり、特に、実装精度が高く且つ動作中の放熱性の良い半導体発光素子に関する。 The present disclosure relates to a semiconductor light-emitting device, a manufacturing method thereof, and a recognition method, and more particularly, to a semiconductor light-emitting device having high mounting accuracy and good heat dissipation during operation.
半導体レーザ素子等の半導体発光素子の製造工程は、半導体ウエーハの状態において複数個の半導体発光素子を一括して形成する工程と、半導体ウエーハを個々の半導体発光素子に分割する工程と、各半導体発光素子の特性を検査する工程とを含む。更に、個々の半導体発光素子を実装部品と組み合わせることにより最終的なデバイス形態となる。 A manufacturing process of a semiconductor light emitting device such as a semiconductor laser device includes a step of collectively forming a plurality of semiconductor light emitting devices in the state of a semiconductor wafer, a step of dividing the semiconductor wafer into individual semiconductor light emitting devices, and each semiconductor light emitting device. And inspecting the characteristics of the device. Furthermore, a final device form is obtained by combining individual semiconductor light emitting elements with mounting components.
ここで、半導体発光素子には、ウエーハ工程から実装工程までの全ての製造工程を考慮した基準パターンが設定されている。基準パターンは、例えば、半導体ウエーハを個々の半導体発光素子に分割する際の分割位置の決定、分割した半導体発光素子にプローブを当てて特性検査を行なう際のプローブ位置の決定及び半導体発光素子と実装部品とを組み合わせる際の位置（例えばワイヤボンド位置）の決定等に必要とされる。 Here, in the semiconductor light emitting device, a reference pattern is set in consideration of all manufacturing processes from the wafer process to the mounting process. The reference pattern includes, for example, determination of a division position when a semiconductor wafer is divided into individual semiconductor light emitting elements, determination of a probe position when a probe is applied to the divided semiconductor light emitting elements, and mounting with the semiconductor light emitting elements It is required for determining a position (for example, a wire bond position) when combining parts.
基準パターンの選び方には２つの方法が知られている。一つめは、半導体発光素子の表面に任意に形成したパターンを用いる「パターン認識法」であり、二つめは、半導体発光素子の外形をパターンとして利用する「外形認識法」である。 Two methods are known for selecting a reference pattern. The first is a “pattern recognition method” using a pattern arbitrarily formed on the surface of a semiconductor light emitting element, and the second is an “outline recognition method” using the outer shape of the semiconductor light emitting element as a pattern.
ＧａＡｓのような立方晶基板により製造する半導体発光素子の場合、結晶軸に沿った素子分割（つまり、劈開）が比較的容易に実現できるので、素子外形が安定しており、外形認識法を採用できる。但し、分割時に素子外形に欠け等が発生しやすい場合には、その影響を排除するために、パターン認識法を用いることが望ましい。 In the case of a semiconductor light-emitting device manufactured using a cubic substrate such as GaAs, element division along the crystal axis (that is, cleavage) can be realized relatively easily, so that the device outer shape is stable and the outer shape recognition method is adopted. it can. However, in the case where chipping or the like is likely to occur in the element outline during division, it is desirable to use a pattern recognition method in order to eliminate the influence.
これに対し、ＧａＮのような六方晶基板により製造する半導体発光素子の場合、結晶軸に沿った素子分割は困難であり、素子外形が乱れやすい。従って、外形認識法は採用できず、パターン認識法を用いることが必須となる。 On the other hand, in the case of a semiconductor light emitting device manufactured using a hexagonal crystal substrate such as GaN, it is difficult to divide the device along the crystal axis, and the device outer shape tends to be disturbed. Therefore, the outer shape recognition method cannot be adopted, and it is essential to use the pattern recognition method.
また、半導体ウエーハを個々の半導体発光素子に分割する際には、使用する基板の結晶構造には関係なくパターン認識法が必須である。これは、分割前の状態では個々の半導体発光素子の外形を基準にすることがでず、分割位置を決定できないからである。 Further, when a semiconductor wafer is divided into individual semiconductor light emitting elements, a pattern recognition method is essential regardless of the crystal structure of the substrate used. This is because in the state before division, the external shape of each semiconductor light emitting element cannot be used as a reference, and the division position cannot be determined.
以上のように、半導体発光素子の製造工程において、パターン認識法のための基準パターンを形成することが必須である。更に、実装工程において高い組立精度を得るためには、基準パターンの形状が再現性良く安定しており、且つ、基準パターンと周囲とのコントラストが明瞭であることが必要である。 As described above, it is essential to form the reference pattern for the pattern recognition method in the manufacturing process of the semiconductor light emitting device. Furthermore, in order to obtain high assembly accuracy in the mounting process, it is necessary that the shape of the reference pattern is stable with good reproducibility and that the contrast between the reference pattern and the surroundings is clear.
基準パターンを得る方法としては、半導体結晶表面に予めボンディングメタルとは異なる色彩を有する金属層を設ける方法が知られている（例えば特許文献１）。この方法では、当該金属層上に、半導体発光素子の表面側から順にボンディングメタル、バリアメタル及びオーミックメタルが積層された電極構造をパターニングする。この後、電極構造の一部をエッチング除去すると、エッチング面にボンディングメタルとは異なる色彩を有する前記の金属層が露出するので、コントラストのあるパターンを得ることができる。 As a method for obtaining a reference pattern, a method is known in which a metal layer having a color different from that of a bonding metal is previously provided on a semiconductor crystal surface (for example, Patent Document 1). In this method, an electrode structure in which a bonding metal, a barrier metal, and an ohmic metal are stacked in this order from the surface side of the semiconductor light emitting element is patterned on the metal layer. Thereafter, when a part of the electrode structure is removed by etching, the metal layer having a color different from that of the bonding metal is exposed on the etched surface, so that a contrasting pattern can be obtained.
また、別の方法としては、ボンディングメタル層の表面の一部領域を粗面化する方法が知られている（例えば特許文献２）。粗面化した領域は、そうでない領域とは反射強度が異なるので、コントラストを得ることができる。 As another method, a method of roughening a partial region of the surface of the bonding metal layer is known (for example, Patent Document 2). Since the roughened area has a different reflection intensity from the other areas, contrast can be obtained.
窒化物半導体発光素子において、動作時の発熱による特性劣化を抑制するために、電極構造による熱の放散効果が活用されている。この目的から、電極構造の総厚（積層構造全体の厚さ）を例えば８００ｎｍ以上、望ましくは１０００ｎｍ以上とする必要がある。以下、電極構造の総厚を１０００ｎｍとして説明する。 In the nitride semiconductor light emitting device, the heat dissipation effect by the electrode structure is utilized in order to suppress deterioration of characteristics due to heat generation during operation. For this purpose, the total thickness of the electrode structure (total thickness of the laminated structure) needs to be 800 nm or more, preferably 1000 nm or more, for example. In the following description, the total thickness of the electrode structure is 1000 nm.
特許文献１の技術の場合、エッチング面にボンディングメタルとは異なる色彩を有する前記の金属層を露出させるためには、当該部分における電極の積層構造全体を除去する必要がある。この時、電極構造の厚さが１０００ｎｍに及ぶので、パターンエッチングを行なった際、サイドエッチによりパターンの輪郭は丸みを帯び、且つ、断面形状（パターンの側面）が傾斜する。従って、明瞭な基準パターンが得られない。特に、金属膜のエッチングはサイドエッチ量及び断面形状の制御が困難である。 In the case of the technique of Patent Document 1, in order to expose the metal layer having a color different from that of the bonding metal on the etching surface, it is necessary to remove the entire laminated structure of the electrodes in the portion. At this time, since the thickness of the electrode structure reaches 1000 nm, when pattern etching is performed, the pattern outline is rounded due to side etching, and the cross-sectional shape (side surface of the pattern) is inclined. Therefore, a clear reference pattern cannot be obtained. In particular, the etching of the metal film is difficult to control the side etch amount and the cross-sectional shape.
エッチングに代えてリフトオフを行なうことも考えられるが、この場合も、電極構造の厚さが１０００ｎｍに及ぶことから、リフトオフ残りが問題になる。リフトオフ残りを抑制するためにはレジスト膜を厚くする必要があり、厚くすると、パターン形状が粗くなって明瞭な基準パターンが得られなくなる。 Although it is conceivable to perform lift-off instead of etching, in this case as well, the lift-off remaining becomes a problem because the thickness of the electrode structure reaches 1000 nm. In order to suppress the lift-off residue, it is necessary to increase the thickness of the resist film. If it is increased, the pattern shape becomes rough and a clear reference pattern cannot be obtained.
エッチング残りやリフトオフ残りを防ぐために、実装精度を犠牲にしてパターン形状を大きくすると、電極面積が減少することになり、放熱性の悪化を招くことになる。 If the pattern shape is made larger at the expense of mounting accuracy in order to prevent etching residue and lift-off residue, the electrode area is reduced, resulting in deterioration of heat dissipation.
以上のように、電極の一部について積層構造全体を除去して基準パターンを得ることは、実装精度の向上及び放熱性確保のいずれからも困難である。 As described above, it is difficult to remove the entire laminated structure for a part of the electrode to obtain the reference pattern from both improvement of mounting accuracy and ensuring heat dissipation.
また、特許文献２の技術は、ボンディングメタル層の表面の一部を粗面化し、周囲と異なる反射強度を得るものであり、ボンディングメタル層の表面一部の加工に留まっている。この場合、放熱性は確保できる。 Moreover, the technique of patent document 2 roughens a part of surface of a bonding metal layer, and obtains the reflection intensity different from the circumference | surroundings, and has stopped only the surface part of the bonding metal layer. In this case, heat dissipation can be ensured.
粗面化の手段としては、めっき及びエッチングが示されている。しかしながら、コントラストの強い粗面を得るためには、めっきの場合にはより厚く、エッチングの場合にはより深く加工を行なう必要がある。これらは、いずれもパターン形状を不明瞭にする原因となる。従って、粗面のコントラストを高めるほど基準パターンの形状は不安定になり、結果として、実装精度の向上は期待し難い。 Plating and etching are shown as means for roughening. However, in order to obtain a rough surface having a high contrast, it is necessary to perform processing thicker in the case of plating and deeper in the case of etching. All of these cause the pattern shape to be obscured. Accordingly, as the contrast of the rough surface is increased, the shape of the reference pattern becomes unstable, and as a result, it is difficult to expect improvement in mounting accuracy.
更に、粗面によって得られるコントラストは光の散乱を利用したものであり、光の散乱の程度は粗面の状態だけではなく、光源の波長にも影響される。特に、光の散乱は波長が長いほど弱くなるので、例えば赤色のように、波長の長い光源ではコントラストが悪化する。従って、実装精度を向上させるためには、例えば青色のような、波長の短い光源を用いなければならない。これらのことから、特許文献２の場合、粗面の状態に加えて設備面の調整要素も多くなり、結果として、恒常的に高い実装精度を得ることは実現していない。 Furthermore, the contrast obtained by the rough surface uses light scattering, and the degree of light scattering is influenced not only by the state of the rough surface but also by the wavelength of the light source. In particular, since light scattering becomes weaker as the wavelength increases, the contrast deteriorates with a light source with a long wavelength such as red. Therefore, in order to improve mounting accuracy, a light source with a short wavelength such as blue must be used. From these facts, in the case of Patent Document 2, in addition to the rough surface state, there are also many adjustment elements on the equipment surface, and as a result, it has not been realized to constantly obtain high mounting accuracy.
以上に鑑みて、本開示は、半導体発光素子とその製造方法及び認識方法において、設備条件の影響を抑えることができると共に高精度な基準パターンを実現すること、これにより放熱性を劣化させることなく実装精度を向上させることを目的とする。 In view of the above, in the present disclosure, in the semiconductor light emitting device and its manufacturing method and recognition method, it is possible to suppress the influence of facility conditions and to realize a highly accurate reference pattern, thereby reducing heat dissipation. The purpose is to improve the mounting accuracy.
前記の目的を達成するために、本開示の半導体発光素子は、基板上に形成された半導体層と、半導体層上に形成された金属層と、金属層の表面に形成された基準パターンとを備え、基準パターンは、金属層表面の金属元素のヨウ素化合物からなる。 To achieve the above object, a semiconductor light emitting device of the present disclosure includes a semiconductor layer formed on a substrate, a metal layer formed on the semiconductor layer, and a reference pattern formed on the surface of the metal layer. The reference pattern is made of an iodine compound of a metal element on the surface of the metal layer.
このような半導体発光素子は、パターン認識法に用いるために、金属のヨウ素化合物からなる基準パターンを有している。このような基準パターンは、広い範囲の光源波長に対しても反射率が低いので、設備条件の影響を受けずに（又は、比較的小さな影響を受けるだけで）高いコントラストを得ることができる。また、厚さの大きい金属膜を加工する場合とは異なり、精度良く形成することができる。従って、安定であると共に汎用性に優れた（つまり、設備条件の影響を受けにくい）基準パターンが実現する。 Such a semiconductor light emitting device has a reference pattern made of a metal iodine compound for use in a pattern recognition method. Such a reference pattern has a low reflectance even with respect to a wide range of light source wavelengths, so that it is possible to obtain a high contrast without being influenced by the equipment conditions (or only by being relatively small). Further, unlike the case of processing a metal film having a large thickness, it can be formed with high accuracy. Therefore, a reference pattern that is stable and excellent in versatility (that is, hardly affected by equipment conditions) is realized.
尚、基準パターンは、黒色領域であっても良い。 The reference pattern may be a black area.
この場合、少なくとも可視光域のどのような光源波長に対しても高いコントラストを得ることができる。 In this case, a high contrast can be obtained at least for any light source wavelength in the visible light region.
また、金属層は、複数の金属膜の積層構造からなるｐ型又はｎ型の電極であっても良い。 The metal layer may be a p-type or n-type electrode having a laminated structure of a plurality of metal films.
このようにすると、電極上に基準パターンを設けることにより、電極面積の減少を避けることができるので、高い放熱性を実現できる。また、基準パターンを設けるために新たな層を追加する必要がないので、製造工程の増加を抑制することができる。 In this way, by providing the reference pattern on the electrode, it is possible to avoid a reduction in the electrode area, so that high heat dissipation can be realized. In addition, since it is not necessary to add a new layer to provide the reference pattern, an increase in the manufacturing process can be suppressed.
また、半導体層と前記金属層との間に、絶縁層が介在していても良い。 An insulating layer may be interposed between the semiconductor layer and the metal layer.
つまり、基準パターンを設ける位置としては、電極上には限られない。 That is, the position where the reference pattern is provided is not limited to the position on the electrode.
また、ヨウ素化合物は、Ｐｄ、Ａｇ及びＦｅのいずれか１つの金属と、ヨウ素との化合物を含んでいても良い。 Moreover, the iodine compound may contain the compound of any one metal of Pd, Ag, and Fe, and iodine.
このような化合物は、可視光の全域に渡って反射率が低い（光吸収性が高い）ので、黒色領域を実現することができる。従って、光源波長に関わらず明瞭な基準パターンをより確実に実現できる。 Such a compound has a low reflectance (high light absorption) over the entire visible light region, and thus a black region can be realized. Therefore, a clear reference pattern can be realized more reliably regardless of the light source wavelength.
また、ヨウ素化合物は、Ａｕを含有していても良い。 Further, the iodine compound may contain Au.
また、ヨウ素化合物中に、Ａｕが粒子状に分布していても良い。 Further, Au may be distributed in the form of particles in the iodine compound.
Ａｕの含有量は、１０atomic％以下であっても良い。 The Au content may be 10 atomic% or less.
このようにすると、可視光の全域に渡って更に反射率の低い黒色を実現するために有効である。少しでもＡｕが含まれていれば、特に長波長光を散乱させてヨウ素化合物の下の層における反射の影響が小さくなり、反射率を低下させることができる。但し、Ａｕ粒子が多くなりすぎると、ヨウ素化合物表面における反射光が増えるので、Ａｕの望ましい含有量には上限があり、１０atomic％以下にするのが望ましい。 This is effective for realizing a black color with a lower reflectance over the entire visible light region. If even a little Au is contained, it is possible to scatter long-wavelength light in particular, thereby reducing the influence of reflection in the layer below the iodine compound and reducing the reflectance. However, if too much Au particles are used, the amount of reflected light on the surface of the iodine compound increases, so there is an upper limit on the desirable content of Au, and it is desirable to set it to 10 atomic% or less.
また、半導体層は、ＡｌＧａＡｓ系材料、ＡｌＧａＩｎＰ系材料又はＡｌＩｎＧａＮ系材料からなっていても良い。 Further, the semiconductor layer may be made of an AlGaAs-based material, an AlGaInP-based material, or an AlInGaN-based material.
次に、前記の目的を達成するために、本開示の半導体発光素子の製造方法は、基板上に、半導体層を形成する工程（ａ）と、基板上又は半導体層上に、金属層を形成する工程（ｂ）と、金属層表面に、金属層表面の金属元素のヨウ素化合物からなる基準パターンを形成する工程（ｃ）とを含む。 Next, in order to achieve the above object, a method of manufacturing a semiconductor light emitting device according to the present disclosure includes a step (a) of forming a semiconductor layer on a substrate and a metal layer on the substrate or the semiconductor layer. And a step (c) of forming a reference pattern made of an iodine compound of a metal element on the surface of the metal layer on the surface of the metal layer.
このようにすると、金属元素のヨウ素化合物からなる基準パターンを備える半導体発光素子を製造できる。 If it does in this way, a semiconductor light emitting element provided with the standard pattern which consists of an iodine compound of a metallic element can be manufactured.
尚、工程（ｃ）において、金属層表面の少なくとも一部をヨウ素が含まれる液体又は気体に曝すことにより、基準パターンを形成しても良い。 In step (c), the reference pattern may be formed by exposing at least a part of the surface of the metal layer to a liquid or gas containing iodine.
金属層表面の金属元素のヨウ素化合物からなる基準パターンを形成する方法として、このようにしても良い。 This method may be used as a method of forming a reference pattern made of an iodine compound of a metal element on the surface of the metal layer.
また、金属層は、複数の金属膜の積層構造からなるｐ型又はｎ型の電極であっても良い。 The metal layer may be a p-type or n-type electrode having a laminated structure of a plurality of metal films.
このようにすると、電極上に基準パターンを形成することになり、電極面積を減らすことなく基準パターンが実現される。従って、高い放熱性を実現できる。また、基準パターンを設けるために新たな層を追加する必要がないので、製造工程の増加を抑制することができる。 In this way, a reference pattern is formed on the electrode, and the reference pattern is realized without reducing the electrode area. Therefore, high heat dissipation can be realized. In addition, since it is not necessary to add a new layer to provide the reference pattern, an increase in the manufacturing process can be suppressed.
また、工程（ｃ）において、ヨウ化カリウム及びヨウ化アンモニウムの少なくとも一方を含む液体を用いても良い。 In step (c), a liquid containing at least one of potassium iodide and ammonium iodide may be used.
このようにすると、ヨウ素化合物は金属層の表面における一部分に留まるので、電極面積を減らすことなく基準パターンを実現することができる。 In this way, since the iodine compound remains in a part of the surface of the metal layer, the reference pattern can be realized without reducing the electrode area.
また、ヨウ素化合物は、Ｐｄ、Ａｇ及びＦｅのいずれか１つの金属と、ヨウ素との化合物を含んでいても良い。 Moreover, the iodine compound may contain the compound of any one metal of Pd, Ag, and Fe, and iodine.
このような化合物は、可視光の全域に渡って反射率が低い（光吸収性が高い）ので、黒色領域を実現することができる。従って、光源波長に関わらず明瞭な基準パターンをより確実に実現できる。 Such a compound has a low reflectance (high light absorption) over the entire visible light region, and thus a black region can be realized. Therefore, a clear reference pattern can be realized more reliably regardless of the light source wavelength.
また、金属層は、基準パターンを形成する面にＡｕ含有層を有しており、工程（ｃ）において、Ａｕの一部がエッチングされても良い。 Further, the metal layer has an Au-containing layer on the surface on which the reference pattern is formed, and a part of Au may be etched in the step (c).
このようにすると、ヨウ素化合物中にＡｕ粒子を安定して含有させることができ、特に、長波長側においても非常に低い光反射率を実現することができる。 In this way, Au particles can be stably contained in the iodine compound, and in particular, a very low light reflectance can be realized even on the long wavelength side.
次に、前記の目的を達成するために、本開示の半導体発光素子の認識方法は、基板上に形成された半導体層と、半導体層上に形成された金属層と、金属層の表面に形成された基準パターンとを備え、基準パターンは金属層表面の金属元素のヨウ素化合物からなる半導体発光素子を用い、基準パターンと、半導体素子における基準パターン周囲の領域との色の差を用いてアライメントを行なう。 Next, in order to achieve the above object, a method for recognizing a semiconductor light emitting device according to the present disclosure includes a semiconductor layer formed on a substrate, a metal layer formed on the semiconductor layer, and a surface of the metal layer. The reference pattern is a semiconductor light-emitting element made of an iodine compound of a metal element on the surface of the metal layer, and alignment is performed using the color difference between the reference pattern and the area around the reference pattern in the semiconductor element. Do.
このようにすると、広い範囲の波長の光に対して反射率が低い金属のヨウ素化合物からなる基準パターンを用いてアライメントを行なうことができる。従って、設備条件の影響をあまり受けることなく高いコントラストを得ることができる。 In this way, alignment can be performed using a reference pattern made of a metal iodine compound having a low reflectance with respect to light in a wide range of wavelengths. Therefore, a high contrast can be obtained without being greatly affected by the equipment conditions.
尚、ヨウ素化合物は、Ｐｄ、Ａｇ及びＦｅのいずれか１つの金属と、ヨウ素との化合物を含んでいても良い。 The iodine compound may contain a compound of any one metal of Pd, Ag, and Fe and iodine.
このようにすると、基準パターンについて、より確実に光の反射率を低くすることができる。 In this way, the reflectance of light can be more reliably lowered with respect to the reference pattern.
また、基準パターンは、Ａｕを含有していても良い。 The reference pattern may contain Au.
このようにすると、特に、長波長側においても非常に低い光反射率を有する基準パターンを実現することができる。 In this way, it is possible to realize a reference pattern having a very low light reflectance, particularly on the long wavelength side.
以上のように、半導体発光素子、その製造方法及びその認識方法によると、設備条件の影響を抑えることができると共に高精度な基準パターンを実現すること、これにより放熱性を劣化させることなく実装精度を向上させることができる。 As described above, according to the semiconductor light emitting device, its manufacturing method, and its recognition method, it is possible to suppress the influence of the equipment conditions and realize a highly accurate reference pattern, thereby mounting accuracy without degrading heat dissipation. Can be improved.
（第１の実施形態）
以下、本開示の第１の実施形態について、半導体レーザ素子を一例として、図面を参照しながら説明する。図１（ａ）及び（ｂ）は、第１の実施形態の例示的半導体発光素子１００を模式的に示す断面図及び平面図であり、図１（ｂ）のIa-Ia'線が図１（ａ）に対応する。
(First embodiment)
Hereinafter, a first embodiment of the present disclosure will be described using a semiconductor laser element as an example with reference to the drawings. FIGS. 1A and 1B are a cross-sectional view and a plan view schematically showing an exemplary semiconductor light emitting device 100 of the first embodiment, and a line Ia-Ia ′ in FIG. Corresponds to (a).
これらの図に示す通り、半導体発光素子１００は、ｎ型ＧａＮ基板１０１を用いて構成されている。ｎ型ＧａＮ基板１０１上に、ｎ型ＡｌＧａＮからなる第１クラッド層１０２、ＩｎＧａＮ及びＧａＮからなる量子井戸構造を有する活性層１０３、ｐ型ＡｌＧａＮからなる第２クラッド層１０４、ｐ型ＧａＮからなるコンタクト層１０５が順次積層されている。第２クラッド層１０４及びコンタクト層１０５は、リッジ形状を有するストライプ状の光導波路を構成している。 As shown in these drawings, the semiconductor light emitting device 100 is configured using an n-type GaN substrate 101. On the n-type GaN substrate 101, a first cladding layer 102 made of n-type AlGaN, an active layer 103 having a quantum well structure made of InGaN and GaN, a second cladding layer 104 made of p-type AlGaN, and a contact made of p-type GaN. Layers 105 are sequentially stacked. The second cladding layer 104 and the contact layer 105 constitute a striped optical waveguide having a ridge shape.
第２クラッド層１０４のうちリッジ形状以外の領域は、ＳｉＯ2 からなる電流ブロック層１０６によって覆われている。 A region other than the ridge shape in the second cladding layer 104 is covered with a current blocking layer 106 made of SiO 2 .
コンタクト層１０５上には、Ｐｄからなるｐ型オーミック電極１０７が形成されている。ｐ型オーミック電極１０７上には、ｎ型ＧａＮ基板１０１の側からＴｉ／Ｐｔ／Ａｕの積層構造からなる配線電極１０８が形成されている。ここで、放熱性を確保するために、配線電極１０８の総厚（積層構造全体の厚さ）はある程度の厚さ、例えば８００ｎｍ以上であることが好ましく、１０００ｎｍ以上であることが更に好ましい。より詳しい具体例としては、Ｔｉの厚さを１０ｎｍ、Ｐｔの厚さを５０ｎｍ、Ａｕの厚さを１０００ｎｍとする。 A p-type ohmic electrode 107 made of Pd is formed on the contact layer 105. On the p-type ohmic electrode 107, a wiring electrode 108 having a laminated structure of Ti / Pt / Au is formed from the n-type GaN substrate 101 side. Here, in order to ensure heat dissipation, the total thickness of the wiring electrodes 108 (thickness of the entire laminated structure) is preferably a certain thickness, for example, 800 nm or more, and more preferably 1000 nm or more. As a more specific example, the thickness of Ti is 10 nm, the thickness of Pt is 50 nm, and the thickness of Au is 1000 nm.
ｎ型ＧａＮ基板１０１の裏面（第１クラッド層１０２等が形成された面とは反対側の面）には、ｎ型電極１０９が形成されている。 An n-type electrode 109 is formed on the back surface of the n-type GaN substrate 101 (the surface opposite to the surface on which the first cladding layer 102 and the like are formed).
電流ブロック層１０６の上には、基準パターン１１０を備える。基準パターン１１０は、例えば、パラジウム層上にヨウ化パラジウム（ＰｄＩ2 ）層が積層された構造である。 A reference pattern 110 is provided on the current blocking layer 106. The reference pattern 110 has a structure in which, for example, a palladium iodide (PdI 2 ) layer is stacked on a palladium layer.
基準パターンの表面（ヨウ化パラジウム層）は、広い範囲の波長の光に対して反射率が低い領域であり、半導体発光素子１００における周囲の領域に対してコントラストが高い。特に、少なくとも可視光域全体について反射率が低いので、黒色の領域となっている。 The surface (palladium iodide layer) of the reference pattern is a region having a low reflectance with respect to light having a wide range of wavelengths, and has a high contrast with respect to the surrounding region in the semiconductor light emitting device 100. In particular, since the reflectance is low at least over the entire visible light region, it is a black region.
ここで、一般に、半導体発光素子は、半導体ウエーハの状態において複数一括して製造された後、一列に並ぶ複数の半導体発光素子を含むバー状態にウエーハから切り出される。次に、光出射面に、保護膜及び光学調整のための光学薄膜が形成された後、個々の半導体発光素子に分割される。 Here, in general, after a plurality of semiconductor light emitting elements are manufactured at once in a semiconductor wafer state, the semiconductor light emitting elements are cut out from the wafer into a bar state including a plurality of semiconductor light emitting elements arranged in a row. Next, a protective film and an optical thin film for optical adjustment are formed on the light emitting surface, and then divided into individual semiconductor light emitting elements.
バー状態への切り出しの位置及び分割位置の決定は、基準パターンを画像認識することによって行なわれる。従って、基準パターンが崩れている場合、及び、基準パターンの周囲に対するコントラストが不明瞭である場合等には、位置ずれが発生する。 The position for cutting out into the bar state and the division position are determined by recognizing the reference pattern as an image. Therefore, when the reference pattern is broken, or when the contrast with respect to the periphery of the reference pattern is unclear, misalignment occurs.
また、分割された半導体発光素子は、特性検査を経て実装工程に至る。実装工程では、パッケージにサブマウントを接合し、その上に半導体発光素子を実装した後、パッケージを封止する。特性検査及び実装工程においても、基準パターンを画像認識することによって位置決めが行なわれる。従って、この際にも、基準パターンが崩れている場合、基準パターンの周囲に対するコントラストが不明瞭である場合等には、位置ずれが発生する。 In addition, the divided semiconductor light emitting elements are subjected to a characteristic inspection to a mounting process. In the mounting process, the submount is bonded to the package, the semiconductor light emitting element is mounted thereon, and then the package is sealed. In the characteristic inspection and mounting process, positioning is performed by recognizing the reference pattern as an image. Accordingly, also in this case, when the reference pattern is broken, or when the contrast with respect to the periphery of the reference pattern is unclear, misalignment occurs.
本実施形態の半導体発光素子１００における基準パターン１１０は、パターン崩れ無く且つコントラストも設備に依存することなく安定しているので、位置ずれを抑制することができ、高い歩留りを実現することができる。 Since the reference pattern 110 in the semiconductor light emitting device 100 of the present embodiment is stable without any pattern collapse and without depending on equipment, it is possible to suppress misalignment and realize a high yield.
このことについて更に説明する。図５（ａ）は、Ｐｄとヨウ素との化合物に対する光源波長と反射率の関係を示す。図５（ａ）に示す通り、Ｐｄとヨウ素との化合物の反射率は、可視光の全域に亘って２５％以下であり、波長に関わらず高いコントラストを実現することができる。これは、Ｐｄとヨウ素との化合物は、可視光の全域に亘って高い光吸収性を有するからである。このような基準パターン１１０は、黒色の領域となっている。 This will be further described. FIG. 5A shows the relationship between the light source wavelength and the reflectance for a compound of Pd and iodine. As shown in FIG. 5A, the reflectance of the compound of Pd and iodine is 25% or less over the entire visible light range, and a high contrast can be realized regardless of the wavelength. This is because the compound of Pd and iodine has high light absorption over the entire visible light region. Such a reference pattern 110 is a black region.
また、基準パターン１１０は、金属であるから導電性を有するので、静電対策を必要とする部位にも使用可能である。更に、インク等の有機成分を含有しないことから、耐熱性、耐薬品性にも優れている。 Further, since the reference pattern 110 is conductive because it is a metal, it can also be used for parts that require countermeasures against static electricity. Furthermore, since it does not contain organic components such as ink, it is excellent in heat resistance and chemical resistance.
次に、本実施形態の半導体発光素子１００の製造方法について、その工程を示す断面図である図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）を参照して説明する。 Next, a method for manufacturing the semiconductor light emitting device 100 of the present embodiment will be described with reference to FIGS. 2A to 2D and FIGS. 3A to 3D which are cross-sectional views showing the steps.
初めに、図２（ａ）の工程を行なう。まず、ｎ型ＧａＮ基板１０１上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法により、ｎ型ＡｌＧａＮからなるからなる第１クラッド層１０２を形成する。その後、第１クラッド層１０２上に、ＩｎＧａＮ及びＧａＮからなる量子井戸構造を有する活性層１０３、ｐ型ＡｌＧａＮからなる第２クラッド層１０４、ｐ型ＧａＮからなるコンタクト層１０５を順次積層し、ダブルへテロ構造を形成する。 First, the process of FIG. 2A is performed. First, a first cladding layer 102 made of n-type AlGaN is formed on an n-type GaN substrate 101 by MOCVD (Metal Organic Chemical Vapor Deposition). Thereafter, an active layer 103 having a quantum well structure made of InGaN and GaN, a second clad layer 104 made of p-type AlGaN, and a contact layer 105 made of p-type GaN are sequentially stacked on the first clad layer 102, and then doubled. Form a terror structure.
続いて、図２（ｂ）に示すように、フォトリソグラフィ技術及びエッチング技術を用いて、リッジ形状を有するストライプ状の光導波路１５０を形成する。 Subsequently, as shown in FIG. 2B, a striped optical waveguide 150 having a ridge shape is formed by using a photolithography technique and an etching technique.
続いて、図２（ｃ）に示すように、光導波路１５０のコンタクト層１０５の部分に開口部１５１を備え、他の部分の第２クラッド層１０４上及び光導波路１５０の側面を覆うように、例えばＳｉＯ2 からなる電流ブロック層１０６を形成する。 Subsequently, as shown in FIG. 2C, an opening 151 is provided in the contact layer 105 portion of the optical waveguide 150, and the other portion of the second cladding layer 104 and the side surface of the optical waveguide 150 are covered. For example, the current blocking layer 106 made of SiO 2 is formed.
続いて、図２（ｄ）に示すように、Ｐｄからなるｐ型オーミック電極１０７を光導波路１５０のコンタクト層１０５上に形成すると共に、後に基準パターン１１０に加工するためのＰｄ層１１０ａを電流ブロック層１０６上に形成する。いずれも、厚さは例えば３０ｎｍとする。 Subsequently, as shown in FIG. 2D, a p-type ohmic electrode 107 made of Pd is formed on the contact layer 105 of the optical waveguide 150, and a Pd layer 110a for later processing into a reference pattern 110 is formed as a current block. Formed on layer 106. In either case, the thickness is, for example, 30 nm.
続いて、図３（ａ）に示す通り、ストライプ状の光導波路１５０上に、ｎ型ＧａＮ基板１０１の側からＴｉ／Ｐｔ／Ａｕの積層構造からなる配線電極１０８を形成する。前記の通り、放熱性を確保するために、配線電極の総厚は８００ｎｍ以上であることが好ましく、１０００ｎｍ以上であることが更に好ましい。具体例として、ここではＴｉの厚さを１０ｎｍ、Ｐｔの厚さを５０ｎｍ、Ａｕの厚さを１０００ｎｍとする。 Subsequently, as shown in FIG. 3A, a wiring electrode 108 having a Ti / Pt / Au laminated structure is formed on the striped optical waveguide 150 from the n-type GaN substrate 101 side. As described above, in order to ensure heat dissipation, the total thickness of the wiring electrodes is preferably 800 nm or more, and more preferably 1000 nm or more. As a specific example, here, the thickness of Ti is 10 nm, the thickness of Pt is 50 nm, and the thickness of Au is 1000 nm.
ｐ型オーミック電極１０７及びＰｄ層１１０ａと、配線電極１０８とはリフトオフ法によりパターニングしても良い。この場合、配線電極１０８は厚みの影響を受けるので、リフトオフ後のパターンは丸みを帯びることになる。また、例えば幅が５μｍ以下となるような狭いパターン形成を行なった場合、リフトオフ残りが発生しやすいので注意が必要である。このようなことから、配線電極１０８を基準パターンとして用いる技術では、歩留りの低下が容易に発生する。尚、配線電極の形成のために、リフトオフに代えてエッチングを用いたとしても、サイドエッチが生じるので、その影響により同様の結果となる。 The p-type ohmic electrode 107 and the Pd layer 110a and the wiring electrode 108 may be patterned by a lift-off method. In this case, since the wiring electrode 108 is affected by the thickness, the pattern after lift-off is rounded. In addition, for example, when a narrow pattern having a width of 5 μm or less is formed, care must be taken because lift-off residue is likely to occur. For this reason, in the technique using the wiring electrode 108 as a reference pattern, the yield is easily reduced. Even if etching is used instead of lift-off for forming the wiring electrode, side etching occurs, and the same result is obtained due to the influence.
そこで、本実施形態では、Ｐｄ層１１０ａを用いて基準パターン１１０を形成する。以下に、このための工程を説明する。 Therefore, in this embodiment, the reference pattern 110 is formed using the Pd layer 110a. Below, the process for this is demonstrated.
配線電極１０８を形成した後、図３（ｂ）に示すように、電流ブロック層１０６及び配線電極１０８を覆うレジストパターン１６０を形成する。その後、フォトリソグラフィ技術を用い、基準パターン１１０に加工するＰｄ層１１０ａ上に、開口１６１を形成する。 After the wiring electrode 108 is formed, a resist pattern 160 that covers the current blocking layer 106 and the wiring electrode 108 is formed as shown in FIG. Thereafter, an opening 161 is formed on the Pd layer 110a to be processed into the reference pattern 110 by using a photolithography technique.
次に、開口１６１に露出する表面をヨウ化カリウム水溶液に曝す。これにより、Ｐｄ層１１０ａのパラジウムがヨウ化カリウム水溶液と反応し、ヨウ化パラジウム（ＰｄＩ2 ）層が形成される。ヨウ化パラジウムは黒色であるから、黒色の基準パターン１１０が形成されたことになる。 Next, the surface exposed to the opening 161 is exposed to an aqueous potassium iodide solution. Thereby, palladium in the Pd layer 110a reacts with the potassium iodide aqueous solution, and a palladium iodide (PdI 2 ) layer is formed. Since palladium iodide is black, the black reference pattern 110 is formed.
尚、ヨウ化カリウム水溶液によってＰｄがエッチングされる速度は非常に遅いので、ヨウ化パラジウム層の形成は極表面に留まる。従って、ヨウ化カリウム水溶液による処理時間のマージンは非常に広い。また、基準パターン１１０は、パラジウム層上にヨウ化パラジウム層が積層された構造となる。 In addition, since the rate at which Pd is etched by the potassium iodide aqueous solution is very slow, the formation of the palladium iodide layer remains on the extreme surface. Therefore, the margin for the treatment time with the potassium iodide aqueous solution is very wide. The reference pattern 110 has a structure in which a palladium iodide layer is stacked on a palladium layer.
続いて、図３（ｃ）に示すように、レジストパターン１６０を除去する。 Subsequently, as shown in FIG. 3C, the resist pattern 160 is removed.
この後、図３（ｄ）に示すように、ｎ型ＧａＮ基板１０１の裏面を研磨して、ｎ型ＧａＮ基板１０１の厚さを８０ｎｍにまで薄くする。次に、研磨した裏面に、ｎ型電極１０９を形成する。以上により、ウエーハ工程は完了する。 Thereafter, as shown in FIG. 3D, the back surface of the n-type GaN substrate 101 is polished to reduce the thickness of the n-type GaN substrate 101 to 80 nm. Next, an n-type electrode 109 is formed on the polished back surface. Thus, the wafer process is completed.
以上に説明した通り、非常に簡便に黒色の（可視光の全域に亘って高い吸収性を有する）基準パターン１１０を形成することができる。また、基準パターン１１０に加工したＰｄ層１１０ａは、厚みが薄いので、形成の際のパターン崩れも容易に抑制できる。 As described above, it is possible to form the black reference pattern 110 (having high absorptivity over the entire visible light range) very simply. In addition, since the Pd layer 110a processed into the reference pattern 110 is thin, pattern collapse during formation can be easily suppressed.
（第２の実施形態）
以下、本開示の第２の実施形態について、図面を参照しながら説明する。図４（ａ）及び（ｂ）は、第２の実施形態の例示的半導体発光素子２００を模式的に示す断面図及び平面図であり、図４（ｂ）のIVa-IVa'線が図１（ａ）に対応する。
(Second Embodiment)
Hereinafter, a second embodiment of the present disclosure will be described with reference to the drawings. 4A and 4B are a cross-sectional view and a plan view schematically showing an exemplary semiconductor light emitting device 200 according to the second embodiment, and the IVa-IVa ′ line in FIG. 4B is shown in FIG. Corresponds to (a).
半導体発光素子２００は、第１の実施形態の半導体発光素子１００と類似した構造を有する。つまり、ｎ型ＧａＮ基板２０１上に、ｎ型ＡｌＧａＮからなる第１クラッド層２０２、ＩｎＧａＮ及びＧａＮからなる量子井戸構造を有する活性層２０３、ｐ型ＡｌＧａＮからなる第２クラッド層２０４、ｐ型ＧａＮからなるコンタクト層２０５が順次積層されている。第２クラッド層２０４及びコンタクト層２０５は、リッジ形状を有するストライプ状の光導波路を構成している。 The semiconductor light emitting device 200 has a structure similar to that of the semiconductor light emitting device 100 of the first embodiment. That is, on the n-type GaN substrate 201, the first cladding layer 202 made of n-type AlGaN, the active layer 203 having a quantum well structure made of InGaN and GaN, the second cladding layer 204 made of p-type AlGaN, and the p-type GaN The contact layers 205 are sequentially stacked. The second cladding layer 204 and the contact layer 205 constitute a striped optical waveguide having a ridge shape.
第２クラッド層２０４のうちリッジ形状以外の領域は、ＳｉＯ2 からなる電流ブロック層２０６によって覆われている。 A region other than the ridge shape in the second cladding layer 204 is covered with a current blocking layer 206 made of SiO 2 .
コンタクト層２０５上には、基板側からＰｄ／Ｐｔの積層構造からなるｐ型オーミック電極２０７が形成されている。ｐ型オーミック電極２０７上には、基板側からＴｉ／Ｐｔ／Ａｕ／Ｐｄ／Ａｕの積層構造からなる配線電極２０８が形成されている。ここで、放熱性を確保するために、配線電極２０８の総厚（積層構造全体の厚さ）はある程度の厚さ、例えば８００ｎｍ以上であることが好ましく、１０００ｎｍ以上であることが更に好ましい。より詳しい具体例としては、Ｔｉの厚さを１０ｎｍ、Ｐｔの厚さを５０ｎｍ、基板側のＡｕの厚さを８００ｎｍ、Ｐｄの厚さを１００ｎｍ、表面側のＡｕの厚さを１００ｎｍとする。 On the contact layer 205, a p-type ohmic electrode 207 having a Pd / Pt stacked structure is formed from the substrate side. On the p-type ohmic electrode 207, a wiring electrode 208 having a laminated structure of Ti / Pt / Au / Pd / Au is formed from the substrate side. Here, in order to ensure heat dissipation, the total thickness of the wiring electrodes 208 (thickness of the entire laminated structure) is preferably a certain thickness, for example, 800 nm or more, and more preferably 1000 nm or more. As a more specific example, the thickness of Ti is 10 nm, the thickness of Pt is 50 nm, the thickness of Au on the substrate side is 800 nm, the thickness of Pd is 100 nm, and the thickness of Au on the surface side is 100 nm.
ｎ型ＧａＮ基板２０１の裏面（第１クラッド層１０２等が形成された面とは反対側の面）には、ｎ型電極２０９が形成されている。 An n-type electrode 209 is formed on the back surface of the n-type GaN substrate 201 (the surface opposite to the surface on which the first cladding layer 102 and the like are formed).
配線電極２０８の表面の一部には、基準パターン２１０を備える。基準パターン２１０は、Ａｕ粒子を含有するヨウ化パラジウムからなり、広い範囲の波長の光に対して反射率が低い。 A reference pattern 210 is provided on a part of the surface of the wiring electrode 208. The reference pattern 210 is made of palladium iodide containing Au particles and has a low reflectance with respect to light in a wide range of wavelengths.
第１の実施形態の半導体発光素子１００の場合、配線電極１０８の一部が除去されて露出した部分の電流ブロック層１０６上に、ヨウ化カリウム水溶液によって処理されたＰｄ層からなる基準パターン１１０が形成されている。配線電極１０８は基準パターン１１０の部分には配置されないので、その分だけ配線電極１０８の面積が減少している。 In the case of the semiconductor light emitting device 100 of the first embodiment, the reference pattern 110 made of a Pd layer treated with an aqueous potassium iodide solution is formed on the current blocking layer 106 exposed by removing a part of the wiring electrode 108. Is formed. Since the wiring electrode 108 is not arranged in the reference pattern 110, the area of the wiring electrode 108 is reduced accordingly.
これに対し、本実施形態の半導体発光素子２００の場合、基準パターン２１０は、配線電極２０８上に形成されている。基準パターン２１０が形成された部分にも配線電極２０８が配置されているので、第１の実施形態の半導体発光素子１００の場合に比べて配線電極２０８の面積を大きくすることができる。従って、放熱性を向上させることができる。また、基準パターン２１０の下には配線電極２０８の大部分が残存するので、基準パターン２１０を形成したことによって放熱性が悪化したり、給電が阻害されたりすることはない。 On the other hand, in the case of the semiconductor light emitting device 200 of the present embodiment, the reference pattern 210 is formed on the wiring electrode 208. Since the wiring electrode 208 is also disposed at the portion where the reference pattern 210 is formed, the area of the wiring electrode 208 can be increased as compared with the semiconductor light emitting device 100 of the first embodiment. Therefore, heat dissipation can be improved. In addition, since most of the wiring electrodes 208 remain under the reference pattern 210, the formation of the reference pattern 210 does not deteriorate the heat dissipation and does not hinder power feeding.
また、基準パターン２１０は、Ａｕ粒子を含むヨウ素化合物からなる。Ａｕ粒子を含むことにより、光吸収率を更に高くすることができる。図５（ｂ）には、Ａｕ粒子を含有するＰｄとヨウ素との化合物に対する光源波長と反射率の関係を示す。ここで、Ａｕ粒子の含有率は２atomic％である。可視光の全域に亘って反射率は１２％以下となっており、Ａｕ粒子を含まない場合である図５（ａ）と比較すると、特に長波長側において反射率が低くなっている。 The reference pattern 210 is made of an iodine compound containing Au particles. By including Au particles, the light absorption rate can be further increased. FIG. 5 (b) shows the relationship between the light source wavelength and the reflectance for a compound of Pd and iodine containing Au particles. Here, the content rate of Au particles is 2 atomic%. The reflectance is 12% or less over the entire range of visible light, and the reflectance is low particularly on the long wavelength side as compared with FIG. 5 (a), which does not include Au particles.
長波長側において、短波長側に比べて光はヨウ素化合物に深く浸入し、その下の層による反射の影響が出やすくなる。このことから、Ａｕ粒子を含まない場合、長波長側において反射率が高くなる。これに対し、Ａｕ粒子を含む構造では、Ａｕ粒子が長波長光を散乱させるので、ヨウ素化合物の下の層による反射の影響が小さくなる。これらの結果、長波長側においても非常に低い反射率を実現することができ、更に高いコントラストを実現することができる。 On the long wavelength side, light penetrates deeper into the iodine compound than on the short wavelength side, and the influence of reflection by the underlying layer is likely to occur. From this, when Au particles are not included, the reflectance increases on the long wavelength side. On the other hand, in the structure including Au particles, since the Au particles scatter long wavelength light, the influence of reflection by the layer below the iodine compound is reduced. As a result, a very low reflectance can be realized even on the long wavelength side, and a higher contrast can be realized.
このように、半導体発光素子２００によると、更に高い放熱性及び実装精度を実現することができる。 Thus, according to the semiconductor light emitting device 200, higher heat dissipation and mounting accuracy can be realized.
ここで、基準パターン２１０において、Ａｕ粒子が少しでも含まれていれば（ゼロでなければ）反射率が低下する。しかしながら、Ａｕ粒子は波長５００ｎｍ以上の光を非常に良く反射する材料である。この結果、Ａｕ粒子が多くなると、ヨウ素化合物表面における反射光が増えてしまい、ヨウ素化合物内部にて吸収される光が減少し、基準パターン２１０の光反射率が上昇するおそれがある。 Here, in the reference pattern 210, if any Au particles are included (if it is not zero), the reflectance is lowered. However, Au particles are a material that reflects light with a wavelength of 500 nm or more very well. As a result, when the amount of Au particles increases, the reflected light on the surface of the iodine compound increases, the light absorbed inside the iodine compound decreases, and the light reflectance of the reference pattern 210 may increase.
このことから、Ａｕ粒子の含有率は、１０atomic％以下であることが望ましい。 From this, it is desirable that the content of Au particles is 10 atomic% or less.
次に、本実施形態の半導体発光素子２００の製造方法について、その工程を示す断面図である図６（ａ）〜（ｄ）及び図７（ａ）〜（ｄ）を参照して説明する。 Next, a method for manufacturing the semiconductor light emitting device 200 of the present embodiment will be described with reference to FIGS. 6A to 6D and FIGS. 7A to 7D which are cross-sectional views showing the steps.
図６（ａ）〜（ｃ）の工程については、第１の実施形態の半導体発光素子１００の製造方法における図２（ａ）〜（ｃ）の工程と同様である。これらの工程により、ｎ型ＧａＮ基板２０１上に、第１クラッド層２０２、活性層２０３、第２クラッド層２０４、コンタクト層２０５が形成されると共に、第２クラッド層２０４及びコンタクト層２０５がストライプ状に加工された光導波路２５０が形成される。更に、光導波路１５０以外の部分の第２クラッド層１０４上には電流ブロック層１０６が形成される。 The processes of FIGS. 6A to 6C are the same as the processes of FIGS. 2A to 2C in the method for manufacturing the semiconductor light emitting device 100 of the first embodiment. Through these steps, the first cladding layer 202, the active layer 203, the second cladding layer 204, and the contact layer 205 are formed on the n-type GaN substrate 201, and the second cladding layer 204 and the contact layer 205 are striped. The processed optical waveguide 250 is formed. Further, the current blocking layer 106 is formed on the second clad layer 104 other than the optical waveguide 150.
続いて、図６（ｄ）の工程を行なう。ここでは、コンタクト層２０５上に、基板側からＰｄ／Ｐｔの積層構造を有するｐ型オーミック電極２０７を形成する。例えば、蒸着法を用い、Ｐｄの厚さを３０ｎｍ、Ｐｔの厚さを３０ｎｍに形成する。 Subsequently, the process of FIG. 6D is performed. Here, a p-type ohmic electrode 207 having a Pd / Pt stacked structure is formed on the contact layer 205 from the substrate side. For example, vapor deposition is used to form Pd with a thickness of 30 nm and Pt with a thickness of 30 nm.
次に、図７（ａ）に示すように、ｎ型ＧａＮ基板２０１の側からＴｉ／Ｐｔ／Ａｕ／Ｐｄ／Ａｕの積層構造からなる配線電極２０８を形成する。前記の通り、放熱性を確保するために、配線電極２０８の総厚は８００ｎｍ以上であることが好ましく、１０００ｎｍ以上であることが更に好ましい。より詳しい具体例としては、Ｔｉの厚さを１０ｎｍ、Ｐｔの厚さを５０ｎｍ、基板側のＡｕの厚さを８００ｎｍ、Ｐｄの厚さを１００ｎｍ、表面側のＡｕの厚さを１００ｎｍとする。 Next, as shown in FIG. 7A, a wiring electrode 208 having a laminated structure of Ti / Pt / Au / Pd / Au is formed from the n-type GaN substrate 201 side. As described above, in order to ensure heat dissipation, the total thickness of the wiring electrodes 208 is preferably 800 nm or more, and more preferably 1000 nm or more. As a more specific example, the thickness of Ti is 10 nm, the thickness of Pt is 50 nm, the thickness of Au on the substrate side is 800 nm, the thickness of Pd is 100 nm, and the thickness of Au on the surface side is 100 nm.
ここで、表面側のＰｄとＡｕとの接合界面には、ＰｄとＡｕとの相互拡散層２７０が自己生成的に形成される。 Here, an interdiffusion layer 270 of Pd and Au is formed in a self-generated manner at the bonding interface between Pd and Au on the surface side.
ｐ型オーミック電極２０７と、配線電極２０８とは、リフトオフ法によりパターニングしても良い。この場合、第１の実施形態にて説明したのと同様に、配線電極２０８自体を基準パターンとして用いる技術では、歩留りの低下を招く。 The p-type ohmic electrode 207 and the wiring electrode 208 may be patterned by a lift-off method. In this case, as described in the first embodiment, the technique using the wiring electrode 208 itself as a reference pattern causes a decrease in yield.
そこで、本実施形態では、配線電極２０８の表面に基準パターン２１０を形成している。以下に、このための工程を説明する。 Therefore, in this embodiment, the reference pattern 210 is formed on the surface of the wiring electrode 208. Below, the process for this is demonstrated.
配線電極２０８を形成した後、図７（ｂ）に示すように、電流ブロック層２０６及び配線電極２０８を覆うレジストパターン２６０を形成する。その後、フォトリソグラフィ技術を用い、基準パターン２１０となる領域に対応する開口部２６１を形成する。 After the wiring electrode 208 is formed, a resist pattern 260 that covers the current blocking layer 206 and the wiring electrode 208 is formed as shown in FIG. Thereafter, an opening 261 corresponding to a region to be the reference pattern 210 is formed by using a photolithography technique.
次に、開口部２６１に露出する部分の配線電極２０８の表面を、ヨウ化カリウム水溶液に曝す。配線電極２０８の表面のＡｕ内には、その下層からＰｄが相互拡散によって拡散している。ヨウ化カリウム水溶液に曝すことにより、Ａｕはエッチングされ始めるが、瞬時にＰｄとヨウ化カリウム水溶液とが反応して、極表面にだけ、Ａｕ粒子を含有するヨウ化パラジウム（ＰｄＩ2 ）層が形成される。このようにして、基準パターン２１０が形成される。 Next, the surface of the portion of the wiring electrode 208 exposed to the opening 261 is exposed to a potassium iodide aqueous solution. In Au on the surface of the wiring electrode 208, Pd diffuses from the lower layer by mutual diffusion. By exposing to an aqueous potassium iodide solution, Au begins to be etched, but Pd and the aqueous potassium iodide solution react instantaneously to form a palladium iodide (PdI 2 ) layer containing Au particles only on the extreme surface. Is done. In this way, the reference pattern 210 is formed.
ここでも、ヨウ化カリウム水溶液によってＰｄがエッチングされる速度は非常に遅いので、ヨウ化パラジウム層の形成は極表面に留まる。従って、ヨウ化カリウム水溶液による処理時間のマージンは非常に広い。 Again, the rate at which Pd is etched by the aqueous potassium iodide solution is so slow that the formation of the palladium iodide layer remains on the extreme surface. Therefore, the margin for the treatment time with the potassium iodide aqueous solution is very wide.
続いて、図７（ｃ）に示すように、レジストパターン２６０を除去する。 Subsequently, as shown in FIG. 7C, the resist pattern 260 is removed.
この後、図７（ｄ）に示すように、ｎ型ＧａＮ基板２０１の裏面を研磨して、ｎ型ＧａＮ基板２０１の厚さを８０ｎｍにまで薄くする。次に、研磨した裏面に、ｎ型電極２０９を形成する。以上により、ウエーハ工程は完了する。 After that, as shown in FIG. 7D, the back surface of the n-type GaN substrate 201 is polished to reduce the thickness of the n-type GaN substrate 201 to 80 nm. Next, an n-type electrode 209 is formed on the polished back surface. Thus, the wafer process is completed.
以上のようにすると、ヨウ素化合物（例えばヨウ化パラジウム）内にＡｕ粒子を安定して含有させることができ、長波長側においても非常に低い反射率を実現することができる。 As described above, Au particles can be stably contained in an iodine compound (for example, palladium iodide), and a very low reflectance can be realized even on the long wavelength side.
これに関し、配線電極２０８における表面側のＡｕとＰｄとの接合界面では、常温であっても相互拡散が発生する。このような相互拡散により、自己生成的に且つ非常に安定に相互拡散層２７０が形成される。相互拡散層２７０を、ヨウ素が含まれる液体又は気体（例えばヨウ化カリウム水溶液）によりエッチングすると、Ａｕ粒子を含有するヨウ素化合物（ヨウ化パラジウム）が表面に露出する。 In this regard, mutual diffusion occurs at the bonding interface between Au and Pd on the surface side of the wiring electrode 208 even at room temperature. By such interdiffusion, the interdiffusion layer 270 is formed in a self-generated and very stable manner. When the interdiffusion layer 270 is etched with a liquid or gas containing iodine (for example, potassium iodide aqueous solution), an iodine compound containing palladium particles (palladium iodide) is exposed on the surface.
図８に、Ａｕ層とＰｄ層とからなる積層金属層のＳＩＭＳ（Secondary Ion Mass Spectrometry 、２次イオン質量分析）プロファイルを示している（Ｐｄ層の下にはＰｔ層が配置されている）。図８には、ＰｄとＡｕとが相互拡散していることが示されている。 FIG. 8 shows a SIMS (Secondary Ion Mass Spectrometry) profile of a laminated metal layer composed of an Au layer and a Pd layer (a Pt layer is disposed under the Pd layer). FIG. 8 shows that Pd and Au are interdiffused.
図９には、下層からＰｔ層、Ｐｄ層及びＡｕ層が積層された積層金属層を、ヨウ素が含まれる液体でエッチングしたときの断面ＴＥＭ（Transmission Electron Microscope、透過電子顕微鏡）像を示す。元素分析結果と合わせて、断面の黒い領域がヨウ化パラジウム（ＰｄＩ2 ）であり、その中に散在して白く見える粒子がＡｕであることが分っている。 FIG. 9 shows a cross-sectional TEM (Transmission Electron Microscope) image when a laminated metal layer in which a Pt layer, a Pd layer, and an Au layer are laminated from the lower layer is etched with a liquid containing iodine. Together with the elemental analysis results, it is known that the black region of the cross section is palladium iodide (PdI 2 ), and the particles that are scattered and appear white are Au.
このように、本実施形態の製造方法によって、Ａｕ粒子を含有するヨウ化パラジウム層を形成することができる。これは、可視光の全領域において反射率が低く、黒色を示すので、恒常的に高いコントラストが得られる基準パターン２１０が実現する。 Thus, the palladium iodide layer containing Au particles can be formed by the manufacturing method of the present embodiment. This has a low reflectivity in the entire visible light region and shows black, so that the reference pattern 210 that constantly obtains a high contrast is realized.
尚、半導体発光素子において、ｐ側及びｎ側の双方に電極が形成されるので、ヨウ素化合物からなる基準パターンは、どちらの電極に形成しても良い。 In the semiconductor light emitting device, since the electrodes are formed on both the p side and the n side, the reference pattern made of an iodine compound may be formed on either electrode.
これに関し、図１０（ａ）及び（ｂ）に、ｎ型電極２０９に基準パターン２１０を形成した場合の断面図及びｎ型電極２０９側から見た平面図を示す。図１０（ｂ）のXa-Xa'線が図１０（ａ）に対応する。 In this regard, FIGS. 10A and 10B show a cross-sectional view when the reference pattern 210 is formed on the n-type electrode 209 and a plan view viewed from the n-type electrode 209 side. The Xa-Xa ′ line in FIG. 10B corresponds to FIG.
ｎ型電極２０９は、例えば、ｎ型ＧａＮ基板１０１の側からＴｉ／Ｐｔ／Ａｕ／Ｐｄ／Ａｕの積層構造を有する。これにより、表面側のＰｄとＡｕとの接合界面において、ＰｄとＡｕとの相互拡散層２７０が自己生成的に形成される。より詳しい具体例としては、Ｔｉの厚さを１０ｎｍ、Ｐｔの厚さを５０ｎｍ、基板側のＡｕの厚さを２００ｎｍ、Ｐｄの厚さを１００ｎｍ、表面側のＡｕの厚さを１００ｎｍとする。フォトリソグラフィ技術と、ヨウ化カリウム水溶液によるエッチングとによって、ｎ側電極１０９の表面に所望の基準パターン２１０を形成している。 The n-type electrode 209 has, for example, a laminated structure of Ti / Pt / Au / Pd / Au from the n-type GaN substrate 101 side. Thereby, the interdiffusion layer 270 of Pd and Au is formed in a self-generated manner at the bonding interface between Pd and Au on the surface side. As a more specific example, the thickness of Ti is 10 nm, the thickness of Pt is 50 nm, the thickness of Au on the substrate side is 200 nm, the thickness of Pd is 100 nm, and the thickness of Au on the surface side is 100 nm. A desired reference pattern 210 is formed on the surface of the n-side electrode 109 by photolithography and etching with an aqueous potassium iodide solution.
また、ヨウ化パラジウムの場合を例として説明したが、Ｐｄ以外の元素のヨウ化物を用いても良い。具体例としては、Ａｇ又はＦｅを用いても良い。 Moreover, although the case of palladium iodide was demonstrated as an example, the iodide of elements other than Pd may be used. As a specific example, Ag or Fe may be used.
また、基準パターンと同時に、例えば半導体発光素子の生産情報を含むような識別パターンを形成しても良い。 In addition, an identification pattern including production information of a semiconductor light emitting element, for example, may be formed simultaneously with the reference pattern.
また、半導体層としてＡｌＧａＩｎＮ系材料を用いる場合を例として説明したが、これには限定されない。例えば、ＡｌＧａＡｓ系材料、ＡｌＧａＩｎＰ系材料等であっても良い。 Further, the case where an AlGaInN-based material is used as the semiconductor layer has been described as an example, but the present invention is not limited to this. For example, an AlGaAs-based material, an AlGaInP-based material, or the like may be used.
更に、以上では半導体レーザ素子を例として説明しているが、他の種類の発光素子、例えば発光ダイオード素子等にも適用可能である。 Further, the semiconductor laser element has been described above as an example, but the present invention can also be applied to other types of light emitting elements such as a light emitting diode element.
本開示の半導体発光素子とその製造方法及び認識方法によると、可視光全域に亘って低い光反射率（高い光吸収率）を有する基準パターンを精度良く形成することができるので、設備条件の影響を避け且つ製造及び実装の高精度化を実現するために有益である。 According to the semiconductor light emitting device of the present disclosure and the manufacturing method and recognition method thereof, a reference pattern having a low light reflectance (high light absorptance) can be formed with high accuracy over the entire visible light region. This is useful for achieving high accuracy in manufacturing and mounting.
１００ 半導体発光素子
１０１ ｎ型ＧａＮ基板
１０２ 第１クラッド層
１０３ 活性層
１０４ 第２クラッド層
１０５ コンタクト層
１０６ 電流ブロック層
１０７ ｐ型オーミック電極
１０８ 配線電極
１０９ ｎ型電極
１１０ 基準パターン
１１０ａ Ｐｄ層
１５０ 光導波路
１５１ 開口部
１６０ レジストパターン
１６１ 開口
２００ 半導体発光素子
２０１ ｎ型ＧａＮ基板
２０２ 第１クラッド層
２０３ 活性層
２０４ 第２クラッド層
２０５ コンタクト層
２０６ 電流ブロック層
２０７ ｐ型オーミック電極
２０８ 配線電極
２０９ ｎ型電極
２１０ 基準パターン
２５０ 光導波路
２６０ レジストパターン
２６１ 開口部
２７０ 相互拡散層
DESCRIPTION OF SYMBOLS 100 Semiconductor light-emitting device 101 n-type GaN substrate 102 1st clad layer 103 Active layer 104 2nd clad layer 105 Contact layer 106 Current block layer 107 P-type ohmic electrode 108 Wiring electrode 109 N-type electrode 110 Reference pattern 110a Pd layer 150 151 opening 160 resist pattern 161 opening 200 semiconductor light emitting element 201 n-type GaN substrate 202 first cladding layer 203 active layer 204 second cladding layer 205 contact layer 206 current blocking layer 207 p-type ohmic electrode 208 wiring electrode 209 n-type electrode 210 Reference pattern 250 Optical waveguide 260 Resist pattern 261 Opening 270 Interdiffusion layer
Claims (18)
前記半導体層上に形成された金属層と、
前記金属層の表面に形成された基準パターンとを備え、
前記基準パターンは、前記金属層表面の金属元素のヨウ素化合物からなることを特徴とする半導体発光素子。 A semiconductor layer formed on a substrate;
A metal layer formed on the semiconductor layer;
A reference pattern formed on the surface of the metal layer,
The semiconductor light emitting device according to claim 1, wherein the reference pattern is made of an iodine compound of a metal element on the surface of the metal layer.
前記基準パターンは、黒色領域であることを特徴とする半導体発光素子。 The semiconductor light-emitting device according to claim 1.
The semiconductor light emitting device, wherein the reference pattern is a black region.
前記金属層は、複数の金属膜の積層構造からなるｐ型又はｎ型の電極であることを特徴とする半導体発光素子。 The semiconductor light emitting device according to claim 1 or 2,
The semiconductor light emitting element, wherein the metal layer is a p-type or n-type electrode having a laminated structure of a plurality of metal films.
前記半導体層と前記金属層との間に、絶縁層が介在していることを特徴とする半導体発光素子。 The semiconductor light emitting device according to claim 1 or 2,
A semiconductor light emitting element, wherein an insulating layer is interposed between the semiconductor layer and the metal layer.
前記ヨウ素化合物は、Ｐｄ、Ａｇ及びＦｅのいずれか１つの金属と、ヨウ素との化合物を含むことを特徴とする半導体発光素子。 The semiconductor light-emitting device according to any one of claims 1 to 4,
The said iodine compound contains the compound of any one metal of Pd, Ag, and Fe, and an iodine, The semiconductor light-emitting device characterized by the above-mentioned.
前記ヨウ素化合物は、Ａｕを含有することを特徴とする半導体発光素子。 The semiconductor light emitting device according to any one of claims 1 to 5,
The iodine compound contains Au, The semiconductor light emitting element characterized by the above-mentioned.
前記ヨウ素化合物中に、Ａｕが粒子状に分布していることを特徴とする半導体発光素子。 The semiconductor light-emitting device according to claim 6.
A semiconductor light-emitting device, wherein Au is distributed in the form of particles in the iodine compound.
前記Ａｕの含有量は、１０atomic％以下であることを特徴とする半導体発光素子。 The semiconductor light emitting device according to claim 6 or 7,
The content of Au is 10 atomic% or less, The semiconductor light emitting element characterized by the above-mentioned.
前記半導体層は、ＡｌＧａＡｓ系材料、ＡｌＧａＩｎＰ系材料又はＡｌＩｎＧａＮ系材料からなることを特徴とする半導体発光素子。 The semiconductor light emitting device according to any one of claims 1 to 8,
The semiconductor layer is made of an AlGaAs-based material, an AlGaInP-based material, or an AlInGaN-based material.
前記基板上又は前記半導体層上に、金属層を形成する工程（ｂ）と、
前記金属層表面に、前記金属層表面の金属元素のヨウ素化合物からなる基準パターンを形成する工程（ｃ）とを含むことを特徴とする半導体発光素子の製造方法。 Forming a semiconductor layer on the substrate (a);
Forming a metal layer on the substrate or the semiconductor layer (b);
And (c) forming a reference pattern made of an iodine compound of a metal element on the surface of the metal layer, on the surface of the metal layer.
前記工程（ｃ）において、前記金属層表面の少なくとも一部をヨウ素が含まれる液体又は気体に曝すことにより、前記基準パターンを形成することを特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light emitting element of Claim 10,
In the step (c), the reference pattern is formed by exposing at least a part of the surface of the metal layer to a liquid or gas containing iodine.
前記金属層は、複数の金属膜の積層構造からなるｐ型又はｎ型の電極であることを特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light emitting element of Claim 10 or 11,
The method for manufacturing a semiconductor light emitting element, wherein the metal layer is a p-type or n-type electrode having a laminated structure of a plurality of metal films.
前記工程（ｃ）において、ヨウ化カリウム及びヨウ化アンモニウムの少なくとも一方を含む液体を用いることを特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light emitting element of Claim 10 or 11,
In the step (c), a liquid containing at least one of potassium iodide and ammonium iodide is used.
前記ヨウ素化合物は、Ｐｄ、Ａｇ及びＦｅのいずれか１つの金属と、ヨウ素との化合物を含むことを特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device of any one of Claims 10-13,
The said iodine compound contains the compound of any one metal of Pd, Ag, and Fe, and an iodine, The manufacturing method of the semiconductor light-emitting device characterized by the above-mentioned.
前記金属層は、前記基準パターンを形成する面にＡｕ含有層を有しており、
前記工程（ｃ）において、Ａｕの一部がエッチングされることを特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device of any one of Claims 10-14,
The metal layer has an Au-containing layer on the surface on which the reference pattern is formed,
In the step (c), a part of Au is etched, and the method of manufacturing a semiconductor light emitting element.
前記半導体発光素子は、基板上に形成された半導体層と、前記半導体層上に形成された金属層と、前記金属層の表面に形成された基準パターンとを備え、前記基準パターンは前記金属層表面の金属元素のヨウ素化合物からなり、
前記基準パターンと、前記半導体素子における前記基準パターン周囲の領域との色の差を用いてアライメントを行なうことを特徴とする半導体発光素子の認識方法。 In a method for recognizing a semiconductor light emitting device,
The semiconductor light emitting device includes a semiconductor layer formed on a substrate, a metal layer formed on the semiconductor layer, and a reference pattern formed on a surface of the metal layer, and the reference pattern is the metal layer. It consists of iodine compounds of metal elements on the surface,
A method for recognizing a semiconductor light emitting element, wherein alignment is performed using a color difference between the reference pattern and a region around the reference pattern in the semiconductor element.
前記ヨウ素化合物は、Ｐｄ、Ａｇ及びＦｅのいずれか１つの金属と、ヨウ素との化合物を含むことを特徴とする半導体発光素子の認識方法。 The method for recognizing a semiconductor light emitting device according to claim 16,
The method for recognizing a semiconductor light-emitting element, wherein the iodine compound includes a compound of any one of Pd, Ag, and Fe and iodine.
前記基準パターンは、Ａｕを含有することを特徴とする半導体発光素子の認識方法。 The method for recognizing a semiconductor light emitting device according to claim 16 or 17,
The method for recognizing a semiconductor light emitting device, wherein the reference pattern contains Au.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011192746A JP2013055236A (en) | 2011-09-05 | 2011-09-05 | Semiconductor light-emitting element, method of manufacturing the same, and method of recognizing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011192746A JP2013055236A (en) | 2011-09-05 | 2011-09-05 | Semiconductor light-emitting element, method of manufacturing the same, and method of recognizing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013055236A true JP2013055236A (en) | 2013-03-21 |
Family
ID=48131954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011192746A Withdrawn JP2013055236A (en) | 2011-09-05 | 2011-09-05 | Semiconductor light-emitting element, method of manufacturing the same, and method of recognizing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013055236A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015070236A (en) * | 2013-09-30 | 2015-04-13 | 日亜化学工業株式会社 | Semiconductor laser element and manufacturing method of the same |
| JP2021068775A (en) * | 2019-10-21 | 2021-04-30 | 株式会社小糸製作所 | Optical semiconductor device, optical sensor manufacturing method, and computer program |
-
2011
- 2011-09-05 JP JP2011192746A patent/JP2013055236A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015070236A (en) * | 2013-09-30 | 2015-04-13 | 日亜化学工業株式会社 | Semiconductor laser element and manufacturing method of the same |
| JP2021068775A (en) * | 2019-10-21 | 2021-04-30 | 株式会社小糸製作所 | Optical semiconductor device, optical sensor manufacturing method, and computer program |
| JP7330853B2 (en) | 2019-10-21 | 2023-08-22 | 株式会社小糸製作所 | OPTICAL SEMICONDUCTOR DEVICE, OPTICAL SENSOR MANUFACTURING METHOD, AND COMPUTER PROGRAM |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8729583B2 (en) | Semiconductor light-emitting device | |
| US7763898B2 (en) | Light emitting device having high optical output efficiency | |
| TWI734445B (en) | Semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element | |
| US8421085B2 (en) | Semiconductor light-emitting device | |
| JP2007103690A (en) | Semiconductor light emitting device and its fabrication process | |
| JP4224041B2 (en) | Semiconductor laser device, method for manufacturing semiconductor laser device, optical disk device, and optical transmission system | |
| JP2005175462A (en) | Semiconductor luminous element and manufacturing method of the same | |
| US8045595B2 (en) | Self aligned diode fabrication method and self aligned laser diode | |
| JP2007165726A (en) | Semiconductor light-emitting diode | |
| TWI653769B (en) | Point source light-emitting diode | |
| JP2024056981A (en) | Method for manufacturing light-emitting element | |
| US9136438B2 (en) | Semiconductor light-emitting element | |
| JP4862386B2 (en) | Semiconductor light emitting diode | |
| TWI721841B (en) | Infrared LED components | |
| JP2013055236A (en) | Semiconductor light-emitting element, method of manufacturing the same, and method of recognizing the same | |
| US20040096997A1 (en) | Method for manufacturing GaN compound semiconductor light emitting device | |
| JP2019192909A (en) | Semiconductor light-emitting element and manufacturing method of the same | |
| JP5308986B2 (en) | Compound semiconductor etching solution, compound semiconductor etching method, and compound semiconductor light emitting device manufacturing method | |
| KR101591966B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| EP3223321B1 (en) | Light-emitting device | |
| JP2021090003A (en) | Infrared led element and manufacturing method for the same | |
| JP2007194386A (en) | Optical semiconductor device, its manufacturing method, optical disc device, and optical transmission system | |
| US20240162686A1 (en) | Semiconductor laser | |
| JP7201574B2 (en) | Infrared LED element | |
| WO2023281848A1 (en) | Semiconductor laser element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |